Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3880306B2 - Call signal detection circuit for trunk line of electronic exchange office line - Google Patents
[go: Go Back, main page]

JP3880306B2 - Call signal detection circuit for trunk line of electronic exchange office line - Google Patents

Call signal detection circuit for trunk line of electronic exchange office line Download PDF

Info

Publication number
JP3880306B2
JP3880306B2 JP2000335650A JP2000335650A JP3880306B2 JP 3880306 B2 JP3880306 B2 JP 3880306B2 JP 2000335650 A JP2000335650 A JP 2000335650A JP 2000335650 A JP2000335650 A JP 2000335650A JP 3880306 B2 JP3880306 B2 JP 3880306B2
Authority
JP
Japan
Prior art keywords
circuit
signal
logic level
output
rectifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000335650A
Other languages
Japanese (ja)
Other versions
JP2002142237A (en
Inventor
徹朗 三浦
Original Assignee
東北日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東北日本電気株式会社 filed Critical 東北日本電気株式会社
Priority to JP2000335650A priority Critical patent/JP3880306B2/en
Publication of JP2002142237A publication Critical patent/JP2002142237A/en
Application granted granted Critical
Publication of JP3880306B2 publication Critical patent/JP3880306B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Interface Circuits In Exchanges (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子交換機の局線トランクインターフェースに設ける呼び出し信号検出回路に関するものである。
【0002】
【従来の技術】
従来より、たとえば蓄積プログラム方式の電子交換機の局線トランクインタフェースには、対向局から到来する呼び出し信号を検出するための呼び出し信号検出回路が設けられている。
図6はこの種の呼び出し信号検出回路の一例を示す回路図、図7は図6の呼び出し信号検出回路の動作を示すタイミングチャートである。
図6に示した従来の呼び出し信号検出回路100は、コンデンサー102、抵抗104、ツェナーダイオード106、整流回路108、平滑回路110、制御回路112などを含んで構成されている。整流回路108は第1および第2の半波整流回路114、116から成り、第1および第2の半波整流回路114、116はそれぞれ第1および第2のフォトカプラー118、120を含んで構成されている。第1および第2のフォトカプラー118、120のフォトダイオード122は相互に逆極性で並列に接続されている。
【0003】
コンデンサー102は呼び出し信号に含まれる直流成分を除去するために挿入されており、抵抗104とともにフォトダイオード122に直列に接続されている。2つのツェナーダイオード106は相互に逆極性で直列に接続され、そしてフォトダイオード122に直列に接続されている。ツェナーダイオード106がこのように接続されていることにより、正弦波状の呼び出し信号の振幅がおおむねツェナーダイオード106のツェナー電圧で決まる電圧を超えた場合にフォトダイオード122に電流が流れ、フォトダイオード122が発光して第1および第2のフォトカプラー118、120のフォトトランジスタ124がオン状態となる。
【0004】
すなわち、図7に示したように、呼び出し信号101が正で、かつ振幅の絶対値がある程度大きい期間で第1のフォトカプラー118のフォトダイオード122が発光して同フォトカプラーのフォトトランジスタ124がオンし、その結果、第1の半波整流回路114の出力信号がハイレベルとなる。
【0005】
一方、呼び出し信号が負で、かつ振幅の絶対値がある程度大きい期間で第2のフォトカプラー120のフォトダイオード122が発光して同フォトカプラーのフォトトランジスタ124がオンし、第2の半波整流回路116の出力信号がハイレベルとなる。
【0006】
そして、第1および第2の半波整流回路114、116の出力端子は、図6に示したように、ワイヤードオア接続となっているため、平滑回路110の入力信号は、図7に示したように一種の全波整流波形となる。平滑回路110はこのような波形の入力信号を平滑化し、呼び出し信号の継続期間に相当する期間においてハイレベルとなる検出信号を出力する。制御回路112はこの検出信号をもとに呼び出し信号の断続パターンの識別などを行う。
【0007】
【発明が解決しようとする課題】
ところで、局から送られてくる呼び出し信号は、図7に示したように、たとえばタイミングT1において送出が停止されても、実際の振幅は直ちには零とならず、ある期間tにわたり振幅が維持される場合がある。この現象は電圧残りとも呼ばれており、電圧残りにより呼び出し信号101の振幅が異常に長く維持されると、図7の例では、第1の半波整流回路114の出力信号がハイレベルとなる期間はタイミングT1以降、異常に長くなり、その結果、平滑回路110の入力信号、したがって平滑回路110の出力信号は、本来タイミングT1でローレベルとなるところが、タイミングT2までハイレベルを維持してしまう。そのため、平滑回路110の出力信号にもとづいて呼び出し信号101の継続時間を判定すると、継続時間は実際より長いものとなる。
【0008】
近年、様々な通信サービスを呼び出し信号の断続時間のパターンに応じて切り替えて提供するという手法が用いられている。たとえば日本電信電話株式会社のグループ会社により提供されているナンバーディスプレイサービスでは最初の呼び出し信号は同サービスに対応する特定の周期で断続的に局から送出され、また、あらかじめ登録した発信者からの着信の場合に呼び出し音の繰り返し周期を変えるサービスでも、呼び出し信号の断続パターンによりサービスを特定するようになっている。
【0009】
このようなサービスでは、呼び出し信号の断続パターンによりサービスを切り換えるため、呼び出し信号の継続時間を正確に検出する必要がある。しかし、上述のような電圧残りにより呼び出し信号の継続時間を正確に検出できない場合には、呼び出し信号断続時間のパターンを正確に識別できず、したがってサービスを正しく切り換えることが困難となる。
【0010】
本発明はこのような問題を解決するためになされたもので、その目的は、呼び出し信号の継続時間を正確に検出できる電子交換機局線トランクの呼び出し信号検出回路を提供することにある。
【0011】
【課題を解決するための手段】
本発明は上記目的を達成するため、対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、前記波形整形回路は、前記整流回路の出力信号の論理レベルが変化したとき、一定周期のクロック信号の計数を開始するカウンターと、前記カウンターの計数値が基準値に到達したとき到達信号を出力する判定回路と、前記整流回路の出力信号の論理レベルが変化して前記カウンターが計数を開始したとき第1の論理レベルの信号を出力し、その後、前記整流回路の出力信号の論理レベルが元の論理レベルに戻るか、または前記判定回路が前記到達信号を出力したとき第2の論理レベルの信号を出力する出力制御回路とを含んで構成されており、前記波形整形回路は、前記判定回路が到達信号を出力していない場合にクロック信号をカウンターへ供給し、前記判定回路が前記到達信号を出力した場合に前記クロック信号の前記カウンターへの供給を停止するクロック制御回路をさらに含んでいることを特徴とする。
また、本発明は、対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、前記波形整形回路は、波形整形プログラムにもとづいて動作するマイクロコンピュータと、出力回路とを含んで構成され、波形整形プログラムは、前記整流回路の出力信号の論理レベルが変化した後一定時間が経過したか否かを判定する時間判定ステップと、前記整流回路の出力信号の論理レベルが変化したとき前記出力回路に前記第1の論理レベルの信号を出力させる第1の出力制御ステップと、前記整流回路の出力信号の論理レベルが変化した後、前記整流回路の出力信号の論理レベルが元の論理レベルに戻るか、または前記時間判定ステップで一定時間が経過したと判定したとき、前記出力回路に前記第2の論理レベルの信号を出力させる第2の出力制御ステップとを含むことを特徴とする。
また、本発明は、対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、前記整流回路は、フォトダイオードおよびフォトトランジスタをそれぞれ含む第1および第2のフォトカプラーから成り、前記第1のフォトカプラーでは前記呼び出し信号が第1の極性のときフォトダイオードに電流が流れてフォトダイオードが発光しフォトトランジスタがオン状態となり、前記第2のフォトカプラーでは前記呼び出し信号が第1の極性と逆極性の第2の極性のときフォトダイオードに電流が流れてフォトダイオードが発光しフォトトランジスタがオン状態となり、前記整流回路は前記第1および第2のフォトカプラーのフォ トトランジスタのオン・オフ状態にもとづいて前記整流回路の前記出力信号を生成し前記波形整形回路に出力することを特徴とする。
【0012】
本発明の呼び出し信号検出回路では、波形整形回路は、整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとする。
したがって、呼び出し信号が実際には停止となっているにもかかわらず、ある時間継続して振幅を維持した場合でも、一定時間が経過したところで波形整形回路の出力信号は第2の論理レベルに戻り、平滑回路の出力信号も呼び出し信号の実際の停止タイミングに近いタイミングで上記第2の論理レベルに対応する信号レベルに復帰する。その結果、呼び出し信号の継続時間を高い精度で検出することが可能となる。
【0013】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図1は本発明による電子交換機局線トランクの呼び出し信号検出回路の一例を示す回路図、図2は図1の呼び出し信号検出回路を構成する波形整形回路の一例を示す回路図、図3は図1の呼び出し信号検出回路の動作を示すタイミングチャート、図4は図2の波形整形回路の動作を示すタイミングチャートである。図1において、図6と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【0014】
図1に示した実施の形態例の呼び出し信号検出回路1が、図6に示した呼び出し信号検出回路と特に異なるのは、第1および第2の半波整流回路114、116と平滑回路110との間に第1および第2の波形整形回路2、4から成る波形整形回路6が設けられている点である。
第1および第2の波形整形回路2、4は、それぞれハイレベルまたはローレベルをとる2値信号を出力し、第1、第2の半波整流回路114、116の出力信号がハイレベルとなると、自身が出力する信号の論理レベルをそれぞれハイレベルとし、その後、第1、第2の半波整流回路114、116の出力信号がローレベルに戻るか、または呼び出し信号の半周期より短い一定時間が経過したとき、自身が出力する信号をローレベルとする。
【0015】
より詳しくは、第1および第2の波形整形回路2、4のそれぞれは図2に示したように、カウンター8(バイナリーカウンター)、判定回路10、出力制御回路12、登録回路14、ならびにクロック制御回路16を含んで構成されている。
カウンター8のリセット端子18には第1または第2の波形整形回路114、116制御回路の出力信号が供給されており、整流回路の出力信号がハイレベルのとき、リセットが解消されて、カウンター8はクロック端子20に入力された一定周期のクロック信号22を計数し、計数結果を表す2進数の各ビットの値を判定回路10に出力する。
【0016】
判定回路10にはカウンター8の計数結果と、登録回路14からの基準値とが供給されており、判定回路10は、カウンター8の計数値が基準値に到達したとき到達信号を出力する。登録回路14には上記基準値をあらかじめ登録しておき、登録回路14は登録された基準値をカウンター8に出力する。
【0017】
出力制御回路12は、第1、第2の波形整形回路2、4の出力信号を生成するための回路であり、第1、第2の半波整流回路114、116の出力信号がハイレベルに変化したときハイレベルの信号を出力し、その後、第1、第2の半波整流回路114、116の出力信号がローレベルに戻るか、または判定回路10が到達信号を出力したときローレベルの信号を出力する。第1および第2の波形整形回路2、4の各出力制御回路12の出力は、図1に示したようにワイヤードオア接続され、平滑回路10の入力に接続されている。
クロック制御回路16は、判定回路10が到達信号を出力していない場合にクロック信号22をカウンター8へ供給し、判定回路10が判定回路10が到達信号を出力した場合にクロック信号22のカウンター8への供給を停止する。
【0018】
次にこのように構成された呼び出し信号検出回路の動作について説明する。
第1および第2の波形整形回路2、4の前段および平滑回路110の動作は、図6、7を参照して説明した従来の呼び出し信号検出回路の場合と変わらないため、ここではその説明は省略し、新たに設けた波形整形回路6の動作を中心に説明する。
呼び出し信号101がタイミングT1において出力停止となったにもかかわらず、電圧残りにより呼び出し信号の振幅が、図3に示したように、期間tの間、ある値に維持された場合、第1の半波整流回路114を構成する第1の半波整流回路114の出力信号は本来より長い時間、ハイレベルとなる。その結果、波形整形回路6を設けなかった場合には、平滑回路110の入力信号は、図3に点線で示したように、最後のハイレベルの期間は異常に長いものとなってしまう。
【0019】
しかし、本実施の形態例では、第1および第2の波形整形回路2、4は、第1、第2の半波整流回路114、116の出力信号がハイレベルとなったとき、ハイレベルの信号を出力し、その後、第1、第2の半波整流回路114、116の出力信号がローレベルに戻るか、または呼び出し信号の半周期より短い一定時間が経過したときローレベルの信号を出力する。したがって、呼び出し信号が、実際の停止時刻T1の後も振幅を維持し、第1の半波整流回路114の出力信号がタイミングT3までハイレベルとなった場合でも、タイミングT4におて波形整形回路6の出力信号(平滑回路110の入力信号)はローレベルとなり、その結果、平滑回路110の出力信号も、ほぼタイミングT4においてローレベルとなる。
【0020】
第1および第2の波形整形回路2、4の動作について、図4を参照してさらに詳しく説明する。なお、第1および第2の波形整形回路の動作は基本的に同一であるため、ここでは第1の波形整形回路を例に動作を説明する。
図4に示したように、第1の半波整流回路114の出力信号がローレベルであるタイミングT0までの期間では、カウンター8はリセット状態にあり、したがってカウント動作は行わない。タイミングT0で第1の半波整流回路114の出力信号がハイレベルになると、カウンター8はクロック信号22の計数動作を開始する。なお、カウンター8がリセット状態のときは計数値は零であり基準値に一致しないので、判定回路10は到達信号を出力しておらず判定回路10の出力はローレベルである。したがってクロック制御回路16はクロック信号22をカウンター8に供給する状態となっている。
【0021】
また、タイミングT0で第1の半波整流回路114の出力信号がハイレベルになると、出力制御回路12は自身の出力信号をハイレベルに変化させ、したがって波形整形回路6の出力信号はハイレベルとなる。
タイミングT0の後、タイミングT1(図3参照)において呼び出し信号は送り側で送出停止となるが、上述のように呼び出し信号の振幅は直ぐには零にならず、その結果、第1の半波整流回路114の出力信号はタイミングT3までハイレベルとなる。
【0022】
カウンター8はこの間、計数動作を行い、計数結果を表す2進数の各ビットの値を各ビット線24、25などを通じて判定回路10に出力する。そして、計数値がタイミングT5で基準値に到達すると、判定回路10は到達信号としてハイレベルの信号を出力する。これにより出力制御回路12はその出力信号をローレベルに変化させる。また、判定回路10が到達信号を出力したことからクロック制御回路16はクロック信号22のカウンター8への供給を停止し、したがってカウンター8はカウント動作を停止する。その結果、カウンター8は基準値に一致する計数値をそのまま保持し、判定回路10も、タイミングT3まで到達信号を継続して出力する。
【0023】
その後、タイミングT3で第1の半波整流回路114の出力信号がローレベルになると、カウンター8はリセットされ、判定回路10も到達信号の出力を停止する。なお、これによりクロック信号22がカウンター8に再び供給されることになるが、カウンター8はリセットされているため、カウント動作は行わない。
【0024】
このように本実施の形態例の呼び出し信号検出回路1では、呼び出し信号検出回路1に供給される呼び出し信号101が実際には停止となっているにもかかわらず異常に長い時間継続してある振幅を維持した場合でも、一定時間が経過しカウンター8の計数値が基準値に到達したところで第1、第2の波形整形回路2、4の出力信号はローレベルに戻る。したがって、平滑回路110の出力信号も呼び出し信号101の本来の停止タイミングに近いタイミングT5でローレベルとなり、呼び出し信号の継続時間を高い精度で検出することが可能となる。
その結果、通信サービスを呼び出し信号の断続時間のパターンに応じて切り替えて提供する場合、呼び出し信号断続時間のパターンを正確に特定することができ、種々のサービスを確実に実行することが可能となる。
【0025】
なお、ここでは、第1の半波整流回路114の出力信号が、呼び出し信号停止時に本来の時間より長くハイレベルを維持した場合を例に説明したが、呼び出し信号停止のタイミングによっては、第2の半波整流回路116の出力信号が異常に長くハイレベルを維持する場合もある。その場合には、第2の波形整形回路4が第1の波形整形回路2と同様に動作し、実際の呼び出し信号の継続時間に近い時間、ハイレベルを継続する波形整形信号が平滑回路110に供給され、呼び出し信号の継続時間を正しく検出することが可能となる。
【0026】
本実施の形態例では、波形整形回路6を電子回路により構成するとしたが、第1および第2の波形制御回路をそれぞれ、たとえば不図示のマイクロコンピュータと出力回路とにより構成し、出力制御回路12に相当する出力回路を、上述のように判定回路10によって制御する代わりに、マイクロコンピュータにより制御することも可能である。その場合には、たとえば、上記マイクロコンピュータを構成するROM(リードオンリメモリー)に波形整形プログラムを格納し、マイクロコンピュータを構成するCPUを同プログラムにもとづいて動作させることで、上記波形制御回路と同様の機能を実現できる。
【0027】
図5は上記波形整形プログラムにもとづく処理手順を示すフローチャートである。なお、第1および第2の波形整形回路は同一の構成であるため、ここでは第1の波形整形回路の場合を例に説明する。
マイクロコンピュータには第1の半波整流回路114の出力信号を入力して同信号を監視し、図5に示したように、第1の半波整流回路114の出力信号がハイレベルになると(ステップS1でYes)、ソフトウェアによるタイマをスタートさせるとともに(ステップS2)、出力回路にハイレベルの信号を出力させる(ステップS3)。そして波形整形回路114の出力信号がハイレベルを継続しているか否かを判定し(ステップS4)、判定結果が正なら(ステップS4でYes)、ソフトウェアタイマがタイムアップしたか否かを判定する(ステップS5)。この判定結果が否の場合はステップS4に戻ってステップS4、S5を繰り返し、判定結果が正となったところでステップS6に進み、ソフトウェアタイマを停止させるとともに出力回路に、その出力信号をローレベルに切り換えさせる(ステップS7)。
【0028】
一方、ステップS3における判定結果が否の場合は、第1の半波整流回路114の出力信号は正常であって、タイマがタイムアップする前に第1の半波整流回路114の出力信号がローレベルに戻ったことになり、そのタイミングでタイマを停止させ(ステップS8)、また出力回路の出力信号をローレベルに切り換えさせる(ステップS7)。
【0029】
なお、上記ステップS2、S5は本発明に係わる時間判定ステップを構成し、上記ステップS1、S3は本発明に係わる第1の出力制御ステップを、ステップS4、S7、S8は本発明に係わる第2の出力制御ステップを構成している。
【0030】
上記実施の形態例の呼び出し信号検出回路1では、第1および第2の半波整流回路114、116に対して、個別に第1および第2の波形整形回路2、4を設ける構成としたが、整流回路108に対して、たとえば図2に示したような構成の波形整形回路を1回路設けて同様の作用効果を実現することも可能である。その場合には、たとえば第1および第2の半波整流回路114、116の出力をワイヤードオア接続した後、図2の波形整流回路に供給すればよい。
【0031】
【実施例】
第1、第2の半波整流回路114、116の出力信号がハイレベルとなった後、判定回路10が到達信号を出力するまでの時間は、クロック信号周期と、登録回路14が判定回路10に供給する基準値とにより決まる。
日本国内の場合、公衆網から端末へ送られる呼び出し信号の周波数は15Hz以上20Hz以下となっている。このため第1および第2の半波整流回路114、116の出力信号がハイレベルとなる期間は34msを越えることはない。
したがって、カウンター8に供給するクロック信号22の周期を一例として4msとすると、登録回路14に登録する基準値は一例として9に設定すれば、カウンター8が9クロックを計数したところで判定回路10は到達信号を出力するので、呼び出し信号停止後、振幅が速やかに零に戻らなかった場合でも、波形整形回路6の出力信号がハイレベルとなる期間は最大で36msに制限することができる。
【0032】
【発明の効果】
以上説明したように本発明の呼び出し信号検出回路では、波形整形回路は、整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとする。
したがって、呼び出し信号が実際には停止となっているにもかかわらず、ある時間継続して振幅を維持した場合でも、一定時間が経過したところで波形整形回路の出力信号は第2の論理レベルに戻り、平滑回路の出力信号も呼び出し信号の実際の停止タイミングに近いタイミングで上記第2の論理レベルに対応する信号レベルに復帰する。その結果、呼び出し信号の継続時間を高い精度で検出することが可能となる。
これにより、たとえば通信サービスを呼び出し信号の断続時間のパターンに応じて切り替えて提供する場合、呼び出し信号断続時間のパターンを正確に特定することができ、種々のサービスを確実に実行することが可能となる。
【図面の簡単な説明】
【図1】本発明による電子交換機局線トランクの呼び出し信号検出回路の一例を示す回路図である。
【図2】図1の呼び出し信号検出回路を構成する波形整形回路の一例を示す回路図である。
【図3】図1の呼び出し信号検出回路の動作を示すタイミングチャートである。
【図4】図2の波形整形回路の動作を示すタイミングチャートである。
【図5】波形整形プログラムにもとづく処理手順を示すフローチャートである。
【図6】従来の呼び出し信号検出回路の一例を示す回路図である。
【図7】図6の呼び出し信号検出回路の動作を示すタイミングチャートである。
【符号の説明】
1……呼び出し信号検出回路、2……第1の波形整形回路、4……第2の波形整形回路、6……波形整形回路、8……カウンター、10……判定回路、12……出力制御回路、14……登録回路、16……クロック制御回路、18……リセット端子、20……クロック端子、22……クロック信号、24……ビット線、100……呼び出し信号検出回路、102……コンデンサー、104……抵抗、106……ツェナーダイオード、108……整流回路、110……平滑回路、112……制御回路、114……第1の半波整流回路、116……第2の半波整流回路、118……第1のフォトカプラー、120……第2のフォトカプラー、122……フォトダイオード、124……フォトトランジスタ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a call signal detection circuit provided in a trunk line interface of an electronic exchange.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, for example, a call signal detection circuit for detecting a call signal arriving from an opposite station is provided in a central line trunk interface of an electronic switch of a storage program system.
FIG. 6 is a circuit diagram showing an example of this type of call signal detection circuit, and FIG. 7 is a timing chart showing the operation of the call signal detection circuit of FIG.
6 includes a capacitor 102, a resistor 104, a Zener diode 106, a rectifier circuit 108, a smoothing circuit 110, a control circuit 112, and the like. The rectifier circuit 108 includes first and second half-wave rectifier circuits 114 and 116, and the first and second half-wave rectifier circuits 114 and 116 include first and second photocouplers 118 and 120, respectively. Has been. The photodiodes 122 of the first and second photocouplers 118 and 120 are connected in parallel with opposite polarities.
[0003]
The capacitor 102 is inserted in order to remove the direct current component included in the calling signal, and is connected in series with the photodiode 122 together with the resistor 104. The two Zener diodes 106 are connected in series with opposite polarities, and are connected in series to the photodiode 122. Since the Zener diode 106 is connected in this manner, a current flows through the photodiode 122 when the amplitude of the sinusoidal ringing signal generally exceeds a voltage determined by the Zener voltage of the Zener diode 106, and the photodiode 122 emits light. Then, the phototransistors 124 of the first and second photocouplers 118 and 120 are turned on.
[0004]
That is, as shown in FIG. 7, the photodiode 122 of the first photocoupler 118 emits light and the phototransistor 124 of the photocoupler is turned on in a period in which the calling signal 101 is positive and the absolute value of the amplitude is large to some extent. As a result, the output signal of the first half-wave rectifier circuit 114 becomes high level.
[0005]
On the other hand, the photodiode 122 of the second photocoupler 120 emits light and the phototransistor 124 of the second photocoupler 120 is turned on in a period in which the calling signal is negative and the absolute value of the amplitude is large to some extent, and the second half-wave rectifier circuit The output signal 116 becomes a high level.
[0006]
Since the output terminals of the first and second half-wave rectifier circuits 114 and 116 are wired OR as shown in FIG. 6, the input signal of the smoothing circuit 110 is shown in FIG. Thus, it becomes a kind of full-wave rectified waveform. The smoothing circuit 110 smoothes the input signal having such a waveform and outputs a detection signal that becomes a high level in a period corresponding to the duration of the calling signal. The control circuit 112 identifies the intermittent pattern of the calling signal based on this detection signal.
[0007]
[Problems to be solved by the invention]
By the way, as shown in FIG. 7, the call signal transmitted from the station does not immediately become zero even if transmission is stopped at timing T1, for example, and the amplitude is maintained for a certain period t. There is a case. This phenomenon is also called voltage residual, and if the amplitude of the calling signal 101 is maintained abnormally long due to voltage residual, in the example of FIG. 7, the output signal of the first half-wave rectifier circuit 114 becomes high level. The period becomes abnormally long after the timing T1, and as a result, the input signal of the smoothing circuit 110, and thus the output signal of the smoothing circuit 110, originally becomes a low level at the timing T1, but maintains a high level until the timing T2. . Therefore, if the duration of the call signal 101 is determined based on the output signal of the smoothing circuit 110, the duration is longer than the actual duration.
[0008]
In recent years, a technique of switching and providing various communication services according to the pattern of intermittent time of a call signal has been used. For example, in the number display service provided by a group company of Nippon Telegraph and Telephone Corporation, the first call signal is intermittently sent from the station at a specific cycle corresponding to the service, and the incoming call from a caller registered in advance Even in the case of a service that changes the ringing tone repetition period in this case, the service is specified by the intermittent pattern of the calling signal.
[0009]
In such a service, since the service is switched according to the intermittent pattern of the call signal, it is necessary to accurately detect the duration of the call signal. However, if the duration of the call signal cannot be accurately detected due to the voltage remaining as described above, the pattern of the call signal interruption time cannot be accurately identified, and therefore it is difficult to switch the service correctly.
[0010]
The present invention has been made to solve such problems, and an object thereof is to provide a call signal detection circuit for an electronic switching center line trunk which can accurately detect the duration of the call signal.
[0011]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides a rectifier circuit that rectifies and binarizes a call signal when an absolute value of the call signal exceeds a predetermined level when a call signal arriving from an opposite station is input, and the rectifier circuit. A call signal detection circuit including a smoothing circuit that smoothes the output signal of the output signal, including a waveform shaping circuit that performs waveform shaping of the output signal of the rectifier circuit and supplies the waveform shaping circuit, and the waveform shaping circuit includes: A binary signal that takes the first or second logic level is output, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal that it outputs becomes the first logic level, and then When the logic level of the output signal of the rectifier circuit returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set to the second logic level.The waveform shaping circuit includes a counter that starts counting a clock signal having a fixed period when the logic level of the output signal of the rectifier circuit changes, and a arrival signal when the count value of the counter reaches a reference value. When the logic level of the determination circuit to output and the output signal of the rectifier circuit changes and the counter starts counting, the first logic level signal is output, and then the logic level of the output signal of the rectifier circuit is An output control circuit that outputs a signal of a second logic level when the determination circuit outputs the arrival signal, or returns to the original logic level, and the waveform shaping circuit includes the determination circuit A clock signal is supplied to a counter when the circuit does not output an arrival signal, and the counter of the clock signal when the determination circuit outputs the arrival signal And further comprising a clock control circuit for stopping the supply ofIt is characterized by that.
  The present invention also provides a rectifier circuit that rectifies and binarizes a call signal when an absolute value of the signal exceeds a predetermined level when a call signal arriving from an opposite station is input, and an output signal of the rectifier circuit. A call signal detection circuit including a smoothing circuit that performs smoothing, and includes a waveform shaping circuit that performs waveform shaping of an output signal of the rectifier circuit and supplies the waveform to the smoothing circuit, wherein the waveform shaping circuit is a first or second waveform shaping circuit. A binary signal having a logic level of 2 is output, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal output by itself is set to the first logic level, and then the output of the rectifier circuit When the logic level of the signal returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set to the second logic level, and the waveform shaping circuit A time determination step for determining whether or not a fixed time has passed after the logic level of the output signal of the rectifier circuit has changed, the waveform shaping program comprising a microcomputer that operates based on the output circuit; And a first output control step for causing the output circuit to output a signal of the first logic level when the logic level of the output signal of the rectifier circuit changes, and the logic level of the output signal of the rectifier circuit has changed. Thereafter, when the logic level of the output signal of the rectifier circuit returns to the original logic level or when it is determined in the time determination step that a certain time has elapsed, the signal of the second logic level is output to the output circuit. And a second output control step.
  The present invention also provides a rectifier circuit that rectifies and binarizes a call signal when an absolute value of the signal exceeds a predetermined level when a call signal arriving from an opposite station is input, and an output signal of the rectifier circuit. A call signal detection circuit including a smoothing circuit that performs smoothing, and includes a waveform shaping circuit that performs waveform shaping of an output signal of the rectifier circuit and supplies the waveform to the smoothing circuit, wherein the waveform shaping circuit is a first or second waveform shaping circuit. A binary signal having a logic level of 2 is output, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal output by itself is set to the first logic level, and then the output of the rectifier circuit When the logic level of the signal returns to the original logic level or when a certain period of time has elapsed, the logic level of the signal output by itself is set to the second logic level. The first photocoupler includes a phototransistor including a phototransistor. When the calling signal has a first polarity, a current flows through the photodiode when the call signal has a first polarity, the photodiode emits light, and the phototransistor is turned on. In the second photocoupler, when the calling signal has a second polarity opposite to the first polarity, a current flows through the photodiode, the photodiode emits light, the phototransistor is turned on, and the rectifier circuit The first and second photocouplers The output signal of the rectifier circuit is generated based on the ON / OFF state of the transistor, and is output to the waveform shaping circuit.
[0012]
In the call signal detection circuit of the present invention, the waveform shaping circuit sets the logic level of the signal output from the waveform shaping circuit to the first logic level when the logic level of the output signal of the rectifier circuit changes, and then the output signal of the rectifier circuit. When the logic level of the signal returns to the original logic level or when a predetermined time has elapsed, the logic level of the signal output by itself is set as the second logic level.
Therefore, even if the calling signal is actually stopped, the waveform shaping circuit output signal returns to the second logic level after a certain period of time even if the amplitude is maintained for a certain period of time. The output signal of the smoothing circuit also returns to the signal level corresponding to the second logic level at a timing close to the actual stop timing of the calling signal. As a result, it is possible to detect the duration of the calling signal with high accuracy.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
1 is a circuit diagram showing an example of a call signal detection circuit for an electronic switching center line trunk according to the present invention, FIG. 2 is a circuit diagram showing an example of a waveform shaping circuit constituting the call signal detection circuit of FIG. 1, and FIG. FIG. 4 is a timing chart showing the operation of the waveform shaping circuit of FIG. In FIG. 1, the same elements as those of FIG. 6 are denoted by the same reference numerals, and detailed description thereof will be omitted here.
[0014]
The call signal detection circuit 1 of the embodiment shown in FIG. 1 is particularly different from the call signal detection circuit shown in FIG. 6 in that the first and second half-wave rectifier circuits 114 and 116, the smoothing circuit 110, A waveform shaping circuit 6 including first and second waveform shaping circuits 2 and 4 is provided between the two.
The first and second waveform shaping circuits 2 and 4 each output a binary signal having a high level or a low level, and when the output signals of the first and second half-wave rectifier circuits 114 and 116 become a high level. The logic level of the signal output by itself is set to the high level, and then the output signals of the first and second half-wave rectifier circuits 114 and 116 return to the low level or are shorter than the half cycle of the calling signal. When elapses, the signal output by itself is set to low level.
[0015]
More specifically, as shown in FIG. 2, each of the first and second waveform shaping circuits 2 and 4 includes a counter 8 (binary counter), a determination circuit 10, an output control circuit 12, a registration circuit 14, and clock control. A circuit 16 is included.
The reset terminal 18 of the counter 8 is supplied with the output signal of the first or second waveform shaping circuit 114, 116 control circuit. When the output signal of the rectifier circuit is high level, the reset is canceled and the counter 8 Counts a clock signal 22 of a fixed period input to the clock terminal 20 and outputs the value of each binary bit representing the counting result to the determination circuit 10.
[0016]
The determination circuit 10 is supplied with the count result of the counter 8 and the reference value from the registration circuit 14, and the determination circuit 10 outputs an arrival signal when the count value of the counter 8 reaches the reference value. The reference value is registered in advance in the registration circuit 14, and the registration circuit 14 outputs the registered reference value to the counter 8.
[0017]
The output control circuit 12 is a circuit for generating the output signals of the first and second waveform shaping circuits 2 and 4, and the output signals of the first and second half-wave rectifier circuits 114 and 116 become high level. When changed, a high level signal is output. After that, when the output signals of the first and second half-wave rectifier circuits 114 and 116 return to a low level, or when the determination circuit 10 outputs an arrival signal, the low level signal is output. Output a signal. The outputs of the output control circuits 12 of the first and second waveform shaping circuits 2 and 4 are wired-or connected as shown in FIG. 1 and connected to the input of the smoothing circuit 10.
The clock control circuit 16 supplies the clock signal 22 to the counter 8 when the determination circuit 10 does not output the arrival signal, and the counter 8 of the clock signal 22 when the determination circuit 10 outputs the arrival signal when the determination circuit 10 outputs the arrival signal. Stop supplying to
[0018]
Next, the operation of the call signal detection circuit configured as described above will be described.
The operations of the first stage of the first and second waveform shaping circuits 2 and 4 and the operation of the smoothing circuit 110 are the same as those of the conventional call signal detection circuit described with reference to FIGS. The operation of the newly provided waveform shaping circuit 6 will be mainly described.
Even when the output of the calling signal 101 is stopped at the timing T1, the amplitude of the calling signal is maintained at a certain value for a period t as shown in FIG. The output signal of the first half-wave rectifier circuit 114 constituting the half-wave rectifier circuit 114 is at a high level for a longer time than originally intended. As a result, when the waveform shaping circuit 6 is not provided, the input signal of the smoothing circuit 110 becomes abnormally long during the last high level period as shown by the dotted line in FIG.
[0019]
However, in the present embodiment, the first and second waveform shaping circuits 2 and 4 have a high level when the output signals of the first and second half-wave rectifier circuits 114 and 116 become high level. The signal is output, and then the low-level signal is output when the output signal of the first and second half-wave rectifier circuits 114 and 116 returns to the low level or when a certain time shorter than the half cycle of the calling signal has elapsed. To do. Therefore, even when the call signal maintains the amplitude after the actual stop time T1 and the output signal of the first half-wave rectifier circuit 114 becomes high until timing T3, the waveform shaping circuit at timing T4. 6 (the input signal of the smoothing circuit 110) is at the low level, and as a result, the output signal of the smoothing circuit 110 is also at the low level at the timing T4.
[0020]
The operation of the first and second waveform shaping circuits 2 and 4 will be described in more detail with reference to FIG. Since the operations of the first and second waveform shaping circuits are basically the same, the operation will be described here by taking the first waveform shaping circuit as an example.
As shown in FIG. 4, the counter 8 is in the reset state during the period up to the timing T <b> 0 when the output signal of the first half-wave rectifier circuit 114 is at the low level, and therefore the count operation is not performed. When the output signal of the first half-wave rectifier circuit 114 becomes high level at timing T0, the counter 8 starts counting the clock signal 22. When the counter 8 is in the reset state, the count value is zero and does not match the reference value, so that the determination circuit 10 does not output a reaching signal and the output of the determination circuit 10 is at a low level. Therefore, the clock control circuit 16 is in a state of supplying the clock signal 22 to the counter 8.
[0021]
Further, when the output signal of the first half-wave rectifier circuit 114 becomes high level at the timing T0, the output control circuit 12 changes its output signal to high level, so that the output signal of the waveform shaping circuit 6 becomes high level. Become.
After the timing T0, the calling signal is stopped from being sent out at the sending side at the timing T1 (see FIG. 3), but the amplitude of the calling signal does not immediately become zero as described above, and as a result, the first half-wave rectification is performed. The output signal of the circuit 114 remains high until timing T3.
[0022]
During this time, the counter 8 performs a counting operation and outputs the value of each binary bit representing the counting result to the determination circuit 10 through each bit line 24, 25 or the like. When the count value reaches the reference value at timing T5, the determination circuit 10 outputs a high level signal as the arrival signal. As a result, the output control circuit 12 changes the output signal to a low level. Further, since the determination circuit 10 outputs the arrival signal, the clock control circuit 16 stops supplying the clock signal 22 to the counter 8, and thus the counter 8 stops the counting operation. As a result, the counter 8 holds the count value that matches the reference value as it is, and the determination circuit 10 continues to output the arrival signal until the timing T3.
[0023]
Thereafter, when the output signal of the first half-wave rectifier circuit 114 becomes low level at timing T3, the counter 8 is reset, and the determination circuit 10 also stops outputting the arrival signal. As a result, the clock signal 22 is supplied to the counter 8 again, but the counter 8 is reset, so that the counting operation is not performed.
[0024]
Thus, in the call signal detection circuit 1 according to the present embodiment, the amplitude that continues for an abnormally long time even though the call signal 101 supplied to the call signal detection circuit 1 is actually stopped. Even when the signal is maintained, the output signals of the first and second waveform shaping circuits 2 and 4 return to the low level when a certain time elapses and the count value of the counter 8 reaches the reference value. Therefore, the output signal of the smoothing circuit 110 also becomes a low level at the timing T5 close to the original stop timing of the calling signal 101, and the duration of the calling signal can be detected with high accuracy.
As a result, when the communication service is switched and provided according to the pattern of the call signal intermittent time, the pattern of the call signal intermittent time can be accurately specified, and various services can be reliably executed. .
[0025]
Here, an example has been described in which the output signal of the first half-wave rectifier circuit 114 is maintained at a high level for a longer time than the original time when the call signal is stopped. However, depending on the timing of the call signal stop, In some cases, the output signal of the half-wave rectifier circuit 116 maintains an abnormally long high level. In that case, the second waveform shaping circuit 4 operates in the same manner as the first waveform shaping circuit 2, and the waveform shaping signal that remains at the high level for a time close to the duration of the actual call signal is supplied to the smoothing circuit 110. It is possible to correctly detect the duration of the call signal.
[0026]
In the present embodiment, the waveform shaping circuit 6 is configured by an electronic circuit. However, the first and second waveform control circuits are each configured by, for example, a microcomputer and an output circuit (not shown), and the output control circuit 12 is configured. Instead of being controlled by the determination circuit 10 as described above, the output circuit corresponding to can be controlled by a microcomputer. In that case, for example, a waveform shaping program is stored in a ROM (read only memory) that constitutes the microcomputer, and the CPU that constitutes the microcomputer is operated based on the program, so that it is the same as the waveform control circuit. Can be realized.
[0027]
FIG. 5 is a flowchart showing a processing procedure based on the waveform shaping program. Since the first and second waveform shaping circuits have the same configuration, here, the case of the first waveform shaping circuit will be described as an example.
The microcomputer receives the output signal of the first half-wave rectifier circuit 114 and monitors the signal, and when the output signal of the first half-wave rectifier circuit 114 becomes high level as shown in FIG. In step S1, the timer by software is started (step S2), and a high level signal is output from the output circuit (step S3). Then, it is determined whether or not the output signal of the waveform shaping circuit 114 continues to be at a high level (step S4). If the determination result is positive (Yes in step S4), it is determined whether or not the software timer has timed out. (Step S5). If the determination result is NO, the process returns to step S4 and repeats steps S4 and S5. When the determination result becomes positive, the process proceeds to step S6, where the software timer is stopped and the output signal is set to the low level. Switching is performed (step S7).
[0028]
On the other hand, if the determination result in step S3 is negative, the output signal of the first half-wave rectifier circuit 114 is normal and the output signal of the first half-wave rectifier circuit 114 is low before the timer expires. At this time, the timer is stopped (step S8), and the output signal of the output circuit is switched to the low level (step S7).
[0029]
The steps S2 and S5 constitute a time determination step according to the present invention, the steps S1 and S3 are the first output control steps according to the present invention, and the steps S4, S7 and S8 are the second time control steps according to the present invention. The output control step is configured.
[0030]
In the call signal detection circuit 1 of the above embodiment, the first and second waveform shaping circuits 2 and 4 are individually provided for the first and second half-wave rectifier circuits 114 and 116, respectively. For example, a single waveform shaping circuit having the configuration shown in FIG. 2 may be provided for the rectifier circuit 108 to achieve the same effect. In that case, for example, the outputs of the first and second half-wave rectifier circuits 114 and 116 may be supplied to the waveform rectifier circuit of FIG.
[0031]
【Example】
After the output signals of the first and second half-wave rectifier circuits 114 and 116 become high level, the time until the determination circuit 10 outputs the arrival signal is the clock signal period and the registration circuit 14 determines the determination circuit 10. Determined by the reference value to be supplied.
In Japan, the frequency of the call signal sent from the public network to the terminal is 15 Hz or more and 20 Hz or less. For this reason, the period during which the output signals of the first and second half-wave rectifier circuits 114 and 116 are at a high level does not exceed 34 ms.
Accordingly, if the period of the clock signal 22 supplied to the counter 8 is 4 ms as an example, the reference value registered in the registration circuit 14 is set to 9 as an example, and the determination circuit 10 reaches when the counter 8 counts 9 clocks. Since the signal is output, even when the amplitude does not quickly return to zero after the call signal is stopped, the period during which the output signal of the waveform shaping circuit 6 is at the high level can be limited to 36 ms at the maximum.
[0032]
【The invention's effect】
As described above, in the call signal detection circuit of the present invention, when the logic level of the output signal of the rectifier circuit changes, the waveform shaping circuit sets the logic level of the signal output by itself as the first logic level, and then When the logic level of the output signal of the rectifier circuit returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set as the second logic level.
Therefore, even if the calling signal is actually stopped, the waveform shaping circuit output signal returns to the second logic level after a certain period of time even if the amplitude is maintained for a certain period of time. The output signal of the smoothing circuit also returns to the signal level corresponding to the second logic level at a timing close to the actual stop timing of the calling signal. As a result, it is possible to detect the duration of the calling signal with high accuracy.
As a result, for example, when a communication service is switched and provided according to the pattern of the call signal intermittent time, the pattern of the call signal intermittent time can be specified accurately, and various services can be executed reliably. Become.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an example of a call signal detection circuit for an electronic switching center line trunk according to the present invention.
FIG. 2 is a circuit diagram showing an example of a waveform shaping circuit constituting the call signal detection circuit of FIG. 1;
FIG. 3 is a timing chart showing an operation of the call signal detection circuit of FIG. 1;
4 is a timing chart showing the operation of the waveform shaping circuit of FIG.
FIG. 5 is a flowchart showing a processing procedure based on a waveform shaping program.
FIG. 6 is a circuit diagram showing an example of a conventional call signal detection circuit.
7 is a timing chart showing the operation of the call signal detection circuit of FIG. 6;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Call signal detection circuit, 2 ... 1st waveform shaping circuit, 4 ... 2nd waveform shaping circuit, 6 ... Waveform shaping circuit, 8 ... Counter, 10 ... Judgment circuit, 12 ... Output Control circuit 14... Registration circuit 16... Clock control circuit 18... Reset terminal 20. Clock terminal 22. Clock signal 24 24 Bit line 100 Call signal detection circuit 102. ...... Capacitor 104... Resistor 106. Zener diode 108. Rectifier circuit 110. Smooth circuit 112. Control circuit 114. First half-wave rectifier circuit 116. Wave rectifier circuit 118... First photocoupler 120. Second photocoupler 122... Photodiode 124.

Claims (5)

対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、
前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、
前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、
前記波形整形回路は、前記整流回路の出力信号の論理レベルが変化したとき、一定周期のクロック信号の計数を開始するカウンターと、前記カウンターの計数値が基準値に到達したとき到達信号を出力する判定回路と、前記整流回路の出力信号の論理レベルが変化して前記カウンターが計数を開始したとき第1の論理レベルの信号を出力し、その後、前記整流回路の出力信号の論理レベルが元の論理レベルに戻るか、または前記判定回路が前記到達信号を出力したとき第2の論理レベルの信号を出力する出力制御回路とを含んで構成されており、
前記波形整形回路は、前記判定回路が到達信号を出力していない場合にクロック信号をカウンターへ供給し、前記判定回路が前記到達信号を出力した場合に前記クロック信号の前記カウンターへの供給を停止するクロック制御回路をさらに含んでいる、
ことを特徴とする電子交換機局線トランクの呼び出し信号検出回路。
A rectifier circuit that rectifies and binarizes the call signal when an absolute value of the call signal that has arrived from the opposite station exceeds a predetermined level; and a smoothing circuit that smoothes the output signal of the rectifier circuit; A call signal detection circuit including:
Including a waveform shaping circuit that shapes the waveform of the output signal of the rectifier circuit and supplies the waveform to the smoothing circuit;
The waveform shaping circuit outputs a binary signal having a first or second logic level, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal output by itself is changed to a first logic level. After that, when the logic level of the output signal of the rectifier circuit returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set as the second logic level ,
The waveform shaping circuit outputs a arrival signal when a count value of the counter reaches a reference value, and a counter that starts counting a clock signal with a fixed period when the logic level of the output signal of the rectifier circuit changes. When the logic level of the output signal of the determination circuit and the rectifier circuit changes and the counter starts counting, a signal of the first logic level is output, and then the logic level of the output signal of the rectifier circuit is the original An output control circuit that returns to a logic level or outputs a signal of a second logic level when the determination circuit outputs the arrival signal,
The waveform shaping circuit supplies a clock signal to the counter when the determination circuit does not output an arrival signal, and stops supplying the clock signal to the counter when the determination circuit outputs the arrival signal A clock control circuit that further includes:
A call signal detection circuit for an electronic switching center line trunk.
前記波形整形回路は、前記判定回路に前記基準値を供給する登録回路をさらに含んでいることを特徴とする請求項記載の電子交換機局線トランクの呼び出し信号検出回路。The waveform shaping circuit, call signal detecting circuit according to claim 1 electronic exchange office line trunk, wherein that further include a register circuit for supplying the reference value to the decision circuit. 対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、
前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、
前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、
前記波形整形回路は、波形整形プログラムにもとづいて動作するマイクロコンピュータと、出力回路とを含んで構成され、波形整形プログラムは、前記整流回路の出力信号の論理レベルが変化した後一定時間が経過したか否かを判定する時間判定ステップと、前記整流回路の出力信号の論理レベルが変化したとき前記出力回路に前記第1の論理レベルの信号を出力させる第1の出力制御ステップと、前記整流回路の出力信号の論理レベルが変化した後、前記整流回路の出力信号の論理レベルが元の論理レベルに戻るか、または前記時間判定ステップで一定時間が経過したと判定したとき、前記出力回路に前記第2の論理レベルの信号を出力させる第2の出力制御ステップとを含む
ことを特徴とする電子交換機局線トランクの呼び出し信号検出回路。
A rectifier circuit that rectifies and binarizes the call signal when an absolute value of the call signal that has arrived from the opposite station exceeds a predetermined level; and a smoothing circuit that smoothes the output signal of the rectifier circuit; A call signal detection circuit including:
Including a waveform shaping circuit that shapes the waveform of the output signal of the rectifier circuit and supplies the waveform to the smoothing circuit;
The waveform shaping circuit outputs a binary signal having a first or second logic level, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal output by itself is changed to a first logic level. After that, when the logic level of the output signal of the rectifier circuit returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set as the second logic level,
The waveform shaping circuit includes a microcomputer that operates based on a waveform shaping program and an output circuit, and the waveform shaping program has passed a certain time after the logic level of the output signal of the rectifier circuit has changed. A time determination step for determining whether or not, a first output control step for causing the output circuit to output a signal of the first logic level when the logic level of the output signal of the rectifier circuit changes, and the rectifier circuit When the logic level of the output signal of the rectifier circuit is changed to the original logic level after the change of the logic level of the output signal, or when it is determined in the time determination step that a certain time has elapsed, the output circuit A second output control step for outputting a signal of a second logic level ,
Call signal detection circuit you wherein electronic exchange station trunk that.
対向局から到来する呼び出し信号を入力として同信号の絶対値が所定水準を超えた場合に呼び出し信号を整流して2値化する整流回路と、前記整流回路の出力信号を平滑化する平滑回路とを含む呼び出し信号検出回路であって、
前記整流回路の出力信号の波形整形を行って前記平滑回路に供給する波形整形回路を含み、
前記波形整形回路は、第1または第2の論理レベルをとる2値信号を出力し、前記整流 回路の出力信号の論理レベルが変化したとき、自身が出力する信号の論理レベルを第1の論理レベルとし、その後、前記整流回路の出力信号の論理レベルがもとの論理レベルに戻るか、または一定時間が経過したとき、自身が出力する信号の論理レベルを第2の論理レベルとし、
前記整流回路は、フォトダイオードおよびフォトトランジスタをそれぞれ含む第1および第2のフォトカプラーから成り、前記第1のフォトカプラーでは前記呼び出し信号が第1の極性のときフォトダイオードに電流が流れてフォトダイオードが発光しフォトトランジスタがオン状態となり、前記第2のフォトカプラーでは前記呼び出し信号が第1の極性と逆極性の第2の極性のときフォトダイオードに電流が流れてフォトダイオードが発光しフォトトランジスタがオン状態となり、前記整流回路は前記第1および第2のフォトカプラーのフォトトランジスタのオン・オフ状態にもとづいて前記整流回路の前記出力信号を生成し前記波形整形回路に出力する
ことを特徴とする電子交換機局線トランクの呼び出し信号検出回路。
A rectifier circuit that rectifies and binarizes the call signal when an absolute value of the call signal that has arrived from the opposite station exceeds a predetermined level; and a smoothing circuit that smoothes the output signal of the rectifier circuit; A call signal detection circuit including:
Including a waveform shaping circuit that shapes the waveform of the output signal of the rectifier circuit and supplies the waveform to the smoothing circuit;
The waveform shaping circuit outputs a binary signal having a first or second logic level, and when the logic level of the output signal of the rectifier circuit changes, the logic level of the signal output by itself is changed to a first logic level. After that, when the logic level of the output signal of the rectifier circuit returns to the original logic level or when a certain time has elapsed, the logic level of the signal output by itself is set as the second logic level,
The rectifier circuit includes first and second photocouplers each including a photodiode and a phototransistor. In the first photocoupler, a current flows through the photodiode when the calling signal has a first polarity, and the photodiode Is emitted and the phototransistor is turned on. When the calling signal has a second polarity opposite to the first polarity in the second photocoupler, a current flows through the photodiode, the photodiode emits light, and the phototransistor The rectifier circuit is turned on, and the rectifier circuit generates the output signal of the rectifier circuit based on the on / off states of the phototransistors of the first and second photocouplers, and outputs the output signal to the waveform shaping circuit .
Call signal detection circuit you wherein electronic exchange station trunk that.
前記波形整形回路は前記第1および第2のフォトカプラーごとに設けられ、各波形整形回路は、各フォトカプラーの前記フォトトランジスタのオン・オフ状態にもとづいて生成された前記出力信号をそれぞれ入力とすることを特徴とする請求項記載の電子交換機局線トランクの呼び出し信号検出回路。The waveform shaping circuit is provided for each of the first and second photocouplers, and each waveform shaping circuit receives the output signal generated based on the on / off state of the phototransistor of each photocoupler. 5. The ringing signal detection circuit for an electronic switching center line trunk according to claim 4, wherein:
JP2000335650A 2000-11-02 2000-11-02 Call signal detection circuit for trunk line of electronic exchange office line Expired - Fee Related JP3880306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000335650A JP3880306B2 (en) 2000-11-02 2000-11-02 Call signal detection circuit for trunk line of electronic exchange office line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000335650A JP3880306B2 (en) 2000-11-02 2000-11-02 Call signal detection circuit for trunk line of electronic exchange office line

Publications (2)

Publication Number Publication Date
JP2002142237A JP2002142237A (en) 2002-05-17
JP3880306B2 true JP3880306B2 (en) 2007-02-14

Family

ID=18811358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000335650A Expired - Fee Related JP3880306B2 (en) 2000-11-02 2000-11-02 Call signal detection circuit for trunk line of electronic exchange office line

Country Status (1)

Country Link
JP (1) JP3880306B2 (en)

Also Published As

Publication number Publication date
JP2002142237A (en) 2002-05-17

Similar Documents

Publication Publication Date Title
JPH06105948B2 (en) Ring signal detector
JPS61237559A (en) Ringing signal detection circuit
EP0034339B1 (en) Telephone circuit for off-hook detection during ringing
JP3880306B2 (en) Call signal detection circuit for trunk line of electronic exchange office line
JPH0946417A (en) Ring trip circuit
US4382163A (en) Microcomputer controlled key telephone line circuit
JPS59122159A (en) Discriminating circuit of incoming signal
EP0267808A2 (en) Telephone circuit for supplying ringing signals to a subscriber telephone line and for detecting unhooking
US9544448B2 (en) Communication apparatus and method for determining connection
JP3616576B2 (en) Station side interface call signal detection system and method
JPH0758830A (en) Telephone terminal set having call interrupt detection means
KR100233097B1 (en) Circuit for detecting state of ring and hook switch in line interface unit of telephone system
JPS59105742A (en) Detecting circuit of call signal
JP4808055B2 (en) Signal processing device
JPH0638511Y2 (en) Cordless telephone equipment
JPS61186050A (en) Evaluation circuit for alterating current or ac voltage
KR900003623B1 (en) Bridged telephons
JP2558824B2 (en) Call detection circuit
JPH042519Y2 (en)
JPH01133455A (en) Circuit for discriminating presence/absence of voice message of automatic answering telephone set
JP2958230B2 (en) Terminal network controller
JP3403243B2 (en) Network control circuit
JP2947953B2 (en) Network controller
JPS6012857A (en) Signal identification circuit for network control equipment
JPS59178850A (en) System for detecting incoming call

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees