JP3904860B2 - 電源装置、半導体回路装置、およびｉｃカード - Google Patents
電源装置、半導体回路装置、およびｉｃカード Download PDFInfo
- Publication number
- JP3904860B2 JP3904860B2 JP2001230504A JP2001230504A JP3904860B2 JP 3904860 B2 JP3904860 B2 JP 3904860B2 JP 2001230504 A JP2001230504 A JP 2001230504A JP 2001230504 A JP2001230504 A JP 2001230504A JP 3904860 B2 JP3904860 B2 JP 3904860B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- voltage
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば電磁波などを介して非接触で外部の電力供給源から電力を取得するＩＣカードなどに用いられる電源装置に関するものである。
【０００２】
【従来の技術】
近年、プラスチック製のカードに、不揮発性メモリやＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などからなるＩＣチップなどを埋め込んだＩＣカードが普及しつつある。このようなＩＣカードは、現在広く利用されている磁気カードと比較して、より大量のデータを扱うことが可能であること、およびセキュリティに優れていることなどの利点を有しており、次世代のカードとして注目を集めている。また、ＩＣカードは、現在の磁気カードで行われているような様々なアプリケーションを実現するだけでなく、技術的な制限から磁気カードの機能として利用することができなかったアプリケーションにも広く応用することができることから、急速に普及しつつある。
【０００３】
ＩＣカードは、接触型と非接触型とに分類される。接触型ＩＣカードは、その表面に金属製の端子を設け、この端子を、ＩＣカードに対して情報の読み書きを行うリーダライタ装置に設けられた端子とを接続することによって、電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードは、その内部にアンテナコイルを設け、電磁誘導技術を用いてリーダライタ装置が発生する磁場の中にアンテナコイルを進入させることによって、電波（例えば、数ＭＨｚ〜数１０ＭＨｚ程度のキャリア周波数）を介して電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードでは、アンテナコイルによって受信された電力は、ダイオードブリッジによって整流された後に各機能ブロックに供給されることになる。
【０００４】
また、非接触型ＩＣカードは、その通信距離に応じて、さらに近接型、近傍型などに分類される。これらは、現在ＩＳＯ／ＩＥＣ１４４４３およびＩＳＯ／ＩＥＣ１０５３６においてそれぞれ標準化が進められている。
【０００５】
非接触型ＩＣカードは、外部装置との接続端子を持たないので、接続端子の接点部の破損などが生じる心配がない。よって、非接触型ＩＣカードは、メンテナンスコストの低減、取り扱いの容易性、処理の高速性などの利点を有することになる。したがって、このような非接触型ＩＣカードを、例えば鉄道やバスなどの乗車券に適用し、非接触型ＩＣカードを改札ゲートにかざしてデータ処理を行ったり（かざし処理）、改札ゲートに瞬間的に接触させてデータ処理を行ったり （タッチ＆ゴー処理）する利用方法が考えられている。
【０００６】
しかしながら、非接触型ＩＣカードは、電波という媒体を介して電力供給を行うものであることにより、常時安定した電力を受けることができるとは限らないという性質を有している。また、アンテナから得られる電源電圧は、電力を供給するリーダライタ装置などの外部装置との距離に左右されることになる。したがって、アンテナから受信された電力は、定電圧化された後に、カード内部のＣＰＵなどを含む制御手段に供給されている。
【０００７】
【発明が解決しようとする課題】
非接触型ＩＣカードにおける従来の電源回路では、ＩＣカードの動作の安定性、およびデータの送受信ならびに記憶動作に対する信頼性の点で、満足すべき性能が得られなかった。例えば、従来の電源回路では、リーダライタ装置からの給電によって、電源回路内のレギュレータの出力電圧がある一定値に達すると、内部の電圧検出器が、ＣＰＵに対してリセットを解除する制御が行われている。この際に、電源の供給能力が低い場合には、リセットが解除されてＣＰＵが動作を開始すると、ＣＰＵの消費電流が増すことによってレギュレータの出力電圧が低下し、再びＣＰＵがリセット状態に設定されてしまうような事態が生じていた。この結果、レギュレータの出力電流がＣＰＵの動作に十分耐えられるほどの状態になるまでは、ＣＰＵの動作が安定しないという問題があった。
【０００８】
そこで、この問題を改善する技術として、例えば特開平８−３０７５２号公報には、次のような非接触型ＩＣカードが開示されている。この非接触型ＩＣカードは、電源電圧監視用の負荷を設けることによって、 電源部分が十分に安全な電力を供給できる能力を有する状態になったことを電圧検出器が検出してからリセット状態が解除されるように制御されている。これにより、制御手段の動作の安定性やデータの信頼性が向上されている。
【０００９】
図８は、上記の特開平８−３０７５２号公報に開示されている非接触型ＩＣカード５７および端末装置５８の構成例を示すブロック図である。この例における非接触型ＩＣカード５７において、受信コイル５５、整流回路５６を通じて、レギュレータ５１から出力電圧ＶＣＣの電源が内部のＣＰＵ５２などの制御手段に供給される。ここで、レギュレータ５１の出力に、ＣＰＵ５２の動作時と同等またはそれ以上の電力を消費する負荷回路５３が接続されている。そして、電圧検出器５４は、電源電圧ＶＣＣを監視することによって行うＣＰＵ５２のリセット解除を、負荷回路５３が動作状態で電力消費しているときの電源電圧ＶＣＣが基準電圧以上になり、ＣＰＵ５２動作時の電力消費に対して安定的に電力供給できるようになった時点で、行うようになっている。
【００１０】
しかしながら、この特開平８−３０７５２号公報に開示されている非接触型ＩＣカードでは、電圧検出器５４は、レギュレータ５１から出力される出力電圧を監視するだけで、レギュレータ５１において出力される電圧の基準となる基準電圧の精度に関しては制御がなされていないことになる。よって、ＣＰＵ５２のリセット解除後において、レギュレータ５１における基準電圧が変動すれば、その出力電圧も変動するので、制御手段の動作の安定性やデータの信頼性が得られないという問題がある。
【００１１】
基準電圧の精度を確保する方法としては、例えば特開平１０−１５４２１６号公報などに開示されている方法がある。図９は、この公報に開示されている非接触型ＩＣカードの構成例を示すブロック図である。非接触型ＩＣカード内に、電源回路５９の出力電圧と、並列に接続されたツェナーダイオード６１を介して入力される基準電圧とを比較するコンパレータ６０が設けられている。そして、コンパレータ６０は、比較結果に基づいて、書き換え可能メモリへの書き込み／読み出しを制限する信号を出力する。これにより、書き換え可能メモリに対する書き込み／読み出しを確実に行うことが可能となるので、書き換え可能メモリにおける記録内容を正常に保護することができる。
【００１２】
ツェナーダイオード６１は、図示しない抵抗と組み合わせることによって、入力される電圧を、所定の電圧値にまで低下させて出力する機能を有しているものである。すなわち、ツェナーダイオード６１を用いて基準電圧を生成するようにすれば、比較的精度のよい基準電圧を生成することが可能となる。
【００１３】
しかしながら、ツェナーダイオードは、バイポーラプロセスによって作製されるものである一方、ＩＣカード内で各種論理演算を行うためのロジック部は、ＭＯＳプロセスによって作製されるものとなっている。すなわち、ツェナーダイオードを含む回路と、ロジック部を含む回路とを、１つのチップ上に形成することは不可能となっている。
【００１４】
したがって、このような半導体回路装置は、複数のチップで構成せざるを得ないことになり、サイズの大型化を招くことになる。ＩＣカードは、携帯性を考慮する必要があるので、半導体回路装置の大型化は好ましくないものである。また、チップが複数となることによって、異なるプロセスによる製造を行う必要があるとともに、組み立て工程が増えることになる。これによって、製造コストが上昇するという問題もある。さらに、異なるチップ間での配線が必要となり、配線抵抗による効率の低下や動作スピードの低下などの問題も招くことになる。
【００１５】
一方、近年のＩＣカードは、回路構成に応じて電源電圧レベルを異ならせる多電圧制御が必要とされるものが多くなっている。例えば、不揮発性メモリに３Ｖ電源を使用し、ＣＰＵを含む論理回路には２Ｖ電源を使用する、というような場合や、不揮発性メモリの書き込み電圧にはさらに高電圧を使用する場合もあり、電圧制御がより複雑になっている。
【００１６】
このような多電圧制御手段として、消費される電圧あるいは電流に応じて複数のブロック回路に分割し、それぞれに対応するレギュレータを設ける構成が考えられる。すなわち、これらのレギュレータからの出力が、それぞれ対応するブロック回路に対して供給することによって、それぞれのブロック回路に適した電圧を供給することが可能となる。しかしながら、電源電圧レベルの変動によっては、システムリセットがかかったり、不揮発性メモリの動作範囲外やＣＰＵの動作範囲外へ電圧が変動したりすることが予想される。
【００１７】
また、各ブロック回路における動作マージンは、それぞれ異なっているものである。このような複数のブロック回路によってシステムを構成する場合には、システムの動作マージンは、各ブロック回路における動作マージンの共通の範囲となる。すなわち、システムを構成するブロック回路の数が増加するほど、そのシステムの動作マージンは狭くなっていく傾向がある。特に、動作マージンがシビアであるＣＰＵの動作マージンに律則されることが多い。このような場合、供給する動作電圧に必要以上のばらつきがあれば、システムそのものが動作しなくなる可能性があり、その原因としては、レギュレータの精度ばかりでなく、その基準電圧の精度にも依存していることになる。
【００１８】
例えば、基準電圧が±１０％変動すれば、レギュレータ回路の出力電圧は通常１０％変動することになる。すなわち、基準電圧は、レギュレータ回路すべてに接続されているので、基準電圧の変動は、すべての電圧変動に影響を与えることになる。
【００１９】
また、昨今では、ＩＣカードが多機能であることが望まれており、これに伴って、ＣＰＵの動作周波数もより高いものが用いられるようになっている。ＣＰＵの動作周波数が高くなると、それに伴って、ＣＰＵを動作させるための電圧も、その精度がよりシビアに要求されるようになる。
【００２０】
したがって、極めて精度の良い基準電圧を生成することが必要とされているが、１つのチップに、基準電圧生成回路とロジック部とを備えた半導体回路装置において、極めて精度の良い基準電圧を生成する回路は、現状において提案されていない。よって、安定して動作する高機能なＩＣカードを実現する上で、大きな足枷となっている。
【００２１】
本発明は上記の問題点を解決するためになされたもので、その目的は、外部の電力供給源から取得する電力が不安定であっても、精度がきわめて高く、かつ安定した電圧を出力することが可能な電源装置、およびこれを備えた半導体回路装置、ならびにＩＣカードを提供することにある。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る電源装置は、外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えていることを特徴としている。
【００２３】
上記の構成では、まず、第１基準電圧生成回路が、電力取得部で取得した電力に基づいて、第１基準電圧を生成している。ここで、電力取得部で取得した電力は、何らかの外乱によって、例えばその電圧値が大きく変動する可能性を有しているものである。したがって、第１基準電圧は、その電圧値が安定していない可能性があることになる。
【００２４】
一方、第２基準電圧生成回路は、レギュレータ回路から出力される所定の電圧に基づいて第２基準電圧を生成している。レギュレータ回路は、基準電圧に基づいて所定の電圧を出力するものであるので、その電圧値は基本的には安定していることになる。したがって、第２基準電圧は、その電圧値が常に安定しているものとなる。
【００２５】
よって、電力の供給開始直後では、スイッチング回路によって、第１基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、第１基準電圧に基づく電圧に基づいてレギュレータ回路が所定の電圧を出力するようにする。その後、レギュレータ回路から所定の電圧が出力されるようになった後は、スイッチング回路によって、第２基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、第２基準電圧に基づく電圧に基づいてレギュレータ回路が所定の電圧を出力するようにする。
【００２６】
第２基準電圧は、上記のように、その電圧値が常に安定しているものであるので、レギュレータ回路が、この第２基準電圧に基づいた電圧に基づいて所定の電圧を出力する際には、その電圧値は、精度が良く、かつ安定したものとなる。したがって、出力する電圧の精度および安定性がシビアに要求される場合にも、その要求に的確に応えることが可能な電源装置を提供することができる。
【００２７】
また、本発明に係る電源装置は、上記の構成において、上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得することを特徴としている。
【００２８】
上記の構成によれば、電力の供給は、電磁波を受信することによって非接触で行われることになる。よって、電力の供給を端子などを介して接触させて行う構成と比較して、接点部の破損などの問題がなく、メンテナンスコストを低減させることができる。また、非接触であるので、電力供給時の取り扱い動作を簡便にすることができ、高速に処理することが可能となる。
【００２９】
また、このように、電磁波を介して非接触で電力供給を行う場合には、一般的にその電圧値の変動が大きいものとなる。これに対しては、上記のように、レギュレータ回路から出力される所定の電圧に基づいて第２基準電圧が生成されるとともに、この第２基準電圧に基づいて、レギュレータ回路が所定の電圧を出力している。すなわち、上記の構成によれば、供給される電力の変動が大きくなりがちな、非接触方式の電力供給においても、精度がよく安定した所定の電圧を出力することが可能な電源装置を提供することができる。
【００３０】
また、本発明に係る電源装置は、上記の構成において、上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっていることを特徴としている。
【００３１】
例えば基準電圧生成回路としてツェナーダイオードを用いる構成の場合、ツェナーダイオードは、バイポーラプロセスによって作製されるものであるので、ＭＯＳプロセスによって作製される構成と、１つのチップ上に形成することは不可能となっている。すなわち、ＭＯＳプロセスによって作製されるチップと、バイポーラプロセスによって作製されるチップとを別に設けなければならないことになる。
【００３２】
これに対して、上記の構成によれば、電源装置を構成する全ての要素を、ＭＯＳプロセスによって作製することが可能となるので、１つのチップで上記電源装置を構成することが可能となる。したがって、電源装置のサイズの小型化、製造工程の簡素化、ならびに、チップ間配線による効率や動作スピードの低下の抑制などを実現することができる。
【００３３】
また、本発明に係る電源装置は、上記の構成において、上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力することを特徴としている。
【００３４】
上記の構成によれば、例えば電磁波を介して非接触で電力の供給を受けるような場合に、磁場の影響を受けて高電圧が発生しても、１次バイアス回路および定電流回路によって、高電圧を所定の電圧に定電圧化させることが可能となる。そして、この電圧が、２次バイアス回路によって、第１基準電圧としての所定の電圧に変換されることになる。つまり、このような構成によれば、入力される電圧の変動が比較的大きい場合でも、ある程度の精度で安定した第１基準電圧を出力することが可能となる。なお、この第１基準電圧の精度は、第２基準電圧の精度よりは劣っていることには変わりない。
【００３５】
また、このような構成の回路であれば、第１基準電圧の立ち上がりを比較的速くすることが可能となる。したがって、供給される電力の立ち上がりから比較的短い時間で所定の第１基準電圧を出力することができ、レギュレータ回路からの所定の電圧の出力を比較的早く行うことが可能となる。
【００３６】
また、本発明に係る電源装置は、上記の構成において、上記第２基準電圧生成回路が、実装後に、出力する第２基準電圧の値を微調整する電圧調整手段を備えていることを特徴としている。
【００３７】
上記の構成によれば、第２基準電圧生成回路を実装した後に、電圧調整手段によって、出力する第２基準電圧の値を微調整することが可能となっている。したがって、第２基準電圧生成回路を実装する際のプロセスばらつきによって、出力する第２基準電圧の値が所定の値からずれていたとしても、電圧調整手段による調整によって、正確な値とすることが可能となる。よって、極めて精度の高い第２基準電圧を出力することが可能となる。
【００３８】
また、本発明に係る電源装置は、上記の構成において、上記第２基準電圧生成回路が、第２基準電圧の値を決定する閾値の設定が可能な浮遊ゲートを有するＭＯＳトランジスタからなる差動増幅器を備えていることを特徴としている。
【００３９】
上記の構成によれば、第２基準電圧生成回路の実装後における第２基準電圧の値の調整を、容易かつ的確に行うことが可能な構成を実現することができる。
【００４０】
また、本発明に係る電源装置は、上記の構成において、上記スイッチング回路が、上記電力取得部で電力の取得が開始されてから所定の第１の期間においては、上記第１基準電圧に基づく電圧を上記レギュレータ回路に入力し、上記第１の期間後においては、上記第２基準電圧に基づく電圧を上記レギュレータ回路に入力するように制御されることを特徴としている。
【００４１】
上記の構成によれば、電力取得開始時には、第１基準電圧に基づく電圧を暫定的な基準電圧として用い、愛２基準電圧生成回路の出力が安定した時点で、精度の高い第２基準電圧に基づく電圧を基準電圧として用いることになる。よって、電力供給開始から第２基準電圧が安定するまでの期間も所定の電圧を出力することが可能となるので、所定の電圧の供給先となるシステムの立ち上げ時間を短縮することが可能となる。
【００４２】
また、本発明に係る半導体回路装置は、本発明に係る上記電源装置と、情報を記憶する不揮発性記憶装置と、システムの動作を制御するシステム制御部とを備えたことを特徴としている。
【００４３】
上記の構成によれば、供給される電力が比較的大きく変動する場合でも、上記したような電源装置によって、精度よく定電圧化された電圧が、不揮発性記憶装置やシステム制御部に供給されるようになる。したがって、これら不揮発性記憶装置やシステム制御部における誤動作が生じることがなく、常に安定した処理動作を行う半導体回路装置を提供することが可能となる。
【００４４】
また、本発明に係る半導体回路装置は、上記の構成において、上記不揮発性記憶装置が、記憶動作時に用いる基準電圧を生成する基準電圧生成回路を備えているとともに、上記不揮発性記憶装置が備える基準電圧生成回路が、上記電源装置が備える第２基準電圧生成回路としても機能することを特徴としている。
【００４５】
不揮発性記憶装置は、一般的に、記憶動作を行う際に用いる電圧の値は精度の高いものが必要とされるので、精度の高い基準電圧を生成する基準電圧生成回路が設けられている。よって、この基準電圧生成回路を、電源装置における第２基準電圧生成回路としても機能させることによって、精度の高い第２基準電圧を生成することが可能となる。
【００４６】
また、第２基準電圧生成回路を、不揮発性記憶装置に備えられている既存の基準電圧生成回路によって実現することができるので、開発期間の短縮、開発精度の向上、およびチップ面積の削減によるコストダウンを図ることができる。
【００４７】
また、本発明に係る半導体回路装置は、上記の構成において、上記電源装置が、第２基準電圧生成回路から出力される第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路をさらに備えており、上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力することを特徴としている。
【００４８】
第２基準電圧生成回路は、上記のように、不揮発性記憶装置に備えられている基準電圧生成回路によって実現されることになっている。すなわち、第２基準電圧生成回路は、不揮発性記憶装置における動作で必要とされる基準電圧を生成するものであるので、レギュレータ回路に入力するのに最適な電圧値の基準電圧を生成するとは限らない。そこで、上記の構成のように、第３基準電圧生成回路によって、第２基準電圧が第３基準電圧に変換され、この第３基準電圧に基づく電圧がレギュレータ回路に入力されるようにすれば、レギュレータ回路に入力するのに最適な電圧値の第３基準電圧を生成することが可能となる。
【００４９】
なお、第３基準電圧生成回路は、精度の高い第２基準電圧を所定の第３基準電圧に変換するだけでよいので、構成としては比較的単純なもので実現することが可能である。したがって、このような構成を付加することによるコストの増大はわずかなものである。
【００５０】
また、本発明に係る半導体回路装置は、上記の構成において、上記システム制御部における処理モードの切り換えタイミングと、上記スイッチング回路が、上記レギュレータ回路に入力する基準電圧を、上記第１基準電圧に基づく電圧から上記第２基準電圧に基づく電圧に切り換えるタイミングとが、それぞれ異なるタイミングとなるように制御されることを特徴としている。
【００５１】
上記の構成によれば、システム制御部における処理モードの切り換えタイミングと、スイッチング回路による基準電圧の切り換えタイミングとが同時に行われることがなくなるので、誤動作が生じることを防止することができる。
【００５２】
また、本発明に係るＩＣカードは、本発明に係る上記半導体回路装置を備えたことを特徴としている。
【００５３】
上記のような半導体回路装置をＩＣカードに適用することによって、例えば、外部の電力供給源からの電力供給が安定しない非接触型ＩＣカードにおいても、ＩＣカード内の各種機能ブロックに対して安定した電圧を供給することが可能となる。したがって、安定動作が保証されたＩＣカードを実現することができる。
【００５４】
また、例えば、上記のような非接触型ＩＣカードに、接触型の端子を設けるなどをすれば、非接触型および接触型を兼用したＩＣカードを実現することも可能である。
【００５５】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図７に基づいて説明すれば、以下のとおりである。
【００５６】
図１は、本実施形態に係る電源装置の基本構成を示すブロック図である。なお、本実施形態では、この電源装置は、非接触型ＩＣカード内に設けられる電源装置として機能するものとする。同図に示すように、この電源装置は、電力取得部１、第１基準電圧生成回路２、第２基準電圧生成回路３、第３基準電圧生成回路４、レギュレータ回路５、スイッチング信号生成回路６、スイッチング回路７、および平滑コンデンサ８を備えた構成となっている。
【００５７】
電力取得部１は、外部装置から、非接触な手段によって電力を取得するブロックである。上記のように、電源装置が、非接触型ＩＣカード内に設けられる電源装置として機能する場合、電力取得部１は、外部装置であるリーダライタ装置との間で、電波によって電力やデータ信号を得るためのコイル状のアンテナや、このアンテナによって得られた電流を整流する整流回路などによって構成される。
【００５８】
第１基準電圧生成回路２は、電力取得部１によって取得された電力に基づいて第１基準電圧ＶＲＥＦ１．２Ｖを生成する回路である。
【００５９】
レギュレータ回路５は、例えば非接触型ＩＣカード内に設けられている各種回路に供給する所定電圧値の動作電圧を、第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖに基づいて生成する回路である。レギュレータ回路５から出力される電圧としては、ＩＣカード内に設けられ、各種論理演算を行うロジック部に出力されるＶＣＣ２Ｖ、後述する不揮発性メモリ部２９において用いられるＶＰＰ、ＶＣＣ３Ｖなどが挙げられる。このレギュレータ回路５は、例えば、コンパレータ、電流制御用ＭＯＳトランジスタなどから構成される。
【００６０】
第２基準電圧生成回路３は、後述する不揮発性メモリ部２９に備えられているものであり、レギュレータ回路５において出力されたＶＣＣ３Ｖに基づいて、精度の高い第２基準電圧ＶＲＥＦ３Ｖを生成する回路である。また、第３基準電圧生成回路４は、第２基準電圧ＶＲＥＦ３Ｖに基づいて、第１基準電圧ＶＲＥＦ１．２Ｖと略同一の電圧値で、第１基準電圧ＶＲＥＦ１．２Ｖより精度が高く安定した第３基準電圧ＶＲＥＦ１．２Ｖを生成する回路である。
【００６１】
スイッチング信号生成回路６は、スイッチング回路７におけるスイッチング動作を制御するためのスイッチング信号を生成する回路である。また、スイッチング信号生成回路６は、第３基準電圧生成回路４の動作を制御するイネーブル信号ＥＮＢを第３基準電圧生成回路４に向けて出力している。
【００６２】
スイッチング回路７は、スイッチング信号に基づいて、レギュレータ回路５に入力する基準電圧を、第１基準電圧ＶＲＥＦ１．２Ｖと、第３基準電圧ＶＲＥＦ１．２Ｖとの間で切り換える処理を行う回路である。このスイッチング回路７は、第１基準電圧生成回路２の出力部と、第３基準電圧生成回路４の出力部とにそれぞれ接続される２つのＭＯＳトランジスタによって構成されており、第１基準電圧を入力するＭＯＳトランジスタのゲートにＰＧＡＴＥ１信号が入力され、第３基準電圧を入力するＭＯＳトランジスタのゲートにＰＧＡＴＥ２信号が入力される。
【００６３】
平滑コンデンサ８は、スイッチング回路７からレギュレータ回路５に向けて出力される第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖを安定化させるための回路である。この平滑コンデンサ８は、例えば、ゲート容量を利用したコンデンサなどによって構成される。
【００６４】
次に、第１基準電圧生成回路２、第２基準電圧生成回路３、第３基準電圧生成回路４、およびスイッチング信号生成回路６に関して詳細に説明する。
【００６５】
第１基準電圧生成回路２は、電源投入後の初期期間において、レギュレータ回路５におけるリファレンス電圧としての第１基準電圧ＶＲＥＦ１．２Ｖを生成し、レギュレータ回路５の立ち上げを行い、各ブロックへの電圧供給を開始させることを目的としている。また、第２基準電圧生成回路３は、不揮発性メモリ２９内部の昇圧回路用基準電圧生成回路と共用されるものであり、トリミングされた精度の高い第２基準電圧ＶＲＥＦ３Ｖを生成することを目的としている。この第２基準電圧ＶＲＥＦ３Ｖは、リファレンス電圧として、不揮発性メモリ部２９内での動作電圧を生成する昇圧回路と、第３基準電圧生成回路４とに供給されている。なお、この第２基準電圧ＶＲＥＦ３Ｖは、例えば３．０Ｖに設定される。
【００６６】
第３基準電圧生成回路４は、第２基準電圧生成回路３で生成された第２基準電圧ＶＲＥＦ３Ｖを、第１基準電圧ＶＲＥＦ１．２Ｖと略同一の第３基準電圧ＶＲＥＦ１．２Ｖにまで降圧することを目的としている。この第３基準電圧ＶＲＥＦ１．２Ｖは、第１基準電圧ＶＲＥＦ１．２Ｖと比較して、その電圧値の精度および安定性が向上したものとなっている。
【００６７】
なお、上記したように、第２基準電圧生成回路３は、不揮発性メモリ部２９内部にある昇圧回路用の基準電圧生成回路と共用されている。この昇圧回路は、不揮発性メモリブロック内部では、主に不揮発性メモリセルに対する書き込みあるいは消去用の高電圧を生成するために用いられるものである。不揮発性メモリセルに対して書き込みあるいは消去を行う際に印加される電圧は、高い精度が要求されるものであるので、この電圧を生成する基準電圧生成回路も安定して高い精度で電圧を生成することが可能であるものが用いられる。すなわち、第２基準電圧生成回路３は、一般的に用いられている不揮発性メモリ部にもともと設けられている昇圧回路用の基準電圧生成回路を利用したものであるので、第２基準電圧生成回路３を新規に設計する必要はないことになる。よって、本実施形態に係る電源装置を設計する上での開発費用および時間は、比較的少なくてすむことになる。
【００６８】
図２は、第１基準電圧生成回路２の構成を示す回路図である。同図に示すように、第１基準電圧生成回路２は、一次バイアス回路９、定電流回路１０、および二次バイアス回路１１を備えた構成となっている。一次バイアス回路９は、電力取得部１から取得した電圧ＶＣＣに基づいて、一次バイアス電圧ＲＶＤＤ５を生成する回路である。定電流回路１０は、一次バイアス回路９によって生成された一次バイアス電圧ＲＶＤＤ５に基づいて定電流ＩＳＳを生成する回路である。二次バイアス回路１１は、定電流回路１０によって生成された定電流ＩＳＳに基づいて二次バイアス電圧を生成する回路である。この二次バイアス電圧が、第１基準電圧ＶＲＥＦ１．２Ｖとして第１基準電圧生成回路２から出力される。
【００６９】
なお、第１基準電圧生成回路２は、複数のＭＯＳトランジスタ、２つの抵抗Ｒ１・Ｒ２、および１つのコンデンサＣ１によって構成されている。また、図２において、Ａで示すトランジスタは、低Ｖｔｈ型（低閾値型）Ｎｃｈトランジスタを示しており、Ｂで示すトランジスタは、Ｐｃｈトランジスタを示している。
【００７０】
一次バイアス回路９に入力されるＶＣＣ電圧は、電力取得部１における整流回路によって整流された電圧であるが、磁場の影響によって高電圧を発生する可能性がある。しかしながら、一次バイアス回路９および定電流回路１０を介することによって、入力されるＶＣＣ電圧は、略５Ｖに定電圧化されて出力されることになる。そして、略５Ｖの電圧は、二次バイアス回路１１によって略１．２Ｖの基準電圧ＶＲＥＦ１．２Ｖに変換される。
【００７１】
また、二次バイアス回路１１は、図２に示すように、複数の低Ｖｔｈ型Ｎｃｈトランジスタによって構成されている。低Ｖｔｈ型Ｎｃｈトランジスタは、Ｎｃｈトランジスタ形成後、Ｖｔｈを下げるために再度イオン注入を行うことによって生成されるものであり、プロセスパラメータによる変動が抑えられている。ただし、この場合のプロセスパラメータの変動を抑えるというのは、閾値Ｖｔｈの変動に対してであり、トランジスタ形成後に出力電圧の精度を向上させることは不可能となっている。したがって、第１基準電圧生成回路２の形成時のプロセスばらつきに応じた第１基準電圧ＶＲＥＦ１．２Ｖの電圧値の変動を取り除くことは不可能となっている。なお、第１基準電圧ＶＲＥＦ１．２Ｖの電圧値の変動量は、例えば所望とする電圧値に対して±１０％程度となる。
【００７２】
一方、第１基準電圧生成回路２は、第１基準電圧ＶＲＥＦ１．２Ｖの立ち上がり時間、すなわち、ＶＣＣが入力されてから所望とする電圧値に収束するまでの時間が、第２基準電圧生成回路３よりも短いものとなっている。つまり、第１基準電圧生成回路２から出力される第１基準電圧ＶＲＥＦ１．２Ｖは、立ち上がりは速いが、電圧値の精度は悪いものとなっている。
【００７３】
このように、第１基準電圧生成回路２は、プロセスパラメータの変動の影響を受ける要因を有している一方、立ち上がりは速いものとなっているので、ＣＰＵなどの動作に影響を与えない回路始動の初期期間に、第１基準電圧ＶＲＥＦ１．２Ｖを暫定的な基準電圧としてレギュレータ回路５に入力するように、スイッチング信号生成回路６およびスイッチング回路７によるスイッチング制御が行われる。
【００７４】
図３は、第２基準電圧生成回路３の構成を示す回路図である。第２基準電圧生成回路３は、前記したように、不揮発性メモリブロックに内蔵する昇圧回路用の基準電圧生成回路と共用されるものである。同図に示すように、第２基準電圧生成回路３は、抵抗Ｒ３・Ｒ４・Ｒ５・Ｒ６、第２基準電圧値ＶＲＥＦ３Ｖを決定する閾値の設定（書き込み）が可能な浮遊ゲートを有するＭＯＳトランジスタＧ１・Ｇ２、および作動増幅器１２などによって構成されており、レギュレータ回路５から入力されるＶＣＣ３Ｖに基づいて、第２基準電圧ＶＲＥＦ３Ｖを出力する構成となっている。
【００７５】
第２基準電圧生成回路３は、上記のように、閾値の設定（書き込み）が可能な浮遊ゲートを有するＭＯＳトランジスタＧ１・Ｇ２を備えているので、第２基準電圧生成回路３が形成された後に、これらの閾値を適宜設定することによって、精度の高い第２基準電圧値ＶＲＥＦ３Ｖを出力することが可能となっている。すなわち、ＭＯＳトランジスタＧ１・Ｇ２の閾値は、ウエハテストで測定された閾値Ｖｔｈ、およびその他のプロセスパラメータに基づいて設定することが可能であり、第２基準電圧生成回路の基準電圧を最適にトリミングすることが可能となっている。したがって、第２基準電圧生成回路３は、プロセスばらつきの影響を受けずに、精度が良く安定した第２基準電圧ＶＲＥＦ３Ｖを出力することが可能となっている。
【００７６】
本実施形態では、第２基準電圧ＶＲＥＦ３Ｖは、略３．０Ｖに設定されている。また、Ｉｄｓ１、Ｉｄｓ２は、ＭＯＳトランジスタＧ１・Ｇ２におけるソース−ドレイン間電流を示しており、Ｉｄｓ１＝Ｉｄｓ２のときに設定された基準電圧が出力されることになる。この第２基準電圧ＶＲＥＦ３Ｖは、通常±３％内の変動に抑えることが可能となっている。なお、イネーブル信号ＥＮＢは、不揮発性メモリ部２９内部で生成されるものである。
【００７７】
図４は、第３基準電圧生成回路４の構成を示す回路図である。同図に示すように、第３基準電圧生成回路４は、第２基準電圧ＶＲＥＦ３Ｖを取り込むためのＭＯＳトランジスタ１３・１４と、取り込んだ第２基準電圧ＶＲＥＦ３Ｖを分圧して第３基準電圧ＶＲＥＦを生成する２つの抵抗Ｒ７・Ｒ８とを備えた構成となっている。
【００７８】
このように、第３基準電圧生成回路４に入力された第２基準電圧ＶＲＥＦ３Ｖの３Ｖ電圧は、抵抗Ｒ７・Ｒ８による抵抗分割によって、第１基準電圧ＶＲＥＦ１．２Ｖと略同一電圧である略１．２Ｖの第３基準電圧ＶＲＥＦ１．２Ｖに変換されることになる。ここで、第２基準電圧ＶＲＥＦ３Ｖは、前記したように、その電圧値が安定しており、かつ精度が良いものである。よって、この第２基準電圧ＶＲＥＦ３Ｖから生成した第３基準電圧ＶＲＥＦ１．２Ｖは、第１基準電圧ＶＲＥＦ１．２Ｖよりも精度がよく安定しているものとなる。
【００７９】
なお、図４中において、ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４はインバータを示しているが、これらは、精度が比較的悪い電圧でも正常に動作するものであるので、電力取得部１から出力されるＶＣＣに基づいて動作するように設計されている。
【００８０】
図５は、スイッチング信号生成回路６の構成を示す回路図である。同図に示すように、スイッチング信号生成回路６は、ＭＯＳトランジスタのゲート回路からなる論理回路で構成されている。このスイッチング信号生成回路６には、図示しないウォーミングアップカウンタから出力されるＷＣＮＴ３信号、および、後述するパワーオンリセット回路３５から出力されるＲＳＴＢ信号が入力されている。
【００８１】
ＷＣＮＴ３信号によって、論理回路を介して第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖを切り換えるためのスイッチング信号ＰＧＡＴＥ１・ＰＧＡＴＥ２が生成され、それぞれスイッチング回路７を構成する２つのＭＯＳトランジスタ１５・１６（図１参照）のゲートに入力される。なお、図５に示すＲＳＴＢ信号は、リセット期間においてスイッチング信号生成回路６を非動作状態とするための信号である。
【００８２】
図６は、本実施形態に係る非接触ＩＣカードを実現する半導体回路装置の概略構成を示すブロック図である。この半導体回路装置は、電磁波を用いた通信を行うＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部２２、データ処理用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２３、暗号を高速処理するためのセキュリティ用プロセッサ２４、演算処理における作業領域としてのワークＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２５、起動時に用いられるブートＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２６、プロトコル制御回路２７、リセット回路２８、不揮発性メモリ部２９、電圧制御回路部３０などを備えた構成となっている。
【００８３】
また、ＲＦ部２２は、電磁誘導を起動させるアンテナコイル２１、アンテナコイル２１の接続端子およびショットキーダイオードなどから構成される整流回路３２、変調回路３１、復調回路３３、クロック抽出回路３４、およびパワーオンリセット回路３５を備えた構成となっている。
【００８４】
なお、同図において、図１に示す構成のうち、電力取得部１が、アンテナコイル２１および整流回路３２などによる電力を取得する構成に相当し、第２基準電圧生成回路３が不揮発性メモリ部２９に含まれており、その他の構成は、電圧制御回路部３０に含まれることになる。
【００８５】
まず、上記の構成における動作の概要を説明する。電磁誘導によって生じた電力は、整流回路３２によって整流される。整流回路３２によって全波整流された電源電圧であるＶＣＣ電源は、電圧制御回路部３０に入力される。そして、この電圧制御回路部３０において、非接触ＩＣカード内における、各種論理演算を行う各ロジック部や不揮発性メモリ部２９などに最適な電圧が生成され、それぞれ供給される。また、整流回路３２からの搬送波形がクロック抽出回路３４によって抽出され、クロック信号が生成される。
【００８６】
さらに、変調回路３１および復調回路３３によって、振幅変調によりデータ通信が行われる。受信した信号は、復調回路３３によって復調信号に変換され、セレクタ回路３８を介してプロトコル制御回路２７に入力され、ＣＰＵ２３によって処理される。またＣＰＵ２３において送信信号が生成されると、この送信信号がプロトコル制御回路２７からセレクタ回路３８を介して変調回路３１に入力され、変調回路３１において送信に適した信号に変換した後に、アンテナコイル２１から送信される。
【００８７】
なお、本実施形態において用いられるＩＣカード、およびこのＩＣカードに対応したリーダライタ装置は、ＩＳＯ／ＩＥＣ１４４４３のｔｙｐｅＢ規格に準拠するものとしている。また、ＲＦ部１は、リーダライタ装置が送信する１３．５６ＭＨｚのキャリア波を受信し、変調回路３１および復調回路３３は、ＡＳＫ （Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）１０％振幅変調によってキャリア波に重畳されたデータを変復調するものとしている。
【００８８】
次に、図６に示す各構成における動作について詳細に説明していく。リーダライタ装置から送信されたキャリア波は、給電に最適に構成されたアンテナコイル２１によって受信される。そして、このアンテナコイル２１によって起動される電力は、ショットキーバリアダイオードなどによって構成された整流回路３２によって整流される。
【００８９】
整流回路３２において生成される電気的信号は、キャリア波からクロック抽出回路１７において抽出される１３．５６ＭＨｚのＣＬＫ信号と、復調回路１６においてＡＳＫ１０％振幅変調されたデータ信号と、整流回路１４で全波整流された電源電圧（ここではＶＣＣ電源と称する）との３種類となっている。
【００９０】
全波整流されたＶＣＣ電源は、電圧制御回路部３０内部のレギュレータ回路５に入力されており、ＩＣカード内の各ロジック部の動作に最適な電圧に変換されている。レギュレータ回路５における基準電圧は、前記したような構成によって生成される。
【００９１】
ここで、全波整流されたＶＣＣ電源は、コンデンサによる平滑作用を受けているが、それでもなお、ある程度の振幅を有しているので、上記のようにレギュレータ回路５を介して定電圧化する必要がある。なお、ここで、ＶＣＣ電源を、例えばトリミング可能な基準電圧発生回路に入力したとしても、精度のよい基準電圧を得ることはできない。これは、ＶＣＣ電源の電圧は、通常コンデンサなどによって平滑化されてはいるものの、まだいくらかの電圧振幅を有しているものであり、安定した一定電圧の基準電圧を生成することはできないからである。また、ＶＣＣ電源の電圧は、外部からの磁場の影響により過大な電圧を発生する場合があるので、レギュレータ回路５によって定電圧化する必要がある。
【００９２】
図７は、本実施形態に係る電源装置を組み込んだ半導体回路装置の動作のタイミングを示すタイミングチャートである。同図において、ＶＣＣは、図６に示す整流回路３２による整流作用によって生成される電圧（例えば５〜６Ｖ）である。
【００９３】
ＶＰＰは、不揮発性メモリ部２９における書き込み電圧（３．０Ｖ）を示しており、ＶＣＣ３Ｖは、不揮発性メモリ部２９におけるロジック部で用いられる電圧（３．０Ｖ）を示しており、ＶＣＣ２Ｖは、半導体回路装置内の各ロジック部で用いられる電圧（２．０Ｖ）を示している。これらのＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖは、いずれも図１に示すレギュレータ回路５によって生成されるものである。また、これらのＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖの電圧は、パワーオンリセット期間、第１ウォーミングアップ期間（以降、ＷＵＰ期間と称する）、および第２ＷＵＰ期間においては、第１基準電圧ＶＲＥＦ１．２Ｖ（暫定基準電圧）に基づいて生成される一方、第３ＷＵＰ期間および動作モード期間においては、電圧の精度が良く、かつ安定している第３基準電圧ＶＲＥＦ１．２Ｖに基づいて生成されている。
【００９４】
また、ＣＬＫは、図６に示すクロック抽出回路３４から出力されるクロック信号を示している。ＲＳＴＢは、電源電圧の立ち上がり時に、図６に示すパワーオンリセット回路３５から出力されるパワーオンリセット信号を示している。なお、パワーオンリセット信号であるＲＳＴＢは、“Ｌ”レベルのとき有効となるものとなっている。
【００９５】
ＲＦＭＯＤＥ、ＷＣＮＴ３は、図示しないウォーミングアップカウンタで生成される制御信号であり、ともに図６に示す電圧制御回路３０に入力される。また、ＷＣＮＴ３は、図５に示したように、スイッチング生成回路６にも入力される。ＲＦＭＯＤＥが“Ｈ”レベルになると、非接触モードに移行し、所定期間（第２ＷＵＰ期間）の後に、スイッチング信号（基準電圧切り換え信号）であるＷＣＮＴ３が“Ｈ”レベルに切り換えられる。これにより、図５に示したスイッチング信号生成回路６において、ＰＧＡＴＥ１が“Ｈ”レベル、ＰＧＡＴＥ２が“Ｌ”レベルとなり、スイッチング回路７は、レギュレータ回路５に与える電圧を第３基準電圧発生回路４の出力電圧に切り換える。
【００９６】
なお、ＲＦＭＯＤＥは、上記のように、各種処理モードを切り換えることを示す信号となっている。この例では、接触モードおよび非接触モードを切り換えるようになっている。これは、接触型と非接触型とを兼用したＩＣカードの電源装置を想定しているからであり、この場合、電源立ち上げシーケンスの中で、接触モードか非接触モードかを判定して回路の状態を切り換える必要があるからである。接触モードと非接触モードとでは、システムクロックの生成方法や、通信方式が異なることになる。
【００９７】
次に、図６に示す半導体回路装置、および、図１に示す電源装置における動作について、図７に示すタイミングチャートに基づきながら説明する。アンテナコイル２１が、外部装置から給電を受けると、整流回路３２による整流作用によって、所定の電源電圧ＶＣＣ（例えば５〜６Ｖ）が生成され、電圧制御回路部３０に電源電圧が供給される。
【００９８】
ＶＣＣが立ち上がると、第１基準電圧生成回路２から暫定基準電圧としての第１基準電圧ＶＲＥＦ１．２Ｖが生成される。この第１基準電圧ＶＲＥＦ１．２Ｖは、まずレギュレータ回路５に供給されて、この第１基準電圧ＶＲＥＦ１．２Ｖに基づいてＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖが生成される。
【００９９】
また、同じくＶＣＣが立ち上がると、クロック抽出回路３４は、搬送波からクロック信号ＣＬＫを抽出する。ＣＬＫは、ＣＧブロック３９で逓倍された後に、システムクロックとして内部のシステムに供給される。
【０１００】
また、パワーオンリセット回路３５は、ＶＣＣの立ち上がりを検出することによってリセットを解除する。ＶＣＣとしては、その立ち上がりが急峻な場合や緩やかな場合が想定されるが、どちらの場合においても最適なタイミングでリセットが解除されるように、パワーオンリセット回路３５を設計することが好ましい。
【０１０１】
リセット解除後、システムはウォーミングアップ期間に入る。図７に示す例では、ウォーミングアップ期間を３分割してモード切り換えが行われている。ここで、モード切り換えを、レギュレータ回路５に入力される基準電圧の切り換えと同時に行うと、誤動作を起こす可能性がある。例えば、本実施形態では、非接触モードを設定しているが、非接触モードに設定した後、動作が安定するまでは数１０μｓｅｃ必要となっており、上記基準電圧の切り換えは、動作が安定した後に行う必要がある。
【０１０２】
このとき、暫定の第１基準電圧ＶＲＥＦ１．２Ｖで動作する期間（第１ＷＵＰ期間および第２ＷＵＰ期間）には、比較的動作領域（電圧マージン）の広い回路が動作していることになる。本実施形態では、ウォーミングアップカウンタなどである。そして、ＷＣＮＴ３信号が“Ｈ”レベルに切り換えられると、暫定の第１基準電圧ＶＲＥＦ１．２Ｖから、第３基準電圧生成回路４によって出力された、電圧値が精度よく安定している第３基準電圧ＶＲＥＦ１．２Ｖに切り換えられる。
【０１０３】
なお、ウォーミングアップ期間の分割数は、設定モード数によって任意に設定することが可能であるが、モードの切り換えタイミングと、基準電圧の切り換えタイミングとは、上記のように、各動作モードにおける動作が安定する期間を考慮して、互いに異なるように設定するようにする。これにより、モードの切り換えと基準電圧の切り換えとが同時、あるいは近いタイミングで行われることによる誤動作を防止することが可能となる。
【０１０４】
このように、電源電圧の立ち上がり時には、レギュレータ回路５によって、立ち上がりの速い第１基準電圧ＶＲＥＦ１．２Ｖに基づいて各種回路に供給される動作電圧が生成される。そして、第２ＷＵＰ期間の後、精度の高い第３基準電圧ＶＲＥＦ１．２Ｖに基づいて、ＣＰＵ２３をはじめとする各種ロジック部に供給される動作電圧が生成される。つまり、電源投入の直後において供給される暫定的な第１基準電圧ＶＲＥＦ１．２Ｖは、ＣＰＵなどの動作マージンが厳しい回路には供給されず、ウォーミングアップカウンタなどの動作マージンがゆるい回路に対してのみ供給されることになるので、比較的精度の低い基準電圧でも動作に問題をきたすことはない。
【０１０５】
以上のように、本実施形態における構成によれば、ＶＣＣが立ち上がってから、ウォーミングアップの初期段階においては、動作マージンのゆるい回路に対して、立ち上がりが速いが精度が劣る第１基準電圧ＶＲＥＦ１．２Ｖに基づく電圧を供給し、その後、動作マージンの厳しい回路に対して、立ち上がりが遅いが精度に優れた第３基準電圧ＶＲＥＦ１．２Ｖに基づく電圧を供給している。これにより、ウォーミングアップに要する期間の増大を招くことなく、動作マージンの厳しい回路に対しては精度の良い電圧を供給することが可能となる。
【０１０６】
なお、以上では、本発明に係る電源装置を非接触型ＩＣカードに適用した場合を説明したが、電力取得部１の出力ノードに電源供給用の接続端子を設け、接触型の電源供給端子とすれば、接触型と非接触型とを兼用したＩＣカードの電源装置として用いることが可能である。
【０１０７】
【発明の効果】
以上のように、本発明に係る電源装置は、外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えている構成である。
【０１０８】
これにより、電力の供給開始直後では、スイッチング回路によって、第１基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、その後、第２基準電圧に基づく電圧がレギュレータ回路に入力されるようにすることが可能となる。第２基準電圧は、上記のように、その電圧値が常に安定しているものであるので、レギュレータ回路が、この第２基準電圧に基づいた電圧に基づいて所定の電圧を出力する際には、その電圧値は、精度が良く、かつ安定したものとなる。したがって、出力する電圧の精度および安定性がシビアに要求される場合にも、その要求に的確に応えることが可能な電源装置を提供することができるという効果を奏する。
【０１０９】
また、本発明に係る電源装置は、上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得する構成である。
【０１１０】
これにより、上記の構成による効果に加えて、電力の供給を端子などを介して接触させて行う構成と比較して、接点部の破損などの問題がなく、メンテナンスコストを低減させることができるという効果を奏する。また、非接触であるので、電力供給時の取り扱い動作を簡便にすることができ、高速に処理することが可能となるという効果を奏する。
【０１１１】
また、このように、供給される電力の変動が大きくなりがちな、非接触方式の電力供給においても、精度がよく安定した所定の電圧を出力することが可能な電源装置を提供することができるという効果を奏する。
【０１１２】
また、本発明に係る電源装置は、上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっている構成である。
【０１１３】
これにより、上記の構成による効果に加えて、電源装置を構成する全ての要素を、ＭＯＳプロセスによって作製することが可能となるので、１つのチップで上記電源装置を構成することが可能となる。したがって、電源装置のサイズの小型化、製造工程の簡素化、ならびに、チップ間配線による効率や動作スピードの低下の抑制などを実現することができるという効果を奏する。
【０１１４】
また、本発明に係る電源装置は、上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力する構成である。
【０１１５】
これにより、上記の構成による効果に加えて、入力される電圧の変動が比較的大きい場合でも、ある程度の精度で安定した第１基準電圧を出力することが可能となるという効果を奏する。また、このような構成の回路であれば、第１基準電圧の立ち上がりを比較的速くすることが可能となる。したがって、供給される電力の立ち上がりから比較的短い時間で所定の第１基準電圧を出力することができ、レギュレータ回路からの所定の電圧の出力を比較的早く行うことが可能となるという効果を奏する。
【０１１６】
また、本発明に係る電源装置は、上記第２基準電圧生成回路が、実装後に、出力する第２基準電圧の値を微調整する電圧調整手段を備えている構成である。
【０１１７】
これにより、上記の構成による効果に加えて、第２基準電圧生成回路を実装する際のプロセスばらつきによって、出力する第２基準電圧の値が所定の値からずれていたとしても、電圧調整手段による調整によって、正確な値とすることが可能となる。よって、極めて精度の高い第２基準電圧を出力することが可能となるという効果を奏する。
【０１１８】
また、本発明に係る電源装置は、上記第２基準電圧生成回路が、第２基準電圧の値を決定する閾値の設定が可能な浮遊ゲートを有するＭＯＳトランジスタからなる差動増幅器を備えている構成である。
【０１１９】
これにより、上記の構成による効果に加えて、第２基準電圧生成回路の実装後における第２基準電圧の値の調整を、容易かつ的確に行うことが可能な構成を実現することができるという効果を奏する。
【０１２０】
また、本発明に係る電源装置は、上記スイッチング回路が、上記電力取得部で電力の取得が開始されてから所定の第１の期間においては、上記第１基準電圧に基づく電圧を上記レギュレータ回路に入力し、上記第１の期間後においては、上記第２基準電圧に基づく電圧を上記レギュレータ回路に入力するように制御される構成である。
【０１２１】
これにより、上記の構成による効果に加えて、電力供給開始から第２基準電圧が安定するまでの期間も所定の電圧を出力することが可能となるので、所定の電圧の出力先となるシステムの立ち上げ時間を短縮することが可能となるという効果を奏する。
【０１２２】
また、本発明に係る半導体回路装置は、本発明に係る上記電源装置と、情報を記憶する不揮発性記憶装置と、システムの動作を制御するシステム制御部とを備えた構成である。
【０１２３】
これにより、供給される電力が比較的大きく変動する場合でも、上記したような電源装置によって、精度よく定電圧化された電圧が、不揮発性記憶装置やシステム制御部に供給されるようになる。したがって、これら不揮発性記憶装置やシステム制御部における誤動作が生じることがなく、常に安定した処理動作を行う半導体回路装置を提供することが可能となるという効果を奏する。
【０１２４】
また、本発明に係る半導体回路装置は、上記不揮発性記憶装置が、記憶動作時に用いる基準電圧を生成する基準電圧生成回路を備えているとともに、上記不揮発性記憶装置が備える基準電圧生成回路が、上記電源装置が備える第２基準電圧生成回路としても機能する構成である。
【０１２５】
これにより、上記の構成による効果に加えて、不揮発性記憶装置において一般的に設けられている、精度の高い基準電圧を生成する基準電圧生成回路を、電源装置における第２基準電圧生成回路としても機能させることによって、精度の高い第２基準電圧を生成することが可能となるという効果を奏する。
【０１２６】
また、第２基準電圧生成回路を、不揮発性記憶装置に備えられている既存の基準電圧生成回路によって実現することができるので、開発期間の短縮、開発精度の向上、およびチップ面積の削減によるコストダウンを図ることができるという効果を奏する。
【０１２７】
また、本発明に係る半導体回路装置は、上記電源装置が、第２基準電圧生成回路から出力される第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路をさらに備えており、上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力する構成である。
【０１２８】
これにより、上記の構成による効果に加えて、第３基準電圧生成回路によって、第２基準電圧が第３基準電圧に変換され、この第３基準電圧に基づく電圧がレギュレータ回路に入力されるようにすれば、レギュレータ回路に入力するのに最適な電圧値の第３基準電圧を生成することが可能となるという効果を奏する。
【０１２９】
また、本発明に係る半導体回路装置は、上記システム制御部における処理モードの切り換えタイミングと、上記スイッチング回路が、上記レギュレータ回路に入力する基準電圧を、上記第１基準電圧に基づく電圧から上記第２基準電圧に基づく電圧に切り換えるタイミングとが、それぞれ異なるタイミングとなるように制御される構成である。
【０１３０】
これにより、上記の構成による効果に加えて、誤動作が生じることを防止することができるという効果を奏する。
【０１３１】
また、本発明に係るＩＣカードは、本発明に係る上記半導体回路装置を備えた構成である。
【０１３２】
これにより、例えば、外部の電力供給源からの電力供給が安定しない非接触型ＩＣカードにおいても、ＩＣカード内の各種機能ブロックに対して安定した電圧を供給することが可能となる。したがって、安定動作が保証されたＩＣカードを実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電源装置の概略構成を示すブロック図である。
【図２】上記電源装置が備える第１基準電圧生成回路の構成を示す回路図である。
【図３】上記電源装置が備える第２基準電圧生成回路の構成を示す回路図である。
【図４】上記電源装置が備える第３基準電圧生成回路の構成を示す回路図である。
【図５】上記電源装置が備えるスイッチング信号生成回路の構成を示す回路図である。
【図６】上記電源装置を組み込んだ半導体回路装置の概略構成を示すブロック図である。
【図７】上記半導体回路装置における各種動作のタイミングを示すタイミングチャートである。
【図８】従来の非接触型ＩＣカードおよび端末装置の一構成例を示すブロック図である。
【図９】従来の非接触型ＩＣカードの一構成例を示すブロック図である。
【符号の説明】
１ 電力取得部
２ 第１基準電圧生成回路
３ 第２基準電圧生成回路
４ 第３基準電圧生成回路
５ レギュレータ回路
６ スイッチング信号生成回路
７ スイッチング回路
９ 一次バイアス回路
１０ 定電流回路
１１ 二次バイアス回路
２１ アンテナコイル
２２ ＲＦ部
２３ ＣＰＵ
２９ 不揮発性メモリ部
３０ 電圧制御回路部
３１ 変調回路
３２ 整流回路
３３ 復調回路
３４ クロック抽出回路
３５ パワーオンリセット回路
【発明の属する技術分野】
本発明は、例えば電磁波などを介して非接触で外部の電力供給源から電力を取得するＩＣカードなどに用いられる電源装置に関するものである。
【０００２】
【従来の技術】
近年、プラスチック製のカードに、不揮発性メモリやＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などからなるＩＣチップなどを埋め込んだＩＣカードが普及しつつある。このようなＩＣカードは、現在広く利用されている磁気カードと比較して、より大量のデータを扱うことが可能であること、およびセキュリティに優れていることなどの利点を有しており、次世代のカードとして注目を集めている。また、ＩＣカードは、現在の磁気カードで行われているような様々なアプリケーションを実現するだけでなく、技術的な制限から磁気カードの機能として利用することができなかったアプリケーションにも広く応用することができることから、急速に普及しつつある。
【０００３】
ＩＣカードは、接触型と非接触型とに分類される。接触型ＩＣカードは、その表面に金属製の端子を設け、この端子を、ＩＣカードに対して情報の読み書きを行うリーダライタ装置に設けられた端子とを接続することによって、電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードは、その内部にアンテナコイルを設け、電磁誘導技術を用いてリーダライタ装置が発生する磁場の中にアンテナコイルを進入させることによって、電波（例えば、数ＭＨｚ〜数１０ＭＨｚ程度のキャリア周波数）を介して電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードでは、アンテナコイルによって受信された電力は、ダイオードブリッジによって整流された後に各機能ブロックに供給されることになる。
【０００４】
また、非接触型ＩＣカードは、その通信距離に応じて、さらに近接型、近傍型などに分類される。これらは、現在ＩＳＯ／ＩＥＣ１４４４３およびＩＳＯ／ＩＥＣ１０５３６においてそれぞれ標準化が進められている。
【０００５】
非接触型ＩＣカードは、外部装置との接続端子を持たないので、接続端子の接点部の破損などが生じる心配がない。よって、非接触型ＩＣカードは、メンテナンスコストの低減、取り扱いの容易性、処理の高速性などの利点を有することになる。したがって、このような非接触型ＩＣカードを、例えば鉄道やバスなどの乗車券に適用し、非接触型ＩＣカードを改札ゲートにかざしてデータ処理を行ったり（かざし処理）、改札ゲートに瞬間的に接触させてデータ処理を行ったり （タッチ＆ゴー処理）する利用方法が考えられている。
【０００６】
しかしながら、非接触型ＩＣカードは、電波という媒体を介して電力供給を行うものであることにより、常時安定した電力を受けることができるとは限らないという性質を有している。また、アンテナから得られる電源電圧は、電力を供給するリーダライタ装置などの外部装置との距離に左右されることになる。したがって、アンテナから受信された電力は、定電圧化された後に、カード内部のＣＰＵなどを含む制御手段に供給されている。
【０００７】
【発明が解決しようとする課題】
非接触型ＩＣカードにおける従来の電源回路では、ＩＣカードの動作の安定性、およびデータの送受信ならびに記憶動作に対する信頼性の点で、満足すべき性能が得られなかった。例えば、従来の電源回路では、リーダライタ装置からの給電によって、電源回路内のレギュレータの出力電圧がある一定値に達すると、内部の電圧検出器が、ＣＰＵに対してリセットを解除する制御が行われている。この際に、電源の供給能力が低い場合には、リセットが解除されてＣＰＵが動作を開始すると、ＣＰＵの消費電流が増すことによってレギュレータの出力電圧が低下し、再びＣＰＵがリセット状態に設定されてしまうような事態が生じていた。この結果、レギュレータの出力電流がＣＰＵの動作に十分耐えられるほどの状態になるまでは、ＣＰＵの動作が安定しないという問題があった。
【０００８】
そこで、この問題を改善する技術として、例えば特開平８−３０７５２号公報には、次のような非接触型ＩＣカードが開示されている。この非接触型ＩＣカードは、電源電圧監視用の負荷を設けることによって、 電源部分が十分に安全な電力を供給できる能力を有する状態になったことを電圧検出器が検出してからリセット状態が解除されるように制御されている。これにより、制御手段の動作の安定性やデータの信頼性が向上されている。
【０００９】
図８は、上記の特開平８−３０７５２号公報に開示されている非接触型ＩＣカード５７および端末装置５８の構成例を示すブロック図である。この例における非接触型ＩＣカード５７において、受信コイル５５、整流回路５６を通じて、レギュレータ５１から出力電圧ＶＣＣの電源が内部のＣＰＵ５２などの制御手段に供給される。ここで、レギュレータ５１の出力に、ＣＰＵ５２の動作時と同等またはそれ以上の電力を消費する負荷回路５３が接続されている。そして、電圧検出器５４は、電源電圧ＶＣＣを監視することによって行うＣＰＵ５２のリセット解除を、負荷回路５３が動作状態で電力消費しているときの電源電圧ＶＣＣが基準電圧以上になり、ＣＰＵ５２動作時の電力消費に対して安定的に電力供給できるようになった時点で、行うようになっている。
【００１０】
しかしながら、この特開平８−３０７５２号公報に開示されている非接触型ＩＣカードでは、電圧検出器５４は、レギュレータ５１から出力される出力電圧を監視するだけで、レギュレータ５１において出力される電圧の基準となる基準電圧の精度に関しては制御がなされていないことになる。よって、ＣＰＵ５２のリセット解除後において、レギュレータ５１における基準電圧が変動すれば、その出力電圧も変動するので、制御手段の動作の安定性やデータの信頼性が得られないという問題がある。
【００１１】
基準電圧の精度を確保する方法としては、例えば特開平１０−１５４２１６号公報などに開示されている方法がある。図９は、この公報に開示されている非接触型ＩＣカードの構成例を示すブロック図である。非接触型ＩＣカード内に、電源回路５９の出力電圧と、並列に接続されたツェナーダイオード６１を介して入力される基準電圧とを比較するコンパレータ６０が設けられている。そして、コンパレータ６０は、比較結果に基づいて、書き換え可能メモリへの書き込み／読み出しを制限する信号を出力する。これにより、書き換え可能メモリに対する書き込み／読み出しを確実に行うことが可能となるので、書き換え可能メモリにおける記録内容を正常に保護することができる。
【００１２】
ツェナーダイオード６１は、図示しない抵抗と組み合わせることによって、入力される電圧を、所定の電圧値にまで低下させて出力する機能を有しているものである。すなわち、ツェナーダイオード６１を用いて基準電圧を生成するようにすれば、比較的精度のよい基準電圧を生成することが可能となる。
【００１３】
しかしながら、ツェナーダイオードは、バイポーラプロセスによって作製されるものである一方、ＩＣカード内で各種論理演算を行うためのロジック部は、ＭＯＳプロセスによって作製されるものとなっている。すなわち、ツェナーダイオードを含む回路と、ロジック部を含む回路とを、１つのチップ上に形成することは不可能となっている。
【００１４】
したがって、このような半導体回路装置は、複数のチップで構成せざるを得ないことになり、サイズの大型化を招くことになる。ＩＣカードは、携帯性を考慮する必要があるので、半導体回路装置の大型化は好ましくないものである。また、チップが複数となることによって、異なるプロセスによる製造を行う必要があるとともに、組み立て工程が増えることになる。これによって、製造コストが上昇するという問題もある。さらに、異なるチップ間での配線が必要となり、配線抵抗による効率の低下や動作スピードの低下などの問題も招くことになる。
【００１５】
一方、近年のＩＣカードは、回路構成に応じて電源電圧レベルを異ならせる多電圧制御が必要とされるものが多くなっている。例えば、不揮発性メモリに３Ｖ電源を使用し、ＣＰＵを含む論理回路には２Ｖ電源を使用する、というような場合や、不揮発性メモリの書き込み電圧にはさらに高電圧を使用する場合もあり、電圧制御がより複雑になっている。
【００１６】
このような多電圧制御手段として、消費される電圧あるいは電流に応じて複数のブロック回路に分割し、それぞれに対応するレギュレータを設ける構成が考えられる。すなわち、これらのレギュレータからの出力が、それぞれ対応するブロック回路に対して供給することによって、それぞれのブロック回路に適した電圧を供給することが可能となる。しかしながら、電源電圧レベルの変動によっては、システムリセットがかかったり、不揮発性メモリの動作範囲外やＣＰＵの動作範囲外へ電圧が変動したりすることが予想される。
【００１７】
また、各ブロック回路における動作マージンは、それぞれ異なっているものである。このような複数のブロック回路によってシステムを構成する場合には、システムの動作マージンは、各ブロック回路における動作マージンの共通の範囲となる。すなわち、システムを構成するブロック回路の数が増加するほど、そのシステムの動作マージンは狭くなっていく傾向がある。特に、動作マージンがシビアであるＣＰＵの動作マージンに律則されることが多い。このような場合、供給する動作電圧に必要以上のばらつきがあれば、システムそのものが動作しなくなる可能性があり、その原因としては、レギュレータの精度ばかりでなく、その基準電圧の精度にも依存していることになる。
【００１８】
例えば、基準電圧が±１０％変動すれば、レギュレータ回路の出力電圧は通常１０％変動することになる。すなわち、基準電圧は、レギュレータ回路すべてに接続されているので、基準電圧の変動は、すべての電圧変動に影響を与えることになる。
【００１９】
また、昨今では、ＩＣカードが多機能であることが望まれており、これに伴って、ＣＰＵの動作周波数もより高いものが用いられるようになっている。ＣＰＵの動作周波数が高くなると、それに伴って、ＣＰＵを動作させるための電圧も、その精度がよりシビアに要求されるようになる。
【００２０】
したがって、極めて精度の良い基準電圧を生成することが必要とされているが、１つのチップに、基準電圧生成回路とロジック部とを備えた半導体回路装置において、極めて精度の良い基準電圧を生成する回路は、現状において提案されていない。よって、安定して動作する高機能なＩＣカードを実現する上で、大きな足枷となっている。
【００２１】
本発明は上記の問題点を解決するためになされたもので、その目的は、外部の電力供給源から取得する電力が不安定であっても、精度がきわめて高く、かつ安定した電圧を出力することが可能な電源装置、およびこれを備えた半導体回路装置、ならびにＩＣカードを提供することにある。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る電源装置は、外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えていることを特徴としている。
【００２３】
上記の構成では、まず、第１基準電圧生成回路が、電力取得部で取得した電力に基づいて、第１基準電圧を生成している。ここで、電力取得部で取得した電力は、何らかの外乱によって、例えばその電圧値が大きく変動する可能性を有しているものである。したがって、第１基準電圧は、その電圧値が安定していない可能性があることになる。
【００２４】
一方、第２基準電圧生成回路は、レギュレータ回路から出力される所定の電圧に基づいて第２基準電圧を生成している。レギュレータ回路は、基準電圧に基づいて所定の電圧を出力するものであるので、その電圧値は基本的には安定していることになる。したがって、第２基準電圧は、その電圧値が常に安定しているものとなる。
【００２５】
よって、電力の供給開始直後では、スイッチング回路によって、第１基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、第１基準電圧に基づく電圧に基づいてレギュレータ回路が所定の電圧を出力するようにする。その後、レギュレータ回路から所定の電圧が出力されるようになった後は、スイッチング回路によって、第２基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、第２基準電圧に基づく電圧に基づいてレギュレータ回路が所定の電圧を出力するようにする。
【００２６】
第２基準電圧は、上記のように、その電圧値が常に安定しているものであるので、レギュレータ回路が、この第２基準電圧に基づいた電圧に基づいて所定の電圧を出力する際には、その電圧値は、精度が良く、かつ安定したものとなる。したがって、出力する電圧の精度および安定性がシビアに要求される場合にも、その要求に的確に応えることが可能な電源装置を提供することができる。
【００２７】
また、本発明に係る電源装置は、上記の構成において、上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得することを特徴としている。
【００２８】
上記の構成によれば、電力の供給は、電磁波を受信することによって非接触で行われることになる。よって、電力の供給を端子などを介して接触させて行う構成と比較して、接点部の破損などの問題がなく、メンテナンスコストを低減させることができる。また、非接触であるので、電力供給時の取り扱い動作を簡便にすることができ、高速に処理することが可能となる。
【００２９】
また、このように、電磁波を介して非接触で電力供給を行う場合には、一般的にその電圧値の変動が大きいものとなる。これに対しては、上記のように、レギュレータ回路から出力される所定の電圧に基づいて第２基準電圧が生成されるとともに、この第２基準電圧に基づいて、レギュレータ回路が所定の電圧を出力している。すなわち、上記の構成によれば、供給される電力の変動が大きくなりがちな、非接触方式の電力供給においても、精度がよく安定した所定の電圧を出力することが可能な電源装置を提供することができる。
【００３０】
また、本発明に係る電源装置は、上記の構成において、上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっていることを特徴としている。
【００３１】
例えば基準電圧生成回路としてツェナーダイオードを用いる構成の場合、ツェナーダイオードは、バイポーラプロセスによって作製されるものであるので、ＭＯＳプロセスによって作製される構成と、１つのチップ上に形成することは不可能となっている。すなわち、ＭＯＳプロセスによって作製されるチップと、バイポーラプロセスによって作製されるチップとを別に設けなければならないことになる。
【００３２】
これに対して、上記の構成によれば、電源装置を構成する全ての要素を、ＭＯＳプロセスによって作製することが可能となるので、１つのチップで上記電源装置を構成することが可能となる。したがって、電源装置のサイズの小型化、製造工程の簡素化、ならびに、チップ間配線による効率や動作スピードの低下の抑制などを実現することができる。
【００３３】
また、本発明に係る電源装置は、上記の構成において、上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力することを特徴としている。
【００３４】
上記の構成によれば、例えば電磁波を介して非接触で電力の供給を受けるような場合に、磁場の影響を受けて高電圧が発生しても、１次バイアス回路および定電流回路によって、高電圧を所定の電圧に定電圧化させることが可能となる。そして、この電圧が、２次バイアス回路によって、第１基準電圧としての所定の電圧に変換されることになる。つまり、このような構成によれば、入力される電圧の変動が比較的大きい場合でも、ある程度の精度で安定した第１基準電圧を出力することが可能となる。なお、この第１基準電圧の精度は、第２基準電圧の精度よりは劣っていることには変わりない。
【００３５】
また、このような構成の回路であれば、第１基準電圧の立ち上がりを比較的速くすることが可能となる。したがって、供給される電力の立ち上がりから比較的短い時間で所定の第１基準電圧を出力することができ、レギュレータ回路からの所定の電圧の出力を比較的早く行うことが可能となる。
【００３６】
また、本発明に係る電源装置は、上記の構成において、上記第２基準電圧生成回路が、実装後に、出力する第２基準電圧の値を微調整する電圧調整手段を備えていることを特徴としている。
【００３７】
上記の構成によれば、第２基準電圧生成回路を実装した後に、電圧調整手段によって、出力する第２基準電圧の値を微調整することが可能となっている。したがって、第２基準電圧生成回路を実装する際のプロセスばらつきによって、出力する第２基準電圧の値が所定の値からずれていたとしても、電圧調整手段による調整によって、正確な値とすることが可能となる。よって、極めて精度の高い第２基準電圧を出力することが可能となる。
【００３８】
また、本発明に係る電源装置は、上記の構成において、上記第２基準電圧生成回路が、第２基準電圧の値を決定する閾値の設定が可能な浮遊ゲートを有するＭＯＳトランジスタからなる差動増幅器を備えていることを特徴としている。
【００３９】
上記の構成によれば、第２基準電圧生成回路の実装後における第２基準電圧の値の調整を、容易かつ的確に行うことが可能な構成を実現することができる。
【００４０】
また、本発明に係る電源装置は、上記の構成において、上記スイッチング回路が、上記電力取得部で電力の取得が開始されてから所定の第１の期間においては、上記第１基準電圧に基づく電圧を上記レギュレータ回路に入力し、上記第１の期間後においては、上記第２基準電圧に基づく電圧を上記レギュレータ回路に入力するように制御されることを特徴としている。
【００４１】
上記の構成によれば、電力取得開始時には、第１基準電圧に基づく電圧を暫定的な基準電圧として用い、愛２基準電圧生成回路の出力が安定した時点で、精度の高い第２基準電圧に基づく電圧を基準電圧として用いることになる。よって、電力供給開始から第２基準電圧が安定するまでの期間も所定の電圧を出力することが可能となるので、所定の電圧の供給先となるシステムの立ち上げ時間を短縮することが可能となる。
【００４２】
また、本発明に係る半導体回路装置は、本発明に係る上記電源装置と、情報を記憶する不揮発性記憶装置と、システムの動作を制御するシステム制御部とを備えたことを特徴としている。
【００４３】
上記の構成によれば、供給される電力が比較的大きく変動する場合でも、上記したような電源装置によって、精度よく定電圧化された電圧が、不揮発性記憶装置やシステム制御部に供給されるようになる。したがって、これら不揮発性記憶装置やシステム制御部における誤動作が生じることがなく、常に安定した処理動作を行う半導体回路装置を提供することが可能となる。
【００４４】
また、本発明に係る半導体回路装置は、上記の構成において、上記不揮発性記憶装置が、記憶動作時に用いる基準電圧を生成する基準電圧生成回路を備えているとともに、上記不揮発性記憶装置が備える基準電圧生成回路が、上記電源装置が備える第２基準電圧生成回路としても機能することを特徴としている。
【００４５】
不揮発性記憶装置は、一般的に、記憶動作を行う際に用いる電圧の値は精度の高いものが必要とされるので、精度の高い基準電圧を生成する基準電圧生成回路が設けられている。よって、この基準電圧生成回路を、電源装置における第２基準電圧生成回路としても機能させることによって、精度の高い第２基準電圧を生成することが可能となる。
【００４６】
また、第２基準電圧生成回路を、不揮発性記憶装置に備えられている既存の基準電圧生成回路によって実現することができるので、開発期間の短縮、開発精度の向上、およびチップ面積の削減によるコストダウンを図ることができる。
【００４７】
また、本発明に係る半導体回路装置は、上記の構成において、上記電源装置が、第２基準電圧生成回路から出力される第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路をさらに備えており、上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力することを特徴としている。
【００４８】
第２基準電圧生成回路は、上記のように、不揮発性記憶装置に備えられている基準電圧生成回路によって実現されることになっている。すなわち、第２基準電圧生成回路は、不揮発性記憶装置における動作で必要とされる基準電圧を生成するものであるので、レギュレータ回路に入力するのに最適な電圧値の基準電圧を生成するとは限らない。そこで、上記の構成のように、第３基準電圧生成回路によって、第２基準電圧が第３基準電圧に変換され、この第３基準電圧に基づく電圧がレギュレータ回路に入力されるようにすれば、レギュレータ回路に入力するのに最適な電圧値の第３基準電圧を生成することが可能となる。
【００４９】
なお、第３基準電圧生成回路は、精度の高い第２基準電圧を所定の第３基準電圧に変換するだけでよいので、構成としては比較的単純なもので実現することが可能である。したがって、このような構成を付加することによるコストの増大はわずかなものである。
【００５０】
また、本発明に係る半導体回路装置は、上記の構成において、上記システム制御部における処理モードの切り換えタイミングと、上記スイッチング回路が、上記レギュレータ回路に入力する基準電圧を、上記第１基準電圧に基づく電圧から上記第２基準電圧に基づく電圧に切り換えるタイミングとが、それぞれ異なるタイミングとなるように制御されることを特徴としている。
【００５１】
上記の構成によれば、システム制御部における処理モードの切り換えタイミングと、スイッチング回路による基準電圧の切り換えタイミングとが同時に行われることがなくなるので、誤動作が生じることを防止することができる。
【００５２】
また、本発明に係るＩＣカードは、本発明に係る上記半導体回路装置を備えたことを特徴としている。
【００５３】
上記のような半導体回路装置をＩＣカードに適用することによって、例えば、外部の電力供給源からの電力供給が安定しない非接触型ＩＣカードにおいても、ＩＣカード内の各種機能ブロックに対して安定した電圧を供給することが可能となる。したがって、安定動作が保証されたＩＣカードを実現することができる。
【００５４】
また、例えば、上記のような非接触型ＩＣカードに、接触型の端子を設けるなどをすれば、非接触型および接触型を兼用したＩＣカードを実現することも可能である。
【００５５】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図７に基づいて説明すれば、以下のとおりである。
【００５６】
図１は、本実施形態に係る電源装置の基本構成を示すブロック図である。なお、本実施形態では、この電源装置は、非接触型ＩＣカード内に設けられる電源装置として機能するものとする。同図に示すように、この電源装置は、電力取得部１、第１基準電圧生成回路２、第２基準電圧生成回路３、第３基準電圧生成回路４、レギュレータ回路５、スイッチング信号生成回路６、スイッチング回路７、および平滑コンデンサ８を備えた構成となっている。
【００５７】
電力取得部１は、外部装置から、非接触な手段によって電力を取得するブロックである。上記のように、電源装置が、非接触型ＩＣカード内に設けられる電源装置として機能する場合、電力取得部１は、外部装置であるリーダライタ装置との間で、電波によって電力やデータ信号を得るためのコイル状のアンテナや、このアンテナによって得られた電流を整流する整流回路などによって構成される。
【００５８】
第１基準電圧生成回路２は、電力取得部１によって取得された電力に基づいて第１基準電圧ＶＲＥＦ１．２Ｖを生成する回路である。
【００５９】
レギュレータ回路５は、例えば非接触型ＩＣカード内に設けられている各種回路に供給する所定電圧値の動作電圧を、第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖに基づいて生成する回路である。レギュレータ回路５から出力される電圧としては、ＩＣカード内に設けられ、各種論理演算を行うロジック部に出力されるＶＣＣ２Ｖ、後述する不揮発性メモリ部２９において用いられるＶＰＰ、ＶＣＣ３Ｖなどが挙げられる。このレギュレータ回路５は、例えば、コンパレータ、電流制御用ＭＯＳトランジスタなどから構成される。
【００６０】
第２基準電圧生成回路３は、後述する不揮発性メモリ部２９に備えられているものであり、レギュレータ回路５において出力されたＶＣＣ３Ｖに基づいて、精度の高い第２基準電圧ＶＲＥＦ３Ｖを生成する回路である。また、第３基準電圧生成回路４は、第２基準電圧ＶＲＥＦ３Ｖに基づいて、第１基準電圧ＶＲＥＦ１．２Ｖと略同一の電圧値で、第１基準電圧ＶＲＥＦ１．２Ｖより精度が高く安定した第３基準電圧ＶＲＥＦ１．２Ｖを生成する回路である。
【００６１】
スイッチング信号生成回路６は、スイッチング回路７におけるスイッチング動作を制御するためのスイッチング信号を生成する回路である。また、スイッチング信号生成回路６は、第３基準電圧生成回路４の動作を制御するイネーブル信号ＥＮＢを第３基準電圧生成回路４に向けて出力している。
【００６２】
スイッチング回路７は、スイッチング信号に基づいて、レギュレータ回路５に入力する基準電圧を、第１基準電圧ＶＲＥＦ１．２Ｖと、第３基準電圧ＶＲＥＦ１．２Ｖとの間で切り換える処理を行う回路である。このスイッチング回路７は、第１基準電圧生成回路２の出力部と、第３基準電圧生成回路４の出力部とにそれぞれ接続される２つのＭＯＳトランジスタによって構成されており、第１基準電圧を入力するＭＯＳトランジスタのゲートにＰＧＡＴＥ１信号が入力され、第３基準電圧を入力するＭＯＳトランジスタのゲートにＰＧＡＴＥ２信号が入力される。
【００６３】
平滑コンデンサ８は、スイッチング回路７からレギュレータ回路５に向けて出力される第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖを安定化させるための回路である。この平滑コンデンサ８は、例えば、ゲート容量を利用したコンデンサなどによって構成される。
【００６４】
次に、第１基準電圧生成回路２、第２基準電圧生成回路３、第３基準電圧生成回路４、およびスイッチング信号生成回路６に関して詳細に説明する。
【００６５】
第１基準電圧生成回路２は、電源投入後の初期期間において、レギュレータ回路５におけるリファレンス電圧としての第１基準電圧ＶＲＥＦ１．２Ｖを生成し、レギュレータ回路５の立ち上げを行い、各ブロックへの電圧供給を開始させることを目的としている。また、第２基準電圧生成回路３は、不揮発性メモリ２９内部の昇圧回路用基準電圧生成回路と共用されるものであり、トリミングされた精度の高い第２基準電圧ＶＲＥＦ３Ｖを生成することを目的としている。この第２基準電圧ＶＲＥＦ３Ｖは、リファレンス電圧として、不揮発性メモリ部２９内での動作電圧を生成する昇圧回路と、第３基準電圧生成回路４とに供給されている。なお、この第２基準電圧ＶＲＥＦ３Ｖは、例えば３．０Ｖに設定される。
【００６６】
第３基準電圧生成回路４は、第２基準電圧生成回路３で生成された第２基準電圧ＶＲＥＦ３Ｖを、第１基準電圧ＶＲＥＦ１．２Ｖと略同一の第３基準電圧ＶＲＥＦ１．２Ｖにまで降圧することを目的としている。この第３基準電圧ＶＲＥＦ１．２Ｖは、第１基準電圧ＶＲＥＦ１．２Ｖと比較して、その電圧値の精度および安定性が向上したものとなっている。
【００６７】
なお、上記したように、第２基準電圧生成回路３は、不揮発性メモリ部２９内部にある昇圧回路用の基準電圧生成回路と共用されている。この昇圧回路は、不揮発性メモリブロック内部では、主に不揮発性メモリセルに対する書き込みあるいは消去用の高電圧を生成するために用いられるものである。不揮発性メモリセルに対して書き込みあるいは消去を行う際に印加される電圧は、高い精度が要求されるものであるので、この電圧を生成する基準電圧生成回路も安定して高い精度で電圧を生成することが可能であるものが用いられる。すなわち、第２基準電圧生成回路３は、一般的に用いられている不揮発性メモリ部にもともと設けられている昇圧回路用の基準電圧生成回路を利用したものであるので、第２基準電圧生成回路３を新規に設計する必要はないことになる。よって、本実施形態に係る電源装置を設計する上での開発費用および時間は、比較的少なくてすむことになる。
【００６８】
図２は、第１基準電圧生成回路２の構成を示す回路図である。同図に示すように、第１基準電圧生成回路２は、一次バイアス回路９、定電流回路１０、および二次バイアス回路１１を備えた構成となっている。一次バイアス回路９は、電力取得部１から取得した電圧ＶＣＣに基づいて、一次バイアス電圧ＲＶＤＤ５を生成する回路である。定電流回路１０は、一次バイアス回路９によって生成された一次バイアス電圧ＲＶＤＤ５に基づいて定電流ＩＳＳを生成する回路である。二次バイアス回路１１は、定電流回路１０によって生成された定電流ＩＳＳに基づいて二次バイアス電圧を生成する回路である。この二次バイアス電圧が、第１基準電圧ＶＲＥＦ１．２Ｖとして第１基準電圧生成回路２から出力される。
【００６９】
なお、第１基準電圧生成回路２は、複数のＭＯＳトランジスタ、２つの抵抗Ｒ１・Ｒ２、および１つのコンデンサＣ１によって構成されている。また、図２において、Ａで示すトランジスタは、低Ｖｔｈ型（低閾値型）Ｎｃｈトランジスタを示しており、Ｂで示すトランジスタは、Ｐｃｈトランジスタを示している。
【００７０】
一次バイアス回路９に入力されるＶＣＣ電圧は、電力取得部１における整流回路によって整流された電圧であるが、磁場の影響によって高電圧を発生する可能性がある。しかしながら、一次バイアス回路９および定電流回路１０を介することによって、入力されるＶＣＣ電圧は、略５Ｖに定電圧化されて出力されることになる。そして、略５Ｖの電圧は、二次バイアス回路１１によって略１．２Ｖの基準電圧ＶＲＥＦ１．２Ｖに変換される。
【００７１】
また、二次バイアス回路１１は、図２に示すように、複数の低Ｖｔｈ型Ｎｃｈトランジスタによって構成されている。低Ｖｔｈ型Ｎｃｈトランジスタは、Ｎｃｈトランジスタ形成後、Ｖｔｈを下げるために再度イオン注入を行うことによって生成されるものであり、プロセスパラメータによる変動が抑えられている。ただし、この場合のプロセスパラメータの変動を抑えるというのは、閾値Ｖｔｈの変動に対してであり、トランジスタ形成後に出力電圧の精度を向上させることは不可能となっている。したがって、第１基準電圧生成回路２の形成時のプロセスばらつきに応じた第１基準電圧ＶＲＥＦ１．２Ｖの電圧値の変動を取り除くことは不可能となっている。なお、第１基準電圧ＶＲＥＦ１．２Ｖの電圧値の変動量は、例えば所望とする電圧値に対して±１０％程度となる。
【００７２】
一方、第１基準電圧生成回路２は、第１基準電圧ＶＲＥＦ１．２Ｖの立ち上がり時間、すなわち、ＶＣＣが入力されてから所望とする電圧値に収束するまでの時間が、第２基準電圧生成回路３よりも短いものとなっている。つまり、第１基準電圧生成回路２から出力される第１基準電圧ＶＲＥＦ１．２Ｖは、立ち上がりは速いが、電圧値の精度は悪いものとなっている。
【００７３】
このように、第１基準電圧生成回路２は、プロセスパラメータの変動の影響を受ける要因を有している一方、立ち上がりは速いものとなっているので、ＣＰＵなどの動作に影響を与えない回路始動の初期期間に、第１基準電圧ＶＲＥＦ１．２Ｖを暫定的な基準電圧としてレギュレータ回路５に入力するように、スイッチング信号生成回路６およびスイッチング回路７によるスイッチング制御が行われる。
【００７４】
図３は、第２基準電圧生成回路３の構成を示す回路図である。第２基準電圧生成回路３は、前記したように、不揮発性メモリブロックに内蔵する昇圧回路用の基準電圧生成回路と共用されるものである。同図に示すように、第２基準電圧生成回路３は、抵抗Ｒ３・Ｒ４・Ｒ５・Ｒ６、第２基準電圧値ＶＲＥＦ３Ｖを決定する閾値の設定（書き込み）が可能な浮遊ゲートを有するＭＯＳトランジスタＧ１・Ｇ２、および作動増幅器１２などによって構成されており、レギュレータ回路５から入力されるＶＣＣ３Ｖに基づいて、第２基準電圧ＶＲＥＦ３Ｖを出力する構成となっている。
【００７５】
第２基準電圧生成回路３は、上記のように、閾値の設定（書き込み）が可能な浮遊ゲートを有するＭＯＳトランジスタＧ１・Ｇ２を備えているので、第２基準電圧生成回路３が形成された後に、これらの閾値を適宜設定することによって、精度の高い第２基準電圧値ＶＲＥＦ３Ｖを出力することが可能となっている。すなわち、ＭＯＳトランジスタＧ１・Ｇ２の閾値は、ウエハテストで測定された閾値Ｖｔｈ、およびその他のプロセスパラメータに基づいて設定することが可能であり、第２基準電圧生成回路の基準電圧を最適にトリミングすることが可能となっている。したがって、第２基準電圧生成回路３は、プロセスばらつきの影響を受けずに、精度が良く安定した第２基準電圧ＶＲＥＦ３Ｖを出力することが可能となっている。
【００７６】
本実施形態では、第２基準電圧ＶＲＥＦ３Ｖは、略３．０Ｖに設定されている。また、Ｉｄｓ１、Ｉｄｓ２は、ＭＯＳトランジスタＧ１・Ｇ２におけるソース−ドレイン間電流を示しており、Ｉｄｓ１＝Ｉｄｓ２のときに設定された基準電圧が出力されることになる。この第２基準電圧ＶＲＥＦ３Ｖは、通常±３％内の変動に抑えることが可能となっている。なお、イネーブル信号ＥＮＢは、不揮発性メモリ部２９内部で生成されるものである。
【００７７】
図４は、第３基準電圧生成回路４の構成を示す回路図である。同図に示すように、第３基準電圧生成回路４は、第２基準電圧ＶＲＥＦ３Ｖを取り込むためのＭＯＳトランジスタ１３・１４と、取り込んだ第２基準電圧ＶＲＥＦ３Ｖを分圧して第３基準電圧ＶＲＥＦを生成する２つの抵抗Ｒ７・Ｒ８とを備えた構成となっている。
【００７８】
このように、第３基準電圧生成回路４に入力された第２基準電圧ＶＲＥＦ３Ｖの３Ｖ電圧は、抵抗Ｒ７・Ｒ８による抵抗分割によって、第１基準電圧ＶＲＥＦ１．２Ｖと略同一電圧である略１．２Ｖの第３基準電圧ＶＲＥＦ１．２Ｖに変換されることになる。ここで、第２基準電圧ＶＲＥＦ３Ｖは、前記したように、その電圧値が安定しており、かつ精度が良いものである。よって、この第２基準電圧ＶＲＥＦ３Ｖから生成した第３基準電圧ＶＲＥＦ１．２Ｖは、第１基準電圧ＶＲＥＦ１．２Ｖよりも精度がよく安定しているものとなる。
【００７９】
なお、図４中において、ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４はインバータを示しているが、これらは、精度が比較的悪い電圧でも正常に動作するものであるので、電力取得部１から出力されるＶＣＣに基づいて動作するように設計されている。
【００８０】
図５は、スイッチング信号生成回路６の構成を示す回路図である。同図に示すように、スイッチング信号生成回路６は、ＭＯＳトランジスタのゲート回路からなる論理回路で構成されている。このスイッチング信号生成回路６には、図示しないウォーミングアップカウンタから出力されるＷＣＮＴ３信号、および、後述するパワーオンリセット回路３５から出力されるＲＳＴＢ信号が入力されている。
【００８１】
ＷＣＮＴ３信号によって、論理回路を介して第１基準電圧ＶＲＥＦ１．２Ｖまたは第３基準電圧ＶＲＥＦ１．２Ｖを切り換えるためのスイッチング信号ＰＧＡＴＥ１・ＰＧＡＴＥ２が生成され、それぞれスイッチング回路７を構成する２つのＭＯＳトランジスタ１５・１６（図１参照）のゲートに入力される。なお、図５に示すＲＳＴＢ信号は、リセット期間においてスイッチング信号生成回路６を非動作状態とするための信号である。
【００８２】
図６は、本実施形態に係る非接触ＩＣカードを実現する半導体回路装置の概略構成を示すブロック図である。この半導体回路装置は、電磁波を用いた通信を行うＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部２２、データ処理用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２３、暗号を高速処理するためのセキュリティ用プロセッサ２４、演算処理における作業領域としてのワークＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２５、起動時に用いられるブートＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２６、プロトコル制御回路２７、リセット回路２８、不揮発性メモリ部２９、電圧制御回路部３０などを備えた構成となっている。
【００８３】
また、ＲＦ部２２は、電磁誘導を起動させるアンテナコイル２１、アンテナコイル２１の接続端子およびショットキーダイオードなどから構成される整流回路３２、変調回路３１、復調回路３３、クロック抽出回路３４、およびパワーオンリセット回路３５を備えた構成となっている。
【００８４】
なお、同図において、図１に示す構成のうち、電力取得部１が、アンテナコイル２１および整流回路３２などによる電力を取得する構成に相当し、第２基準電圧生成回路３が不揮発性メモリ部２９に含まれており、その他の構成は、電圧制御回路部３０に含まれることになる。
【００８５】
まず、上記の構成における動作の概要を説明する。電磁誘導によって生じた電力は、整流回路３２によって整流される。整流回路３２によって全波整流された電源電圧であるＶＣＣ電源は、電圧制御回路部３０に入力される。そして、この電圧制御回路部３０において、非接触ＩＣカード内における、各種論理演算を行う各ロジック部や不揮発性メモリ部２９などに最適な電圧が生成され、それぞれ供給される。また、整流回路３２からの搬送波形がクロック抽出回路３４によって抽出され、クロック信号が生成される。
【００８６】
さらに、変調回路３１および復調回路３３によって、振幅変調によりデータ通信が行われる。受信した信号は、復調回路３３によって復調信号に変換され、セレクタ回路３８を介してプロトコル制御回路２７に入力され、ＣＰＵ２３によって処理される。またＣＰＵ２３において送信信号が生成されると、この送信信号がプロトコル制御回路２７からセレクタ回路３８を介して変調回路３１に入力され、変調回路３１において送信に適した信号に変換した後に、アンテナコイル２１から送信される。
【００８７】
なお、本実施形態において用いられるＩＣカード、およびこのＩＣカードに対応したリーダライタ装置は、ＩＳＯ／ＩＥＣ１４４４３のｔｙｐｅＢ規格に準拠するものとしている。また、ＲＦ部１は、リーダライタ装置が送信する１３．５６ＭＨｚのキャリア波を受信し、変調回路３１および復調回路３３は、ＡＳＫ （Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）１０％振幅変調によってキャリア波に重畳されたデータを変復調するものとしている。
【００８８】
次に、図６に示す各構成における動作について詳細に説明していく。リーダライタ装置から送信されたキャリア波は、給電に最適に構成されたアンテナコイル２１によって受信される。そして、このアンテナコイル２１によって起動される電力は、ショットキーバリアダイオードなどによって構成された整流回路３２によって整流される。
【００８９】
整流回路３２において生成される電気的信号は、キャリア波からクロック抽出回路１７において抽出される１３．５６ＭＨｚのＣＬＫ信号と、復調回路１６においてＡＳＫ１０％振幅変調されたデータ信号と、整流回路１４で全波整流された電源電圧（ここではＶＣＣ電源と称する）との３種類となっている。
【００９０】
全波整流されたＶＣＣ電源は、電圧制御回路部３０内部のレギュレータ回路５に入力されており、ＩＣカード内の各ロジック部の動作に最適な電圧に変換されている。レギュレータ回路５における基準電圧は、前記したような構成によって生成される。
【００９１】
ここで、全波整流されたＶＣＣ電源は、コンデンサによる平滑作用を受けているが、それでもなお、ある程度の振幅を有しているので、上記のようにレギュレータ回路５を介して定電圧化する必要がある。なお、ここで、ＶＣＣ電源を、例えばトリミング可能な基準電圧発生回路に入力したとしても、精度のよい基準電圧を得ることはできない。これは、ＶＣＣ電源の電圧は、通常コンデンサなどによって平滑化されてはいるものの、まだいくらかの電圧振幅を有しているものであり、安定した一定電圧の基準電圧を生成することはできないからである。また、ＶＣＣ電源の電圧は、外部からの磁場の影響により過大な電圧を発生する場合があるので、レギュレータ回路５によって定電圧化する必要がある。
【００９２】
図７は、本実施形態に係る電源装置を組み込んだ半導体回路装置の動作のタイミングを示すタイミングチャートである。同図において、ＶＣＣは、図６に示す整流回路３２による整流作用によって生成される電圧（例えば５〜６Ｖ）である。
【００９３】
ＶＰＰは、不揮発性メモリ部２９における書き込み電圧（３．０Ｖ）を示しており、ＶＣＣ３Ｖは、不揮発性メモリ部２９におけるロジック部で用いられる電圧（３．０Ｖ）を示しており、ＶＣＣ２Ｖは、半導体回路装置内の各ロジック部で用いられる電圧（２．０Ｖ）を示している。これらのＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖは、いずれも図１に示すレギュレータ回路５によって生成されるものである。また、これらのＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖの電圧は、パワーオンリセット期間、第１ウォーミングアップ期間（以降、ＷＵＰ期間と称する）、および第２ＷＵＰ期間においては、第１基準電圧ＶＲＥＦ１．２Ｖ（暫定基準電圧）に基づいて生成される一方、第３ＷＵＰ期間および動作モード期間においては、電圧の精度が良く、かつ安定している第３基準電圧ＶＲＥＦ１．２Ｖに基づいて生成されている。
【００９４】
また、ＣＬＫは、図６に示すクロック抽出回路３４から出力されるクロック信号を示している。ＲＳＴＢは、電源電圧の立ち上がり時に、図６に示すパワーオンリセット回路３５から出力されるパワーオンリセット信号を示している。なお、パワーオンリセット信号であるＲＳＴＢは、“Ｌ”レベルのとき有効となるものとなっている。
【００９５】
ＲＦＭＯＤＥ、ＷＣＮＴ３は、図示しないウォーミングアップカウンタで生成される制御信号であり、ともに図６に示す電圧制御回路３０に入力される。また、ＷＣＮＴ３は、図５に示したように、スイッチング生成回路６にも入力される。ＲＦＭＯＤＥが“Ｈ”レベルになると、非接触モードに移行し、所定期間（第２ＷＵＰ期間）の後に、スイッチング信号（基準電圧切り換え信号）であるＷＣＮＴ３が“Ｈ”レベルに切り換えられる。これにより、図５に示したスイッチング信号生成回路６において、ＰＧＡＴＥ１が“Ｈ”レベル、ＰＧＡＴＥ２が“Ｌ”レベルとなり、スイッチング回路７は、レギュレータ回路５に与える電圧を第３基準電圧発生回路４の出力電圧に切り換える。
【００９６】
なお、ＲＦＭＯＤＥは、上記のように、各種処理モードを切り換えることを示す信号となっている。この例では、接触モードおよび非接触モードを切り換えるようになっている。これは、接触型と非接触型とを兼用したＩＣカードの電源装置を想定しているからであり、この場合、電源立ち上げシーケンスの中で、接触モードか非接触モードかを判定して回路の状態を切り換える必要があるからである。接触モードと非接触モードとでは、システムクロックの生成方法や、通信方式が異なることになる。
【００９７】
次に、図６に示す半導体回路装置、および、図１に示す電源装置における動作について、図７に示すタイミングチャートに基づきながら説明する。アンテナコイル２１が、外部装置から給電を受けると、整流回路３２による整流作用によって、所定の電源電圧ＶＣＣ（例えば５〜６Ｖ）が生成され、電圧制御回路部３０に電源電圧が供給される。
【００９８】
ＶＣＣが立ち上がると、第１基準電圧生成回路２から暫定基準電圧としての第１基準電圧ＶＲＥＦ１．２Ｖが生成される。この第１基準電圧ＶＲＥＦ１．２Ｖは、まずレギュレータ回路５に供給されて、この第１基準電圧ＶＲＥＦ１．２Ｖに基づいてＶＰＰ、ＶＣＣ３Ｖ、ＶＣＣ２Ｖが生成される。
【００９９】
また、同じくＶＣＣが立ち上がると、クロック抽出回路３４は、搬送波からクロック信号ＣＬＫを抽出する。ＣＬＫは、ＣＧブロック３９で逓倍された後に、システムクロックとして内部のシステムに供給される。
【０１００】
また、パワーオンリセット回路３５は、ＶＣＣの立ち上がりを検出することによってリセットを解除する。ＶＣＣとしては、その立ち上がりが急峻な場合や緩やかな場合が想定されるが、どちらの場合においても最適なタイミングでリセットが解除されるように、パワーオンリセット回路３５を設計することが好ましい。
【０１０１】
リセット解除後、システムはウォーミングアップ期間に入る。図７に示す例では、ウォーミングアップ期間を３分割してモード切り換えが行われている。ここで、モード切り換えを、レギュレータ回路５に入力される基準電圧の切り換えと同時に行うと、誤動作を起こす可能性がある。例えば、本実施形態では、非接触モードを設定しているが、非接触モードに設定した後、動作が安定するまでは数１０μｓｅｃ必要となっており、上記基準電圧の切り換えは、動作が安定した後に行う必要がある。
【０１０２】
このとき、暫定の第１基準電圧ＶＲＥＦ１．２Ｖで動作する期間（第１ＷＵＰ期間および第２ＷＵＰ期間）には、比較的動作領域（電圧マージン）の広い回路が動作していることになる。本実施形態では、ウォーミングアップカウンタなどである。そして、ＷＣＮＴ３信号が“Ｈ”レベルに切り換えられると、暫定の第１基準電圧ＶＲＥＦ１．２Ｖから、第３基準電圧生成回路４によって出力された、電圧値が精度よく安定している第３基準電圧ＶＲＥＦ１．２Ｖに切り換えられる。
【０１０３】
なお、ウォーミングアップ期間の分割数は、設定モード数によって任意に設定することが可能であるが、モードの切り換えタイミングと、基準電圧の切り換えタイミングとは、上記のように、各動作モードにおける動作が安定する期間を考慮して、互いに異なるように設定するようにする。これにより、モードの切り換えと基準電圧の切り換えとが同時、あるいは近いタイミングで行われることによる誤動作を防止することが可能となる。
【０１０４】
このように、電源電圧の立ち上がり時には、レギュレータ回路５によって、立ち上がりの速い第１基準電圧ＶＲＥＦ１．２Ｖに基づいて各種回路に供給される動作電圧が生成される。そして、第２ＷＵＰ期間の後、精度の高い第３基準電圧ＶＲＥＦ１．２Ｖに基づいて、ＣＰＵ２３をはじめとする各種ロジック部に供給される動作電圧が生成される。つまり、電源投入の直後において供給される暫定的な第１基準電圧ＶＲＥＦ１．２Ｖは、ＣＰＵなどの動作マージンが厳しい回路には供給されず、ウォーミングアップカウンタなどの動作マージンがゆるい回路に対してのみ供給されることになるので、比較的精度の低い基準電圧でも動作に問題をきたすことはない。
【０１０５】
以上のように、本実施形態における構成によれば、ＶＣＣが立ち上がってから、ウォーミングアップの初期段階においては、動作マージンのゆるい回路に対して、立ち上がりが速いが精度が劣る第１基準電圧ＶＲＥＦ１．２Ｖに基づく電圧を供給し、その後、動作マージンの厳しい回路に対して、立ち上がりが遅いが精度に優れた第３基準電圧ＶＲＥＦ１．２Ｖに基づく電圧を供給している。これにより、ウォーミングアップに要する期間の増大を招くことなく、動作マージンの厳しい回路に対しては精度の良い電圧を供給することが可能となる。
【０１０６】
なお、以上では、本発明に係る電源装置を非接触型ＩＣカードに適用した場合を説明したが、電力取得部１の出力ノードに電源供給用の接続端子を設け、接触型の電源供給端子とすれば、接触型と非接触型とを兼用したＩＣカードの電源装置として用いることが可能である。
【０１０７】
【発明の効果】
以上のように、本発明に係る電源装置は、外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えている構成である。
【０１０８】
これにより、電力の供給開始直後では、スイッチング回路によって、第１基準電圧に基づく電圧がレギュレータ回路に入力されるようにし、その後、第２基準電圧に基づく電圧がレギュレータ回路に入力されるようにすることが可能となる。第２基準電圧は、上記のように、その電圧値が常に安定しているものであるので、レギュレータ回路が、この第２基準電圧に基づいた電圧に基づいて所定の電圧を出力する際には、その電圧値は、精度が良く、かつ安定したものとなる。したがって、出力する電圧の精度および安定性がシビアに要求される場合にも、その要求に的確に応えることが可能な電源装置を提供することができるという効果を奏する。
【０１０９】
また、本発明に係る電源装置は、上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得する構成である。
【０１１０】
これにより、上記の構成による効果に加えて、電力の供給を端子などを介して接触させて行う構成と比較して、接点部の破損などの問題がなく、メンテナンスコストを低減させることができるという効果を奏する。また、非接触であるので、電力供給時の取り扱い動作を簡便にすることができ、高速に処理することが可能となるという効果を奏する。
【０１１１】
また、このように、供給される電力の変動が大きくなりがちな、非接触方式の電力供給においても、精度がよく安定した所定の電圧を出力することが可能な電源装置を提供することができるという効果を奏する。
【０１１２】
また、本発明に係る電源装置は、上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっている構成である。
【０１１３】
これにより、上記の構成による効果に加えて、電源装置を構成する全ての要素を、ＭＯＳプロセスによって作製することが可能となるので、１つのチップで上記電源装置を構成することが可能となる。したがって、電源装置のサイズの小型化、製造工程の簡素化、ならびに、チップ間配線による効率や動作スピードの低下の抑制などを実現することができるという効果を奏する。
【０１１４】
また、本発明に係る電源装置は、上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力する構成である。
【０１１５】
これにより、上記の構成による効果に加えて、入力される電圧の変動が比較的大きい場合でも、ある程度の精度で安定した第１基準電圧を出力することが可能となるという効果を奏する。また、このような構成の回路であれば、第１基準電圧の立ち上がりを比較的速くすることが可能となる。したがって、供給される電力の立ち上がりから比較的短い時間で所定の第１基準電圧を出力することができ、レギュレータ回路からの所定の電圧の出力を比較的早く行うことが可能となるという効果を奏する。
【０１１６】
また、本発明に係る電源装置は、上記第２基準電圧生成回路が、実装後に、出力する第２基準電圧の値を微調整する電圧調整手段を備えている構成である。
【０１１７】
これにより、上記の構成による効果に加えて、第２基準電圧生成回路を実装する際のプロセスばらつきによって、出力する第２基準電圧の値が所定の値からずれていたとしても、電圧調整手段による調整によって、正確な値とすることが可能となる。よって、極めて精度の高い第２基準電圧を出力することが可能となるという効果を奏する。
【０１１８】
また、本発明に係る電源装置は、上記第２基準電圧生成回路が、第２基準電圧の値を決定する閾値の設定が可能な浮遊ゲートを有するＭＯＳトランジスタからなる差動増幅器を備えている構成である。
【０１１９】
これにより、上記の構成による効果に加えて、第２基準電圧生成回路の実装後における第２基準電圧の値の調整を、容易かつ的確に行うことが可能な構成を実現することができるという効果を奏する。
【０１２０】
また、本発明に係る電源装置は、上記スイッチング回路が、上記電力取得部で電力の取得が開始されてから所定の第１の期間においては、上記第１基準電圧に基づく電圧を上記レギュレータ回路に入力し、上記第１の期間後においては、上記第２基準電圧に基づく電圧を上記レギュレータ回路に入力するように制御される構成である。
【０１２１】
これにより、上記の構成による効果に加えて、電力供給開始から第２基準電圧が安定するまでの期間も所定の電圧を出力することが可能となるので、所定の電圧の出力先となるシステムの立ち上げ時間を短縮することが可能となるという効果を奏する。
【０１２２】
また、本発明に係る半導体回路装置は、本発明に係る上記電源装置と、情報を記憶する不揮発性記憶装置と、システムの動作を制御するシステム制御部とを備えた構成である。
【０１２３】
これにより、供給される電力が比較的大きく変動する場合でも、上記したような電源装置によって、精度よく定電圧化された電圧が、不揮発性記憶装置やシステム制御部に供給されるようになる。したがって、これら不揮発性記憶装置やシステム制御部における誤動作が生じることがなく、常に安定した処理動作を行う半導体回路装置を提供することが可能となるという効果を奏する。
【０１２４】
また、本発明に係る半導体回路装置は、上記不揮発性記憶装置が、記憶動作時に用いる基準電圧を生成する基準電圧生成回路を備えているとともに、上記不揮発性記憶装置が備える基準電圧生成回路が、上記電源装置が備える第２基準電圧生成回路としても機能する構成である。
【０１２５】
これにより、上記の構成による効果に加えて、不揮発性記憶装置において一般的に設けられている、精度の高い基準電圧を生成する基準電圧生成回路を、電源装置における第２基準電圧生成回路としても機能させることによって、精度の高い第２基準電圧を生成することが可能となるという効果を奏する。
【０１２６】
また、第２基準電圧生成回路を、不揮発性記憶装置に備えられている既存の基準電圧生成回路によって実現することができるので、開発期間の短縮、開発精度の向上、およびチップ面積の削減によるコストダウンを図ることができるという効果を奏する。
【０１２７】
また、本発明に係る半導体回路装置は、上記電源装置が、第２基準電圧生成回路から出力される第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路をさらに備えており、上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力する構成である。
【０１２８】
これにより、上記の構成による効果に加えて、第３基準電圧生成回路によって、第２基準電圧が第３基準電圧に変換され、この第３基準電圧に基づく電圧がレギュレータ回路に入力されるようにすれば、レギュレータ回路に入力するのに最適な電圧値の第３基準電圧を生成することが可能となるという効果を奏する。
【０１２９】
また、本発明に係る半導体回路装置は、上記システム制御部における処理モードの切り換えタイミングと、上記スイッチング回路が、上記レギュレータ回路に入力する基準電圧を、上記第１基準電圧に基づく電圧から上記第２基準電圧に基づく電圧に切り換えるタイミングとが、それぞれ異なるタイミングとなるように制御される構成である。
【０１３０】
これにより、上記の構成による効果に加えて、誤動作が生じることを防止することができるという効果を奏する。
【０１３１】
また、本発明に係るＩＣカードは、本発明に係る上記半導体回路装置を備えた構成である。
【０１３２】
これにより、例えば、外部の電力供給源からの電力供給が安定しない非接触型ＩＣカードにおいても、ＩＣカード内の各種機能ブロックに対して安定した電圧を供給することが可能となる。したがって、安定動作が保証されたＩＣカードを実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電源装置の概略構成を示すブロック図である。
【図２】上記電源装置が備える第１基準電圧生成回路の構成を示す回路図である。
【図３】上記電源装置が備える第２基準電圧生成回路の構成を示す回路図である。
【図４】上記電源装置が備える第３基準電圧生成回路の構成を示す回路図である。
【図５】上記電源装置が備えるスイッチング信号生成回路の構成を示す回路図である。
【図６】上記電源装置を組み込んだ半導体回路装置の概略構成を示すブロック図である。
【図７】上記半導体回路装置における各種動作のタイミングを示すタイミングチャートである。
【図８】従来の非接触型ＩＣカードおよび端末装置の一構成例を示すブロック図である。
【図９】従来の非接触型ＩＣカードの一構成例を示すブロック図である。
【符号の説明】
１ 電力取得部
２ 第１基準電圧生成回路
３ 第２基準電圧生成回路
４ 第３基準電圧生成回路
５ レギュレータ回路
６ スイッチング信号生成回路
７ スイッチング回路
９ 一次バイアス回路
１０ 定電流回路
１１ 二次バイアス回路
２１ アンテナコイル
２２ ＲＦ部
２３ ＣＰＵ
２９ 不揮発性メモリ部
３０ 電圧制御回路部
３１ 変調回路
３２ 整流回路
３３ 復調回路
３４ クロック抽出回路
３５ パワーオンリセット回路
Claims (14)
- 外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、
上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、
上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、
上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えており、
上記第２基準電圧生成回路が、出力する第２基準電圧の値を微調整する電圧調整手段を備えていることを特徴とする電源装置。 - 上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得することを特徴とする請求項１記載の電源装置。
- 上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっていることを特徴とする請求項１または２記載の電源装置。
- 上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力することを特徴とする請求項１、２、または３記載の電源装置。
- 上記第２基準電圧生成回路が、第２基準電圧の値を決定する閾値の設定が可能な浮遊ゲートを有するＭＯＳトランジスタを備えていることを特徴とする請求項１記載の電源装置。
- 上記スイッチング回路が、上記電力取得部で電力の取得が開始されてから所定の第１の期間においては、上記第１基準電圧に基づく電圧を上記レギュレータ回路に入力し、上記第１の期間後においては、上記第２基準電圧に基づく電圧を上記レギュレータ回路に入力するように制御されることを特徴とする請求項１ないし５のいずれか一項に記載の電源装置。
- 上記電源装置が、上記第２基準電圧生成回路から出力される上記第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路をさらに備えており、上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力することを特徴とする請求項１記載の電源装置。
- 請求項１ないし７のいずれか一項に記載の電源装置と、
情報を記憶する不揮発性記憶装置とを備え、
上記不揮発性記憶装置が、記憶動作時に用いる基準電圧を生成する基準電圧生成回路を備えているとともに、上記不揮発性記憶装置が備える基準電圧生成回路が、上記電源装置が備える第２基準電圧生成回路としても機能することを特徴とする半導体回路装置。 - 上記システム制御部における処理モードの切り換えタイミングと、上記スイッチング回路が、上記レギュレータ回路に入力する基準電圧を、上記第１基準電圧に基づく電圧から上記第２基準電圧に基づく電圧に切り換えるタイミングとが、それぞれ異なるタイミングとなるように制御されることを特徴とする請求項８記載の半導体回路装置。
- 請求項８ないし９のいずれか一項に記載の半導体回路装置を備えたことを特徴とするＩＣカード。
- 外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、
上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、
上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、
上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えており、
上記電力取得部が、外部の電力供給源から出射された電磁波を受信することによって、非接触で電力を取得することを特徴とする電源装置。 - 外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、
上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、
上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、
上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えており、
上記電力取得部、レギュレータ回路、第１基準電圧生成回路、第２基準電圧生成回路、およびスイッチング回路が、すべてＭＯＳプロセスによって作製される構造となっていることを特徴とする電源装置。 - 外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、
上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、
上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、
上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路とを備えており、
上記第１基準電圧生成回路が、電力取得部で取得した電力から１次バイアス電圧を生成する１次バイアス回路と、該１次バイアス電圧に基づいて定電流を生成する定電流回路と、該定電流に基づいて２次バイアス電圧を生成する２次バイアス回路とを備え、２次バイアス電圧を第１基準電圧として出力することを特徴とする電源装置。 - 外部の電力供給源から電力を取得する電力取得部と、入力される基準電圧に基づいて、所定の電圧を生成するレギュレータ回路とを備え、上記レギュレータ回路で生成された所定の電圧を出力する電源装置において、
上記電力取得部で取得した電力に基づいて、第１基準電圧を生成する第１基準電圧生成回路と、
上記レギュレータ回路から出力される所定の電圧に基づいて、第２基準電圧を生成する第２基準電圧生成回路と、
上記第１基準電圧に基づく電圧、および、上記第２基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力するスイッチング回路と、
上記第２基準電圧生成回路から出力される第２基準電圧を、電圧値の異なる第３基準電圧に変換する第３基準電圧生成回路とを備えており、
上記スイッチング回路が、上記第１基準電圧に基づく電圧、および、上記第３基準電圧に基づく電圧のいずれか一方を、基準電圧として上記レギュレータ回路に入力することを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001230504A JP3904860B2 (ja) | 2001-07-30 | 2001-07-30 | 電源装置、半導体回路装置、およびｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001230504A JP3904860B2 (ja) | 2001-07-30 | 2001-07-30 | 電源装置、半導体回路装置、およびｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003044802A JP2003044802A (ja) | 2003-02-14 |
| JP3904860B2 true JP3904860B2 (ja) | 2007-04-11 |
Family
ID=19062704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001230504A Expired - Fee Related JP3904860B2 (ja) | 2001-07-30 | 2001-07-30 | 電源装置、半導体回路装置、およびｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904860B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3871667B2 (ja) * | 2003-08-18 | 2007-01-24 | 松下電器産業株式会社 | 非接触ｉｃカード |
| WO2006117866A1 (ja) * | 2005-04-28 | 2006-11-09 | Hitachi Ulsi Systems Co., Ltd. | Ｉｃタグ |
| CN102171710B (zh) * | 2008-10-02 | 2014-01-08 | 株式会社半导体能源研究所 | 半导体器件及使用该半导体器件的rfid标签 |
| CN102282523A (zh) | 2009-01-16 | 2011-12-14 | 株式会社半导体能源研究所 | 调节器电路以及包含调节器电路的rfid标签 |
| US8803370B2 (en) * | 2010-06-17 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Wireless power feeding system and wireless power feeding method |
-
2001
- 2001-07-30 JP JP2001230504A patent/JP3904860B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003044802A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904859B2 (ja) | パワーオンリセット回路およびこれを備えたｉｃカード | |
| US8138893B2 (en) | Semiconductor integrated circuit device | |
| JP4854604B2 (ja) | 半導体集積回路、それを搭載したカードおよびその動作方法 | |
| JP2007518339A (ja) | 無線周波数認識及び通信素子 | |
| JP4238265B2 (ja) | 半導体集積回路、及びこれを搭載した非接触型情報システム | |
| EP1251458A2 (en) | Semiconductor integrated circuit | |
| Lee et al. | A Fully Integrated HF-Band Passive RFID Tag IC Using 0.18-$\mu\hbox {m} $ CMOS Technology for Low-Cost Security Applications | |
| US6027029A (en) | Smart card capable of adjusting voltages supplied from external device | |
| JP2010092394A (ja) | 半導体装置及びｒｆｉｄタグチップ | |
| US6970690B2 (en) | Data processing apparatus and card-sized data processing device | |
| JP4786316B2 (ja) | 半導体集積回路装置及びそれを用いたｉｃカード | |
| CN101038616B (zh) | 用于非接触式ic卡和射频识别标签芯片的限幅保护电路 | |
| JP4268655B1 (ja) | パワーオンリセット回路及びコンビ型ｉｃカード | |
| KR20010029777A (ko) | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 | |
| US20050277241A1 (en) | Semiconductor device and ic card | |
| JP3904860B2 (ja) | 電源装置、半導体回路装置、およびｉｃカード | |
| JP3929761B2 (ja) | 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびｉｃカード | |
| WO2001001339A1 (en) | Composite ic card | |
| KR100874983B1 (ko) | 태그 칩 및 이의 구동방법 | |
| Najafi et al. | A dual mode EPC Gen 2 UHF RFID transponder in 0.18 μm CMOS | |
| KR100555509B1 (ko) | 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법 | |
| JP2018116479A (ja) | Ｉｃカード | |
| KR20110122767A (ko) | 멀티-칩 카드 | |
| JP2005222278A (ja) | 非接触ｉｃ媒体用インレットおよび非接触ｉｃ媒体ならびにそれを用いた通信システム | |
| JP2001286080A (ja) | 受電回路、無線通信装置及び無線通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3904860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |