Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3915658B2 - 電子部品の製造方法 - Google Patents
[go: Go Back, main page]

JP3915658B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP3915658B2
JP3915658B2 JP2002315462A JP2002315462A JP3915658B2 JP 3915658 B2 JP3915658 B2 JP 3915658B2 JP 2002315462 A JP2002315462 A JP 2002315462A JP 2002315462 A JP2002315462 A JP 2002315462A JP 3915658 B2 JP3915658 B2 JP 3915658B2
Authority
JP
Japan
Prior art keywords
resin
mask
electronic component
wiring pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002315462A
Other languages
English (en)
Other versions
JP2004152930A (ja
Inventor
修 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2002315462A priority Critical patent/JP3915658B2/ja
Publication of JP2004152930A publication Critical patent/JP2004152930A/ja
Application granted granted Critical
Publication of JP3915658B2 publication Critical patent/JP3915658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、電池パック等に用いられる過充電防止回路等を有する電子部品及びその製造方法に関し、詳しくは、配線基板の所定の領域に封止材を被覆させてなる電子部品の製造方法に関する。
【0002】
【従来の技術】
従来より、例えば、電池パックには、過充電及び過放電を防止する電子回路が形成された電子部品を内蔵するものがある。この電子部品は、所定の印刷配線パターンが形成された配線基板の一主面上にICチップやCR部品等のチップ部品が実装されている。 このような電池パックに限定されず、様々な電子機器には、配線基板にチップ部品が実装された電子部品を内蔵している。
【0003】
この電子部品は、配線基板に対してチップ部品(チップ抵抗、チップコンデンサー,FET,IC等)を実装した後、この電子部品を封止樹脂で封止し、これをブレードで切断個片化することにより製造される。いわゆる1枚の配線基板から電子部品の多数個取りを可能とし、これにより生産性の向上を図っている。この製造方法は、チップ・オン・ボード(COB)といわれるものであり、小型・軽量化を図ることができる。
【0004】
COB型の電子部品においては、チップ部品や配線等の防水保護等のため、樹脂による封止処理が行なわれていた。 その樹脂封止処理は、作業性や製造コストの面からエポキシ樹脂等の液状樹脂を使用し、所定の領域に形成するためにメタルマスクを用いた印刷方法やディスペンサーを用いた塗布方法で行なわれていた。この樹脂封止処理は、液状樹脂を使用するため、樹脂メタルマスク内に注入された液状樹脂は、メタルマスクを外すと樹脂を硬化するまでの間に流れ広がる。そこで、液状樹脂の流れを止めるために、従来、封止領域又は非封止領域を取囲むように樹脂材料等で堤防状の囲いを形成した後に樹脂の流れを防止していた(例えば、特許文献1参照)。
【0005】
【特許文献1】
特願2001−223302号
【0006】
【発明が解決しようとする課題】
ところで、従来の樹脂の流れ防止は、単に半田等で形成されたバリア層又は堤防状の層で樹脂の流れを塞き止めるもので、確実に塞き止めるには樹脂がバリア層を乗り越えない高さ(半田の膜厚)又は十分な距離(樹脂塗布位置からバリア層までの距離)が必要とされる。然るに、液状樹脂の流れ防止を確実に行なうためには、半田の厳密な高さ管理が必要であった。また、半田等でのバリア層形成では複雑な形状及び小面積な封止領域を形成することは困難であった。
【0007】
本発明は、このような従来の実情に鑑みて提案されたものであり、確実に液状樹脂の広がりを止めて樹脂封止領域を規制すると共に複雑な形状及び小面積な封止領域を形成することが可能な電子部品の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上述の目的を達成するために、基板上に配線パターンを形成する工程と、上記配線パターンを覆ってレジスト層を形成する工程と、上記レジスト層上に樹脂封止領域を囲むようにレジストパターンを形成する工程と、チップ部品を実装する工程と、マスク開口部が上記レジストパターンで囲まれた領域内に配置されるように樹脂メタルマスクを設置する工程と、上記樹脂メタルマスクのマスク開口部内に液状樹脂を注入する工程と、上記樹脂メタルマスクを除去する工程と、上記液状樹脂を熱硬化する工程と上記基板を所定間隔で個片化する工程とを有することを特徴とするものである。
【0010】
本発明においては、配線基板の所定の樹脂封止領域を囲むように断面形状が略四角形状な凸部または凹部のエッジ部に生ずる表面張力で液状樹脂の流れを抑えるようにしており、樹脂を塞き止める構造ではないので凸部の高さまたは凹部の深さに依存すること無く、樹脂の広がりが確実に樹脂封止領域内に規制される。また、上記凸部または凹部は、レジストで形成されるのでその断面形状がエッジを有する略四角形状で形成され、複雑な形状にも対応可能となる。
【0011】
【発明の実施の形態】
以下、本発明を適用した電子部品及びその製造方法について、図面を参照しながら詳細に説明する。
【0012】
図1は、本発明を適用した電子部品の第1の実施例を示すものである。電子部品10は、配線基板1上には例えば銅等の金属材料からなる配線パターン2が形成されており、この配線パターン2を覆ってレジスト層3が形成されている。レジスト層3は、例えばフォトレジスト等からなるものであり、配線パターン2を腐食等から保護するためや所定の位置に半田を盛るためのものである。このレジスト層3は、基板1上に全面に形成されるが、配線パターン2の接続ランド部等、後述のチップ部品等と電気的接続を図る必要がある部分においては、これを露出させるための開口部が形成されている。
【0013】
そして、この配線パターン2と接続される例えばICなどのチップ部品4が実装され、樹脂5によって封止されている。ここで、樹脂5の両端部には、樹脂封止領域を囲むように断面形状が略四角形状なレジストパターンである凸部6が形成されており、樹脂5はこの凸部6のエッジに作用する表面張力よって広がりが抑えられている。
【0014】
図2は、個片化前の配線基板1の平面図を示す。図2において、樹脂5は実線囲われた領域で、凸部6は実線と点線で囲われた領域である。樹脂5は例えば外部端子との接続端子等の非封止領域7が設けられ、この非封止領域7は凸部6によって形成される。この様にレジストパターンである凸部6は、複雑な封止形状に対応可能である。なお、配線基板1は樹脂5を形成後、スクラブラインAに沿ってカッティングされ個片化することで電子部品10を形成する。
【0015】
次に、電子部品10を作製するための製造方法について説明する。図3(a)〜図3(g)は、本発明を適用した樹脂封止プロセスの一例を示すものである。
【0016】
図3(a)〜図3(b)は、配線基板作製プロセスであり、先ず、図3(a)に示すように、基板11上にCuパターンを配線パターン12として形成する。Cuパターンは、例えば銅張り積層基板を用い、表面の銅箔をフォトリソ技術及びエッチングによりパターニングして形成する。配線パターン12形成後、配線パターン2を覆ってレジスト層13をフォトリソ技術等の手法により形成する。これが1回目のレジスト形成である。レジスト層13には、例えばフォトレジストが用いられ、配線パターン12のランド部等に対応して開口部を形成しておく。
【0017】
次に、図3(c)に示すように、2回目のレジスト形成を行う。この2回目のレジスト形成では、樹脂封止領域に対応して、これを囲む枠状のレジストパターンの凸部14を形成する。したがって、この凸部14には、フォトレジストを用い、フォトリソ技術によりパターニングする。あるいは、印刷技術を利用して形成することもできるが、エッジ形状をシャープなものとするためには、フォトリソ技術によってパターニングすることが好ましい。なお、この凸部14は、例えば厚さ30〜50μm程度、幅0.3mm程度に形成する。また、その形状としては、エッジに生ずる表面張力を大きなものとするため、なるべくシャープな形状であることが好ましい。
【0018】
次いで、図3(d)に示すように、チップ部品15を実装する。チップ部品15としては、ベアチップやCR部品等、回路構成に応じて任意のものを実装すればよい。
【0019】
チップ部品15を実装した後、図3(e)に示すように、樹脂メタルマスク16をセットする。この樹脂メタルマスク16は、樹脂をポッティングするためのマスク開口部16aを有しており、このマスク開口部16aが凸部14の内側に入るように配置する。ここで、樹脂メタルマスク16のマスク開口部16aの高さや開口端から凸部14のエッジまでの距離が重要であり、これを樹脂の粘度に応じて適正な値に設定することが好ましい。例えば、マスク開口部16aの開口端から凸部14の外周エッジまでの距離をL、マスク開口部16aのマスク高さをHとし、液状樹脂の粘度がレベル高さで1.4〜1.9mmであるとき、L≧0.6×Hとすることが好ましい。これにより、樹脂の流れによる広がりを確実に抑えることができる。
尚、上記レベル高さとは、セラミック基板上に0.65gの樹脂を滴下し、100℃の温度で1時間保持し熱硬化後の基板表面からの樹脂の高さのことである。
【0020】
次に、図3(f)に示すように、上記樹脂メタルマスク16のマスク開口部16aに液状樹脂17を注入(ポッティング)する。液状樹脂17としては、例えばエポキシ樹脂等を用いる。
【0021】
続いて、図3(g)に示すように、樹脂メタルマスク16を取り除く。これにより、液状樹脂17が流れ出すが、上記レジストパターン14のエッジに働く表面張力により樹脂17の広がりがここで止まる。この状態で樹脂17を熱硬化し、個片化することで、図1に示す電子部品10が完成する。
【0022】
続いて、本発明の第2実施例について説明する。
図4は、第2の実施例である電子部品20を説明するため図である。尚、図4において、第1の実施例の説明で用いた図1乃至図3に示した構成と同一構成については同一符号を付してその説明を省略する。
【0023】
前記した第1の実施例では、レジスト層3上に形成したレジストパターンの凸部6のエッジに作用する表面張力によって、樹脂5の広がりを抑える構成としていた。これに対して本実施例では、レジスト層3に凹部21を設け、この凹部21のエッジに作用する表面張力によって、樹脂5の広がりを抑える構成としたことを特徴とするものである。
【0024】
電子部品20は、配線基板1上に配線パターン2が形成されており、この配線パターン2を覆ってレジスト層3が形成され、そのレジスト層3の所定の位置に凹部21が形成されている。凹部21は、配線パターン2の接続ランド部等やチップ部品4等と電気的接続を図るための開口部と同時にレジスト層3に形成される。
【0025】
そして、配線パターン2と接続される例えばICなどのチップ部品4が実装され、樹脂5によって封止される。ここで、樹脂5の両端部には、樹脂封止領域を囲むように凹部21が形成されており、樹脂5はこの凹部21のエッジに作用する表面張力によって広がりが抑えられている。
【0026】
次に、電子部品20を作製するための製造方法について説明する。図5(a)〜図5(e)は、本発明を適用した樹脂封止プロセスの一例を示すものである。
【0027】
図5(a)〜図5(b)は、配線基板作製プロセスであり、先ず、図5(a)に示すように、基板11上にCuパターンを配線パターン12として形成する。そして、図5(b)に示すように配線パターン12形成後、配線パターン2を覆って例えばフォトレジストからなるレジスト層13をフォトリソ技術等の手法により形成する。レジスト層13には、配線パターン12のランド部等に対応する開口部と樹脂封止領域に対応し、これを囲む枠状の凹部22を形成する。なお、この凹部22は、例えば深さ(フォトレジストの膜厚に相当)2〜3μm程度、幅0.3mm程度に形成する。また、その形状としては、エッジに生ずる表面張力を大きなものとするため、なるべくシャープな形状であることが好ましい。
【0028】
次いで、図5(c)に示すように、チップ部品15を実装する。チップ部品15としては、ベアチップやCR部品等、回路構成に応じて任意のものを実装すればよい。
【0029】
チップ部品15を実装した後、図3(d)に示すように、樹脂メタルマスク16をセットする。この樹脂メタルマスク16は、樹脂をポッティングするためのマスク開口部16aを有しており、このマスク開口部16aが凹部22の内側に入るように配置する。ここで、樹脂メタルマスク16のマスク開口部16aの高さや開口端から凹部22のエッジまでの距離が重要であり、これを樹脂の粘度に応じて適正な値に設定することが好ましい。例えば、マスク開口部16aの開口端から凹部22の内周エッジまでの距離をL、マスク開口部16aのマスク高さをHとし、液状樹脂の粘度がレベル高さで1.4〜1.9mmであるとき、L≧0.6×Hとすることが好ましい。これにより、凹部22のエッジに作用する表面張力によって樹脂の流れによる広がりを確実に抑えることができる。
【0030】
次に、樹脂メタルマスク16のマスク開口部16aに液状樹脂17を注入(ポッティング)する。液状樹脂17としては、例えばエポキシ樹脂等を用いる。
【0031】
続いて、図5(e)に示すように、樹脂メタルマスク16を取り除く。これにより、液状樹脂17が流れ出すが、上述した凹部22のエッジに作用する表面張力により樹脂17の広がりがここで止まる。この状態で樹脂17を熱硬化し、個片化することで、図1に示す電子部品20が完成する。
【発明の効果】
以上の説明からも明らかなように、本発明によれば、確実に樹脂の流れを抑えて樹脂封止領域を規制することができる。狭い範囲に樹脂をポッティングする場合、いかに流れる部分を抑え込むかが重要になるが、本発明は表面張力をうまく活用したものであり、工程的にも容易であり、有効であり効果も大である。
【図面の簡単な説明】
【図1】本発明を適用した第1の実施例の電子部品の一例を示す断面図である。
【図2】本発明を適用した第1の実施例の個片化前の電子部品を示す平面図である。
【図3】本発明を適用した第1の実施例の製造方法の一例を示す断面図であり、(a)は配線パターン形成工程、(b)はレジスト層形成工程、(c)は凸部形成工程、(d)はチップ部品実装工程、(e)は樹脂メタルマスク設置工程、(f)は液状樹脂注入工程、(g)は樹脂メタルマスク除去及び樹脂硬化工程を示す。
【図4】本発明を適用した第2の実施例の電子部品の一例を示す断面図である。
【図5】本発明を適用した第2の実施例の製造方法の一例を示す断面図であり、(a)は配線パターン形成工程、(b)は凹部形成工程、(c)はチップ部品実装工程、(d)は樹脂メタルマスク設置工程、(e)は樹脂メタルマスク除去及び樹脂硬化工程を示す。
【符号の説明】
1,11 基板
2,12 配線パターン
3,13 レジスト層
4,15 チップ部品
5 樹脂
6,14 凸部
16 樹脂メタルマスク
17 液状樹脂
21,22 凹部

Claims (2)

  1. 基板上に配線パターンを形成する工程と、
    上記配線パターンを覆ってレジスト層を形成する工程と、
    上記レジスト層上に樹脂封止領域を囲むようにレジストパターンを形成する工程と、
    チップ部品を実装する工程と、
    マスク開口部が上記レジストパターンで囲まれた領域内に配置されるように樹脂メタルマスクを設置する工程と、
    上記樹脂メタルマスクのマスク開口部内に液状樹脂を注入する工程と、
    上記樹脂メタルマスクを除去する工程と、
    上記液状樹脂を熱硬化する工程と
    上記基板を所定間隔で個片化する工程と
    を有することを特徴とする電子部品の製造方法。
  2. 上記マスク開口部の開口端からレジストパターンの外周エッジまでの距離をL 、マスク開口部のマスク高さをHとし、液状樹脂の粘度が所定の粘度であるとき、L≧0.6×Hであることを特徴とする請求項1記載の電子部品の製造方法。
JP2002315462A 2002-10-30 2002-10-30 電子部品の製造方法 Expired - Fee Related JP3915658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002315462A JP3915658B2 (ja) 2002-10-30 2002-10-30 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002315462A JP3915658B2 (ja) 2002-10-30 2002-10-30 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004152930A JP2004152930A (ja) 2004-05-27
JP3915658B2 true JP3915658B2 (ja) 2007-05-16

Family

ID=32459453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002315462A Expired - Fee Related JP3915658B2 (ja) 2002-10-30 2002-10-30 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3915658B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021136426A (ja) * 2020-02-25 2021-09-13 甲神電機株式会社 プリント回路基板のコーティング構造
WO2022270971A1 (ko) * 2021-06-24 2022-12-29 엘지이노텍 주식회사 인쇄회로기판 모듈 및 전자장치

Also Published As

Publication number Publication date
JP2004152930A (ja) 2004-05-27

Similar Documents

Publication Publication Date Title
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
KR101578175B1 (ko) 배선 기판 및 반도체 장치
RU2327311C2 (ru) Способ встраивания компонента в основание
JP4533248B2 (ja) 電子装置
JP3694255B2 (ja) Smd部品の構造および製造方法
CN100382285C (zh) 印制电路板及其制造方法以及电子部件
US9591769B2 (en) Module and method for manufacturing the same
JP2001267350A (ja) 半導体装置及びその製造方法
US20090298237A1 (en) Semiconductor module
JP2015133394A (ja) プリント回路板、及びプリント回路板の製造方法
JP2012009745A (ja) 半導体装置及びその製造方法
KR100356323B1 (ko) 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
KR100240916B1 (ko) 회로 기판 및 그 형성 방법
JP2006294701A (ja) 半導体装置及びその製造方法
JP3915658B2 (ja) 電子部品の製造方法
JP4376160B2 (ja) プリント基板及びそのプリント基板を用いた回路ユニット
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JP3650500B2 (ja) 回路基板およびその製造方法
US7049224B2 (en) Manufacturing method of electronic components embedded substrate
KR20110131674A (ko) 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법
KR20060124555A (ko) 반도체 웨이퍼 및 이것에 의해 형성한 반도체 장치
US8143173B2 (en) Method for manufacturing semiconductor device
JP2009135241A (ja) 回路基板、その製造方法、およびそれを用いた半導体装置
KR20080026671A (ko) 회로기판 제조방법 및 이를 구비하는 반도체 패키지제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

R150 Certificate of patent or registration of utility model

Ref document number: 3915658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees