JP3919725B2

JP3919725B2 - Analog output circuit with built-in light receiving element

Info

Publication number: JP3919725B2
Application number: JP2003337420A
Authority: JP
Inventors: 浩久和里田; 明生仲嶋; 教和岡田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-29
Filing date: 2003-09-29
Publication date: 2007-05-30
Anticipated expiration: 2023-09-29
Also published as: JP2005109645A

Description

本発明は、受光素子内蔵アナログ出力回路およびこの受光素子内蔵アナログ出力回路を備えたプリンター機器に関する。 The present invention relates to a light receiving element built-in analog output circuit and a printer device including the light receiving element built-in analog output circuit.

従来、温度依存性を有するアナログ信号を温度補償する回路としては、特開平８−２９２６９号公報に記載されたものがある。 Conventionally, as a circuit for compensating a temperature of an analog signal having temperature dependence, there is one disclosed in Japanese Patent Laid-Open No. 8-29269.

この回路は、入力端子に対を成すように接続された第１の反転増幅回路および第２の反転増幅回路と、上記第１および第２の反転増幅回路の夫々の出力側に接続された分圧回路とから構成されている。上記入力端子には、温度に依存してレベルが変化するアナログ信号が入力される。 This circuit includes a first inverting amplifier circuit and a second inverting amplifier circuit connected to form an input terminal in pairs, and components connected to respective output sides of the first and second inverting amplifier circuits. And a pressure circuit. An analog signal whose level changes depending on temperature is input to the input terminal.

上記第１の反転増幅回路は、上記入力端子に一端が接続された第１の抵抗と、上記第１の抵抗の他端に反転入力端子が接続された第１の差動増幅器と、上記第１の抵抗と上記反転入力端子の間のノードと、上記第１の差動増幅器の出力端子との間に接続されたＰＴＣまたはＮＴＣサーミスタ等からなる帰還抵抗とから構成されている。 The first inverting amplifier circuit includes: a first resistor having one end connected to the input terminal; a first differential amplifier having an inverting input terminal connected to the other end of the first resistor; 1 and a feedback resistor comprising a PTC or NTC thermistor connected between the node between the resistor and the inverting input terminal and the output terminal of the first differential amplifier.

一方、上記第２の反転増幅回路は、上記入力端子に一端が接続された第２の抵抗と、上記第２の抵抗の他端に反転入力端子が接続された第２の差動増幅器と、上記第２の抵抗と上記反転入力端子の間のノードと、上記第２の差動増幅器の出力端子との間に接続された固定抵抗からなる帰還抵抗とから構成されている。 On the other hand, the second inverting amplifier circuit includes a second resistor having one end connected to the input terminal, a second differential amplifier having an inverting input terminal connected to the other end of the second resistor, The feedback resistor comprises a fixed resistor connected between the node between the second resistor and the inverting input terminal and the output terminal of the second differential amplifier.

上記アナログ信号を温度補償する回路は、温度依存性を有するアナログの入力信号に対して、上記一対の第１および第２の増幅回路の出力電圧に互いに逆極性の温度特性をもたせて上記アナログ信号の温度補償を行い、両出力電圧を所定の分圧比（割合）で分圧して出力している。 The circuit for compensating the temperature of the analog signal has a temperature characteristic of opposite polarity to the output voltage of the pair of first and second amplifier circuits with respect to the analog input signal having temperature dependence. The output voltage is divided and output at a predetermined voltage division ratio (ratio).

しかしながら、上記アナログ信号を温度補償する回路では、一対の第１および第２の増幅回路を必要とするので、部品点数が多くなって、上記回路の製造コストの増大を招き、かつ、上記回路の設置スペースが大きくなるという問題がある。
特開平８−２９２６９号公報 However, since the circuit for compensating the temperature of the analog signal requires a pair of first and second amplifier circuits, the number of parts increases, resulting in an increase in manufacturing cost of the circuit, and There is a problem that the installation space becomes large.
JP-A-8-29269

そこで、本発明の課題は、少ない部品点数で構成される温度補償機能を有する受光素子内蔵アナログ出力回路およびこの受光素子内蔵アナログ出力回路を備えたプリンター機器を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a light receiving element built-in analog output circuit having a temperature compensation function constituted by a small number of parts and a printer device including the light receiving element built-in analog output circuit.

上記課題を解決するため、この発明の受光素子内蔵アナログ出力回路は、
第１の受光素子からの電気信号を増幅する第１のプリアンプと、
第２の受光素子からの電気信号を増幅する第２のプリアンプと、
第３の受光素子からの電気信号を増幅する第３のプリアンプと、
第４の受光素子からの電気信号を増幅する第４のプリアンプと、
上記第１のプリアンプからの電気信号と上記第２プリアンプからの電気信号とを比較する第１のコンパレータと、
上記第３のプリアンプからの電気信号と上記第４プリアンプからの電気信号とを比較する第２のコンパレータと、
上記第１のコンパレータからの電気信号と第１の基準電圧とを比較して、第１のアナログ信号を出力する第１の出力回路と、
上記第２のコンパレータからの電気信号と第２の基準電圧とを比較して、第２のアナログ信号を出力する第２の出力回路と、
上記第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路と
を備え、
上記第１の出力回路は、
上記第１のコンパレータの出力端子に接続された反転入力端子と、上記第１の基準電圧が印加される非反転入力端子とを有する第１の差動増幅器と、
上記第１の差動増幅器の出力端子と、上記反転入力端子との間に接続された第１の出力抵抗とからなると共に、
上記第２の出力回路は、
上記第２のコンパレータの出力端子に接続された反転入力端子と、上記第２の基準電圧が印加される非反転入力端子とを有する第２の差動増幅器と、
上記第２の差動増幅器の出力端子と、上記反転入力端子との間に接続された第２の出力抵抗とからなることを特徴としている。 In order to solve the above problems, the analog output circuit with built-in light receiving element of the present invention is:
A first preamplifier for amplifying an electrical signal from the first light receiving element;
A second preamplifier for amplifying an electrical signal from the second light receiving element;
A third preamplifier for amplifying an electrical signal from the third light receiving element;
A fourth preamplifier for amplifying an electric signal from the fourth light receiving element;
A first comparator for comparing the electrical signal from the first preamplifier with the electrical signal from the second preamplifier;
A second comparator for comparing the electrical signal from the third preamplifier with the electrical signal from the fourth preamplifier;
A first output circuit that compares the electrical signal from the first comparator with a first reference voltage and outputs a first analog signal;
A second output circuit that compares the electrical signal from the second comparator with a second reference voltage and outputs a second analog signal;
A first voltage that compensates for the temperature characteristic of the first output circuit is supplied to the first comparator, and a second voltage that compensates for the temperature characteristic of the second output circuit is supplied to the first comparator. e Bei and supplying regulated voltage generating circuit 2 of the comparator,
The first output circuit includes:
A first differential amplifier having an inverting input terminal connected to the output terminal of the first comparator and a non-inverting input terminal to which the first reference voltage is applied;
A first output resistor connected between the output terminal of the first differential amplifier and the inverting input terminal;
The second output circuit includes:
A second differential amplifier having an inverting input terminal connected to the output terminal of the second comparator, and a non-inverting input terminal to which the second reference voltage is applied;
It is characterized by comprising a second output resistor connected between the output terminal of the second differential amplifier and the inverting input terminal .

上記発明によれば、上記第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路を備えるので、上記第１および第２の出力回路が出力する夫々のアナログ出力波形の温度依存性が小さくなり、上記第１および第２の出力回路が出力する夫々のアナログ出力波形のダイナミックレンジを大きくすることができる。このことから、受光素子内蔵アナログ出力回路を低電圧動作させることができて、運転コストを低減できる。 According to the invention, the first voltage for compensating the temperature characteristic of the first output circuit is supplied to the first comparator, and the first voltage for compensating the temperature characteristic of the second output circuit. Since the adjustment voltage generation circuit for supplying the second voltage to the second comparator is provided, the temperature dependency of the respective analog output waveforms output from the first and second output circuits is reduced, and the first and second analog output waveforms are reduced. The dynamic range of each analog output waveform output by the two output circuits can be increased. Therefore, the light receiving element built-in analog output circuit can be operated at a low voltage, and the operation cost can be reduced.

また、上記発明によれば、上記第１および第２のコンパレータに第１および第２の電圧を印加する上記調整電圧生成回路に、温度特性補償機能を兼用させ、上記調整電圧生成回路で、上記第１の出力回路の温度特性を補償すると共に、上記第２の出力回路の温度特性を補償するので、少ない部品点数で温度補償をすることができる。したがって、受光素子内蔵アナログ出力回路の製造コストを低減できると共に、受光素子内蔵アナログ出力回路の設置スペースを低減できる。 According to the invention, the adjustment voltage generation circuit that applies the first and second voltages to the first and second comparators also has a temperature characteristic compensation function, and the adjustment voltage generation circuit Since the temperature characteristic of the first output circuit is compensated and the temperature characteristic of the second output circuit is compensated, the temperature compensation can be performed with a small number of parts. Therefore, the manufacturing cost of the light receiving element built-in analog output circuit can be reduced, and the installation space for the light receiving element built-in analog output circuit can be reduced.

また、上記発明によれば、上記第１の出力回路を上記のような単純な構成で形成できると共に、上記第２の出力回路を上記のような単純な構成で形成できる。 According to the invention , the first output circuit can be formed with the simple configuration as described above, and the second output circuit can be formed with the simple configuration as described above.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１のコンパレータが、第１の定電流回路を備える共に、上記第２のコンパレータは、第２の定電流回路を備え、上記調整電圧生成回路は、上記第１の定電流回路の温度特性を補償することによって、上記第１の出力抵抗の温度特性を補償すると共に、上記第２の定電流回路の温度特性を補償することによって、上記第２の出力抵抗の温度特性を補償することを特徴としている。 In the analog output circuit with a built-in light receiving element according to an embodiment, the first comparator includes a first constant current circuit, and the second comparator includes a second constant current circuit. The generating circuit compensates for the temperature characteristic of the first output resistor by compensating for the temperature characteristic of the first constant current circuit, and compensates for the temperature characteristic of the second constant current circuit, The temperature characteristic of the second output resistance is compensated.

上記実施形態によれば、上記調整電圧生成回路が、上記第１の定電流回路の温度特性を補償することによって、間接的に上記第１の出力抵抗の温度特性を補償すると共に、上記第２の定電流回路の温度特性を補償することによって、間接的に上記第２の出力抵抗の温度特性を補償するので、上記第１および第２の出力回路から出力されたアナログ信号の温度依存性を確実に小さくできる。 According to the embodiment, the adjustment voltage generation circuit compensates the temperature characteristic of the first output resistance indirectly by compensating the temperature characteristic of the first constant current circuit, and the second Since the temperature characteristic of the second output resistor is indirectly compensated by compensating the temperature characteristic of the constant current circuit, the temperature dependence of the analog signals output from the first and second output circuits is reduced. Can be surely small.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の定電流回路が、第１の定電圧源と第１の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有し、かつ、上記第２の定電流回路が、第２の定電圧源と第２の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有することを特徴としている。 In one embodiment of the analog output circuit with a built-in light receiving element, the first constant current circuit is connected between the first constant voltage source and the first resistor so as to cancel each other's internal resistance. The second constant current circuit has a plurality of transistors connected to cancel each other's internal resistance between the second constant voltage source and the second resistor. It is characterized by that.

上記実施形態によれば、上記第１の定電流回路が、第１の定電圧源と上記第１の抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有し、かつ、上記第２の定電流回路が、第２の定電圧源と抵抗との間に、互いの内部抵抗を打ち消すように接続された複数のトランジスタを有するので、上記第１の抵抗を流れると共に、上記第１のコンパレータの出力電流の温度特性を調整する電流の温度特性を、略上記第１の抵抗の温度特性のみに依存させることができると共に、上記第２の抵抗を流れると共に、上記第２のコンパレータの出力電流の温度特性を調整する電流の温度特性を、略上記第２の抵抗の温度特性のみに依存させることができる。したがって、上記第１の抵抗の温度特性を、上記第１の出力抵抗の温度特性に一致させると共に、上記第２の抵抗の温度特性を、上記第２の出力抵抗の温度特性に一致させるだけで、容易に上記第１の出力回路の温度特性を補償できると共に、上記第２の出力回路の温度特性を補償できる。 According to the embodiment, the first constant current circuit has a plurality of transistors connected between the first constant voltage source and the first resistor so as to cancel each other's internal resistance. In addition, since the second constant current circuit includes a plurality of transistors connected so as to cancel each other's internal resistance between the second constant voltage source and the resistor, the second constant current circuit flows through the first resistor. In addition, the temperature characteristic of the current for adjusting the temperature characteristic of the output current of the first comparator can be made substantially dependent only on the temperature characteristic of the first resistor, and the current flows through the second resistor. The temperature characteristic of the current for adjusting the temperature characteristic of the output current of the second comparator can be made to depend only on the temperature characteristic of the second resistor. Therefore, the temperature characteristic of the first resistor is matched with the temperature characteristic of the first output resistor, and the temperature characteristic of the second resistor is matched with the temperature characteristic of the second output resistor. The temperature characteristic of the first output circuit can be easily compensated, and the temperature characteristic of the second output circuit can be compensated easily.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の基準電圧が、上記調整電圧生成回路からの上記第１の電圧を抵抗分割した分圧であり、上記第２の基準電圧が、上記調整電圧生成回路からの第２の電圧を抵抗分割した分圧であることを特徴としている。 In one embodiment of the analog output circuit with a built-in light receiving element, the first reference voltage is a divided voltage obtained by resistively dividing the first voltage from the adjustment voltage generation circuit, and the second reference voltage is The second voltage from the adjustment voltage generation circuit is divided by resistance and is divided.

上記実施形態によれば、上記第１の基準電圧が、上記調整電圧生成回路からの上記第１の電圧を抵抗分割した分圧であり、上記第２の基準電圧が、上記調整電圧生成回路からの第２の電圧を抵抗分割した分圧であるので、上記第１の基準電圧の温度特性を、上記第１の電圧の温度特性に略一致する温度特性に設定できると共に、上記第２の基準電圧の温度特性を、上記第２の電圧の温度特性に略一致させることができる。したがって、第１および第２の出力回路が出力した夫々のアナログ信号の波形の温度によるばらつきを抑制することができて、第１および第２の出力回路が出力した夫々のアナログ信号の温度依存性を小さくできて、夫々のアナログ信号のダイナミックレンジを大きくすることができる。 According to the embodiment, the first reference voltage is a divided voltage obtained by resistance-dividing the first voltage from the adjustment voltage generation circuit, and the second reference voltage is from the adjustment voltage generation circuit. Therefore, the temperature characteristic of the first reference voltage can be set to a temperature characteristic that substantially matches the temperature characteristic of the first voltage, and the second reference voltage is divided. The temperature characteristic of the voltage can be made substantially coincident with the temperature characteristic of the second voltage. Therefore, variation due to the temperature of the waveform of each analog signal output from the first and second output circuits can be suppressed, and the temperature dependence of each analog signal output from the first and second output circuits can be suppressed. The dynamic range of each analog signal can be increased.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の出力抵抗に、バックゲート効果を防止するような電位を付与すると共に、上記第２の出力抵抗に、バックゲート効果を防止するような電位を付与することを特徴としている。 In one embodiment, the analog output circuit with a built-in light receiving element applies a potential to prevent the back gate effect to the first output resistor, and prevents the back gate effect to the second output resistor. Such a potential is applied.

上記実施形態によれば、上記第１の出力抵抗に、バックゲート効果を防止するような電位を付与すると共に、上記第２の出力抵抗に、バックゲート効果を防止するような電位を付与するので、上記第１のアナログ信号と上記第２のアナログ信号にバックゲート効果の影響が及ぶことを防止できる。 According to the embodiment, a potential that prevents the back gate effect is applied to the first output resistor, and a potential that prevents the back gate effect is applied to the second output resistor. It is possible to prevent the back gate effect from affecting the first analog signal and the second analog signal.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１および第２の出力抵抗が、ポリシリコン抵抗であることを特徴としている。 In one embodiment of the analog output circuit with a built-in light receiving element, the first and second output resistors are polysilicon resistors.

上記実施形態によれば、上記第１および第２の出力抵抗を、ポリシリコン抵抗で構成したので、バックゲート効果を抑制できて、上記第１および第２の出力回路が出力した夫々のアナログ信号の波形のダイナミックレンジを大きくできる。 According to the embodiment, since the first and second output resistors are constituted by polysilicon resistors, the back gate effect can be suppressed, and the respective analog signals output by the first and second output circuits. The dynamic range of the waveform can be increased.

また、一実施形態の受光素子内蔵アナログ出力回路は、上記第１の出力抵抗は、複数の第１の抵抗素子からなると共に、上記第２の出力抵抗は、複数の第２の抵抗素子からなり、上記複数の第１の抵抗素子と上記複数の第２の抵抗素子とは、基板上に交互に配列されていることを特徴としている。 In one embodiment of the analog output circuit with a built-in light receiving element, the first output resistor is composed of a plurality of first resistor elements, and the second output resistor is composed of a plurality of second resistor elements. The plurality of first resistance elements and the plurality of second resistance elements are arranged alternately on the substrate.

上記実施形態によれば、上記第１の出力抵抗を構成する複数の第１の抵抗素子と、上記第２の出力抵抗を構成する複数の第２の抵抗素子とを、基板上に交互に配列しているので、受光素子内蔵アナログ出力回路の抵抗のばらつきを低減できる。 According to the embodiment, the plurality of first resistance elements constituting the first output resistance and the plurality of second resistance elements constituting the second output resistance are alternately arranged on the substrate. Therefore, variation in resistance of the analog output circuit with a built-in light receiving element can be reduced.

また、この発明のプリンター機器は、上記発明の受光素子内蔵アナログ出力回路を備えることを特徴としている。 According to another aspect of the present invention, there is provided a printer apparatus comprising the light receiving element built-in analog output circuit according to the present invention.

上記発明のプリンター機器によれば、上記発明の受光素子内蔵アナログ出力回路を備えているので、低電圧駆動することができて、運転コストを抑制できる。 According to the printer device of the present invention, since it includes the light receiving element built-in analog output circuit of the present invention, it can be driven at a low voltage and the operating cost can be suppressed.

本発明の受光素子内蔵アナログ出力回路によれば、第１の出力回路の温度特性を補償するような第１の電圧を上記第１のコンパレータに供給すると共に、上記第２の出力回路の温度特性を補償するような第２の電圧を上記第２のコンパレータに供給する調整電圧生成回路を備えるので、上記第１および第２の出力回路が出力する夫々のアナログ出力波形の温度依存性を小さくできて、第１および第２のアナログ信号のダイナミックレンジを大きくすることができて、受光素子内蔵アナログ出力回路を低電圧動作させることができる。したがって、運転コストを低減できる。 According to the analog output circuit with a built-in light receiving element of the present invention, the first voltage for compensating the temperature characteristic of the first output circuit is supplied to the first comparator, and the temperature characteristic of the second output circuit is provided. Since the adjustment voltage generating circuit for supplying the second voltage for compensating for the above to the second comparator is provided, the temperature dependence of the respective analog output waveforms output from the first and second output circuits can be reduced. Thus, the dynamic range of the first and second analog signals can be increased, and the light receiving element built-in analog output circuit can be operated at a low voltage. Therefore, the operation cost can be reduced.

また、上記発明によれば、第１および第２のコンパレータに第１および第２の電圧を印加する上記調整電圧生成回路に、温度特性補償機能を兼用させ、上記調整電圧生成回路で、上記第１の出力回路の温度特性を補償すると共に、上記第２の出力回路の温度特性を補償するので、少ない部品点数で温度補償をすることができて、受光素子内蔵アナログ出力回路の製造コストを低減できて、受光素子内蔵アナログ出力回路の設置スペースを低減できる。 According to the invention, the adjustment voltage generation circuit that applies the first and second voltages to the first and second comparators is also used as a temperature characteristic compensation function. Compensates the temperature characteristics of the first output circuit and the temperature characteristics of the second output circuit, so that temperature compensation can be performed with a small number of parts, and the manufacturing cost of the analog output circuit with a built-in light receiving element can be reduced. This reduces the installation space for the analog output circuit with built-in light receiving element.

以下、本発明を図示の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

図１に、この発明の一実施形態の受光素子内蔵アナログ出力回路のブロック図と、この受光素子内蔵アナログ出力回路から出力されるアナログ波形の一例を示す。 FIG. 1 shows a block diagram of a light receiving element built-in analog output circuit according to an embodiment of the present invention, and an example of an analog waveform output from the light receiving element built-in analog output circuit.

この受光素子内蔵アナログ出力回路は、第１の受光素子としての第１のフォトダイオード１と、第１のフォトダイオード１からの電気信号を受けて、この電気信号を増幅する第１のプリアンプ２とを備える。上記第１のプリアンプ２は、非反転入力端子が第１のフォトダイオード１のカソードに接続されると共に、反転入力端子が第１のフォトダイオード１のアノードに接続されている第１の演算増幅器３と、アノードが第１のフォトダイオード１のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第１の演算増幅器３の出力端子されている第１のダイオード４と、上記ノードと第１の演算増幅器３の出力端子との間に接続された第１のキャパシタンス５とから成っている。上記第１のダイオード４と第１のキャパシタンス５は、上記ノードと上記出力端子との間に並列に接続されている。 The light receiving element built-in analog output circuit includes a first photodiode 1 as a first light receiving element, and a first preamplifier 2 that receives an electric signal from the first photodiode 1 and amplifies the electric signal. Is provided. The first preamplifier 2 includes a first operational amplifier 3 having a non-inverting input terminal connected to the cathode of the first photodiode 1 and an inverting input terminal connected to the anode of the first photodiode 1. A first diode 4 whose anode is connected to a node between the cathode of the first photodiode 1 and the non-inverting input terminal, and whose cathode is the output terminal of the first operational amplifier 3; It consists of a first capacitance 5 connected between the node and the output terminal of the first operational amplifier 3. The first diode 4 and the first capacitance 5 are connected in parallel between the node and the output terminal.

また、この受光素子内蔵アナログ出力回路は、第２の受光素子としての第２のフォトダイオード７と、第２のフォトダイオード７からの電気信号を受けて、この電気信号を増幅する第２のプリアンプ８とを備える。上記第２のプリアンプ８は、非反転入力端子が第２のフォトダイオード７のカソードに接続されると共に、反転入力端子が第２のフォトダイオード７のアノードに接続されている第２の演算増幅器９と、アノードが第２のフォトダイオード７のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第２の演算増幅器９の出力端子に接続されている第１のダイオード１０と、上記ノードと第２の演算増幅器９の出力端子との間に接続された第１のキャパシタンス１１とから成っている。上記第１のダイオード１０と第１のキャパシタンス１１は、上記ノードと上記出力端子との間に並列に接続されている。 The analog output circuit with a built-in light receiving element includes a second photodiode 7 as a second light receiving element, and a second preamplifier that receives the electric signal from the second photodiode 7 and amplifies the electric signal. 8. The second preamplifier 8 includes a second operational amplifier 9 having a non-inverting input terminal connected to the cathode of the second photodiode 7 and an inverting input terminal connected to the anode of the second photodiode 7. And a first diode 10 whose anode is connected to the node between the cathode of the second photodiode 7 and the non-inverting input terminal and whose cathode is connected to the output terminal of the second operational amplifier 9. And a first capacitance 11 connected between the node and the output terminal of the second operational amplifier 9. The first diode 10 and the first capacitance 11 are connected in parallel between the node and the output terminal.

また、この受光素子内蔵アナログ出力回路は、第３の受光素子としての第３のフォトダイオード１３と、第３のフォトダイオード１３からの電気信号を受けて、この電気信号を増幅する第３のプリアンプ１４とを備える。上記第２のプリアンプ１４は、非反転入力端子が第３のフォトダイオード１３のカソードに接続されると共に、反転入力端子が第３のフォトダイオード１３のアノードに接続されている第３の演算増幅器１５と、アノードが第３のフォトダイオード１３のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第３の演算増幅器１５の出力端子に接続されている第３のダイオード１６と、上記ノードと第３の演算増幅器１５の出力端子との間に接続された第３のキャパシタンス１７とから成っている。上記第３のダイオード１６と第３のキャパシタンス１７は、上記ノードと上記出力端子との間に並列に接続されている。 The analog output circuit with a built-in light receiving element receives a third photodiode 13 as a third light receiving element, and a third preamplifier that receives the electric signal from the third photodiode 13 and amplifies the electric signal. 14. The second preamplifier 14 has a non-inverting input terminal connected to the cathode of the third photodiode 13 and an inverting input terminal connected to the anode of the third photodiode 13. And a third diode 16 having an anode connected to the node between the cathode of the third photodiode 13 and the non-inverting input terminal, and a cathode connected to the output terminal of the third operational amplifier 15. And a third capacitance 17 connected between the node and the output terminal of the third operational amplifier 15. The third diode 16 and the third capacitance 17 are connected in parallel between the node and the output terminal.

また、この受光素子内蔵アナログ出力回路は、第４の受光素子としての第４のフォトダイオード１９と、第４のフォトダイオード１９からの電気信号を受けて、この電気信号を増幅する第４のプリアンプ２０とを備える。上記第４のプリアンプ２０は、非反転入力端子が第４のフォトダイオード１９のカソードに接続されると共に、反転入力端子が第４のフォトダイオード１９のアノードに接続されている第４の演算増幅器２１と、アノードが第４のフォトダイオード１９のカソードと上記非反転入力端子との間のノードに接続されると共に、カソードが第４の演算増幅器２１の出力端子に接続されている第４のダイオード２２と、上記ノードと第４の演算増幅器２１の出力端子との間に接続された第４のキャパシタンス２３とから成っている。上記第４のダイオード２２と第４のキャパシタンス２３は、上記ノードと上記出力端子との間に並列に接続されている。 The analog output circuit with a built-in light receiving element includes a fourth photodiode 19 as a fourth light receiving element, and a fourth preamplifier for receiving the electric signal from the fourth photodiode 19 and amplifying the electric signal. 20. The fourth preamplifier 20 has a non-inverting input terminal connected to the cathode of the fourth photodiode 19, and an inverting input terminal connected to the anode of the fourth photodiode 19. And a fourth diode 22 having an anode connected to a node between the cathode of the fourth photodiode 19 and the non-inverting input terminal and a cathode connected to the output terminal of the fourth operational amplifier 21. And a fourth capacitance 23 connected between the node and the output terminal of the fourth operational amplifier 21. The fourth diode 22 and the fourth capacitance 23 are connected in parallel between the node and the output terminal.

上記第１乃至第４のフォトダイオード１,７,１３,１９は、同一のフォトダイオードであり、上記第１乃至第４の演算増幅器３,９,１５,２１は、同一の演算増幅器である。また、上記第１乃至第４のダイオード４,１０,１６,２２は、同一のダイオードであり、上記第１乃至第４のキャパシタンス５,１１,１７,２３は、同一のキャパシタンスである。 The first to fourth photodiodes 1, 7, 13, and 19 are the same photodiode, and the first to fourth operational amplifiers 3, 9, 15, and 21 are the same operational amplifier. The first to fourth diodes 4, 10, 16, and 22 are the same diode, and the first to fourth capacitances 5, 11, 17, and 23 are the same capacitance.

また、この受光素子内蔵アナログ出力回路は、第１のコンパレータの一例としてのｇｍアンプである第５の演算増幅器３０と、第５の演算増幅器３０と同一の演算増幅器から構成される第２のコンパレータの一例としてのｇｍアンプである第６の演算増幅器３１と、第５の演算増幅器３０と第６の演算増幅器３１に調整電圧Ｖ_Ｓを夫々印加する調整電圧生成回路３５とを備える。 The light receiving element built-in analog output circuit includes a fifth operational amplifier 30 that is a gm amplifier as an example of the first comparator, and a second comparator that includes the same operational amplifier as the fifth operational amplifier 30. As an example, a sixth operational amplifier 31 that is a gm amplifier, a fifth operational amplifier 30, and an adjustment voltage generation circuit 35 that applies the adjustment voltage V _S to the sixth operational amplifier 31, respectively.

上記第５の演算増幅器３０の非反転入力素子は、第１の演算増幅器３の出力端子に接続され、第５の演算増幅器３０の反転入力素子は、第２の演算増幅器９の出力端子に接続されている。また、上記第６の演算増幅器３１の非反転入力端子は、第３の演算増幅器１５の出力端子に接続され、第６の演算増幅器３１の反転入力端子は、第４の演算増幅器２１の出力端子に接続されている。 The non-inverting input element of the fifth operational amplifier 30 is connected to the output terminal of the first operational amplifier 3, and the inverting input element of the fifth operational amplifier 30 is connected to the output terminal of the second operational amplifier 9. Has been. The non-inverting input terminal of the sixth operational amplifier 31 is connected to the output terminal of the third operational amplifier 15, and the inverting input terminal of the sixth operational amplifier 31 is the output terminal of the fourth operational amplifier 21. It is connected to the.

上記第５の演算増幅器３０は、第１の演算増幅器３の出力側の電圧と、第２の演算増幅器９の出力側の電圧とを比較して、第１の演算増幅器３の出力側の電圧が第２の演算増幅器９の出力側の電圧よりも大きい場合と、第２の演算増幅器９の出力側の電圧が、第１の演算増幅器３の出力側の電圧よりも大きい場合で、異なる電気信号を出力するようになっている。 The fifth operational amplifier 30 compares the voltage on the output side of the first operational amplifier 3 with the voltage on the output side of the second operational amplifier 9 to determine the voltage on the output side of the first operational amplifier 3. Is different from the voltage on the output side of the second operational amplifier 9 and the voltage on the output side of the second operational amplifier 9 is different from the voltage on the output side of the first operational amplifier 3. A signal is output.

また、上記第６の演算増幅器３１は、第３の演算増幅器１５の出力側の電圧と、第４の演算増幅器２１の出力側の電圧とを比較して、第３の演算増幅器１５の出力側の電圧が第４の演算増幅器２１の出力側の電圧よりも大きい場合と、第４の演算増幅器２１の出力側の電圧が、第３の演算増幅器１５の出力側の電圧よりも大きい場合で、異なる電気信号を出力するようになっている。 Further, the sixth operational amplifier 31 compares the voltage on the output side of the third operational amplifier 15 with the voltage on the output side of the fourth operational amplifier 21, and outputs the output side of the third operational amplifier 15. Is larger than the voltage on the output side of the fourth operational amplifier 21, and the voltage on the output side of the fourth operational amplifier 21 is larger than the voltage on the output side of the third operational amplifier 15. Different electrical signals are output.

また、図示しないが、上記第５の演算増幅器３０は、第５の演算増幅器３０から出力される出力電流の温度特性を調整する第１の調整電圧生成回路を備え、第６の演算増幅器３１は、第６の演算増幅器３１から出力される出力電流の温度特性を調整する第２の調整電圧生成回路を備える。この実施形態では、上記第１の調整電圧生成回路と上記第２の調整電圧生成回路は、同一回路となっている。 Although not shown, the fifth operational amplifier 30 includes a first adjustment voltage generation circuit that adjusts the temperature characteristics of the output current output from the fifth operational amplifier 30, and the sixth operational amplifier 31 includes The second adjustment voltage generation circuit that adjusts the temperature characteristic of the output current output from the sixth operational amplifier 31 is provided. In this embodiment, the first adjustment voltage generation circuit and the second adjustment voltage generation circuit are the same circuit.

また、上記調整電圧生成回路３５は、電源電圧Ｖ_ｃｃを調整電圧Ｖ_Ｓに変換して、この調整電圧Ｖ_Ｓを、第５の演算増幅器３０および第６の演算増幅器３１に印加している。このように、この受光素子内蔵アナログ出力回路では、第５の演算増幅器３０に印加される第１の電圧と、第６の演算増幅器３１に印加される第２の電圧が、同一の調整電圧Ｖ_Ｓに設定されている。 The adjustment voltage generation circuit 35 converts the power supply voltage V _cc into the adjustment voltage V _S and applies the adjustment voltage V _S to the fifth operational amplifier 30 and the sixth operational amplifier 31. As described above, in this analog output circuit with a built-in light receiving element, the first voltage applied to the fifth operational amplifier 30 and the second voltage applied to the sixth operational amplifier 31 are the same adjustment voltage V. _S is set.

また、この受光素子内蔵アナログ出力回路は、第１の出力回路４０と第２の出力回路５０とを備える。 The light receiving element built-in analog output circuit includes a first output circuit 40 and a second output circuit 50.

上記第１の出力回路４０は、第７の演算増幅器４１と、第１の出力抵抗４２と、第１の基準電圧４３とから成り、第２の出力回路５０は、第８の演算増幅器５１と、第２の出力抵抗５２と、第２の基準電圧５３とから成る。 The first output circuit 40 includes a seventh operational amplifier 41, a first output resistor 42, and a first reference voltage 43. The second output circuit 50 includes an eighth operational amplifier 51 and , A second output resistor 52 and a second reference voltage 53.

上記第７の演算増幅器４１の反転入力端子は、第５の演算増幅器３０の出力端子に接続されており、第７の演算増幅器４１の非反転入力端子は、負極側がグランドに接続された第１の基準電圧４３の正極側に接続されている。また、上記第１の出力抵抗４２は、第５の演算増幅器３０の出力端子と第７の演算増幅器４１の反転入力端子との間のノードと、第７の演算増幅器４１の出力端子との間に接続されている。 The inverting input terminal of the seventh operational amplifier 41 is connected to the output terminal of the fifth operational amplifier 30, and the non-inverting input terminal of the seventh operational amplifier 41 is the first whose negative side is connected to the ground. The reference voltage 43 is connected to the positive electrode side. The first output resistor 42 is between the node between the output terminal of the fifth operational amplifier 30 and the inverting input terminal of the seventh operational amplifier 41 and the output terminal of the seventh operational amplifier 41. It is connected to the.

上記第８の演算増幅器５１の反転入力端子は、第６の演算増幅器３１の出力端子に接続されており、第８の演算増幅器５１の非反転入力端子は、負極側がグランドに接続された第２の基準電圧５３の正極側に接続されている。また、上記第２の出力抵抗５２は、第６の演算増幅器３１の出力端子と第８の演算増幅器５１の反転入力端子との間のノードと、第８の演算増幅器５１の出力端子との間に接続されている。 The inverting input terminal of the eighth operational amplifier 51 is connected to the output terminal of the sixth operational amplifier 31, and the non-inverting input terminal of the eighth operational amplifier 51 is the second whose negative side is connected to the ground. The reference voltage 53 is connected to the positive electrode side. The second output resistor 52 is between the node between the output terminal of the sixth operational amplifier 31 and the inverting input terminal of the eighth operational amplifier 51 and the output terminal of the eighth operational amplifier 51. It is connected to the.

尚、図１において、６０,６１,６２,６３は、テスト端子となっている。 In FIG. 1, reference numerals 60, 61, 62 and 63 are test terminals.

上記構成において、上記第１のフォトダイオード１が光信号Ｐ１を受けると共に、第２のフォトダイオード７が光信号Ｐ２を受けると、光信号Ｐ１が、第１のフォトダイオード１で電気信号に変えられて、この電気信号が第１のプリアンプ２で増幅されると共に、光信号Ｐ２が、第２のフォトダイオード７で電気信号に変えられて、この電気信号が第２のプリアンプ８で増幅される。 In the above configuration, when the first photodiode 1 receives the optical signal P1 and the second photodiode 7 receives the optical signal P2, the optical signal P1 is converted into an electrical signal by the first photodiode 1. The electric signal is amplified by the first preamplifier 2, and the optical signal P <b> 2 is converted into an electric signal by the second photodiode 7, and the electric signal is amplified by the second preamplifier 8.

第１のプリアンプ２で増幅された電気信号と、第２のプリアンプ８で増幅された電気信号が、第１のコンパレータとしての第５の演算増幅器３０に出力されると、第５の演算増幅器３０は、第１のプリアンプ２で増幅された電気信号が、第２のプリアンプ８で増幅された電気信号よりも大きい場合と、第２のプリアンプ８で増幅された電気信号が第１のプリアンプ２で増幅された電気信号よりも大きい場合とで、符号が反対の電気信号を出力する。尚、上記調整電圧生成回路３５から印加される調整電圧Ｖ_Ｓは、第５の演算増幅器３０から出力される電流の絶対値を所定値に調整する役割を担っている。 When the electrical signal amplified by the first preamplifier 2 and the electrical signal amplified by the second preamplifier 8 are output to the fifth operational amplifier 30 as the first comparator, the fifth operational amplifier 30 In the case where the electric signal amplified by the first preamplifier 2 is larger than the electric signal amplified by the second preamplifier 8, the electric signal amplified by the second preamplifier 8 is converted by the first preamplifier 2. An electric signal having an opposite sign is output when the electric signal is larger than the amplified electric signal. The adjustment voltage V _S applied from the adjustment voltage generation circuit 35 plays a role of adjusting the absolute value of the current output from the fifth operational amplifier 30 to a predetermined value.

上記第５の演算増幅器３０からの電気信号が上記第１の出力回路３０に出力されると、上記第１の出力回路３０は、この電気信号を第１の基準電圧４３からの電気信号と比較して、第５の演算増幅器３０からの電気信号が第１の基準電圧４３からの電気信号よりも大きい場合と小さい場合とで異なるアナログ信号を出力するようになっている。 When the electrical signal from the fifth operational amplifier 30 is output to the first output circuit 30, the first output circuit 30 compares the electrical signal with the electrical signal from the first reference voltage 43. Thus, different analog signals are output depending on whether the electrical signal from the fifth operational amplifier 30 is larger or smaller than the electrical signal from the first reference voltage 43.

尚、図１に示す回路の下半分は上半分と同等であり、今説明した図１に示す回路の上半分と同じ動作を行うものである。また、図１にαで示すアナログ波形は、第１の出力回路４０が出力する第１のアナログ信号の出力信号波形の一例であり、図１にβで示すアナログ波形は、第２の出力回路５０が出力する第２のアナログ信号の出力信号波形の一例である。この例では、図１にαで示すアナログ波形の位相と、βで示すアナログ波形の位相とは、π／２（ラジアン）ずれている。 The lower half of the circuit shown in FIG. 1 is equivalent to the upper half, and performs the same operation as the upper half of the circuit shown in FIG. 1 is an example of the output signal waveform of the first analog signal output from the first output circuit 40, and the analog waveform indicated by β in FIG. 1 is the second output circuit. It is an example of the output signal waveform of the 2nd analog signal which 50 outputs. In this example, the phase of the analog waveform indicated by α in FIG. 1 is shifted from the phase of the analog waveform indicated by β by π / 2 (radian).

図２（Ａ）は、第１の出力回路（または第２の出力回路）の他の例を示す図であり、図２（Ｂ）は、第１のコンパレータ（または第２のコンパレータ）が備える定電流回路の一例を示す図である。図２（Ａ）に示す第１の出力回路と図２（Ｂ）に示す定電流回路は、同一の受光素子内蔵アナログ出力回路で用いられている。 FIG. 2A is a diagram illustrating another example of the first output circuit (or the second output circuit), and FIG. 2B is provided in the first comparator (or the second comparator). It is a figure which shows an example of a constant current circuit. The first output circuit shown in FIG. 2A and the constant current circuit shown in FIG. 2B are used in the same light receiving element built-in analog output circuit.

図２（Ａ）に示す第１の出力回路６５は、可変の第１の基準電圧６６を有している。 A first output circuit 65 shown in FIG. 2A has a variable first reference voltage 66.

また、図２（Ｂ）に示す定電流回路７０は、抵抗７１を介して調整電圧生成回路が出力する調整電圧Ｖｓに接続されたコレクタを有すると共に、グランドに接続されたエミッタを有し、かつ、ベースとコレクタが接続されたＮＰＮトランジスタ７３を備えている。 The constant current circuit 70 shown in FIG. 2B has a collector connected to the adjustment voltage Vs output from the adjustment voltage generation circuit via the resistor 71, an emitter connected to the ground, and , An NPN transistor 73 having a base and a collector connected to each other is provided.

上記抵抗７１を流れる電流である図２（Ｂ）に示すＩ１は、図２（Ａ）に示す第１の出力回路６５に流入する電流Ｉｇｍを構成する（調整できる）基準の電流となっている。電流の値を、電流Ｉ１_ｖａｌとした場合、電流Ｉ１_ｖａｌは、Ｉ１_ｖａｌ＝（Ｖｓ−Ｖｂｅ）／Ｒ１（ここで、ＶｂｅはＮＰＮトランジスタ７３のベース−エミッタ間の電位差を示し、Ｒ１は抵抗７１の値を示す）となり、Ｉ１の温度特性は、抵抗７１の温度特性（抵抗の温度特性を温度による抵抗値の変動と定義する）に依存することになる。このため、＋の温度特性を有する調整電圧Ｖｓを採用（今の場合＋の温度特性を有するＶｂｅを採用している）すると共に、図２（Ａ）に６７で示す第１の出力抵抗と図２（Ｂ）に７１で示す抵抗を、同じ種類の抵抗（同じ温度係数を有する抵抗）にすることによって、第１の出力回路６０が出力する第１のアナログ信号のばらつきを抑制することができて、第１の出力回路６０が出力する第１のアナログ信号の温度特性を補償することができる。尚、上記＋の温度特性は、温度が上昇するに従って、Ｖｂｅが増大する特性をいう。 I1 shown in FIG. 2B, which is a current flowing through the resistor 71, is a reference current constituting (adjustable) the current Igm flowing into the first output circuit 65 shown in FIG. 2A. . If the value of the current, and the current _{I1 val,} current _{I1 val} _is the I1 val = (Vs-Vbe) / R1 ( where, Vbe is the base of the NPN transistor 73 - shows the potential difference between the emitter, R1 the resistance 71 The temperature characteristic of I1 depends on the temperature characteristic of the resistor 71 (the temperature characteristic of the resistor is defined as a change in the resistance value due to temperature). Therefore, the adjustment voltage Vs having the + temperature characteristic is adopted (in this case, Vbe having the + temperature characteristic is adopted), and the first output resistance indicated by 67 in FIG. By making the resistance indicated by 71 in 2 (B) the same type of resistance (resistance having the same temperature coefficient), variation in the first analog signal output by the first output circuit 60 can be suppressed. Thus, the temperature characteristic of the first analog signal output from the first output circuit 60 can be compensated. The + temperature characteristic is a characteristic in which Vbe increases as the temperature increases.

尚、図２（Ｂ）においては、ベースとコレクタが接続されたＮＰＮトランジスタ７３を１段構成にしたが、ベースとコレクタが接続されたＮＰＮトランジスタを２段等、多段構成にしても良く、第１の出力回路に流入する電流を構成する基準の電流の温度特性を２段等、多段のＶｂｅの温度特性にしても良い。 In FIG. 2B, the NPN transistor 73 having the base and the collector connected to each other has a single-stage configuration, but the NPN transistor having the base and the collector connected to each other may have a multi-stage configuration such as two stages. The temperature characteristic of the reference current constituting the current flowing into one output circuit may be the temperature characteristic of multistage Vbe such as two stages.

図３（Ａ）は、図１に示す調整電圧生成回路の一例であるバンドギャップを利用した調整電圧生成回路であり、図３（Ｂ）は、第１のコンパイラ（または第２のコンパイラ）が備える定電流回路の他の例を示す図である。図３（Ａ）に示す調整電圧生成回路と図３（Ｂ）に示す定電流回路は、同一の受光素子内蔵アナログ出力回路で用いられている。 3A is an adjustment voltage generation circuit using a band gap, which is an example of the adjustment voltage generation circuit shown in FIG. 1, and FIG. 3B is a diagram illustrating the first compiler (or the second compiler). It is a figure which shows the other example of the constant current circuit provided. The adjustment voltage generation circuit shown in FIG. 3A and the constant current circuit shown in FIG. 3B are used in the same light receiving element built-in analog output circuit.

図３（Ａ）に示す調整電圧生成回路において、１０１,１０２,１０８,１０９および１１３は、ＮＰＮトランジスタ、１０６,１０７および１１５は、ＰＮＰトランジスタ、１０５は、定電流源、１０３,１１０,１１３,１２１および１２２は、抵抗、１１１は、キャパシタンス、１２８は、演算増幅器である。 3A, reference numerals 101, 102, 108, 109 and 113 are NPN transistors, 106, 107 and 115 are PNP transistors, 105 is a constant current source, 103, 110, 113, 121 and 122 are resistors, 111 is a capacitance, and 128 is an operational amplifier.

上記ＮＰＮトランジスタ１０１のベースとコレクタは接続されており、ＰＮＰトランジスタ１０６のベースとコレクタは接続されている。上記ＮＰＮトランジスタ１０１とＮＰＮトランジスタ１０２は、電流ミラー回路を構成すると共に、ＰＮＰトランジスタ１０６とＰＮＰトランジスタ１０７は、電流ミラー回路を構成している。 The base and collector of the NPN transistor 101 are connected, and the base and collector of the PNP transistor 106 are connected. The NPN transistor 101 and the NPN transistor 102 constitute a current mirror circuit, and the PNP transistor 106 and the PNP transistor 107 constitute a current mirror circuit.

図３（Ｂ）にＩ２で示す電流の電流値で、受光素子内蔵アナログ出力回路の第１のコンパイラ（または第２のコンパイラ）の出力電流を調整するようになっており、受光素子内蔵アナログ出力回路の第１のコンパイラ（または第２のコンパイラ）の出力電流の値は、上記Ｉ２の値によって、受光素子内蔵アナログ出力回路の第１の出力抵抗（図１参照）と第２の出力抵抗（図１参照）の温度特性を補償する値に調整されている。 The output current of the first compiler (or the second compiler) of the light receiving element built-in analog output circuit is adjusted by the current value indicated by I2 in FIG. The value of the output current of the first compiler (or the second compiler) of the circuit depends on the value of I2, and the first output resistance (see FIG. 1) and the second output resistance (see FIG. 1) of the light receiving element built-in analog output circuit. It is adjusted to a value that compensates for the temperature characteristic of FIG.

図３（Ａ）に示す調整電圧生成回路は、図３（Ｂ）に示す定電流回路の上記Ｉ２の値を維持することができる第１の電圧（または第２の電圧）Ｖ_Ｓを、第１および第２のコンパイラに印加するようになっている。すなわち、上記第１の電圧（または第２の電圧）Ｖ_Ｓは、上記Ｉ２の温度特性を補償することによって間接的に第１の出力抵抗（または第２の出力抵抗）の温度特性を補償するようになっている。 The adjustment voltage generation circuit shown in FIG. 3A uses the first voltage (or second voltage) V _S that can maintain the value of I2 of the constant current circuit shown in FIG. This is applied to the first and second compilers. That is, the first voltage (or the second voltage) V _S indirectly compensates for the temperature characteristic of the first output resistor (or the second output resistor) by compensating the temperature characteristic of the I2. It is like that.

詳細には、図３に示す抵抗１２１および１２２の値を、上記Ｉ２と同じ温度特性で変化させるようにする。そして、図３にＶ１で示す、抵抗１２１と１２２に分圧された電圧の温度特性を、上記Ｉ２と同じ温度特性に設定し、更に、この上記Ｉ２と同じ温度特性を有する電圧Ｖ１の温度特性を、ＮＰＮトランジスタ１０９,ＰＮＰトランジスタ１０７およびＮＰＮトランジスタ１１３を介してＰＮＰトランジスタ１１５のコレクタ電位である第１の電圧（または第２の電圧）Ｖ_Ｓの温度特性に反映させるようになっている。このようにして、第１の電圧（または第２の電圧）Ｖ_Ｓの温度特性を調整することにより、Ｉ２の温度特性を補償して、間接的に第１の出力抵抗（図１参照）（または第２の出力抵抗（図１参照））の温度特性を補償して、第１の出力回路（または第２の出力回路）から出力される第１のアナログ信号（または第２のアナログ信号）の振幅の温度による変動を極小にしている。 Specifically, the values of the resistors 121 and 122 shown in FIG. 3 are changed with the same temperature characteristics as the above I2. Then, the temperature characteristic of the voltage divided by the resistors 121 and 122 shown by V1 in FIG. 3 is set to the same temperature characteristic as the above I2, and further the temperature characteristic of the voltage V1 having the same temperature characteristic as the above I2 the, so as to reflect the temperature characteristics of the NPN transistor 109, a first voltage through the PNP transistor 107 and NPN transistor 113 is a collector potential of the PNP transistor 115 (or the second voltage) _{V S.} In this way, by adjusting the temperature characteristic of the first voltage (or second voltage) V _S , the temperature characteristic of I2 is compensated, and the first output resistance (see FIG. 1) indirectly (see FIG. 1) Alternatively, the first analog signal (or the second analog signal) output from the first output circuit (or the second output circuit) is compensated for the temperature characteristic of the second output resistor (see FIG. 1). Fluctuation due to temperature is minimized.

図４は、第１のコンパレータが備える定電流回路の他の例を示す図である。図示しないが、第２のコンパレータが備える定電流回路は、第１のコンパレータが備える定電流回路と同等である。 FIG. 4 is a diagram illustrating another example of the constant current circuit included in the first comparator. Although not shown, the constant current circuit included in the second comparator is equivalent to the constant current circuit included in the first comparator.

図４に示す定電流回路８０は、第１の定電圧源８８と、ＰＮＰトランジスタ８１と、ＮＰＮトランジスタ８２と、ＰＮＰトランジスタ８３と、ＰＮＰトランジスタ８４と、第１の抵抗８９と、第１の定電流源８６と、第２の定電流源８７とを備える。上記ＰＮＰトランジスタ８３のベースとコレクタは、接続されている。 A constant current circuit 80 shown in FIG. 4 includes a first constant voltage source 88, a PNP transistor 81, an NPN transistor 82, a PNP transistor 83, a PNP transistor 84, a first resistor 89, and a first constant voltage circuit. A current source 86 and a second constant current source 87 are provided. The base and collector of the PNP transistor 83 are connected.

上記ＰＮＰトランジスタ８１およびＮＰＮトランジスタ８２は、第１の定電圧源８８と第１の抵抗８９との間で、互いの内部抵抗を打ち消すように配置されている。 The PNP transistor 81 and the NPN transistor 82 are arranged between the first constant voltage source 88 and the first resistor 89 so as to cancel each other's internal resistance.

詳細には、上記ＰＮＰトランジスタ８１のベースは、グランドに負極側が接続された第１の定電圧源８８の正極側に接続され、ＰＮＰトランジスタ８１のコレクタは、グランドに接続され、ＰＮＰトランジスタ８１のエミッタは、ＮＰＮトランジスタ８２のベースに接続されている。また、ＮＰＮトランジスタ８２のエミッタは、第１の抵抗８９を介してグランドに接続され、ＮＰＮトランジスタ８２のコレクタは、ＰＮＰトランジスタ８３のコレクタに接続されている。また、ＰＮＰトランジスタ８３のエミッタは、調整電圧Ｖｓに接続され、ＰＮＰトランジスタ８３のコレクタは、ＰＮＰトランジスタ８４のベースに接続されている。また、ＰＮＰトランジスタ８４のコレクタは第１の定電流源８６の高電位側の端子に接続され、ＰＮＰトランジスタ８４のエミッタは、調整電圧Ｖｓに接続されている。また、上記ＰＮＰトランジスタ８１のエミッタとＮＰＮトランジスタ８２のベースとの間のノードと、調整電圧Ｖｓとの間には第２の定電流源８７が接続されている。 Specifically, the base of the PNP transistor 81 is connected to the positive side of the first constant voltage source 88 whose negative side is connected to the ground, the collector of the PNP transistor 81 is connected to the ground, and the emitter of the PNP transistor 81 Are connected to the base of the NPN transistor 82. The emitter of the NPN transistor 82 is connected to the ground via the first resistor 89, and the collector of the NPN transistor 82 is connected to the collector of the PNP transistor 83. The emitter of the PNP transistor 83 is connected to the adjustment voltage Vs, and the collector of the PNP transistor 83 is connected to the base of the PNP transistor 84. The collector of the PNP transistor 84 is connected to the high potential side terminal of the first constant current source 86, and the emitter of the PNP transistor 84 is connected to the adjustment voltage Vs. A second constant current source 87 is connected between the node between the emitter of the PNP transistor 81 and the base of the NPN transistor 82 and the adjustment voltage Vs.

図４に示す定電流回路では、第１の出力回路および第２の出力回路に流入する電流を構成する基準となる電流Ｉ３は、第１の抵抗８９を流れる電流であり、その値Ｉ３_ｖａｌは、Ｉ３_ｖａｌ=（Ｖｒｅｆ＋Ｖｂｅ（８１）−Ｖｂｅ（８２））／Ｒ４（ここで、Ｖｂｅ（８１）は、ＰＮＰトランジスタ８１のベース−エミッタ間の電位差、Ｖｂｅ（８２）は、ＮＰＮトランジスタ８２のベース−エミッタ間の電位差、Ｒ４は第１の抵抗８９の値を示す）となる。このことから、第１の定電圧源８８が温度特性を有さないことにより、電流Ｉ３の温度特性は、第１の抵抗８９の温度特性を除くと、ＰＮＰトランジスタ８１のベース−エミッタ間の電位差の温度特性と、ＮＰＮトランジスタ８２のベース−エミッタ間の電位差の温度特性との差異のみになる。したがって、この差異は非常に小さい値で、誤差の範囲内であるので、図４に示す定電流回路の温度特性は、略第１の抵抗８９の温度特性のみに依存することになる。このことから、第１の抵抗８９と、第１の出力回路の第１の出力抵抗（図１に４２で示す）とを、同じ種類の抵抗（同じ温度特性を有する抵抗）を用いて形成することにより、第１の出力回路のアナログ出力波形の振幅のばらつきを抑制できて、第１の出力回路のアナログ出力波形の温度依存性を極小にできる。 In the constant current circuit shown in FIG. 4, the reference current I3 constituting the current flowing into the first output circuit and the second output circuit is a current flowing through the first resistor 89, and its value I3 _val is , I3 _val = (Vref + Vbe (81) −Vbe (82)) / R4 (where Vbe (81) is the potential difference between the base and emitter of the PNP transistor 81, and Vbe (82) is the base of the NPN transistor 82− The potential difference between the emitters, R4 indicates the value of the first resistor 89). Therefore, since the first constant voltage source 88 does not have a temperature characteristic, the temperature characteristic of the current I3 is the potential difference between the base and the emitter of the PNP transistor 81 excluding the temperature characteristic of the first resistor 89. And the temperature characteristic of the potential difference between the base and the emitter of the NPN transistor 82. Therefore, this difference is a very small value and is within an error range. Therefore, the temperature characteristic of the constant current circuit shown in FIG. 4 depends on only the temperature characteristic of the first resistor 89. Therefore, the first resistor 89 and the first output resistor (indicated by 42 in FIG. 1) of the first output circuit are formed by using the same type of resistor (resistor having the same temperature characteristic). Thus, variation in the amplitude of the analog output waveform of the first output circuit can be suppressed, and the temperature dependence of the analog output waveform of the first output circuit can be minimized.

図５は、第１の出力回路が備える第１の基準電圧の一例を示す図である。図示しないが、第２の出力回路が備える第２の基準電圧は、上記第１の基準電圧と同等である。図５に９１で示す第１の抵抗と、９２で示す第２の抵抗とは、同じ種類の抵抗（同じ温度特性を有する抵抗）である。 FIG. 5 is a diagram illustrating an example of the first reference voltage included in the first output circuit. Although not shown, the second reference voltage included in the second output circuit is equivalent to the first reference voltage. The first resistor 91 shown in FIG. 5 and the second resistor 92 shown in FIG. 5 are the same type of resistors (resistors having the same temperature characteristics).

この例では、図５に示すように、第１の基準電圧９５は、第１の電圧である調整電圧Ｖｓとグランドとの間に直列に接続された第１の抵抗９１と第２の抵抗９２の間のノードと、グランドとの電位差になっている。 In this example, as shown in FIG. 5, the first reference voltage 95 is a first resistor 91 and a second resistor 92 connected in series between the adjustment voltage Vs, which is the first voltage, and the ground. The potential difference between the node between and the ground.

図５に示すように、第１の基準電圧９５を、調整電圧Ｖｓとグランドとの間に直列に接続された同じ種類の第１の抵抗９１と第２の抵抗９２の間のノードと、グランドとの電位差にすれば、基準電圧の温度特性を、調整電圧Ｖｓの温度特性と同じ傾向の温度特性にできるので、第１の出力回路が出力する第１のアナログ信号の波形の温度依存性を補償するように調整電圧Ｖ_Ｓを設定することによって、入力ノイズ特性を大幅に低減できて、ダイナミックレンジを大きくできる。 As shown in FIG. 5, the first reference voltage 95 is applied to the node between the first resistor 91 and the second resistor 92 of the same type connected in series between the adjustment voltage Vs and the ground, and the ground. Therefore, the temperature characteristic of the reference voltage can be changed to the temperature characteristic having the same tendency as the temperature characteristic of the adjustment voltage Vs. Therefore, the temperature dependence of the waveform of the first analog signal output from the first output circuit can be reduced. By setting the adjustment voltage V _S so as to compensate, the input noise characteristic can be greatly reduced and the dynamic range can be increased.

このように、第１の基準電圧を、調整電圧生成回路からの第１の電圧を抵抗分割した分圧にし、第２の基準電圧を、調整電圧生成回路からの第２の電圧を抵抗分割した分圧にすると、第１の基準電圧の温度特性を、第１の電圧の温度特性に略一致する温度特性に設定できると共に、第２の基準電圧の温度特性を、第２の電圧の温度特性に略一致させることができる。したがって、第１および第２の出力回路が出力した夫々のアナログ信号の波形の温度によるばらつきを抑制することができて、第１および第２の出力回路が出力した夫々のアナログ信号の温度依存性を小さくできて、夫々のアナログ信号のダイナミックレンジを大きくすることができる。 In this way, the first reference voltage is divided by dividing the first voltage from the adjustment voltage generation circuit by resistance, and the second reference voltage is divided by resistance from the second voltage from the adjustment voltage generation circuit. When the voltage is divided, the temperature characteristic of the first reference voltage can be set to a temperature characteristic that substantially matches the temperature characteristic of the first voltage, and the temperature characteristic of the second reference voltage is changed to the temperature characteristic of the second voltage. Can be substantially matched. Therefore, variation due to temperature of the waveform of each analog signal output from the first and second output circuits can be suppressed, and the temperature dependence of each analog signal output from the first and second output circuits can be suppressed. The dynamic range of each analog signal can be increased.

一般に、電源電圧をＶｃｃとすると、回路の出力電圧の最小は、グランド＋α、出力電圧の最大は、Ｖｃｃ−α（αは小さな電位）となり、第１および第２の出力回路の第１および第２の出力抵抗の値は、微妙に変動する。 In general, when the power supply voltage is Vcc, the minimum output voltage of the circuit is ground + α, and the maximum output voltage is Vcc−α (α is a small potential), and the first and second output circuits have the first and second outputs. The value of the output resistance of 2 varies slightly.

この実施形態では、第１の出力抵抗４２および第２の出力抵抗５２を、抵抗島構造とし、第１および第２の出力抵抗４２,５２の電位を浮かせる（電位を付与する）ことによって、基板電位が素子に悪影響を与える効果であるバックゲート効果を低減するようにしている。 In this embodiment, the first output resistor 42 and the second output resistor 52 have a resistance island structure, and the potentials of the first and second output resistors 42 and 52 are floated (given potential), thereby providing a substrate. The back gate effect, which is the effect that the potential adversely affects the device, is reduced.

尚、抵抗島を形成する方法としては、例えば、基板がＰ型基板であった場合、Ｐ型基板上にＮ型のエキタピシャル層を形成し、それをＰ型領域（Ｐ型アイソレーション）で分離して、Ｎ領域の島を作成し、更に、このＮ領域の島の一部にＢ^＋イオン等の＋イオンを打ち込んでＮ^＋領域を作成し、Ｎ領域におけるＮ^＋領域以外の領域に第１の出力抵抗（または第２の出力抵抗）を形成することによって作成する。そして、このＮ^＋領域の島に電位を与えることによって、第１の出力抵抗（または第２の出力抵抗）の電位を浮かせる（抵抗島以外の領域と独立に、所定の電位を付与する）ようにする。 As a method of forming the resistance island, for example, when the substrate is a P-type substrate, an N-type epitaxial layer is formed on the P-type substrate and separated by a P-type region (P-type isolation). Then, an island of the N region is created, and further, ⁺ ions such as B ⁺ ions are implanted into a part of the island of the N region to create an N ⁺ region, and the N region in the N region is a region other than the N ⁺ region. It is created by forming one output resistance (or second output resistance). Then, by applying a potential to the island of the N ⁺ region, the potential of the first output resistor (or the second output resistor) is floated (a predetermined potential is applied independently of the region other than the resistor island). To.

また、この実施形態では、上記第１の出力抵抗４２および第２の出力抵抗５２を、ポリシリコン高抵抗で形成し、基板電位が素子に悪影響を与える効果であるバックゲート効果を更に低減するようにしている。 In this embodiment, the first output resistor 42 and the second output resistor 52 are formed of high polysilicon resistance so that the back gate effect, which is an effect that the substrate potential adversely affects the device, is further reduced. I have to.

上記のように、第１の出力抵抗４２および第２の出力抵抗５２の電位を浮かせると共に、第１の出力抵抗４２および第２の出力抵抗５２をポリシリコン高抵抗で形成することにより、第１のアナログ信号（または第２のアナログ信号）の出力サイン波がどれだけ３角波に近いかを示す尺度であるリニアリティを優れたものにできる。このことから、出力波形のダイナミックレンジを大きくすることができて、動作に要する電力を低減することができる。 As described above, the potentials of the first output resistor 42 and the second output resistor 52 are floated, and the first output resistor 42 and the second output resistor 52 are formed of a polysilicon high resistance, whereby the first output resistor 42 and the second output resistor 52 are formed. The linearity, which is a measure indicating how close the output sine wave of the analog signal (or the second analog signal) is to a triangular wave, can be made excellent. As a result, the dynamic range of the output waveform can be increased, and the power required for operation can be reduced.

図６は、図１に４２および５２で示す第１および第２の出力抵抗と、この第１および第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗の基板上のレイアウトを示す図である。 FIG. 6 is a diagram showing the layout on the substrate of the first and second output resistors indicated by 42 and 52 in FIG. 1 and the resistors of the constant current circuit constituting the current flowing into the first and second output resistors. It is.

第１の出力抵抗４２は、図６にＲ_ＯＡで示す複数の第１の抵抗素子で構成され、第２の出力抵抗５２は、図６にＲ_ＯＢで示す複数の第２の抵抗素子で構成されている。 The first output resistor 42 includes a plurality of first resistor elements indicated by _ROA in FIG. 6, and the second output resistor 52 includes a plurality of second resistor elements indicated by _ROB in FIG. 6. Has been.

また、第１の出力抵抗に流れ込む電流を構成する定電流回路の抵抗をＲ_１Ａと示し、第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗をＲ_１Ｂと示している。 Further, the resistance of the constant current circuit that constitutes the current flowing into the first output resistor is denoted as R _1A, and the resistance of the constant current circuit that constitutes the current that flows into the second output resistance is denoted as R _1B .

尚、上記添え字ＯＡや１ＡのＡは、出力電圧Ｖ_ＯＡの出力に関係するＡチャネルを構成する構成する抵抗であることを示し、上記添え字ＯＢや１ＢのＢは、出力電圧Ｖ_ＯＢの出力に関係するＢチャネルを構成する構成する抵抗であることを示している。 The subscript OA and A in 1A indicate that they are resistors constituting the A channel related to the output of the output voltage _VOA , and the subscript OB and B in 1B indicate the output voltage _VOB . It shows that the resistor constitutes the B channel related to the output.

図６に示すように、隣接するＲ_１ＡとＲ_１Ｂの両側に、Ｒ_１ＡとＲ_１Ｂも含めてＲ_ＯＡとＲ_ＯＢをＡチャネルとＢチャネルが交互になるように配置すると、Ａチャネル、Ｂチャネルの出力振幅のアンバランスを、レイアウトパターンでチップサイズを大きくすることなく抑えることができて、抵抗ばらつきを抑制することができて、後段のＬＳＩの設計を容易にできて、この回路を備えるプリンタ本体等の機器の製造コストを低減することができる。 As shown in FIG. 6, the sides of adjacent _{R 1A} and _{R _1B,} when, including _{R 1A} and _{R 1B} to place _{R OA} and _{R OB} as A and B channels are alternating, A channel, B The channel output amplitude imbalance can be suppressed without increasing the chip size in the layout pattern, the resistance variation can be suppressed, and the LSI of the subsequent stage can be easily designed. The manufacturing cost of equipment such as a printer main body can be reduced.

図７（Ａ）は、上記実施形態の受光素子内蔵アナログ出力回路の出力アナログ波形の温度依存性（Ａチャネル）を示す図であり、図７（Ｂ）は、調整電圧生成回路で出力波形の温度特性を行わない場合の出力アナログ波形の温度依存性を示す図である。 FIG. 7A is a diagram illustrating the temperature dependence (A channel) of the output analog waveform of the light receiving element built-in analog output circuit of the above embodiment, and FIG. 7B is a diagram illustrating the output waveform of the adjustment voltage generation circuit. It is a figure which shows the temperature dependence of the output analog waveform when not performing a temperature characteristic.

図７（Ａ）に示すように、上記実施形態の波形の場合、波形の山の部分の振幅の差異（変動）が３０２ｍＶ（−２５℃〜７５℃）となっており、図７（Ｂ）に示す従来の波形の場合の値４６１ｍＶよりも大幅に小さな値になっている。また、図６（Ａ）に示すように、上記実施形態の場合、出力サイン波がどれだけ３角波に近いかを示す尺度であるリニアリティが維持されている一方、図７（Ｂ）に示す従来の波形の場合、リニアリティが崩れていることがわかる。図７（Ａ）に示す波形の山の部分の振幅の差異（波形の振幅の温度に対する変動）３０２ｍＶは、様々な回路の波形の山の部分の振幅の差異の値の中の略極小値になっている。 As shown in FIG. 7A, in the case of the waveform of the above embodiment, the difference (fluctuation) in the amplitude of the peak portion of the waveform is 302 mV (−25 ° C. to 75 ° C.), and FIG. The value is much smaller than the value 461 mV in the case of the conventional waveform shown in FIG. In addition, as shown in FIG. 6A, in the case of the above embodiment, linearity, which is a measure indicating how close the output sine wave is to a triangular wave, is maintained, while shown in FIG. 7B. In the case of the conventional waveform, it can be seen that the linearity is broken. The difference in the amplitude of the peak portion of the waveform shown in FIG. 7A (fluctuation of the amplitude of the waveform with respect to the temperature) 302 mV is substantially the minimum value among the amplitude difference values of the peak portions of the waveforms of various circuits. It has become.

このように、波形の振幅の中心電位の温度特性を一定に保つようにした上記実施形態の受光素子内蔵アナログ出力回路では、アナログ出力波形をできる限り大きくとることができるので、出力波形のダイナミックレンジを大きくすることができて、動作に要する電力を低減することができる。 As described above, in the analog output circuit with a built-in light receiving element in which the temperature characteristic of the center potential of the waveform amplitude is kept constant, the analog output waveform can be as large as possible, so the dynamic range of the output waveform The power required for operation can be reduced.

上記実施形態の回路を、インクジェットプリンタのインクヘッドの位置（インク発射の位置）の位置決めや紙送りの位置決めに用いられているアナログ信号出力エンコーダに使用すると、上記インクヘッドの位置の位置決めや紙送りの位置決めを高精度に行うことができる。 When the circuit of the above embodiment is used for an analog signal output encoder used for positioning an ink head (ink firing position) or paper feed of an inkjet printer, the ink head position or paper feed is used. Can be positioned with high accuracy.

また、上記実施形態の回路を、ロボットの関節部分に用いられるアナログ信号出力エンコーダに使用すると、ロボットの動作を精密に制御することができる。 In addition, when the circuit of the above embodiment is used in an analog signal output encoder used for a joint portion of a robot, the operation of the robot can be precisely controlled.

この発明の一実施形態の受光素子内蔵アナログ出力回路のブロック図である。It is a block diagram of a light receiving element built-in analog output circuit of one embodiment of the present invention. 図２（Ａ）は、第１の出力回路の一例を示す図であり、図２（Ｂ）は、定電流回路の一例を示す図である。FIG. 2A is a diagram illustrating an example of a first output circuit, and FIG. 2B is a diagram illustrating an example of a constant current circuit. 図３（Ａ）は、バンドギャップを利用した調整電圧生成回路を示す図であり、図３（Ｂ）は、定電流回路の他の例を示す図である。FIG. 3A is a diagram illustrating an adjustment voltage generation circuit using a band gap, and FIG. 3B is a diagram illustrating another example of a constant current circuit. 定電流回路の一例を示す図である。It is a figure which shows an example of a constant current circuit. 図５は、第１の出力回路が備える第１の基準電圧の一例を示す図である。FIG. 5 is a diagram illustrating an example of the first reference voltage included in the first output circuit. 第１および第２の出力抵抗と、この第１および第２の出力抵抗に流れ込む電流を構成する定電流回路の抵抗の基板上のレイアウトを示す図である。It is a figure which shows the layout on the board | substrate of the resistance of the constant current circuit which comprises the 1st and 2nd output resistance and the electric current which flows into this 1st and 2nd output resistance. 図７（Ａ）は、上記実施形態の受光素子内蔵アナログ出力回路の出力アナログ波形の温度特性（Ａチャネル）を示す図であり、図７（Ｂ）は、従来の受光素子内蔵アナログ出力回路の出力アナログ波形の温度特性を示す図である。FIG. 7A is a diagram showing the temperature characteristic (A channel) of the output analog waveform of the light receiving element built-in analog output circuit of the above embodiment, and FIG. 7B is a diagram of a conventional light receiving element built-in analog output circuit. It is a figure which shows the temperature characteristic of an output analog waveform.

Explanation of symbols

１第１のフォトダイオード
２第１のプリアンプ
７第２のフォトダイオード
８第２のプリアンプ
１３第３のフォトダイオード
１４第３のプリアンプ
１９第４のフォトダイオード
２０第４のプリアンプ
３０第５の演算増幅器
３１第６の演算増幅器
３５調整電圧生成回路
４０,６５第１の出力回路
４１第７の演算増幅器
４２,６７第１の出力抵抗
４３,６６,９５第１の基準電圧
５０第２の出力回路
５１第８の演算増幅器
５２第２の出力抵抗
５３第２の基準電圧
７０,８０定電流回路
８８第１の定電圧源
８９第１の抵抗
９１第１の抵抗
９２第２の抵抗
９５第１の基準電圧
Ｒ_ＯＡ第１の抵抗素子
Ｒ_ＯＢ第２の抵抗素子 DESCRIPTION OF SYMBOLS 1 1st photodiode 2 1st preamplifier 7 2nd photodiode 8 2nd preamplifier 13 3rd photodiode 14 3rd preamplifier 19 4th photodiode 20 4th preamplifier 30 5th operational amplifier 31 Sixth operational amplifier 35 Adjustment voltage generation circuit 40, 65 First output circuit 41 Seventh operational amplifier 42, 67 First output resistance 43, 66, 95 First reference voltage 50 Second output circuit 51 Eighth operational amplifier 52 Second output resistor 53 Second reference voltage 70, 80 Constant current circuit 88 First constant voltage source 89 First resistor 91 First resistor 92 Second resistor 95 First reference Voltage _ROA first resistance element _ROB second resistance element

Claims

A first preamplifier for amplifying an electrical signal from the first light receiving element;
A second preamplifier for amplifying an electrical signal from the second light receiving element;
A third preamplifier for amplifying an electrical signal from the third light receiving element;
A fourth preamplifier for amplifying an electric signal from the fourth light receiving element;
A first comparator for comparing the electrical signal from the first preamplifier with the electrical signal from the second preamplifier;
A second comparator for comparing the electrical signal from the third preamplifier with the electrical signal from the fourth preamplifier;
A first output circuit that compares the electrical signal from the first comparator with a first reference voltage and outputs a first analog signal;
A second output circuit that compares the electrical signal from the second comparator with a second reference voltage and outputs a second analog signal;
A first voltage that compensates for the temperature characteristic of the first output circuit is supplied to the first comparator, and a second voltage that compensates for the temperature characteristic of the second output circuit is supplied to the first comparator. e Bei and supplying regulated voltage generating circuit 2 of the comparator,
The first output circuit includes:
A first differential amplifier having an inverting input terminal connected to the output terminal of the first comparator and a non-inverting input terminal to which the first reference voltage is applied;
A first output resistor connected between the output terminal of the first differential amplifier and the inverting input terminal;
The second output circuit includes:
A second differential amplifier having an inverting input terminal connected to the output terminal of the second comparator, and a non-inverting input terminal to which the second reference voltage is applied;
An analog output circuit with a built-in light receiving element , comprising: an output terminal of the second differential amplifier; and a second output resistor connected between the inverting input terminal .

In the analog output circuit with a built-in light receiving element according to claim 1 ,
The first comparator includes a first constant current circuit, and the second comparator includes a second constant current circuit,
The adjustment voltage generation circuit compensates for the temperature characteristic of the first output resistor by compensating for the temperature characteristic of the first constant current circuit, and compensates for the temperature characteristic of the second constant current circuit. Thus, the temperature output characteristic of the second output resistor is compensated for, and the analog output circuit with a built-in light receiving element.

In the analog output circuit with a built-in light receiving element according to claim 2 ,
The first constant current circuit includes a plurality of transistors connected to cancel each other's internal resistance between the first constant voltage source and the first resistor, and the second constant current circuit. The current circuit includes a plurality of transistors arranged so as to cancel each other's internal resistance between the second constant voltage source and the second resistor.

In the analog output circuit with a built-in light receiving element according to claim 1,
The first reference voltage is a divided voltage obtained by resistance-dividing the first voltage from the adjustment voltage generation circuit, and the second reference voltage is the second voltage from the adjustment voltage generation circuit. An analog output circuit with a built-in light receiving element, characterized by a voltage divided by a resistor.

In the analog output circuit with a built-in light receiving element according to claim 1 ,
Built-in light receiving element, wherein a potential for preventing the back gate effect is applied to the first output resistor, and a potential for preventing the back gate effect is applied to the second output resistor. Analog output circuit.

In the analog output circuit with a built-in light receiving element according to claim 1 ,
A light receiving element built-in analog output circuit, wherein the first and second output resistors are polysilicon resistors.

In the analog output circuit with a built-in light receiving element according to claim 1 ,
The first output resistance is composed of a plurality of first resistance elements, and the second output resistance is composed of a plurality of second resistance elements,
The analog output circuit with a built-in light receiving element, wherein the plurality of first resistance elements and the plurality of second resistance elements are alternately arranged on a substrate.

Printer device, characterized in that it comprises a light receiving element built analog output circuit according to any one of claims 1 to 7.