JP3949673B2

JP3949673B2 - 液晶表示器の製造方法

Info

Publication number: JP3949673B2
Application number: JP2004138651A
Authority: JP
Inventors: 信銘陳
Original assignee: 統寶光電股▲分▼有限公司
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2007-07-25
Anticipated expiration: 2024-05-07
Also published as: JP2005321534A

Description

本発明は、液晶表示器の製造方法に関し、特に半透過または半反射式の液晶表示器の製造方法に関する。

長い間、液晶表示器は電子腕時計、計算機などといったデジタル電子産品に広く応用されてきた。薄膜トランジスタおよび液晶表示器の技術が継続的に発展および進歩するに伴い、それが有する小型、軽量、低駆動電圧および低消費電力などといった長所により、ノートブック型コンピュータ、パーソナルデジタル化処理システムやカラーテレビジョンへ大量に応用され、次第に従来の表示器である陰極線管に取って代わり使用されている。薄膜トランジスタおよび液晶表示器の設計は大型サイズへ向かって発展しているが、製造および研究開発において多くの問題に遭遇している。例えば、現在の薄膜トランジスタおよび液晶表示器（ＴＦＴ−ＬＣＤ）の産品歩留りは依然として低く、生産能力を効果的に高めることはできなかったため、その製造コストは高いまま下げることができなかった。

一般に、薄膜トランジスタおよび液晶表示器（ＴＦＴ−ＬＣＤ）は、薄膜トランジスタ（ＴＦＴ）および画素電極により形成された下基板および着色フィルタを有する上基板を含む。上基板および下基板の間には液晶が充填される。操作するとき、信号電圧をＴＦＴのゲート上に印加、つまり画素のユニットごとのスイッチ素子上に印加し、ＴＦＴが信号電圧を受けるとオンとなり、画像情報を有するデータ電圧はＴＦＴを介して対応する画素電極および液晶上に印加される。ここで注意しなければならないことは、データ電圧をＴＦＴへ印加すると、液晶分子の配列に変化がおきて光学特性が変わり画像が表示されることである。一般に、画素電極上の電圧は、対応するＴＦＴが信号線（signal line）により印加され、ＴＦＴはゲート線（gate line）を介して提供されるゲート電圧により切換制御をおこなう。

従来技術では、製造工程に必要なコスト、複雑な製造工程および工程に必要な時間を効果的に減らすため、設計上、製造工程中に必要なフォトリソグラフィの数を減らして、必要なマスク数を減らしていた。

従来技術では、反射式または透過式の液晶表示器中へＴＦＴ素子および周辺相補型金属酸化膜半導体（ＣＭＯＳ）の電界効果トランジスタを同時に形成するときには、八つ以上のマスク製造工程により工程を完了していた。そのため、その製造工程は不経済であり、マスクにかかるコストが多かった。

図１は、薄膜トランジスタ（ＴＦＴ）素子２００およびそのＣＭＯＳ周辺制御回路２０２の構造を示している。これは、ガラス基板１００上に形成され、その上にはフォトレジストにより位置およびサイズが定義されてポリシリコン薄膜により構成されたＴＦＴ素子２００およびそのＣＭＯＳ周辺制御回路２０２の能動領域（active area）１０１、１０２、１０３が設けられる。能動領域１０２、１０３は後続の製造工程中で使用されて、それぞれＣＭＯＳ中のＮ型金属酸化膜半導体（ＮＭＯＳ）およびＰ型金属酸化膜半導体（ＰＭＯＳ）を形成する。その後、絶縁層１０４を前述のガラス基板１００上へ形成し、複数の能動領域１０１、１０２、１０３を被覆する。続いて、ゲート構造１０６を絶縁層１０４および能動領域１０１、１０２、１０３の上方に形成してから、イオン注入法により能動領域１０１、１０２それぞれに、ｎ＋ドープトポリシリコン層１０８を形成し、能動領域１０３中にＰ＋ドープトポリシリコン層１１０を形成するが、ｎ＋ドープトポリシリコン層１０８を形成するステップの前には低濃度ドープトドレイン領域（Lightly Doped Drain：ＬＤＤ）１２４を形成するステップを加えてもよい。その後、層間誘電体層１１２を絶縁層１０４の上面に形成して、ビアおよびコンタクトウィンドウをエッチングすると同時に、金属層を充填してソース／ドレイン電極１１４を形成する。続いて、保護層１１６を層間誘電体層１１２上へ形成し、保護層１１６はソース／ドレイン電極１１４の上面が露出するコンタクトホール１２０を有する。その後、画素電極にする酸化インジウムスズ（ＩＴＯ）層１２２を保護層１１６の上面に形成し、ソース／ドレイン電極１１４を接続する。最後に、後続の製造工程において、ＴＦＴ素子２００およびＣＭＯＳ周辺制御回路２０２のソース／ドレイン電極を接続する。

しかし、ここで注意しなければならないことは、図１に示すＴＦＴ素子２００およびそのＣＭＯＳ周辺制御回路２０２の構造のように、第１のマスクは能動領域１０１、１０２、１０３を定義し、第２のマスクはゲート構造１０６を定義し、第３のマスクはＣＭＯＳ制御回路２０２中のＮＭＯＳ領域およびＴＦＴ構造領域を定義すると同時に、低濃度ドープトドレイン領域１２４の定義を行うということである。続いて、第４のマスクはｎ＋ドープトポリシリコン層１０８を定義し、第５のマスクはＣＭＯＳ制御回路２０２中のＰＭＯＳ領域およびｐ＋ドープトポリシリコン層１１０を定義する。第６のマスクは層間誘電体層１１２中のビアを定義し、第７のマスクはソースおよびドレインの金属電極パターニングを定義する。第８のマスクは保護層１１６上のコンタクトホール１２０を定義し、第９のマスクは画素電極の酸化インジウムスズ（ＩＴＯ）層１２２のパターニングを定義する。このように、図１に示すようなＣＭＯＳ周辺制御回路２０２およびＴＦＴ構造２００を得ることができる。しかしながら、９つにも及ぶマスクの製造工程は、製造工程全体を複雑にして、比較的長い工程時間を要する。

上述の発明背景に鑑み、従来技術では反射式または透過式の液晶表示器中へＴＦＴ素子およびＣＭＯＳ周辺制御回路を同時に形成していたが、これは完成するために８つ以上のマスク工程が一般に必要となり、不経済な工程なだけでなく、マスクに大量の費用がかかる欠点があった。そのため、ＴＦＴ素子およびそのＣＭＯＳ周辺制御回路を同時に形成し、形成された薄膜トランジスタ液晶表示器が透過領域および反射機能を同時に備えることにより、一部の入射光線が透過領域により伝送され、残りの入射光線が反射領域により反射される、より理想的で大量のマスク製造工程が必要無い方法が求められていた。そして、このような液晶表示器は周囲の光源が非常に弱い状況下でも、反射型液晶表示器の長所を依然として備える。

本発明の第１の目的は、６つのマスクを使用してＴＦＴ素子およびそのＣＭＯＳ周辺制御回路を同時に形成する液晶表示器の製造方法を提供することにある。
本発明の第２の目的は、６つのマスクを使用して透過式および反射式の薄膜トランジスタ液晶表示器の製造方法を提供することにある。
本発明の第３の目的は、製造工程時間を短縮してコストを下げることができる、薄膜トランジスタ素子およびそのＣＭＯＳ周辺制御回路を同時に形成する製造方法を提供することにある。

上述の目的を達成するために、本発明の液晶表示器の製造方法は、先ず基板上に導電層を形成し、導電層上へ第１金属層を形成し、第１金属層上へ高濃度ドープト層を形成し、高濃度ドープト層、第１金属層および導電層をパターニングし、周辺制御回路領域、トランジスタ領域、反射領域、透過領域およびコンデンサ領域を定義し、基板および高濃度ドープト層上へ半導体層を形成し、半導体層上へ絶縁層を形成し、絶縁層、半導体層および高濃度ドープト層をパターニングし、ソース／ドレイン領域およびチャネル領域を定義し、第１金属層を露出させる。基板、第１金属層および絶縁層上へ樹脂層を形成し、樹脂層をパターニングして、連続した平坦でない表面の反射領域において、樹脂層を定義する。熱工程を執行して、連続した平坦でない表面を溶融して滑らかな表面を形成し、樹脂層、基板、第１金属層および絶縁層上に第２金属層を形成する。第２金属層をパターニングし、ゲート電極、反射電極およびコンデンサ電極を定義する。ゲート構造、反射電極、基板、第１金属層、コンデンサ電極および絶縁層上へパターニングされたフォトレジスト層を形成する。パターニングされたフォトレジスト層をマスクにして、周辺制御回路領域に位置するソース／ドレイン領域に対してイオン注入ステップを実施する。パターニングされたフォトレジスト層を除去し、ゲート構造、反射電極、基板、第１金属層、コンデンサ電極および絶縁層上へ保護層を形成し、その保護層をパターニングして、透過領域を露出させる。そして、第１金属層の一部をエッチング除去して、導電層を露出させる。

本発明では多くの長所がある。先ず、本発明が提供する方法によりＣＭＯＳ周辺制御回路領域３１２、薄膜トランジスタ領域３１４およびコンデンサ領域３４０を同時に製造し、製造工程全体で使用するマスク数を６つにまで効果的に減らすことができる。この方法により形成される液晶表示器は反射領域および透過領域を同時に有するため、光の利用性が大幅に向上する。また、本発明の方法により形成されるＣＭＯＳ周辺制御回路領域３１２および薄膜トランジスタ領域３１４の構造は、ソース／ドレイン構造の金属電極により、本実施例における第１のマスクで定義を完了させ、その金属電極はソース／ドレイン構造の下方に位置する。そして、後続のデータ線の製造工程は、コンタクトウィンドウのエッチングを再び行う必要がないため、製造工程の複雑性が効果的に下がり、工程に必要な時間およびコストも大幅に節減することができる。

以下、本発明の一実施例を説明するが、それは本発明の思想と応用範囲を限定するものではない。この分野の技術に習熟した者であるなら、本発明の思想を理解した後に、本発明の方法を各種異なる液晶表示器中へ応用して、薄膜トランジスタおよびそのＣＭＯＳ周辺制御回路を同時に形成することができる。本発明の方法および構造は、比較的少ないマスクを使用して、薄膜トランジスタおよびそのＣＭＯＳ周辺制御回路を同時に形成することができる。本発明の方法を利用すると、同様のマスク製造工程により、透過式および反射式の薄膜トランジスタを備える液晶表示器を完成し、透過領域により一部の入射光線を伝送し、残りの入射光線を反射領域により反射することができる。そのため、この製造工程により製造された液晶表示器は、周囲の光源が弱い状況下でも、反射型液晶表示器の長所を依然として備えることができる。また、本発明の応用は以下に述べる最も好適な実施例だけに限定されるわけではない。

本発明は、薄膜トランジスタ（ＴＦＴ）およびそのＣＭＯＳ周辺制御回路を同時に製造する方法を提供する。この方法はガラス基板に対して６つのフォトレジスト製造工程をおこなうだけで、必要な薄膜トランジスタおよびそのＣＭＯＳ周辺制御回路を形成することができる。そのため、製造工程にかかる時間を短縮することができるだけでなく、製造工程にかかる費用も効果的に下げることができる。この他、本発明は新しい製造工程のシステムを提供するが、この製造工程のシステムにより透過領域および反射機能を同時に備えた薄膜トランジスタの液晶表示器を形成することができる。次に本発明を詳細に説明する。

図２Ａに示すように、好適な一実施例において、先ずガラス、石英またはそれらに類似した材料により透過絶縁基板３００を形成する。本実施例ではガラスを透過絶縁基板３００にして、以下これをガラス基板３００という。続いて、スパッタリング（sputtering）により、温度が約２５〜１００℃の環境下で、厚さが約８００〜１１００Åの酸化インジウムスズ（ＩＴＯ）薄膜を透過導電層３０２にしてガラス基板３００上へ形成する。続いて、温度が約２５〜１００℃で、厚さが約１０００〜８０００Åの金属層３０４を形成し、後続のソース／ドレイン構造の電極にする。一般に、上述の金属層３０４の材料には、クロム、タングステン、タンタル、チタン、モリブデン、アルミニウム、銅、アルミ合金またはその他任意の組み合わせから選択することができる。その後、高濃度ドープト層３０６を金属層３０４の上面へ形成して、後続のトランジスタ領域およびＣＭＯＳ周辺制御回路領域中のＮＭＯＳトランジスタに必要なソース／ドレイン領域とする。前述の高濃度ドープト層３０６の材料は、ｎ＋ドープトシリコン層を選択して形成することができ、好適な本実施例中では、化学気相成長法を使用して、厚さが約３００〜２０００Åのｎ＋ドープトシリコン層を形成するが、その濃度は約１×１０^１４〜１×１０^１６atom／cm^２である。

続いて、図２Ｂに示すように、第１マスクを使用して高濃度ドープト層３０６に対してフォトリソグラフィ工程を実施し、透過導電層３０２、金属層３０４および高濃度ドープト層３０６の一部をエッチング除去し、トランジスタ（薄膜トランジスタ（ＴＦＴ）でもよい）領域３１４およびＣＭＯＳ周辺制御回路領域３１２のソース／ドレイン構造をガラス基板３００上に定義すると同時に、後続の製造工程中で反射領域３１０、透過領域３０８およびコンデンサ領域３４０を形成する所定箇所をそれぞれ定義する。好適な本実施例では、ドライエッチングまたはウェットエッチングにより上述の工程を実施するが、ウェットエッチングを使用する場合、そのエッチング溶液はＨＣｌおよびＨＮＯ_３の混合溶液またはＨＣｌおよびＦｅＣｌ_２の混合溶液でもよい。

次に、図３Ａに示すように、ポリシリコン薄膜層３１６を高濃度ドープト層３０６およびガラス基板３００の上面（top surface）へ形成し、後続のトランジスタ領域３１４およびＣＭＯＳ周辺制御回路領域３１２に必要なチャネルとする。このポリシリコン薄膜層３１６は、好適な実施例中において、先ず化学気相成長法（ＣＶＤ）により厚さが約５００〜６００Åのアモルファスシリコン薄膜を高濃度ドープト層３０６およびガラス基板３００の上面に形成してから、熱アニールおよびレーザ（laser）によりエネルギーを提供する方式により、このアモルファスシリコン薄膜をポリシリコン薄膜３１６へ変換する。続いて、絶縁層３１８をこのポリシリコン薄膜３１６の上面へ形成し、絶縁層３１８を後続のゲート構造のゲート絶縁層にするが、その材料は酸化シリコンでもよく、好適な本実施例では、プラズマを使用して化学気相成長法（ＰＥＣＶＤ）を実施し、厚さが約５００〜２０００Åの酸化シリコン膜を形成する。

図３Ｂに示すように、第２マスクを上述の絶縁層３１８、ポリシリコン薄膜層３１６および高濃度ドープト層３０６に対して使用してフォトリソグラフィ工程を実施し、ポリシリコン薄膜層３１６、絶縁層３１８および高濃度ドープト層３０６の一部をエッチング除去し、トランジスタ領域３１４およびＣＭＯＳ周辺制御回路領域３１２中のゲート／ドレイン領域４１０、チャネル領域４２０およびゲート絶縁層４３０を定義する。好適な本実施例中では、ドライエッチング法によりポリシリコン薄膜３１６および絶縁層３１８のエッチング工程を実施する。

図４Ａに示すように、ガラス基板３００、絶縁層３１８、金属層３０４およびゲート絶縁層４３０の上面に一層の樹脂層（感光性材料でもよい）３２０を全面的に塗布する。続いて、第３マスクを樹脂層３２０に使用してフォトリソグラフィ工程を実施し、反射領域３１０上に位置する樹脂層３２０をエッチングして表面を連続した凹凸状にする。同時に、トランジスタ領域３１４、ＣＭＯＳ周辺制御回路領域３１２、透過領域３０８およびコンデンサ領域３４０の箇所に位置する樹脂層３２０を除去する。続いて、図４Ｂに示すように、この樹脂層３２０のフォトリソグラフィ工程が完了した構造を高温炉（図示せず）へ入れ、２２０℃の温度で１時間、高温製造工程を実施してこの感光性樹脂３２０を溶融して滑らかな形状にする。

図５Ａおよび図５Ｂに示すように、樹脂層３２０、絶縁層３１８およびゲート絶縁層４３０の上面へ金属層３２２を形成し、この金属層３２２をゲート電極４４０にし、反射領域３１０に位置する反射電極４５０とコンデンサ領域３４０に位置する金属層３０４とはキャパシタ二電極のもう一つの金属電極４６０を形成する。一般に、上述の金属層３２２の材料は、Ｍｏ−Ａｌ合金またはＡｌ−Ｎｄ合金などのアルミ合金から選択することができる。その後、第４マスクを金属層３２２へ使用してフォトリソグラフィ工程を実施し、金属層３２２の一部をエッチング除去し、ゲート構造４４０、反射電極４５０およびコンデンサ領域３４０に位置する金属電極４６０を定義する。また、この金属層３２２をＣＭＯＳトランジスタ領域中に保留し、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の導体にしてもよい。好適な本実施例では、塩化物により形成されたプラズマ気体を使用して金属層３２２のドライエッチングフォトリソグラフィ工程を実施する。

図６に示すように、表面上へフォトレジスト層３２８を全面的に塗布する。続いて、第５マスクをフォトレジスト層に対して使用してフォトリソグラフィ工程を実施し、ＣＭＯＳ周辺制御回路領域３１２中のＰＭＯＳトランジスタ４０２のゲート／トランジスタ４１０を露出させる。その後、このパターニングされたフォトレジスト層３２８をマスクにして、矢印３３０が示すような方向にＰＭＯＳトランジスタゲート／ドレイン領域４１０のＰ型イオンを注入し、もともとｎ＋ドープトシリコン層により形成されたゲート／ドレイン領域４１０は、Ｐ＋ドープト領域となる。本発明の好適な実施例によると、イオン注入剤量は約１０^１７／ｃｍ^２であり、使用する注入エネルギーは約６０〜７０Ｋｅｖである。

図７Ａに示すように、ＰＭＯＳトランジスタソース／ドレイン領域４１０のＰ型イオンを注入した後、フォトレジスト層３２８を除去し、トランジスタ領域３１４、ＣＭＯＳ周辺制御回路領域３１２、反射領域３１０およびガラス基板３００上へ保護層３３２を形成する。保護層３３２の材料は、窒化層、酸化層、有機材料またはそれら任意の組合せなどである一般の誘電材料から選択する。本発明の好適な一実施例では、プラズマを使用して化学気相成長法（ＰＥＣＶＤ）を行い、温度が約３３０℃の環境下で、厚さが約３０００〜４０００Åの酸化シリコンまたは窒化シリコン層を形成する。製造工程中で使用する反応気体は、ＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３、Ｎ_２またはＳｉＨ_２Ｃｌ_２、ＮＨ_３、Ｎ_２、Ｎ_２Ｏを含む。続いて、第６マスクを使用して保護層３３２に対してエッチングを実施し、保護層３３２のパターニングを定義するとともに、透過領域３０８を露出させる。本発明の好適な一実施例において、保護層３３２が窒化シリコン層により構成されるとき、そのエッチング配合はＣＦ_４／Ｈ_２、ＣＨＦ_３またはＣＨ_３ＣＨＦ_２から選択される。

図７Ｂに示すように、この好適な一実施例中の透過領域３０８のエッチングは、ドライエッチング法またはウェットエッチング法により金属層３０４をエッチングして、透過導電層３０２（ＩＴＯ層でもよい）を露出させる。その後、本実施例はトランジスタ領域３１４、ＣＭＯＳ周辺制御回路領域３１２、反射領域３１０、透過領域３０８およびキャパシタ３４０を有する一部の液晶表示器構造を同時に形成し、その部分側面図を図７Ｂに示す。薄膜トランジスタ領域３１４の画素電極は、反射領域３１０および透過領域３０８を同時に制御し、それは透過式および反射式の機能を同時に備えて、一部の入射光線は透過領域３０８を介して伝送され、残りの入射光線は反射領域３１０により反射されるため、光利用率が高くなる。

一方、そのＣＭＯＳ制御回路領域３１２もガラス基板３００上へ同時に形成されるため、後続の製造工程上、ＣＭＯＳ制御回路領域３１２と薄膜トランジスタ領域３１４との接続を容易に実施することができ、ＣＭＯＳ周辺制御回路領域３１２と薄膜トランジスタ領域３１４との整合を完成させる。

ここで注意しなければならないことは、透過導電層３０２が最下層に埋められ、その上へ順に金属層３０４およびトランジスタソース／ドレイン構造の高濃度ドープト層３０６を形成することである。従って、高濃度ドープト層３０６をデータ線（data lines）にして使用するとき、保護層３３２においてゲート／ドレイン構造の金属電極コンタクトウィンドウをエッチングする必要がない。その金属電極は本発明の第１マスクにおいて定義完成されるため、透過導電層３０２をデータ線にして使用することができる。そのため、本発明は後続のデータ線を接続する際、利便性を有する。

本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変動や潤色を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。

従来技術により形成された薄膜トランジスタおよびそのＣＭＯＳ周辺制御回路の構造を示す絶縁透過基板の断面図である。本発明の一実施例による絶縁透過基板上へ順に透過導電層、金属層および高濃度ドープト層を形成するステップを示す絶縁透過基板の断面図である。本発明の一実施例による透過導電層、金属層および高濃度ドープト層をエッチングするステップを示す絶縁透過基板の断面図である。本発明の一実施例によるポリシリコン薄膜層および絶縁層を形成するステップを示す絶縁透過基板の断面図である。本発明の一実施例によるポリシリコン薄膜層、絶縁層および高濃度ドープト層をエッチングするステップを示す絶縁透過基板の断面図である。本発明の一実施例による樹脂層を塗布するステップを示す絶縁透過基板の断面図である。本発明の一実施例による樹脂層を加熱した後に滑らかな表面を有する樹脂層を形成するステップを示す絶縁透過基板の断面図である。本発明の一実施例によるゲート電極および反射電極を形成するステップを示す絶縁透過基板の断面図である。本発明の一実施例によるＴＦＴ構造の形成を示す絶縁透過基板の断面図である。本発明の一実施例によるイオンを注入してＰＭＯＳトランジスタのソース／ドレイン領域の形成を示す絶縁透過基板の断面図である。本発明の一実施例による保護層の形成を示す絶縁透過基板の断面図である。本発明の一実施例による透過領域に位置する金属層の一部を除去し、透過導電層を露出させるステップを示す絶縁透過基板の断面図である。

符号の説明

３００透過絶縁基板、３０２透過導電層、３０４金属層、３０６高濃度ドープト層、３０８透過領域、３１０反射領域、３１２ＣＭＯＳ周辺制御回路領域、３１４トランジスタ領域、３１６ポリシリコン薄膜層、３１８絶縁層、３２０樹脂層、３２２金属層、３２４ゲート電極、３２６反射電極、３２８フォトレジスト層、３３０矢印、３３２保護層、４００ＮＭＯＳトランジスタ、４０２ＰＭＯＳトランジスタ、４１０ゲート／ドレイン領域、４２０チャネル領域、４３０反射電極、４６０金属電極

Claims

基板を準備するステップと、
前記基板上に導電層を形成するステップと、
前記導電層上へ第１金属層を形成するステップと、
前記第１金属層上へ高濃度ドープト層を形成するステップと、
前記高濃度ドープト層、前記第１金属層および前記導電層をパターニングし、周辺制御回路領域、トランジスタ領域、反射領域、透過領域およびコンデンサ領域を定義するステップと、
前記基板および前記高濃度ドープト層上へ半導体層を形成するステップと、
前記半導体層上へ絶縁層を形成するステップと、
前記絶縁層、前記半導体層および前記高濃度ドープト層をパターニングし、ソース／ドレイン領域およびチャネル領域を定義するとともに、前記第１金属層を露出させるステップと、
前記基板、前記第１金属層および前記絶縁層上へ樹脂層を形成するステップと、
前記樹脂層をパターニングして、前記樹脂層の前記反射領域を連続した平坦でない表面を定義するステップと、
熱工程を行い、前記連続した平坦でない表面を溶融して滑らかな表面を形成するステップと、
前記樹脂層、前記基板、前記第１金属層および前記絶縁層上に第２金属層を形成するステップと、
前記第２金属層をパターニングし、ゲート構造、反射電極およびコンデンサ電極を定義するステップと、
前記ゲート構造、前記反射電極、前記基板、前記第１金属層、前記コンデンサ電極および前記絶縁層上へパターニングされたフォトレジスト層を形成するステップと、
前記パターニングされたフォトレジスト層をマスクにして、前記周辺制御回路領域に位置する前記ソース／ドレイン領域に対してイオン注入ステップを実施するステップと、
前記パターニングされたフォトレジスト層を除去するステップと、
前記ゲート構造、前記反射電極、前記基板、前記第１金属層、前記コンデンサ電極および前記絶縁層上へ保護層を形成するステップと、
前記保護層をパターニングして、前記透過領域を露出させるステップと、
前記第１金属層の一部をエッチング除去して、前記導電層を露出させるステップと、
を含むことを特徴とする液晶表示器の製造方法。
前記高濃度ドープト層はＮ型ドープトイオンを有し、前記イオン注入ステップはＰ型ドープトイオン注入であることを特徴とする請求項１記載の液晶表示器の製造方法。
前記高濃度ドープト層は、３００〜２０００Åの厚さを有し、前記絶縁層は５００〜２０００Åの厚さを有することを特徴とする請求項１記載の液晶表示器の製造方法。
前記半導体層は、５００〜６００Åの厚さを有することを特徴とする請求項１記載の液晶表示器の製造方法。
前記熱工程は、２２０℃の温度で１時間行うことを特徴とする請求項１記載の液晶表示器の製造方法。
前記第２金属層の材料は、Ｍｏ−Ａｌ合金またはＡｌ−Ｎｄ合金から選択することを特徴とする請求項１記載の液晶表示器の製造方法。