Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3961817B2 - 倍電圧インバータ装置 - Google Patents
[go: Go Back, main page]

JP3961817B2 - 倍電圧インバータ装置 - Google Patents

倍電圧インバータ装置 Download PDF

Info

Publication number
JP3961817B2
JP3961817B2 JP2001352618A JP2001352618A JP3961817B2 JP 3961817 B2 JP3961817 B2 JP 3961817B2 JP 2001352618 A JP2001352618 A JP 2001352618A JP 2001352618 A JP2001352618 A JP 2001352618A JP 3961817 B2 JP3961817 B2 JP 3961817B2
Authority
JP
Japan
Prior art keywords
inverter
gate signal
voltage
frequency
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001352618A
Other languages
English (en)
Other versions
JP2003158882A (ja
Inventor
長隆 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kitashiba Electric Co Ltd
Original Assignee
Kitashiba Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kitashiba Electric Co Ltd filed Critical Kitashiba Electric Co Ltd
Priority to JP2001352618A priority Critical patent/JP3961817B2/ja
Publication of JP2003158882A publication Critical patent/JP2003158882A/ja
Application granted granted Critical
Publication of JP3961817B2 publication Critical patent/JP3961817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【0001】
本発明は、運転の安定化を図った倍電圧インバータ装置に関するものである。
【0002】
【従来の技術】
一般に、誘導加熱炉の高周波電源としてサイリスタインバータ装置が広く使用されている。このサイリスタインバータ装置は図4に示すように構成されている。図において1は三相交流電力を直流電力に変換する整流器、2は直流リアクトル、3から6はサイリスタ、7はコンデンサ、8は負荷コイルである。前記直流リアクトル2は直流電流を平滑化するとともに、電流を持続させようとする働きをもつものである。またサイリスタ3と6および4と5のペアが交互にオンすることによりコンデンサ7と負荷コイル8に交流電力が供給される。
【0003】
このインバータとしての動作を説明すると、サイリスタ3〜6は自己消弧能力がないので、負荷側に設けられたコンデンサ7によってオフさせる。即ち、サイリスタ3と6がオンの状態で、コンデンサ7が図示の極性になっているとき、サイリスタ4と5をオンすると、コンデンサ7の電荷がサイリスタ5と6を介して放電し、サイリスタ6の電流が0になると、サイリスタ6はオフに転ずる。
【0004】
またサイリスタ4と3のパスでもコンデンサ7の電荷が放電することにより、サイリスタ3が同様にオフに転ずる。またサイリスタ4と5がオンの状態では、コンデンサ7の極性は図示とは逆の極性に転ずる。次いでサイリスタ3と6をオンすると、同様にサイリスタ4と5がオフする。このようにコンデンサ7の作用によりサイリスタは交互にオンオフしてインバータとしての動作が行われる。
【0005】
サイリスタは電流が0になった後、所定の時間逆電圧が印加され続けないと、サイリスタが完全にはオフ能力を回復しない。したがって、この逆電圧時間を確保することがこの種のインバータではもっとも重要である。一般にこの逆電圧時間を転流余裕角あるいは転流余裕時間と呼ぶ。この角度あるいは時間は電圧に対する電流の進み角あるいは進み時間に等しい。厳密にいうと重なり時間を加味しなければならないが、本質的なものではないので説明を省略する。図5はインバータの出力側の電圧と電流波形を示したものである。電流は電圧に対してある所定の角度γあるいは時間進んでいることが重要である。
【0006】
負荷コイルの代表例としては誘導炉があるが、これは金属材料を誘導炉に投入してから溶解が完了して、溶湯をすべて取り出すまでのプロセスにおいては、誘導炉のインピーダンスが大きく変化する。このインピーダンスの変化に拘らずインバータは、必要な転流余裕角あるいは時間を常に確保することが重要である。そのため、負荷電圧あるいは電流を検出して電流と電圧の位相が一定の角度あるいは時間になるように、周波数を自動調整している。
【0007】
例えば周波数が上がると、コンデンサ電流が増加し、負荷コイル電流が減少するので、位相が進むことになる。周波数が下がると、逆に位相が遅れる。この位相特性を図に表したのが図6である。横軸が周波数f、縦軸は位相θで0より上が遅れ、下が進みである。
【0008】
負荷の状況によって位相特性がAからBに変化すると、位相特性曲線と、目標とする位相レベルに設定した所定値θ 0 との交点の周波数がf A からf B に移動し、インバータの周波数が変化する。これを実現する制御回路としては、例えばPLL( フェーズロック回路) が使われる。
【0009】
次に倍電圧方式インバータについて説明する。図7は、従来からある倍電圧方式インバータである。実際には、図4のコンデンサ7が二つに分割されたものと等価である。図7において、11はインバータ、71と72はコンデンサで、その容量はそれぞれC1 およびC2とする。8は負荷コイルで、誘導炉などの誘導性負荷である。V1 はインバータ出力電圧、V2 は誘導負荷電圧である。
【0010】
この回路が倍電圧となる原理を説明する。C1 ≒C2=2C、負荷コイル8のインダクタンスと抵抗をそれぞれL、Rとすると、共振角周波数ωはおおよそ式1で表される。
【0011】
【式1】
【0012】
図8はC1 、C2、LおよびRの関係を示すベクトル図である。この図から式2、式3が導かれ、V2 ≒2V1 の関係が成り立つ。
【0013】
【式2】
【0014】
【式3】
【0015】
倍電圧方式インバータ装置は変圧器を使用することなくインバータ電圧を2倍近くに高めることができるので、経済的にも変圧器不用によるコストメリットだけではなく、変圧器からの騒音が減り、軽量化が図れるなどのメリットがある。それにも拘らず、実際にはほとんど使われていないのが実状で、その原因はインバータが安定に動作しないことにあると考えられる。確かに、誘導炉で加熱溶解中に突然周波数が異常に低下する現象が発生することがある。そこでなぜ周波数が異常に低下するのかその原因について検討した。
【0016】
図7の回路で、インバータ11から負荷側を眺めたインピーダンスZは、C2、L、Rの直列回路とC1 の合成インピーダンスとなる。周波数が非常に低くなると、直列回路インピーダンスは、式4で表される。
【0017】
【式4】
【0018】
この関係から1/ωC1 との合成インピーダンスはほぼ1/ωCとなり、容量性リアクタンスを呈する。一方周波数が非常に高くなるとC2と負荷コイルの直列インピーダンスはほぼωLとなり、これと1/ωC1 との合成インピーダンスはωL>>1/ωC1 より、ほぼ1/ωC1 になり、これも容量性リアクタンスを呈する。
【0019】
したがって共振周波数付近は、多くの場合、容量性から誘導性リアクタンスを呈するが、負荷が重くなると、即ちRが増加すると図9に示すように、位相がある進みの値より小さくならない状況が現れる。その結果、位相特性曲線と、目標とする位相レベルに設定した所定値θ 0 との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成するが、位相をある所定値θ0 にしようとしたとき、Aの場合にはfA という周波数が存在するが、Bの場合には存在せず、その結果、Bの特性を示す負荷ではインバータが動作できない。このように突然不安定になる原因が知られていなかったために、その対策がなされず、従来は倍電圧インバータ装置が広く使われていなかったものと考えられる。
【0020】
【発明が解決しようとする課題】
本発明は上記問題を改善し、如何なる負荷条件でも安定して運転でき、特に加熱溶解中に突然周波数が異常に低下する誘導炉に好適な倍電圧インバータ装置を提供するものである。
【0021】
【課題を解決するための手段】
本発明の請求項1記載の倍電圧インバータ装置は、サイリスタインバータの第1および第2出力端子と並列に接続された第1コンデンサと、前記第1出力端子に一端が接続された第2コンデンサと、該第2コンデンサの他端と前記第2出力端子の間に直列に接続された誘導負荷とからなる倍電圧インバータ装置において、インバータ出力電圧信号のインバータ電圧とインバータ電流とから得られる位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第1ゲート信号発生器と、誘導負荷電圧信号の負荷電圧とインバータ電流とから得られる位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第2ゲート信号発生器と、該二つのゲート信号発生器の出力のうちいずれか周波数の高い方のゲート信号を選択するか、または出力のある一方のゲート信号をサイリスタに出力する選択回路とを設けたことを特徴とするものである。
【0022】
本発明の請求項2記載の倍電圧インバータ装置は、位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第1および第2ゲート信号発生器において、目標とする位相レベルに設定した所定値を、それぞれのゲート信号発生器で、異なる値に設定したことを特徴とするものである。
【0023】
【発明の実施の形態】
以下本発明の実施の一形態を図1ないし図3を参照して詳細に説明する。図1において倍電圧インバータ装置は、インバータ11の第1出力端子91および第2出力端子92と並列に接続された容量C1 の第1コンデンサ71と、前記第1出力端子91に一端が接続された第2コンデンサ72と、該第2コンデンサ72の他端と前記第2出力端子92との間に直列に接続された誘導負荷となる負荷コイル8とから構成されている。
【0024】
またコンデンサ71の両側にはインバータ電圧検出用変圧器20が接続され、ここでインバータ出力電圧V1 を測定するようになっている。また負荷コイル8の両側には負荷電圧検出用変圧器21が接続され、ここで誘導負荷電圧V2 を測定するようになっている。またインバータ電圧検出用変圧器20には、インバータ出力電圧信号を入力としてサイリスタのゲート信号を作成する第1ゲート信号発生器22が接続されている。また負荷電圧検出用変圧器21には誘導負荷電圧信号を入力としてサイリスタのゲート信号を作成する第2ゲート信号発生器23が接続されている。前記第1ゲート信号発生器22は、図2(A)に示すように、インバータ出力電圧信号のインバータ電圧とインバータ電流とから得られる位相特性曲線θ 1 と、目標とする位相レベルに設定した所定値θ A0 との交点の周波数f A1 に、サイリスタインバータ11の周波数を制御するゲート信号を作成するものである。また第2ゲート信号発生器23は、誘導負荷電圧信号の負荷電圧とインバータ電流とから得られる位相特性曲線θ2、目標とする位相レベルに設定した所定値θ B0 との交点の周波数f B1 に、サイリスタインバータ11の周波数を制御するゲート信号を作成するものである
【0025】
更にこれら第1ゲート信号発生器22と第2ゲート信号発生器23は選択回路24に接続されている。この選択回路24は、前記第1および第2ゲート信号発生器22、23の出力のうちいずれか周波数の高い方のゲート信号を選択するか、または出力のある一方のゲート信号をサイリスタに出力するようになっている。また選択回路24は、サイリスタ3、6とサイリスタ4、5にゲート信号を交互に出力するゲート信号分配器25が接続され、更にパルス増幅器26が接続されて、サイリスタ3〜6にゲート信号を出力するようになっている。なお27は始動回路で、これは図1に限らず図4や図7においても必要なものである。
【0026】
上記構成の倍電圧インバータ装置の動作について説明する。インバータ11の始動に先立って、サイリスタ3と5をオンして直流を短絡して、直流リアクトル2の電流をまず立ち上げる。次いでサイリスタ3と6をオンして、サイリスタ5をオフして直流短絡を解除し、それによりインバータ11の動作を開始させる。ここでサイリスタ3と6をオンしてサイリスタ5をオフさせるためには、コンデンサ71と72が図示極性に充電していることが必要である。そのコンデンサ71と72を充電するための回路が始動回路27である。
【0027】
第1および第2ゲート信号発生器22と23はインバータ電圧検出用変圧器20あるいは負荷電圧検出用変圧器21の波形から、サイリスタゲート信号を作るための回路である。ここではインバータ電圧検出用変圧器20あるいは負荷電圧検出用変圧器21から与えられる正弦波状の波形が0を横切る時点から波高値に達する時点の1/4周期波形から共振波形の半周期を割り出して、次にオンすべきサイリスタのゲート信号を作り出す回路である。
【0028】
周波数異常の原因は前述のようにインバータ電圧と電流の位相が目標とする位相レベルに設定した所定値になり得ない負荷状況にも拘らず、所定値になるような信号を発生させようとすることによる。したがって、このような場合は位相を目標とする位相レベルに設定した所定値に制御する回路を一時的に止めて他の回路を用いるか、所定値そのものの値を変更するしかないことは明らかである。
【0029】
そこで本発明では、負荷電圧検出用変圧器21と第2ゲート信号発生器23からの信号でバックアップ信号を作っている。図2の位相特性を基に詳細に説明する。図2(A)と(B)はインバータ出力電圧V1 とIとの位相をθ1 、誘導負荷電圧V2 とIとの位相をθ2 としたときのθ1 とθ2 の周波数特性を描いたものである。図2(A)は負荷が比較的軽いときのもので、θ1 曲線と目標とする位相レベルに設定した所定値θA0の直線との交点が存在し, θ1=θA0となる周波数fA1でインバータは運転する。
【0030】
図2(B)は負荷が重いときのもので、θ1 =θA0を満たす周波数が存在しない。一方、θ2 =θB0なる周波数は、図2(A)ではfB1となり、図2(B)ではfB2となる。ここでfB1<fA1である。逆にいうとfB1は位相が0になる周波数でなくても、fB1<fA1となる周波数となるような位相θB0を選ぶ。
【0031】
ここで、図2(A)の場合にfB1<fA1ということは、第1ゲート信号発生器22からパルスが出た後、やや遅れて他方の第2ゲート信号発生器23からパルスが出るのではなく、fA1からのみパルスが出ることに留意すべきである。その理由は、第1ゲート信号発生器22のパルスでインバータが動くということは、インバータの周波数はfA1となりfB1にはならないからである。次に図2(B)では、第1ゲート信号発生器22からのパルスはなく、第2ゲート信号発生器23からのパルスのみでインバータが駆動される。したがって選択回路24は二つの入力を切り換えているというより、どちらの信号も出力できるオア回路、あるいはどちらか早い方のパルスで動作する優先回路である。
【0032】
以上の説明から分かるように、通常の運転状態ではインバータ電圧とインバータ電流との位相θ1 が目標とする位相レベルに設定した所定値θA0となるような周波数で運転されるが、負荷が重くなりθ1=θA0を満たす周波数が取り得ない状態になると、負荷電圧とインバータ電流との位相θ2 =θB0を満たす周波数fB2に移行する。このときθ1 >θA0であるからインバータの転流には支障ない。
【0033】
次に始動の場合について説明する。前述のように第1ゲート信号発生器22と23においては、その入力波形は、必ず1/4周期が取り出せるような波形である必要がある。ところがインバータを始動したときに現れる電圧波形は、図3に示すような波形となる。これから分かるように、a のインバータ電圧波形は単調増加(あるいは減少)波形で波高値が得られず、したがって1/4周期を見つけることができない。他方bの負荷電圧波形では波高値が存在する。これから、始動の際には負荷電圧検出用変圧器21からの信号を利用すれば、第2ゲート信号発生器23でゲート信号を作り出すことができる。始動時は通常より大きな位相となるように設定し、始動が終了後はその位相差が徐々に0程度になるように設定すると、自動的に第1ゲート信号発生器22の作るパルスに移ることができる。
【0034】
なおゲート信号発生器は、前述の回路には限定されず、例えばPLL 回路を用いることもできる。また、ゲート信号発生器は完全に二つに分かれていなくても、インバータ電圧信号と負荷電圧信号の入力部分は別としても、位相の大きさを決める部分を共用する構成でもよい。またマイクロコンピュータを使う場合は、ゲート信号発生器という具体的な回路は存在しないが、プログラムに同一の思想が含まれる場合は、本発明に含まれる。
【0035】
【発明の効果】
以上説明した如く本発明に係る請求項1記載の倍電圧インバータ装置によれば、インバータのゲート信号の基準を作り出す回路を2種類設けて、二つのゲート信号発生器のいずれか早い周波数のパルスを優先する回路を用いているので、負荷状態の変化に応じて一方のパルスから他方のパルスへの切換が滑らかに行われ、始動から定常まで、また軽負荷から重負荷の領域まで安定な運転を行なうことができる。この結果、倍電圧方式インバータのもつ利点、即ち昇圧変圧器を使わずに昇圧可能なこと、変圧器不用に伴う軽量化、低騒音化、コスト低減を活かすことができた。
【0036】
また請求項2記載の倍電圧インバータ装置によれば、インバータのゲート信号の基準を作り出す第1および第2ゲート信号発生器を2個設けて、それぞれの位相の目標とする位相レベルに設定した所定値を異なる値に設定することにより、何れか少なくとも一方からゲート信号を確実に発生させることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態による倍電圧インバータ装置を示す回路構成図である。
【図2】(A)は倍電圧回路の各部電圧とインバータ電流間の位相・周波数特性を示す波形図、(B)は高負荷状態を示す波形図である。
【図3】始動時のインバータ電圧と負荷電圧の波形図である。
【図4】従来技術のインバータ装置の主回路構成図である。
【図5】インバータ電圧と電流波形の関係を示す波形図である。
【図6】図4の回路におけるインバータ電圧・電流間の位相・周波数特性図である。
【図7】倍電圧インバータ回路を示す回路構成図である。
【図8】倍電圧となる理由を示すベクトル図である。
【図9】倍電圧インバータ回路におけるインバータ電圧・電流間の位相・周波数特性を示す波形図である。
【符号の説明】
1 整流器
2 直流リアクトル
3 サイリスタ
4 サイリスタ
5 サイリスタ
6 サイリスタ
7 コンデンサ
71 コンデンサ
72 コンデンサ
8 負荷コイル
11 インバータ
20 インバータ電圧検出用変圧器
21 負荷電圧検出用変圧器
22 第1ゲート信号発生器
23 第2ゲート信号発生器
24 選択回路
25 ゲート信号分配器
26 パルス増幅器
27 始動回路
V1 インバータ出力電圧
V2 誘導負荷電圧
91 第1出力端子
92 第2出力端子

Claims (2)

  1. サイリスタインバータの第1および第2出力端子と並列に接続された第1コンデンサと、前記第1出力端子に一端が接続された第2コンデンサと、該第2コンデンサの他端と前記第2出力端子の間に直列に接続された誘導負荷とからなる倍電圧インバータ装置において、インバータ出力電圧信号のインバータ電圧とインバータ電流とから得られる位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第1ゲート信号発生器と、誘導負荷電圧信号の負荷電圧とインバータ電流とから得られる位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第2ゲート信号発生器と、該二つのゲート信号発生器の出力のうちいずれか周波数の高い方のゲート信号を選択するか、または出力のある一方のゲート信号をサイリスタに出力する選択回路とを設けたことを特徴とする倍電圧インバータ装置。
  2. 位相特性曲線と、目標とする位相レベルに設定した所定値との交点の周波数に、サイリスタインバータの周波数を制御するゲート信号を作成する第1および第2ゲート信号発生器において、目標とする位相レベルに設定した所定値を、それぞれのゲート信号発生器で、異なる値に設定したことを特徴とする請求項1記載の倍電圧インバータ装置。
JP2001352618A 2001-11-19 2001-11-19 倍電圧インバータ装置 Expired - Fee Related JP3961817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001352618A JP3961817B2 (ja) 2001-11-19 2001-11-19 倍電圧インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001352618A JP3961817B2 (ja) 2001-11-19 2001-11-19 倍電圧インバータ装置

Publications (2)

Publication Number Publication Date
JP2003158882A JP2003158882A (ja) 2003-05-30
JP3961817B2 true JP3961817B2 (ja) 2007-08-22

Family

ID=19164765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352618A Expired - Fee Related JP3961817B2 (ja) 2001-11-19 2001-11-19 倍電圧インバータ装置

Country Status (1)

Country Link
JP (1) JP3961817B2 (ja)

Also Published As

Publication number Publication date
JP2003158882A (ja) 2003-05-30

Similar Documents

Publication Publication Date Title
JP6227041B2 (ja) マルチレベルインバータ
US5410466A (en) High power-factor inverter device having reduced output ripple
US7532491B2 (en) Apparatus and method for supplying DC power source
US6163019A (en) Resonant frequency induction furnace system using capacitive voltage division
JP2001517057A (ja) 並列接続及び直列接続インバータをリンクする直流−直流コンバータを備えた電力潮流コントローラ
EP1355411B1 (en) Rectifier with high power factor and low harmonics
JP6400103B2 (ja) 電力変換装置
CN110336455B (zh) 一种变流器软启动电路及启动方法
KR100578210B1 (ko) 아크 응용 기기 전원 장치
KR101556933B1 (ko) 무정전 전원장치
JP3961817B2 (ja) 倍電圧インバータ装置
JP4895846B2 (ja) 誘導加熱調理器
JP2540466B2 (ja) 振動回路の充放電状態の制御方法および回路装置
JPS61262822A (ja) 交流定電圧安定化電源装置
JP3925989B2 (ja) インバータ装置の制御装置
JP6777524B2 (ja) 送電装置
JP2015198060A (ja) 誘導加熱装置の制御回路
RU2070733C1 (ru) Резонансный источник питания
JPS63206165A (ja) 無停電電源装置
JP4080574B2 (ja) 直流アーク溶接用電源装置
JP2003077626A (ja) 高周波電源装置
CN108321834B (zh) 一种并网逆变器的控制方法及控制器
JP2003230280A (ja) 電力変換装置
JP2026054854A (ja) Ac/dcコンバータ
JP5546605B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070517

R150 Certificate of patent or registration of utility model

Ref document number: 3961817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees