JP3967045B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3967045B2 JP3967045B2 JP25280299A JP25280299A JP3967045B2 JP 3967045 B2 JP3967045 B2 JP 3967045B2 JP 25280299 A JP25280299 A JP 25280299A JP 25280299 A JP25280299 A JP 25280299A JP 3967045 B2 JP3967045 B2 JP 3967045B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor substrate
- insulating film
- layer
- concave defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 83
- 230000007547 defect Effects 0.000 claims description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に関するものである。
【0002】
【従来の技術】
産業電力分野では、省エネルギー化のために高効率大容量のエネルギー変換素子を必要とし、これまで、Si系半導体によるインバータなどの電力変換装置が利用されていた。
【0003】
最近、より高効率の動作が期待できる、例えばSiC半導体による変換装置の実現が期待されるようになってきたが、マイクロパイプと呼ばれる結晶欠陥がウエハ内に数十から数百個存在するため、電力用素子として必要なウエハサイズレベルの大面積の素子を作製することができなかった。
【0004】
このように、大電力の電力変換装置を実現するためには、ウエハサイズのダイオードが必要となる。ここで、SiC半導体はバンドギャップが広いなど物性的な特徴から、オン抵抗の小さいダイオードの実現が期待されている。
【0005】
図2は従来の一般的なSiC半導体ウエハの斜視図である。
【0006】
この図に示すように、SiC基板1の表面上にはマイクロパイプ2と呼ばれる数ミクロンから十ミクロンの直径を持ち、基板1内部方向に伸びる貫通穴状の欠陥が数十から数百個存在する。
【0007】
ここで、そのようなSiC基板を用いてpn接合型のダイオードを作製したときの問題点を図3を参照しながら説明する。
【0008】
この図3に示すように、n型基板11に対し、Mgなどをイオン注入・アニールし、p型層12を形成し、次に上部電極13を形成する。
【0009】
ここで、例えば欠陥の位置を示す矢印14,16で示す箇所には、イオン注入工程において、ウエハ上方から飛来するイオンが貫通穴を通って基板11の深い位置に注入層15を形成してしまう。p型層の形成を拡散によって行うとしても不純物が貫通穴を通って拡散し、同様の問題が起こるのは明らかであり、このような深さ方向に異常な突起を有するpn接合ダイオードは、電流リークの発生、ダイオード耐圧がないなど正常な特性は期待できない。
【0010】
また、例えば、矢印16の位置に示すような、より大きい欠陥である穴に電極材料が落ち込み落ち込み部17が形成され、pn接合に被着する場合も生じる。このときpn接合は短絡されダイオード特性を示さない。
【0011】
また、前記SiC基板1を用いてpn接合型のダイオードを作成したときには、以下のような問題点がある。
【0012】
(1)まず、図4(a)に示すように、マイクロパイプを含むn型基板11に対し、エピタキシャル成長法により、n型のエピ層18を形成する。このとき、マイクロパイプの付近では、様々な結晶方位を持ち、結晶欠陥を多く含む不良結晶領域19ができてしまう。これは、マイクロパイプの穴の側面の結晶方位に依存したエピタキシャル成長が発生し、これが横方向にも広がる際、本来の基板11表面からエピタキシャル成長してくる成長層とせめぎ合うため発生することが原因の一つと考えられている。
【0013】
(2)次に、図4(b)に示すように、Mgなどをイオン注入・アニールし、p型層20を形成する。
【0014】
ここで、イオン注入後のアニール工程において、不良結晶領域19に注入された不純物は、そこに多く存在する結晶粒界や結晶欠陥を通じて異常に深く拡散し、図4(b)に示すようなギザギザ(平坦ではないという意味)の接合面を形成してしまう。このような平坦でない接合面を有するダイオードは、リーク電流が増大する、耐圧が低いなどの欠陥を生じてしまう。
【0015】
また、図4(a)で示すような、半導体の上に、金属を被着してショットキ型のダイオードを形成するとしても、不良結晶領域19の位置で結晶性の悪さに起因するリーク電流や耐圧の不良が発生し、良好なダイオード特性を得ることができない。
【0016】
【発明が解決しようとする課題】
以上説明したように、マイクロパイプを有する基板を用いて大面積のダイオードを作製しようとしても、マイクロパイプの穴の位置で、接合の異常、電極材料の落ち込みなどの発生や、不良結晶領域の位置で結晶性の悪さに起因するリーク電流や耐圧の不良が発生するため、正常な特性を有するダイオードを実現できないという問題があった。
【0017】
本発明は、上記問題点を除去し、半導体基板におけるマイクロパイプの穴の位置で起こる、接合の異常、電極材料の落ち込みなどの発生や、不良結晶領域の位置で起こる結晶性の悪さに起因するリーク電流や耐圧の不良の発生を防止することができる半導体素子及びその製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕半導体素子において、凹型の欠陥を含むn型の半導体基板(21)表面側から堆積されて、前記凹型の欠陥を含むn型の半導体基板(21)の前記凹型の欠陥を埋め込む絶縁膜(23)と、この絶縁膜(23)で覆われたn型の半導体基板(21)の表面側から前記n型の半導体基板(21)表面に達するまで前記絶縁膜(23)を除去し、この除去された部位に形成されるp型層(25)と、このp型層(25)上に形成される電極(26)とを具備することを特徴とする。
【0019】
〔2〕半導体素子において、凹型の欠陥を含むn型の半導体基板(31)表面側から堆積されて、前記凹型の欠陥を含むn型の半導体基板(31)の前記凹型の欠陥を埋め込む絶縁膜(33)と、この絶縁膜(33)で覆われたn型の半導体基板(31)の表面側から前記n型の半導体基板(31)表面に達するまで前記絶縁膜(33)を除去し、この除去された部位に形成されるn型のエピ層(35)と、このn型のエピ層(35)上に形成されるp型導電層(36)と、このp型導電層(36)上に形成される電極(37)とを具備することを特徴とする。
【0020】
〔3〕上記〔1〕又は〔2〕記載の半導体素子において、前記半導体基板はシリコンであり、前記絶縁膜はシリコン酸化膜であることを特徴とする。
【0021】
〔4〕上記〔1〕又は〔2〕記載の半導体素子において、前記半導体基板はSiCであり、前記絶縁膜はシリコン窒化膜であることを特徴とする。
【0022】
〔5〕半導体素子の製造方法において、凹型の欠陥を含むn型の半導体基板(21)表面側から堆積し、前記凹型の欠陥を含むn型の半導体基板(21)の前記凹型の欠陥を埋め込む絶縁膜(23)を形成する工程と、前記絶縁膜(23)で覆われたn型の半導体基板(21)の表面側から前記n型の半導体基板(21)表面に達するまで前記絶縁膜(23)を除去する工程と、前記除去された部位にp型層(25)を形成する工程と、前記p型層(25)上に電極(26)を形成する工程とを施すことを特徴とする。
【0023】
〔6〕半導体素子の製造方法において、凹型の欠陥を含むn型の半導体基板(31)表面側から堆積し、前記凹型の欠陥を含むn型の半導体基板(31)の前記凹型の欠陥を埋め込む絶縁膜(33)を形成する工程と、前記絶縁膜(33)で覆われたn型の半導体基板(31)の表面側から前記n型の半導体基板(31)表面に達するまで前記絶縁膜(33)を除去する工程と、前記除去された部位にn型のエピ層(35)を形成する工程と、前記n型のエピ層(35)上にp型導電層(36)を形成する工程と、前記p型導電層(36)上に電極(37)を形成する工程とを施すことを特徴とする。
【0024】
〔7〕半導体素子の製造方法において、凹型の欠陥を含む半導体基板(41)に前記凹型の欠陥を埋め込むだけの膜厚の絶縁膜(42)を形成する工程と、前記半導体基板(41)の表面の絶縁膜(42)を除去する工程と、前記半導体基板(41)の表面にエピタキシャル成長させる単結晶層(43)を形成する工程とを施すことを特徴とする。
【0025】
〔8〕上記〔7〕記載の半導体素子の製造方法において、前記凹型の欠陥の側面を露出させないように前記エピタキシャル成長を行わせることを特徴とする。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
【0027】
図1は本発明の第1実施例を示す半導体素子の製造工程断面図であり、ここでは、接合型の大型ダイオードを作製する。
【0028】
(1)まず、図1(a)に示すように、使用するn型の基板21の半導体装置〔後述の工程(4)及び(5)参照〕内にはマイクロパイプ22が存在する。
【0029】
(2)そこで、図1(b)に示すように、CVD(chemical vapour deposition)法により、例えばシリコン酸化膜23をマイクロパイプ22の半径以上の厚さに成長させる。このとき、マイクロパイプ22(穴部)は、シリコン酸化膜23によって埋め込まれた構造となる。
【0030】
(3)次に、図1(c)に示すように、シリコン酸化膜23を基板21の表面側からエッチングし、除去していき、基板21に達したところでエッチングを停止する。すると、マイクロパイプ22(穴部)だけがシリコン酸化膜24で埋め込まれた構造が得られる。
【0031】
(4)次に、図1(d)に示すように、p型不純物のイオン注入を行ってから、熱処理アニールによってp型層25を形成する。
【0032】
(5)最後に、図1(e)に示すように、電極26を形成し、大型の接合ダイオードが形成された半導体素子を得る。
【0033】
このように、この実施例によれば、図1(c)で示すように、ウエハの不良部分(マイクロパイプ)22が絶縁性のシリコン酸化膜23(24)で埋め込まれている。そのため、このような状況で、図1(d)に示すにイオン注入が行われても、マイクロパイプ22(穴部)に飛来するイオンは、穴部を埋めたシリコン酸化膜24で阻止されることになり、マイクロパイプ22の穴深く進入することができない。
【0034】
その結果、基板21の内部に形成されるp型層25の底面(接合)はマイクロパイプ22に影響されることなく平坦となる。ここで、穴部を埋めたシリコン酸化膜24は、熱的に安定であり、この中に不純物イオンが注入されても、その不純物が拡散によって基板21内に達することは非常に少ない。
【0035】
ここで、例えば、基板21をSiCとした場合、上記で用いたシリコン酸化膜の代わりにシリコン窒化膜を用いるのがよい。理由としては、SiCとシリコン窒化膜の密度が同程度なので、不純物の注入深さも同程度となり、さらにp型層25の底面が平坦となる長所があるからである。
【0036】
また、当然ながら、図1(e)に示すように、電極26はマイクロパイプに落ち込むことがないため、pn接合を短絡する恐れもない。
【0037】
以上のように、本発明の第1実施例によれば、マイクロパイプなど凹型の欠陥を含むウエハに対しても大型のダイオードの作製を実現することができる。
【0038】
また、本発明の実施例においては、SiC基板に特有なマイクロパイプ欠陥を絶縁膜で埋め込むことにより、異常な接合形成や、電極の落ち込みを回避して大型のダイオードを作製する方法を説明した。しかし、本発明は、欠陥部の存在にかかわらず、導電型層の形成や電極の形成を可能にすることができるものであり、SiC以外の半導体基板やエピタキシャル基板にも、同様な凹型の欠陥があり、それにより、均一な接合の形成や、正常な電極の形成を妨げる要因がある場合でも、本発明の実施例が適用できることは明らかである。さらに、本実施例においてはウエハサイズレベルの大型の接合ダイオードについて説明したが、その他、電界効果トランジスタやバイポーラトランジスタにも適用できるのは明らかである。
【0039】
次に、本発明の第2実施例について説明する。
【0040】
図5は本発明の第2実施例を示す半導体素子の製造工程断面図である。
【0041】
この実施例では、接合型の大型ダイオードを作製する例を挙げて説明する。
【0042】
(1)まず、図5(a)に示すように、使用するn型の基板31には、例えば凹型の欠陥であるマイクロパイプ32が存在する。
【0043】
(2)そこで、図5(b)に示すように、CVD(chemical vapourdeposition)法により、例えばシリコン酸化膜33をマイクロパイプ32の半径以上の厚さに成長させる。このとき、マイクロパイプ32は、シリコン酸化膜33によって埋め込まれた構造となる。
【0044】
(3)次に、図5(c)に示すように、シリコン酸化膜33を基板31の表面側からエッチング除去していき、基板31に達したところでエッチングを停止する。すると、マイクロパイプ32の穴部だけがシリコン酸化膜34で埋め込まれた構造が得られる。
【0045】
(4)次に、図5(d)に示すように、MBE(molecular beam epitaxy)法やMOCVD(metal organic chemical vapour deposition)法により、n型のエピ層35を形成する。このとき、マイクロパイプ32の位置にあるシリコン酸化膜34上にはエピ成長が行われず、図6に拡大して示すように、エピ成長が行われない領域35Aが形成され、周辺のSiC表面から横方向に成長したエピ層シリコン酸化膜34の上方で結合することになる。つまり、エピ層35の厚さを、エピ層35がシリコン酸化膜34上方で結合する以上の厚さとする。
【0046】
(5)次に、図5(e)に示すように、p型不純物のイオン注入やp型のエピ成長を行って、p型導電層36を形成し、最後に電極37を形成し、大型の接合ダイオードを得る。
【0047】
このように、本発明の第2実施例によれば、図5(d)で示すように、ウエハの不良部分(マイクロパイプ)が絶縁膜で埋め込まれているため、エピ成長がされず、さらに絶縁膜以外の領域からのエピの横方向成長により、ウエハの不良部分もエピ層で覆われることになる。
【0048】
つまり、本実施例によれば、接合や電極に対し致命的な凹型の欠陥を含むウエハに対しても、それらに起因する欠陥を含まないエピ層を形成することができる。
【0049】
その結果、結晶欠陥に起因する不良な電気特性を持たない大型のダイオードを実現することができる。
【0050】
次に、本発明の第3実施例について説明する。
【0051】
図5(c)で示す工程において、シリコン酸化膜33のエッチング除去が過剰に行われると、シリコン酸化膜34の表面が基板31より少しへこんでしまうことがある。これは、シリコン酸化膜33のエッチング方法において、シリコン酸化膜33のエッチング速度が基板31のエッチング速度より早い場合(例えば、シリコン酸化膜33のエッチングにおいて、一般的なフロンガスによるプラズマエッチング法を用いた場合)などに容易に発生してしまう。この部分の様子を図7に示す。
【0052】
つまり、側面露出部31Aが発生すると、基板31の表面とは異なる結晶方位が現れることになり、基板31の表面とは異なる結晶方位のエピ成長が発生し、結晶欠陥の原因となってしまう。
【0053】
そこで、上記に述べた凹型欠陥の側面が露出することのない方法を図8を参照しながら説明する。
【0054】
(1)まず、図8(a)に示すように、第2実施例の図5(c)と同様に、基板41の凹型欠陥をシリコン酸化膜42で埋め込む。このとき、図7に示したように、シリコン酸化膜のエッチングが過剰に行われ、シリコン酸化膜42の表面が基板41の表面より下になっている。
【0055】
(2)そこで、図8(b)に示すように、基板41をその表面がシリコン酸化膜42の表面より下になるまで選択的にエッチングする。このとき基板41がSiCであるとすれば、例えば塩素ガスなどによるドライエッチングを行えば、シリコン酸化膜よりSiCの方のエッチング速度が速いため、前記の状況を実現できる。
【0056】
(3)次に、図8(c)に示すように、エピタキシャル成長を行うと、基板41の表面の結晶方位のみに従った成長となり、結晶欠陥のない単結晶層43が得られる。
【0057】
このように、本発明の第3実施例によれば、図8(a)に示したように、絶縁膜の表面がエッチングの際基板表面より少しへこんでしまった場合でも、基板41側をエッチングして低くすることにより、基板41上に単一の結晶面を露出させることができ、その結果、基板全面に対し欠陥のないエピタキシャル成長層を実現させることができる。
【0058】
つまり、本実施例によれば、実際には厳密に行うことが難しい不良部分の絶縁膜埋め込み工程に対し、確実にそれを行える方法を提供しているので、その結果、欠陥を含まないエピ層を形成でき、良好な特性を有する大型のダイオードの作製を実現できる。
【0059】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【0060】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0061】
(1)マイクロパイプなど凹型の欠陥を含むウエハに対しても大型の半導体装置、例えばダイオードの作製を実現することができる。
【0062】
(2)接合や電極に対し致命的な凹型の欠陥を含むウエハに対しても、それらに起因する欠陥を含まないエピ層を形成することができる。
【0063】
(3)絶縁膜の表面がエッチングの際基板表面より少しへこんでしまった場合でも、基板側をエッチングして低くすることにより、基板上に単一の結晶面を露出させることができ、その結果、基板全面に対し欠陥のないエピタキシャル成長層を実現させることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示す半導体素子の製造工程断面図である。
【図2】 従来の一般的なSiC半導体ウエハの斜視図である。
【図3】 従来のSiC基板を用いてpn接合型のダイオードを作製したときの問題点の説明図である。
【図4】 従来の他の問題点の説明図である。
【図5】 本発明の第2実施例を示す半導体素子の製造工程断面図である。
【図6】 図5(d)の工程におけるA部拡大断面図である。
【図7】 図5(c)の工程における問題点を示す図である。
【図8】 本発明の第3実施例を示す半導体素子の製造工程断面図である。
【符号の説明】
21,31,41 n型の導電型を示す基板
22,32 マイクロパイプ
23,33,42 シリコン酸化膜
24,34 穴部を埋めたシリコン酸化膜
25 p型層
26,37 電極
31A 側面露出部
35 n型のエピ層
35A エピ成長が行われない領域
36 p型導電層
43 単結晶層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
In the industrial power field, high-efficiency and large-capacity energy conversion elements are required for energy saving, and power converters such as inverters made of Si-based semiconductors have been used so far.
[0003]
Recently, it has been expected to realize a conversion device made of, for example, a SiC semiconductor that can be expected to operate with higher efficiency, but there are tens to hundreds of crystal defects called micropipes in the wafer. A large-area device having a wafer size level required as a power device could not be produced.
[0004]
Thus, in order to realize a high-power power converter, a wafer-size diode is required. Here, since the SiC semiconductor has physical properties such as a wide band gap, it is expected to realize a diode with low on-resistance.
[0005]
FIG. 2 is a perspective view of a conventional general SiC semiconductor wafer.
[0006]
As shown in this figure, on the surface of the SiC substrate 1, there are several tens to several hundreds of through-hole-like defects called micropipes 2 having a diameter of several microns to tens of microns and extending toward the inside of the substrate 1. .
[0007]
Here, a problem when a pn junction type diode is manufactured using such a SiC substrate will be described with reference to FIG.
[0008]
As shown in FIG. 3, the n-
[0009]
Here, for example, at the locations indicated by the
[0010]
Further, for example, the electrode material falls into a hole which is a larger defect as shown by the position of the
[0011]
Further, when a pn junction type diode is formed using the SiC substrate 1, there are the following problems.
[0012]
(1) First, as shown in FIG. 4A, an n-
[0013]
(2) Next, as shown in FIG. 4B, Mg or the like is ion-implanted and annealed to form the p-
[0014]
Here, in the annealing process after the ion implantation, the impurities implanted into the
[0015]
Further, even when a metal is deposited on a semiconductor to form a Schottky diode as shown in FIG. 4A, a leakage current caused by poor crystallinity at the position of the defective crystal region 19 A breakdown voltage failure occurs and good diode characteristics cannot be obtained.
[0016]
[Problems to be solved by the invention]
As described above, even if an attempt is made to produce a large-area diode using a substrate having a micropipe, the occurrence of abnormal bonding, a drop in electrode material, or the position of a defective crystal region at the micropipe hole position. As a result, a leakage current and a breakdown voltage due to poor crystallinity occur, and there is a problem that a diode having normal characteristics cannot be realized.
[0017]
The present invention eliminates the above-mentioned problems and results from the occurrence of abnormal bonding, drop of electrode material, etc. occurring at the position of the micropipe hole in the semiconductor substrate, and poor crystallinity occurring at the position of the defective crystal region. It is an object of the present invention to provide a semiconductor element capable of preventing the occurrence of leakage current and breakdown voltage and a method for manufacturing the same.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In the semi-conductor elements, concave n-type semiconductor substrate (21) including a defect is deposited from the surface side, filling the concave defect of an n-type semiconductor substrate (21) including the concave defects insulation The insulating film (23) is removed from the surface of the n-type semiconductor substrate (21) covered with the film (23) and the insulating film (23) until the surface of the n-type semiconductor substrate (21) is reached. The p-type layer (25) formed in the removed portion and the electrode (26) formed on the p-type layer (25) are provided.
[0019]
[2] In a semiconductor element, an insulating film is deposited from the surface side of an n-type semiconductor substrate (31) including a concave defect and embeds the concave defect of the n-type semiconductor substrate (31) including the concave defect. (33) and removing the insulating film (33) from the surface side of the n-type semiconductor substrate (31) covered with the insulating film (33) until reaching the surface of the n-type semiconductor substrate (31), The n-type epi layer (35) formed in the removed portion, the p-type conductive layer (36) formed on the n-type epi layer (35), and the p-type conductive layer (36) And an electrode (37) formed thereon.
[0020]
[3] The semiconductor element according to [1] or [2] , wherein the semiconductor substrate is silicon and the insulating film is a silicon oxide film.
[0021]
[4] The semiconductor element according to [1] or [2] , wherein the semiconductor substrate is SiC and the insulating film is a silicon nitride film.
[0022]
[5] The method of manufacturing a semi-conductor elements, deposited an n-type semiconductor substrate (21) surface side including the concave defects, the concave defect of an n-type semiconductor substrate (21) including the concave defects forming a write-free insulation Enmaku (23) filling said from the surface of the insulating film n-type semiconductor substrate covered with (23) (21) to reach the n-type semiconductor substrate (21) surface The step of removing the insulating film (23) , the step of forming a p-type layer (25) in the removed portion, and the step of forming an electrode (26) on the p-type layer (25) are performed. It is characterized by that.
[0023]
[6] In the method of manufacturing a semiconductor device, the n-type semiconductor substrate (31) including a concave defect is deposited from the surface side, and the concave defect of the n-type semiconductor substrate (31) including the concave defect is embedded. A step of forming an insulating film (33), and the insulating film (33) from the surface side of the n-type semiconductor substrate (31) covered with the insulating film (33) to the surface of the n-type semiconductor substrate (31). 33), a step of forming an n-type epi layer (35) at the removed portion, and a step of forming a p-type conductive layer (36) on the n-type epi layer (35). And a step of forming an electrode (37) on the p-type conductive layer (36).
[0024]
[7] The method of manufacturing a semi-conductor device, comprising the steps of forming only a thickness of the insulating film filling the concave defect in the semiconductor substrate (41) (42) comprising a concave defect, the semiconductor substrate (41) removing the surface of the insulating film (42), and wherein the applying and the step of forming a single crystal layer is epitaxially grown (43) on the surface of the semiconductor substrate (41).
[0025]
[ 8 ] The method for manufacturing a semiconductor device according to [ 7 ], wherein the epitaxial growth is performed so that a side surface of the concave defect is not exposed.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0027]
FIG. 1 is a cross-sectional view of a manufacturing process of a semiconductor device showing a first embodiment of the present invention. Here, a junction type large diode is manufactured.
[0028]
(1) First, as shown in FIG. 1A, a
[0029]
(2) Therefore, as shown in FIG. 1B, for example, a silicon oxide film 23 is grown to a thickness equal to or larger than the radius of the
[0030]
(3) Next, as shown in FIG. 1C, the silicon oxide film 23 is etched and removed from the surface side of the
[0031]
(4) Next, as shown in FIG. 1D, after p-type impurity ions are implanted, a p-type layer 25 is formed by heat treatment annealing.
[0032]
(5) Finally, as shown in FIG. 1 (e), an electrode 26 is formed to obtain a semiconductor element on which a large junction diode is formed.
[0033]
Thus, according to this embodiment, as shown in FIG. 1C, the defective portion (micropipe) 22 of the wafer is buried with the insulating silicon oxide film 23 (24). Therefore, in such a situation, even if ion implantation is performed as shown in FIG. 1D, ions flying into the micropipe 22 (hole) are blocked by the
[0034]
As a result, the bottom surface (junction) of the p-type layer 25 formed inside the
[0035]
Here, for example, when the
[0036]
Of course, as shown in FIG. 1E, since the electrode 26 does not fall into the micropipe, there is no possibility of short-circuiting the pn junction.
[0037]
As described above, according to the first embodiment of the present invention, it is possible to produce a large diode even for a wafer including a concave defect such as a micropipe.
[0038]
In the embodiments of the present invention, a method of manufacturing a large diode by embedding micropipe defects peculiar to a SiC substrate with an insulating film to avoid abnormal junction formation and electrode drop is described. However, the present invention can make it possible to form a conductive layer and an electrode regardless of the presence of a defect, and a similar concave defect can be applied to a semiconductor substrate or an epitaxial substrate other than SiC. Thus, it is apparent that the embodiment of the present invention can be applied even when there is a factor that prevents the formation of uniform bonding and the formation of normal electrodes. Furthermore, in the present embodiment, a large junction diode at the wafer size level has been described, but it is obvious that the present invention can be applied to other field effect transistors and bipolar transistors.
[0039]
Next, a second embodiment of the present invention will be described.
[0040]
FIG. 5 is a cross-sectional view of a manufacturing process of a semiconductor device showing a second embodiment of the present invention.
[0041]
In this embodiment, an example of manufacturing a junction type large diode will be described.
[0042]
(1) First, as shown in FIG. 5A, the n-
[0043]
(2) Therefore, as shown in FIG. 5B, for example, a
[0044]
(3) Next, as shown in FIG. 5C, the
[0045]
(4) Next, as shown in FIG. 5D, an n-
[0046]
(5) Next, as shown in FIG. 5E, p-type impurity ion implantation and p-type epi growth are performed to form a p-
[0047]
As described above, according to the second embodiment of the present invention, as shown in FIG. 5D, since the defective portion (micropipe) of the wafer is buried with the insulating film, the epitaxial growth is not performed. Due to the lateral growth of epi from the region other than the insulating film, the defective portion of the wafer is also covered with the epi layer.
[0048]
That is, according to the present embodiment, it is possible to form an epi layer that does not include defects caused by those defects even on a wafer including a concave defect that is fatal to bonding and electrodes.
[0049]
As a result, a large-sized diode that does not have poor electrical characteristics due to crystal defects can be realized.
[0050]
Next, a third embodiment of the present invention will be described.
[0051]
In the step shown in FIG. 5C, if the
[0052]
That is, when the side surface exposed
[0053]
Therefore, a method in which the side surface of the concave defect described above is not exposed will be described with reference to FIG.
[0054]
(1) First, as shown in FIG. 8A, the concave defects of the
[0055]
(2) Therefore, as shown in FIG. 8B, the
[0056]
(3) Next, as shown in FIG. 8C, when epitaxial growth is performed, growth is performed only in accordance with the crystal orientation of the surface of the
[0057]
Thus, according to the third embodiment of the present invention, as shown in FIG. 8A, even when the surface of the insulating film is slightly recessed from the substrate surface during etching, the
[0058]
In other words, according to the present embodiment, a method capable of reliably performing a defective portion insulating film embedding process that is actually difficult to perform is provided, and as a result, an epitaxial layer that does not include a defect. And a large diode having good characteristics can be manufactured.
[0059]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and they are not excluded from the scope of the present invention.
[0060]
【The invention's effect】
As described above in detail, according to the present invention, the following effects can be obtained.
[0061]
(1) A large semiconductor device such as a diode can be manufactured even for a wafer including a concave defect such as a micropipe.
[0062]
(2) It is possible to form an epi layer that does not include defects caused by those defects even on wafers that include concave defects that are fatal to bonding and electrodes.
[0063]
(3) Even when the surface of the insulating film is slightly dented from the substrate surface during etching, a single crystal plane can be exposed on the substrate by etching and lowering the substrate side. An epitaxial growth layer having no defects can be realized on the entire surface of the substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a manufacturing step of a semiconductor element showing a first embodiment of the invention.
FIG. 2 is a perspective view of a conventional general SiC semiconductor wafer.
FIG. 3 is an explanatory diagram of a problem when a pn junction type diode is manufactured using a conventional SiC substrate.
FIG. 4 is an explanatory diagram of another conventional problem.
FIG. 5 is a cross-sectional view of a manufacturing process of a semiconductor device showing a second embodiment of the invention.
6 is an enlarged cross-sectional view of a part A in the step of FIG. 5 (d).
FIG. 7 is a diagram showing problems in the process of FIG. 5 (c).
8 is a cross-sectional view of a manufacturing step of a semiconductor element showing a third embodiment of the invention. FIG.
[Explanation of symbols]
21, 31, 41 Substrate showing n-
Claims (8)
(a)凹型の欠陥を含むn型の半導体基板(21)表面側から堆積されて、前記凹型の欠陥を含むn型の半導体基板(21)の前記凹型の欠陥を埋め込む絶縁膜(23)と、
(b)該絶縁膜(23)で覆われたn型の半導体基板(21)の表面側から前記n型の半導体基板(21)表面に達するまで前記絶縁膜(23)を除去し、該除去された部位に形成されるp型層(25)と、
(c)該p型層(25)上に形成される電極(26)とを具備することを特徴とする半導体素子。
(A) an insulating film (23) deposited from the surface side of an n-type semiconductor substrate (21) including a concave defect and embedding the concave defect of the n-type semiconductor substrate (21) including the concave defect; ,
(B) The insulating film (23) is removed from the surface side of the n-type semiconductor substrate (21) covered with the insulating film (23) until reaching the surface of the n-type semiconductor substrate (21), and the removal A p-type layer (25) formed in the formed site;
( C ) A semiconductor device comprising an electrode (26) formed on the p-type layer (25) .
(b)該絶縁膜(33)で覆われたn型の半導体基板(31)の表面側から前記n型の半導体基板(31)表面に達するまで前記絶縁膜(33)を除去し、該除去された部位に形成されるn型のエピ層(35)と、(B) The insulating film (33) is removed from the surface side of the n-type semiconductor substrate (31) covered with the insulating film (33) until reaching the surface of the n-type semiconductor substrate (31), and the removal An n-type epi layer (35) formed in the formed region;
(c)該n型のエピ層(35)上に形成されるp型導電層(36)と、(C) a p-type conductive layer (36) formed on the n-type epi layer (35);
(d)該p型導電層(36)上に形成される電極(37)とを具備することを特徴とする半導体素子。(D) A semiconductor device comprising an electrode (37) formed on the p-type conductive layer (36).
(a)凹型の欠陥を含むn型の半導体基板(21)表面側から堆積し、前記凹型の欠陥を含むn型の半導体基板(21)の前記凹型の欠陥を埋め込む絶縁膜(23)を形成する工程と、
(b)前記絶縁膜(23)で覆われたn型の半導体基板(21)の表面側から前記n型の半導体基板(21)表面に達するまで前記絶縁膜(23)を除去する工程と、
(c)前記除去された部位にp型層(25)を形成する工程と、
(d)前記p型層(25)上に電極(26)を形成する工程とを施すことを特徴とする半導体素子の製造方法。
(A) depositing an n-type semiconductor substrate (21) surface side of including a concave defect, filling the concave defect of an n-type semiconductor substrate (21) including the concave defect write no absolute Enmaku (23 )
(B) removing the insulating film (23) from the surface side of the n-type semiconductor substrate (21) covered with the insulating film (23) until reaching the surface of the n-type semiconductor substrate (21) ;
(C) forming a p-type layer (25) at the removed site;
(D) a method of manufacturing a semiconductor device characterized by performing the step of forming an electrode (26) on the p-type layer (25) on.
(b)前記絶縁膜(33)で覆われたn型の半導体基板(31)の表面側から前記n型の半導体基板(31)表面に達するまで前記絶縁膜(33)を除去する工程と、(B) removing the insulating film (33) from the surface side of the n-type semiconductor substrate (31) covered with the insulating film (33) until reaching the surface of the n-type semiconductor substrate (31);
(c)前記除去された部位にn型のエピ層(35)を形成する工程と、(C) forming an n-type epi layer (35) at the removed site;
(d)前記n型のエピ層(35)上にp型導電層(36)を形成する工程と、(D) forming a p-type conductive layer (36) on the n-type epi layer (35);
(e)前記p型導電層(36)上に電極(37)を形成する工程とを施すことを特徴とする半導体素子の製造方法。(E) A process for forming an electrode (37) on the p-type conductive layer (36).
(a)凹型の欠陥を含む半導体基板(41)に前記凹型の欠陥を埋め込むだけの膜厚の絶縁膜(42)を形成する工程と、
(b)前記半導体基板(41)の表面の絶縁膜(42)を除去する工程と、
(c)前記半導体基板(41)の表面にエピタキシャル成長させる単結晶層(43)を形成する工程とを施すことを特徴とする半導体素子の製造方法。
(A) forming an insulating film (42) having a thickness sufficient to embed the concave defects in the semiconductor substrate (41) including the concave defects;
(B) removing the insulating film (42) on the surface of the semiconductor substrate (41) ;
(C) a method of manufacturing a semiconductor device characterized by performing the steps of forming a single crystal layer (43) epitaxially grown on the surface of the semiconductor substrate (41).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25280299A JP3967045B2 (en) | 1999-09-07 | 1999-09-07 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25280299A JP3967045B2 (en) | 1999-09-07 | 1999-09-07 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077024A JP2001077024A (en) | 2001-03-23 |
| JP3967045B2 true JP3967045B2 (en) | 2007-08-29 |
Family
ID=17242442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25280299A Expired - Fee Related JP3967045B2 (en) | 1999-09-07 | 1999-09-07 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3967045B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4026312B2 (en) * | 2000-10-20 | 2007-12-26 | 富士電機ホールディングス株式会社 | Silicon carbide semiconductor Schottky diode and method for manufacturing the same |
| JP3801091B2 (en) * | 2002-05-09 | 2006-07-26 | 富士電機デバイステクノロジー株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| JP4997711B2 (en) * | 2005-03-29 | 2012-08-08 | 富士通株式会社 | Silicon carbide substrate, method for manufacturing the same, and method for manufacturing a semiconductor device |
| JP2012012227A (en) * | 2010-06-29 | 2012-01-19 | New Japan Radio Co Ltd | Method for removing crystal defect |
| JP6500342B2 (en) * | 2013-04-27 | 2019-04-17 | 日亜化学工業株式会社 | Method of manufacturing semiconductor laser device and method of manufacturing submount |
| JP7580708B2 (en) * | 2020-04-14 | 2024-11-12 | 株式会社ノベルクリスタルテクノロジー | Semiconductor film and method for producing same |
| JP7563149B2 (en) * | 2020-12-08 | 2024-10-08 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
| CN113345798B (en) * | 2021-06-01 | 2022-07-12 | 中科汇通(内蒙古)投资控股有限公司 | Method for preparing GaN by SiC substrate epitaxy |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927489A (en) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | Semiconductor substrate and method of manufacturing the same |
-
1999
- 1999-09-07 JP JP25280299A patent/JP3967045B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077024A (en) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770539B2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN102119443B (en) | Schottky barrier diode and method of manufacturing a Schottky barrier diode | |
| JP7106881B2 (en) | Silicon carbide substrate and silicon carbide semiconductor device | |
| TWI421917B (en) | Inactive guard ring for semiconductor devices | |
| TW200933899A (en) | Mesa type semiconductor device and method for making the same | |
| TWI754710B (en) | Method and system for vertical power devices | |
| KR101923127B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2011072027A2 (en) | Reverse side engineered iii-nitride devices | |
| JP5044117B2 (en) | Silicon carbide bipolar semiconductor device | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| US20060214268A1 (en) | SiC semiconductor device | |
| JPH09283440A (en) | Method for forming selective epitaxial film | |
| WO2012105170A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW202405906A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3967045B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| JP2013254826A (en) | Semiconductor device and method of manufacturing the same | |
| CN112420845B (en) | Trench power semiconductor device and manufacturing method | |
| US20250095996A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6125568B2 (en) | Optimization layer for semiconductors | |
| JP3580052B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JPWO2018055838A1 (en) | Semiconductor device manufacturing method and semiconductor substrate | |
| JP2004063479A (en) | Semiconductor device and method of manufacturing the same | |
| WO2019083017A1 (en) | SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |