JP3979791B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3979791B2 JP3979791B2 JP2001040640A JP2001040640A JP3979791B2 JP 3979791 B2 JP3979791 B2 JP 3979791B2 JP 2001040640 A JP2001040640 A JP 2001040640A JP 2001040640 A JP2001040640 A JP 2001040640A JP 3979791 B2 JP3979791 B2 JP 3979791B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- copper
- semiconductor device
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
- H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
- H10W20/044—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
- H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/054—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by selectively removing parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/087—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および製造方法、特に、銅を配線材料とした配線構造を有し、該銅配線の周囲、すなわち、銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を有する構成を基本構成として持つ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化と高機能化を達成するためにデバイスの動作速度の向上が要求されており、これに伴いＬＳＩの内部配線の微細化、多層化が進んでいる。配線の微細化、多層化は配線抵抗の増加や配線間容量を増加させ、配線における信号伝達速度に影響を与える。この遅延時間により、高速化が制限を受けることから、層間絶縁膜を低誘電率化して配線間容量を抑えると共に、配線材料を低抵抗化して配線抵抗を低下させることで、上記動作速度の向上が図られることになる。
【０００３】
そこで、比抵抗が1.7μΩcmと低い銅を配線材料に用いることが検討されている。銅配線の形成手法として、デュアルダマシン（Dual Damasscene）法が注目されている。デュアルダマシン法の例を以下に説明する（図12を参照）。
【０００４】
基板（この例では、下層配線2bを持つ下層配線層10aであり、全面に絶縁性の配線保護膜８を備える）（図12▲１▼）上に絶縁膜４を形成し（図12▲２▼）、該絶縁膜4に対して配線を埋め込む配線用溝7と上下の配線間を結ぶ接続孔10とを形成する。下層配線層10ａと絶縁膜４との間には絶縁性の配線保護膜８があるので、接続孔10の底では配線保護膜８が除去される(図12▲３▼)。次に、配線用溝７および接続孔10の双方にバリア膜３を形成後（図12▲４▼）、そこにシード層５を形成し(図12▲５▼)、配線材料６で埋め込む（図12▲６▼）。続いてＣＭＰ(Chemical Mechanical Polishing：化学機械研磨)で配線材料６の余剰部分を削り、上層の配線２および接続孔10内の配線プラグ11を同時に形成する（図12▲７▼）。次に配線２と絶縁層４を覆うように前記した配線保護膜８を形成する（図12▲８▼)。このデュアルダマシン法によると、配線２と配線プラグ11とを一度に形成することができるので、プロセスコストを大幅に低減できる。
【０００５】
ところで、銅は絶縁膜４と反応したり、絶縁膜中へ拡散したりするため、配線信頼性を確保するために銅配線２と絶縁膜４の間に、前記のように、絶縁性の配線保護膜８やバリヤ膜３が必要となる。従来はバリヤ膜３として銅拡散防止可能な窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金が用いられてきた。一方、銅配線２の上の配線保護膜８として、絶縁性のシリコン窒化膜(SiN)が用いられてきた。
【０００６】
しかし、SiNは比誘電率が7.0〜9.0であり、例えばSiO2絶縁膜と比較して2倍程度も高い誘電性を示す材料である。そのため、微細配線パターンにおける配線間の電気容量低減を阻害する原因となっていた。このような問題に対し、配線上面の配線保護膜として導電膜を形成することで電気容量の低減が可能となる。
【０００７】
USPat.No.5695810では、コバルト−タングステン−リン導電膜を無電解めっきにより配線保護膜として形成することが示されている。コバルト−タングステン−リン無電解めっきは還元剤として次亜リン酸ナトリウムが一般的に用いられる。次亜リン酸ナトリウムは銅上で反応が進行しない不活性な還元剤であるために、銅上へ直接めっきできないことが知られている（例えばG.O.Mallory, J.B.Hajdu, "Electroless Plating−Fundamentals&Applocations−", American Electroplaters And Surface Finishers Society, Florida, page 318, 1990)。そのため、銅配線上にパラジウムなどのシード層を付与した後に、無電解めっきにより前記コバルト−タングステン−リン膜を形成することが必要となる。その場合、パラジウムは配線層を形成する銅と反応して銅の抵抗が増大する恐れがある。また、配線以外の絶縁物上へのパラジウム付着が起き、前記コバルト−タングステン−リン膜が配線以外の絶縁物上に形成される恐れがある。このため、微細な配線を形成する際に要求される配線間の絶縁性が低下するという問題がある。
【０００８】
また、特開平11-16906号公報には、コバルト含有無電解めっきを酸化防止膜として用いる方法が示されている。しかし、該方法で得られるコバルト含有膜は銅の拡散防止膜としては、その防止能力が不十分であり半導体装置の形成工程および形成後の熱処理を行うとコバルト含有膜を経由して銅がSiO2中へ拡散してしまうという問題がある。
【０００９】
特開平6-120674号公報には、回路基板の製造において、配線導体を設けた配線基盤の表面にタングステン−コバルト−ホウ素（ボロン）との合金を主成分とする中間金属膜を形成し、そこに銅からなる回路導体を被着させる方法が記載されている。しかし、このタングステン−コバルト−ホウ素（ボロン）との合金を主成分とする中間金属膜は、回路基板表面にあるタングステンあるいはモリブデンの配線導体と、その表面に形成された銅の回路導体との密着性を向上させる目的のものであり、銅配線と絶縁物との間の配線保護膜として機能するものではない。
【００１０】
【発明が解決しようとする課題】
上記のように、従来配線保護膜として用いられてきたSiNは絶縁性であり比誘電率が高く、配線間の電気容量低減を妨げる原因となっている。この問題を解決するためには、電気容量低減が可能である金属材料で配線保護膜を形成すればよい。しかし、従来配線保護膜として知られている窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金は、銅配線上のみへ選択的に形成することができない。配線間の短絡を避けるためには、パターニング、エッチングなどの複雑な工程が必要となり、配線形成の精度や信頼性の低下などを招く要因となってしまう。このように、金属材料で配線保護膜を形成するにあたっては、
【００１１】
(i) 銅配線の信頼性を得るために、熱処理を行った際に銅配線を酸化させることがなく、銅の拡散を防止可能である金属材料を形成する、および、
(ii) 上記(i)で示した金属材料を銅配線上のみへ選択的な形成する
という２点の課題があり、これらの課題を両方とも解決できる形成方法が必要である。また、バリヤ膜として窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金を用いる場合には、抵抗が大きいので、銅めっきを行うためには、シード層を形成する必要がある。特に、給電層としても機能するバリヤ膜が形成可能であれば、バリヤ膜上に直接電気銅めっきを行い導電性の膜（銅配線膜）を成膜できるので有効である。特に無電解めっき法により導電性のバリヤ膜を形成する場合は、配線用の複雑な形状であっても均一にバリヤ膜を成膜でき、電気銅めっきのシード層として機能するので有効である。しかしながら、現時点において、これらの条件を満たす配線保護膜あるいはバリア膜は知られていない。
【００１２】
本発明の目的は、以上の従来技術の問題を解決することにあり、より具体的には、銅配線の酸化による抵抗の上昇や、銅の拡散による銅配線および素子の信頼性の低下を防止すると共に、複雑な形状であっても均一に銅配線膜を成膜できるのできる銅配線保護膜および／またはバリヤ膜を有する半導体装置およびその形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置は、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を備えた半導体装置において、配線保護膜およびバリヤ膜の双方またはいずれか一方が、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜により形成されていることを特徴とする。
【００１４】
また、本発明の半導体装置は、上記において、さらに、絶縁膜中に銅配線が多層に形成されており、配線保護膜およびバリヤ膜が、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜により覆われており、下層の銅配線と上層の銅配線とは前記コバルト合金膜を介して電気的接続が確保されていることを特徴とする。
【００１５】
他の態様において、本発明の半導体装置は、配線保護膜が形成されている以外の絶縁層表面にエッチストップ層となる絶縁膜がさらに配置されていることを特徴とする。このようなエッチストップ層を全面に配置しておくことにより、半導体装置の製造過程においてのエッチング制御が容易となる。
【００１６】
本発明は、さらに、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を備えた半導体装置の製造方法であって、当該配線保護膜およびバリヤ膜の双方またはいずれか一方を、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜として形成されることを特徴とする半導体装置の製造方法も開示する。
【００１７】
本発明によれば、導電性のコバルト合金膜による配線保護膜を形成することにより、銅配線の酸化による抵抗の上昇や、銅の拡散による銅配線および素子の信頼性の低下を防止することができ、かつ、配線保護膜を銅配線上のみへ選択的に形成することが可能となる。また、導電性である上記コバルト合金膜によりバリヤ膜を形成する場合には、給電層が不要でありバリヤ膜上に直接銅を電気めっきできるため、ボイドの形成という問題を解決することが可能であり、シード層を形成する作業も省略できる。
【００１８】
本発明において、好ましくは、前記コバルト合金膜、すなわち配線保護膜および／またはバリヤ膜の膜厚は100nm以下であり、主成分であるコバルトの含有率は50〜95atomic%であり、クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種が1〜40atomic%、ボロンが0.1〜10atomic%の範囲の膜が良い。また、このバリヤ膜に酸素が含まれていてもよい。タングステンを含むコバルト系合金の場合、コバルトが50〜95atomic%、タングステンが1〜40atomic%、ボロンが0〜10atomic%の範囲の膜で銅のバリヤ性を確認しており、コバルトが75〜90atomic%、タングステンが10〜30atomic%、ボロンが0.1〜4atomic%の範囲の膜がよい。
【００１９】
【発明の実施の形態】
以下、本発明による半導体装置およびその製造方法の好ましい実施の形態を図面を参照しながら説明する。本発明の半導体装置は、基本的に、以下の工程により作製される（図１を参照）。
【００２０】
(a)絶縁層である基板10ａ（図１▲１▼では下層銅配線２ｂおよび後記する配線保護膜１ａが既に形成されているが、これに限らない）上に絶縁膜４を形成する工程（図１▲２▼）
(b)絶縁膜４に配線用溝７や接続孔10を形成する工程（図１▲３▼）
(c)配線用溝７や接続孔10のにバリヤ膜３を形成する工程（図１▲４▼）
(d)バリヤ膜３上にシード層５を形成する工程（図１▲５▼）
(e)配線用溝７、孔１０に銅６を埋め込む工程（図１▲６▼）
(f)配線用溝７や孔１０以外の絶縁膜４上に成膜された銅６を除去することにより、銅配線２および配線プラグ11を形成する工程（図１▲７▼）
(g)銅配線２の表面上に配線保護膜１を形成する工程（図１▲８▼）
そして、これらの工程(a)〜工程(g)を必要回数繰り返し行うことで図２に示すように配線層が多層（図では４層）に積層された半導体装置が形成される。
【００２１】
絶縁膜４としては、SiO2、水素化シルセシキオキサン、メチルシロキサンなどの絶縁材料や各種の低誘電率材料、それらの積層膜を用いることができる。銅配線２は、電気銅めっき、無電解銅めっきのいずれでも形成可能である。後記するように、バリヤ膜３として本発明によるコバルト合金膜を用いる場合には、シード層５を形成する作業は省略でき、かつ、銅配線２の銅めっきも容易となる。
【００２２】
バリヤ膜３としては、チタン、タンタル、タングステン等の高融点材料あるいはこれらからなる合金や、窒化チタン、窒化タンタル、窒化タングステンなどの窒化膜を用いることができる。また、本発明によるコバルト合金膜を用いることもできる。その場合には、コバルト系無電解めっき浴に配線用溝７、孔10を加工した基板を浸漬することにより形成が可能となる。
【００２３】
コバルト系無電解めっき浴は、金属塩、還元剤、錯化剤、pH調整剤、添加剤などからなる。コバルト塩としては塩化コバルト、硫酸コバルト、硝酸コバルトなどを用いることができる。タングステン塩としてはタングステン酸ナトリウム、タングステン酸アンモニウム、りんタングステン酸アンモニウム三水和物、タングステン酸アンモニウムパラ五水和物、りんタングステン酸ナトリウムn水和物、12タングストけい酸26水、タングステン酸、酸化タングステン、くえん酸ナトリウムタングステン、二けい化タングステン、ほう化タングステンなどを用いることができ、タングステン酸ナトリウム、タングステン酸アンモニウム、タングステン酸、くえん酸ナトリウムタングステンなどが好適である。モリブデン塩としてはモリブデン酸、塩化モリブデン、モリブデン酸カリウム、モリブデン酸二ナトリウム二水和物、モリブデン酸アンモニウム、けい化モリブデン酸n水和物、酸化モリブデンアセチルアセトナート、りんモリブデン酸ナトリウムn水和物、ほう化モリブデンなどを用いることができる。クロム塩としてはクロム酸アンモニウム、硫酸アンモニウムクロム12水、塩化クロム六水和物、硫酸クロムn水和物、酸化クロム、ほう化クロム、二クロム酸ナトリウム二水和物などを用いることができる。レニウム塩としては過レニウム酸アンモニウム、ヘキサクロロレニウム酸カリウムなどを用いることができる。タリウム塩としては硝酸タリウム、ぎ酸タリウム、硫酸タリウム、酸化タリウムなどを用いることができる。リンの供給源としてはホスフィン酸ナトリウム一水和物、3−アミノプロピルホスフィン酸、ホスフィン酸などを用いることができる。
【００２４】
還元剤としては、銅配線２上のみへの選択的な配線保護膜形成のために、銅配線２表面およびコバルトめっき膜上で反応が進行するヒドラジン、ホウ素化合物がよく、ジメチルアミンボラン、ジエチルアミンボラン、アミンボラン、モルホリンボラン、ピリジンボラン、ピペリジンボラン、エチレンジアミンボラン、エチレンジアミンビスボラン、t-ブチルアミンボラン、イミダゾールボラン、メトキシエチルアミンボランおよびホウ水素化ナトリウムなどを用いることができる。このような還元剤を用いることで、パラジウムなどのめっき触媒を付与することなく、直接銅配線２上に配線保護膜１を形成することができる。
【００２５】
錯化剤としては、クエン酸塩、こはく酸塩、マロン酸塩、リンゴ酸塩、酒石酸塩などが適する。pH調整のアルカリ液としては、水酸化ナトリウム、水酸化カリウムなどのアルカリ金属水酸化物や、アンモニウム、テトラメチルアンモニウム、テトラエチルアンモニウム、コリンなどの有機アルカリがよい。添加剤としては、チオ尿素、サッカリン、ホウ酸、硝酸タリウム、ポリエチレングリコールなど公知の界面活性剤などを用いればよい。めっき液の液温としては40℃から90℃がよい。
【００２６】
このコバルト系無電解めっき浴を用いて形成した配線保護膜１は、図示のように銅配線２上を選択的に覆うこととなる。ここで、配線保護膜１は銅配線２から等方的に成長するために、銅配線２の真上方向のみに成長するのではなく、銅配線２のエッジからバリヤ膜３又は絶縁膜４上へと配線保護膜１の膜厚と同じ距離だけ成長する。配線保護膜１がバリヤ膜３よりも薄い場合にはバリヤ膜３上まで成長し、配線保護膜１がバリヤ膜３よりも厚い場合にはバリヤ膜３を越えて絶縁膜４上へと広がる。また、工程(c)で形成されたバリヤ膜３表面でのめっき反応が活性である場合には、図３に示すようにバリヤ膜３のエッジから等方的に絶縁膜４上へとはみ出して形成される。このように配線保護膜は等方的に成長するために、配線保護膜１のエッジは直角ではなく丸い形状となる。
【００２７】
また、(f)の工程での過剰研磨により、銅配線２がバリヤ膜３よりも多く削られて銅配線２がバリヤ膜３よりも凹んだ状態、いわゆるディッシングが生じた場合、銅配線２上のみに析出するがバリヤ膜３へは析出しないような選択性を持つコバルト系無電解めっき液を選定すれば、銅配線２の凹んだ部分の凹みを低減できるようになり好都合である。
【００２８】
（実施例１）
図１に従い、以下の実施例を説明する。直径200mmシリコン基板上に素子形成を行い下層銅配線２ｂを形成し（図１▲１▼）、SiO2絶縁膜４を厚さ1μｍ形成した（図１▲２▼）。その後、ドライエッチングにより配線用の溝７と接続孔10を形成した（図１▲３▼）。配線用溝７の幅は0.3μｍとし、接続孔10の径は直径0.3μｍとした。次に、バリヤ膜３としてスパッタ法によりTaを50nm成膜した（図１▲４▼）。続いてシード層５として銅を150nm成膜した（図１▲５▼）。銅シード層５は、銅スパッタ用長距離スパッタ装置CerausZX-1000(日本真空技術社)を用い、200〜400nm/minの速度で成膜を行った。この基板を以下に示すめっき液に浸漬し、液温24℃、電流密度1A/dm2で5分間電気めっきを施して配線用溝７および接続孔10へ銅を埋め込み、銅膜６の形成を行った。アノード電極として含リン銅を用いた。
硫酸銅 0.4mol/dm3
硫酸 2.0mol/dm3
塩化物イオン 1.5×10-3mol/dm3
ミクロファブCu2100 10×10-3dm3/dm3(日本エレクトロプレイティング・エンジニヤース社製銅めっき添加剤)
【００２９】
次に化学機械研磨を行った。化学機械研磨には、IPEC社製472型化学機械研磨装置で、過酸化水素を１〜２％含むアルミナ分散砥粒とパッド(ロデール社製IC-1000)を用いた。研磨圧力を190g/cm2として、バリヤ膜３まで研磨を行い、配線導体を分離し、銅配線２を形成した（図１▲７▼）。続いて、５重量％の硫酸中で１分間洗浄し、純水で１分間洗浄した。
【００３０】
次に、配線保護膜１を形成するために、以下に示すめっき液に基板を浸漬し、以下のめっき条件でコバルト系無電解めっきを施した（図１▲８▼）。その後、基板を純水で洗浄した。
塩化コバルト 0.1mol/dm3
くえん酸三ナトリウム 0.3mol/dm3
ジメチルアミンボラン 0.06mol/dm3
タングステン酸ナトリウム 0.03mol/dm3
RE610 0.05g/dm3 (東邦化学製界面活性剤)
めっき条件
pH 9.5(KOHで調整)
液温 75℃
めっき時間 10分
【００３１】
このようにして作製した半導体装置をFIB(focused ion beam)により加工し、配線用溝７や接続孔10を含む断面を走査型電子顕微鏡(以後SEMと略す)で観察した結果、銅配線２の表面上に膜厚80nmのコバルト−タングステン−ボロン合金が均一に析出していた。また、絶縁膜４上にはコバルト−タングステン−ボロン合金析出が認められなかった。従って、本実施例のめっき方法によって、銅配線２上のみに配線保護膜１を形成できることが確認できた。
【００３２】
得られたコバルト合金をオージェ電子分光法により分析した結果、79atomic%のコバルト、20atomic%のタングステン、および１atomic%のボロンからなる無電解めっき膜であることが確認された。
【００３３】
次に、半導体装置に２%水素/98%ヘリウムガス雰囲気において500℃30分間のアニール処理を行った。その表面をオージェ電子分光法により測定したところ表面から銅は検出されず、配線材である銅の拡散は認められなかった。また、熱処理前後の配線抵抗は変化が認められず、銅の酸化による配線抵抗の増加は起きていないことが確認できた。
【００３４】
以上から、本実施例の無電解めっき方法によって、配線保護膜１としてコバルト−タングステン−ボロン合金を選択的に銅配線２上に形成できた。また、配線保護膜１は銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止し、銅配線２の抵抗の増加を抑えるので、信頼性の高い半導体装置を得ることができた。
【００３５】
(比較例1)
比較例１として、無電解めっき法によりコバルト−タングステン−リン合金膜の配線保護膜１を形成した例を示す。コバルト−タングステン−リンめっき液には還元剤として次亜リン酸ナトリウムを用いるので、銅上でめっき反応は起こらず、銅配線２上に直接めっきできない。めっきするためにはパラジウムなどの触媒９をあらかじめ銅配線２上に付与する必要がある。めっき前処理として、銅配線２を形成したシリコン基板上に以下のパラジウム触媒化工程を行った。
塩化パラジウム 0.003 mol/dm3
塩酸 1×10-3 mol/dm3
酢酸 0.5 mol/dm3
ふっ酸 5×10-3 mol/dm3
温度 24℃
時間 10秒
【００３６】
触媒化処理により、パラジウムが平均50nmの大きさで半導体装置の表面に島状に析出した。純水中で1分間洗浄後、表１に示すめっき液に半導体装置を浸漬し、実施例１と同じめっき条件でコバルト系無電解めっきを施した。コバルト系無電解めっきを行った後、半導体装置を純水で洗浄した。
【００３７】
この半導体装置の断面をSEMで観察した結果、表面にはコバルト−タングステン−リン合金めっき膜が析出していた。このコバルト合金は84atomic%のコバルト、８atomic%のタングステン、および８atomic%のリンからなる無電解めっき膜であった。また、半導体装置の表面は銅配線２上に形成された配線保護膜１以外に、配線間の異常析出部13（図10）や配線間がショートしている箇所14があった（図11）。また表面の凹凸が大きくなった。
【００３８】
次に、半導体装置を２%水素/98%ヘリウムガス雰囲気において、400℃30分間のアニール処理を施すと、表面から６atomic%の銅が検出され、配線材である銅の拡散が認められた。また、熱処理前後の配線抵抗も10％の増加を示した。
【００３９】
（実施例２〜５）
以下に銅配線２表面上に配線保護膜１としてコバルト−タングステン−ボロン合金を形成したほかの実施例２〜５を説明する。
実施例２では、コバルト系無電解めっき液を表1に示すようなアンモニアアルカリ性とし、アルカリ金属塩を含めないめっき液とした。めっき条件は実施例１と同じであるが、酸性度(pH)の調製はアンモニウム水で行った。
【００４０】
実施例３では、コバルト系無電解めっき液を表1に示すような組成比にして、実施例１と同様に配線保護膜１を形成した。
実施例４では、無電解めっきにより銅配線２を形成し、銅配線２上にコバルト系無電解めっき法により配線保護膜１を形成した。実施例１と同様にシリコン基板上に素子形成を行って、配線用溝７と接続孔10に銅シード層５を形成した（図１▲５▼）後、以下に示す銅めっき浴に基板を浸漬し銅膜６を形成した。
【００４１】
硫酸銅 0.04 mol/dm3
エチレンジアミン４酢酸2ナトリウム 0.1 mol/dm3
ホルムアルデヒド 0.03 mol/dm3
2,2’-ビピリジル 0.0002 mol/dm3
ポリエチレングリコール 0.03 mol/dm3 (平均分子量600)
めっき条件
pH 9.5 (水酸化ナトリウムで調整)
液温 70℃
【００４２】
その後、化学機械研磨を行い配線導体を分離した。続いて、実施例1と同様のコバルト系無電解めっきを施した。
実施例５では、コバルト系無電解めっき液を表１に示すようにテトラメチルアンモニウムを用いてアルカリ性とし、アルカリ金属塩を含まないめっき液とした。めっき条件は実施例１と同じであるが、酸性度(pH)の調製はテトラメチルアンモニウム水で行った。
【００４３】
以上のようにして作製した実施例２〜５の半導体装置の銅配線２上には、コバルト−タングステン−ボロン合金が均一に析出していた。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、各実施例のめっき方法でも、銅配線２の表面のみに配線保護膜１を形成できた。
【００４４】
次に、実施例２〜４の半導体装置には400℃、実施例５の半導体装置には500℃の30分間アニール処理を２%水素/98%ヘリウムガス雰囲気で施した。いずれの実施例においても、それぞれの表面から銅は検出されず、配線材である銅の拡散は認められなかった。オージェ電子分光法による各実施例の配線保護膜１の元素組成比を表１に示す。
【００４５】
【表１】
【００４６】
以上のことから、実施例２〜５においても、実施例１と同様に配線保護膜１としてコバルト−タングステン−ボロン合金を選択的に銅配線２上に形成でき、信頼性の高い半導体装置を得ることができた。また、実施例２および５においては、アルカリ金属塩を含まないめっき液を用いて配線保護膜を形成したことにより、ナトリウムやカリウムなどのアルカリ金属による汚染を避けることができた。
【００４７】
（実施例６〜１３および比較例２〜３）
実施例６〜１３では、表２に示す元素組成比で配線保護膜１を作成し、寿命試験を行った。各実施例の半導体装置は、図１▲１▼〜▲８▼の工程を繰り返して、図２に示すように配線層を４層積層したものである。寿命試験では、600時間経過後および1200時間経過後の配線抵抗の上昇を測定した。
配線形状 (a)線幅…0.3μｍ、(b)膜厚…1.0μｍ、(c)配線長…2.5mm
試験条件 (a)温度…175℃、(b)電流密度…3×106A/cm2
【００４８】
配線保護膜１の元素組成比と寿命試験の結果を表２に示す。比較例２として配線保護膜を形成しない場合の例、および比較例３として比較例1と同様にコバルト−タングステン−リン膜を配線保護膜１として形成した場合の例を合わせて表２に示す。
【００４９】
【表２】
【００５０】
実施例１３のコバルト−タングステン−ボロン合金膜は酸素を11%含む。含まれる酸素は配線保護膜１の形成時に含有されたもので、不純物成分である。他の実施例においても、より詳細に分析すれば、酸素、炭素、塩素、硫黄、重金属など他の不純物が含有されていると考えられる。しかし、配線抵抗の上昇は比較例２および３に比べてかなり小さい。また、絶縁膜４中に銅は検出されなかった。従って、この酸素を含むコバルト合金膜は配線保護膜１として有効である。
【００５１】
表２に示される結果から、実施例６〜１３のコバルト−タングステン−ボロン合金の配線保護膜１は、比較例２〜３に比べて配線抵抗の上昇が少なく、絶縁膜４中で銅が検出されなかった。従って、実施例６〜１３の配線保護膜１は長時間にわたって安定であり、銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止するので、信頼性の高い半導体装置を得ることができた。
【００５２】
（実施例１４〜２４）
実施例１４〜２４では、実施例1と同様にシリコン基板上に銅配線２を形成し、表３に示すめっき浴にこの基板を浸漬してコバルト系無電解めっきを施した。めっき条件は実施例１と同じである。
【００５３】
実施例２４では、絶縁膜４として低誘電率の炭化水素系有機絶縁膜材料を用いた。実施例１と同様にシリコン基板上に素子形成を行い、有機絶縁膜としてダウケミカル社製の商品名「ＳｉＬＫ」を基板の上に300nmの厚さにスピンコートし、これを窒素(N2)雰囲気中で温度400℃30分間の条件で熱処理を行い硬化させた。芳香族を含む炭化水素系有機絶縁膜材料として、他に、例えば、ダウケミカル社の商品名「BCB」、アライドシグナル社の商品名「FLARE」、シューマッカー社の商品名「VELOX」などがある。続いて、パターニングを行い配線用の溝７と接続孔10を形成し、実施例１と同様に銅配線２の形成から配線保護膜１の形成、洗浄までを行った。
【００５４】
以上のようにして作製された実施例１４〜２４の半導体装置の銅配線２表面上には、膜厚80nmのコバルト合金が均一に析出していた。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、実施例１４〜２３のめっき方法でも、銅配線２の表面のみに配線保護膜１を形成できた。また、実施例２４のように、絶縁膜４の種類によらず、銅配線２の表面のみに配線保護膜１が形成できた。なお、各実施例の配線保護膜１の元素組成比を表３に示す。アニール温度は実施例１４，２１が400℃、実施例１５〜１９，２２，２３が540℃、実施例２０，２４が500℃である。
【００５５】
【表３】
【００５６】
以上のようにして作製した実施例１４〜２４の半導体装置に、２%水素/98%ヘリウムガス雰囲気において400℃、450℃、500℃の30分間アニール処理を施した。400℃アニール処理の後には、各実施例の半導体装置の表面から銅は検出されず、表３に示すようにアニール処理しても配線材である銅の拡散は認められなかった。これにより、実施例１４〜２３の配線保護膜１は、実施例1の配線保護膜１と比較して耐熱性が低いが、銅配線２形成プロセスでの加熱温度400℃に対しては問題なく銅の拡散を防止できることがわかった。また、400℃の熱処理前後で配線抵抗は変化しておらず、銅の酸化による配線抵抗の増加は起きていないことが確認できた。
【００５７】
以上のことから、本実施例の無電解めっき方法を用いることで銅配線２の配線保護膜１としてコバルト−クロム−ボロン合金を銅配線２上に選択的に形成でき、更に銅の酸化および拡散を防止できるので、信頼性が高い半導体装置を得ることができた。
【００５８】
（実施例２５〜３５）
実施例２６〜３５では、表４に示す元素組成比で配線保護膜１を作成した半導体装置を作成し、実施例6と同じ寿命試験を行った。各実施例の半導体装置は、実施例６の半導体装置と同じ構造である（図４）。なお、実施例２５では、図４の半導体装置において、絶縁膜４に低誘電率の有機絶縁膜を用いた。有機絶縁膜材料はダウケミカル社製の商品名「SiLK」（誘電率は約2.65）である。
【００５９】
【表４】
【００６０】
表４に示される結果から、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜を銅配線２の配線保護膜１として形成した半導体装置は、いずれも配線抵抗の上昇が少なく、絶縁膜４中で銅が検出されなかった。従って、実施例２５〜３５の配線保護膜１は長時間にわたって安定であり、銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止するので、信頼性の高い半導体装置を得ることができた。
【００６１】
（実施例３６〜３８および比較例４）
以上の実施例では、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜を配線保護膜１として用いたが、該コバルト合金膜をバリヤ膜３として用いた例を以下に説明する。
【００６２】
実施例３６の半導体装置では、コバルト−タングステン−ボロン合金をバリヤ膜３として用いた。実施例３６では、実施例１と同様にシリコン基板上に素子形成を行って、配線用溝７と接続孔10を形成した（図１▲３▼）。配線用溝７および接続孔10にスパッタ法により触媒層としてコバルトを５nm成膜した。この基板を実施例１で配線保護膜１を形成するために用いた表５に示すコバルト無電解めっき液に含浸し、コバルト無電解めっきを施して、バリヤ膜３としてコバルト無電解めっき膜の形成を行った。めっき条件は実施例１で配線保護膜１を形成した場合と同じである。本実施例においては、バリヤ膜３として、コバルト−タングステン−ボロン合金を無電解めっき法により形成したが、これに限らず、スバッタ法、化学気層成長法でもよい。
【００６３】
次に、実施例１と同様に電気めっきにより銅配線２を形成した（図１▲６▼）。ただし、実施例１で行った銅シード層の形成は本実施例では不要で、バリヤ膜３を電気銅めっきの給電層として用いてバリヤ膜３上へ直接に銅めっきする。次に、実施例１と同様にバリヤ膜３まで化学機械研磨を行い、配線導体を分離した。この時、銅配線２と下地のコバルト無電解めっき膜とが、化学機械研磨に耐える密着力を有していることを確認した。続いて洗浄後、スパッタ法により窒化シリコン(SiN)を50nm形成し、銅配線２上の配線保護膜１とした。
【００６４】
実施例３７の半導体装置では、バリヤ膜３だけでなく配線保護膜１にもコバルト−タングステン−ボロン合金を用いた。実施例３６と同様に銅配線２を形成して化学機械研磨を行った後、実施例１と同様にコバルト−タングステン−ボロン合金の配線保護膜１(厚さ60nm)を形成した。
【００６５】
実施例３８では、実施例５で用いたコバルト系無電解めっき液でバリヤ膜３を形成した。めっき条件は、
pH 8.5（テトラメチルアンモニウムで調整)
液温 60℃
めっき時間 ５分
である。
比較例４としてバリヤ膜３をコバルト−タングステン−リン膜とした半導体装置も作製した。
【００６６】
以上のように作製した実施例３６〜３８の半導体装置の配線用溝７や接続孔10の側壁および底面には、均一に膜厚50nm（実施例３６、３７）、40nm（実施例３８）のコバルト-タングステン-ボロン合金膜がバリヤ膜として形成されていた。また、銅配線２部分を100箇所観察した結果、ボイドは認められず、配線用溝７や接続孔10は銅で完全に充填されていることが分かった。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、実施例３６〜３８のめっき方法によって、コバルト-タングステン-ボロン合金の均一なバリヤ膜３を形成できた。
【００６７】
次に、各実施例の半導体装置に２%水素/98%ヘリウムガス雰囲気において500℃30分間のアニール処理を施した。いずれの実施例においても、表面から銅は検出されず、配線材である銅の拡散は認められなかった。従って、コバルト−タングステン−ボロン合金は、銅配線２のバリヤ膜３として機能することが確認された。
【００６８】
次に、実施例３６〜３８、比較例４の半導体装置について、実施例６と同様に寿命試験を行った。各半導体装置は、図２に示すような４層積層したものである。各実施例のバリア層３の元素組成比と配線信頼性の評価結果を表５に示す。
配線形状 (a)線幅…0.1μｍ、(b)膜厚…1.0μｍ、(c)配線長…2.5mm
試験条件 (a)温度…175℃、(b)電流密度…3×106A/cm2
【００６９】
【表５】
【００７０】
以上から、バリヤ膜３によって銅配線２から絶縁膜４への銅の拡散を防止できるので、実施例３６〜３８の半導体装置は、長時間にわたって安定であり、信頼性が高い。また、このバリヤ膜３は、従来用いられていた窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金の膜に比べて抵抗が低いので、接続孔10の底とその下の銅配線2bとの接続抵抗を従来よりも小さくすることができ、半導体装置を配線抵抗をより低減できる。また、このバリヤ膜３を電気銅めっきの給電層として用いることができるので、銅シード層を形成しなくてもよく、銅配線２の形成が容易である。
【００７１】
また、実施例３６では触媒層としてコバルト層をスパッタ法により形成したが、スパッタ法に替えて湿式法でコバルト層を形成しても、また、湿式法でパラジウム層を形成しても、実施例３６と同様のバリヤ膜３を形成することができた。
【００７２】
また、コバルト−タングステン−ボロン膜以外に、実施例２〜３５で配線保護膜１に用いたコバルト合金をバリヤ膜３として用いても銅配線２から絶縁膜４への銅の拡散を防止でき、信頼性の高い半導体装置を得られる。
【００７３】
（実施例３９）
実施例３９の半導体装置には、図５に示すように、各層の間にエッチストップ層17,19となる絶縁膜を設けた。また、図６に示すように、エッチストップ層19を配線層の上端部のみに設けてもよい。エッチストップ層を設けることによりエッチング制御が容易になる。以下に、本実施例の半導体装置の製造方法を図７を参照して説明する。
【００７４】
図７は、図５あるいは図６に示す半導体装置の配線をデュアルダマシン法を用いて形成する工程を示している。絶縁膜であるシリコン基板10aの上に素子形成を行い、下層配線2bを形成した基板（図７▲１▼）の上に、厚さ600nmの第一の絶縁膜16を形成した（図７▲２▼）。第一の絶縁膜16には「SiLK」（誘電率が約2.65）をスピンコートし、窒素(N2)雰囲気中で温度400℃30分間の条件で熱処理を行い硬化させた。
【００７５】
次に、第一の絶縁膜16上に第一のエッチストップ層17を形成した（図７▲３▼）。エッチストップ層17には厚さ50nmのメチルシロキサン（誘電率約2.8）をプラズマCVD法により形成した。続いて、同様にして第二の絶縁膜18および第二のエッチストップ層19を形成した（図７▲４▼）。第二の絶縁膜18は400nmの「SiLK」、第二のエッチストップ層19は50nmのメチルシロキサンである。
【００７６】
第二のエッチストップ層19上に、SiO2膜20（50nm）およびの窒化シリコン膜21（50nm）を形成し、フォトレジストマスクを用いてプラズマエッチングにより窒化シリコン膜21をパターニングした(図７▲５▼)。続いて別のフォトレジストマスク23を用いたドライエッチングにより開口22を形成した(図７▲６▼)。
【００７７】
開口22を通して窒素と水素と混合ガスで、第二の絶縁膜18をフォトレジストマスク23とともにエッチングする。その後、窒化シリコン膜21をマスクとし、SiO2膜20およびメチルシロキサン膜19および第一のエッチストップ膜17に、C4H8、CO、ArおよびO2の混合ガスを用いたプラズマエッチングを施した。続いて窒素と水素との混合ガスを用いたエッチングで配線用溝７（幅0.2μm）および接続孔10（直径0.2μm）を形成した（図７▲７▼）。このとき、第一のエッチストップ膜17がエッチングの停止位置となる。
【００７８】
以降は、他の実施例と同様に、スパッタ法によるバリヤ膜３の形成（図７▲８▼）、シード層５の形成と電気銅めっきによる銅配線２の形成（または無電解銅めっきによるバリヤ膜3上へ直接に銅配線２の形成）、化学機械研磨、および配線保護膜１の形成を行った。化学機械研磨の際には第二のエッチストップ層19でエッチングが停止する。
【００７９】
バリヤ膜3と配線保護膜１のいずれか、またはこれら両方を、他の実施例と同様に(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜で形成する。
【００８０】
絶縁膜は、無機絶縁膜、有機絶縁膜のいずれでもよいが有機絶縁膜が好適である。無機絶縁膜としては、SiO2、メチルシロキサン、水素化シルセシキオキサン、水素化メチルシロキサンなどシロキサン結合を有する材料がよく、これは塗布法やプラズマCVD法により形成可能である。有機絶縁膜には、芳香族を含む炭化水素系の低誘電率有機絶縁膜材料であるダウケミカル社製の商品名「SiLK」や、ダウケミカル社の商品名「BCB」、アライドシグナル社の商品名「FLARE」、シューマッカー社の商品名「VELOX」などを用いても良い。エッチストップ層には、無機絶縁膜であるSiO2、メチルシロキサン、水素化シルセシキオキサン、水素化メチルシロキサンなどシロキサン結合を有する材料や窒化シリコン、炭化シリコンなどを用いることができる。なお、各絶縁膜および各エッチストップ層の材料には上述の材料を組み合わせることができるが、半導体装置の配線システムを高効率化するためにも、従来から用いられているSiO2（誘電率約4.3）や窒化シリコン（誘電率約7.0〜9.0）よりも誘電率が低い材料を各々用いることが好ましい。
【００８１】
図６のように、エッチストップ層19を配線層の上端部のみに設けた場合には、配線用溝７を形成する際に、数十nm程度のエッチング停止位置の違いが生じたが、寿命試験では問題がないことが確認された。
【００８２】
以上の製造方法により製造した半導体装置は、配線保護膜１やバリヤ膜３によって長期間に渡って銅配線２の酸化および拡散を防止でき、銅配線２の抵抗の増加を抑えることができるので、信頼性が高い。特に、配線保護膜１をコバルト合金膜にした場合は、高誘電率材料である窒化シリコンを用いた場合に比べて、配線間の電気容量を約10%低減できるので、信号伝達遅延を低減でき、低誘電率の有機絶縁膜を用いることで配線システムの高効率化ができる。
【００８３】
また、従来は接続孔10の底とその下の銅配線2bとを接続するために、絶縁性の配線保護膜を除去していた（図12▲４▼参照）。さらに、従来は配線保護膜が残っていると接続不良となることがあったが、配線保護膜１を導電性であるコバルト合金膜にした場合は配線保護膜１を除去しなくても電気的接続が確保される。従って、接続孔10を形成する際のエッチング制御が容易で、半導体装置の信頼性が高いものとなる。
【００８４】
また、コバルト合金膜は銅と比べて抵抗が大きい材料であるために、図８，図９のように接続孔10の底部の配線保護膜１を少なくとも一部除去すると、下層の銅配線2bとの接続にかかる抵抗を減じることができ、配線システムの高効率化ができる。より具体的には、図７▲７▼のように、配線用溝７，接続孔１０を形成した後に、２重量％の硫酸液に浸漬することで接続孔１０の底部のコバルト合金を溶解させ、除去した。その他、他の実施例と同様に上層の銅配線を形成した。この結果、図８，図９に示すように、バリヤ膜３を介して下層の銅配線２ｂと銅配線２とが電気的に接続された。これにより、配線プラグ１１にかかる抵抗を減じることができた。
【００８５】
【発明の効果】
銅配線を有する半導体装置において、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜の双方またはいずれか一方を、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜で覆うことにより、配線材料である銅の酸化および拡散を防ぎ、銅配線および素子の信頼性を得る。また、パラジウムを使うことなく配線保護膜を形成できるので、パラジウムによる配線抵抗の増大の問題を避けることができる。
【００８６】
配線保護膜を上記コバルト合金膜とすることにより、配線保護膜を銅配線上のみへ選択的に形成することが可能となる。また、導電性である上記コバルト合金膜によりバリヤ膜を形成する場合には、給電層が不要でありバリヤ膜上に直接銅を電気めっきできるため、ボイドの形成という問題を解決することができる。シード層を形成する作業も省略できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の製造方法の工程説明図である。
【図２】本発明の半導体装置の一実施の形態の断面図である。
【図３】本発明の半導体装置の他の実施の形態の断面図である。
【図４】本発明の半導体装置のさらに他の実施の形態の断面図である。
【図５】本発明の半導体装置のさらに他の実施の形態の断面図であり、２つのエッチストップ層を設けている。
【図６】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線層の上端部のみにエッチストップ層を設けている。
【図７】図５および図６に示したエッチストップ層9を有する半導体装置の製造方法の工程説明図である。
【図８】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線保護膜の一部のみを除去している。
【図９】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線保護膜の一部のみを除去している。
【図１０】従来の半導体装置の断面図である。
【図１１】従来の半導体装置の表面図である。
【図１２】従来の半導体装置の製造方法の工程説明図である。
【符号の説明】
1…配線保護膜、２…銅配線、３…バリヤ膜、４…絶縁膜、５…シード層、６…銅膜、７…配線用溝、８…SiN配線保護膜、９…パラジウム層、10…接続孔、11…配線プラグ、13…異常析出部、14…配線間のショート部、16…第一の絶縁膜、17…第一のエッチストップ層、18…第二の絶縁膜、19…第二のエッチストップ層、20…SiO2膜、21…窒化シリコン膜、22…開口、23…フォトレジストマスク
【発明の属する技術分野】
本発明は半導体装置および製造方法、特に、銅を配線材料とした配線構造を有し、該銅配線の周囲、すなわち、銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を有する構成を基本構成として持つ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化と高機能化を達成するためにデバイスの動作速度の向上が要求されており、これに伴いＬＳＩの内部配線の微細化、多層化が進んでいる。配線の微細化、多層化は配線抵抗の増加や配線間容量を増加させ、配線における信号伝達速度に影響を与える。この遅延時間により、高速化が制限を受けることから、層間絶縁膜を低誘電率化して配線間容量を抑えると共に、配線材料を低抵抗化して配線抵抗を低下させることで、上記動作速度の向上が図られることになる。
【０００３】
そこで、比抵抗が1.7μΩcmと低い銅を配線材料に用いることが検討されている。銅配線の形成手法として、デュアルダマシン（Dual Damasscene）法が注目されている。デュアルダマシン法の例を以下に説明する（図12を参照）。
【０００４】
基板（この例では、下層配線2bを持つ下層配線層10aであり、全面に絶縁性の配線保護膜８を備える）（図12▲１▼）上に絶縁膜４を形成し（図12▲２▼）、該絶縁膜4に対して配線を埋め込む配線用溝7と上下の配線間を結ぶ接続孔10とを形成する。下層配線層10ａと絶縁膜４との間には絶縁性の配線保護膜８があるので、接続孔10の底では配線保護膜８が除去される(図12▲３▼)。次に、配線用溝７および接続孔10の双方にバリア膜３を形成後（図12▲４▼）、そこにシード層５を形成し(図12▲５▼)、配線材料６で埋め込む（図12▲６▼）。続いてＣＭＰ(Chemical Mechanical Polishing：化学機械研磨)で配線材料６の余剰部分を削り、上層の配線２および接続孔10内の配線プラグ11を同時に形成する（図12▲７▼）。次に配線２と絶縁層４を覆うように前記した配線保護膜８を形成する（図12▲８▼)。このデュアルダマシン法によると、配線２と配線プラグ11とを一度に形成することができるので、プロセスコストを大幅に低減できる。
【０００５】
ところで、銅は絶縁膜４と反応したり、絶縁膜中へ拡散したりするため、配線信頼性を確保するために銅配線２と絶縁膜４の間に、前記のように、絶縁性の配線保護膜８やバリヤ膜３が必要となる。従来はバリヤ膜３として銅拡散防止可能な窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金が用いられてきた。一方、銅配線２の上の配線保護膜８として、絶縁性のシリコン窒化膜(SiN)が用いられてきた。
【０００６】
しかし、SiNは比誘電率が7.0〜9.0であり、例えばSiO2絶縁膜と比較して2倍程度も高い誘電性を示す材料である。そのため、微細配線パターンにおける配線間の電気容量低減を阻害する原因となっていた。このような問題に対し、配線上面の配線保護膜として導電膜を形成することで電気容量の低減が可能となる。
【０００７】
USPat.No.5695810では、コバルト−タングステン−リン導電膜を無電解めっきにより配線保護膜として形成することが示されている。コバルト−タングステン−リン無電解めっきは還元剤として次亜リン酸ナトリウムが一般的に用いられる。次亜リン酸ナトリウムは銅上で反応が進行しない不活性な還元剤であるために、銅上へ直接めっきできないことが知られている（例えばG.O.Mallory, J.B.Hajdu, "Electroless Plating−Fundamentals&Applocations−", American Electroplaters And Surface Finishers Society, Florida, page 318, 1990)。そのため、銅配線上にパラジウムなどのシード層を付与した後に、無電解めっきにより前記コバルト−タングステン−リン膜を形成することが必要となる。その場合、パラジウムは配線層を形成する銅と反応して銅の抵抗が増大する恐れがある。また、配線以外の絶縁物上へのパラジウム付着が起き、前記コバルト−タングステン−リン膜が配線以外の絶縁物上に形成される恐れがある。このため、微細な配線を形成する際に要求される配線間の絶縁性が低下するという問題がある。
【０００８】
また、特開平11-16906号公報には、コバルト含有無電解めっきを酸化防止膜として用いる方法が示されている。しかし、該方法で得られるコバルト含有膜は銅の拡散防止膜としては、その防止能力が不十分であり半導体装置の形成工程および形成後の熱処理を行うとコバルト含有膜を経由して銅がSiO2中へ拡散してしまうという問題がある。
【０００９】
特開平6-120674号公報には、回路基板の製造において、配線導体を設けた配線基盤の表面にタングステン−コバルト−ホウ素（ボロン）との合金を主成分とする中間金属膜を形成し、そこに銅からなる回路導体を被着させる方法が記載されている。しかし、このタングステン−コバルト−ホウ素（ボロン）との合金を主成分とする中間金属膜は、回路基板表面にあるタングステンあるいはモリブデンの配線導体と、その表面に形成された銅の回路導体との密着性を向上させる目的のものであり、銅配線と絶縁物との間の配線保護膜として機能するものではない。
【００１０】
【発明が解決しようとする課題】
上記のように、従来配線保護膜として用いられてきたSiNは絶縁性であり比誘電率が高く、配線間の電気容量低減を妨げる原因となっている。この問題を解決するためには、電気容量低減が可能である金属材料で配線保護膜を形成すればよい。しかし、従来配線保護膜として知られている窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金は、銅配線上のみへ選択的に形成することができない。配線間の短絡を避けるためには、パターニング、エッチングなどの複雑な工程が必要となり、配線形成の精度や信頼性の低下などを招く要因となってしまう。このように、金属材料で配線保護膜を形成するにあたっては、
【００１１】
(i) 銅配線の信頼性を得るために、熱処理を行った際に銅配線を酸化させることがなく、銅の拡散を防止可能である金属材料を形成する、および、
(ii) 上記(i)で示した金属材料を銅配線上のみへ選択的な形成する
という２点の課題があり、これらの課題を両方とも解決できる形成方法が必要である。また、バリヤ膜として窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金を用いる場合には、抵抗が大きいので、銅めっきを行うためには、シード層を形成する必要がある。特に、給電層としても機能するバリヤ膜が形成可能であれば、バリヤ膜上に直接電気銅めっきを行い導電性の膜（銅配線膜）を成膜できるので有効である。特に無電解めっき法により導電性のバリヤ膜を形成する場合は、配線用の複雑な形状であっても均一にバリヤ膜を成膜でき、電気銅めっきのシード層として機能するので有効である。しかしながら、現時点において、これらの条件を満たす配線保護膜あるいはバリア膜は知られていない。
【００１２】
本発明の目的は、以上の従来技術の問題を解決することにあり、より具体的には、銅配線の酸化による抵抗の上昇や、銅の拡散による銅配線および素子の信頼性の低下を防止すると共に、複雑な形状であっても均一に銅配線膜を成膜できるのできる銅配線保護膜および／またはバリヤ膜を有する半導体装置およびその形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置は、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を備えた半導体装置において、配線保護膜およびバリヤ膜の双方またはいずれか一方が、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜により形成されていることを特徴とする。
【００１４】
また、本発明の半導体装置は、上記において、さらに、絶縁膜中に銅配線が多層に形成されており、配線保護膜およびバリヤ膜が、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜により覆われており、下層の銅配線と上層の銅配線とは前記コバルト合金膜を介して電気的接続が確保されていることを特徴とする。
【００１５】
他の態様において、本発明の半導体装置は、配線保護膜が形成されている以外の絶縁層表面にエッチストップ層となる絶縁膜がさらに配置されていることを特徴とする。このようなエッチストップ層を全面に配置しておくことにより、半導体装置の製造過程においてのエッチング制御が容易となる。
【００１６】
本発明は、さらに、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜を備えた半導体装置の製造方法であって、当該配線保護膜およびバリヤ膜の双方またはいずれか一方を、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜として形成されることを特徴とする半導体装置の製造方法も開示する。
【００１７】
本発明によれば、導電性のコバルト合金膜による配線保護膜を形成することにより、銅配線の酸化による抵抗の上昇や、銅の拡散による銅配線および素子の信頼性の低下を防止することができ、かつ、配線保護膜を銅配線上のみへ選択的に形成することが可能となる。また、導電性である上記コバルト合金膜によりバリヤ膜を形成する場合には、給電層が不要でありバリヤ膜上に直接銅を電気めっきできるため、ボイドの形成という問題を解決することが可能であり、シード層を形成する作業も省略できる。
【００１８】
本発明において、好ましくは、前記コバルト合金膜、すなわち配線保護膜および／またはバリヤ膜の膜厚は100nm以下であり、主成分であるコバルトの含有率は50〜95atomic%であり、クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種が1〜40atomic%、ボロンが0.1〜10atomic%の範囲の膜が良い。また、このバリヤ膜に酸素が含まれていてもよい。タングステンを含むコバルト系合金の場合、コバルトが50〜95atomic%、タングステンが1〜40atomic%、ボロンが0〜10atomic%の範囲の膜で銅のバリヤ性を確認しており、コバルトが75〜90atomic%、タングステンが10〜30atomic%、ボロンが0.1〜4atomic%の範囲の膜がよい。
【００１９】
【発明の実施の形態】
以下、本発明による半導体装置およびその製造方法の好ましい実施の形態を図面を参照しながら説明する。本発明の半導体装置は、基本的に、以下の工程により作製される（図１を参照）。
【００２０】
(a)絶縁層である基板10ａ（図１▲１▼では下層銅配線２ｂおよび後記する配線保護膜１ａが既に形成されているが、これに限らない）上に絶縁膜４を形成する工程（図１▲２▼）
(b)絶縁膜４に配線用溝７や接続孔10を形成する工程（図１▲３▼）
(c)配線用溝７や接続孔10のにバリヤ膜３を形成する工程（図１▲４▼）
(d)バリヤ膜３上にシード層５を形成する工程（図１▲５▼）
(e)配線用溝７、孔１０に銅６を埋め込む工程（図１▲６▼）
(f)配線用溝７や孔１０以外の絶縁膜４上に成膜された銅６を除去することにより、銅配線２および配線プラグ11を形成する工程（図１▲７▼）
(g)銅配線２の表面上に配線保護膜１を形成する工程（図１▲８▼）
そして、これらの工程(a)〜工程(g)を必要回数繰り返し行うことで図２に示すように配線層が多層（図では４層）に積層された半導体装置が形成される。
【００２１】
絶縁膜４としては、SiO2、水素化シルセシキオキサン、メチルシロキサンなどの絶縁材料や各種の低誘電率材料、それらの積層膜を用いることができる。銅配線２は、電気銅めっき、無電解銅めっきのいずれでも形成可能である。後記するように、バリヤ膜３として本発明によるコバルト合金膜を用いる場合には、シード層５を形成する作業は省略でき、かつ、銅配線２の銅めっきも容易となる。
【００２２】
バリヤ膜３としては、チタン、タンタル、タングステン等の高融点材料あるいはこれらからなる合金や、窒化チタン、窒化タンタル、窒化タングステンなどの窒化膜を用いることができる。また、本発明によるコバルト合金膜を用いることもできる。その場合には、コバルト系無電解めっき浴に配線用溝７、孔10を加工した基板を浸漬することにより形成が可能となる。
【００２３】
コバルト系無電解めっき浴は、金属塩、還元剤、錯化剤、pH調整剤、添加剤などからなる。コバルト塩としては塩化コバルト、硫酸コバルト、硝酸コバルトなどを用いることができる。タングステン塩としてはタングステン酸ナトリウム、タングステン酸アンモニウム、りんタングステン酸アンモニウム三水和物、タングステン酸アンモニウムパラ五水和物、りんタングステン酸ナトリウムn水和物、12タングストけい酸26水、タングステン酸、酸化タングステン、くえん酸ナトリウムタングステン、二けい化タングステン、ほう化タングステンなどを用いることができ、タングステン酸ナトリウム、タングステン酸アンモニウム、タングステン酸、くえん酸ナトリウムタングステンなどが好適である。モリブデン塩としてはモリブデン酸、塩化モリブデン、モリブデン酸カリウム、モリブデン酸二ナトリウム二水和物、モリブデン酸アンモニウム、けい化モリブデン酸n水和物、酸化モリブデンアセチルアセトナート、りんモリブデン酸ナトリウムn水和物、ほう化モリブデンなどを用いることができる。クロム塩としてはクロム酸アンモニウム、硫酸アンモニウムクロム12水、塩化クロム六水和物、硫酸クロムn水和物、酸化クロム、ほう化クロム、二クロム酸ナトリウム二水和物などを用いることができる。レニウム塩としては過レニウム酸アンモニウム、ヘキサクロロレニウム酸カリウムなどを用いることができる。タリウム塩としては硝酸タリウム、ぎ酸タリウム、硫酸タリウム、酸化タリウムなどを用いることができる。リンの供給源としてはホスフィン酸ナトリウム一水和物、3−アミノプロピルホスフィン酸、ホスフィン酸などを用いることができる。
【００２４】
還元剤としては、銅配線２上のみへの選択的な配線保護膜形成のために、銅配線２表面およびコバルトめっき膜上で反応が進行するヒドラジン、ホウ素化合物がよく、ジメチルアミンボラン、ジエチルアミンボラン、アミンボラン、モルホリンボラン、ピリジンボラン、ピペリジンボラン、エチレンジアミンボラン、エチレンジアミンビスボラン、t-ブチルアミンボラン、イミダゾールボラン、メトキシエチルアミンボランおよびホウ水素化ナトリウムなどを用いることができる。このような還元剤を用いることで、パラジウムなどのめっき触媒を付与することなく、直接銅配線２上に配線保護膜１を形成することができる。
【００２５】
錯化剤としては、クエン酸塩、こはく酸塩、マロン酸塩、リンゴ酸塩、酒石酸塩などが適する。pH調整のアルカリ液としては、水酸化ナトリウム、水酸化カリウムなどのアルカリ金属水酸化物や、アンモニウム、テトラメチルアンモニウム、テトラエチルアンモニウム、コリンなどの有機アルカリがよい。添加剤としては、チオ尿素、サッカリン、ホウ酸、硝酸タリウム、ポリエチレングリコールなど公知の界面活性剤などを用いればよい。めっき液の液温としては40℃から90℃がよい。
【００２６】
このコバルト系無電解めっき浴を用いて形成した配線保護膜１は、図示のように銅配線２上を選択的に覆うこととなる。ここで、配線保護膜１は銅配線２から等方的に成長するために、銅配線２の真上方向のみに成長するのではなく、銅配線２のエッジからバリヤ膜３又は絶縁膜４上へと配線保護膜１の膜厚と同じ距離だけ成長する。配線保護膜１がバリヤ膜３よりも薄い場合にはバリヤ膜３上まで成長し、配線保護膜１がバリヤ膜３よりも厚い場合にはバリヤ膜３を越えて絶縁膜４上へと広がる。また、工程(c)で形成されたバリヤ膜３表面でのめっき反応が活性である場合には、図３に示すようにバリヤ膜３のエッジから等方的に絶縁膜４上へとはみ出して形成される。このように配線保護膜は等方的に成長するために、配線保護膜１のエッジは直角ではなく丸い形状となる。
【００２７】
また、(f)の工程での過剰研磨により、銅配線２がバリヤ膜３よりも多く削られて銅配線２がバリヤ膜３よりも凹んだ状態、いわゆるディッシングが生じた場合、銅配線２上のみに析出するがバリヤ膜３へは析出しないような選択性を持つコバルト系無電解めっき液を選定すれば、銅配線２の凹んだ部分の凹みを低減できるようになり好都合である。
【００２８】
（実施例１）
図１に従い、以下の実施例を説明する。直径200mmシリコン基板上に素子形成を行い下層銅配線２ｂを形成し（図１▲１▼）、SiO2絶縁膜４を厚さ1μｍ形成した（図１▲２▼）。その後、ドライエッチングにより配線用の溝７と接続孔10を形成した（図１▲３▼）。配線用溝７の幅は0.3μｍとし、接続孔10の径は直径0.3μｍとした。次に、バリヤ膜３としてスパッタ法によりTaを50nm成膜した（図１▲４▼）。続いてシード層５として銅を150nm成膜した（図１▲５▼）。銅シード層５は、銅スパッタ用長距離スパッタ装置CerausZX-1000(日本真空技術社)を用い、200〜400nm/minの速度で成膜を行った。この基板を以下に示すめっき液に浸漬し、液温24℃、電流密度1A/dm2で5分間電気めっきを施して配線用溝７および接続孔10へ銅を埋め込み、銅膜６の形成を行った。アノード電極として含リン銅を用いた。
硫酸銅 0.4mol/dm3
硫酸 2.0mol/dm3
塩化物イオン 1.5×10-3mol/dm3
ミクロファブCu2100 10×10-3dm3/dm3(日本エレクトロプレイティング・エンジニヤース社製銅めっき添加剤)
【００２９】
次に化学機械研磨を行った。化学機械研磨には、IPEC社製472型化学機械研磨装置で、過酸化水素を１〜２％含むアルミナ分散砥粒とパッド(ロデール社製IC-1000)を用いた。研磨圧力を190g/cm2として、バリヤ膜３まで研磨を行い、配線導体を分離し、銅配線２を形成した（図１▲７▼）。続いて、５重量％の硫酸中で１分間洗浄し、純水で１分間洗浄した。
【００３０】
次に、配線保護膜１を形成するために、以下に示すめっき液に基板を浸漬し、以下のめっき条件でコバルト系無電解めっきを施した（図１▲８▼）。その後、基板を純水で洗浄した。
塩化コバルト 0.1mol/dm3
くえん酸三ナトリウム 0.3mol/dm3
ジメチルアミンボラン 0.06mol/dm3
タングステン酸ナトリウム 0.03mol/dm3
RE610 0.05g/dm3 (東邦化学製界面活性剤)
めっき条件
pH 9.5(KOHで調整)
液温 75℃
めっき時間 10分
【００３１】
このようにして作製した半導体装置をFIB(focused ion beam)により加工し、配線用溝７や接続孔10を含む断面を走査型電子顕微鏡(以後SEMと略す)で観察した結果、銅配線２の表面上に膜厚80nmのコバルト−タングステン−ボロン合金が均一に析出していた。また、絶縁膜４上にはコバルト−タングステン−ボロン合金析出が認められなかった。従って、本実施例のめっき方法によって、銅配線２上のみに配線保護膜１を形成できることが確認できた。
【００３２】
得られたコバルト合金をオージェ電子分光法により分析した結果、79atomic%のコバルト、20atomic%のタングステン、および１atomic%のボロンからなる無電解めっき膜であることが確認された。
【００３３】
次に、半導体装置に２%水素/98%ヘリウムガス雰囲気において500℃30分間のアニール処理を行った。その表面をオージェ電子分光法により測定したところ表面から銅は検出されず、配線材である銅の拡散は認められなかった。また、熱処理前後の配線抵抗は変化が認められず、銅の酸化による配線抵抗の増加は起きていないことが確認できた。
【００３４】
以上から、本実施例の無電解めっき方法によって、配線保護膜１としてコバルト−タングステン−ボロン合金を選択的に銅配線２上に形成できた。また、配線保護膜１は銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止し、銅配線２の抵抗の増加を抑えるので、信頼性の高い半導体装置を得ることができた。
【００３５】
(比較例1)
比較例１として、無電解めっき法によりコバルト−タングステン−リン合金膜の配線保護膜１を形成した例を示す。コバルト−タングステン−リンめっき液には還元剤として次亜リン酸ナトリウムを用いるので、銅上でめっき反応は起こらず、銅配線２上に直接めっきできない。めっきするためにはパラジウムなどの触媒９をあらかじめ銅配線２上に付与する必要がある。めっき前処理として、銅配線２を形成したシリコン基板上に以下のパラジウム触媒化工程を行った。
塩化パラジウム 0.003 mol/dm3
塩酸 1×10-3 mol/dm3
酢酸 0.5 mol/dm3
ふっ酸 5×10-3 mol/dm3
温度 24℃
時間 10秒
【００３６】
触媒化処理により、パラジウムが平均50nmの大きさで半導体装置の表面に島状に析出した。純水中で1分間洗浄後、表１に示すめっき液に半導体装置を浸漬し、実施例１と同じめっき条件でコバルト系無電解めっきを施した。コバルト系無電解めっきを行った後、半導体装置を純水で洗浄した。
【００３７】
この半導体装置の断面をSEMで観察した結果、表面にはコバルト−タングステン−リン合金めっき膜が析出していた。このコバルト合金は84atomic%のコバルト、８atomic%のタングステン、および８atomic%のリンからなる無電解めっき膜であった。また、半導体装置の表面は銅配線２上に形成された配線保護膜１以外に、配線間の異常析出部13（図10）や配線間がショートしている箇所14があった（図11）。また表面の凹凸が大きくなった。
【００３８】
次に、半導体装置を２%水素/98%ヘリウムガス雰囲気において、400℃30分間のアニール処理を施すと、表面から６atomic%の銅が検出され、配線材である銅の拡散が認められた。また、熱処理前後の配線抵抗も10％の増加を示した。
【００３９】
（実施例２〜５）
以下に銅配線２表面上に配線保護膜１としてコバルト−タングステン−ボロン合金を形成したほかの実施例２〜５を説明する。
実施例２では、コバルト系無電解めっき液を表1に示すようなアンモニアアルカリ性とし、アルカリ金属塩を含めないめっき液とした。めっき条件は実施例１と同じであるが、酸性度(pH)の調製はアンモニウム水で行った。
【００４０】
実施例３では、コバルト系無電解めっき液を表1に示すような組成比にして、実施例１と同様に配線保護膜１を形成した。
実施例４では、無電解めっきにより銅配線２を形成し、銅配線２上にコバルト系無電解めっき法により配線保護膜１を形成した。実施例１と同様にシリコン基板上に素子形成を行って、配線用溝７と接続孔10に銅シード層５を形成した（図１▲５▼）後、以下に示す銅めっき浴に基板を浸漬し銅膜６を形成した。
【００４１】
硫酸銅 0.04 mol/dm3
エチレンジアミン４酢酸2ナトリウム 0.1 mol/dm3
ホルムアルデヒド 0.03 mol/dm3
2,2’-ビピリジル 0.0002 mol/dm3
ポリエチレングリコール 0.03 mol/dm3 (平均分子量600)
めっき条件
pH 9.5 (水酸化ナトリウムで調整)
液温 70℃
【００４２】
その後、化学機械研磨を行い配線導体を分離した。続いて、実施例1と同様のコバルト系無電解めっきを施した。
実施例５では、コバルト系無電解めっき液を表１に示すようにテトラメチルアンモニウムを用いてアルカリ性とし、アルカリ金属塩を含まないめっき液とした。めっき条件は実施例１と同じであるが、酸性度(pH)の調製はテトラメチルアンモニウム水で行った。
【００４３】
以上のようにして作製した実施例２〜５の半導体装置の銅配線２上には、コバルト−タングステン−ボロン合金が均一に析出していた。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、各実施例のめっき方法でも、銅配線２の表面のみに配線保護膜１を形成できた。
【００４４】
次に、実施例２〜４の半導体装置には400℃、実施例５の半導体装置には500℃の30分間アニール処理を２%水素/98%ヘリウムガス雰囲気で施した。いずれの実施例においても、それぞれの表面から銅は検出されず、配線材である銅の拡散は認められなかった。オージェ電子分光法による各実施例の配線保護膜１の元素組成比を表１に示す。
【００４５】
【表１】
以上のことから、実施例２〜５においても、実施例１と同様に配線保護膜１としてコバルト−タングステン−ボロン合金を選択的に銅配線２上に形成でき、信頼性の高い半導体装置を得ることができた。また、実施例２および５においては、アルカリ金属塩を含まないめっき液を用いて配線保護膜を形成したことにより、ナトリウムやカリウムなどのアルカリ金属による汚染を避けることができた。
【００４７】
（実施例６〜１３および比較例２〜３）
実施例６〜１３では、表２に示す元素組成比で配線保護膜１を作成し、寿命試験を行った。各実施例の半導体装置は、図１▲１▼〜▲８▼の工程を繰り返して、図２に示すように配線層を４層積層したものである。寿命試験では、600時間経過後および1200時間経過後の配線抵抗の上昇を測定した。
配線形状 (a)線幅…0.3μｍ、(b)膜厚…1.0μｍ、(c)配線長…2.5mm
試験条件 (a)温度…175℃、(b)電流密度…3×106A/cm2
【００４８】
配線保護膜１の元素組成比と寿命試験の結果を表２に示す。比較例２として配線保護膜を形成しない場合の例、および比較例３として比較例1と同様にコバルト−タングステン−リン膜を配線保護膜１として形成した場合の例を合わせて表２に示す。
【００４９】
【表２】
実施例１３のコバルト−タングステン−ボロン合金膜は酸素を11%含む。含まれる酸素は配線保護膜１の形成時に含有されたもので、不純物成分である。他の実施例においても、より詳細に分析すれば、酸素、炭素、塩素、硫黄、重金属など他の不純物が含有されていると考えられる。しかし、配線抵抗の上昇は比較例２および３に比べてかなり小さい。また、絶縁膜４中に銅は検出されなかった。従って、この酸素を含むコバルト合金膜は配線保護膜１として有効である。
【００５１】
表２に示される結果から、実施例６〜１３のコバルト−タングステン−ボロン合金の配線保護膜１は、比較例２〜３に比べて配線抵抗の上昇が少なく、絶縁膜４中で銅が検出されなかった。従って、実施例６〜１３の配線保護膜１は長時間にわたって安定であり、銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止するので、信頼性の高い半導体装置を得ることができた。
【００５２】
（実施例１４〜２４）
実施例１４〜２４では、実施例1と同様にシリコン基板上に銅配線２を形成し、表３に示すめっき浴にこの基板を浸漬してコバルト系無電解めっきを施した。めっき条件は実施例１と同じである。
【００５３】
実施例２４では、絶縁膜４として低誘電率の炭化水素系有機絶縁膜材料を用いた。実施例１と同様にシリコン基板上に素子形成を行い、有機絶縁膜としてダウケミカル社製の商品名「ＳｉＬＫ」を基板の上に300nmの厚さにスピンコートし、これを窒素(N2)雰囲気中で温度400℃30分間の条件で熱処理を行い硬化させた。芳香族を含む炭化水素系有機絶縁膜材料として、他に、例えば、ダウケミカル社の商品名「BCB」、アライドシグナル社の商品名「FLARE」、シューマッカー社の商品名「VELOX」などがある。続いて、パターニングを行い配線用の溝７と接続孔10を形成し、実施例１と同様に銅配線２の形成から配線保護膜１の形成、洗浄までを行った。
【００５４】
以上のようにして作製された実施例１４〜２４の半導体装置の銅配線２表面上には、膜厚80nmのコバルト合金が均一に析出していた。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、実施例１４〜２３のめっき方法でも、銅配線２の表面のみに配線保護膜１を形成できた。また、実施例２４のように、絶縁膜４の種類によらず、銅配線２の表面のみに配線保護膜１が形成できた。なお、各実施例の配線保護膜１の元素組成比を表３に示す。アニール温度は実施例１４，２１が400℃、実施例１５〜１９，２２，２３が540℃、実施例２０，２４が500℃である。
【００５５】
【表３】
以上のようにして作製した実施例１４〜２４の半導体装置に、２%水素/98%ヘリウムガス雰囲気において400℃、450℃、500℃の30分間アニール処理を施した。400℃アニール処理の後には、各実施例の半導体装置の表面から銅は検出されず、表３に示すようにアニール処理しても配線材である銅の拡散は認められなかった。これにより、実施例１４〜２３の配線保護膜１は、実施例1の配線保護膜１と比較して耐熱性が低いが、銅配線２形成プロセスでの加熱温度400℃に対しては問題なく銅の拡散を防止できることがわかった。また、400℃の熱処理前後で配線抵抗は変化しておらず、銅の酸化による配線抵抗の増加は起きていないことが確認できた。
【００５７】
以上のことから、本実施例の無電解めっき方法を用いることで銅配線２の配線保護膜１としてコバルト−クロム−ボロン合金を銅配線２上に選択的に形成でき、更に銅の酸化および拡散を防止できるので、信頼性が高い半導体装置を得ることができた。
【００５８】
（実施例２５〜３５）
実施例２６〜３５では、表４に示す元素組成比で配線保護膜１を作成した半導体装置を作成し、実施例6と同じ寿命試験を行った。各実施例の半導体装置は、実施例６の半導体装置と同じ構造である（図４）。なお、実施例２５では、図４の半導体装置において、絶縁膜４に低誘電率の有機絶縁膜を用いた。有機絶縁膜材料はダウケミカル社製の商品名「SiLK」（誘電率は約2.65）である。
【００５９】
【表４】
表４に示される結果から、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜を銅配線２の配線保護膜１として形成した半導体装置は、いずれも配線抵抗の上昇が少なく、絶縁膜４中で銅が検出されなかった。従って、実施例２５〜３５の配線保護膜１は長時間にわたって安定であり、銅配線２の酸化および銅配線２から絶縁膜４中への銅の拡散を防止するので、信頼性の高い半導体装置を得ることができた。
【００６１】
（実施例３６〜３８および比較例４）
以上の実施例では、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜を配線保護膜１として用いたが、該コバルト合金膜をバリヤ膜３として用いた例を以下に説明する。
【００６２】
実施例３６の半導体装置では、コバルト−タングステン−ボロン合金をバリヤ膜３として用いた。実施例３６では、実施例１と同様にシリコン基板上に素子形成を行って、配線用溝７と接続孔10を形成した（図１▲３▼）。配線用溝７および接続孔10にスパッタ法により触媒層としてコバルトを５nm成膜した。この基板を実施例１で配線保護膜１を形成するために用いた表５に示すコバルト無電解めっき液に含浸し、コバルト無電解めっきを施して、バリヤ膜３としてコバルト無電解めっき膜の形成を行った。めっき条件は実施例１で配線保護膜１を形成した場合と同じである。本実施例においては、バリヤ膜３として、コバルト−タングステン−ボロン合金を無電解めっき法により形成したが、これに限らず、スバッタ法、化学気層成長法でもよい。
【００６３】
次に、実施例１と同様に電気めっきにより銅配線２を形成した（図１▲６▼）。ただし、実施例１で行った銅シード層の形成は本実施例では不要で、バリヤ膜３を電気銅めっきの給電層として用いてバリヤ膜３上へ直接に銅めっきする。次に、実施例１と同様にバリヤ膜３まで化学機械研磨を行い、配線導体を分離した。この時、銅配線２と下地のコバルト無電解めっき膜とが、化学機械研磨に耐える密着力を有していることを確認した。続いて洗浄後、スパッタ法により窒化シリコン(SiN)を50nm形成し、銅配線２上の配線保護膜１とした。
【００６４】
実施例３７の半導体装置では、バリヤ膜３だけでなく配線保護膜１にもコバルト−タングステン−ボロン合金を用いた。実施例３６と同様に銅配線２を形成して化学機械研磨を行った後、実施例１と同様にコバルト−タングステン−ボロン合金の配線保護膜１(厚さ60nm)を形成した。
【００６５】
実施例３８では、実施例５で用いたコバルト系無電解めっき液でバリヤ膜３を形成した。めっき条件は、
pH 8.5（テトラメチルアンモニウムで調整)
液温 60℃
めっき時間 ５分
である。
比較例４としてバリヤ膜３をコバルト−タングステン−リン膜とした半導体装置も作製した。
【００６６】
以上のように作製した実施例３６〜３８の半導体装置の配線用溝７や接続孔10の側壁および底面には、均一に膜厚50nm（実施例３６、３７）、40nm（実施例３８）のコバルト-タングステン-ボロン合金膜がバリヤ膜として形成されていた。また、銅配線２部分を100箇所観察した結果、ボイドは認められず、配線用溝７や接続孔10は銅で完全に充填されていることが分かった。また、絶縁膜４上にはコバルト合金析出が認められなかった。従って、実施例３６〜３８のめっき方法によって、コバルト-タングステン-ボロン合金の均一なバリヤ膜３を形成できた。
【００６７】
次に、各実施例の半導体装置に２%水素/98%ヘリウムガス雰囲気において500℃30分間のアニール処理を施した。いずれの実施例においても、表面から銅は検出されず、配線材である銅の拡散は認められなかった。従って、コバルト−タングステン−ボロン合金は、銅配線２のバリヤ膜３として機能することが確認された。
【００６８】
次に、実施例３６〜３８、比較例４の半導体装置について、実施例６と同様に寿命試験を行った。各半導体装置は、図２に示すような４層積層したものである。各実施例のバリア層３の元素組成比と配線信頼性の評価結果を表５に示す。
配線形状 (a)線幅…0.1μｍ、(b)膜厚…1.0μｍ、(c)配線長…2.5mm
試験条件 (a)温度…175℃、(b)電流密度…3×106A/cm2
【００６９】
【表５】
以上から、バリヤ膜３によって銅配線２から絶縁膜４への銅の拡散を防止できるので、実施例３６〜３８の半導体装置は、長時間にわたって安定であり、信頼性が高い。また、このバリヤ膜３は、従来用いられていた窒化チタン、窒化タンタル、窒化タングステン等の窒化金属、およびタンタル、タングステンなどの高融点金属とその合金の膜に比べて抵抗が低いので、接続孔10の底とその下の銅配線2bとの接続抵抗を従来よりも小さくすることができ、半導体装置を配線抵抗をより低減できる。また、このバリヤ膜３を電気銅めっきの給電層として用いることができるので、銅シード層を形成しなくてもよく、銅配線２の形成が容易である。
【００７１】
また、実施例３６では触媒層としてコバルト層をスパッタ法により形成したが、スパッタ法に替えて湿式法でコバルト層を形成しても、また、湿式法でパラジウム層を形成しても、実施例３６と同様のバリヤ膜３を形成することができた。
【００７２】
また、コバルト−タングステン−ボロン膜以外に、実施例２〜３５で配線保護膜１に用いたコバルト合金をバリヤ膜３として用いても銅配線２から絶縁膜４への銅の拡散を防止でき、信頼性の高い半導体装置を得られる。
【００７３】
（実施例３９）
実施例３９の半導体装置には、図５に示すように、各層の間にエッチストップ層17,19となる絶縁膜を設けた。また、図６に示すように、エッチストップ層19を配線層の上端部のみに設けてもよい。エッチストップ層を設けることによりエッチング制御が容易になる。以下に、本実施例の半導体装置の製造方法を図７を参照して説明する。
【００７４】
図７は、図５あるいは図６に示す半導体装置の配線をデュアルダマシン法を用いて形成する工程を示している。絶縁膜であるシリコン基板10aの上に素子形成を行い、下層配線2bを形成した基板（図７▲１▼）の上に、厚さ600nmの第一の絶縁膜16を形成した（図７▲２▼）。第一の絶縁膜16には「SiLK」（誘電率が約2.65）をスピンコートし、窒素(N2)雰囲気中で温度400℃30分間の条件で熱処理を行い硬化させた。
【００７５】
次に、第一の絶縁膜16上に第一のエッチストップ層17を形成した（図７▲３▼）。エッチストップ層17には厚さ50nmのメチルシロキサン（誘電率約2.8）をプラズマCVD法により形成した。続いて、同様にして第二の絶縁膜18および第二のエッチストップ層19を形成した（図７▲４▼）。第二の絶縁膜18は400nmの「SiLK」、第二のエッチストップ層19は50nmのメチルシロキサンである。
【００７６】
第二のエッチストップ層19上に、SiO2膜20（50nm）およびの窒化シリコン膜21（50nm）を形成し、フォトレジストマスクを用いてプラズマエッチングにより窒化シリコン膜21をパターニングした(図７▲５▼)。続いて別のフォトレジストマスク23を用いたドライエッチングにより開口22を形成した(図７▲６▼)。
【００７７】
開口22を通して窒素と水素と混合ガスで、第二の絶縁膜18をフォトレジストマスク23とともにエッチングする。その後、窒化シリコン膜21をマスクとし、SiO2膜20およびメチルシロキサン膜19および第一のエッチストップ膜17に、C4H8、CO、ArおよびO2の混合ガスを用いたプラズマエッチングを施した。続いて窒素と水素との混合ガスを用いたエッチングで配線用溝７（幅0.2μm）および接続孔10（直径0.2μm）を形成した（図７▲７▼）。このとき、第一のエッチストップ膜17がエッチングの停止位置となる。
【００７８】
以降は、他の実施例と同様に、スパッタ法によるバリヤ膜３の形成（図７▲８▼）、シード層５の形成と電気銅めっきによる銅配線２の形成（または無電解銅めっきによるバリヤ膜3上へ直接に銅配線２の形成）、化学機械研磨、および配線保護膜１の形成を行った。化学機械研磨の際には第二のエッチストップ層19でエッチングが停止する。
【００７９】
バリヤ膜3と配線保護膜１のいずれか、またはこれら両方を、他の実施例と同様に(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜で形成する。
【００８０】
絶縁膜は、無機絶縁膜、有機絶縁膜のいずれでもよいが有機絶縁膜が好適である。無機絶縁膜としては、SiO2、メチルシロキサン、水素化シルセシキオキサン、水素化メチルシロキサンなどシロキサン結合を有する材料がよく、これは塗布法やプラズマCVD法により形成可能である。有機絶縁膜には、芳香族を含む炭化水素系の低誘電率有機絶縁膜材料であるダウケミカル社製の商品名「SiLK」や、ダウケミカル社の商品名「BCB」、アライドシグナル社の商品名「FLARE」、シューマッカー社の商品名「VELOX」などを用いても良い。エッチストップ層には、無機絶縁膜であるSiO2、メチルシロキサン、水素化シルセシキオキサン、水素化メチルシロキサンなどシロキサン結合を有する材料や窒化シリコン、炭化シリコンなどを用いることができる。なお、各絶縁膜および各エッチストップ層の材料には上述の材料を組み合わせることができるが、半導体装置の配線システムを高効率化するためにも、従来から用いられているSiO2（誘電率約4.3）や窒化シリコン（誘電率約7.0〜9.0）よりも誘電率が低い材料を各々用いることが好ましい。
【００８１】
図６のように、エッチストップ層19を配線層の上端部のみに設けた場合には、配線用溝７を形成する際に、数十nm程度のエッチング停止位置の違いが生じたが、寿命試験では問題がないことが確認された。
【００８２】
以上の製造方法により製造した半導体装置は、配線保護膜１やバリヤ膜３によって長期間に渡って銅配線２の酸化および拡散を防止でき、銅配線２の抵抗の増加を抑えることができるので、信頼性が高い。特に、配線保護膜１をコバルト合金膜にした場合は、高誘電率材料である窒化シリコンを用いた場合に比べて、配線間の電気容量を約10%低減できるので、信号伝達遅延を低減でき、低誘電率の有機絶縁膜を用いることで配線システムの高効率化ができる。
【００８３】
また、従来は接続孔10の底とその下の銅配線2bとを接続するために、絶縁性の配線保護膜を除去していた（図12▲４▼参照）。さらに、従来は配線保護膜が残っていると接続不良となることがあったが、配線保護膜１を導電性であるコバルト合金膜にした場合は配線保護膜１を除去しなくても電気的接続が確保される。従って、接続孔10を形成する際のエッチング制御が容易で、半導体装置の信頼性が高いものとなる。
【００８４】
また、コバルト合金膜は銅と比べて抵抗が大きい材料であるために、図８，図９のように接続孔10の底部の配線保護膜１を少なくとも一部除去すると、下層の銅配線2bとの接続にかかる抵抗を減じることができ、配線システムの高効率化ができる。より具体的には、図７▲７▼のように、配線用溝７，接続孔１０を形成した後に、２重量％の硫酸液に浸漬することで接続孔１０の底部のコバルト合金を溶解させ、除去した。その他、他の実施例と同様に上層の銅配線を形成した。この結果、図８，図９に示すように、バリヤ膜３を介して下層の銅配線２ｂと銅配線２とが電気的に接続された。これにより、配線プラグ１１にかかる抵抗を減じることができた。
【００８５】
【発明の効果】
銅配線を有する半導体装置において、絶縁膜中に形成された銅配線の上を覆う配線保護膜および銅配線の側面および底面を囲むバリヤ膜の双方またはいずれか一方を、(1)コバルト、(2)クロム、モリブデン、タングステン、レニウム、タリウム、リンのうち少なくとも一種、および、(3)ボロンを含有するコバルト合金膜で覆うことにより、配線材料である銅の酸化および拡散を防ぎ、銅配線および素子の信頼性を得る。また、パラジウムを使うことなく配線保護膜を形成できるので、パラジウムによる配線抵抗の増大の問題を避けることができる。
【００８６】
配線保護膜を上記コバルト合金膜とすることにより、配線保護膜を銅配線上のみへ選択的に形成することが可能となる。また、導電性である上記コバルト合金膜によりバリヤ膜を形成する場合には、給電層が不要でありバリヤ膜上に直接銅を電気めっきできるため、ボイドの形成という問題を解決することができる。シード層を形成する作業も省略できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置の製造方法の工程説明図である。
【図２】本発明の半導体装置の一実施の形態の断面図である。
【図３】本発明の半導体装置の他の実施の形態の断面図である。
【図４】本発明の半導体装置のさらに他の実施の形態の断面図である。
【図５】本発明の半導体装置のさらに他の実施の形態の断面図であり、２つのエッチストップ層を設けている。
【図６】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線層の上端部のみにエッチストップ層を設けている。
【図７】図５および図６に示したエッチストップ層9を有する半導体装置の製造方法の工程説明図である。
【図８】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線保護膜の一部のみを除去している。
【図９】本発明の半導体装置のさらに他の実施の形態の断面図であり、配線保護膜の一部のみを除去している。
【図１０】従来の半導体装置の断面図である。
【図１１】従来の半導体装置の表面図である。
【図１２】従来の半導体装置の製造方法の工程説明図である。
【符号の説明】
1…配線保護膜、２…銅配線、３…バリヤ膜、４…絶縁膜、５…シード層、６…銅膜、７…配線用溝、８…SiN配線保護膜、９…パラジウム層、10…接続孔、11…配線プラグ、13…異常析出部、14…配線間のショート部、16…第一の絶縁膜、17…第一のエッチストップ層、18…第二の絶縁膜、19…第二のエッチストップ層、20…SiO2膜、21…窒化シリコン膜、22…開口、23…フォトレジストマスク
Claims (11)
- 絶縁膜中に形成された銅配線の上を覆う配線保護膜を備えた半導体装置において、配線保護膜がコバルトを主成分としタングステン及びボロンを含有するコバルト合金膜であり、該コバルト合金膜はパラジウムを含まないことを特徴とする半導体装置。
- 前記銅配線の側面及び底面を囲むバリヤ膜を有し、バリヤ膜がコバルトを主成分としタングステン及びボロンを含有するコバルト合金膜であることを特徴とする請求項１記載の半導体装置。
- 前記銅配線は絶縁膜中に多層に形成されていることを特徴とする請求項１記載の半導体装置。
- 下層の銅配線と上層の銅配線とは前記コバルト合金膜を介して電気的接続が確保されていることを特徴とする請求項３記載の半導体装置。
- 前記銅配線は絶縁膜中に多層に形成され、上層の銅配線は少なくとも一部がバリヤ層を介して下層の銅配線と電気的接続が確保されていることを特徴とする請求項２記載の半導体装置。
- 配線保護膜が形成されている以外の絶縁膜の表面にはエッチストップ層となる絶縁膜が配置されていることを特徴とする請求項１ないし５いずれか記載の半導体装置。
- 前記絶縁膜は誘電率が３以下であることを特徴とする請求項１ないし５いずれか記載の半導体装置。
- 前記コバルト合金膜の膜厚は100nm以下であり、コバルトの含有率は50〜95(atomic%)であり、タングステンが1〜40(atomic%)であり、ボロンが0.1〜10(atomic%)の範囲にある請求項１ないし５いずれか記載の半導体装置。
- 絶縁膜中に形成された銅配線の上を覆う配線保護膜を備えた半導体装置の製造方法であって、当該配線保護膜を、パラジウムを触媒として使用しない無電解めっき法により、コバルトを主成分としタングステン及びボロンを含有するコバルト合金膜を形成することを特徴とする半導体装置の製造方法。
- 銅配線を無電解銅めっきにより形成することを特徴とする請求項９記載の半導体装置の製造方法。
- 前記コバルト合金膜の膜厚は100nm以下であり、コバルトの含有率は50〜95(atomic%)であり、タングステンが1〜40(atomic%)であり、ボロンが0.1〜10(atomic%)の範囲にある請求項９記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040640A JP3979791B2 (ja) | 2000-03-08 | 2001-02-16 | 半導体装置およびその製造方法 |
| TW090105332A TW494531B (en) | 2000-03-08 | 2001-03-07 | Semiconducting system and production method |
| US09/799,533 US6680540B2 (en) | 2000-03-08 | 2001-03-07 | Semiconductor device having cobalt alloy film with boron |
| KR1020010011926A KR100553620B1 (ko) | 2000-03-08 | 2001-03-08 | 반도체 장치 및 제조 방법 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068615 | 2000-03-08 | ||
| JP2000-68615 | 2000-08-30 | ||
| JP2000-260977 | 2000-08-30 | ||
| JP2000260977 | 2000-08-30 | ||
| JP2001040640A JP3979791B2 (ja) | 2000-03-08 | 2001-02-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151518A JP2002151518A (ja) | 2002-05-24 |
| JP3979791B2 true JP3979791B2 (ja) | 2007-09-19 |
Family
ID=27342640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040640A Expired - Fee Related JP3979791B2 (ja) | 2000-03-08 | 2001-02-16 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6680540B2 (ja) |
| JP (1) | JP3979791B2 (ja) |
| KR (1) | KR100553620B1 (ja) |
| TW (1) | TW494531B (ja) |
Families Citing this family (326)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7069101B1 (en) | 1999-07-29 | 2006-06-27 | Applied Materials, Inc. | Computer integrated manufacturing techniques |
| JP3400770B2 (ja) * | 1999-11-16 | 2003-04-28 | 松下電器産業株式会社 | エッチング方法、半導体装置及びその製造方法 |
| US6640151B1 (en) | 1999-12-22 | 2003-10-28 | Applied Materials, Inc. | Multi-tool control system, method and medium |
| TW476134B (en) * | 2000-02-22 | 2002-02-11 | Ibm | Method for forming dual-layer low dielectric barrier for interconnects and device formed |
| US7494927B2 (en) * | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| US6708074B1 (en) | 2000-08-11 | 2004-03-16 | Applied Materials, Inc. | Generic interface builder |
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| US7188142B2 (en) | 2000-11-30 | 2007-03-06 | Applied Materials, Inc. | Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility |
| US6977224B2 (en) | 2000-12-28 | 2005-12-20 | Intel Corporation | Method of electroless introduction of interconnect structures |
| US7047099B2 (en) | 2001-06-19 | 2006-05-16 | Applied Materials Inc. | Integrating tool, module, and fab level control |
| US7082345B2 (en) | 2001-06-19 | 2006-07-25 | Applied Materials, Inc. | Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities |
| US7201936B2 (en) | 2001-06-19 | 2007-04-10 | Applied Materials, Inc. | Method of feedback control of sub-atmospheric chemical vapor deposition processes |
| US6910947B2 (en) | 2001-06-19 | 2005-06-28 | Applied Materials, Inc. | Control of chemical mechanical polishing pad conditioner directional velocity to improve pad life |
| US6913938B2 (en) | 2001-06-19 | 2005-07-05 | Applied Materials, Inc. | Feedback control of plasma-enhanced chemical vapor deposition processes |
| US7160739B2 (en) | 2001-06-19 | 2007-01-09 | Applied Materials, Inc. | Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles |
| US7101799B2 (en) | 2001-06-19 | 2006-09-05 | Applied Materials, Inc. | Feedforward and feedback control for conditioning of chemical mechanical polishing pad |
| US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
| US7337019B2 (en) | 2001-07-16 | 2008-02-26 | Applied Materials, Inc. | Integration of fault detection with run-to-run control |
| CN1329972C (zh) * | 2001-08-13 | 2007-08-01 | 株式会社荏原制作所 | 半导体器件及其制造方法 |
| US6984198B2 (en) | 2001-08-14 | 2006-01-10 | Applied Materials, Inc. | Experiment management system, method and medium |
| KR100805843B1 (ko) * | 2001-12-28 | 2008-02-21 | 에이에스엠지니텍코리아 주식회사 | 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템 |
| US7225047B2 (en) | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
| US20030199112A1 (en) | 2002-03-22 | 2003-10-23 | Applied Materials, Inc. | Copper wiring module control |
| US6905622B2 (en) * | 2002-04-03 | 2005-06-14 | Applied Materials, Inc. | Electroless deposition method |
| US20030190426A1 (en) * | 2002-04-03 | 2003-10-09 | Deenesh Padhi | Electroless deposition method |
| US6899816B2 (en) * | 2002-04-03 | 2005-05-31 | Applied Materials, Inc. | Electroless deposition method |
| US20030207206A1 (en) * | 2002-04-22 | 2003-11-06 | General Electric Company | Limited play data storage media and method for limiting access to data thereon |
| US6672716B2 (en) * | 2002-04-29 | 2004-01-06 | Xerox Corporation | Multiple portion solid ink stick |
| US7008872B2 (en) * | 2002-05-03 | 2006-03-07 | Intel Corporation | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures |
| US6875691B2 (en) * | 2002-06-21 | 2005-04-05 | Mattson Technology, Inc. | Temperature control sequence of electroless plating baths |
| KR20050026099A (ko) | 2002-08-01 | 2005-03-14 | 어플라이드 머티어리얼즈 인코포레이티드 | 고급 처리 제어 시스템 내의 부정확한 계측 데이터의 취급방법, 시스템 및 매체 |
| US6800938B2 (en) * | 2002-08-08 | 2004-10-05 | International Business Machines Corporation | Semiconductor device having amorphous barrier layer for copper metallurgy |
| US6821909B2 (en) * | 2002-10-30 | 2004-11-23 | Applied Materials, Inc. | Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application |
| US6790775B2 (en) * | 2002-10-31 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| KR20040039591A (ko) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법 |
| WO2004046835A2 (en) | 2002-11-15 | 2004-06-03 | Applied Materials, Inc. | Method, system and medium for controlling manufacture process having multivariate input parameters |
| US7294934B2 (en) * | 2002-11-21 | 2007-11-13 | Intel Corporation | Low-K dielectric structure and method |
| US20040108136A1 (en) * | 2002-12-04 | 2004-06-10 | International Business Machines Corporation | Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel |
| US7825516B2 (en) * | 2002-12-11 | 2010-11-02 | International Business Machines Corporation | Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures |
| US6838354B2 (en) * | 2002-12-20 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a passivation layer for air gap formation |
| US7333871B2 (en) | 2003-01-21 | 2008-02-19 | Applied Materials, Inc. | Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools |
| US7091133B2 (en) * | 2003-01-27 | 2006-08-15 | Asm Japan K.K. | Two-step formation of etch stop layer |
| US7094679B1 (en) * | 2003-03-11 | 2006-08-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Carbon nanotube interconnect |
| US7026714B2 (en) * | 2003-03-18 | 2006-04-11 | Cunningham James A | Copper interconnect systems which use conductive, metal-based cap layers |
| US7081673B2 (en) * | 2003-04-17 | 2006-07-25 | International Business Machines Corporation | Multilayered cap barrier in microelectronic interconnect structures |
| US7205228B2 (en) | 2003-06-03 | 2007-04-17 | Applied Materials, Inc. | Selective metal encapsulation schemes |
| US7883739B2 (en) | 2003-06-16 | 2011-02-08 | Lam Research Corporation | Method for strengthening adhesion between dielectric layers formed adjacent to metal layers |
| US7087104B2 (en) | 2003-06-26 | 2006-08-08 | Intel Corporation | Preparation of electroless deposition solutions |
| JP4638140B2 (ja) * | 2003-07-09 | 2011-02-23 | マグナチップセミコンダクター有限会社 | 半導体素子の銅配線形成方法 |
| JP2005036285A (ja) | 2003-07-15 | 2005-02-10 | Tokyo Electron Ltd | 無電解メッキ用前処理液及び無電解メッキ方法 |
| JP2005048209A (ja) * | 2003-07-30 | 2005-02-24 | Hitachi Ltd | 無電解メッキ方法、無電解メッキ装置、半導体装置の製造方法及びその製造装置 |
| US7354332B2 (en) | 2003-08-04 | 2008-04-08 | Applied Materials, Inc. | Technique for process-qualifying a semiconductor manufacturing tool using metrology data |
| JP2005056945A (ja) * | 2003-08-08 | 2005-03-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US7827930B2 (en) | 2004-01-26 | 2010-11-09 | Applied Materials, Inc. | Apparatus for electroless deposition of metals onto semiconductor substrates |
| US7654221B2 (en) | 2003-10-06 | 2010-02-02 | Applied Materials, Inc. | Apparatus for electroless deposition of metals onto semiconductor substrates |
| US7064065B2 (en) * | 2003-10-15 | 2006-06-20 | Applied Materials, Inc. | Silver under-layers for electroless cobalt alloys |
| US7465358B2 (en) * | 2003-10-15 | 2008-12-16 | Applied Materials, Inc. | Measurement techniques for controlling aspects of a electroless deposition process |
| US20070111519A1 (en) * | 2003-10-15 | 2007-05-17 | Applied Materials, Inc. | Integrated electroless deposition system |
| WO2005038084A2 (en) * | 2003-10-17 | 2005-04-28 | Applied Materials, Inc. | Selective self-initiating electroless capping of copper with cobalt-containing alloys |
| JP4401912B2 (ja) * | 2003-10-17 | 2010-01-20 | 学校法人早稲田大学 | 半導体多層配線板の形成方法 |
| US20050095830A1 (en) * | 2003-10-17 | 2005-05-05 | Applied Materials, Inc. | Selective self-initiating electroless capping of copper with cobalt-containing alloys |
| JP4230334B2 (ja) * | 2003-10-31 | 2009-02-25 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7205233B2 (en) * | 2003-11-07 | 2007-04-17 | Applied Materials, Inc. | Method for forming CoWRe alloys by electroless deposition |
| KR100570070B1 (ko) * | 2003-11-18 | 2006-04-10 | 매그나칩 반도체 유한회사 | 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법 |
| US20060003570A1 (en) * | 2003-12-02 | 2006-01-05 | Arulkumar Shanmugasundram | Method and apparatus for electroless capping with vapor drying |
| US7256111B2 (en) * | 2004-01-26 | 2007-08-14 | Applied Materials, Inc. | Pretreatment for electroless deposition |
| US20050181226A1 (en) * | 2004-01-26 | 2005-08-18 | Applied Materials, Inc. | Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber |
| US20050161338A1 (en) * | 2004-01-26 | 2005-07-28 | Applied Materials, Inc. | Electroless cobalt alloy deposition process |
| US20050170650A1 (en) * | 2004-01-26 | 2005-08-04 | Hongbin Fang | Electroless palladium nitrate activation prior to cobalt-alloy deposition |
| US20060033678A1 (en) * | 2004-01-26 | 2006-02-16 | Applied Materials, Inc. | Integrated electroless deposition system |
| US7356377B2 (en) | 2004-01-29 | 2008-04-08 | Applied Materials, Inc. | System, method, and medium for monitoring performance of an advanced process control system |
| US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| US20050230350A1 (en) | 2004-02-26 | 2005-10-20 | Applied Materials, Inc. | In-situ dry clean chamber for front end of line fabrication |
| JP3910973B2 (ja) | 2004-04-22 | 2007-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US20050253268A1 (en) * | 2004-04-22 | 2005-11-17 | Shao-Ta Hsu | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
| DE102004021239B4 (de) * | 2004-04-30 | 2017-04-06 | Infineon Technologies Ag | Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren |
| US7096085B2 (en) | 2004-05-28 | 2006-08-22 | Applied Materials | Process control by distinguishing a white noise component of a process variance |
| US6961626B1 (en) | 2004-05-28 | 2005-11-01 | Applied Materials, Inc | Dynamic offset and feedback threshold |
| US7268074B2 (en) * | 2004-06-14 | 2007-09-11 | Enthone, Inc. | Capping of metal interconnects in integrated circuit electronic devices |
| US7779782B2 (en) * | 2004-08-09 | 2010-08-24 | Lam Research | Systems and methods affecting profiles of solutions dispensed across microelectronic topographies during electroless plating processes |
| JP2006093357A (ja) * | 2004-09-22 | 2006-04-06 | Ebara Corp | 半導体装置及びその製造方法、並びに処理液 |
| US7332193B2 (en) * | 2004-10-18 | 2008-02-19 | Enthone, Inc. | Cobalt and nickel electroless plating in microelectronic devices |
| US7879710B2 (en) * | 2005-05-18 | 2011-02-01 | Intermolecular, Inc. | Substrate processing including a masking layer |
| JP2006179845A (ja) | 2004-11-26 | 2006-07-06 | Fuji Photo Film Co Ltd | 金属用研磨液及び研磨方法 |
| KR100668833B1 (ko) * | 2004-12-17 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| JP4963349B2 (ja) * | 2005-01-14 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20060240187A1 (en) * | 2005-01-27 | 2006-10-26 | Applied Materials, Inc. | Deposition of an intermediate catalytic layer on a barrier layer for copper metallization |
| US7422979B2 (en) * | 2005-03-11 | 2008-09-09 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having a diffusion barrier stack and structure thereof |
| US8025922B2 (en) * | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| EP1702965A3 (en) * | 2005-03-17 | 2007-07-25 | FUJIFILM Corporation | Metal chemical mechanical polishing solution and polishing method |
| US7651934B2 (en) | 2005-03-18 | 2010-01-26 | Applied Materials, Inc. | Process for electroless copper deposition |
| WO2006102318A2 (en) * | 2005-03-18 | 2006-09-28 | Applied Materials, Inc. | Electroless deposition process on a contact containing silicon or silicide |
| US20060246699A1 (en) * | 2005-03-18 | 2006-11-02 | Weidman Timothy W | Process for electroless copper deposition on a ruthenium seed |
| US20060251801A1 (en) * | 2005-03-18 | 2006-11-09 | Weidman Timothy W | In-situ silicidation metallization process |
| JP4790297B2 (ja) * | 2005-04-06 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20060280860A1 (en) * | 2005-06-09 | 2006-12-14 | Enthone Inc. | Cobalt electroless plating in microelectronic devices |
| US20060281303A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
| US7687400B2 (en) * | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7781886B2 (en) | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US20060278996A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Active packaging |
| US7838997B2 (en) * | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7851348B2 (en) * | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US8456015B2 (en) * | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7767493B2 (en) * | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7946331B2 (en) * | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US20070014919A1 (en) * | 2005-07-15 | 2007-01-18 | Jani Hamalainen | Atomic layer deposition of noble metal oxides |
| JP2007027460A (ja) * | 2005-07-19 | 2007-02-01 | Sony Corp | 半導体装置及びその製造方法 |
| US7410899B2 (en) * | 2005-09-20 | 2008-08-12 | Enthone, Inc. | Defectivity and process control of electroless deposition in microelectronics applications |
| US20070071888A1 (en) * | 2005-09-21 | 2007-03-29 | Arulkumar Shanmugasundram | Method and apparatus for forming device features in an integrated electroless deposition system |
| US7582557B2 (en) | 2005-10-06 | 2009-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for low resistance metal cap |
| US20070099422A1 (en) * | 2005-10-28 | 2007-05-03 | Kapila Wijekoon | Process for electroless copper deposition |
| US20070099806A1 (en) * | 2005-10-28 | 2007-05-03 | Stewart Michael P | Composition and method for selectively removing native oxide from silicon-containing surfaces |
| KR101379015B1 (ko) | 2006-02-15 | 2014-03-28 | 한국에이에스엠지니텍 주식회사 | 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층 |
| US20070210448A1 (en) * | 2006-03-10 | 2007-09-13 | International Business Machines Corporation | Electroless cobalt-containing liner for middle-of-the-line (mol) applications |
| US7348648B2 (en) * | 2006-03-13 | 2008-03-25 | International Business Machines Corporation | Interconnect structure with a barrier-redundancy feature |
| US7800228B2 (en) * | 2006-05-17 | 2010-09-21 | International Business Machines Corporation | Reliable via contact interconnect structure |
| US7687397B2 (en) * | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US20070281460A1 (en) * | 2006-06-06 | 2007-12-06 | Cubic Wafer, Inc. | Front-end processed wafer having through-chip connections |
| CN101473427A (zh) * | 2006-06-21 | 2009-07-01 | Nxp股份有限公司 | 低功率应用的半导体器件及其制造方法 |
| JP2008060243A (ja) * | 2006-08-30 | 2008-03-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7435484B2 (en) * | 2006-09-01 | 2008-10-14 | Asm Japan K.K. | Ruthenium thin film-formed structure |
| US7601264B2 (en) * | 2006-10-04 | 2009-10-13 | Applied Materials, Inc. | Method for treatment of plating solutions |
| US20080083623A1 (en) * | 2006-10-04 | 2008-04-10 | Golden Josh H | Method and apparatus for treatment of plating solutions |
| US20080124484A1 (en) * | 2006-11-08 | 2008-05-29 | Asm Japan K.K. | Method of forming ru film and metal wiring structure |
| US20080157910A1 (en) * | 2006-12-29 | 2008-07-03 | Park Chang-Min | Amorphous soft magnetic layer for on-die inductively coupled wires |
| WO2008083284A2 (en) | 2006-12-29 | 2008-07-10 | Cufer Asset Ltd. L.L.C. | Front-end processed wafer having through-chip connections |
| JP2008172051A (ja) * | 2007-01-12 | 2008-07-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| EP1978128A2 (en) * | 2007-03-29 | 2008-10-08 | Ebara Corporation | Electroless plating bath and method for producing high-temperature apparatus member using the bath |
| US7777344B2 (en) * | 2007-04-11 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transitional interface between metal and dielectric in interconnect structures |
| US20080254205A1 (en) * | 2007-04-13 | 2008-10-16 | Enthone Inc. | Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys |
| KR100857229B1 (ko) * | 2007-05-28 | 2008-09-05 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| US7867900B2 (en) | 2007-09-28 | 2011-01-11 | Applied Materials, Inc. | Aluminum contact integration on cobalt silicide junction |
| US20090087339A1 (en) * | 2007-09-28 | 2009-04-02 | Asm Japan K.K. | METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR |
| KR101544198B1 (ko) | 2007-10-17 | 2015-08-12 | 한국에이에스엠지니텍 주식회사 | 루테늄 막 형성 방법 |
| US7655564B2 (en) * | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| KR20090067505A (ko) * | 2007-12-21 | 2009-06-25 | 에이에스엠지니텍코리아 주식회사 | 루테늄막 증착 방법 |
| US7799674B2 (en) * | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US7956466B2 (en) | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
| US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
| JP5300156B2 (ja) * | 2008-08-07 | 2013-09-25 | Ｊｘ日鉱日石金属株式会社 | 無電解めっきにより銅薄膜を形成しためっき物 |
| US8084104B2 (en) * | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| DE102008044988A1 (de) * | 2008-08-29 | 2010-04-22 | Advanced Micro Devices, Inc., Sunnyvale | Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US20100104770A1 (en) * | 2008-10-27 | 2010-04-29 | Asm Japan K.K. | Two-step formation of hydrocarbon-based polymer film |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US20110020546A1 (en) * | 2009-05-15 | 2011-01-27 | Asm International N.V. | Low Temperature ALD of Noble Metals |
| KR101616044B1 (ko) * | 2009-07-03 | 2016-04-28 | 삼성전자주식회사 | 무전해 도금에 의해 형성된 랜딩 패드를 포함한 반도체 소자 |
| US8329569B2 (en) * | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| US20110127673A1 (en) * | 2009-12-01 | 2011-06-02 | International Business Machines Corporation | Wiring structure and method |
| US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8771539B2 (en) | 2011-02-22 | 2014-07-08 | Applied Materials, Inc. | Remotely-excited fluorine and water vapor etch |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US8569888B2 (en) | 2011-05-24 | 2013-10-29 | International Business Machines Corporation | Wiring structure and method of forming the structure |
| US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
| US10134631B2 (en) * | 2011-08-17 | 2018-11-20 | International Business Machines Corporation | Size-filtered multimetal structures |
| US8679982B2 (en) | 2011-08-26 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and oxygen |
| US8679983B2 (en) | 2011-09-01 | 2014-03-25 | Applied Materials, Inc. | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
| US8927390B2 (en) | 2011-09-26 | 2015-01-06 | Applied Materials, Inc. | Intrench profile |
| US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
| WO2013070436A1 (en) | 2011-11-08 | 2013-05-16 | Applied Materials, Inc. | Methods of reducing substrate dislocation during gapfill processing |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
| US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
| US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US8765574B2 (en) | 2012-11-09 | 2014-07-01 | Applied Materials, Inc. | Dry etch process |
| US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
| US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
| US9064816B2 (en) | 2012-11-30 | 2015-06-23 | Applied Materials, Inc. | Dry-etch for selective oxidation removal |
| US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
| US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
| US20140199497A1 (en) * | 2013-01-14 | 2014-07-17 | Tighe A. Spurlin | Methods for reducing metal oxide surfaces to modified metal surfaces |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
| US9865501B2 (en) | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
| US8801952B1 (en) | 2013-03-07 | 2014-08-12 | Applied Materials, Inc. | Conformal oxide dry etch |
| US10170282B2 (en) | 2013-03-08 | 2019-01-01 | Applied Materials, Inc. | Insulated semiconductor faceplate designs |
| US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
| US8895449B1 (en) | 2013-05-16 | 2014-11-25 | Applied Materials, Inc. | Delicate dry clean |
| US9114438B2 (en) | 2013-05-21 | 2015-08-25 | Applied Materials, Inc. | Copper residue chamber clean |
| US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
| US9514986B2 (en) * | 2013-08-28 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with capped through-substrate via structure |
| US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
| US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
| US8951429B1 (en) | 2013-10-29 | 2015-02-10 | Applied Materials, Inc. | Tungsten oxide processing |
| US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
| US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
| US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
| US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
| US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
| US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
| US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
| US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
| US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
| US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
| US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
| US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
| US20150235953A1 (en) * | 2014-02-14 | 2015-08-20 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and formation thereof |
| US9499898B2 (en) | 2014-03-03 | 2016-11-22 | Applied Materials, Inc. | Layered thin film heater and method of fabrication |
| US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9269590B2 (en) | 2014-04-07 | 2016-02-23 | Applied Materials, Inc. | Spacer formation |
| US9469912B2 (en) | 2014-04-21 | 2016-10-18 | Lam Research Corporation | Pretreatment method for photoresist wafer processing |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US11685999B2 (en) * | 2014-06-02 | 2023-06-27 | Macdermid Acumen, Inc. | Aqueous electroless nickel plating bath and method of using the same |
| US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
| US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
| US9349691B2 (en) * | 2014-07-24 | 2016-05-24 | International Business Machines Corporation | Semiconductor device with reduced via resistance |
| US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
| KR102330792B1 (ko) * | 2014-07-25 | 2021-11-25 | 인텔 코포레이션 | 텅스텐 합금을 갖는 반도체 디바이스 및 컴퓨팅 디바이스 |
| US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
| US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
| US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
| US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
| US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
| US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
| US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
| US9368364B2 (en) | 2014-09-24 | 2016-06-14 | Applied Materials, Inc. | Silicon etch process with tunable selectivity to SiO2 and other materials |
| US9478434B2 (en) | 2014-09-24 | 2016-10-25 | Applied Materials, Inc. | Chlorine-based hardmask removal |
| US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US9472377B2 (en) | 2014-10-17 | 2016-10-18 | Lam Research Corporation | Method and apparatus for characterizing metal oxide reduction |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US9299583B1 (en) | 2014-12-05 | 2016-03-29 | Applied Materials, Inc. | Aluminum oxide selective etch |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US9502258B2 (en) | 2014-12-23 | 2016-11-22 | Applied Materials, Inc. | Anisotropic gap etch |
| US9343272B1 (en) | 2015-01-08 | 2016-05-17 | Applied Materials, Inc. | Self-aligned process |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US9373522B1 (en) | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
| US9449846B2 (en) | 2015-01-28 | 2016-09-20 | Applied Materials, Inc. | Vertical gate separation |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US9721789B1 (en) | 2016-10-04 | 2017-08-01 | Applied Materials, Inc. | Saving ion-damaged spacers |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10443146B2 (en) | 2017-03-30 | 2019-10-15 | Lam Research Corporation | Monitoring surface oxide on seed layers during electroplating |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| JP7176860B6 (ja) | 2017-05-17 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | 前駆体の流れを改善する半導体処理チャンバ |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10181421B1 (en) * | 2017-07-12 | 2019-01-15 | Globalfoundries Inc. | Liner recess for fully aligned via |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| TWI833730B (zh) * | 2018-02-21 | 2024-03-01 | 日商東京威力科創股份有限公司 | 多層配線之形成方法及記憶媒體 |
| TWI766433B (zh) | 2018-02-28 | 2022-06-01 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10593599B2 (en) | 2018-03-07 | 2020-03-17 | Globalfoundries Inc. | Contact structures |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
| US11043454B2 (en) | 2019-01-17 | 2021-06-22 | Samsung Electronics Co., Ltd. | Low resistivity interconnects with doped barrier layer for integrated circuits |
| KR102751330B1 (ko) | 2019-07-03 | 2025-01-07 | 삼성전자주식회사 | 집적회로 소자 및 이의 제조 방법 |
| KR102370279B1 (ko) | 2020-05-29 | 2022-03-04 | 고려대학교 산학협력단 | 코발트-텅스텐 합금 및 그의 제조 방법 |
| KR102953798B1 (ko) | 2020-06-24 | 2026-04-15 | 에이에스엠 아이피 홀딩 비.브이. | 몰리브덴을 포함하는 막의 기상 증착 |
| CN117051388A (zh) * | 2023-08-02 | 2023-11-14 | 南通大学 | 一种高熵金属合金薄膜及其制备方法与应用 |
| US20250233076A1 (en) * | 2024-01-14 | 2025-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116906A (ja) | 1987-10-29 | 1989-05-09 | Matsushita Electric Ind Co Ltd | 浮動形磁気ヘッド |
| JP2798566B2 (ja) | 1992-10-07 | 1998-09-17 | 京セラ株式会社 | 回路基板の製造方法 |
| JP3326698B2 (ja) * | 1993-03-19 | 2002-09-24 | 富士通株式会社 | 集積回路装置の製造方法 |
| US5382447A (en) * | 1993-12-02 | 1995-01-17 | International Business Machines Corporation | Process for fabricating improved multilayer interconnect systems |
| KR0144085B1 (ko) | 1994-12-05 | 1998-08-17 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| JP3556377B2 (ja) | 1996-02-29 | 2004-08-18 | 京セラ株式会社 | 配線基板 |
| US5695810A (en) | 1996-11-20 | 1997-12-09 | Cornell Research Foundation, Inc. | Use of cobalt tungsten phosphide as a barrier material for copper metallization |
| US6100184A (en) | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| JP2000049116A (ja) | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6083842A (en) * | 1999-02-19 | 2000-07-04 | Advanced Micro Devices Inc. | Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug |
| US6342733B1 (en) | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| US6153935A (en) | 1999-09-30 | 2000-11-28 | International Business Machines Corporation | Dual etch stop/diffusion barrier for damascene interconnects |
| US6335104B1 (en) | 2000-02-22 | 2002-01-01 | International Business Machines Corporation | Method for preparing a conductive pad for electrical connection and conductive pad formed |
-
2001
- 2001-02-16 JP JP2001040640A patent/JP3979791B2/ja not_active Expired - Fee Related
- 2001-03-07 US US09/799,533 patent/US6680540B2/en not_active Expired - Lifetime
- 2001-03-07 TW TW090105332A patent/TW494531B/zh not_active IP Right Cessation
- 2001-03-08 KR KR1020010011926A patent/KR100553620B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100553620B1 (ko) | 2006-02-22 |
| US6680540B2 (en) | 2004-01-20 |
| US20010030366A1 (en) | 2001-10-18 |
| TW494531B (en) | 2002-07-11 |
| JP2002151518A (ja) | 2002-05-24 |
| KR20010100810A (ko) | 2001-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3979791B2 (ja) | 半導体装置およびその製造方法 | |
| EP1346408B1 (en) | Method of electroless introduction of interconnect structures | |
| JP4055319B2 (ja) | 半導体装置の製造方法 | |
| US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
| JP2005056945A (ja) | 半導体装置の製造方法 | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| US7087517B2 (en) | Method to fabricate interconnect structures | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| JP2002053971A (ja) | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 | |
| KR101076927B1 (ko) | 반도체 소자의 구리 배선 구조 및 그 형성방법 | |
| JP3820329B2 (ja) | 半導体基板のめっき方法 | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100443796B1 (ko) | 구리 금속 배선 형성방법 | |
| US20040248403A1 (en) | Method for forming electroless metal low resistivity interconnects | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| CN100372098C (zh) | 半导体器件的制造方法及半导体器件 | |
| KR100451766B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100858873B1 (ko) | 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법 | |
| JP2001274159A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |