JP4401912B2 - 半導体多層配線板の形成方法 - Google Patents
半導体多層配線板の形成方法 Download PDFInfo
- Publication number
- JP4401912B2 JP4401912B2 JP2004265445A JP2004265445A JP4401912B2 JP 4401912 B2 JP4401912 B2 JP 4401912B2 JP 2004265445 A JP2004265445 A JP 2004265445A JP 2004265445 A JP2004265445 A JP 2004265445A JP 4401912 B2 JP4401912 B2 JP 4401912B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- layer
- interlayer insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
- H10W20/044—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
- H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Formation Of Insulating Films (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
なお、SOG系材料とは、主にアルコキシシランの加水分解生成物を有機溶剤に溶解して調製された溶液である。
すなわち、まず、シリカ系層間絶縁層の形成については、「CVD用材料、もしくはSOG用材料、好ましくはSOG用原料を用いて基板上に被膜を形成し、次いで所望により特定の温度で熱処理して焼成被膜を形成した後、デュアルダマシン法により配線層形成空間を形成するエッチング工程を行った後、シリカ系層間絶縁層の表面にSi−OH結合を生成させる処理を行う」ことにより、実現できることが確認された。
このようにして表面処理されたシリカ系層間絶縁層にデュアルダマシン法により形成した配線層形成空間への拡散防止膜の形成については、(i)配線層形成空間の内面を有機シラン化合物により処理することにより、有機シラン化合物の単分子層からなる膜を密着させることができる、(ii)前記単分子層膜の表面は良好な平滑性を有しており、しかもパラジウム化合物を含む水溶液により容易に表面を触媒化することができる、(iii)前記触媒化単分子層膜に無電解メッキを施すことで、前記単分子層膜上に銅拡散防止性の高いメッキ膜を形成することができ、これらにより、配線層形成空間内面への密着性が高く、銅拡散防止特性が高い、薄い膜厚の拡散防止膜が形成可能であることを確認できた。
ただし、当該酸素プラズマ処理は非常に強く作用するため、被膜表面のみをSi−OH結合に変化させる目的においては、作業が簡便な紫外線照射による処理を選択する方が好ましい。特にSi−H結合はSi−OH結合に変化し易いため、紫外線照射による処理で十分である。
シリコン基板上に無機SOG材料としてトリアルコキシシランの加水分解生成物を主成分とするスピンオングラス塗布液(東京応化工業株式会社製、商品名:OCD T−12 800)を、スピンナーにより2000rpmで20秒間塗布し、次いでホットプレート上で80℃で1分間、150℃で1分間、200℃で1分間ずつ順次乾燥させ、窒素雰囲気中にて450℃で30分間熱処理し、膜厚400nmの塗膜を得た。得られたシリカ系層間絶縁膜の誘電率は3.0であった。
上記拡散防止膜の形成後、表4に示す組成の電気銅メッキ浴を用いて銅メッキを行ったところ、直接良好なメッキを行うことができ、配線層を直接銅メッキすることによって形成し得ることが認められた。
無機SOG系材料としてスピンオングラス塗布液(東京応化工業株式会社製、商品名:OCD T−12 800)を用いてシリカ系層間絶縁膜を形成し、このシリカ系層間絶縁膜の表面にSi−OH結合を形成するための処理としてヘリウム(He)プラズマ照射処理および紫外線照射処理を用いて、本発明の半導体多層配線板の擬似的モデルを以下の通り形成した。この形成した擬似的モデルを用いて、本発明の半導体多層配線板における拡散防止膜の拡散防止特性を評価した。この擬似的モデルは配線形成空間を備えていないが、この擬似的モデルにおける拡散防止膜は本発明の半導体多層配線板における拡散防止膜と同一であるため、この擬似的モデルを拡散防止特性の評価に用いることができる。
有機SOG系材料としてメチルトリアルコキシシランの加水分解生成物を主成分とするスピンオングラス塗布液(東京応化工業株式会社製、商品名:OCD T−9)を用い、シリカ系層間絶縁膜の表面にSi−OH結合を形成するための処理として、大気中185〜254nmの遠紫外線を含む紫外線を1分間照射する紫外線照射処理を用いたこと以外は、実施例2および3と同様にして、本発明の半導体多層配線板の擬似的モデル3および4を形成した。
図6のグラフで示されるように、本発明の半導体多層配線板の擬似的モデル1〜4を用いた実施例2〜5においては、抵抗値に大きな変化が認められず、拡散が起こっていないことが判明した。この結果は本発明の半導体多層配線板の擬似的モデルにおける拡散防止膜の優れた拡散防止特性を示しており、デュアルダマシン法により形成した配線形成空間がさらに設けられている本発明の半導体多層配線板における拡散防止膜も同様に優れた拡散防止特性を有することを示している。
2 層間絶縁層
3 レジスト膜
4 配線溝(トレンチ)
5 バリアメタル膜(拡散防止膜)
6 下層配線層
7 キャッピング層
8 第1の低誘電体層
9 第1のエッチングストッパ層
10 第2の低誘電体層
11 第2のエッチングストッパ層
12 レジストマスク
13 ビアホール
14 埋込材
15 レジストマスク
16 配線溝(トレンチ)
17 バリアメタル膜(拡散防止膜)
18 ビア配線
19 上層配線層
20 キャッピング層
21 導通層
8a,10a シリカ系層間絶縁層
13 ビア
16 トレンチ
30 配線層形成空間
31 密着層
32 拡散防止膜
33 配線層
40 単分子層膜
41 層間絶縁層(Ni系化合物)
42 銅配線層
43 測定子
Claims (4)
- 半導体基板上に形成された下層配線層と、その上に低誘電率のシリカ系層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板の形成方法であって、
前記基板上に低誘電率のシリカ系層間絶縁層を形成する層間絶縁層形成工程と、
前記低誘電率のシリカ系層間絶縁層にデュアルダマシン法により配線層形成空間を形成するエッチング工程と、
前記低誘電率のシリカ系層間絶縁層表面にSi−OH結合を形成するための処理をする工程と、
前記配線層形成空間の内面を有機シラン化合物により処理してシラン系単分子層膜を密着させる単分子層膜形成工程と、
前記単分子層膜をパラジウム化合物を含む水溶液により表面を触媒化する表面触媒化工程と、
前記触媒化単分子層膜に無電解メッキにより、該単分子層膜上に銅拡散防止性の高いメッキ膜を形成して、銅拡散防止膜を得る銅拡散防止膜形成工程と、
前記銅拡散防止膜上に銅メッキ層を形成することにより配線層を得る配線層形成工程と、を有し、前記単分子層膜形成工程の後、余剰の有機シラン化合物を除去し、前記下層配線層を露出させ、次いで前記表面触媒化工程を行うことを特徴とする半導体多層配線板の形成方法。 - 上記低誘電率のシリカ系層間絶縁層を形成する工程が、スピンオングラス(SOG)材料を用いて行うことを特徴とする請求項1記載の半導体多層配線板の形成方法。
- 上記シリカ系層間絶縁層表面にSi−OH結合を形成するための処理工程が、シリカ系層間絶縁層を酸化性雰囲気下にて紫外線を照射する紫外線照射処理を少なくとも含むことを特徴とする請求項1又は2に記載の半導体多層配線板の形成方法。
- 上記無電解メッキは、Co系もしくはNi系メッキであることを特徴とする請求項1〜3のいずれか1項に記載の半導体多層配線板の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004265445A JP4401912B2 (ja) | 2003-10-17 | 2004-09-13 | 半導体多層配線板の形成方法 |
| TW093129913A TWI251299B (en) | 2003-10-17 | 2004-10-01 | Semiconductor multilayer wiring board and method of forming the same |
| KR1020040082641A KR100632162B1 (ko) | 2003-10-17 | 2004-10-15 | 반도체 다층 배선판 및 그 형성방법 |
| CNB2004100874774A CN100341137C (zh) | 2003-10-17 | 2004-10-15 | 半导体多层布线板及其形成方法 |
| US10/965,868 US7498520B2 (en) | 2003-10-17 | 2004-10-18 | Semiconductor multilayer wiring board and method of forming the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003358433 | 2003-10-17 | ||
| JP2004265445A JP4401912B2 (ja) | 2003-10-17 | 2004-09-13 | 半導体多層配線板の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005142534A JP2005142534A (ja) | 2005-06-02 |
| JP4401912B2 true JP4401912B2 (ja) | 2010-01-20 |
Family
ID=34593913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004265445A Expired - Fee Related JP4401912B2 (ja) | 2003-10-17 | 2004-09-13 | 半導体多層配線板の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7498520B2 (ja) |
| JP (1) | JP4401912B2 (ja) |
| KR (1) | KR100632162B1 (ja) |
| CN (1) | CN100341137C (ja) |
| TW (1) | TWI251299B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170093B2 (en) * | 2004-11-05 | 2007-01-30 | Xerox Corporation | Dielectric materials for electronic devices |
| JP4963349B2 (ja) * | 2005-01-14 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7585764B2 (en) * | 2005-08-09 | 2009-09-08 | International Business Machines Corporation | VIA bottom contact and method of manufacturing same |
| JP4616154B2 (ja) | 2005-11-14 | 2011-01-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2007155606A (ja) * | 2005-12-07 | 2007-06-21 | Sharp Corp | 表面形状認識用センサ及びその製造方法 |
| US7743783B2 (en) * | 2006-04-04 | 2010-06-29 | Air Liquide Electronics U.S. Lp | Method and apparatus for recycling process fluids |
| JP4911586B2 (ja) * | 2006-09-13 | 2012-04-04 | 学校法人早稲田大学 | 積層構造、超lsi配線板及びそれらの形成方法 |
| US7547972B2 (en) | 2006-09-29 | 2009-06-16 | Waseda University | Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof |
| CN101188916B (zh) * | 2006-11-17 | 2010-08-11 | 富葵精密组件(深圳)有限公司 | 制作具有断差结构的柔性电路板的方法 |
| CN101207977B (zh) * | 2006-12-20 | 2012-03-21 | 富葵精密组件(深圳)有限公司 | 制作具有断差结构的柔性电路板的方法 |
| US20080251919A1 (en) * | 2007-04-12 | 2008-10-16 | Chien-Hsueh Shih | Ultra-low resistance interconnect |
| US7829462B2 (en) * | 2007-05-03 | 2010-11-09 | Teledyne Licensing, Llc | Through-wafer vias |
| DE102007037858B4 (de) | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
| US20100090342A1 (en) * | 2008-10-15 | 2010-04-15 | Hui-Lin Chang | Metal Line Formation Through Silicon/Germanium Soaking |
| JP5388191B2 (ja) * | 2009-05-26 | 2014-01-15 | Jx日鉱日石金属株式会社 | 貫通シリコンビアを有するめっき物及びその形成方法 |
| FR2950062B1 (fr) | 2009-09-11 | 2012-08-03 | Alchimer | Solution et procede d'activation de la surface d'un substrat semi-conducteur |
| FR2950633B1 (fr) | 2009-09-30 | 2011-11-25 | Alchimer | Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur. |
| US8703625B2 (en) * | 2010-02-04 | 2014-04-22 | Air Products And Chemicals, Inc. | Methods to prepare silicon-containing films |
| TWI456012B (zh) | 2010-06-08 | 2014-10-11 | 漢高智慧財產控股公司 | 使用脈衝式uv光源之晶圓背面塗覆方法 |
| JP5993845B2 (ja) | 2010-06-08 | 2016-09-14 | ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング | 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆 |
| JP2012004401A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| EP2671249A4 (en) | 2011-02-01 | 2015-10-07 | Henkel IP & Holding GmbH | UNDERLYING FILM APPLIED ON A PRECEDED WAFER |
| EP2671248A4 (en) | 2011-02-01 | 2015-10-07 | Henkel Corp | ON A PRECUTED WAFER APPLIED FILM ON A DICING TAPE |
| FR2974818B1 (fr) | 2011-05-05 | 2013-05-24 | Alchimer | Procede de depot de couches metalliques a base de nickel ou de cobalt sur un substrat solide semi-conducteur ; kit pour la mise en oeuvre de ce procede |
| CN102881630A (zh) * | 2011-07-12 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 超低介电常数层的制作方法 |
| US9201015B2 (en) | 2011-07-14 | 2015-12-01 | International Business Machines Corporation | Plated through hole void detection in printed circuit boards by detecting a pH-sensitive component |
| CN102738076B (zh) * | 2012-07-27 | 2014-10-22 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
| US8716125B2 (en) * | 2012-08-10 | 2014-05-06 | Globalfoundries Inc. | Methods of in-situ vapor phase deposition of self-assembled monolayers as copper adhesion promoters and diffusion barriers |
| US8916469B2 (en) * | 2013-03-12 | 2014-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating copper damascene |
| JP2015110821A (ja) * | 2013-12-06 | 2015-06-18 | 学校法人関東学院 | アルミニウム材の表面にニッケル層を形成する方法、その形成方法を用いた半導体ウエハのアルミニウム電極表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板 |
| JP6181006B2 (ja) * | 2014-07-09 | 2017-08-16 | 東京エレクトロン株式会社 | めっき前処理方法、めっき処理システムおよび記憶媒体 |
| CN104167405A (zh) * | 2014-07-18 | 2014-11-26 | 清华大学 | 一种集成电路及其制备方法 |
| EP3386282A4 (en) * | 2015-11-30 | 2019-07-17 | Toppan Printing Co., Ltd. | MULTILAYER FITTED PCB AND METHOD FOR THE MANUFACTURE THEREOF |
| JP2018085358A (ja) * | 2016-11-21 | 2018-05-31 | 日立化成株式会社 | 半導体装置の製造方法 |
| US10304804B2 (en) * | 2017-03-31 | 2019-05-28 | Intel Corporation | System on package architecture including structures on die back side |
| WO2019188843A1 (ja) * | 2018-03-28 | 2019-10-03 | 大日本印刷株式会社 | 配線基板、および配線基板を製造する方法 |
| CN108962873B (zh) * | 2018-09-04 | 2023-07-04 | 长鑫存储技术有限公司 | 复合双大马士革结构及其制备方法 |
| FR3109840B1 (fr) * | 2020-04-29 | 2022-05-13 | Aveni | Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
| JP2881963B2 (ja) * | 1990-05-25 | 1999-04-12 | ソニー株式会社 | 配線基板及びその製造方法 |
| US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
| JP2984969B2 (ja) * | 1993-11-12 | 1999-11-29 | 東京エレクトロン株式会社 | 処理システム |
| JP2917867B2 (ja) * | 1995-08-14 | 1999-07-12 | 日本電気株式会社 | 多層配線基板 |
| JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
| JP3909912B2 (ja) * | 1997-05-09 | 2007-04-25 | 東京応化工業株式会社 | シリカ系厚膜被膜形成方法 |
| JP3979791B2 (ja) * | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2001355074A (ja) * | 2000-04-10 | 2001-12-25 | Sony Corp | 無電解メッキ処理方法およびその装置 |
| JP2001323381A (ja) * | 2000-05-16 | 2001-11-22 | Sony Corp | めっき方法及びめっき構造 |
| US6316351B1 (en) * | 2000-05-31 | 2001-11-13 | Taiwan Semiconductor Manufacturing Company | Inter-metal dielectric film composition for dual damascene process |
| JP3654354B2 (ja) * | 2001-05-28 | 2005-06-02 | 学校法人早稲田大学 | 超lsi配線板及びその製造方法 |
| JP2003218114A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-09-13 JP JP2004265445A patent/JP4401912B2/ja not_active Expired - Fee Related
- 2004-10-01 TW TW093129913A patent/TWI251299B/zh not_active IP Right Cessation
- 2004-10-15 CN CNB2004100874774A patent/CN100341137C/zh not_active Expired - Fee Related
- 2004-10-15 KR KR1020040082641A patent/KR100632162B1/ko not_active Expired - Fee Related
- 2004-10-18 US US10/965,868 patent/US7498520B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1610091A (zh) | 2005-04-27 |
| US7498520B2 (en) | 2009-03-03 |
| TWI251299B (en) | 2006-03-11 |
| TW200515535A (en) | 2005-05-01 |
| JP2005142534A (ja) | 2005-06-02 |
| US20050110149A1 (en) | 2005-05-26 |
| KR20050037382A (ko) | 2005-04-21 |
| KR100632162B1 (ko) | 2006-10-11 |
| CN100341137C (zh) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4401912B2 (ja) | 半導体多層配線板の形成方法 | |
| US6521547B1 (en) | Method of repairing a low dielectric constant material layer | |
| CN1839468B (zh) | 使用甲硅烷基化剂修复低k介电材料的损伤 | |
| TWI358105B (en) | Method for fabricating semiconductor device | |
| JP5554951B2 (ja) | 半導体装置の製造方法 | |
| JP2001185547A (ja) | 極限低誘電率膜のためのキャッピング層 | |
| KR100971566B1 (ko) | 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 | |
| US20060220251A1 (en) | Reducing internal film stress in dielectric film | |
| US20100041234A1 (en) | Process For Restoring Dielectric Properties | |
| TWI390668B (zh) | 用於經增強的電遷移抗性之塗覆方法及溶液 | |
| JP4903373B2 (ja) | 半導体装置の製造方法 | |
| US9029273B2 (en) | Method for forming silicon oxide film of semiconductor device | |
| JP5131267B2 (ja) | 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法 | |
| JP4616154B2 (ja) | 半導体装置の製造方法 | |
| US10879114B1 (en) | Conductive fill | |
| US20180254212A1 (en) | Interconnect Structure That Avoids Insulating Layer Damage and Methods of Making the Same | |
| JP2008069389A (ja) | 積層構造、超lsi配線板及びそれらの形成方法 | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| JP2013004548A (ja) | 半導体装置の製造方法、半導体装置、及びこれらの層間絶縁層の形成に用いる溶液 | |
| JP4459096B2 (ja) | 半導体装置の製造方法 | |
| JP2007053300A (ja) | シリカ系被膜の製造方法、シリカ系被膜および半導体装置 | |
| JP2010016130A (ja) | 多孔質膜の作製方法、多孔質膜、及び多孔質膜の前駆体組成物の溶液 | |
| KR101064336B1 (ko) | 실릴화제를 이용한 저-k 유전물질로의 손상 보수 | |
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4401912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |