JP4011352B2 - Isolation amplifier - Google Patents
Isolation amplifier Download PDFInfo
- Publication number
- JP4011352B2 JP4011352B2 JP2002019762A JP2002019762A JP4011352B2 JP 4011352 B2 JP4011352 B2 JP 4011352B2 JP 2002019762 A JP2002019762 A JP 2002019762A JP 2002019762 A JP2002019762 A JP 2002019762A JP 4011352 B2 JP4011352 B2 JP 4011352B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pair
- isolation amplifier
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002955 isolation Methods 0.000 title claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 10
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は増幅器(アンプ)に関し、例えばオーディオシステム等に使用するのに好適なアイソレーション増幅器に関する。
【0002】
【従来の技術】
オーディオシステム等にあっては、各種音楽ソースを選択再生する本体部と、この本体部から少し離れた場所に配置され、本体部からの信号を増幅してスピーカ等を駆動するスピーカ部等により構成されるのが一般的である。これら本体部とスピーカ部とは、一般にアイソレーション増幅器により接続されている。
【0003】
図3は、典型的な従来のアイソレーション増幅器の回路図である。図3に示すアイソレーション増幅器100は、例えば本体部A内に設けられた電圧―電流変換部110、例えば電力増幅部B内に設けられた電流―電圧変換部120およびこれら両部分110および120間を接続する相互接続部130により構成される。
【0004】
電圧―電流変換部110および電流―電圧変換部120には、レギュレータRGから動作電圧Vccが供給される。電圧―電流変換部110は、演算増幅器(オペレーション増幅器)であるIC1,この演算増幅器IC1の出力側にベースが接続されたトランジスタQ1、入力信号が入力される入力端子111、電源電圧Vccが印加される電源端子112、接地端子113および出力端子114を含んでいる。入力端子111と演算増幅器IC1の非反転(+)入力端子間は、AC結合コンデンサC1にて接続されている、演算増幅器IC1の非反転および反転(−)入力端子と接地端子113間には、それぞれ抵抗R5およびR1が接続されている。また、演算増幅器IC1の非反転入力端子と電源端子112間には、抵抗R5が接続されている。また、演算増幅器IC1の反転入力端子とトランジスタQ1のエミッタ間には、抵抗R2が接続されている。トランジスタQ1のエミッタは抵抗REを介して電源端子112に接続され、コレクタは出力端子114に接続されている。
【0005】
一方、電流―電圧変換部120は、演算増幅器IC2、出力端子121、電源端子122、接地端子123および入力端子124を含んでいる。入力端子124は、付加抵抗RLを介して接地端子123に接続されると共に結合コンデンサC2を介して演算増幅器IC2の非反転(+)入力端子に接続される。また、この演算増幅器IC2の非反転入力端子は、抵抗R5を介して接地される。反転(−)入力端子は、抵抗R1を介して接地されると共に帰還抵抗R2を介して出力端子121が接続された演算増幅器IC2の出力端子に接続されている。
【0006】
相互接続部130は、3本の線、即ち電源線131、接地線132および信号線133を含んでいる。これらの線131〜133は、それぞれ電源端子112−122、113−123および114−124間を相互接続する。
【0007】
次に、図3に示すアイソレーション増幅器100の動作を説明する。先ず、電圧―電流変換部110は、入力端子111に入力される入力信号Viに基づいて、出力端子114から対応する出力電流iを出力する。この信号電流iは、トランジスタQ1のコレクタから出力端子114、相互接続部130の信号線133を介して電流―電圧変換部120の入力端子124へ入力される。ここで、トランジスタQ1のコレクタから出力される出力電流iは、演算増幅器IC1のゲインが十分高いと、当業者には周知の如く、次式で表される。
i=iDC+iAC =(Vcc/2RE)−(R1+R2)Vi/R1・RE
【0008】
一方、電流―電圧変換部120は、上述した電圧―電流変換部110の出力信号iが負荷抵抗RLに流れて電圧降下を生じる。この電圧降下のうち、AC成分が演算増幅器IC2で(R1+R2)/R1倍に増幅されて、出力端子121から出力電圧V0が得られる。
【0009】
【発明が解決しようとする課題】
上述した従来のアイソレーション増幅器では、バイアス電流以上に大きな信号を出力できないため、信号線133に大きなバイアス電流(DC)を流すので、比較的高い電源電圧Vccが必要である。また、RLを大きくすると、ダイナミック(D)レンジ不足になるため、小さくするしかなく電流―電圧変換部120のゲインを高くしなければならず、ノイズの影響を受け易いという欠点を有する。
【0010】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、比較的低い電源電圧で、小型かつ安価にしかも低ノイズで動作可能なアイソレーション増幅器を提供することを目的とする。
【0011】
【課題を解決するための手段】
前述の課題を解決するため、本発明のアイソレーション増幅器は、次のような特徴的な構成を採用している。
【0012】
(1)本体部から離れた位置に設けられた出力増幅部へ本体部の電圧―電流変換部から相互接続部を介して信号電流を伝送して増幅するオーディオシステムのアイソレーション増幅器において、
前記電圧―電流変換部は、電源および接地間にそれぞれ等しい値のエミッタ抵抗を介してコレクタが共通接続されて特性の揃った異なる導電形の1対のトランジスタにより構成し、
前記本体部の電源および接地間に1対の分圧器を直列接続し、該各分圧器により分圧された等しいバイアス電圧を前記1対のトランジスタのベースに印加し、
前記1対の分圧器の直列接続部には、入力信号が入力されされるとともに前記共通接続されたコレクタから帰還抵抗から成る帰還回路が接続され、
前記1対のトランジスタの共通コレクタから前記相互接続部を介して前記出力増幅部に対してコンデンサを介して前記入力信号の信号電流を出力するアイソレーション増幅器。
【0013】
(2)前記各分圧器は、1対の抵抗により形成される上記(1)のアイソレーション増幅器。
【0014】
(3)前記分圧器は、抵抗およびダイオードにより形成される上記(1)のアイソレーション増幅器。
【0016】
(4)前記分圧器の分圧比による減衰量を、前記出力増幅部のゲインによる増加量で相殺する上記(1)のアイソレーション増幅器。
【0019】
【実施の形態】
以下、本発明によるアイソレーション増幅器の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【0020】
図1は、本発明によるアイソレーション増幅器の好適実施形態の回路図である。このアイソレーション増幅器10は、上述した従来技術のアイソレーション増幅器100と同様に、例えば本体部Aに設けられた電圧―電流変換部20、この本体部Aから離間した位置に設けられた、例えばアンプ部Bに設けられた出力増幅部30およびこれら両部20、30間を接続する相互接続部40により構成される。
【0021】
電圧―電流変換部20は、入力信号電圧Viが入力される入力端子21、異なる導電形(PNPおよびNPN)の1対のトランジスタQ1およびQ2、レギュレータRGからの電源Vccが印加される電源端子22、接地端子23および信号出力端子24を含んでいる。1対のトランジスタQ1およびQ2は、それぞれエミッタ抵抗REを介して電源端子22および接地端子23間に直列接続されている。また、電源端子22および接地端子23間には、1対の抵抗分圧器R1-R2が直列接続されている。入力端子21は、結合コンデンサC1を介して両抵抗R2の共通接続点に接続されている。また、各分圧抵抗R1-R2の接続点が、それぞれトランジスタQ1 およびQ2のベースに接続される。更に、両分圧器R1-R2の中点(R2の接続点)を、帰還抵抗Rfを介してトランジスタQ1、Q2のコレクタに接続する。この共通接続されたコレクタは、コンデンサC2を介して電流信号出力端子24に接続すると共に、この端子24と接地端子23間に抵抗R4が接続されている。
【0022】
一方、出力増幅部30は、出力端子31、電源端子32、接地端子33、電流信号入力端子34および演算増幅器35を含んでいる。電流信号入力端子34は、演算増幅器35の非反転(+)入力端子に接続されると共に、抵抗RLを介して接地端子33およびVccに接続されている。一方、演算増幅器35の反転(−)入力端子は、抵抗R1とコンデンサC3を介して接地端子33に接続されると共に、帰還抵抗R2を介して出力端子31に接続されている。また、演算増幅器35は、電源端子32および接地端子33間に接続され、動作電力を得る。
【0023】
相互接続部40は、3本の導線、即ち電源線41、接地線42および信号線43を含んでいる。電源線41は、電源端子22および32間を接続する。接地線42は、接地端子23および33間を接続する。また、信号線43は、信号端子24および34間を接続する。ここで、電圧―電流変換部20の抵抗R4は、出力増幅部30の入力抵抗RLより十分大きい抵抗値を有するように選定されているものとする。
【0024】
先ず、本発明によるアイソレーション増幅器10の最大の特徴である電圧―電流変換部20の動作を説明する。ここで、1対のトランジスタQ1およびQ2は、等しいhFE特性を有するよう選定される。また、これらトランジスタQ1およびQ2のベースには、1対の抵抗分圧器R1-R2により、等しいベースバイアス電圧が印加され、それぞれのエミッタ抵抗REも等しい値に選定されている。従って、無信号状態では、これらトランジスタQ1およびQ2のベースバイアス電圧Vbは、R1・Vcc/2(R1+R2)である。このベースバイアス電圧VbからそれぞれトランジスタQ1およびQ2のエミッタ・ベース間電圧Vbe(約0.55V)を差し引いた電圧(Vb−Vbe)をエミッタ抵抗REで除したバイアス電流i=(Vb−Vbe)/REが、トランジスタQ1およびQ2のエミッタ・コレクタに流れる。従って、コンデンサC2を介して電流出力端子24へ出力される電流は0である。尚、帰還抵抗Rf は、両トランジスタQ1およびQ2と、両ベースバイアス用抵抗分圧器の誤差を補償する作用を有する。
【0025】
次に、入力端子21に入力信号電圧Viが入力されると、この入力電圧Viによりバイアス抵抗R2の共通接続点の電圧が変化する。即ち、入力信号電圧Viが正のときは、上述した無信号状態に比較してトランジスタQ1およびQ2のベース電圧が高くなり、トランジスタQ1およびQ2のコレクタ・エミッタ電流は、それぞれ減少および増加する。一方、入力電圧Viが負のときは、トランジスタQ1およびQ2のベース電圧が低下するので、コレクタ・エミッタ電流は、それぞれ増加および減少する。従って、コンデンサC2を介して信号電流iが流れる。この信号電流iは、i=−2R1Vi/(R1+R2)REで与えられる。
【0026】
上述した電圧―電流変換部20からの出力信号電流iは、相互接続部40の信号線43を介して出力増幅部30の入力抵抗RLに流れる。この信号電流iは、入力抵抗RLの両端に電圧降下i・RL/2を生じさせ、出力増幅部30により増幅される。周知の如く、この演算増幅器35の利得は、抵抗R1およびR2で決まり、(R1+R2)/R1で与えられる。従って、出力端子31および接地端子36間に出力される出力電圧V0は、V0=RLVi/REで与えられる。即ち、このアイソレーション増幅器10のゲインは、電圧―電流変換部20のベース電圧用分圧器の分圧比(即ち、R1/(R1+R2))を出力増幅部30のゲイン(即ち、(R1+R2)/R1))で相殺することにより、電圧―電流変換部20のエミッタ抵抗REと出力増幅部30の入力抵抗RLの比で実質的に決定されるので、簡単である。
【0027】
斯かる特定回路構成により、上述の如くアイソレーション増幅器10のゲインが簡単に設定可能であるのみならず、電源電圧Vccが例えば2.5V程度の十分低電圧でも良好に動作する。また、相互接続部40の信号線43には、信号電流のみである(バイアス電流が流れない)ので、A部およびB部間の接地レベルeAおよびeBの差によるノイズの影響を無視可能である。
【0028】
次に、図2(A)および(B)を参照して、 本発明によるアイソレーション増幅器の変形例の電圧―電流変換部を説明する。尚、上述した好適実施形態の構成素子に対応する構成素子には、説明の便宜上、同様の参照符号を使用することとする。
【0029】
図2(A)に示す第1変形では、電源端子22および接地端子23間に、それぞれエミッタ抵抗REを介して1対の異なる導電形のトランジスタQ1およびQ2が直列接続されている点で、図1に示す好適実施形態と同様である。しかし、これらトランジスタQ1およびQ2のベースバイアス電圧は、抵抗分圧器に代わり、抵抗R1およびこれと直列接続された1対のダイオードD1およびD2により構成される。また、トランジスタQ1およびQ2の共通コレクタとダイオードD2間には、帰還抵抗Rfが接続されている。
【0030】
一方、図2(B)の第2変形例では、トランジスタQ1およびQ2のベースバイアス回路として、電源端子22および接地端子23にそれぞれ接続された抵抗R1間にトランジスタQ3のコレクタ・エミッタを接続する。更に、抵抗R5およびR6の直列回路をトランジスタQ3のコレクタ・エミッタに並列接続する。そして、抵抗R5およびR6の接続点をトランジスタQ3のベースに接続する。これら変形例も、実質的に上述した好適実施形態と同様の効果が得られる。
【0031】
以上、本発明によるアイソレーション増幅器の実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。例えば、電圧―電流変換部の帰還抵抗は、低域通過フィルタ(LPF)に置換してもよい。また、結合コンデンサC2は省略してもよい。また、トランジスタQ1およびQ2は、電界効果トランジスタ(FET)でもよい。その場合には、コレクタ、エミッタおよびベースを、それぞれドレイン、ソースおよびゲートと読み替えるものとする。
【0032】
【発明の効果】
以上の説明から理解される如く、本発明のアイソレーション増幅器によると次の如き実用上の顕著な効果が得られる。即ち、電圧―電流変換部に特性の揃った異なる導電形の1対のトランジスタを使用することにより、2.5V程度の低電源電圧で動作可能である。また、斯かる低電源電圧で動作させても、比較的大振幅信号を、飽和させることなく、優れた特性で増幅可能である。更に、回路パラメータを選択することにより、ゲインが電圧―電流変換部のエミッタ抵抗REと出力増幅部の入力抵抗RLの比で簡単に決定可能である。更にまた、相互接続部の信号線には、実質的に信号のみが流れる(バイアス電流がない)ので、出力側を接地レベルで動作でき且つノイズ特性が良好である。
【図面の簡単な説明】
【図1】本発明によるアイソレーション増幅器の好適実施形態の回路図である。
【図2】本発明のアイソレーション増幅器の電圧―電流変換部の変形例である。
【図3】従来のアイソレーション増幅器の回路図である。
【符号の説明】
10 アイソレーション増幅器
20 電圧―電流変換部
21 信号入力端子
30 出力増幅部
31 出力端子
35 演算増幅器
40 相互接続部
Q1~Q3 トランジスタ
R1−R2 分圧器
RE エミッタ抵抗
RL 入力抵抗
Rf 帰還抵抗
RG レギュレータ
C1、C2、C3 コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier, for example, an isolation amplifier suitable for use in an audio system or the like.
[0002]
[Prior art]
In audio systems, etc., it is composed of a main unit that selectively plays back various music sources, and a speaker unit that is placed at a location slightly away from the main unit and that amplifies signals from the main unit and drives the speakers, etc. It is common to be done. The main body and the speaker are generally connected by an isolation amplifier.
[0003]
FIG. 3 is a circuit diagram of a typical conventional isolation amplifier. The
[0004]
The voltage-
[0005]
On the other hand, the current-
[0006]
The
[0007]
Next, the operation of the
i = iDC + iAC = (Vcc / 2RE)-(R1 + R2) Vi / R1 ・ RE
[0008]
On the other hand, in the current-
[0009]
[Problems to be solved by the invention]
Since the conventional isolation amplifier described above cannot output a signal larger than the bias current, a large bias current (DC) flows through the
[0010]
OBJECT OF THE INVENTION
The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide an isolation amplifier that can operate with a relatively low power supply voltage, a small size, low cost, and low noise.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, the isolation amplifier of the present invention employs the following characteristic configuration.
[0012]
(1) In an isolation amplifier of an audio system that amplifies a signal current transmitted from a voltage-current conversion unit of the main unit through an interconnection unit to an output amplification unit provided at a position away from the main unit .
The voltage-current conversion unit is composed of a pair of transistors of different conductivity types with uniform characteristics, with collectors commonly connected via an emitter resistor of the same value between the power supply and ground,
A pair of voltage dividers are connected in series between the power supply and the ground of the main body, and an equal bias voltage divided by the voltage dividers is applied to the bases of the pair of transistors.
An input signal is input to the series connection portion of the pair of voltage dividers, and a feedback circuit including a feedback resistor is connected from the commonly connected collector ,
An isolation amplifier that outputs a signal current of the input signal from a common collector of the pair of transistors to the output amplifying unit via the interconnecting unit via a capacitor.
[0013]
(2) The isolation amplifier according to (1) , wherein each of the voltage dividers is formed by a pair of resistors .
[0014]
(3) The isolation amplifier according to (1), wherein the voltage divider is formed by a resistor and a diode .
[0016]
( 4 ) The isolation amplifier according to (1), wherein the amount of attenuation due to the voltage dividing ratio of the voltage divider is canceled by the amount of increase due to the gain of the output amplifier.
[0019]
[Embodiment]
Hereinafter, the configuration and operation of a preferred embodiment of an isolation amplifier according to the present invention will be described in detail with reference to the accompanying drawings.
[0020]
FIG. 1 is a circuit diagram of a preferred embodiment of an isolation amplifier according to the present invention. This isolation amplifier 10 is similar to the above-described
[0021]
The voltage-
[0022]
On the other hand, the
[0023]
The
[0024]
First, the operation of the voltage-
[0025]
Next, when the input signal voltage Vi is input to the
[0026]
The output signal current i from the voltage-
[0027]
With such a specific circuit configuration, not only the gain of the isolation amplifier 10 can be easily set as described above, but also the operation is good even when the power supply voltage Vcc is a sufficiently low voltage of about 2.5V, for example. Further, since the
[0028]
Next, with reference to FIGS. 2A and 2B, a voltage-current conversion unit of a modification of the isolation amplifier according to the present invention will be described. For convenience of explanation, the same reference numerals are used for the constituent elements corresponding to the constituent elements of the preferred embodiment described above.
[0029]
In the first modification shown in FIG. 2A, a pair of transistors Q1 and Q2 of different conductivity types are connected in series between the
[0030]
On the other hand, in the second modification of FIG. 2B, the collector and emitter of the transistor Q3 are connected between the resistors R1 connected to the
[0031]
The configuration and operation of the embodiment of the isolation amplifier according to the present invention have been described above in detail. However, such an embodiment is merely an example of the present invention and does not limit the present invention. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention. For example, the feedback resistor of the voltage-current converter may be replaced with a low-pass filter (LPF). Further, the coupling capacitor C2 may be omitted. Transistors Q1 and Q2 may be field effect transistors (FETs). In that case, the collector, the emitter, and the base are read as the drain, the source, and the gate, respectively.
[0032]
【The invention's effect】
As can be understood from the above description, the isolation amplifier of the present invention provides the following remarkable effects in practical use. That is, by using a pair of transistors of different conductivity types with uniform characteristics in the voltage-current converter, it is possible to operate with a low power supply voltage of about 2.5V. Further, even when operated with such a low power supply voltage, a relatively large amplitude signal can be amplified with excellent characteristics without being saturated. Furthermore, by selecting circuit parameters, the gain can be easily determined by the ratio of the emitter resistance RE of the voltage-current converter and the input resistance RL of the output amplifier. Furthermore, since only a signal flows substantially through the signal line of the interconnect portion (no bias current), the output side can be operated at the ground level and the noise characteristic is good.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a preferred embodiment of an isolation amplifier according to the present invention.
FIG. 2 is a modification of the voltage-current converter of the isolation amplifier of the present invention.
FIG. 3 is a circuit diagram of a conventional isolation amplifier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10
Q1-Q3 transistors
R1-R2 voltage divider
RE Emitter resistance
RL input resistance
Rf feedback resistor
RG regulator
C1, C2, C3 capacitors
Claims (4)
前記電圧―電流変換部は、電源および接地間にそれぞれ等しい値のエミッタ抵抗を介してコレクタが共通接続されて特性の揃った異なる導電形の1対のトランジスタにより構成し、
前記本体部の電源および接地間に1対の分圧器を直列接続し、該各分圧器により分圧された等しいバイアス電圧を前記1対のトランジスタのベースに印加し、
前記1対の分圧器の直列接続部には、入力信号が入力されされるとともに前記共通接続されたコレクタから帰還抵抗から成る帰還回路が接続され、
前記1対のトランジスタの共通コレクタから前記相互接続部を介して前記出力増幅部に対してコンデンサを介して前記入力信号の信号電流を出力することを特徴とするアイソレーション増幅器。 In an audio system isolation amplifier that transmits and amplifies a signal current from the voltage-current conversion unit of the main unit to the output amplification unit provided at a position away from the main unit via the interconnection unit,
The voltage-current conversion unit is composed of a pair of transistors of different conductivity types with uniform characteristics, with collectors commonly connected via an emitter resistor of the same value between the power supply and ground,
A pair of voltage dividers are connected in series between the power supply and the ground of the main body, and an equal bias voltage divided by the voltage dividers is applied to the bases of the pair of transistors.
An input signal is input to the series connection portion of the pair of voltage dividers, and a feedback circuit including a feedback resistor is connected from the commonly connected collector ,
An isolation amplifier that outputs a signal current of the input signal from a common collector of the pair of transistors to the output amplifier via the interconnect to the output amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019762A JP4011352B2 (en) | 2002-01-29 | 2002-01-29 | Isolation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019762A JP4011352B2 (en) | 2002-01-29 | 2002-01-29 | Isolation amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224435A JP2003224435A (en) | 2003-08-08 |
| JP4011352B2 true JP4011352B2 (en) | 2007-11-21 |
Family
ID=27743481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002019762A Expired - Fee Related JP4011352B2 (en) | 2002-01-29 | 2002-01-29 | Isolation amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4011352B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4739666B2 (en) * | 2003-12-24 | 2011-08-03 | 株式会社平和 | Game control device |
-
2002
- 2002-01-29 JP JP2002019762A patent/JP4011352B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224435A (en) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664605B1 (en) | Amplifier device | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| KR890004672B1 (en) | Multiplication circuit | |
| JPH10513316A (en) | amplifier | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JP4011352B2 (en) | Isolation amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP2005506791A (en) | Power amplifier module | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| JPH0257372B2 (en) | ||
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US7019590B1 (en) | Self-stabilizing differential load circuit with well controlled impedance | |
| JP3922906B2 (en) | Wideband differential amplifier circuit | |
| JPH06120747A (en) | Differential amplifier | |
| JP4271364B2 (en) | Receiver amplifier circuit | |
| US7592794B2 (en) | Integrated low power received signal strength indicator (RSSI) with linear characteristic | |
| JP2665072B2 (en) | Amplifier circuit | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPH0527282B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS624006B2 (en) | ||
| JPH018027Y2 (en) | ||
| SU1690172A2 (en) | Amplifier | |
| JPS6155805B2 (en) | ||
| US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |