JP4011818B2 - 半導体固体撮像装置 - Google Patents
半導体固体撮像装置 Download PDFInfo
- Publication number
- JP4011818B2 JP4011818B2 JP2000054137A JP2000054137A JP4011818B2 JP 4011818 B2 JP4011818 B2 JP 4011818B2 JP 2000054137 A JP2000054137 A JP 2000054137A JP 2000054137 A JP2000054137 A JP 2000054137A JP 4011818 B2 JP4011818 B2 JP 4011818B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pixel
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同一半導体基板上に形成し２次元に配列された画素を有する半導体固体撮像装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタルスチルカメラ、ディジタルビデオカメラ等の画像入力機器において、撮影画像の高画質化のため光電変換素子からなるセンサの多画素化が進んでおり、画素サイズの縮小化や、読み出し時間の高速化などが求められている。これらの要求に対して、これまでには画素信号を複数個の読み出しチャンネルに分割して読み出す方式が開発されてきた。
【０００３】
この従来方式について、図１０、図１１を用いて概説する。図１０は、従来方式の概略構成図である。図１０において、２次元に配列された画素１０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。この画素信号の読み出しは、まず、垂直走査回路１０２により１行選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）１０４に読み出され、偶数番目に配列された一画素の画素信号がラインメモリ回路（２）１０９に読み出される。
【０００４】
続いて、水平走査回路（１）１０５は、チップ外部もしくは内部より入力される水平シフトパルス（１）１２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）１０７によって増幅され、出力（１）１０８より出力される。一方、水平走査回路（２）１１０はチップ外部もしくは内部より入力される水平シフトパルス（２）１２３によりラインメモリ回路（２）１０９に読み出された画素信号を順次選択し、増幅器（２）１１２によって増幅され、出力（２）１１３より出力される。
【０００５】
さらに、出力（１）１０８、出力（２）１１３の各端子にスイッチ（１）１１６、スイッチ（２）１１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）１１６、スイッチ（２）１１７を交互に選択して、出力（３）１２０より奇数ラインと偶数ラインとが組み合わされて一連の時系列で一線化した画素信号を出力する。
【０００６】
また、２次元に配列された画素１０１には遮光膜等によって遮光されたＯＢ（Optica1 B1ack）画素と、遮光膜のない有効画素が含まれており、出力（１）１０８に出力されるＯＢ画素から得られるダークレベル信号を、クランプ手段（１）１２４を用いて所望の電位にクランプし、出力（２）１１３に出力されるＯＢ画素から得られるダークレベル信号をクランプ手段（２）１２５を用いて、所望の電位にクランプする。この時、各クランプ手段によって、クランプされる電位が同一とすれば出力（３）１２０からはオフセットが除去された出力信号を得ることができる。
【０００７】
図１１は図１０における水平シフトパルス（１）１２２、水平シフトパルス（２）１２３、出力（１）１０８、出力（２）１１３、スイッチ（１）１１６、スイッチ（２）１１７、出力（３）１２０の７ノードのタイミングチャートを示し、クランプ動作を行うクランプ期間１、２について示している。
【０００８】
図１１には、水平走査回路（１）１０５、水平走査回路（２）１１０に入力される水平シフトパルス（１）１２２、水平シフトパルス（２）１２３の各６クロック分の波形を表しており、出力（１）１０８、出力（２）１１３、出力（３）１２０には、第１番目の行の画素から第１２番目の行の画素までの画素信号に対応する位置にａ〜ｌの番号を割り振っている。画素信号ａ〜ｆまではＯＢ画素から得られるダークレベル信号であり、ｇ〜ｌまでは有効画素から得られる画像信号である。
【０００９】
図によれば水平シフトパルス（１）１２２に同期した画素信号ａ、ｃ、ｅ、ｇ、ｉ、ｋが出力（１）１０８に順次出力され、水平シフトパルス（２）１２３に同期した画素信号ｂ、ｄ、ｆ、ｈ、ｊ、ｌが出力（２）１１３に順次出力されている。出力（１）１０８、出力（２）１１３よりダークレベル信号が出力される時点においてクランプ手段（１）１２４、（２）１２５を動作させることによってダークレベル信号を所望の電位にクランプする。続いて、スイッチ（１）１１６およびスイッチ（２）１１７を交互に選択することによって画素信号がａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌの順に、出力（３）１２０に出力される。
【００１０】
この図１１から分かるように、出力（３）１２０のクロックレートに対して、出力（１）１０８、出力（２）１１３は、１／２のクロックレートでよいため、読み出し時問の高速化が比較的容易になる。また、読み出しチャネルを複数個持つことによって、ラインメモリ回路を２画素分のピッチで配置すればよいため、画素サイズの縮小化を行う場合に、画素とラインメモリ回路間の配線が容易になる。また、クランプ手段（１）１２４、（２）１２５を用いることにより、各読み出しチャンネルごとのオフセットを除去することができ、良好な画像信号を得ることができる、などの効果が考えられる。
【００１１】
【発明が解決しようとする課題】
しかしながら、以上のような従来の画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとのオフセットを画素信号のダークレベル信号をクランプすることによって除去し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式においては、オフセットをクランプする手段としてＯＢ画素が必要なためレイアウトが増大する。また、クランプ期間が必要なため読み出し時間が増大する。ＯＢ画素の欠陥や迷光等によるダークレベルの変動によるクランプレベルの変動、などの問題点があった。
【００１２】
そこで、本発明は、前記従来技術に鑑み、画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式において、前記読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる、という半導体固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による半導体固体撮像装置は、上記の目的を達成するために、２次元状に配列され且つ入射光量に応じて画素信号を生成する複数の画素と、前記複数の画素を行ごとに選択する垂直走査回路と、前記垂直走査回路により選択された行の各画素からの画素信号が列信号線を介して読み出されるラインメモリ回路およびＣＤＳ回路を有する複数の読み出し回路と、前記複数の読み出し回路のＣＤＳ回路を介し前記水平信号線に出力される画素信号を増幅して出力する複数の増幅器と、前記複数の増幅器を介して出力される画素信号を順次選択して一線化して出力する並列−直列変換回路と、前記複数の増幅器と前記並列−直列変換回路との間に設けられる複数のクランプ手段とを有する。前記複数の読み出し回路は、選択された行の各画素からの画素信号を前記複数の増幅器に伝達するたびに画素信号間の混合防止のために当該画素信号をリセットする動作を行う。前記複数のクランプ手段は、前記複数の増幅器の出力信号から前記複数の読み出し回路ごとに発生するオフセットを除去するように、前記複数の読み出し回路による前記画素信号のリセット動作期間に、前記複数の読み出し回路のうち特定の読み出し回路の出力信号に含まれるリセットレベルとそれ以外の読み出し回路の出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出し回路の出力信号に含まれる前記リセットレベルにクランプする。
【００１５】
［作用］
本発明の半導体固体撮像装置において、読み出しチャンネルごとに発生するオフセットを除去するグランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ（Optical Black）画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給できて、ノイズ成分を効果的に除去できる。
【００１６】
【発明の実施の形態】
以下、本発明の具体的な実施形態について、図面を参照しながら説明する。
【００１７】
［第１実施形態］
本発明による第１実施形態について、図１、図２を用いて概説する。
【００１８】
図１は第１実施形態の概略構成図である。図１において２次元に配置された画素３０１は、各々が入射光量に応じたいわゆる画素信号を生成する。画素信号は、垂直走査回路３０２がチップ外部もしくは内部より入力される垂直シフトパルス３０３により、ある１行を選択し、選択された行の各画素に接続された読み出しチャンネル１〜５にそれぞれ読み出される。各読み出しチャンネルではラインメモリ回路や相関二重サンプリング（ＣＤＳ）回路等によって構成される読み出し回路（１）〜（５）３０４に画素信号が保持され、続いて、次段の増幅器（１）〜（５）３０５、クランプ手段（１）〜（５）３０６によって、画素信号には信号増幅、オフセット補正が施された後、出力される。
【００１９】
続いて、スイッチ（１）〜（５）３０８は、一端が読み出しチャンネル（１）〜（５）３０７の出力に接続され、他端が互いに直結接続され、スイッチ（１）〜（５）３０８が順番に選択されることによって、出力バッファ回路３０９を介して出力３１０より、時系列的に各ライン順次に一線化された画像信号が出力される。また、読み出し回路（１）〜（５）３０４は、次々に読み出される画素信号を次段の増幅器に伝達するたびに、画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。
【００２０】
読み出し回路（１）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（１）３０６を用いて、所望の電位にクランプし、読み出し回路（２）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（２）３０６を用いて、所望の電位にクランプし、読み出し回路（３）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（３）３０６を用いて所望の電位にクランプし、読み出し回路（４）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（４）３０６を用いて所望の電位にクランプし、読み出し回路（５）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（５）３０６を用いて、所望の電位にクランプする。
【００２１】
この時、各クランプ手段（１）〜（５）３０６によってクランプされる電位が同一とすれば、出力３１０からはオフセットが除去された出力信号を得ることができる。
【００２２】
図２は第１実施形態における図１の垂直シフトパルス３０３、クランプ期間（１）〜（５）、スイッチ（１）〜（５）３０８、出力３１０の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。
【００２３】
図２によれば、垂直シフトパルス３０３の立ち上がりおよび立ち下がりエッジにおいて選択される行が切り替わり、行選択後にスイッチ（１）〜（５）３０８を順番に選択して、一線化した画素信号を出力３１０に出力している。クランプ動作は１行目のａ〜ｅの番号で割り振った出力３１０での画素信号に含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで読み出し回路出力（１）〜（５）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｆ〜ｊで割り振った出力３１０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。
【００２４】
このように、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる。
【００２５】
［第２実施形態］
本発明による第２実施形態について、図１、図３、図４を用いて概説する。第２実施形態は、第１実施形態に対して、クランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプすることにおいて異なる特徴を持った構成である。
【００２６】
図３、図４は第２実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図によればクランプ手段（１）〜（５）５０１、６０１が共通に接続された基準電圧５０４、６０４に各読み出しチャンネルの出力信号に含まれるリセットレベルがクランプされる。
【００２７】
このように、供給される基準電圧５０４、６０４によって、リセットレベルがクランプされることによって、後段の信号処理に用いられる基準電圧と相関のある電圧を設定するなどして良好な信号処理を実現することができる。
【００２８】
［第３実施形態］
本発明による第３実施形態について、図１、図３、図５を用いて概説する。本第３実施形態は、第２実施形態のクランプ手段において、より具体的な第１の構成例を示している。
【００２９】
図５は本第３実施形態のクランプ手段の１チャンネル分を示した構成図である。図５によれば、入力８０２と出力８０３との間に、ＡＣ成分のみを後段に伝達するカップリング容量８０６が接続され、このカップリング容量８０６の出力端とクランプされる基準電圧８０１との間に、スイッチ８０５が接続される構成になっている。
【００３０】
クランプ動作は入力８０２に出力信号に含まれるリセットレベルが印加された時点において、スイッチ８０５をＯＮし、続いてＯＦＦすることにより、カップリング容量８０６には、出力信号に含まれるリセットレベルと基準電圧８０１の電位差によって発生する電荷が保持されることにより、クランプとして実現される。スイッチ８０５がＯＦＦしている時点で、出力８０３のインピーダンスを十分高く設定することにより、クランプによって保持された電荷がカップリング容量８０６から失われることなく、出力信号に含まれるリセットレベルが基準電圧レベルと一致して、以降の画素信号を出力する。
【００３１】
［第４実施形態］
本発明による第４実施形態について、図１、図４、図６を用いて概説する。本第４実施形態は、第２実施形態のクランプ手段において、より具体的な第２の構成例を示している。
【００３２】
図６は本第４実施形態のクランプ手段の１チャンネル分を示した第１構成図である。図６によれば、クランプ手段９０４は出力９０３の出力電圧を帰還して入力側に返すことによって、オフセット量が調整される電圧帰還形クランプ手段を形成している。
【００３３】
増幅器９０１は２入力の加算が行われる構成であり、２入力の一方を入力９０２、他方を帰還電圧入力としている。また、クランプ手段９０４は基準電圧９０５と出力９０３との電位差を電流値に変換して出力するトランスコンダクタンス増幅器９０６を用い、トランスコンダクタンス増幅器９０６の出力端に接続された容量９０７に生じる電圧をバッファ回路９０８を介して帰還電圧入力に返している。
【００３４】
クランプ動作は出力９０３の出力信号に含まれるリセットレベルが出力される時点において、クランプ手段９０４に含まれるスイッチ９０９をＯＮして、負帰還ループを形成し、出力９０３に出力される信号が基準電圧９０５と一致する時点において、負帰還ループが安定する。この時点で、スイッチ９０９をＯＦＦすることにより、オフセット量が容量９０７に電荷として保持され、以降オフセットが除去された画素信号を出力する。
【００３５】
［第５実施形態］
本発明による第５実施形態について、図１、図７を用いて概説する。本第５実施形態は、第１実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。
【００３６】
図７は、本第５実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図７において、クランプ手段は負帰還形クランプ手段を構成しており、読み出しチャンネル（２）〜（５）はクランプ手段（２）〜（５）Ｂ０１が接続され、読み出しチャンネル（１）Ｂ０２はサンプルホールド（Ｓ／Ｈ）回路Ｂ０４が出力１（１）Ｂ０３に接続されている。クランプ動作は出力（１）〜（５）Ｂ０３に出力信号に含まれるリセットレベルが出力される時点において、サンプルホールド回路Ｂ０４を用いて、出力（１）Ｂ０３から出力される出力信号に含まれるリセットレベルをサンプリングし、サンプリングされた出力信号に含まれるリセットレベルをクランプ手段（２）〜（５）Ｂ０１に基準電圧として供給している。
【００３７】
上述した第５実施形態において、明らかなように、クランプ手段は供給される基準電圧とクランプ動作時の出力信号が一致するように動作するため、読み出しチャンネル（２）〜（５）は、読み出しチャンネル（１）の出力信号に含まれるリセットレベルに一致するように動作する。仮に読み出しチャンネルが２つである場合、クランプ精度は１段のクランプ手段によるばらつきによってのみ決まる。このことから、上述の第２実施形態に示したように、独立にクランプ動作が行われる場合には、２段のクランプ手段のばらつきを持つのに比べて優れているクランプ手段を供給することができる。
【００３８】
［第６実施形態］
本発明による第６実施形態について、図１、図２、図７を用いて概説する。本第６実施形態は、第５実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。
【００３９】
この第６実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。
【００４０】
［第７実施形態］
本発明による第７実施形態について、図８、図９を用いて概説する。図８は第７実施形態の概略構成図である。図８において、２次元に配列された画素Ｃ０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。画素信号の読み出しは、まず、垂直走査回路Ｃ０２により１行毎に選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）Ｃ０４に読み出され、偶数番目に配列された画素の画素信号がラインメモリ回路（２）Ｃ０９に読み出される。続いて、水平走査回路（１）Ｃ０５はチップ外部もしくは内部より入力される水平シフトパルス（１）Ｃ２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）Ｃ０７によって増幅され、出力（１）Ｃ０８より出力される。
【００４１】
一方、水平走査回路（２）Ｃ１０はチップ外部もしくは内部より入力される水平シフトパルス（２）Ｃ２３によりラインメモリ回路（２）Ｃ０９に読み出された画素信号を順次選択し、増幅器（２）Ｃ１２によって増幅され、出力（２）Ｃ１３より出力される。
【００４２】
さらに、出力（１）Ｃ０８、出力（２）Ｃ１３の各端子にスイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７を交互に選択して、出力（３）Ｃ２０より一線化した画素信号を出力する。
【００４３】
また、読み出し回路（１）Ｃ０６、（２）Ｃ１１は、次々に読み出される画素信号を、次段の増幅器（１）Ｃ０７、（２）Ｃ１２に伝達するたびに画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。
【００４４】
出力（１）Ｃ０８に出力される出力信号に含まれるリセットレベルをクランプ手段（１）Ｃ２４を用いて、所望の電位にクランプし、出力（２）Ｃ１３に出力される出力信号に含まれるリセットレベルをクランプ手段（２）Ｃ２５を用いて所望の電位にクランプする。
【００４５】
この時、各クランプ手段（１）Ｃ２４、（２）Ｃ２５によってクランプされる電位が同一とすれば、出力（３）Ｃ２０からオフセットが除去された出力信号が得られる。
【００４６】
また、図９は、図８における水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３、出力（１）Ｃ０８、出力（２）Ｃ１３、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７、出力（３）Ｃ１８の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間（１）、（２）、及びクランプ動作を行うクランプ期間（１）、（２）を示すタイミング図である。
【００４７】
水平走査回路（１）Ｃ０５、水平走査回路（２）Ｃｌ０に入力される水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３の各６クロック分の波形を表しており、出力（１）Ｃ０８、出力（２）Ｃ１３、出力（３）Ｃ２０には、行の第１番目の画素から第１２番目の画素までの画素信号に対応する位置に、ａ〜ｌの番号を割り振っている。クランプ動作は画素信号ａ、ｂに含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで、読み出し回路出力（１）、（２）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｃ〜ｌで割り振った出力（３）Ｃ２０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。
【００４８】
このように、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる。
【００４９】
［第８実施形態］
本発明による第８実施形態について、図３、図４、図８を用いて概説する。本第８実施形態は、第７実施形態に対してクランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプする点で、異なる特徴を持った構成である。
【００５０】
この第８実施形態に特徴的な動作については、すでに第２実施形態において説明がなされており、その効果も同様に考えられる。
【００５１】
［第９実施形態］
本発明による第９実施形態について、図３、図５、図８を用いて概説する。本第９実施形態は、第８実施形態のクランプ手段において、より具体的な第１の構成例を示している。
【００５２】
この第９実施形態に特徴的な動作については、すでに第３実施形態において説明がなされており、その効果も同様に考えられる。
【００５３】
［第１０実施形態］
本発明による第１０実施形態について、図７、図８を用いて概説する。本第１０実施形態は、第７実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。
【００５４】
この第１０実施形態に特徴的な動作については、すでに第５実施形態において説明がなされており、その効果も同様に考えられる。
【００５５】
［第１１実施形態］
本発明による第１１実施形態について、図２、図７、図８を用いて概説する。本第１１実施形態は、第１０実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。
【００５６】
この第１１実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、（１）ＯＢ画素が必要でなくなる、（２）クランプ手段に必要な期間を短縮できる、（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給でき、ノイズ成分を効果的に除去できる、といった効果を奏し得る。
【図面の簡単な説明】
【図１】 本発明の半導体固体撮像装置の第１〜６実施形態を示す概略構成図である。
【図２】 図１に示した第１、２、３〜６実施形態の３０３垂直シフトパルス、３０８スイッチ１〜５、３０１出力の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期問１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。
【図３】 本発明の半導体固体撮像装置の第２、３、８、９の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図４】 本発明の半導体固体撮像装置の第２、４、８の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図５】 本発明の半導体固体撮像装置の第３、９の実施形態のクランプ手段の１チャンネル分を示した構成図である。
【図６】 本発明の半導体固体撮像装置の第４の実施形態のクランプ手段の１チャンネル分を示した第１の構成図である。
【図７】 本発明の半導体固体撮像装置の第５、６、１０、１１の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図８】 本発明の半導体固体撮像装置の第７〜１１実施形態を示す概略構成図である。
【図９】 図８に示した第７〜１１実施形態のＣ２２水平シフトパルス１、Ｃ２３水平シフトパルス２、Ｃ０８出力１、Ｃ１３出力２、Ｃ１６スイッチ１、Ｃ１７スイッチ２、Ｃ１８出力３の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１、２及びクランプ動作を行うクランプ期問１、２を示すタイミング図である。
【図１０】 従来の半導体固体撮像装置の１例を示す概略構成図である。
【図１１】 図１０に示した従来例の１２２水平シフトパルス１、１２３水平シフトパルス２、１０８出力１、１１３出力２、１１６スイッチ１、１１７スイッチ２、１１８出力３の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプ期間１、２を示すタイミング図である。
【符号の説明】
１０１、３０１ ２次元状の画素
１０２、３０２ 垂直走査回路
１０４ ラインメモリ回路（１）
１０５ 水平走査回路（１）
１０６ 読み出し系（１）
１０７ 増幅器（１）
１０８ 出力（１）
１０９ ラインメモリ回路（２）
１１０ 水平走査回路（２）
１１１ 読み出し系（２）
１１２ 増幅器（２）
１１３ 出力（２）
１１６ スイッチ（１）
１１７ スイッチ（２）
１１８、３１１ 並列−直列変換回路
１１９ 出力バッファ回路
１２０ 出力（３）
１２２ 水平シフトパルス（１）
１２３ 水平シフトパルス（２）
１２４ クランプ手段（１）
１２５ クランプ手段（２）
３０３ 垂直シフトパルス
３０４ 読み出し回路（１）〜（５）
３０５ 増幅器（１）〜（５）
３０６ クランプ手段（１）〜（５）
３０７ 読み出しチャンネル（１）〜（５）
３０８ スイッチ（１）〜（５）
３０９ 出力バッファ回路
３１０ 出力
５０１、６０１ クランプ手段（１）〜（５）
５０２、６０２ 入力（１）〜（５）
５０３、６０３ 出力（１）〜（５）
８０１、９０５ 基準電圧
８０２、９０２ 入力
８０３、９０３ 出力
８０５ スイッチ
８０６ カップリング容量
９０１ 増幅器
９０４ クランプ手段
Ｂ０１ クランプ手段（１）〜（５）
Ｂ０２ 入力（１）〜（５）
Ｂ０３ 出力（１）〜（５）
Ｃ０１ 画素
Ｃ０２ 垂直走査回路
Ｃ０４、Ｃ１９ ラインメモリ回路
Ｃ０５、Ｃ１０ 水平走査回路
Ｃ１６、Ｃ１７ スイッチ
Ｃ１８ 並列−直列変換回路
Ｃ１９ 出力バッファ回路
Ｃ０８、Ｃ１３、Ｃ２０ 出力
【発明の属する技術分野】
本発明は、同一半導体基板上に形成し２次元に配列された画素を有する半導体固体撮像装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタルスチルカメラ、ディジタルビデオカメラ等の画像入力機器において、撮影画像の高画質化のため光電変換素子からなるセンサの多画素化が進んでおり、画素サイズの縮小化や、読み出し時間の高速化などが求められている。これらの要求に対して、これまでには画素信号を複数個の読み出しチャンネルに分割して読み出す方式が開発されてきた。
【０００３】
この従来方式について、図１０、図１１を用いて概説する。図１０は、従来方式の概略構成図である。図１０において、２次元に配列された画素１０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。この画素信号の読み出しは、まず、垂直走査回路１０２により１行選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）１０４に読み出され、偶数番目に配列された一画素の画素信号がラインメモリ回路（２）１０９に読み出される。
【０００４】
続いて、水平走査回路（１）１０５は、チップ外部もしくは内部より入力される水平シフトパルス（１）１２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）１０７によって増幅され、出力（１）１０８より出力される。一方、水平走査回路（２）１１０はチップ外部もしくは内部より入力される水平シフトパルス（２）１２３によりラインメモリ回路（２）１０９に読み出された画素信号を順次選択し、増幅器（２）１１２によって増幅され、出力（２）１１３より出力される。
【０００５】
さらに、出力（１）１０８、出力（２）１１３の各端子にスイッチ（１）１１６、スイッチ（２）１１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）１１６、スイッチ（２）１１７を交互に選択して、出力（３）１２０より奇数ラインと偶数ラインとが組み合わされて一連の時系列で一線化した画素信号を出力する。
【０００６】
また、２次元に配列された画素１０１には遮光膜等によって遮光されたＯＢ（Optica1 B1ack）画素と、遮光膜のない有効画素が含まれており、出力（１）１０８に出力されるＯＢ画素から得られるダークレベル信号を、クランプ手段（１）１２４を用いて所望の電位にクランプし、出力（２）１１３に出力されるＯＢ画素から得られるダークレベル信号をクランプ手段（２）１２５を用いて、所望の電位にクランプする。この時、各クランプ手段によって、クランプされる電位が同一とすれば出力（３）１２０からはオフセットが除去された出力信号を得ることができる。
【０００７】
図１１は図１０における水平シフトパルス（１）１２２、水平シフトパルス（２）１２３、出力（１）１０８、出力（２）１１３、スイッチ（１）１１６、スイッチ（２）１１７、出力（３）１２０の７ノードのタイミングチャートを示し、クランプ動作を行うクランプ期間１、２について示している。
【０００８】
図１１には、水平走査回路（１）１０５、水平走査回路（２）１１０に入力される水平シフトパルス（１）１２２、水平シフトパルス（２）１２３の各６クロック分の波形を表しており、出力（１）１０８、出力（２）１１３、出力（３）１２０には、第１番目の行の画素から第１２番目の行の画素までの画素信号に対応する位置にａ〜ｌの番号を割り振っている。画素信号ａ〜ｆまではＯＢ画素から得られるダークレベル信号であり、ｇ〜ｌまでは有効画素から得られる画像信号である。
【０００９】
図によれば水平シフトパルス（１）１２２に同期した画素信号ａ、ｃ、ｅ、ｇ、ｉ、ｋが出力（１）１０８に順次出力され、水平シフトパルス（２）１２３に同期した画素信号ｂ、ｄ、ｆ、ｈ、ｊ、ｌが出力（２）１１３に順次出力されている。出力（１）１０８、出力（２）１１３よりダークレベル信号が出力される時点においてクランプ手段（１）１２４、（２）１２５を動作させることによってダークレベル信号を所望の電位にクランプする。続いて、スイッチ（１）１１６およびスイッチ（２）１１７を交互に選択することによって画素信号がａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉ、ｊ、ｋ、ｌの順に、出力（３）１２０に出力される。
【００１０】
この図１１から分かるように、出力（３）１２０のクロックレートに対して、出力（１）１０８、出力（２）１１３は、１／２のクロックレートでよいため、読み出し時問の高速化が比較的容易になる。また、読み出しチャネルを複数個持つことによって、ラインメモリ回路を２画素分のピッチで配置すればよいため、画素サイズの縮小化を行う場合に、画素とラインメモリ回路間の配線が容易になる。また、クランプ手段（１）１２４、（２）１２５を用いることにより、各読み出しチャンネルごとのオフセットを除去することができ、良好な画像信号を得ることができる、などの効果が考えられる。
【００１１】
【発明が解決しようとする課題】
しかしながら、以上のような従来の画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとのオフセットを画素信号のダークレベル信号をクランプすることによって除去し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式においては、オフセットをクランプする手段としてＯＢ画素が必要なためレイアウトが増大する。また、クランプ期間が必要なため読み出し時間が増大する。ＯＢ画素の欠陥や迷光等によるダークレベルの変動によるクランプレベルの変動、などの問題点があった。
【００１２】
そこで、本発明は、前記従来技術に鑑み、画素信号を複数個の読み出しチャンネルに分割し、読み出しチャンネルごとの出力信号を順次選択して一線化し、出力する方式において、前記読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる、という半導体固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による半導体固体撮像装置は、上記の目的を達成するために、２次元状に配列され且つ入射光量に応じて画素信号を生成する複数の画素と、前記複数の画素を行ごとに選択する垂直走査回路と、前記垂直走査回路により選択された行の各画素からの画素信号が列信号線を介して読み出されるラインメモリ回路およびＣＤＳ回路を有する複数の読み出し回路と、前記複数の読み出し回路のＣＤＳ回路を介し前記水平信号線に出力される画素信号を増幅して出力する複数の増幅器と、前記複数の増幅器を介して出力される画素信号を順次選択して一線化して出力する並列−直列変換回路と、前記複数の増幅器と前記並列−直列変換回路との間に設けられる複数のクランプ手段とを有する。前記複数の読み出し回路は、選択された行の各画素からの画素信号を前記複数の増幅器に伝達するたびに画素信号間の混合防止のために当該画素信号をリセットする動作を行う。前記複数のクランプ手段は、前記複数の増幅器の出力信号から前記複数の読み出し回路ごとに発生するオフセットを除去するように、前記複数の読み出し回路による前記画素信号のリセット動作期間に、前記複数の読み出し回路のうち特定の読み出し回路の出力信号に含まれるリセットレベルとそれ以外の読み出し回路の出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出し回路の出力信号に含まれる前記リセットレベルにクランプする。
【００１５】
［作用］
本発明の半導体固体撮像装置において、読み出しチャンネルごとに発生するオフセットを除去するグランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ（Optical Black）画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給できて、ノイズ成分を効果的に除去できる。
【００１６】
【発明の実施の形態】
以下、本発明の具体的な実施形態について、図面を参照しながら説明する。
【００１７】
［第１実施形態］
本発明による第１実施形態について、図１、図２を用いて概説する。
【００１８】
図１は第１実施形態の概略構成図である。図１において２次元に配置された画素３０１は、各々が入射光量に応じたいわゆる画素信号を生成する。画素信号は、垂直走査回路３０２がチップ外部もしくは内部より入力される垂直シフトパルス３０３により、ある１行を選択し、選択された行の各画素に接続された読み出しチャンネル１〜５にそれぞれ読み出される。各読み出しチャンネルではラインメモリ回路や相関二重サンプリング（ＣＤＳ）回路等によって構成される読み出し回路（１）〜（５）３０４に画素信号が保持され、続いて、次段の増幅器（１）〜（５）３０５、クランプ手段（１）〜（５）３０６によって、画素信号には信号増幅、オフセット補正が施された後、出力される。
【００１９】
続いて、スイッチ（１）〜（５）３０８は、一端が読み出しチャンネル（１）〜（５）３０７の出力に接続され、他端が互いに直結接続され、スイッチ（１）〜（５）３０８が順番に選択されることによって、出力バッファ回路３０９を介して出力３１０より、時系列的に各ライン順次に一線化された画像信号が出力される。また、読み出し回路（１）〜（５）３０４は、次々に読み出される画素信号を次段の増幅器に伝達するたびに、画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。
【００２０】
読み出し回路（１）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（１）３０６を用いて、所望の電位にクランプし、読み出し回路（２）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（２）３０６を用いて、所望の電位にクランプし、読み出し回路（３）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（３）３０６を用いて所望の電位にクランプし、読み出し回路（４）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（４）３０６を用いて所望の電位にクランプし、読み出し回路（５）３０４以降の出力信号に含まれるリセットレベルをクランプ手段（５）３０６を用いて、所望の電位にクランプする。
【００２１】
この時、各クランプ手段（１）〜（５）３０６によってクランプされる電位が同一とすれば、出力３１０からはオフセットが除去された出力信号を得ることができる。
【００２２】
図２は第１実施形態における図１の垂直シフトパルス３０３、クランプ期間（１）〜（５）、スイッチ（１）〜（５）３０８、出力３１０の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。
【００２３】
図２によれば、垂直シフトパルス３０３の立ち上がりおよび立ち下がりエッジにおいて選択される行が切り替わり、行選択後にスイッチ（１）〜（５）３０８を順番に選択して、一線化した画素信号を出力３１０に出力している。クランプ動作は１行目のａ〜ｅの番号で割り振った出力３１０での画素信号に含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで読み出し回路出力（１）〜（５）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｆ〜ｊで割り振った出力３１０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。
【００２４】
このように、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる。
【００２５】
［第２実施形態］
本発明による第２実施形態について、図１、図３、図４を用いて概説する。第２実施形態は、第１実施形態に対して、クランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプすることにおいて異なる特徴を持った構成である。
【００２６】
図３、図４は第２実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図によればクランプ手段（１）〜（５）５０１、６０１が共通に接続された基準電圧５０４、６０４に各読み出しチャンネルの出力信号に含まれるリセットレベルがクランプされる。
【００２７】
このように、供給される基準電圧５０４、６０４によって、リセットレベルがクランプされることによって、後段の信号処理に用いられる基準電圧と相関のある電圧を設定するなどして良好な信号処理を実現することができる。
【００２８】
［第３実施形態］
本発明による第３実施形態について、図１、図３、図５を用いて概説する。本第３実施形態は、第２実施形態のクランプ手段において、より具体的な第１の構成例を示している。
【００２９】
図５は本第３実施形態のクランプ手段の１チャンネル分を示した構成図である。図５によれば、入力８０２と出力８０３との間に、ＡＣ成分のみを後段に伝達するカップリング容量８０６が接続され、このカップリング容量８０６の出力端とクランプされる基準電圧８０１との間に、スイッチ８０５が接続される構成になっている。
【００３０】
クランプ動作は入力８０２に出力信号に含まれるリセットレベルが印加された時点において、スイッチ８０５をＯＮし、続いてＯＦＦすることにより、カップリング容量８０６には、出力信号に含まれるリセットレベルと基準電圧８０１の電位差によって発生する電荷が保持されることにより、クランプとして実現される。スイッチ８０５がＯＦＦしている時点で、出力８０３のインピーダンスを十分高く設定することにより、クランプによって保持された電荷がカップリング容量８０６から失われることなく、出力信号に含まれるリセットレベルが基準電圧レベルと一致して、以降の画素信号を出力する。
【００３１】
［第４実施形態］
本発明による第４実施形態について、図１、図４、図６を用いて概説する。本第４実施形態は、第２実施形態のクランプ手段において、より具体的な第２の構成例を示している。
【００３２】
図６は本第４実施形態のクランプ手段の１チャンネル分を示した第１構成図である。図６によれば、クランプ手段９０４は出力９０３の出力電圧を帰還して入力側に返すことによって、オフセット量が調整される電圧帰還形クランプ手段を形成している。
【００３３】
増幅器９０１は２入力の加算が行われる構成であり、２入力の一方を入力９０２、他方を帰還電圧入力としている。また、クランプ手段９０４は基準電圧９０５と出力９０３との電位差を電流値に変換して出力するトランスコンダクタンス増幅器９０６を用い、トランスコンダクタンス増幅器９０６の出力端に接続された容量９０７に生じる電圧をバッファ回路９０８を介して帰還電圧入力に返している。
【００３４】
クランプ動作は出力９０３の出力信号に含まれるリセットレベルが出力される時点において、クランプ手段９０４に含まれるスイッチ９０９をＯＮして、負帰還ループを形成し、出力９０３に出力される信号が基準電圧９０５と一致する時点において、負帰還ループが安定する。この時点で、スイッチ９０９をＯＦＦすることにより、オフセット量が容量９０７に電荷として保持され、以降オフセットが除去された画素信号を出力する。
【００３５】
［第５実施形態］
本発明による第５実施形態について、図１、図７を用いて概説する。本第５実施形態は、第１実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。
【００３６】
図７は、本第５実施形態のクランプ手段（１）〜（５）部分に着目して示した構成図である。図７において、クランプ手段は負帰還形クランプ手段を構成しており、読み出しチャンネル（２）〜（５）はクランプ手段（２）〜（５）Ｂ０１が接続され、読み出しチャンネル（１）Ｂ０２はサンプルホールド（Ｓ／Ｈ）回路Ｂ０４が出力１（１）Ｂ０３に接続されている。クランプ動作は出力（１）〜（５）Ｂ０３に出力信号に含まれるリセットレベルが出力される時点において、サンプルホールド回路Ｂ０４を用いて、出力（１）Ｂ０３から出力される出力信号に含まれるリセットレベルをサンプリングし、サンプリングされた出力信号に含まれるリセットレベルをクランプ手段（２）〜（５）Ｂ０１に基準電圧として供給している。
【００３７】
上述した第５実施形態において、明らかなように、クランプ手段は供給される基準電圧とクランプ動作時の出力信号が一致するように動作するため、読み出しチャンネル（２）〜（５）は、読み出しチャンネル（１）の出力信号に含まれるリセットレベルに一致するように動作する。仮に読み出しチャンネルが２つである場合、クランプ精度は１段のクランプ手段によるばらつきによってのみ決まる。このことから、上述の第２実施形態に示したように、独立にクランプ動作が行われる場合には、２段のクランプ手段のばらつきを持つのに比べて優れているクランプ手段を供給することができる。
【００３８】
［第６実施形態］
本発明による第６実施形態について、図１、図２、図７を用いて概説する。本第６実施形態は、第５実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。
【００３９】
この第６実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。
【００４０】
［第７実施形態］
本発明による第７実施形態について、図８、図９を用いて概説する。図８は第７実施形態の概略構成図である。図８において、２次元に配列された画素Ｃ０１は、各々が入射光量に応じた電気信号いわゆる画素信号を生成する。画素信号の読み出しは、まず、垂直走査回路Ｃ０２により１行毎に選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路（１）Ｃ０４に読み出され、偶数番目に配列された画素の画素信号がラインメモリ回路（２）Ｃ０９に読み出される。続いて、水平走査回路（１）Ｃ０５はチップ外部もしくは内部より入力される水平シフトパルス（１）Ｃ２２によりラインメモリ回路（１）１０４に読み出された画素信号を順次選択し、増幅器（１）Ｃ０７によって増幅され、出力（１）Ｃ０８より出力される。
【００４１】
一方、水平走査回路（２）Ｃ１０はチップ外部もしくは内部より入力される水平シフトパルス（２）Ｃ２３によりラインメモリ回路（２）Ｃ０９に読み出された画素信号を順次選択し、増幅器（２）Ｃ１２によって増幅され、出力（２）Ｃ１３より出力される。
【００４２】
さらに、出力（１）Ｃ０８、出力（２）Ｃ１３の各端子にスイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７の一端がそれぞれ接続され、他端を互いに接続し、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７を交互に選択して、出力（３）Ｃ２０より一線化した画素信号を出力する。
【００４３】
また、読み出し回路（１）Ｃ０６、（２）Ｃ１１は、次々に読み出される画素信号を、次段の増幅器（１）Ｃ０７、（２）Ｃ１２に伝達するたびに画素信号をリセットし、残像等の画素信号間の混合を防止している。このリセット電圧は外部入力された電圧もしくは内部生成された電圧であり、画素信号の影響を受けることなく、読み出しチャンネルのオフセットのみを含むリセットレベルを出力する。
【００４４】
出力（１）Ｃ０８に出力される出力信号に含まれるリセットレベルをクランプ手段（１）Ｃ２４を用いて、所望の電位にクランプし、出力（２）Ｃ１３に出力される出力信号に含まれるリセットレベルをクランプ手段（２）Ｃ２５を用いて所望の電位にクランプする。
【００４５】
この時、各クランプ手段（１）Ｃ２４、（２）Ｃ２５によってクランプされる電位が同一とすれば、出力（３）Ｃ２０からオフセットが除去された出力信号が得られる。
【００４６】
また、図９は、図８における水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３、出力（１）Ｃ０８、出力（２）Ｃ１３、スイッチ（１）Ｃ１６、スイッチ（２）Ｃ１７、出力（３）Ｃ１８の７ノードの波形、及び読み出しチャンネルごとのリセット動作を行うリセット動作期間（１）、（２）、及びクランプ動作を行うクランプ期間（１）、（２）を示すタイミング図である。
【００４７】
水平走査回路（１）Ｃ０５、水平走査回路（２）Ｃｌ０に入力される水平シフトパルス（１）Ｃ２２、水平シフトパルス（２）Ｃ２３の各６クロック分の波形を表しており、出力（１）Ｃ０８、出力（２）Ｃ１３、出力（３）Ｃ２０には、行の第１番目の画素から第１２番目の画素までの画素信号に対応する位置に、ａ〜ｌの番号を割り振っている。クランプ動作は画素信号ａ、ｂに含まれるリセットレベルが出力されている期間において、クランプ手段を動作させることで、読み出し回路出力（１）、（２）に含まれるリセットレベルをクランプしている。その後、出力される２行目のｃ〜ｌで割り振った出力（３）Ｃ２０での画素信号は、すでにクランプ動作が施されたものであるため、オフセット誤差のない良好な画像信号として出力される。
【００４８】
このように、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、
（１）ＯＢ画素が必要でなくなる。
（２）クランプ手段に必要な期間を短縮できる。
（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して安定したクランプレベルを供給できる。
【００４９】
［第８実施形態］
本発明による第８実施形態について、図３、図４、図８を用いて概説する。本第８実施形態は、第７実施形態に対してクランプ手段が外部入力された基準電圧もしくは内部生成された基準電圧に各読み出しチャンネルの出力信号に含まれるリセットレベルをクランプする点で、異なる特徴を持った構成である。
【００５０】
この第８実施形態に特徴的な動作については、すでに第２実施形態において説明がなされており、その効果も同様に考えられる。
【００５１】
［第９実施形態］
本発明による第９実施形態について、図３、図５、図８を用いて概説する。本第９実施形態は、第８実施形態のクランプ手段において、より具体的な第１の構成例を示している。
【００５２】
この第９実施形態に特徴的な動作については、すでに第３実施形態において説明がなされており、その効果も同様に考えられる。
【００５３】
［第１０実施形態］
本発明による第１０実施形態について、図７、図８を用いて概説する。本第１０実施形態は、第７実施形態のクランプ手段に対して、特定の読み出しチャンネルの出力信号に含まれるリセットレベルと、それ以外の読み出しチャンネルの出力信号に含まれるリセットレベルとの相対的なオフセットを特定の読み出しチャンネルの出力信号に含まれるリセットレベルにクランプするクランプ手段である点で異なる特徴を持った構成である。
【００５４】
この第１０実施形態に特徴的な動作については、すでに第５実施形態において説明がなされており、その効果も同様に考えられる。
【００５５】
［第１１実施形態］
本発明による第１１実施形態について、図２、図７、図８を用いて概説する。本第１１実施形態は、第１０実施形態に対して、増幅器の動作点を調整する負帰還形のクランプ手段である点で異なる特徴を持った構成である。
【００５６】
この第１１実施形態に特徴的な動作については、すでに第４実施形態において説明がなされており、その効果も同様に考えられる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、読み出しチャンネルごとに発生するオフセットを除去するクランプ手段を持ち、読み出し回路から出力される出力信号に含まれるリセットレベルをクランプすることにより、（１）ＯＢ画素が必要でなくなる、（２）クランプ手段に必要な期間を短縮できる、（３）ＯＢ画素の欠陥や迷光等によるダークレベルの変動に対して、安定したクランプレベルを供給でき、ノイズ成分を効果的に除去できる、といった効果を奏し得る。
【図面の簡単な説明】
【図１】 本発明の半導体固体撮像装置の第１〜６実施形態を示す概略構成図である。
【図２】 図１に示した第１、２、３〜６実施形態の３０３垂直シフトパルス、３０８スイッチ１〜５、３０１出力の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期問１〜５、読み出し回路出力１〜５及びクランプ動作を行うクランプ期問１〜５を示すタイミング図である。
【図３】 本発明の半導体固体撮像装置の第２、３、８、９の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図４】 本発明の半導体固体撮像装置の第２、４、８の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図５】 本発明の半導体固体撮像装置の第３、９の実施形態のクランプ手段の１チャンネル分を示した構成図である。
【図６】 本発明の半導体固体撮像装置の第４の実施形態のクランプ手段の１チャンネル分を示した第１の構成図である。
【図７】 本発明の半導体固体撮像装置の第５、６、１０、１１の実施形態のクランプ手段１〜５部分に着目して示した構成図である。
【図８】 本発明の半導体固体撮像装置の第７〜１１実施形態を示す概略構成図である。
【図９】 図８に示した第７〜１１実施形態のＣ２２水平シフトパルス１、Ｃ２３水平シフトパルス２、Ｃ０８出力１、Ｃ１３出力２、Ｃ１６スイッチ１、Ｃ１７スイッチ２、Ｃ１８出力３の７ノードの波形及び読み出しチャンネルごとのリセット動作を行うリセット動作期間１、２及びクランプ動作を行うクランプ期問１、２を示すタイミング図である。
【図１０】 従来の半導体固体撮像装置の１例を示す概略構成図である。
【図１１】 図１０に示した従来例の１２２水平シフトパルス１、１２３水平シフトパルス２、１０８出力１、１１３出力２、１１６スイッチ１、１１７スイッチ２、１１８出力３の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプ期間１、２を示すタイミング図である。
【符号の説明】
１０１、３０１ ２次元状の画素
１０２、３０２ 垂直走査回路
１０４ ラインメモリ回路（１）
１０５ 水平走査回路（１）
１０６ 読み出し系（１）
１０７ 増幅器（１）
１０８ 出力（１）
１０９ ラインメモリ回路（２）
１１０ 水平走査回路（２）
１１１ 読み出し系（２）
１１２ 増幅器（２）
１１３ 出力（２）
１１６ スイッチ（１）
１１７ スイッチ（２）
１１８、３１１ 並列−直列変換回路
１１９ 出力バッファ回路
１２０ 出力（３）
１２２ 水平シフトパルス（１）
１２３ 水平シフトパルス（２）
１２４ クランプ手段（１）
１２５ クランプ手段（２）
３０３ 垂直シフトパルス
３０４ 読み出し回路（１）〜（５）
３０５ 増幅器（１）〜（５）
３０６ クランプ手段（１）〜（５）
３０７ 読み出しチャンネル（１）〜（５）
３０８ スイッチ（１）〜（５）
３０９ 出力バッファ回路
３１０ 出力
５０１、６０１ クランプ手段（１）〜（５）
５０２、６０２ 入力（１）〜（５）
５０３、６０３ 出力（１）〜（５）
８０１、９０５ 基準電圧
８０２、９０２ 入力
８０３、９０３ 出力
８０５ スイッチ
８０６ カップリング容量
９０１ 増幅器
９０４ クランプ手段
Ｂ０１ クランプ手段（１）〜（５）
Ｂ０２ 入力（１）〜（５）
Ｂ０３ 出力（１）〜（５）
Ｃ０１ 画素
Ｃ０２ 垂直走査回路
Ｃ０４、Ｃ１９ ラインメモリ回路
Ｃ０５、Ｃ１０ 水平走査回路
Ｃ１６、Ｃ１７ スイッチ
Ｃ１８ 並列−直列変換回路
Ｃ１９ 出力バッファ回路
Ｃ０８、Ｃ１３、Ｃ２０ 出力
Claims (1)
- ２次元状に配列され且つ入射光量に応じて画素信号を生成する複数の画素と、
前記複数の画素を行ごとに選択する垂直走査回路と、
前記垂直走査回路により選択された行の各画素からの画素信号が列信号線を介して読み出されるラインメモリ回路およびＣＤＳ回路を有する複数の読み出し回路と、
前記複数の読み出し回路のＣＤＳ回路を介し出力される画素信号を増幅して出力する複数の増幅器と、
前記複数の増幅器を介して出力される画素信号を順次選択して一線化して出力する並列−直列変換回路と、
前記複数の増幅器と前記並列−直列変換回路との間に設けられる複数のクランプ手段とを有し、
前記複数の読み出し回路は、選択された行の各画素からの画素信号を前記複数の増幅器に伝達するたびに画素信号間の混合防止のために当該画素信号をリセットする動作を行い、
前記複数のクランプ手段は、前記複数の増幅器の出力信号から前記複数の読み出し回路ごとに発生するオフセットを除去するように、前記複数の読み出し回路による前記画素信号のリセット動作期間に、前記複数の読み出し回路のうち特定の読み出し回路の出力信号に含まれるリセットレベルとそれ以外の読み出し回路の出力信号に含まれるリセットレベルとの相対的なオフセットを前記特定の読み出し回路の出力信号に含まれる前記リセットレベルにクランプすることを特徴とする半導体固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054137A JP4011818B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体固体撮像装置 |
| US09/791,546 US6801255B2 (en) | 2000-02-29 | 2001-02-26 | Image pickup apparatus |
| US10/958,056 US7688365B2 (en) | 2000-02-29 | 2004-10-04 | Image pickup apparatus |
| US12/652,276 US8427558B2 (en) | 2000-02-29 | 2010-01-05 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000054137A JP4011818B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体固体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007210847A Division JP4386296B2 (ja) | 2007-08-13 | 2007-08-13 | 半導体固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001245220A JP2001245220A (ja) | 2001-09-07 |
| JP4011818B2 true JP4011818B2 (ja) | 2007-11-21 |
Family
ID=18575430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000054137A Expired - Fee Related JP4011818B2 (ja) | 2000-02-29 | 2000-02-29 | 半導体固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6801255B2 (ja) |
| JP (1) | JP4011818B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| US8054357B2 (en) * | 2001-11-06 | 2011-11-08 | Candela Microsystems, Inc. | Image sensor with time overlapping image output |
| US20030183829A1 (en) * | 2002-03-27 | 2003-10-02 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| US7189951B2 (en) | 2002-04-09 | 2007-03-13 | Canon Kabushiki Kaisha | Solid-state image sensing apparatus and image sensing system |
| JP3969190B2 (ja) | 2002-05-30 | 2007-09-05 | ソニー株式会社 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
| JP3658401B2 (ja) * | 2002-09-20 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置及びそれを用いたカメラ |
| JP2004153705A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置及びそれを用いた撮像システム |
| EP1463306B8 (en) * | 2003-03-25 | 2009-11-11 | Panasonic Corporation | Imaging device that prevents loss of shadow detail |
| JP4154268B2 (ja) * | 2003-03-27 | 2008-09-24 | キヤノン株式会社 | 撮像装置 |
| US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
| DE602004028652D1 (de) * | 2003-12-11 | 2010-09-23 | Advasense Technologics 2004 Lt | Erazittern |
| JP2005229373A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP4144535B2 (ja) * | 2004-03-03 | 2008-09-03 | ソニー株式会社 | 固体撮像装置、画素信号読出方法 |
| US7095004B2 (en) * | 2004-04-01 | 2006-08-22 | Lite-On Semiconductor Corporation | Image sensing module capable of fast transferring signal and method thereof |
| KR100644032B1 (ko) | 2004-04-21 | 2006-11-10 | 매그나칩 반도체 유한회사 | 고속 아날로그신호 처리를 위한 ｃｍｏｓ 이미지센서 |
| US8045029B2 (en) | 2004-04-26 | 2011-10-25 | Intellectual Ventures Ii Llc | CMOS image sensor for high speed signal processing |
| JP4481758B2 (ja) * | 2004-07-28 | 2010-06-16 | 株式会社東芝 | 信号処理装置及びデータ処理装置 |
| US20060077273A1 (en) * | 2004-10-12 | 2006-04-13 | Hae-Seung Lee | Low noise active pixel image sensor |
| US7609303B1 (en) * | 2004-10-12 | 2009-10-27 | Melexis Tessenderlo Nv | Low noise active pixel image sensor using a modified reset value |
| JP2006127101A (ja) * | 2004-10-28 | 2006-05-18 | Hitachi Displays Ltd | タッチパネル装置及びその座標検出制御方法 |
| JP4523476B2 (ja) * | 2005-04-15 | 2010-08-11 | 三菱電機株式会社 | 雑音除去装置および雑音除去装置用プログラム |
| JP4771535B2 (ja) * | 2005-05-17 | 2011-09-14 | キヤノン株式会社 | 撮像装置及び制御方法 |
| EP1938059A4 (en) * | 2005-09-21 | 2009-09-30 | Rjs Technology Inc | SYSTEM AND METHOD FOR OBTAINING A SENSOR ELEMENT OR A HIGH DYNAMIC RANGE OF SENSORS MATRIX |
| JP4695967B2 (ja) * | 2005-11-17 | 2011-06-08 | パナソニック株式会社 | 固体撮像装置及びカメラ |
| JP4886335B2 (ja) * | 2006-03-30 | 2012-02-29 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| US7944020B1 (en) | 2006-12-22 | 2011-05-17 | Cypress Semiconductor Corporation | Reverse MIM capacitor |
| JP4386118B2 (ja) | 2007-08-31 | 2009-12-16 | ソニー株式会社 | 撮像回路 |
| JP2010062639A (ja) | 2008-09-01 | 2010-03-18 | Canon Inc | 撮像装置 |
| JP5531417B2 (ja) * | 2009-02-12 | 2014-06-25 | 株式会社ニコン | 固体撮像装置 |
| US9158408B2 (en) * | 2010-07-08 | 2015-10-13 | Indian Institute Of Science | Surfaces with embedded sensing and actuation networks using complementary-metal-oxide-semiconductor (CMOS) sensing chips |
| US8853611B2 (en) * | 2010-08-07 | 2014-10-07 | Rjs Technology, Inc. | System and method for a high dynamic range sensitive sensor element or array |
| JP5726244B2 (ja) * | 2013-07-23 | 2015-05-27 | キヤノン株式会社 | 撮像装置及び撮像方法 |
| KR102482023B1 (ko) * | 2016-01-28 | 2022-12-28 | 삼성전자주식회사 | 적층 메모리 칩 전기적 단락 검출 장치 및 방법 |
| CA3053535C (en) * | 2017-06-02 | 2021-11-30 | Halliburton Energy Services, Inc. | Signal processing of a multi-sub rotational resistivity logging tool |
| US10914567B2 (en) * | 2018-02-23 | 2021-02-09 | Apple Inc. | Magnetic sensor based proximity sensing |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972254A (en) * | 1987-02-24 | 1990-11-20 | Kabushiki Kaisha Toshiba | Solid state image sensors for reproducing high definition images |
| JPH01279681A (ja) | 1988-05-06 | 1989-11-09 | Hitachi Ltd | 固体撮像装置 |
| JPH02107075A (ja) | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 固体撮像装置 |
| GB2243554B (en) | 1990-05-02 | 1994-06-01 | Squibb & Sons Inc | Catheter retainer |
| US5491566A (en) * | 1992-11-27 | 1996-02-13 | Goldstar Co., Ltd. | Integrated input-output device having a reading and a printing section on a single substrate |
| JP3088591B2 (ja) * | 1993-06-17 | 2000-09-18 | 松下電器産業株式会社 | 固体撮像装置および駆動方法 |
| US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US6166768A (en) * | 1994-01-28 | 2000-12-26 | California Institute Of Technology | Active pixel sensor array with simple floating gate pixels |
| US5841126A (en) * | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| JP3019188B2 (ja) | 1994-09-30 | 2000-03-13 | 日本電気株式会社 | 撮像装置 |
| JPH08163311A (ja) | 1994-12-05 | 1996-06-21 | Matsushita Electric Ind Co Ltd | イメージセンサ |
| JP3432051B2 (ja) * | 1995-08-02 | 2003-07-28 | キヤノン株式会社 | 光電変換装置 |
| WO1997007630A1 (en) | 1995-08-11 | 1997-02-27 | Kabushiki Kaisha Toshiba | Mos image pickup device |
| US5790191A (en) * | 1996-03-07 | 1998-08-04 | Omnivision Technologies, Inc. | Method and apparatus for preamplification in a MOS imaging array |
| JP3384673B2 (ja) * | 1996-03-12 | 2003-03-10 | 三洋電機株式会社 | ディジタルビデオカメラ |
| US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
| JP3544084B2 (ja) | 1996-12-10 | 2004-07-21 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP3347625B2 (ja) * | 1996-12-24 | 2002-11-20 | キヤノン株式会社 | 光電変換装置 |
| US5969758A (en) * | 1997-06-02 | 1999-10-19 | Sarnoff Corporation | DC offset and gain correction for CMOS image sensor |
| US5986267A (en) * | 1997-11-06 | 1999-11-16 | Princeton Instruments, Inc. | Asymmetrically split charged coupled device |
| JP3618999B2 (ja) * | 1998-01-30 | 2005-02-09 | キヤノン株式会社 | イメージセンサ及びその駆動方法 |
| JPH11331709A (ja) | 1998-05-11 | 1999-11-30 | Toshiba Corp | 固体撮像装置 |
| US6466265B1 (en) * | 1998-06-22 | 2002-10-15 | Eastman Kodak Company | Parallel output architectures for CMOS active pixel sensors |
| US6512546B1 (en) * | 1998-07-17 | 2003-01-28 | Analog Devices, Inc. | Image sensor using multiple array readout lines |
| JP2000287130A (ja) * | 1999-03-31 | 2000-10-13 | Sharp Corp | 増幅型固体撮像装置 |
| US6288387B1 (en) * | 1999-04-21 | 2001-09-11 | Raytheon Company | Apparatus and method for performing optical signal intensity correction in electro-optical sensor arrays |
| JP4179719B2 (ja) | 1999-10-07 | 2008-11-12 | 株式会社東芝 | 固体撮像装置 |
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP3796412B2 (ja) * | 2000-02-28 | 2006-07-12 | キヤノン株式会社 | 撮像装置 |
| JP4227274B2 (ja) | 2000-02-29 | 2009-02-18 | キヤノン株式会社 | 固体撮像装置 |
| JP2002178736A (ja) * | 2000-12-14 | 2002-06-26 | Chuo Spring Co Ltd | 自動車用懸架コイルばね及び該懸架コイルばねを備えたストラット型懸架装置 |
| US20020145668A1 (en) * | 2001-02-19 | 2002-10-10 | Nozomu Harada | Imaging apparatus for providing image in a resolution higher than is possible with a resolution provided numbers of physical pixels, and display apparatus for displaying image in a resolution same |
| JP3703411B2 (ja) * | 2001-07-19 | 2005-10-05 | ファナック株式会社 | ワーク取り出し装置 |
| US20040012684A1 (en) * | 2002-07-16 | 2004-01-22 | Fairchild Imaging | Image reconstruction techniques for charge coupled devices |
-
2000
- 2000-02-29 JP JP2000054137A patent/JP4011818B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/791,546 patent/US6801255B2/en not_active Expired - Lifetime
-
2004
- 2004-10-04 US US10/958,056 patent/US7688365B2/en not_active Expired - Fee Related
-
2010
- 2010-01-05 US US12/652,276 patent/US8427558B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6801255B2 (en) | 2004-10-05 |
| JP2001245220A (ja) | 2001-09-07 |
| US20010025969A1 (en) | 2001-10-04 |
| US20100128151A1 (en) | 2010-05-27 |
| US7688365B2 (en) | 2010-03-30 |
| US20050046719A1 (en) | 2005-03-03 |
| US8427558B2 (en) | 2013-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| JP4609428B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JP5546257B2 (ja) | 固体撮像装置 | |
| JP5965674B2 (ja) | 固体撮像装置および撮像装置 | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
| US8154639B2 (en) | Solid state imaging apparatus and method of driving the same | |
| US8159582B2 (en) | Solid-state imaging apparatus and method of driving the same | |
| JP2015128253A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2010141928A (ja) | 固体撮像装置 | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| EP1549050A2 (en) | Imaging apparatus for processing noise signal and photoelectric conversion signal | |
| JP2007300521A (ja) | 固体撮像装置 | |
| US8094220B2 (en) | Solid-state imaging apparatus and driving method of solid-state imaging apparatus | |
| JP2004165913A (ja) | 固体撮像装置及びその信号読み出し方法 | |
| US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
| JPH05227487A (ja) | 固体撮像装置 | |
| JP4921011B2 (ja) | 撮像装置及びその駆動方法 | |
| JP4386296B2 (ja) | 半導体固体撮像装置 | |
| JP4227274B2 (ja) | 固体撮像装置 | |
| US20030164889A1 (en) | Solid-state imaging device and correlated double sampling circuit | |
| JP4404261B2 (ja) | 固体撮像素子および撮像装置 | |
| EP2416555A1 (en) | Solid-state image pickup device | |
| JP2002152597A (ja) | 固体撮像デバイスおよび固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |