Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4013401B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE - Google Patents
[go: Go Back, main page]

JP4013401B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE - Google Patents

ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP4013401B2
JP4013401B2 JP11252699A JP11252699A JP4013401B2 JP 4013401 B2 JP4013401 B2 JP 4013401B2 JP 11252699 A JP11252699 A JP 11252699A JP 11252699 A JP11252699 A JP 11252699A JP 4013401 B2 JP4013401 B2 JP 4013401B2
Authority
JP
Japan
Prior art keywords
film
wiring
liquid crystal
electro
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11252699A
Other languages
Japanese (ja)
Other versions
JP2000305484A (en
Inventor
圭司 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11252699A priority Critical patent/JP4013401B2/en
Publication of JP2000305484A publication Critical patent/JP2000305484A/en
Application granted granted Critical
Publication of JP4013401B2 publication Critical patent/JP4013401B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称する）駆動によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置及びその製造方法等の技術分野に属し、特に、ポリシリコン薄膜からなる配線を備える液晶装置等の電気光学装置及びその製造方法等の技術分野に属する。
【０００２】
【従来の技術】
従来、液晶装置においては、液晶を挟持する一対の基板の一方であるＴＦＴアレイ基板上に、液晶に対向する画像表示領域内に多数のデータ線、走査線及び容量線が相交差して配線される。更に、周辺回路内蔵型の液晶装置においては、ＴＦＴアレイ基板上に、データ線駆動回路、走査線駆動回路、サンプリング回路などの周辺回路が形成される。これらの周辺回路は、製造効率等の観点より、各画素部に設けられ各画素電極に印加される画像信号のスイッチング制御を行うためのＴＦＴ（以下適宜、画素ＴＦＴと称する）と同一の構造を用いた製造プロセスにより形成されるのが一般的である。また、画像表示領域外にあり液晶を封入するためのシール材に対向するシール領域や更にその外側に位置する周辺領域には、周辺回路の入出力配線が配線されている。より具体的には、周辺回路の入出力配線として、データ線、走査線及び容量線からの引き出し配線等がシール領域下に設けられており、外部入力端子に接続された画像信号線、制御信号線、電源配線、クロック信号線などが周辺領域に設けられている。
【０００３】
特に周辺回路としてサンプリング回路を備えた液晶装置では、外部入力端子を介して画像信号が画像信号線に供給されると、データ線駆動回路から所定タイミングで出力されるサンプリング回路駆動信号によりサンプリング回路の各サンプリングスイッチが画像信号をデータ線毎にサンプリングするように構成されている。
【０００４】
ここで、データ線、走査線及び容量線は、配線の電気抵抗や時定数の大きさに応じて画質劣化が引き起こされるのを防ぐために、低抵抗であることが望ましい。このため、データ線は、通常、アルミニウム等の金属薄膜から形成される。これに対し、走査線等を金属薄膜や金属シリサイド薄膜から形成する技術は、走査線形成後の高温プロセスにおいて、走査線における膜剥れが起きてしまう等の理由から実用化されておらず、ポリシリコン薄膜から、走査線及び容量線は通常形成される。このポリシリコン薄膜からなる配線の抵抗は、例えば、金属薄膜からなる配線の抵抗と比較して、２００倍程度もあり、時定数も同程度に大きい。従って、ポリシリコン薄膜からなる走査線及び容量線の電気抵抗の低抵抗化が特に望まれる。
【０００５】
同様に、画像信号線は、液晶印加電圧を規定する画像信号そのものを供給する信号線であるが故に、その電気抵抗や時定数が低いことが、画質劣化を防ぐ上で極めて重要となる。このため、ＴＦＴアクティブマトリクス型液晶装置における薄膜のうち最も低抵抗であり、通常はデータ線を形成するのに用いられるアルミニウム等の金属薄膜から画像信号線は形成される。
【０００６】
周辺回路内蔵型の液晶装置では、画像信号線が一本であれば、基板端部に設けられた外部入力端子からサンプリング回路の各サンプリングスイッチに至るまで、基板上の同一層レベルにある（即ち、同一工程により形成される）金属薄膜により配線することが可能である。しかし、例えば液晶装置における高周波駆動に対応すべく相展開された画像信号に対し相展開数に応じて画像信号線が複数本必要となる場合や、ＲＧＢのカラー画像信号に対し色別に画像信号線が複数本必要となる場合などには、各サンプリングスイッチに至る間に、少なくとも一本の画像信号線が他の画像信号線とどこかで交差せねば配線できないことになる。即ち、同一層レベルにある金属薄膜のみを用いて複数の画像信号線の全てを配線することは不可能となる。このため、当該金属薄膜に対し層間絶縁膜を介して別層レベルにあるポリシリコン膜を中継配線として用いて対処している。より具体的には、交差する箇所では、一方の配線を、金属薄膜からなる第１配線部（主配線）として構成する。そして、他方の配線を、層間絶縁膜を介して第１配線部の下又は上を立体的に交差させるように、交差する箇所の前後に開孔されたコンタクトホールを介して金属薄膜からなる配線部分に電気的接続されたポリシリコン薄膜からなる第２配線部（中継配線）として構成する。このように交差する箇所だけをポリシリコン薄膜からなる中継配線とし、それ以外の箇所を該中継配線により中継される金属薄膜からなる主配線とすれば、ポリシリコン薄膜からなる中継配線の長さは、非常に短くて済むため、当該ポリシリコン薄膜からなる中継配線の存在による画像信号線全体の抵抗や時定数の上昇が実用上問題となることは殆ど無い。
【０００７】
【発明が解決しようとする課題】
上述したように、ポリシリコン薄膜からなる走査線及び容量線の電気抵抗は、金属薄膜からなる配線の抵抗と比較して高いので、電気抵抗の低抵抗化が特に望まれている。
【０００８】
また、近時の画質向上という一般的要請の下、所謂ＸＧＡ方式、ＳＸＧＡ方式、ＥＷＳ方式など液晶装置の駆動周波数は益々高くなってきており、これに伴って、相展開数も、例えば２４相展開など、かなり多数に昇ってきている。しかしながら、このように多数に相展開すると、並列配置される画像信号線の数も当然に多くなり、これに応じて前述のポリシリコン薄膜を用いた中継配線の長さは長くなる。ここで、配線抵抗は長さに比例して大きくなるため、中継配線の配線抵抗は高くなり、これに起因して画像信号線の抵抗や時定数は大きくなってしまい、画質の劣化を引き起こすようになる。例えば、画像信号線の抵抗や時定数が大きくなると、カップリング容量の増大により画像信号の電位揺れが引き起こされたり、次のライン（列）に前のライン（列）用の画像信号が書込まれてゴーストやクロストークが生じたりする問題点がある。
【０００９】
また仮に、シール領域や周辺領域における中継配線を、画素部では用いられない金属薄膜等から別途形成するのでは、プレーナ技術を用いた製造プロセスにおける製造効率が低下してコスト上昇を招いてしまい、周辺回路内蔵型の液晶装置の基本的利点が失われかねない。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、ポリシリコン薄膜からなる配線を有する電気光学装置において、ポリシリコン薄膜からなる配線の電気抵抗を低抵抗化でき、高品質の画像表示が可能な電気光学装置及びその製造方法等を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の第１の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えており、シリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を複数の島状に設けている。
また、本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、少なくとも前記データ線に画像信号を供給するための周辺回路と、ポリシリコン膜からなる中継配線部と、前記中継配線部の上に導電性の高融点金属又はその金属シリサイドからなる膜が複数の島状領域として設けられ、前記周辺回路に対して所定種類の信号を供給するための周辺配線と、前記周辺配線の上に層間絶縁膜を介して設けられた、前記データ線を構成する第１導電膜からなる主配線部と、を備え、
前記主配線部と前記中継配線部とを電気的に接続するコンタクトホールが前記島状領域内の前記層間絶縁膜に設けられていることを特徴とする。
また、本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えた電気光学装置の製造方法において、ポリシリコン膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を複数の島状領域として設ける工程と、前記高融点金属又はその金属シリサイドからなる膜の上に層間絶縁膜を形成する工程と、前記島状領域内において、前記層間絶縁膜にコンタクトホールを開孔する工程と、を有することを特徴とする。
【００１２】
本発明の第１の電気光学装置によれば、シリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることで、シリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させると同時に配線の低抵抗化を図れる。尚、島状でなく、配線上の全面に連続的に高融点金属等の膜を付けると、高融点金属等の密着性が悪い。
【００１３】
本発明の第１の電気光学装置の一の態様では、前記画素電極に接続された蓄積容量と、該蓄積容量の容量線を更に備えており、前記走査線及び容量線はポリシリコン薄膜からなり、該ポリシリコン薄膜からなる走査線及び容量線のうちの少なくともいずれか一方の配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００１４】
この態様によれば、ポリシリコン薄膜からなる走査線や容量線の低抵抗化が図れる。尚、走査線及び容量線の両方に高融点金属等の膜を島状に設けることが好ましい。また、ポリシリコン薄膜からなるデータ線を有する電気光学装置の場合には、データ線上に高融点金属等からなる膜を島状に設けることが可能であることは言うまでもない。
【００１５】
本発明の第２の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、少なくとも前記データ線に画像信号を供給するための周辺回路と、前記周辺回路に対して前記画像信号を含む所定種類の信号を入出力するための周辺配線とを備えており、前記周辺配線は、前記データ線を構成する第１導電膜からなる主配線部と、前記走査線を構成する第２導電膜からなる中継配線部とを有し、前記第２導電膜からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００１６】
本発明の第２の電気光学装置によれば、一方の基板上には、サンプリング回路、データ線駆動回路等の周辺回路が備えられており、当該電気光学装置は、周辺回路内蔵型とされている。また、周辺配線は、データ線を構成する第１導電膜（例えば、アルミニウムなどのデータ線を構成する金属薄膜）からなる主配線部と、走査線を構成する第２導電膜（ポリシリコン薄膜）からなる中継配線部とを有する。ここで、第２導電膜（ポリシリコン薄膜）からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けると、第２導電膜（ポリシリコン薄膜）からなる中継配線の低抵抗化を図ることが出来、周辺配線における低抵抗化を図ることが出来る。
【００１７】
この結果、低抵抗の周辺配線により、周辺回路における画像信号等の各種の信号の入出力が行われるため、電気光学装置の駆動周波数を高めたり、更に相展開数やパラレル入力される画像信号数を増加させたりしても、前述した従来例の如き画像信号線等の周辺配線における容量カップリングによる電位揺れ、ゴースト、クロストークなどは低減され、高品位の画像表示が行える。
【００１８】
尚、電気光学装置を構成する複数の薄膜層のうちに、データ線を構成する第１導電膜（金属薄膜）や、走査線を構成する第２導電膜（ポリシリコン薄膜）以外に、他の金属薄膜や他のポリシリコン薄膜が存在する場合には、これらの他の薄膜を第１導電膜や第２導電膜として利用できることは言うまでもない。
【００１９】
本発明の第１及び第２の電気光学装置の一の態様では、前記導電性の高融点金属又はその金属シリサイドとして、Ｗ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）などのうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイドなどを用いる。
【００２０】
これらの高融点金属やその金属シリサイドは、ポリシリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させ、配線の低抵抗化を図るために、特に適する。
【００２１】
本発明の第１の電気光学装置の製造方法は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、前記画素電極に接続された蓄積容量と、該蓄積容量の容量線とを備えた電気光学装置の製造方法において、ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設ける工程を有する。
【００２２】
本発明の第１の電気光学装置の製造方法によれば、ポリシリコン薄膜からなる配線（例えば、走査線、容量線や、周辺の中継配線など）上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることができる。この場合、同一層上にある走査線、容量線及び周辺の中継配線をポリシリコン薄膜から同時に形成した後、これらの配線上に導電性の高融点金属又はその金属シリサイドからなる膜を島状に同時に設けることができる。或いは、ポリシリコン薄膜と導電性の高融点金属又はその金属シリサイドからなる膜とを積層して形成した後、この積層膜を同時にパターニングすれば、工程数の増加を回避できる。
【００２３】
本発明の電子機器は、上記本発明の電気光学装置を備える。したがって、製造効率が高く高品位の画像表示が可能な電気光学装置を備えた各種の電子機器を実現できる。
【００２４】
本発明の半導体装置は、少なくともポリシリコン薄膜からなる配線を備えており、該ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けている。
【００２５】
本発明の半導体装置によれば、ポリシリコン薄膜からなる配線上に、導電性の高融点金属又はその金属シリサイドからなる膜を島状に設けることで、ポリシリコン薄膜からなる配線と下地膜とのストレス、応力を緩和させると同時に配線の低抵抗化を図れる。
【００２６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。尚、本発明の実施の形態では電気光学装置として液晶装置を例として説明する。
【００２８】
（液晶装置の構成及び動作）
本発明による液晶装置の実施の形態の構成及び動作について、図１から図１０を参照して説明する。
【００２９】
先ず、液晶装置の回路構成について図１のブロック図を参照して説明する。
【００３０】
図１は、液晶装置のＴＦＴアレイ基板上において画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路及び画像表示領域の周辺に位置する周辺回路を示している。
【００３１】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないが、本実施の形態では特に、画像信号Ｓ１、Ｓ２、…、Ｓｎは、Ｎ（但し、Ｎは２以上の自然数）相展開され、Ｎ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するように構成されている。
【００３２】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００３３】
ここで特に本実施の形態では、後に詳述するように走査線３ａ及び容量線３ｂ上に島状に形成したＷ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイド（以下、適宜高融点金属等という）により、これらの配線の低抵抗化図られているため、液晶装置の画質の向上が図られる。
【００３４】
図１において、液晶装置は、上述のようにデータ線６ａ、走査線３ａ等が形成されたＴＦＴアレイ基板上における画像表示領域の周囲に、周辺回路の例として、データ線６ａを駆動するデータ線駆動回路１０１、走査線３ａを駆動する走査線駆動回路１０４及び画像信号をサンプリングするサンプリング回路１０３を備えている。更に、画像表示領域の周囲には、周辺配線の一例として、外部入力端子から上述の如きＮ相展開された画像信号Ｓ１、Ｓ２、…、Ｓｎを供給するためのＮ本の画像信号線１１５が配線されている。
【００３５】
画像信号線１１５には、図示しない制御回路から外部入力端子を介してＮ相展開された画像信号Ｓ１、Ｓ２、…、Ｓｎが供給される。この相展開数（Ｎ）としては、例えば、当該サンプリング回路１０３におけるサンプリング能力が相対的に高ければ、３相展開、６相展開等で足りるし、サンプリング能力が相対的に低ければ、１２相展開、２４相展開等が好ましい。
【００３６】
ここで特に本実施の形態では、後に詳述するように相展開数（Ｎ）即ち画像信号線１１５の本数（Ｎ）に応じて長くなる（各画像信号線１１５から、画像表示領域により近い側にある他の画像信号線１１５の下方を交差する配線部）の低抵抗化が島状に形成した高融点金属等により図られているため、画像信号に対する配線抵抗や配線時定数の上昇を効果的に抑えつつ、相展開数（Ｎ）（画像信号線１１５の本数）を増やすことが出来、よって画質を劣化させることなく液晶装置の駆動周波数を高められる。尚、この相展開数（Ｎ）としては、カラー画像信号が３つの色（赤、青、黄）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。
【００３７】
上述の如き相展開を行わなくても、ＲＧＢのカラー画像信号の場合などのように複数の画像信号線を設ける場合には、以下に説明する本実施の形態における低抵抗化された中継配線等に係る構造は有効である。また、相展開回路の代わりにシリアルーパラレル変換回路を用いることもできる。
【００３８】
更に本実施の形態では、後に詳述するようにデータ線駆動回路１０１からサンプリング回路１０３に至るサンプリング回路駆動信号線１１４の低抵抗化も図ることが可能である。
【００３９】
データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番にゲート電圧を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、画像信号線１１５上の画像信号をサンプリングして、データ線６ａに供給する。
【００４０】
尚、サンプリング回路１０３を構成する各サンプリングスイッチ１０３ａは、製造効率等の観点から好ましくは、画素部におけるＴＦＴ３０と同一製造プロセスにより製造可能なｎチャネル型、ｐチャネル型、相補型等のＴＦＴから構成される。
【００４１】
次に、液晶装置の画像表示領域内における画素部の構成について図２及び図３を参照して説明する。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ'断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうち後述のチャネル領域に対向するように走査線３ａが配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１遮光膜１１ａが設けられている。即ち第１遮光膜１１ａは、画素部において、半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て各々覆う位置に設けられている。尚、第１遮光膜１１ａは、半導体層１ａのチャネル領域を覆えば、画素ＴＦＴにおける光リークの防止機能は発揮されるが、第１遮光膜１１ａを定電位にするための配線機能を持たせるためや画素部の開口領域（即ち、光が透過する領域）を規定するため等の理由から、第１遮光膜１１ａは、走査線３ａに沿って縞状に設けられている。
【００４３】
本実施の形態では特に、図４に示すように、走査線３ａ及び容量線３ｂ上に島状に形成した高融点金属等８０により、これらの配線の低抵抗化図られている。
【００４４】
図３に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４５】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００４６】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４７】
対向基板２０には、更に図３に示すように、各画素の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ'やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００４８】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材５２（図６及び図７並びに図１５及び図１６参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２（図３参照）により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００４９】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ'やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００５０】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００５１】
本実施の形態では、ゲート電極３ａと半導体層１ａとの間に設けるゲート絶縁膜２を、ゲート電極３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って延びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５２】
本実施の形態では特に、図５に示すように、走査線３ａ及び容量線３ｂを構成する配線上に島状に形成した高融点金属等８０により、これらの配線の低抵抗化図られているため、液晶装置の画質の向上が図られる。
【００５３】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ（ゲート電極）、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施の形態ではデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には第２層間絶縁膜４が形成されており、この第２層間絶縁膜４及びゲート絶縁膜２には高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００５４】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００５５】
また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５６】
ここで、一般には、半導体層１ａのチャネル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等のポリシリコン層は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、走査線３ａを上側から重なるようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００５７】
尚、本実施の形態では特に、遮光膜１１ａは定電位源に電気的接続されており、第１遮光膜１１ａは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路、サンプリング回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられるが、本実施の形態では、第１遮光膜１１ａは走査線駆動回路の負電源に接続されるものとする。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａを定電位にできる。第１層間絶縁膜１２が十分に厚い場合は、第１遮光膜を各画素単位毎に島状に形成し、電気的にフローティングになるように構成してもよい。
【００５８】
次に、液晶装置の周辺回路における入出力配線或いは周辺配線について、図６から図９を参照して説明する。
【００５９】
図６は、周辺配線が設けられたＴＦＴアレイ基板の部分平面図であり、図７は、図６の中継配線及び引き出し配線部を拡大して示す拡大平面図であり、図８は、図６及び図７のＢ−Ｂ'断面図であり、図９は、図６及び図７のＤ−Ｄ'断面図である。
【００６０】
図６において、ＴＦＴ基板アレイ基板１０の周辺部に設けられた実装端子１０２からは、走査線駆動回路１０４に走査線駆動信号線１０５ａが配線されており、データ線駆動回路１０１と液晶を封入するシール材５２が配置されたシール領域との間の領域に、走査線に沿った方向に複数の画像信号線１１５が配線されている。
【００６１】
そして、図６及び図７に示すように、サンプリング回路１０３は、シール領域よりも内側において、画像表示領域と該画像表示領域外とを仕切るために対向基板２０上に設けられた周辺見切りとしての第３遮光膜５３（図中、右上がりの斜線領域）下に配置されている。また、データ線６ａの延長線上におけるシール領域下には、データ線駆動回路１０１からのサンプリング回路駆動信号線１１４の引き出し配線３０１ａ及び画像信号線１１５からの引き出し配線３０１ｂを含む引き出し配線３０１が設けられている。他方、走査線３ａの延長線上におけるシール領域下には、走査線駆動回路１０４からの走査線の引き出し配線４０２が設けられている。引き出し配線４０２は、その端部に対向電極（共通電極）電位配線１１２を含んでいる。この対向電極電位配線１１２は、上下導通端子１０６ａ及び上下導通材１０６を介して対向基板２０に形成された対向電極２１（図３参照）に接続されている。また、データ線駆動回路１０１に所定検査用の信号を入力するための検査端子１１１を、データ線駆動回路１０１に隣接して設けても良い。
【００６２】
図８のＢ−Ｂ'断面図に示すように、周辺配線の一例たる画像信号線１１５は、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第１導電膜）単独から一重配線として形成されている。他方、周辺配線の他の例たる画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５を介して対応する画像信号線１１５に電気的接続された第２導電膜１１６ａからなる。そして、このポリシリコン膜からなる中継配線１１６上には、高融点金属等８０が島状に形成されており、この高融点金属等８０により中継配線１１６の低抵抗化が図られる。同様に、引き出し配線３０１ｂについても、引き出し配線３０１ｂを更に低抵抗化するため、コンタクトホールを介してポリシリコン膜からなる配線と接続（二重配線）すると共に、このポリシリコン膜からなる配線上に高融点金属等８０を島状に形成してもよい。
【００６３】
このように中継配線１１６の低抵抗化を図ることで、液晶装置を前述のようにＸＧＡ、ＳＸＧＡ、ＥＷＳ等の駆動周波数の高い機種として構成して、相展開数（Ｎ）や画像信号線１１５の本数（Ｎ）を増加させても、中継配線１１６を含む画像信号線１１５の時定数が小さくなり、電位揺れ、クロストーク、ゴースト等の発生を低減できる。
【００６４】
一方、図６及び図７において、画像信号線１１５は第２層間絶縁膜４上に形成されたＡｌ膜から構成されているため、これと交差するデータ線駆動回路１０１から引き出し配線３０１（３０１ａ）に至るサンプリング回路駆動信号線１１４についても、図８に示した中継配線１１６の場合と同様に、Ａｌ膜から構成することはできない。このため、画像信号線１１５の下層を通る図９の如き立体的な中継配線がサンプリング回路駆動信号線用に必要となる。また、中継配線はできる限り時定数を下げる工夫が必要である。
【００６５】
図９において、中継配線１１６ｄは、走査線３ａと同一のポリシリコン膜から構成されており、画像信号線１１５と交差するように第２層間絶縁膜４の下を通されている。そして、図９で画像信号線１１５の両側において第２層間絶縁膜４に開孔されたコンタクトホールを介してデータ線駆動回路１０１側のサンプリング回路駆動信号線１１４とシール領域側の引き出し配線３０１ａ（図７参照）とを夫々電気的接続するように構成されている。そして、図８と同様に、ポリシリコン膜からなる中継配線１１６ｄ上に高融点金属等８０を島状に形成することで、中継配線１１６ｄの低抵抗化を図ることができる。
【００６６】
また、図６及び図７に示したサンプリング回路駆動信号線１１４は、図８に示した引き出し配線３０１ｂと同様に、サンプリング回路駆動信号線１１４を更に低抵抗化するため、コンタクトホールを介してポリシリコン膜からなる配線と接続（二重配線）すると共に、このポリシリコン膜からなる配線上に高融点金属等８０を島状に形成してもよい。このように構成すれば、サンプリング回路駆動信号線１１４の抵抗や時定数の増加を抑えることができ、高周波数駆動に適用できる。
【００６７】
本実施の形態では、図８のＢ−Ｂ'断面図に示す構造の代わりに、図１０のＢ−Ｂ'断面図に示す構造としてもよい。図１０において、周辺配線の一例たる画像信号線１１５は、データ線６ａを形成するのと同一工程で形成されるＡｌ等の金属膜（第１導電膜）単独から一重配線として形成されている。他方、周辺配線の他の例たる画像信号線１１５から引き出し配線３０１ｂに至る中継配線１１６は、走査線３ａを形成するポリシリコン膜と同一膜から形成されておりコンタクトホール３０５を介して対応する画像信号線１１５に電気的接続された第２導電膜１１６ａ、及び第１遮光膜１１ａと同一膜から形成されておりコンタクトホール３０５を介して中継配線１１６ａに電気的接続された第３導電膜１１６ｂにより、ＴＦＴアレイ基板の厚み方向に二重に配線された二重配線構造を有する。また、引き出し配線３０１ｂを更に低抵抗化するため、第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を設け、コンタクトホールを介して引き出し配線３０１ｂに電気的に接続しても良い。更に、図８と同様に中継配線１１６ａ上には高融点金属等８０が島状に形成してある。
【００６８】
図１０に示す態様では、ポリシリコン膜等からなる第２導電膜１１６ａ及びその上に島状に形成された高融点金属等８０に加え、導電性の第１遮光膜と同一膜から形成される第３導電膜１１６ｂが中継配線を構成し、この二重配線構造を有する中継配線１１６によって、中継配線の抵抗がより低減される。より具体的には、第１遮光膜は、Ｗ、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ及びＰｂなどを含む導電性の高融点金属膜から形成されているので、中継配線１１６における配線に沿った方向の抵抗を、第１遮光膜のシート抵抗により支配できる。即ち、ポリシリコン膜は、例えば膜厚が３０００オングストロームの場合、２５Ω／□程度のシート抵抗値を持つため、対角１．３インチや０．９インチ程度の小型の液晶装置の場合には、１００〜２００ＫΩ程度の抵抗を有し、例えば、十数μ秒程度の配線時定数を有するが、第１遮光膜の低シート抵抗により、この配線時定数を数μ秒程度にまで小さくすることが可能となる。従って、画像信号線１１５の下を交差して配線された中継配線１１６と画像信号線１１５との容量カップリングにより、両配線における電位揺れ、クロストーク、ゴースト等の発生を低減できる。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ、ＥＷＳ等の駆動周波数の高い機種として構成して、相展開数（Ｎ）や画像信号線１１５の本数（Ｎ）を増加させても、中継配線１１６を含む画像信号線１１５の時定数が十分に小さいため、やはり電位揺れ、クロストーク、ゴースト等の発生を低減できる。
【００６９】
これに加えて図１０から分かるように、異物等により第２導電膜１１６ａ及び第３導電膜１１６ｂの一方が途中で断線しても、他方で導通がとれるという冗長構造が実現されている。しかも、第２導電膜１１６ａ及び第３導電膜１１６ｂが、第1層間絶縁膜１２を突き破って相互にショートしてしまった場合にも、欠陥品とならないで済む。従って、図１０に示す実施の形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。しかも、当該中継配線１１６を構築するにあたっては、画素ＴＦＴの遮光用の第1遮光膜を利用するので、本発明を実施するにあたり、後述の製造プロセスにおける製造効率を殆ど害することがない。
【００７０】
更に図１０に示すように、シール領域下におけるデータ線６ａの引き出し配線部３０１ｂは、第２導電膜１１６ａ'及び第３導電膜１１６ｂ'が冗長配線として設けられており、三重配線構造を有する。従って、極めて低抵抗の配線とされており、しかも図７に示したようにコンタクトホール３０５によりシール領域下において複数箇所で相互に電気的接続されており冗長度が増している。これらの結果、引き出し配線３０１ｂの信頼性は非常に高い。尚、第３導電膜１１６ｂのから延設された配線を引き出し配線３０１ｂの冗長配線とする二重配線構造を採用しても、同傾向の効果が得られる。また、サンプリング回路駆動信号線１１４の引き出し配線３０１ａも同様に、二重或いは三重の配線構造を有するように構成してもよい。
【００７１】
本実施の形態においては、図６に示した走査線の引き出し配線４０２は各々、走査線に沿った方向に延びており、相隣接する配線同士は間隔をおいて配列されている。そして、引き出し配線４０２は、走査線３ａと同じポリシリコン膜から構成されており、各引き出し配線４０２の上には、データ線６ａと同じＡｌ膜から構成されたダミー配線が設けられている。尚、走査線３ａの引き出し配線４０２についての抵抗は通常問題とならないが、上述したデータ線６ａの引き出し配線３０１の場合と同様に、走査線３ａの引き出し配線４０２を、二重或いは三重以上の配線構造を有するように構成してもよい。
【００７２】
従って、シール領域には、液晶層５０の周囲に渡ってＴＦＴアレイ基板１０の厚み方向に第1遮光膜、ポリシリコン膜及びＡｌ膜並びに第1層間絶縁膜１２、第２層間絶縁膜４及び第３層間絶縁膜７を含む積層体が万遍なく形成されていることになり、画像表示領域の上下の辺におけるシール領域における第３層間絶縁膜７の表面の高さと、画像表示領域の左右の辺における第３層間絶縁膜７の表面の高さとは一致するので、シール領域全体における各種薄膜を含めた両基板間のギャップのバラツキを抑えることが可能となる。従って、例えば、シール材中に所定外径をもつギャップ材を混入して液晶セルのギャップを制御する場合に、ギャップ制御をより正確且つ良好に行うことが可能となる。特にこのように構成すると、シール領域下においてギャップ材による応力を受けて引き出し配線３０１又は４０２が断線しても、或いは、ＴＦＴアレイ基板１０に垂直な方向にＡｌ膜が導電層が第２層間絶縁膜４を破ってポリシリコン膜にショートしても配線不良とならないで済むので有利である。
【００７３】
尚、このようなギャップ制御の目的を重視するのであれば（即ち、引き出し配線の３０１の抵抗が駆動周波数等との関係で十分に低い場合には）、図１０に示したように引き出し配線３０１ｂに対し第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を電気的接続するのを止めて、これらの第２導電膜１１６ａ'及び第３導電膜１１６ｂ'を専ら膜厚均等化用のダミー配線として構成してもよい。
【００７４】
本実施の形態では図７に示すように、シール領域において、引き出し配線３０１は、ストライプ状の平面パターンを備えており、夫々幅Ｌを有して相隣接する配線間に配線間隔Ｓに対応する光透過用の隙間が設けられている。従って、後述の液晶装置の製造プロセスにおいて、光硬化性樹脂からなるシール材５２を用いた場合に、ＴＦＴアレイ基板１０を介して光を入射すれば、この積層構造における光透過用の隙間を通ってシール材５２に光を十分に照射することが出来る。従って、光硬化性樹脂からなるシール材５２を、両方の基板の側からの光により良好に光硬化させることが出来る。特に、このように光硬化できれば、熱硬化の場合と比べて余分な熱を液晶装置に与えなくて済むので、液晶装置の各構成要素の熱劣化を防いだり、熱歪みによる装置欠陥の発生を防いだり出来るので有利である。また、光照射の時間が少なくて済むため、配向膜１６及び２２（図３参照）にダメージを与えることがない。従って、液晶のティルト角が高いまま維持されるので、液晶の配向不良（ディスクリネーション）による画質劣化を防ぐことが出来る。
【００７５】
また、図６及び図７において、周辺見切りとしての第３遮光膜５３下には画像表示領域を構成する画素と同一構成を持つダミー画素が形成されている。液晶の配向不良領域等を隠すように設けられた第３遮光膜５３下に表示用の画素を構成する必要は無いが、画像表示領域の縁付近の画素の特性安定化のために、このように画像表示領域の縁よりも外に所定幅だけダミー画素が設けられる。
【００７６】
尚、第１遮光膜１１ａは、図２及び図６に示したように、第３遮光膜５３内の画像表示領域において、走査線３ａと重なるように引き回されており、画像表示領域の外側では、省スペース化等のために第３遮光膜５３の下部を遮光膜配線として通過した後、コンタクトホールを介して走査線駆動回路の負電源（定電位線）に接続されている。
【００７７】
以上説明したように本実施の形態では、画像信号線やサンプリング回路駆動信号線用のポリシリコン膜からなる中継配線上に、高融点金属等８０を島状に形成した構成としたが、この構造の中継配線の適用箇所は、これらの画像信号線やサンプリング回路駆動信号線に限られない。例えば、データ線駆動回路、走査線駆動回路、サンプリング回路等の周辺回路内において、Ａｌ膜からなる配線同士が交差する箇所に層間絶縁膜を介して形成されるポリシリコン膜からなる中継配線などの、周辺回路内の任意の中継配線、高融点金属等８０を島状に形成した構成とすることが、上述の実施の形態の場合と同様に可能である。特に、データ線駆動回路や走査線駆動回路用の中継配線の低抵抗化は、それらの回路を構成するシフトレジスタの遅延を防ぐことによる駆動の高速化を図ることができ、サンプリング回路やプリチャージ回路用の中継配線の低抵抗化は、サンプリング回路駆動信号やプリチャージ回路駆動信号のなまりを抑えることができ、画像信号の良好な書込みが可能となり、最終的には画質向上を図れる。
【００７８】
また、各種引き出し配線を二重配線化するためのポリシリコン膜からなる配線上に、高融点金属等８０を島状に形成した構成としたが、この構造の配線の適用箇所は、上述の実施の形態の場合に限られない。
【００７９】
（液晶装置の製造プロセス）
次に、以上のような構成を持つ液晶装置の実施の形態の製造プロセスについて、図１１から図１４を参照して説明する。図１１及び図１２は、各工程におけるＴＦＴアレイ基板側の各層を、図６と同様に図４のＢ−Ｂ'断面に対応させて示す工程図であり、図１３及び図１４は、各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ'断面に対応させて示す工程図である。尚、Ｂ−Ｂ断面における製造プロセスとＣ−Ｃ'断面における製造プロセスとは基本的に同時に並行して行われるものであるので、以下の説明も両プロセスについて並列に行う。
【００８０】
図１１及び図１３の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００８１】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚の遮光膜１１を形成する。
【００８２】
続いて、図１１及び図１３の工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより画素ＴＦＴ遮光用の第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００８３】
次に図１１及び図１３の工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約５０００〜２００００オングストロームとする。
【００８４】
次に図１１及び図１３の工程（４）に示すように、第１層間絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。
【００８５】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００８６】
次に図１１及び図１３の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特に走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００８７】
次に図１３の工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用の絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜２の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つ容量形成用のゲート絶縁膜２を形成してもよい。
【００８８】
尚、工程（６）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【００８９】
次に図１１及び図１３の工程（７）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００９０】
次に、図１３の工程（８）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。
【００９１】
同時に図１１の工程（８）に示すように、図６及び図７に示した如き所定パターンの中継配線１１６ａを構成する第２導電膜１１６ａ及び１１６ａ'を形成する。
【００９２】
次に図１１及び図１３の工程（９）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント１７を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ'となる。このドーパント１７のドープにより、容量線３ｂ及び走査線３ａ並びにポリシリコン膜３ｃ（即ち、中継配線１１６ａ）も低抵抗化される。
【００９３】
続いて、図１１及び図１３の工程（１０）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層１８を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント１７'高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパントを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。このドーパント１７'のドープにより、容量線３ｂ及び走査線３ａ並びに中継配線１１６を構成する第２導電膜１１６ａ及び１１６ａ'も更に低抵抗化される。
【００９４】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。このように、本実施の形態において画素スイッチング用ＴＦＴ３０はポリシリコンＴＦＴであるので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【００９５】
次に図１２及び図１４の工程（１１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'を覆うように、例えば、スパッタ法を用いて、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等からなる高融点金属膜（図示せず）を、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚で形成し、その後この高融点金属膜を、レジストマスクを介してエッチングして、走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'上に島状の高融点金属等８０を形成する。
【００９６】
次に図１２及び図１４の工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａ及び容量線３ｂ並びに第２導電膜１１６ａ及び１１６ａ'を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５０００〜１５０００オングストロームが好ましい。
【００９７】
次に図１２及び図１４の工程（１４）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、中継配線１１６ａと引き出し配線３０１ｂを電気的接続するためのコンタクトホール３０５ｂ、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホール等も、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール５及び３０５ｂ等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホールをテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００９８】
次に図１２及び図１４の工程（１４）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積し、更に工程（１５）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ並びに画像信号線１１５及び引き出し配線３０１ｂを形成する。
【００９９】
次に図１２及び図１４の工程（１６）に示すように、データ線６ａ並びに画像信号線１１５等の上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５０００〜１５０００オングストロームが好ましい。
【０１００】
次に図１４の工程（１７）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１０１】
次に図１２及び図１４の工程（１８）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００の厚さに堆積し、更に図１２及び図１４の工程（１９）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１０２】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
【０１０３】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び第３遮光膜５３（図６及び図７参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、第２遮光膜２３及び第３遮光膜５３は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１０４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【０１０５】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０６】
（液晶装置の全体構成）
以上のように構成された液晶装置の各の実施の形態の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１６は、対向基板２０を含めて示す図１６のＨ−Ｈ'断面図である。
【０１０７】
図１５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０８】
以上図１から図１６を参照して説明した実施の形態における液晶装置のＴＦＴアレイ基板１０上には更に、画像信号のデータ線６ａへの書込み負荷軽減のために各データ線６ａについて画像信号に先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路を形成してもよいし、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路の一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０９】
以上説明した実施の形態における液晶装置は、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１１０】
以上説明した実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１１１】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はプレーナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、実施の形態は有効である。
【０１１２】
（電子機器）
次に、以上詳細に説明した電気光学装置を備えた電子機器の実施の形態について図１７から図１９を参照して説明する。
【０１１３】
先ず図１７に、このように電気光学装置の一例として液晶装置１００を備えた電子機器の概略構成を示す。
【０１１４】
図１７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載し６もよい。
【０１１５】
次に図１８から図１９に、このように構成された電子機器の具体例を各々示す。
【０１１６】
図１８は電子機器の一例たる液晶プロジェクタ１１００を示す。この液晶プロジェクタ１１００には、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いられている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１７】
図１９は電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００を示す。上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１８】
以上図１８から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１７に示した電子機器の例として挙げられる。
【０１１９】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】液晶装置の実施の形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路並びに周辺回路を含む液晶装置のブロック図である。
【図２】液晶装置の実施の形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ'断面図である。
【図４】走査線及び容量線上に島状に形成された高融点金属等を説明するための部分平面図である。
【図５】走査線又は容量線上に島状に形成された高融点金属等を説明するための部分側面図である。
【図６】周辺配線が設けられたＴＦＴアレイ基板の部分平面図である。
【図７】図６の中継配線及び引き出し配線部を拡大して示す拡大平面図である。
【図８】図６及び図７のＢ−Ｂ'断面図である。
【図９】図７のＤ−Ｄ'断面におけるサンプリング回路駆動信号線用の中継配線の態様を示す断面図である。
【図１０】図６及び図７のＢ−Ｂ'断面における変形態様を示す断面図である。
【図１１】液晶装置の実施の形態の製造プロセスを、図８に対応する部分について順を追って示す工程図（その１）である。
【図１２】液晶装置の実施の形態の製造プロセスを、図８に対応する部分について順を追って示す工程図（その２）である。
【図１３】液晶装置の実施の形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その１）である。
【図１４】液晶装置の実施の形態の製造プロセスを、図３に対応する部分について順を追って示す工程図（その２）である。
【図１５】液晶装置の実施の形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１６】図１５のＨ−Ｈ'断面図である。
【図１７】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１８】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１９】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ'…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線
３ｂ…容量線（第２蓄積容量電極）
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線（ソース電極）
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
８０…高融点金属等
１０１…データ線駆動回路
１０３…サンプリング回路
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１５…画像信号線
１１６…中継配線
３０１、３０１ａ、３０１ｂ…引き出し配線[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field such as an active matrix driving type liquid crystal device driven by a thin film transistor (hereinafter, appropriately referred to as TFT) and a manufacturing method thereof, and in particular, a liquid crystal device including a wiring made of a polysilicon thin film. Belongs to a technical field such as an electro-optical device and a manufacturing method thereof.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a liquid crystal device, a large number of data lines, scanning lines, and capacitor lines are wired in an image display area facing a liquid crystal on a TFT array substrate that is one of a pair of substrates that sandwich liquid crystal. . Further, in a liquid crystal device with a built-in peripheral circuit, peripheral circuits such as a data line driving circuit, a scanning line driving circuit, and a sampling circuit are formed on the TFT array substrate. These peripheral circuits have the same structure as TFTs (hereinafter appropriately referred to as pixel TFTs) for switching control of image signals provided in each pixel portion and applied to each pixel electrode from the viewpoint of manufacturing efficiency and the like. Generally, it is formed by the manufacturing process used. In addition, input / output wirings of peripheral circuits are wired in a seal region that is outside the image display region and faces a seal material for enclosing liquid crystal, and in a peripheral region located outside the seal region. More specifically, a data line, a scanning line, a lead-out line from the capacitor line, and the like are provided under the seal area as input / output wirings of the peripheral circuit, and image signal lines and control signals connected to the external input terminals. Lines, power supply lines, clock signal lines, and the like are provided in the peripheral region.
[0003]
In particular, in a liquid crystal device having a sampling circuit as a peripheral circuit, when an image signal is supplied to an image signal line via an external input terminal, the sampling circuit driving signal output at a predetermined timing from the data line driving circuit Each sampling switch is configured to sample the image signal for each data line.
[0004]
Here, it is desirable that the data line, the scanning line, and the capacitor line have a low resistance in order to prevent image quality deterioration from being caused according to the electrical resistance of the wiring and the magnitude of the time constant. For this reason, the data line is usually formed from a metal thin film such as aluminum. On the other hand, a technique for forming a scanning line or the like from a metal thin film or a metal silicide thin film has not been put into practical use for reasons such as film peeling at the scanning line in a high-temperature process after the formation of the scanning line. Scan lines and capacitor lines are usually formed from a polysilicon thin film. The resistance of the wiring made of this polysilicon thin film is, for example, about 200 times the resistance of the wiring made of a metal thin film, and the time constant is about the same. Therefore, it is particularly desirable to reduce the electrical resistance of the scanning line and the capacitance line made of the polysilicon thin film.
[0005]
Similarly, since the image signal line is a signal line that supplies the image signal itself that defines the liquid crystal applied voltage, it is extremely important for the image signal line to have low electrical resistance and time constant in order to prevent image quality deterioration. Therefore, the image signal line is formed from a metal thin film such as aluminum which has the lowest resistance among the thin films in the TFT active matrix type liquid crystal device and is usually used to form the data lines.
[0006]
In a liquid crystal device with a built-in peripheral circuit, if there is one image signal line, it is at the same layer level on the substrate from the external input terminal provided at the end of the substrate to each sampling switch of the sampling circuit (that is, It is possible to wire with a metal thin film (formed by the same process). However, for example, when an image signal phase-expanded to correspond to high-frequency driving in a liquid crystal device requires a plurality of image signal lines according to the number of phase expansions, or an image signal line for each color for RGB color image signals. When a plurality of lines are required, at least one image signal line must be crossed with another image signal line somewhere before reaching each sampling switch. That is, it is impossible to wire all of the plurality of image signal lines using only the metal thin film at the same layer level. For this reason, the metal thin film is dealt with by using a polysilicon film at a different layer level as an intermediate wiring via an interlayer insulating film. More specifically, at a crossing point, one wiring is configured as a first wiring portion (main wiring) made of a metal thin film. And the wiring which consists of a metal thin film through the contact hole opened before and behind the crossing part so that the other wiring may cross | intersect below or on the 1st wiring part three-dimensionally via an interlayer insulation film A second wiring portion (relay wiring) made of a polysilicon thin film electrically connected to the portion is configured. Thus, if only the intersecting portion is a relay wiring made of a polysilicon thin film and the other portion is a main wiring made of a metal thin film relayed by the relay wiring, the length of the relay wiring made of the polysilicon thin film is Since it is very short, an increase in the resistance and time constant of the entire image signal line due to the presence of the relay wiring made of the polysilicon thin film hardly poses a practical problem.
[0007]
[Problems to be solved by the invention]
As described above, since the electrical resistance of the scanning line and the capacitance line made of the polysilicon thin film is higher than that of the wiring made of the metal thin film, it is particularly desired to reduce the electrical resistance.
[0008]
In addition, under the recent general demand for image quality improvement, the driving frequency of liquid crystal devices such as the so-called XGA method, SXGA method, and EWS method has been increasing, and accordingly, the number of phase deployments is, for example, 24 phases. There are quite a number of developments. However, when a large number of phases are developed in this way, the number of image signal lines arranged in parallel increases as a matter of course, and the length of the relay wiring using the polysilicon thin film is increased accordingly. Here, since the wiring resistance is increased in proportion to the length, the wiring resistance of the relay wiring is increased. As a result, the resistance and time constant of the image signal line are increased, which causes deterioration in image quality. become. For example, when the resistance or time constant of the image signal line increases, the potential fluctuation of the image signal is caused by an increase in coupling capacitance, or the image signal for the previous line (column) is written to the next line (column). There is a problem that ghost and crosstalk occur rarely.
[0009]
Further, if the relay wiring in the seal region and the peripheral region is separately formed from a metal thin film that is not used in the pixel portion, the manufacturing efficiency in the manufacturing process using the planar technology is reduced, resulting in an increase in cost. The basic advantage of a liquid crystal device with a built-in peripheral circuit may be lost.
[0010]
The present invention has been made in view of the above-described problems. In an electro-optical device having a wiring made of a polysilicon thin film, the electric resistance of the wiring made of the polysilicon thin film can be reduced, and high-quality image display is possible. It is an object of the present invention to provide a simple electro-optical device and a manufacturing method thereof.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problem, the first electro-optical device of the present invention has an electro-optical material sandwiched between a pair of substrates, and is arranged in a matrix on one of the pair of substrates. A plurality of pixel electrodes; a plurality of thin film transistors that respectively drive the plurality of pixel electrodes; and a plurality of data lines and a plurality of scanning lines that are respectively connected to the plurality of thin film transistors and intersect each other, and a silicon thin film A film made of a conductive refractory metal or a metal silicide thereof is provided in a plurality of island shapes on a wiring made of
In order to solve the above problems, the electro-optical device of the present invention includes an electro-optical material sandwiched between a pair of substrates, and a plurality of substrates arranged in a matrix on one of the pair of substrates. Pixel electrodes, a plurality of thin film transistors that respectively drive the plurality of pixel electrodes, a plurality of data lines and a plurality of scanning lines that are respectively connected to the plurality of thin film transistors and intersect each other, and at least the image signal is transmitted to the data lines A plurality of island-like regions each including a peripheral circuit for supplying a conductive film, a relay wiring portion made of a polysilicon film, and a film made of a conductive refractory metal or a metal silicide thereof on the relay wiring portion. A main wiring comprising a peripheral wiring for supplying a predetermined type of signal to the peripheral circuit, and a first conductive film constituting the data line provided on the peripheral wiring through an interlayer insulating film. It includes a line portion,
A contact hole for electrically connecting the main wiring portion and the relay wiring portion is provided in the interlayer insulating film in the island region.
In order to solve the above-described problem, the electro-optical device manufacturing method of the present invention includes an electro-optical material sandwiched between a pair of substrates, and is arranged in a matrix on one of the pair of substrates. And a plurality of thin film transistors that respectively drive the plurality of pixel electrodes, and a plurality of data lines and a plurality of scanning lines that are connected to the plurality of thin film transistors and intersect each other. In the manufacturing method of the device, a step of providing a film made of a conductive refractory metal or a metal silicide thereof as a plurality of island regions on a wiring made of a polysilicon film, and a film made of the refractory metal or the metal silicide thereof And a step of forming a contact hole in the interlayer insulating film in the island-like region.
[0012]
According to the first electro-optical device of the present invention, a wiring made of a silicon thin film and a base film are provided on a wiring made of a silicon thin film by providing a film made of a conductive refractory metal or a metal silicide thereof in an island shape. It is possible to relieve stress and reduce the resistance of the wiring. If a film of a refractory metal or the like is continuously formed on the entire surface of the wiring instead of an island shape, the adhesion of the refractory metal or the like is poor.
[0013]
In one aspect of the first electro-optical device of the present invention, a storage capacitor connected to the pixel electrode and a capacitor line of the storage capacitor are further provided, and the scanning line and the capacitor line are made of a polysilicon thin film. A film made of a conductive refractory metal or a metal silicide thereof is provided in an island shape on at least one of the scanning line and the capacitor line made of the polysilicon thin film.
[0014]
According to this aspect, it is possible to reduce the resistance of the scanning line and the capacitance line made of the polysilicon thin film. Note that it is preferable to form a film of a refractory metal or the like in an island shape on both the scanning line and the capacitor line. In the case of an electro-optical device having a data line made of a polysilicon thin film, it goes without saying that a film made of a refractory metal or the like can be provided in an island shape on the data line.
[0015]
In order to solve the above-described problem, the second electro-optical device of the present invention has an electro-optical material sandwiched between a pair of substrates, and is arranged in a matrix on one of the pair of substrates. A plurality of pixel electrodes, a plurality of thin film transistors that respectively drive the plurality of pixel electrodes, a plurality of data lines and a plurality of scanning lines that are connected to the plurality of thin film transistors and intersect each other, and at least an image on the data lines A peripheral circuit for supplying a signal; and a peripheral wiring for inputting and outputting a predetermined type of signal including the image signal to the peripheral circuit, and the peripheral wiring constitutes the data line It has a main wiring portion made of the first conductive film and a relay wiring portion made of the second conductive film constituting the scanning line, and has a conductive high melting point on the relay wiring portion made of the second conductive film. Metal or its metal It is provided in an island shape a film made of Risaido.
[0016]
According to the second electro-optical device of the present invention, peripheral circuits such as a sampling circuit and a data line driving circuit are provided on one substrate, and the electro-optical device is a peripheral circuit built-in type. Yes. The peripheral wiring includes a main wiring portion made of a first conductive film (for example, a metal thin film forming a data line such as aluminum) constituting a data line, and a second conductive film (polysilicon thin film) forming a scanning line. And a relay wiring portion made of Here, when a film made of a conductive refractory metal or a metal silicide thereof is provided in an island shape on the relay wiring portion made of the second conductive film (polysilicon thin film), the second conductive film (polysilicon thin film). It is possible to reduce the resistance of the relay wiring made of and to reduce the resistance in the peripheral wiring.
[0017]
As a result, various signals such as image signals in the peripheral circuit are input / output by the low-resistance peripheral wiring, so the drive frequency of the electro-optical device is increased, the number of phase expansions and the number of image signals input in parallel However, potential fluctuation, ghost, crosstalk, etc. due to capacitive coupling in the peripheral wiring such as the image signal line as in the conventional example described above can be reduced, and high-quality image display can be performed.
[0018]
Of the plurality of thin film layers constituting the electro-optical device, other than the first conductive film (metal thin film) constituting the data line and the second conductive film (polysilicon thin film) constituting the scanning line, Needless to say, when a metal thin film or another polysilicon thin film exists, these other thin films can be used as the first conductive film or the second conductive film.
[0019]
In one aspect of the first and second electro-optical devices of the present invention, the conductive refractory metal or its metal silicide may be W (tungsten), Ti (titanium), Cr (chromium), or Ta (tantalum). A metal simple substance or alloy containing at least one of Mo (molybdenum) and Pb (lead) or a metal silicide thereof is used.
[0020]
These refractory metals and their metal silicides are particularly suitable for reducing the stress between the wiring composed of the polysilicon thin film and the underlying film and reducing the resistance of the wiring.
[0021]
In order to solve the above-described problem, the first electro-optical device manufacturing method of the present invention includes an electro-optical material sandwiched between a pair of substrates, and a matrix is formed on one of the pair of substrates. A plurality of arranged pixel electrodes, a plurality of thin film transistors respectively driving the plurality of pixel electrodes, a plurality of data lines and a plurality of scanning lines respectively connected to the plurality of thin film transistors and intersecting with each other; and the pixel electrodes In a method of manufacturing an electro-optical device including a storage capacitor connected to a storage capacitor and a capacitor line of the storage capacitor, a film made of a conductive refractory metal or a metal silicide thereof is formed on a wiring made of a polysilicon thin film. A step of providing in a shape.
[0022]
According to the first method for manufacturing an electro-optical device of the present invention, a conductive refractory metal or a metal thereof on a wiring made of a polysilicon thin film (for example, a scanning line, a capacitance line, a peripheral relay wiring, etc.) A film made of silicide can be provided in an island shape. In this case, after simultaneously forming the scanning line, the capacitor line and the peripheral relay wiring on the same layer from the polysilicon thin film, a film made of a conductive high melting point metal or its metal silicide is formed in an island shape on these wirings. It can be provided simultaneously. Alternatively, an increase in the number of steps can be avoided by forming a polysilicon thin film and a conductive refractory metal or a film made of a metal silicide thereof and then patterning the laminated film simultaneously.
[0023]
The electronic apparatus of the present invention includes the electro-optical device of the present invention. Therefore, it is possible to realize various electronic devices including an electro-optical device that can display images with high production efficiency and high quality.
[0024]
The semiconductor device of the present invention includes at least a wiring made of a polysilicon thin film, and a film made of a conductive high melting point metal or a metal silicide thereof is provided in an island shape on the wiring made of the polysilicon thin film.
[0025]
According to the semiconductor device of the present invention, a film made of a conductive refractory metal or a metal silicide thereof is provided in an island shape on a wiring made of a polysilicon thin film, whereby the wiring made of the polysilicon thin film and the base film are formed. It is possible to relieve stress and simultaneously reduce the resistance of the wiring.
[0026]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiment of the present invention, a liquid crystal device will be described as an example of an electro-optical device.
[0028]
(Configuration and operation of liquid crystal device)
The configuration and operation of the embodiment of the liquid crystal device according to the present invention will be described with reference to FIGS.
[0029]
First, the circuit configuration of the liquid crystal device will be described with reference to the block diagram of FIG.
[0030]
FIG. 1 shows an equivalent circuit such as various elements and wiring in a plurality of pixels formed in a matrix configuration on the TFT array substrate of the liquid crystal device, and a peripheral circuit located around the image display area. Yes.
[0031]
In FIG. 1, a plurality of pixels formed in a matrix form that constitutes an image display area of the liquid crystal device according to the present embodiment has a plurality of TFTs 30 for controlling the pixel electrodes 9a formed in a matrix form. Is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data line 6a may be supplied line-sequentially in this order. However, in the present embodiment, the image signals S1, S2,. , N is a natural number equal to or greater than 2), and is configured to be supplied from N image signal lines 115 to N data lines 6a adjacent to each other for each group.
[0032]
Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. Write at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as the electro-optical material via the pixel electrode 9a is transferred between the counter electrode (described later) formed on the counter substrate (described later). Hold for a certain period. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. Through the liquid crystal device as a whole, light having a contrast according to the image signal is emitted. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the holding characteristics are further improved, and a liquid crystal device with a high contrast ratio can be realized. As a method of forming the storage capacitor 70, it goes without saying that the capacitor line 3b, which is a wiring for forming a capacitor, may be provided, or a capacitor may be formed between the scanning line 3a in the previous stage. Yes.
[0033]
Particularly in this embodiment, W (tungsten), Ti (titanium), Cr (chromium), Ta (tantalum), Mo formed in an island shape on the scanning line 3a and the capacitor line 3b as described later in detail. (1) Molybdenum and Pb (lead) containing at least one metal or alloy, or these metal silicides (hereinafter referred to as refractory metal, etc.) to reduce the resistance of these wirings, The image quality of the liquid crystal device is improved.
[0034]
In FIG. 1, the liquid crystal device includes a data line for driving a data line 6a as an example of a peripheral circuit around an image display area on the TFT array substrate on which the data line 6a, the scanning line 3a, etc. are formed as described above. A driving circuit 101, a scanning line driving circuit 104 that drives the scanning line 3a, and a sampling circuit 103 that samples an image signal are provided. Further, N image signal lines 115 for supplying N-phase developed image signals S1, S2,..., Sn as described above from an external input terminal are provided around the image display area as an example of peripheral wiring. Wired.
[0035]
The image signal lines 115 are supplied with image signals S1, S2,..., Sn developed in N phases via an external input terminal from a control circuit (not shown). As the number of phase expansions (N), for example, three-phase expansion and six-phase expansion are sufficient if the sampling capability of the sampling circuit 103 is relatively high, and 12-phase expansion is possible if the sampling capability is relatively low. , 24-phase development and the like are preferable.
[0036]
In this embodiment, in particular, as will be described in detail later, the length becomes longer according to the number of phase expansions (N), that is, the number (N) of the image signal lines 115 (from each image signal line 115 closer to the image display area). The lower resistance of the wiring portion crossing the lower part of the other image signal lines 115 in FIG. 5 is achieved by an refractory metal or the like formed in an island shape. Thus, the number of phase expansion (N) (number of image signal lines 115) can be increased while suppressing the image quality, and the driving frequency of the liquid crystal device can be increased without degrading the image quality. It should be noted that the number of phase expansion (N) is a multiple of 3 because the color image signal is composed of signals related to three colors (red, blue, yellow), such as NTSC display or PAL display. This is preferable for simplifying the control and the circuit when the video is displayed.
[0037]
Even if the phase development as described above is not performed, when a plurality of image signal lines are provided as in the case of RGB color image signals, the low-resistance relay wiring in the present embodiment described below, etc. The structure according to is effective. A serial-parallel conversion circuit can be used instead of the phase expansion circuit.
[0038]
Furthermore, in this embodiment, as described in detail later, it is possible to reduce the resistance of the sampling circuit drive signal line 114 from the data line drive circuit 101 to the sampling circuit 103.
[0039]
The data line driving circuit 101 configures the sampling circuit 103 with the sampling circuit driving signal via the sampling circuit driving signal line 114 as the scanning line driving circuit 104 sequentially sends the gate voltage to the scanning line 3a in a pulse manner. Is supplied to the control terminal of each sampling switch 103a. The sampling circuit 103 samples the image signal on the image signal line 115 according to the sampling circuit drive signal and supplies the sampled image signal to the data line 6a.
[0040]
Each sampling switch 103a constituting the sampling circuit 103 is preferably configured from an n-channel type, a p-channel type, a complementary type, etc. that can be manufactured by the same manufacturing process as the TFT 30 in the pixel portion from the viewpoint of manufacturing efficiency. Is done.
[0041]
Next, the configuration of the pixel portion in the image display area of the liquid crystal device will be described with reference to FIGS. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films, and the like are formed. FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. It is. In FIG. 3, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
[0042]
In FIG. 2, on the TFT array substrate of the liquid crystal device, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix, and the vertical and horizontal boundaries of the pixel electrodes 9a are provided. A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along each line. The data line 6a is electrically connected to a later-described source region of the semiconductor layer 1a such as a polysilicon film through the contact hole 5, and the pixel electrode 9a is later-described in the semiconductor layer 1a through the contact hole 8. Is electrically connected to the drain region. A scanning line 3a is arranged so as to face a channel region described later in the semiconductor layer 1a. A first light-shielding film 11a in the pixel portion is provided in a region indicated by a diagonal line rising to the right in the drawing. That is, the first light-shielding film 11a is provided at a position in the pixel portion so as to cover the TFT including the channel region of the semiconductor layer 1a when viewed from the TFT array substrate side. If the first light shielding film 11a covers the channel region of the semiconductor layer 1a, the function of preventing light leakage in the pixel TFT is exhibited, but a wiring function for setting the first light shielding film 11a to a constant potential is provided. For this reason, the first light shielding film 11a is provided in a striped pattern along the scanning line 3a for the purpose of defining an opening region of the pixel portion (that is, a region through which light is transmitted).
[0043]
Particularly in the present embodiment, as shown in FIG. 4, the resistance of these wirings is reduced by refractory metal or the like 80 formed in an island shape on the scanning lines 3a and the capacitor lines 3b.
[0044]
As shown in FIG. 3, the liquid crystal device includes a TFT array substrate 10 that constitutes an example of one transparent substrate, and a counter substrate 20 that constitutes an example of the other transparent substrate disposed opposite thereto. Yes. The TFT array substrate 10 is made of, for example, a quartz substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of, for example, a transparent conductive thin film such as an ITO film (indium tin oxide film). The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0045]
On the other hand, the counter substrate 20 is provided with a counter electrode (common electrode) 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 20. ing. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0046]
As shown in FIG. 3, the TFT array substrate 10 is provided with a pixel switching TFT 30 that controls switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a.
[0047]
As shown in FIG. 3, the counter substrate 20 is further provided with a second light shielding film 23 in a region other than the opening region of each pixel. For this reason, incident light does not enter the channel region 1a ′ or the LDD (Lightly Doped Drain) regions 1b and 1c of the semiconductor layer 1a of the pixel switching TFT 30 from the counter substrate 20 side. Furthermore, the second light-shielding film 23 has functions such as improving contrast and preventing color mixture of color materials.
[0048]
Between the TFT array substrate 10 and the counter substrate 20, which are configured in this way and arranged so that the pixel electrode 9 a and the counter electrode 21 face each other, a seal material 52 described later (FIGS. 6, 7 and 15). The liquid crystal is sealed in the space surrounded by (see FIG. 16), and the liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 (see FIG. 3) in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material 52 is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the two substrates 10 and 20 around them, and is used for setting the distance between the two substrates to a predetermined value. Spacers such as glass fiber or glass beads are mixed.
[0049]
As shown in FIG. 3, first light-shielding films 11 a are respectively provided between the TFT array substrate 10 and the pixel switching TFTs 30 at positions facing the pixel switching TFTs 30. The first light-shielding film 11a is preferably made of a single metal, an alloy, a metal silicide, or the like containing at least one of Ti, Cr, W, Ta, Mo, and Pb, which are preferably opaque high melting point metals. If comprised from such a material, the 1st light shielding film 11a will not be destroyed or melt | dissolved by the high temperature process in the formation process of the pixel switching TFT30 performed after the formation process of the 1st light shielding film 11a on the TFT array substrate 10 You can Since the first light shielding film 11a is formed, it is possible to prevent the return light from the TFT array substrate 10 from entering the channel region 1a ′ and the LDD regions 1b and 1c of the pixel switching TFT 30 in advance. The characteristics of the pixel switching TFT 30 are not deteriorated by the generation of the photocurrent.
[0050]
Further, a first interlayer insulating film 12 is provided between the first light shielding film 11 a and the plurality of pixel switching TFTs 30. The first interlayer insulating film 12 is provided to electrically insulate the semiconductor layer 1a constituting the pixel switching TFT 30 from the first light shielding film 11a. Further, the first interlayer insulating film 12 has a function as a base film for the pixel switching TFT 30 by being formed on the entire surface of the TFT array substrate 10. That is, the TFT array substrate 10 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 and dirt remaining after cleaning. The first interlayer insulating film 12 is made of, for example, highly insulating glass such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or a silicon oxide film, It consists of a silicon nitride film or the like. The first interlayer insulating film 12 can also prevent the first light shielding film 11a from contaminating the pixel switching TFT 30 and the like.
[0051]
In the present embodiment, the gate insulating film 2 provided between the gate electrode 3a and the semiconductor layer 1a is used as a dielectric film extending from a position facing the gate electrode 3a, and the semiconductor film 1a is extended. The storage capacitor 70 is configured by using the first storage capacitor electrode 1f and a part of the capacitor line 3b opposite to the first storage capacitor electrode 1f as a second storage capacitor electrode. More specifically, the high-concentration drain region 1e of the semiconductor layer 1a extends below the data line 6a and the scanning line 3a, and an insulating film is formed on the capacitor line 3b that extends along the data line 6a and the scanning line 3a. The first storage capacitor electrode 1f is disposed so as to be opposed to each other. In particular, since the insulating film 2 as a dielectric of the storage capacitor 70 is nothing but the gate insulating film 2 of the TFT 30 formed on the polysilicon film by high-temperature oxidation, it can be made a thin and high withstand voltage insulating film. The capacitor 70 can be configured as a large capacity storage capacitor with a relatively small area.
[0052]
Particularly in this embodiment, as shown in FIG. 5, the resistance of these wirings is reduced by refractory metal or the like 80 formed in an island shape on the wirings constituting the scanning lines 3a and the capacitor lines 3b. Therefore, the image quality of the liquid crystal device can be improved.
[0053]
In FIG. 3, a pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and a channel region 1a of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a (gate electrode) and the scanning line 3a. ', The gate insulating film 2 that insulates the scanning line 3a and the semiconductor layer 1a, the data line 6a (source electrode), the low concentration source region (source side LDD region) 1b and the low concentration drain region (drain side LDD) of the semiconductor layer 1a. Region) 1c, a high concentration source region 1d of the semiconductor layer 1a, and a high concentration drain region 1e. A corresponding one of the plurality of pixel electrodes 9a is connected to the high concentration drain region 1e. As will be described later, the source regions 1b and 1d and the drain regions 1c and 1e are doped with n-type or p-type dopants with a predetermined concentration depending on whether an n-type or p-type channel is formed in the semiconductor layer 1a. It is formed by doping. An n-type channel TFT has an advantage of high operating speed, and is often used as a pixel switching TFT 30 which is a pixel switching element. In the present embodiment, the data line 6a is composed of a light-shielding thin film such as a metal film such as Al or an alloy film such as metal silicide. A second interlayer insulating film 4 is formed on the scanning line 3a, the gate insulating film 2 and the first interlayer insulating film 12, and the second interlayer insulating film 4 and the gate insulating film 2 have a high concentration source. A contact hole 5 leading to the region 1d and a contact hole 8 leading to the high concentration drain region 1e are formed. The data line 6a is electrically connected to the high concentration source region 1d through the contact hole 5 to the high concentration source region 1d. Furthermore, on the data line 6a and the second interlayer insulating film 4, a third interlayer insulating film 7 in which a contact hole 8 to the high concentration drain region 1e is formed is formed. The pixel electrode 9a is electrically connected to the high concentration drain region 1e through the contact hole 8 to the high concentration drain region 1e. The above-described pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 thus configured.
[0054]
The pixel switching TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into the low concentration source region 1b and the low concentration drain region 1c, and the gate electrode 3a is masked. Alternatively, a self-aligned TFT in which impurity ions are implanted at a high concentration to form high concentration source and drain regions in a self-aligning manner may be used.
[0055]
In this embodiment, a single gate structure is employed in which only one gate electrode (scanning line 3a) of the pixel switching TFT 30 is arranged between the source-drain regions 1d and 1e. An electrode may be arranged. At this time, the same signal is applied to each gate electrode. Thus, if a TFT is constituted by a dual gate (double gate) or a triple gate or more, a leakage current between the channel and the source-drain region junction can be prevented, and the current at the time of off can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-current can be further reduced and a stable switching element can be obtained.
[0056]
Here, generally, in the polysilicon layers such as the channel region 1a ′, the low concentration source region 1b, and the low concentration drain region 1c of the semiconductor layer 1a, a photocurrent is generated due to the photoelectric conversion effect of the polysilicon when light enters. However, in this embodiment, since the data line 6a is formed of a light-shielding metal thin film such as Al so that the scanning line 3a overlaps from above, at least the semiconductor Incident light can be effectively prevented from entering the channel region 1a ′ and the LDD regions 1b and 1c of the layer 1a. Further, as described above, since the first light shielding film 11a is provided below the pixel switching TFT 30, the incident of return light to at least the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a. Can be effectively prevented.
[0057]
In the present embodiment, in particular, the light shielding film 11a is electrically connected to a constant potential source, and the first light shielding film 11a is set to a constant potential. Therefore, the potential fluctuation of the first light shielding film 11a does not adversely affect the pixel switching TFT 30 disposed opposite to the first light shielding film 11a. In this case, as the constant potential source, a constant potential source such as a negative power source or a positive power source supplied to a peripheral circuit (for example, a scanning line driving circuit, a data line driving circuit, a sampling circuit, or the like) for driving the liquid crystal device. In this embodiment, the first light-shielding film 11a is connected to the negative power source of the scanning line driving circuit. In this way, if the power source such as a peripheral circuit is used, the first light-shielding film 11a can be set to a constant potential without providing a dedicated potential wiring or an external input terminal. When the first interlayer insulating film 12 is sufficiently thick, the first light shielding film may be formed in an island shape for each pixel unit so as to be electrically floating.
[0058]
Next, input / output wirings or peripheral wirings in the peripheral circuit of the liquid crystal device will be described with reference to FIGS.
[0059]
6 is a partial plan view of a TFT array substrate provided with peripheral wiring, FIG. 7 is an enlarged plan view showing the relay wiring and lead-out wiring portion of FIG. 6 in an enlarged manner, and FIG. And FIG. 9 is a cross-sectional view taken along the line BB ′ of FIG. 7, and FIG. 9 is a cross-sectional view taken along the line DD ′ of FIGS.
[0060]
In FIG. 6, a scanning line driving signal line 105a is wired to a scanning line driving circuit 104 from a mounting terminal 102 provided in the peripheral part of the TFT substrate array substrate 10, and encloses the data line driving circuit 101 and the liquid crystal. A plurality of image signal lines 115 are wired in a direction along the scanning line in a region between the sealing region where the sealing material 52 is disposed.
[0061]
As shown in FIGS. 6 and 7, the sampling circuit 103 is used as a peripheral parting provided on the counter substrate 20 to partition the image display area and the outside of the image display area inside the seal area. It is arranged below the third light-shielding film 53 (in the drawing, a hatched area rising to the right). Further, under the seal region on the extended line of the data line 6a, a lead-out wiring 301 including a lead-out wiring 301a for the sampling circuit drive signal line 114 from the data line drive circuit 101 and a lead-out wiring 301b from the image signal line 115 is provided. ing. On the other hand, a scanning line lead-out wiring 402 from the scanning line driving circuit 104 is provided under the seal region on the extension line of the scanning line 3a. The lead-out wiring 402 includes a counter electrode (common electrode) potential wiring 112 at its end. The counter electrode potential wiring 112 is connected to the counter electrode 21 (see FIG. 3) formed on the counter substrate 20 through the vertical conduction terminal 106a and the vertical conduction material 106. Further, an inspection terminal 111 for inputting a predetermined inspection signal to the data line driving circuit 101 may be provided adjacent to the data line driving circuit 101.
[0062]
As shown in the BB ′ cross-sectional view of FIG. 8, the image signal line 115 as an example of the peripheral wiring is a metal film (first conductive film) such as Al formed in the same process as the formation of the data line 6a. It is formed as a single wiring from a single. On the other hand, the relay wiring 116 extending from the image signal line 115 as another example of the peripheral wiring to the lead-out wiring 301b is formed of the same film as the polysilicon film forming the scanning line 3a, and the corresponding image is formed through the contact hole 305. The second conductive film 116a is electrically connected to the signal line 115. A refractory metal or the like 80 is formed in an island shape on the relay wiring 116 made of the polysilicon film, and the resistance of the relay wiring 116 is reduced by the refractory metal 80 or the like. Similarly, with respect to the lead wiring 301b, in order to further reduce the resistance of the lead wiring 301b, the lead wiring 301b is connected to a wiring made of a polysilicon film through a contact hole (double wiring), and on the wiring made of the polysilicon film. The refractory metal or the like 80 may be formed in an island shape.
[0063]
By reducing the resistance of the relay wiring 116 in this way, the liquid crystal device is configured as a model having a high driving frequency such as XGA, SXGA, EWS as described above, and the number of phase expansion (N) and the image signal line 115 are configured. Even if the number (N) is increased, the time constant of the image signal line 115 including the relay wiring 116 is reduced, and the occurrence of potential fluctuation, crosstalk, ghost, and the like can be reduced.
[0064]
On the other hand, in FIG. 6 and FIG. 7, since the image signal line 115 is composed of an Al film formed on the second interlayer insulating film 4, a lead-out wiring 301 (301a) is drawn from the data line driving circuit 101 intersecting therewith. Similarly to the case of the relay wiring 116 shown in FIG. 8, the sampling circuit drive signal line 114 that reaches the point cannot be made of an Al film. Therefore, a three-dimensional relay wiring as shown in FIG. 9 passing through the lower layer of the image signal line 115 is required for the sampling circuit drive signal line. In addition, the relay wiring needs to be devised to reduce the time constant as much as possible.
[0065]
In FIG. 9, the relay wiring 116 d is made of the same polysilicon film as the scanning line 3 a and passes under the second interlayer insulating film 4 so as to cross the image signal line 115. Then, in FIG. 9, the sampling circuit drive signal line 114 on the data line drive circuit 101 side and the extraction wiring 301a on the seal area side (via the contact holes opened in the second interlayer insulating film 4 on both sides of the image signal line 115). Are configured to be electrically connected to each other. Similarly to FIG. 8, the resistance of the relay wiring 116d can be reduced by forming the refractory metal 80 or the like in an island shape on the relay wiring 116d made of a polysilicon film.
[0066]
In addition, the sampling circuit drive signal line 114 shown in FIGS. 6 and 7 is similar to the lead-out wiring 301b shown in FIG. While connecting to the wiring made of the silicon film (double wiring), the refractory metal or the like 80 may be formed in an island shape on the wiring made of the polysilicon film. With this configuration, an increase in the resistance and time constant of the sampling circuit drive signal line 114 can be suppressed, and the method can be applied to high frequency driving.
[0067]
In this embodiment, instead of the structure shown in the BB ′ sectional view of FIG. 8, the structure shown in the BB ′ sectional view of FIG. 10 may be used. In FIG. 10, the image signal line 115 as an example of the peripheral wiring is formed as a single wiring from a single metal film (first conductive film) such as Al formed in the same process as that for forming the data line 6a. On the other hand, the relay wiring 116 extending from the image signal line 115 as another example of the peripheral wiring to the lead-out wiring 301b is formed of the same film as the polysilicon film forming the scanning line 3a, and the corresponding image is formed through the contact hole 305. A second conductive film 116a electrically connected to the signal line 115 and a third conductive film 116b formed of the same film as the first light-shielding film 11a and electrically connected to the relay wiring 116a through the contact hole 305. And a double wiring structure in which wiring is doubled in the thickness direction of the TFT array substrate. In order to further reduce the resistance of the lead wiring 301b, a second conductive film 116a 'and a third conductive film 116b' may be provided and electrically connected to the lead wiring 301b through a contact hole. Further, as in FIG. 8, refractory metal 80 or the like is formed in an island shape on the relay wiring 116a.
[0068]
In the embodiment shown in FIG. 10, in addition to the second conductive film 116a made of a polysilicon film or the like and the refractory metal 80 formed in an island shape on the second conductive film 116a, the conductive first light shielding film is formed of the same film. The third conductive film 116b forms a relay wiring, and the resistance of the relay wiring is further reduced by the relay wiring 116 having this double wiring structure. More specifically, since the first light shielding film is formed of a conductive refractory metal film containing W, Ti, Cr, Ta, Mo, Pb, and the like, the first light shielding film has a direction along the wiring in the relay wiring 116. The resistance can be controlled by the sheet resistance of the first light shielding film. That is, since the polysilicon film has a sheet resistance value of about 25 Ω / □ when the film thickness is 3000 angstroms, for example, in the case of a small liquid crystal device having a diagonal size of about 1.3 inches or 0.9 inches, It has a resistance of about 100 to 200 KΩ and has a wiring time constant of, for example, about several tens of microseconds, but this wiring time constant can be reduced to about several microseconds by the low sheet resistance of the first light shielding film. It becomes possible. Therefore, the occurrence of potential fluctuation, crosstalk, ghost, and the like in both wirings can be reduced by capacitive coupling between the relay wiring 116 and the image signal line 115 that crosses under the image signal line 115. In particular, the liquid crystal device is configured as a model having a high drive frequency such as XGA, SXGA, EWS as described above, and even if the number of phase expansion (N) and the number of image signal lines 115 (N) are increased, Since the time constant of the image signal line 115 including the relay wiring 116 is sufficiently small, the occurrence of potential fluctuation, crosstalk, ghost, and the like can be reduced.
[0069]
In addition, as can be seen from FIG. 10, even if one of the second conductive film 116a and the third conductive film 116b is disconnected in the middle due to foreign matter or the like, a redundant structure is realized in which conduction can be achieved on the other. In addition, even when the second conductive film 116a and the third conductive film 116b break through the first interlayer insulating film 12 and are short-circuited with each other, they do not become defective. Therefore, according to the embodiment shown in FIG. 10, it is possible to realize a liquid crystal device capable of displaying a high-quality image with a low defective product rate and high reliability. In addition, when the relay wiring 116 is constructed, the first light shielding film for shielding the pixel TFT is used. Therefore, in implementing the present invention, the manufacturing efficiency in the manufacturing process described later is hardly harmed.
[0070]
Further, as shown in FIG. 10, the lead wiring portion 301b of the data line 6a under the seal region is provided with the second conductive film 116a ′ and the third conductive film 116b ′ as redundant wirings, and has a triple wiring structure. Therefore, the wiring is extremely low resistance, and as shown in FIG. 7, the contact holes 305 are electrically connected to each other at a plurality of locations under the seal region, thereby increasing the redundancy. As a result, the reliability of the lead wiring 301b is very high. Even if a double wiring structure is adopted in which the wiring extending from the third conductive film 116b is a redundant wiring of the lead wiring 301b, the same effect can be obtained. Similarly, the lead-out wiring 301a of the sampling circuit drive signal line 114 may be configured to have a double or triple wiring structure.
[0071]
In the present embodiment, each of the scanning line lead-out wirings 402 shown in FIG. 6 extends in a direction along the scanning line, and adjacent wirings are arranged with a space therebetween. The lead wiring 402 is made of the same polysilicon film as the scanning line 3a, and a dummy wiring made of the same Al film as the data line 6a is provided on each lead wiring 402. Note that the resistance of the lead-out wiring 402 of the scanning line 3a is not usually a problem. However, as in the case of the lead-out wiring 301 of the data line 6a described above, the lead-out wiring 402 of the scanning line 3a is double or triple or more. You may comprise so that it may have a structure.
[0072]
Therefore, in the seal region, the first light shielding film, the polysilicon film and the Al film, the first interlayer insulating film 12, the second interlayer insulating film 4 and the first interlayer are formed in the thickness direction of the TFT array substrate 10 around the liquid crystal layer 50. The laminated body including the three interlayer insulating film 7 is formed uniformly, and the height of the surface of the third interlayer insulating film 7 in the seal region on the upper and lower sides of the image display region and the left and right sides of the image display region are determined. Since the height of the surface of the third interlayer insulating film 7 on the side coincides, it is possible to suppress the gap variation between the two substrates including various thin films in the entire seal region. Therefore, for example, when a gap material having a predetermined outer diameter is mixed in the sealing material to control the gap of the liquid crystal cell, the gap control can be performed more accurately and satisfactorily. In particular, with this configuration, even if the lead-out wiring 301 or 402 is disconnected due to stress due to the gap material under the seal region, or the Al film is in the direction perpendicular to the TFT array substrate 10, the conductive layer is the second interlayer insulation. Even if the film 4 is broken and short-circuited to the polysilicon film, there is no need for defective wiring.
[0073]
If importance is attached to the purpose of such gap control (that is, when the resistance of the lead-out wiring 301 is sufficiently low in relation to the drive frequency or the like), the lead-out wiring 301b as shown in FIG. On the other hand, the second conductive film 116a ′ and the third conductive film 116b ′ are stopped from being electrically connected to each other, and the second conductive film 116a ′ and the third conductive film 116b ′ are exclusively used for dummy wiring for film thickness equalization. You may comprise as.
[0074]
In the present embodiment, as shown in FIG. 7, in the seal region, the lead-out wiring 301 has a stripe-like planar pattern, and each has a width L and corresponds to the wiring interval S between adjacent wirings. A gap for light transmission is provided. Therefore, when a sealing material 52 made of a photocurable resin is used in the manufacturing process of the liquid crystal device described later, if light is incident through the TFT array substrate 10, it passes through the light transmission gap in this laminated structure. Thus, the sealing material 52 can be sufficiently irradiated with light. Therefore, the sealing material 52 made of a photocurable resin can be photocured satisfactorily by the light from both sides. In particular, if it can be photocured in this way, it is not necessary to give extra heat to the liquid crystal device as compared with the case of thermosetting, thus preventing thermal deterioration of each component of the liquid crystal device and generating device defects due to thermal distortion. It is advantageous because it can be prevented. In addition, since the light irradiation time is short, the alignment films 16 and 22 (see FIG. 3) are not damaged. Therefore, since the tilt angle of the liquid crystal is maintained high, it is possible to prevent image quality deterioration due to liquid crystal alignment failure (disclination).
[0075]
6 and 7, dummy pixels having the same configuration as the pixels constituting the image display area are formed under the third light-shielding film 53 serving as a peripheral parting. Although it is not necessary to form a display pixel under the third light-shielding film 53 provided so as to conceal the liquid crystal misalignment region or the like, in order to stabilize the characteristics of the pixel near the edge of the image display region, In addition, dummy pixels having a predetermined width are provided outside the edge of the image display area.
[0076]
As shown in FIGS. 2 and 6, the first light shielding film 11a is routed so as to overlap the scanning line 3a in the image display area in the third light shielding film 53, and is outside the image display area. In order to save space and the like, after passing through the lower part of the third light shielding film 53 as a light shielding film wiring, it is connected to a negative power source (constant potential line) of the scanning line driving circuit through a contact hole.
[0077]
As described above, in the present embodiment, the refractory metal or the like 80 is formed in an island shape on the relay wiring made of the polysilicon film for the image signal line and the sampling circuit drive signal line. The application points of the relay wiring are not limited to these image signal lines and sampling circuit drive signal lines. For example, in a peripheral circuit such as a data line driving circuit, a scanning line driving circuit, a sampling circuit, etc., a relay wiring made of a polysilicon film formed via an interlayer insulating film at a location where wiring made of an Al film intersects each other As in the case of the above-described embodiment, it is possible to have a configuration in which any relay wiring in the peripheral circuit, refractory metal, etc. 80 are formed in an island shape. In particular, the resistance reduction of the relay wiring for the data line driving circuit and the scanning line driving circuit can increase the driving speed by preventing the delay of the shift register that constitutes the circuits. Reduction in resistance of the relay wiring for the circuit can suppress the rounding of the sampling circuit drive signal and the precharge circuit drive signal, and the image signal can be satisfactorily written, and finally the image quality can be improved.
[0078]
Further, the refractory metal or the like 80 is formed in an island shape on the wiring made of the polysilicon film for making the various lead wirings into double wirings. It is not restricted to the case of the form.
[0079]
(Manufacturing process of liquid crystal device)
Next, a manufacturing process of the embodiment of the liquid crystal device having the above configuration will be described with reference to FIGS. 11 and 12 are process diagrams showing the respective layers on the TFT array substrate side in each process in correspondence with the BB ′ cross section of FIG. 4 as in FIG. 6, and FIGS. 13 and 14 show each process. FIG. 4 is a process diagram showing each layer on the TFT array substrate side in FIG. 2 corresponding to the AA ′ cross section of FIG. 2, similarly to FIG. 3. In addition, since the manufacturing process in the BB cross section and the manufacturing process in the CC ′ cross section are basically performed in parallel at the same time, the following description is also performed in parallel for both processes.
[0080]
As shown in step (1) of FIGS. 11 and 13, a TFT array substrate 10 such as a quartz substrate or hard glass is prepared. Where preferably N 2 Annealing is performed in an inert gas atmosphere such as (nitrogen) and at a high temperature of about 900 to 1300 ° C., and pretreatment is performed so as to reduce distortion generated in the TFT array substrate 10 in a high-temperature process to be performed later. That is, the TFT array substrate 10 is heat-treated in advance at the same temperature or higher in accordance with the temperature at which the high temperature treatment is performed at the maximum temperature in the manufacturing process.
[0081]
A metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo, and Pb or a metal silicide is sputtered on the entire surface of the TFT array substrate 10 thus processed, and a layer thickness of about 1000 to 5000 angstroms is formed by sputtering. Preferably, the light shielding film 11 having a layer thickness of about 2000 angstroms is formed.
[0082]
Subsequently, as shown in the step (2) of FIGS. 11 and 13, the pattern corresponding to the pattern of the first light shielding film 11a for shielding the pixel TFT is formed on the formed light shielding film 11 by photolithography (see FIG. 2). A resist mask is formed, and the first light shielding film 11a is formed by etching the light shielding film 11 through the resist mask.
[0083]
Next, as shown in step (3) of FIGS. 11 and 13, a TEOS (tetraethylorthosilicate) gas, TEB (TEB) is formed on the first light shielding film 11a by, for example, atmospheric pressure or low pressure CVD. Using tetra-ethyl-boatrate) gas, TMOP (tetra-methyl-oxy-phosphate) gas, etc., silicate glass film such as NSG, PSG, BSG, BPSG, silicon nitride film, silicon oxide film, etc. A one-layer insulating film 12 is formed. The layer thickness of the first interlayer insulating film 12 is about 5000 to 20000 angstroms, for example.
[0084]
Next, as shown in step (4) of FIGS. 11 and 13, a flow rate of about 400 to 550 is formed on the first interlayer insulating film 12 in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C. An amorphous silicon film is formed by low pressure CVD (for example, CVD at a pressure of about 20 to 40 Pa) using 600 cc / min monosilane gas, disilane gas, or the like. Thereafter, an annealing process is performed in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably 4 to 6 hours, so that the polysilicon film 1 has a thickness of about 500 to 2000 angstroms. Preferably, the solid phase growth is performed until the thickness is about 1000 angstroms.
[0085]
At this time, when an n-channel type pixel switching TFT 30 is formed as the pixel switching TFT 30 shown in FIG. 3, Vb such as Sb (antimony), As (arsenic), P (phosphorus), etc. is formed in the channel region. A group element dopant may be slightly doped by ion implantation or the like. When the pixel switching TFT 30 is a p-channel type, a dopant of a group III element such as B (boron), Ga (gallium), or In (indium) may be slightly doped by ion implantation or the like. Note that the polysilicon film 1 may be directly formed by a low pressure CVD method or the like without going through an amorphous silicon film. Alternatively, the polysilicon film 1 may be formed by implanting silicon ions into a polysilicon film deposited by a low pressure CVD method or the like to make it amorphous (amorphized) and then recrystallizing it by annealing or the like.
[0086]
Next, as shown in step (5) of FIGS. 11 and 13, the semiconductor layer 1a having a predetermined pattern as shown in FIG. 2 is formed by a photolithography process, an etching process, and the like. That is, the first storage capacitor electrode 1f extending from the semiconductor layer 1a constituting the pixel switching TFT 30 is formed particularly in the region where the capacitor line 3b is formed along the scanning line 3a.
[0087]
Next, as shown in step (6) of FIG. 13, the first storage capacitor electrode 1f together with the semiconductor layer 1a constituting the pixel switching TFT 30 is thermally oxidized at a temperature of about 900 to 1300 ° C., preferably about 1000 ° C. As a result, a thermally thin silicon oxide film having a relatively thin thickness of about 300 angstroms is formed, and a high-temperature silicon oxide film (HTO film) or silicon nitride film is further formed to a relatively thin thickness of about 500 angstroms by low pressure CVD or the like. The capacitor forming insulating film 2 is formed together with the gate insulating film 2 of the pixel switching TFT 30 having a multilayer structure. As a result, the semiconductor layer 1a has a thickness of about 300 to 1500 angstroms, preferably about 350 to 500 angstroms, and the gate insulating film 2 has a thickness of about 200 to 1500 angstroms. The thickness is preferably about 300 to 1000 angstroms. By shortening the high-temperature thermal oxidation time in this way, it is possible to prevent warpage due to heat, particularly when a large substrate of about 8 inches is used. However, the capacitance-forming gate insulating film 2 having a single layer structure may be formed only by thermally oxidizing the polysilicon layer 1.
[0088]
Although not particularly limited in the step (6), for example, P ions are dosed to about 3 × 10 6 in the semiconductor layer portion to be the first storage capacitor electrode 1f. 12 / Cm 2 May be doped to reduce the resistance.
[0089]
Next, as shown in step (7) of FIGS. 11 and 13, after depositing a polysilicon layer 3 by a low pressure CVD method or the like, phosphorus (P) is thermally diffused to make the polysilicon film 3 conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film 3 may be used.
[0090]
Next, as shown in step (8) of FIG. 13, the capacitor line 3b is formed together with the scanning line 3a having a predetermined pattern as shown in FIG. 2 by a photolithography process, an etching process, etc. using a resist mask.
[0091]
At the same time, as shown in step (8) of FIG. 11, second conductive films 116a and 116a ′ constituting the relay wiring 116a having a predetermined pattern as shown in FIGS. 6 and 7 are formed.
[0092]
Next, as shown in step (9) of FIGS. 11 and 13, when the pixel switching TFT 30 shown in FIG. 3 is an n-channel TFT having an LDD structure, first, a low concentration source region is formed in the semiconductor layer 1a. In order to form 1b and the low concentration drain region 1c, the scanning line 3a is used as a diffusion mask, and a dopant 17 of a group V element such as P is formed at a low concentration (for example, P ions are added to 1 to 3 × 10 13 / Cm 2 Dope). As a result, the semiconductor layer 1a under the scanning line 3a becomes a channel region 1a ′. By doping the dopant 17, the resistance of the capacitor line 3b, the scanning line 3a, and the polysilicon film 3c (that is, the relay wiring 116a) is reduced.
[0093]
Subsequently, as shown in the step (10) of FIGS. 11 and 13, in order to form the high concentration source region 1d and the high concentration drain region 1e constituting the pixel switching TFT 30, the width is wider than that of the scanning line 3a. After the resist layer 18 is formed on the scanning line 3a with a mask, the dopant 17 'of a V group element such as P is also used at a high concentration (for example, P ions are added to 1 to 3 × 10 15 / Cm 2 Dope). When the pixel switching TFT 30 is a p-channel type, B or the like is used to form the low concentration source region 1b and the low concentration drain region 1c, the high concentration source region 1d and the high concentration drain region 1e in the semiconductor layer 1a. Doping is performed using a group III element dopant. For example, an TFT having an offset structure may be used without doping at a low concentration, or a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask. By doping with the dopant 17 ′, the resistance of the second conductive films 116 a and 116 a ′ constituting the capacitor line 3 b and the scanning line 3 a and the relay wiring 116 is further reduced.
[0094]
In parallel with these steps, peripheral circuits such as a data line driving circuit 101 and a scanning line driving circuit 104 having a complementary structure composed of an n-channel TFT and a p-channel TFT are arranged on the peripheral portion of the TFT array substrate 10. To form. Thus, since the pixel switching TFT 30 is a polysilicon TFT in this embodiment, peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 are formed in substantially the same process when the pixel switching TFT 30 is formed. This is advantageous in terms of manufacturing.
[0095]
Next, as shown in step (11) of FIGS. 12 and 14, for example, a sputtering method is used so as to cover the scanning lines 3a and the capacitor lines 3b and the second conductive films 116a and 116a ′ in the pixel switching TFT 30. , A high melting point metal film (not shown) made of a metal such as Ti, Cr, W, Ta, Mo and Pb, metal silicide or the like with a layer thickness of about 1000 to 5000 angstroms, preferably about 2000 angstroms. Then, the refractory metal film is etched through a resist mask to form island-like refractory metal 80 or the like on the scanning line 3a, the capacitor line 3b, and the second conductive films 116a and 116a ′.
[0096]
Next, as shown in step (12) of FIGS. 12 and 14, for example, normal pressure or reduced pressure CVD is performed so as to cover the scanning lines 3a and the capacitor lines 3b and the second conductive films 116a and 116a ′ in the pixel switching TFT 30. A second interlayer insulating film 4 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed using a method, TEOS gas, or the like. The layer thickness of the second interlayer insulating film 4 is preferably about 5000 to 15000 angstroms.
[0097]
Next, in the step (14) of FIGS. 12 and 14, an annealing process at about 1000 ° C. is performed for about 20 minutes in order to activate the high concentration source region 1d and the high concentration drain region 1e, and then the data line 31 is processed. The contact hole 5 is formed by dry etching such as reactive etching or reactive ion beam etching or by wet etching. Further, the contact hole 305b for electrically connecting the relay wiring 116a and the lead-out wiring 301b, the contact hole for connecting the scanning line 3a and the capacitor line 3b to a wiring (not shown), and the like are formed in the same process as the contact hole 5. A hole is formed in the two interlayer insulating film 4. At this time, opening the contact holes 5 and 305b by anisotropic etching such as reactive etching or reactive ion beam etching has an advantage that the opening shape can be made substantially the same as the mask shape. However, if a hole is formed by combining dry etching and wet etching, these contact holes can be tapered, so that an advantage of preventing disconnection during wiring connection can be obtained.
[0098]
Next, as shown in step (14) of FIGS. 12 and 14, a light-shielding low-resistance metal such as Al, metal silicide, or the like is formed on the second interlayer insulating film 4 by sputtering or the like as the metal film 6. , About 1000 to 5000 angstroms thick, preferably about 3000 angstroms. Further, as shown in step (15), the data line 6a, the image signal line 115 and the extraction wiring 301b are formed by a photolithography process, an etching process or the like. Form.
[0099]
Next, as shown in step (16) of FIGS. 12 and 14, the NSG is formed by using, for example, atmospheric pressure or reduced pressure CVD method, TEOS gas or the like so as to cover the data line 6a, the image signal line 115, and the like. Then, a third interlayer insulating film 7 made of a silicate glass film such as PSG, BSG or BPSG, a silicon nitride film or a silicon oxide film is formed. The layer thickness of the third interlayer insulating film 7 is preferably about 5000 to 15000 angstroms.
[0100]
Next, in the step (17) of FIG. 14, in the pixel switching TFT 30, the contact hole 8 for electrically connecting the pixel electrode 9a and the high-concentration drain region 1e is formed by reactive etching or reactive ion beam etching. It is formed by dry etching.
[0101]
Next, as shown in step (18) of FIGS. 12 and 14, a transparent conductive thin film 9 such as an ITO film is formed on the third interlayer insulating film 7 to a thickness of about 500 to 2000 by sputtering or the like. Then, as shown in step (19) of FIGS. 12 and 14, a pixel electrode 9a is formed by a photolithography process, an etching process, or the like. When the liquid crystal device is used for a reflective liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al.
[0102]
Subsequently, after applying a polyimide alignment film coating solution on the pixel electrode 9a, the alignment film 16 is formed by performing a rubbing process so as to have a predetermined pretilt angle and in a predetermined direction.
[0103]
On the other hand, for the counter substrate 20 shown in FIG. 3, a glass substrate or the like is first prepared, and after the second light-shielding film 23 and the third light-shielding film 53 (see FIGS. 6 and 7), for example, after sputtering metal chromium, It is formed through a photolithography process and an etching process. The second light-shielding film 23 and the third light-shielding film 53 may be formed of a material such as resin black in which carbon or Ti is dispersed in a photoresist in addition to a metal material such as Cr, Ni, or Al.
[0104]
Thereafter, a counter electrode 21 is formed by depositing a transparent conductive thin film such as ITO on the entire surface of the counter substrate 20 to a thickness of about 500 to 2000 angstroms by sputtering or the like. Further, the alignment film 22 is formed by applying a polyimide-based alignment film coating solution over the entire surface of the counter electrode 21 and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.
[0105]
Finally, the TFT array substrate 10 on which the respective layers are formed as described above and the counter substrate 20 are bonded together with a sealing material so that the alignment films 16 and 22 face each other, and are placed in a space between both substrates by vacuum suction or the like. For example, liquid crystal formed by mixing a plurality of types of nematic liquid crystals is sucked to form the liquid crystal layer 50 having a predetermined thickness.
[0106]
(Overall configuration of liquid crystal device)
The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 15 is a plan view of the TFT array substrate 10 as viewed from the side of the counter substrate 20 together with the components formed thereon, and FIG. 16 is a cross-sectional view of FIG. It is H 'sectional drawing.
[0107]
In FIG. 15, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof. In parallel with the inner side of the sealing material 52, for example, as a peripheral parting made of the same or different material as the second light shielding film 23. The third light shielding film 53 is provided. A data line driving circuit 101 and a mounting terminal 102 are provided along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 extends along two sides adjacent to the one side. Is provided. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 101 may be arranged on both sides along the side of the image display area. For example, an odd-numbered data line supplies an image signal from a data line driving circuit disposed along one side of the image display area, and an even-numbered data line extends along the opposite side of the image display area. You may make it supply an image signal from the arrange | positioned data line drive circuit. If the data lines 6a are driven in a comb-like shape in this way, the occupied area of the data line driving circuit 101 can be expanded, so that a complicated circuit can be configured. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display area. Further, at least one corner portion of the counter substrate 20 is provided with a vertical conductive material 106 for electrical conduction between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 16, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 15 is fixed to the TFT array substrate 10 by the sealing material 52.
[0108]
On the TFT array substrate 10 of the liquid crystal device according to the embodiment described with reference to FIGS. 1 to 16, the data signal for each data line 6a is further converted into an image signal in order to reduce the write load on the data line 6a. A precharge circuit for writing a precharge signal of a predetermined potential at a preceding timing may be formed, or an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed. Good. Further, instead of providing a part of peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a driving LSI mounted on a TAB (tape automated bonding substrate). In addition, it may be electrically and mechanically connected through an anisotropic conductive film provided on the periphery of the TFT array substrate 10. In addition, for example, the TN (twisted nematic) mode, the STN (super TN) mode, and the D-STN (double- A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as an STN mode or a normally white mode / normally black mode.
[0109]
Since the liquid crystal device in the embodiment described above is applied to a color liquid crystal projector, three liquid crystal devices are used as RGB light valves, and each panel is provided with a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in the embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the second light shielding film 23 is not formed. In this way, the liquid crystal device according to the embodiment can be applied to a color liquid crystal device such as a direct-view type or a reflective type color liquid crystal television other than the liquid crystal projector. Furthermore, a microlens may be formed on the counter substrate 20 so as to correspond to one pixel. In this way, a bright liquid crystal device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color liquid crystal device can be realized.
[0110]
In the liquid crystal device according to the embodiment described above, incident light is incident from the counter substrate 20 side as in the conventional case. However, since the first light shielding film 11a is provided, the incident light is incident from the TFT array substrate 10 side. Light may be incident and emitted from the counter substrate 20 side. That is, even when the liquid crystal device is attached to the liquid crystal projector in this way, it is possible to prevent light from entering the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a and display a high-quality image. Is possible. Heretofore, in order to prevent reflection on the back side of the TFT array substrate 10, it has been necessary to separately arrange an anti-reflection AR-coated polarizing plate or attach an AR film. However, in the embodiment, the first light shielding film 11a is formed between the surface of the TFT array substrate 10 and at least the channel region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a. There is no need to use a polarizing plate or an AR film, or to use an AR-treated substrate of the TFT array substrate 10 itself. Therefore, according to the embodiment, the material cost can be reduced, and it is very advantageous that the yield is not lowered due to dust, scratches, etc. when the polarizing plate is attached. In addition, since the light resistance is excellent, even when a bright light source is used or polarization conversion is performed by a polarization beam splitter to improve light use efficiency, image quality degradation such as crosstalk due to light does not occur.
[0111]
In addition, the switching element provided in each pixel has been described as a normal stagger type or planar type polysilicon TFT, but other types of TFTs such as an inverted stagger type TFT and an amorphous silicon TFT can also be used. The embodiment is effective.
[0112]
(Electronics)
Next, an embodiment of an electronic apparatus including the electro-optical device described in detail above will be described with reference to FIGS.
[0113]
First, FIG. 17 illustrates a schematic configuration of an electronic apparatus including the liquid crystal device 100 as an example of the electro-optical device.
[0114]
In FIG. 17, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on this, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the displayed information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that a drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal device 100, and in addition to this, a display information processing circuit 1002 may be mounted.
[0115]
Next, specific examples of the electronic apparatus configured as described above are shown in FIGS.
[0116]
FIG. 18 shows a liquid crystal projector 1100 as an example of an electronic apparatus. In this liquid crystal projector 1100, three liquid crystal display modules including the liquid crystal device 100 in which the drive circuit 1004 described above is mounted on the TFT array substrate are prepared and used as RGB light valves 100R, 100G, and 100B, respectively. Yes. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0117]
FIG. 19 shows a multimedia personal computer (PC) 1200 that is a multimedia-compatible laptop. The above-described liquid crystal device 100 is provided in a top cover case, and further includes a main body 1204 that accommodates a CPU, a memory, a modem, and the like and has a keyboard 1202 incorporated therein.
[0118]
In addition to the electronic devices described above with reference to FIGS. 18 to 19, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a video phone, a POS terminal, a device equipped with a touch panel, and the like are examples of the electronic device shown in FIG.
[0119]
As described above, according to the present embodiment, it is possible to realize various electronic devices including a liquid crystal device capable of high-quality image display with high manufacturing efficiency.
[Brief description of the drawings]
FIG. 1 is a block diagram of a liquid crystal device including various elements, equivalent circuits such as wiring, and peripheral circuits provided in a plurality of pixels in a matrix form that form an image forming area in an embodiment of the liquid crystal device.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, light-shielding films and the like are formed in the embodiment of the liquid crystal device.
FIG. 3 is a cross-sectional view taken along the line AA ′ in FIG.
FIG. 4 is a partial plan view for explaining a refractory metal or the like formed in an island shape on a scanning line and a capacitor line.
FIG. 5 is a partial side view for explaining a refractory metal or the like formed in an island shape on a scanning line or a capacitor line.
FIG. 6 is a partial plan view of a TFT array substrate provided with peripheral wiring.
7 is an enlarged plan view showing the relay wiring and the lead-out wiring part in FIG. 6 in an enlarged manner.
8 is a cross-sectional view taken along the line BB ′ of FIGS. 6 and 7. FIG.
9 is a cross-sectional view showing an aspect of a relay wiring for a sampling circuit drive signal line in the DD ′ cross section of FIG. 7;
10 is a cross-sectional view showing a modification of the BB ′ cross-section of FIGS. 6 and 7. FIG.
FIG. 11 is a process diagram (part 1) illustrating a manufacturing process of the embodiment of the liquid crystal device in order for a part corresponding to FIG. 8;
12 is a process diagram (part 2) illustrating the manufacturing process of the embodiment of the liquid crystal device in order for a part corresponding to FIG. 8; FIG.
FIG. 13 is a process diagram (part 1) illustrating a manufacturing process of the liquid crystal device according to the embodiment in order for a portion corresponding to FIG. 3;
FIG. 14 is a process diagram (part 2) illustrating the manufacturing process of the embodiment of the liquid crystal device in order for a part corresponding to FIG. 3;
FIG. 15 is a plan view of the TFT array substrate according to the embodiment of the liquid crystal device as viewed from the side of the counter substrate together with each component formed thereon.
16 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 17 is a block diagram showing a schematic configuration of an embodiment of an electronic apparatus according to the present invention.
FIG. 18 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 19 is a front view showing a personal computer as another example of the electronic apparatus.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b: low concentration source region (source side LDD region)
1c: Low concentration drain region (drain side LDD region)
1d ... High concentration source region
1e ... High concentration drain region
1f: first storage capacitor electrode
2 ... Gate insulation film
3a ... scan line
3b: Capacitance line (second storage capacitor electrode)
4. Second interlayer insulating film
5 ... Contact hole
6a: Data line (source electrode)
7 ... Third interlayer insulating film
8 ... Contact hole
9a: Pixel electrode
10 ... TFT array substrate
11a ... 1st light shielding film
12 ... 1st interlayer insulation film
20 ... Counter substrate
21 ... Counter electrode
23. Second light shielding film
30 ... TFT
50 ... Liquid crystal layer
52 ... Sealing material
53. Third light shielding film
70 ... Storage capacity
80 ... High melting point metal etc.
101: Data line driving circuit
103. Sampling circuit
104: Scanning line driving circuit
114: Sampling circuit drive signal line
115: Image signal line
116: Relay wiring
301, 301a, 301b: Lead-out wiring

Claims (4)

一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、
マトリクス状に配置された複数の画素電極と、
該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、
該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線と、
少なくとも前記データ線に画像信号を供給するための周辺回路と、
ポリシリコン膜からなる中継配線部の上に導電性の高融点金属又はその金属シリサイドからなる膜が、前記中継配線部の長手方向に沿って並んだ複数の島状領域として設けられ、前記周辺回路に対して画像信号を供給するための周辺配線と、
前記周辺配線の上に層間絶縁膜を介して設けられた、金属膜からなる主配線部と、を備え、
前記画像信号の供給側及び前記周辺回路側の各々の前記主配線部と、前記中継配線部とを電気的に接続するコンタクトホールが前記島状領域内の前記層間絶縁膜に設けられていること、
を特徴とする電気光学装置。An electro-optic material is sandwiched between a pair of substrates, and on one of the pair of substrates,
A plurality of pixel electrodes arranged in a matrix;
A plurality of thin film transistors respectively driving the plurality of pixel electrodes;
A plurality of data lines and a plurality of scanning lines which are respectively connected to the plurality of thin film transistors and intersect with each other;
A peripheral circuit for supplying an image signal to at least the data line;
A film made of a conductive refractory metal or a metal silicide thereof is provided as a plurality of island-like regions arranged along the longitudinal direction of the relay wiring portion on the relay wiring portion made of a polysilicon film, and the peripheral circuit Peripheral wiring for supplying image signals to the
A main wiring portion made of a metal film, provided on the peripheral wiring via an interlayer insulating film,
Contact holes for electrically connecting the main wiring portion on the image signal supply side and the peripheral circuit side and the relay wiring portion are provided in the interlayer insulating film in the island region. ,
An electro-optical device. 前記導電性の高融点金属又はその金属シリサイドとして、Ｗ（タングステン）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む金属単体もしくは合金又はこれらの金属シリサイドを用いたことを特徴とする請求項１に記載の電気光学装置。  The conductive refractory metal or metal silicide thereof includes at least one of W (tungsten), Ti (titanium), Cr (chromium), Ta (tantalum), Mo (molybdenum), and Pb (lead). 2. The electro-optical device according to claim 1, wherein a single metal or an alloy or a metal silicide thereof is used. 一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上には、マトリクス状に配置された複数の画素電極と、該複数の画素電極を夫々駆動する複数の薄膜トランジスタと、該複数の薄膜トランジスタに夫々接続されており相交差する複数のデータ線及び複数の走査線とを備えた電気光学装置の製造方法において、
ポリシリコン膜からなる中継配線部の上に、導電性の高融点金属又はその金属シリサイドからなる膜を、前記中継配線部の長手方向に沿って並んだ複数の島状領域として設ける工程と、
前記高融点金属又はその金属シリサイドからなる膜の上に層間絶縁膜を形成する工程と、
前記島状領域内において、前記層間絶縁膜に前記中継配線部とその上側に配置される金属膜からなる主配線部とを電気的に接続するコンタクトホールを開孔する工程と、
を有することを特徴とする電気光学装置の製造方法。An electro-optic material is sandwiched between a pair of substrates, a plurality of pixel electrodes arranged in a matrix on one substrate of the pair of substrates, and a plurality of thin film transistors that respectively drive the plurality of pixel electrodes And a method of manufacturing an electro-optical device including a plurality of data lines and a plurality of scanning lines that are respectively connected to the plurality of thin film transistors and intersect each other.
A step of providing a conductive refractory metal or a film made of a metal silicide thereof as a plurality of island-like regions arranged along the longitudinal direction of the relay wiring portion on the relay wiring portion made of a polysilicon film;
Forming an interlayer insulating film on the film made of the refractory metal or metal silicide thereof;
A step of opening a contact hole electrically connecting the relay wiring portion and a main wiring portion made of a metal film disposed on the interlayer insulating film in the island-like region;
A method for manufacturing an electro-optical device. 請求項１から２に記載の電気光学装置を備えたことを特徴とする電子機器。  An electronic apparatus comprising the electro-optical device according to claim 1.
JP11252699A 1999-04-20 1999-04-20 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE Expired - Fee Related JP4013401B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11252699A JP4013401B2 (en) 1999-04-20 1999-04-20 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11252699A JP4013401B2 (en) 1999-04-20 1999-04-20 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2000305484A JP2000305484A (en) 2000-11-02
JP4013401B2 true JP4013401B2 (en) 2007-11-28

Family

ID=14588862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11252699A Expired - Fee Related JP4013401B2 (en) 1999-04-20 1999-04-20 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP4013401B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186420A (en) * 2001-12-21 2003-07-04 Seiko Epson Corp Active matrix substrate, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4275644B2 (en) * 2004-06-23 2009-06-10 シャープ株式会社 Active matrix substrate, method for manufacturing the same, and electronic device
WO2010021105A1 (en) * 2008-08-19 2010-02-25 シャープ株式会社 Liquid crystal display panel
JP6918090B2 (en) * 2015-10-30 2021-08-11 株式会社ジャパンディスプレイ Liquid crystal display device

Also Published As

Publication number Publication date
JP2000305484A (en) 2000-11-02

Similar Documents

Publication Publication Date Title
KR100516579B1 (en) Electrooptical apparatus, method of producing the same, and electronic apparatus
JP3684578B2 (en) Liquid crystal device and electronic device
JP3736122B2 (en) Liquid crystal device and electronic device
JP3744227B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3786515B2 (en) Liquid crystal device, method for manufacturing the same, and electronic device
JP3674356B2 (en) Electro-optical device and manufacturing method thereof, TFT array substrate, and electronic apparatus
JP2000081636A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP3829478B2 (en) Liquid crystal panel, projection type liquid crystal display device using the same, electronic device, and method for manufacturing liquid crystal panel
JP3690119B2 (en) Liquid crystal device and projection display device
JP4013401B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4400239B2 (en) Electro-optical device and electronic apparatus
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP3904371B2 (en) Electro-optical device and electronic apparatus
JP3991567B2 (en) Electro-optical device and electronic apparatus
JP3855976B2 (en) Electro-optical device and electronic apparatus
JP3788086B2 (en) Electro-optical device and display device using the same
JP3680848B2 (en) Substrate using thin film transistor, liquid crystal device, and electronic device
JP3791482B2 (en) Liquid crystal device and electronic device
JP3867027B2 (en) Electro-optical device and electronic apparatus
JP2006053572A (en) Electro-optical device and display device using the same
JP2000098407A (en) Electro-optical device manufacturing method and electro-optical device
JP3782054B2 (en) Liquid crystal device and electronic device
JP3791541B2 (en) Liquid crystal device and electronic device
JP3736230B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP3867026B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees