JP4014677B2 - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置 Download PDFInfo
- Publication number
- JP4014677B2 JP4014677B2 JP23255196A JP23255196A JP4014677B2 JP 4014677 B2 JP4014677 B2 JP 4014677B2 JP 23255196 A JP23255196 A JP 23255196A JP 23255196 A JP23255196 A JP 23255196A JP 4014677 B2 JP4014677 B2 JP 4014677B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- channel formation
- semiconductor device
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6744—Monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、結晶半導体基板、例えば単結晶シリコン基板若しくはＳＯＩ基板（ＳＩＭＯＸなど）を利用して形成された絶縁ゲイト型半導体装置、特に絶縁ゲイト型電界効果トランジスタ（以後、単にＩＧ−ＦＥＴと略記する）の構成およびその作製方法に関する。特に、チャネル長が１μｍ以下（代表的には0.01〜0.35μｍ）の微細素子を作製する場合において効果を発揮する技術である。
【０００２】
従って、本発明はＩＧ−ＦＥＴを集積化して構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなどの様々な半導体集積化回路に応用することが可能である。
【０００３】
【従来の技術】
近年、ＶＬＳＩなどの集積化回路は益々微細化の一途を辿る傾向にあり、配線の幅も0.18μｍ以下、さらには 0.1μｍ以下といったディープサブミクロン領域の加工寸法が要求される様になってきている。
【０００４】
これまで半導体素子の微細化はスケーリング則に従って進められてきており、微細化が集積化回路の特性向上をもたらすことは一般的に知られていた。しかしながら、サブミクロン領域の微細加工となると単純にはスケーリング則に従わない問題が生じる様になる。
【０００５】
その様な問題として短チャネル効果という現象が代表的に知られている。短チャネル効果とは、ゲイト電極の線幅が短くなる、即ちチャネル形成領域が短くなるにつれて、チャネル形成領域の電荷がゲイト電圧だけでなく、ソース／ドレイン領域の空乏層電荷や電界および電位分布の影響を大きく受ける様になるために引き起こされる現象である。
【０００６】
この様子を簡略化して図３に示す。３０１はソース領域、３０２はドレイン領域、３０３はチャネル領域、３０４はゲイト電極である。また、３０５で示される点線はドレイン電圧Ｖｄが小さい時に形成される空乏層を表している。
【０００７】
通常、チャネル領域３０３を流れる電流はゲイト電圧Ｖｇのみで制御される。この場合、３０５で示される様に、チャネル領域３０３近傍の空乏層はチャネルに概略平行となり、均一な電界が形成される。
【０００８】
しかし、ドレイン電圧Ｖｄが高くなると、ドレイン領域３０２近傍の空乏層がチャネル領域３０３、ソース領域３０１の方へと広がり、３０６で示される実線で表される様に、ドレイン空乏層の電荷や電界がソース領域３０１、チャネル領域３０３近傍の空乏層へと影響を及ぼす様になる。即ち、オン電流が複雑な電界分布により変化し、ゲイト電圧Ｖｇのみで制御することが困難な状況となるのである。
【０００９】
ここで、短チャネル効果が生じる場合におけるチャネル形成領域周辺のエネルギー状態を図４を用いて説明する。図４において実線で示す状態図はドレイン電圧が０Ｖの時のソース領域４０１、チャネル形成領域４０２、ドレイン領域４０３のエネルギーバンド図である。
【００１０】
この状態において十分大きいドレイン電圧Ｖｄが印加されると、図４において点線で示す様な状態へと変化する。即ち、ドレイン電圧Ｖｄにより形成されたドレイン領域１０３の空乏層電荷や電界が、ソースおよびチャネル領域４０１、４０２の空乏層電荷に影響を与え、エネルギー（電位）状態はソース領域４０１からドレイン領域４０３にかけて連続的に変化する様になる。
【００１１】
そして、このような短チャネル効果が半導体素子、例えばＩＧ−ＦＥＴに与える影響としてはしきい値電圧（Ｖth）の低下やパンチスルー現象がよく知られている。また、パンチスルー現象によってドレイン電流に対するゲイト電圧の影響が低下するとサブスレッショルド特性が悪くなることも知られている。
【００１２】
まず、しきい値電圧の低下はＮチャネル型ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に見られる現象である。また、この低下の度合いはドレイン電圧に依存するばかりでなく、基板不純物濃度、ソース／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイアス等の様々なパラメータに依存する。
【００１３】
しきい値電圧の低下は消費電力を小さくするといった意味では望ましいことであるが、一般的には集積回路の駆動電圧が小さくなることで周波数特性が高くならないといったデメリットが問題となってしまう。
【００１４】
そのため、これまではしきい値電圧を制御するための手段としてはチャネル形成領域全体に、均一に一導電性を付与する不純物元素を添加して、その添加量でもってしきい値電圧を制御するのが一般的であった。しかし、この方法でもやはり短チャネル効果自体を防ぐことはできず、パンチスルー現象などが発生してしまっていた。また、添加した不純物がキャリアを散乱させるのでキャリアの移動度を低下させる要因ともなっていた。
【００１５】
また、パンチスルー現象に伴うサブスレッショルド特性の劣化とはサブスレッショルド係数（Ｓ値）が大きくなる、即ちＦＥＴのスイッチング特性が劣化することを意味している。ここでサブスレッショルド特性に及ぼす短チャネル効果の影響を図５に示す。
【００１６】
図５は横軸にゲイト電圧Ｖｇ、縦軸にドレイン電流Ｉｄの対数をとったグラフであり、５０１の領域における傾き（サブスレッショルド特性）の逆数がＳ値である。この図５ではチャネル長を徐々に短くした時の特性の変化を比較しており、矢印の方向に向かってチャネル長は短くなっている。
【００１７】
その結果、チャネル長が短くなるに従って特性の傾きが小さくなる、即ちＳ値が大きくなる傾向にあることが確認できる。このことは、チャネル長が短くなるに従ってＦＥＴのスイッチング特性が劣化することを意味する。
【００１８】
以上は半導体素子のチャネル形成領域の長さが極端の短くなった場合に生じる短チャネル効果の説明であるが、チャネル形成領域の幅が極端に狭くなった場合には狭チャネル効果という現象も発生する。
【００１９】
図６に示すのは、一般的なＩＧ−ＦＥＴをチャネル方向（ソースとドレインを結ぶ方向）と垂直な面で分断した断面図である。６０１は単結晶シリコン基板、６０２は選択酸化法によって形成されたフィールド酸化膜である。ＶＬＳＩで用いられる個々の半導体素子は、フィールド酸化膜６０２によって各々分離されている。
【００２０】
また、６０３はゲイト電極であり、ゲイト電極６０３に電圧を印加することでチャネル領域６０４が形成される。なお、フィールド酸化膜６０２の下には不純物領域６０５が配置されており、チャネルストッパーとして機能する。
【００２１】
狭チャネル効果は、チャネル幅Ｗが狭くなるに従い、チャネル領域６０４に対してフィールド酸化膜６０２、不純物領域６０５の食い込み部分（バーズビーク）が大きく影響するようになることによって引き起こされる。具体的には、しきい値電圧の増加や実効チャネル幅の電源電圧依存性などが挙げられる。
【００２２】
【発明が解決しようとする課題】
現状の半導体産業においては、極限まで集積化された半導体集積回路が求められており、個々の半導体素子の微細化をどこまで追求できるかが鍵となっている。しかし、ディープサブミクロン領域のファインパターンを形成する技術が開発されたとしても、前述の様な短チャネル効果の問題が素子の微細化を阻む致命的な障害となっていた。
【００２３】
本発明は上記問題点を鑑みてなされたものであり、半導体素子の微細化に伴う短チャネル効果を効果的に抑制するための技術を開示するものである。そして、短チャネル効果によって実現が困難であったディープサブミクロン領域の微細素子を形成可能とすることを課題とする。
【００２４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有することを特徴とする。
【００２５】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有することを特徴とする。
【００２６】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域において人為的かつ局部的に形成された不純物領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置において、
前記不純物領域はエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加され、かつ、該不純物領域によりキャリアの移動経路が規定されることを特徴とする。
【００２７】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加されていることを特徴とする。
【００２８】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。
【００２９】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加されていることを特徴とする。
【００３０】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。
【００３１】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域においてエネルギーバンド幅（Ｅｇ）を広げる不純物元素を添加することにより、人為的かつ局部的に形成された不純物領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置において、
前記不純物領域は絶縁性を有しており、
前記不純物領域によりキャリアの移動経路が規定され、
前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。
【００３２】
なお、不純物領域以外の領域に不純物元素が添加されない又は極微量に添加されているとは、チャネルを形成する領域（半導体層）は真性または実質的に真性な領域であることを意味している。
【００３３】
なお、本明細書において真性な領域とは、Ｎ型やＰ型を付与する不純物元素および炭素、窒素、酸素といった不純物元素を意図的に添加しない領域を指している。また、実質的に真性な領域とは、意図的にＮ型やＰ型を付与する不純物元素を添加しなくても生ずる導電型を相殺した領域、又はしきい値制御が可能な範囲においてソースおよびドレイン領域と同一導電型を呈する領域を指している。
【００３４】
また、本明細書において真性または実質的に真性な領域とは、リンまたはボロンの濃度が５×１０17atms/cm3以下であり、炭素または窒素または酸素の濃度が２×１０18atms/cm3以下である領域を指す。
【００３５】
また、上記不純物元素としては、例えば炭素、窒素、酸素などを挙げることができる。
【００３６】
また、本明細書中においては結晶半導体として単結晶シリコンを代表例とするが、この単結晶シリコンとは現在のＶＬＳＩ、ＵＬＳＩレベルで一般的に用いられている水準の単結晶シリコンは勿論のこと、さらに高水準の単結晶シリコン（究極的には宇宙空間で作製された様な理想状態の単結晶シリコン）をも含んでいるものとする。
【００３７】
本発明の主旨は、チャネル形成領域の一端（例えばソース領域）から他端（例えばドレイン領域）に向かってチャネル方向（電界方向）と概略平行に人為的に形成された不純物領域によりドレイン空乏層の広がりを効果的に抑制し、従来からの問題であったパンチスルー現象やそれに伴うサブスレッショルド特性の劣化を防止することにある。
【００３８】
本出願人はあたかもチャネル形成領域に不純物領域のピンを形成することに似ていることから、本発明によるＩＧ−ＦＥＴをピニング型トランジスタと呼んでいる。なお、本明細書中において「ピニング」とは「抑止」を意味しており、ピニングする」とは「抑止する」又は「抑える」という意味で用いている。
【００３９】
また、チャネル長の微細化に伴う短チャネル効果に起因する代表的現象であるしきい値電圧の低下を、人為的に狭チャネル効果を生じさせることで緩和してやることも本発明の重要な構成である。
【００４０】
図１（Ａ）に示すのは一般的なＩＧ−ＦＥＴのソース領域、ドレイン領域およびチャネル形成領域を上面から見た時の状態の模式図である。なお、１０１がソース領域、１０２がドレイン領域、１０３がチャネル形成領域である。
【００４１】
そして、本発明の特徴はチャネル形成領域１０３内の一端から他端に向かって（例えば、ソース領域１０１からドレイン領域１０２に向かって）電界方向と概略平行に線状パターン形状を有する不純物領域１０４が形成されている点である。本発明においては、添加する不純物として炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）の内、選ばれた一種または複数種類の元素を用いている。
【００４２】
添加された不純物はチャネル形成領域１０３内に局部的にエネルギーバンド幅の大きいエネルギー障壁を形成する。本発明の様に炭素、窒素、酸素を用いた場合には、図１５（Ａ）で示す状態であったエネルギーバンドを図１５（Ｂ）で示す状態とし、エネルギーバンド幅（Ｅｇ）を広げることで障壁ΔＥがさらに大きな障壁ΔＥ’となる。例えば、酸素を添加した場合には SiOxで示される様な構造の絶縁性の高抵抗領域となり電気的にも障壁となる。
【００４３】
特に、図１（Ａ）に示す様にドレイン領域１０２とチャネル形成領域１０３との接合部は最も電界の変化の激しい領域であるので、この位置に不純物領域１０４を配置しておくことが望ましい。また、ゲイト電極による電界がドレイン領域１０２内にもおよぶ場合はドレイン領域１０２内に不純物領域１０４を形成することも可能である。逆にソース領域１０１内には不純物領域１０４は形成しない方が好ましい。
【００４４】
この様に、炭素、窒素、酸素を用いる場合においては、どの場合も不純物領域を絶縁性のエネルギー障壁として活用するのでＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共通化することができる。このことは、本発明をＣＭＯＳ回路に適用した場合に製造工程を簡略する上で有利であることを意味する。
【００４５】
また、これらの不純物元素は、母体基板がシリコンである場合、シリコン原子と強く結合するので加熱処理などにより再拡散する恐れが少ない。
【００４６】
また、本発明は 0.2μｍ、さらには0.1 μｍといったディープサブミクロン領域の微細加工を必要とする微細素子を形成する際に極めて効果的である。従って、チャネル形成領域の長さ（チャネル長またはソース／ドレイン間距離）も0.01〜1.0 μｍ、代表的には0.1 〜0.35μｍといった短いものとなるため、不純物領域はさらに細かいパターンを切らなければならない。
【００４７】
例えば、線状パターン状の不純物領域を形成する際にレジストマスクを利用する場合にはレジストマスクに開孔を設けるパターニングは解像度の問題から通常の露光法を用いることができない。その様な場合においては、パターニングを電子描画法や FIB法を用いて行うことで微細パターンを実現すれば良い。
【００４８】
また、この線状パターン状の不純物領域はパターニングにより人為的に配列して形成されるので、図１（Ａ）の様な配置だけでなく、任意の様々な配置とすることが可能である。
【００４９】
次に、図１（Ａ）に示すソース領域／チャネル形成領域／ドレイン領域の構成を有する絶縁ゲイト型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの様にして短チャネル効果が抑制されるかを以下に説明する。
【００５０】
まず、図１（Ａ）をＡ−Ａ’で切った断面図を図１（Ｂ）に示す。１０５はフィールド酸化膜、１０６はチャネルストッパーである。不純物領域１０４はソース領域１０１とドレイン領域１０２とを繋ぐ様にして形成されているので、図１（Ｂ）に示した様にＡ−Ａ’で切った断面では途切れなく不純物領域１０４が現れる。
【００５１】
また、図１（Ａ）をＢ−Ｂ’で切った断面図を図１（Ｃ）に示す。１０７はフィールド酸化膜である。不純物領域１０４の深さ方向の形状は条件設定によって様々なバリエーションを採りうるが、ここでは理想的に散乱がないものとして棒状に注入された場合を例にする。
【００５２】
また、ある不純物領域１０４の幅はｗpi,nで表され、その間隔はｗpa,mで表される。ここでｎ、ｍはチャネル形成領域１０３内において、ｗpi,nがｎ番目の不純物領域の幅であり、ｗpa,mがｍ番目の不純物領域の間隔（キャリアの移動するパス）であることを意味している。
【００５３】
ここまでの説明は単に構造についての説明であったが、次にその効果についての説明を行う。まず、図１（Ｂ）に示す様な構造を有する半導体装置に対してゲイト電圧、ドレイン電圧を印加した場合には、図２（Ａ）に示す様な状態でソース側空乏層２０１、チャネル側空乏層２０２、ドレイン側空乏層２０３が形成される。即ち、ドレイン側空乏層２０３は不純物領域２０４が障壁となってソース側への広がりを防止された形となる。
【００５４】
図１（Ｂ）では判りにくいが不純物領域２０４は図１（Ａ）に示す様に配置されているので、チャネル形成領域を塞ぐ格子状のフィルターでドレイン側空乏層の広がりを抑えているというモデルで考えれば理解しやすい。
【００５５】
従って、本発明による構造の半導体装置においては、図２（Ａ）に示す様に空乏層が実質的に相互に干渉することなく分断される。即ち、ソース側空乏層２０１、チャネル側空乏層２０２が、ドレイン側空乏層２０３の影響を受けないで分布することになるので、エネルギー状態は図２（Ｂ）に示す状態となる。
【００５６】
即ち、図５に示した従来のエネルギー状態図と異なり、チャネル領域のエネルギー状態は殆どゲイト電圧による電界のみに制御されるので、チャネル領域に対して概略平行な形状を有する。従って、短チャネル効果特有のパンチスルー現象の様な問題がなく、ドレイン耐圧の高い半導体装置を作製することができる。
【００５７】
さらに、図２（Ａ）に示す様に、本発明においては空乏層の占める体積が、図３に示した様な従来のものと比べて減少しているため、従来よりも空乏層電荷が小さく、空乏層容量が小さい特徴がある。ここで、Ｓ値を導出する式は次式で表される。
【００５８】
【数３】
【００５９】
即ち、前述の様に、図５に示すグラフにおいて５０１で示される領域における傾きの逆数を表していることが判る。また、数３の式は近似的に次式の様に表すことができる。
【００６０】
【数４】
【００６１】
数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面準位の等価容量、Ｃoxはゲイト酸化膜容量である。従って、本発明によれば空乏層容量Ｃd が従来よりも十分小さくなるので、Ｓ値を85mV/decade 以下（好ましくは70mV/decade 以下）の小さな値とすることができる、即ち優れたサブスレッショルド特性を得ることができるのである。
【００６２】
また、本発明が目指すところは、空乏層容量Ｃd および界面準位の等価容量Ｃitを０に可能な限り近づけることである。即ち、Ｃd ＝Ｃit＝０となる理想状態におけるＳ値（60mV/decade ）に近づけることにある。
【００６３】
また、チャネル形成領域が図１（Ｃ）に示す構造となっていることは短チャネル効果によるしきい値電圧の低下を緩和する上で非常に重要である。なぜならば、図１（Ｃ）に示す構造が意図的に狭チャネル効果を生み出すために必要な構成だからである。
【００６４】
例えば、図１（Ｃ）に示す様にある断面に着目すると、チャネル形成領域の幅Ｗは不純物領域１０４によって分断され、実質的に狭いチャネル幅ｗpa,mを持つ複数のチャネル形成領域の集合体と見なすことができる。
【００６５】
即ち、その複数の狭いチャネル幅ｗpa,mを有する領域において狭チャネル効果が得られるのである。マクロ的に見ると図１（Ａ）に示す様にチャネル形成領域全体にこの様な狭チャネル効果が得られる領域が存在するので、全体的にも狭チャネル効果が得られ、しきい値電圧が増加すると考えられる。
【００６６】
従って、チャネル長に短くなることで短チャネル効果によってしきい値電圧が低下したとしても、以上の理由により狭チャネル効果によってしきい値電圧を意図的に増加させてしきい値制御を行うことができるので、結果的にしきい値電圧の変化を緩和することが可能となる。
【００６７】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記チャネル形成領域に対してキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するための不純物領域と、
を人為的かつ局部的に形成する工程を少なくとも有することを特徴とする。
【００６８】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記チャネル形成領域に対してキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するための不純物領域と、
を人為的かつ局部的に形成する工程を少なくとも有することを特徴とする。
【００６９】
また、他の発明の構成は、
結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域において人為的かつ局部的に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が人為的かつ局部的に添加され、かつ、該不純物領域によりキャリアの移動経路が規定されることを特徴とする。
【００７０】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するための不純物領域を形成するために、前記チャネル形成領域に対してエネルギーバンド幅（Ｅｇ）を広げる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。
【００７１】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するための不純物領域を形成するために、前記チャネル形成領域に対してエネルギーバンド幅（Ｅｇ）を広げる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。
【００７２】
また、他の発明の構成は、
結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域においてエネルギーバンド幅（Ｅｇ）を広げる不純物元素を添加することにより、人為的かつ局部的に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域は絶縁性を有しており、
前記不純物領域によりキャリアの移動経路が規定され、
前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。
【００７３】
【発明の実施の形態】
図１において、ソース領域１０１、ドレイン領域１０２とで挟まれた領域がチャネル形成領域１０３である。本発明は、チャネル形成領域１０３に対して人為的、かつ、局部的に不純物を添加して不純物領域１０４を形成する。
【００７４】
また、不純物領域１０４はチャネル形成領域１０３の一端（例えばソース領域１０１）から他端（例えばドレイン領域１０２）に向かってチャネル方向（電界方向）と平行に形成された線状パターン形状を有しており、人為的かつ局部的に配列される。
【００７５】
また、本発明では不純物領域に添加する不純物として炭素、窒素、酸素から選ばれた一種または複数種類の元素を用いるので、絶縁性を有する不純物領域をキャリアが通過することはない。即ち、不純物領域間にのみチャネル領域が形成され、そこをパスとしてキャリアの移動が行われる。
【００７６】
以上の様な構成とした半導体装置を駆動させた場合、ドレイン領域１０２近傍に形成されるドレイン側空乏層は不純物領域１０４に食い止められて横方向（チャネル形成領域下）に広がらない。即ち、ソース領域１０１およびチャネル形成領域１０３近傍のエネルギー状態（電位状態）がドレイン側空乏層に影響されないので、それぞれの電界は実質的には独立に形成される。
【００７７】
従って、いわゆる短チャネル効果に起因するパンチスルー現象やサブスレッショルド特性の劣化がなく、高いドレイン耐圧を実現することができる。
【００７８】
また、不純物領域１０４は実質的にチャネル幅を狭くしており、不純物領域１０４同士の間においてはいわゆる狭チャネル効果が生じる。従って、短チャネル効果に起因するしきい値電圧の低下を、狭チャネル効果に起因するしきい値電圧の増加によって緩和もしくは相殺することが可能である。
【００７９】
さらに、本発明では線状パターン形状を有する不純物領域１０４が側壁の様な役割を果してキャリアの移動する方向を規定するため、キャリア同士の自己衝突による散乱が低減される。即ち、移動度の向上を期待できる。
【００８０】
以上の構成でなる本発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００８１】
【実施例】
〔実施例１〕
本発明を用いて単結晶シリコン（珪素）基板上に絶縁ゲイト型電界効果トランジスタを形成する例を図７を用いて説明する。なお、本実施例では説明を簡略化するためＰ型シリコン基板上に単体のＮチャネル型ＦＥＴを形成する場合の例を示す。
【００８２】
まず、７０１はＰ型シリコン基板であり、その上にはパッド酸化膜として酸化珪素膜７０２、さらにその上には後に選択酸化の際のマスクとして機能する窒化珪素膜７０３を形成する。酸化珪素膜７０２および窒化珪素膜７０３の膜厚は50 〜 200 ｎｍもあれば良い。（図７（Ａ））
【００８３】
次に、パターニングにより素子形成領域のみに窒化珪素膜７０３を残し、その状態でＰ型を付与する不純物元素のイオン注入を行い、さらにその後、1000〜1100℃の温度でウェット酸化を行う。
【００８４】
この工程により露出したシリコン表面は選択的に熱酸化され、図７（Ｂ）に示す様にフィールド酸化膜７０４が形成される。フィールド酸化膜７０４は素子同士を絶縁分離する機能を有する。
【００８５】
また、前述のイオン注入工程により注入されたＰ型を付与する不純物元素（Ｂ）はフィールド酸化膜７０４の下にチャネルストッパー７０５を形成する。これは、フィールド酸化膜７０４下にチャネルが形成されない様にするための領域であり、通常、母体となる基板（本実施例ではＰ型シリコン基板）と同じ導電性を持たせる。
【００８６】
そして、窒化珪素膜７０３、酸化珪素膜（パッド酸化膜）７０２を除去して図７（Ｂ）に示す状態が得られる。この様な選択酸化工程に際してはＬＯＣＯＳ法、ＰＬＡＮＯＸ法、Ｉｓｏｐｌａｎａｒ法、ＳＷＡＭＩ法などの様々な選択酸化方法を用いることが可能である。
【００８７】
次に、チャネル形成領域７０６に対して炭素、窒素、酸素から選ばれた一種または複数種類の元素を添加し、空乏層のストッパーとなる不純物領域７０７を形成する。不純物元素を添加する領域７０７はパターニングにより図示しないレジストに開孔を設けて選択的に設計すれば良い。
【００８８】
なお、不純物領域７０７を線状パターン状にするためには極めて微細なリソグラフィ技術を必要とする。そのためには、電子ビームを用いる技術（電子描画法）やイオンビームを用いる技術（FIB 法) を用いて線状パターン形状の露光を行えば良い。
【００８９】
この時、不純物領域７０７同士の間隔ｗpa,mはそれぞれ揃えることが望ましい。なぜならば、しきい値電圧のバラツキ（狭チャネル効果のバラツキに起因する）や発熱のバラツキ（不純物領域間を流れる電流密度のバラツキに起因する）を生じる恐れがあるからである。
【００９０】
不純物の添加が終了したら、熱酸化処理を行い10 〜 50 ｎｍの熱酸化膜７０８を形成する。この熱酸化処理により形成された薄い熱酸化膜７０８はそのままゲイト絶縁膜として機能する。
【００９１】
さらに、チャネル形成領域７０６において酸化膜７０８上にゲイト電極としてポリシリコン膜７０９を形成する。ゲイト電極７０９は成膜する段階で予め不純物元素を添加しておいて導電性を持たせれば良い。こうして図７（Ｃ）に示す状態が得られる。
【００９２】
その後、図７（Ｄ）に示す様に、Ｎ型を付与する不純物元素（ＰまたはＡｓ）を添加し、自己整合的にソース領域７１０、ドレイン領域７１１を形成する。その後、ゲイト電極７０９を覆う様にして窒化珪素膜を300 ｎｍの厚さに成膜し、エッチバック法を用いてゲイト電極７０９の側面のみにサイドウォール７１２を残存させる。
【００９３】
次に、この状態で全面にスパッタ法によりチタン膜を成膜し、加熱、レーザーアニール、ランプアニールなど手段のよるシリサイド形成を行う。この工程により、ソース領域７１０およびドレイン領域７１１の表面ならびにゲイト電極７０９の表面にはチタンシリサイド７１３〜７１５が形成される。チタンシリサイド７１３〜７１５は極めて低抵抗であるので、後に形成する配線とのオーミック接触を確保する上で好ましい。
【００９４】
シリサイド形成が終了したら、層間絶縁膜として窒化珪素膜７１６を成膜し、コンタクトホールを形成してソース電極７１７、ドレイン電極７１８を形成する。こうして図７（Ｅ）に示す様な構造のＩＧ−ＦＥＴが完成する。
【００９５】
本発明ではＩＧ−ＦＥＴのチャネル形成領域に線状パターン状に不純物領域を形成することに特徴があるが、線状パターンの形成にはある範囲の条件を満たす必要がある。そのことについて、図８を用いて以下に記載する。
【００９６】
図８において、８０１はチャネル形成領域の一部を示している。チャネル幅はＷである。ここで、チャネル幅Ｗの内、線状パターン８０２が占有している幅をＷpi と定義する。Ｗpi の値としては例えば1〜10ｎｍもあれば十分である。また、任意の線状パターン８０２の幅をＷpi,1、Ｗpi,2、Ｗpi,3・・・Ｗpi,nとすると、Ｗpiは次式で表される。
【００９７】
【数１】
【００９８】
但し、本発明の構成を達成するためにはチャネル形成領域の端部以外の領域に、不純物領域が少なくとも一つ形成されている必要があるのでｎは１以上の整数である。
【００９９】
また、チャネル幅Ｗの内、線状パターン間の領域（電流の流れるパス）８０３が占有している幅をＷpa と定義する。Ｗpa の値としては例えば10 〜300ｎｍ（代表的には50〜150ｎｍ）とすることができる。また、任意の線状パターン間の領域８０３をＷpa,1、Ｗpa,2、Ｗpa,3・・・Ｗpa,mとすると、Ｗpaは次式で表される。
【０１００】
【数２】
【０１０１】
但し、前述の様にチャネル形成領域の端部以外の領域に不純物領域が少なくとも一つ形成されているので、チャネル形成領域は少なくとも２分されてｍは２以上の整数となる。
【０１０２】
即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、かつ、ｎ＋ｍは３以上という関係が成り立っている。そして、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係は、同時に以下の条件を満たすことが望ましい。
Ｗpi／Ｗ＝0.1 〜0.9
Ｗpa／Ｗ＝0.1 〜0.9
Ｗpi／Ｗpa＝1/9 〜9
【０１０３】
これらの数式の意味するところは、Ｗpa／ＷまたはＷpi／Ｗが０または１であってはならないという事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同義）の場合、図８（Ｂ）に示す様にチャネル形成領域を完全に不純物領域で塞いでしまうので電流の流れるパスが存在しない状態となる。
【０１０４】
逆にＷpa／Ｗ＝１（Ｗpi／Ｗ＝０と同義）の場合、図８（Ｃ）に示す様にチャネル形成領域に不純物領域が全く存在しないのでドレイン側空乏層の広がりを抑えることができない。
【０１０５】
以上の理由により、Ｗpa／ＷおよびＷpi／Ｗの関係式は0.1 〜0.9 （好ましくは0.2 〜0.8 ）の範囲に収まり、また、同時にＷpi／Ｗpa＝1/9 〜9 を満たすことが望ましい。なお、チャネル長をＬとすると、チャネル形成面積はＷ×Ｌで表される。
【０１０６】
また、本発明において線状パターン形状を有する不純物領域を図１（Ａ）に示す様に配置することはＦＥＴの性能を示す代表的なパラメータである移動度の向上に対して非常に大きな意味がある。その理由について以下に説明する。
【０１０７】
移動度は半導体（本実施例ではシリコン基板）中のキャリアの散乱によって決まるが、シリコン基板における散乱は格子散乱と不純物散乱とに大別される。格子散乱はシリコン基板中の不純物濃度が低く、比較的高温で支配的であり、不純物散乱は不純物濃度が高く、比較的低温で支配的である。これらが影響し合って形成される全体的な移動度μは次式で表される。
【０１０８】
【数５】
【０１０９】
この数５で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μl （ lはlattice を意味する) の逆数および不純物散乱の影響を受けた場合の移動度μi （ iはimpurityを意味する) の逆数の和に反比例することを意味している。
【０１１０】
ここで、格子散乱ではドリフト電界がそれほど強くなければ音響フォノンが重要な役割を果たし、その時の移動度μl は、次式の様に温度の-3/2乗に比例する。従って、キャリアの有効質量（ｍ＊）と温度（Ｔ）で決まってしまう。
【０１１１】
【数６】
【０１１２】
また、不純物散乱による移動度μi は、次式の様に温度の3/2 乗に比例し、イオン化した不純物の濃度Ｎi に逆比例する。即ち、イオン化した不純物の濃度Ｎi を調節することで変化させることができる。
【０１１３】
【数７】
【０１１４】
これらの式によると、従来の様にチャネル形成領域全体に不純物を添加するチャネルドープでは不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、本発明では局部的に不純物領域を形成しているので、隣接する不純物領域の間（Ｗpaの幅を持つ領域) には不純物が添加されない。
【０１１５】
即ち、理論的には数７においてイオン化した不純物の濃度Ｎi を限りなく０に近づけることを意味するため、移動度μi は限りなく無限大に近づいていくことになる。即ち、数５において１／μi の項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μl に近づいていく。
【０１１６】
また、キャリアの有効質量（ｍ＊）を小さくすることで移動度μl をさらに大きくすることも理論的には可能である。これは極低温の領域において、キャリア（特に電子の場合）の有効質量が結晶軸の軸方位に依存して変化する現象を利用することで成しうる。
【０１１７】
文献によれば、ソース／ドレイン間を結ぶチャネル方向（キャリアの移動する方向）が単結晶シリコンの＜１００＞軸方向と一致する様に構成した時、最小の有効質量を得ることができる。
【０１１８】
例えば、図１６に示す様に、（１００）面を有する単結晶シリコン基板１６０１上にソース領域１６０２、チャネル形成領域１６０３、ドレイン領域１６０４が形成されているとする。この時、チャネル方向１６０５を［１００］とした場合の様な時がこれに相当する。但し、この例は４°Ｋという極低温領域における結果である。
【０１１９】
また、結晶格子間をうまくキャリアがすり抜けて行ける様に、チャネル方向および不純物領域７０７の軸方向（配列方向）と、結晶格子の軸方向とを概略平行（軸方向のずれを±10°以内に収める）にさせることが望ましい。単結晶ならばシリコン原子は規則正しく配列しているので、結晶格子の配列方向と平行に移動するキャリアは格子散乱の影響を殆ど受けないで済む。
【０１２０】
例えば、単結晶シリコン基板において上記の様な方向における回転軸を０°とすると、他にも９０°、１８０°、２７０°の回転軸の場合において同様の効果を得ることができる。
【０１２１】
以上の様に、チャネル形成領域を移動するキャリアはチャネル形成領域内に存在する不純物領域以外の領域を通る。この様子を図１７の模式図を用いて簡単に説明する。
【０１２２】
図１７（Ａ）において、１７０１で示されるのはチャネル形成領域である。即ち、図１７（Ａ）はチャネル形成領域を右斜め上方から見た図である。本発明を実施したチャネル形成領域は、立体的には図１７（Ａ）の様に不純物領域１７０２が形成されている。
【０１２３】
図１７（Ａ）に記載された矢印１７０３はキャリア（電子または正孔）の進行方向を示すものである。図１７（Ａ）に示す様にチャネル形成領域１７０１内には複数の不純物領域１７０２が配置されており、キャリアはそれら不純物領域１７０２以外の領域を通過する。
【０１２４】
キャリアの進行方向をチャネル形成領域１７０１の上面から見ると図１７（Ｂ）の様に見える。図１７（Ｂ）は図１７（Ａ）において、ＡＣＥＦで表される面を見た図である。この図１７（Ｂ）を見ると、キャリアが不純物領域１７０２を避け、不純物散乱のない領域を移動していることが判る。
【０１２５】
即ち、大部分のキャリアは矢印で示す様に、不純物領域１７０２の間を通ってソース／ドレイン間を移動する。勿論、不純物領域を避ける様にしてジグザグに移動する場合も含まれる。
【０１２６】
また、図１７（Ｃ）に示すのは、チャネル形成領域１７０１を側面から見た図である。なお、図１７（Ｃ）は図１７（Ａ）において、ＡＢＣＤで表される面を見た図である。また、１７０３で示されるのは矢印であり、紙面に向かって手前方向に矢先が向いていることを示している。この図からもキャリアが不純物領域１７０２の間を移動することが判る。
【０１２７】
また、線状パターン形状を有する不純物領域に挟まれた領域（以後、この領域をレーン領域と呼ぶ）におけるエネルギー状態（電位状態）を模式的に表した分布図は図１３（Ａ）の様になっていると考えられる。
【０１２８】
図１３（Ａ）において、１３０１、１３０２で示される領域は不純物領域のエネルギー状態を示しており、エネルギー的に高い障壁となっている。そして、不純物領域から離れるに従って徐々にエネルギー的に低い領域１３０３となる。即ち、チャネル領域を移動するキャリア（ここでは電子を例にとる）は１３０３で示されるエネルギー状態の低い領域を優先的に移動し、１３０１、１３０２で示されるエネルギー障壁（不純物領域）は壁の様な役割を果たす。
【０１２９】
ここで、チャネル領域を移動するキャリア（電子）のイメージを模式的に図１３（Ｂ）で表す。イメージ的には、チャネル領域を移動するキャリア１３００は図１３（Ｂ）に表す様にまるで雨樋の中を転がる球体の様にその方向性が規定され、ソース領域からドレイン領域に向かってほぼ最短距離を移動する。
【０１３０】
また、図１３（Ｂ）に示す様に、チャネル形成領域には図１３（Ａ）に示した様なレーン領域が複数並列に配置されて構成されているが、１３０１、１３０２で示される領域を越えることがないため、隣接するレーン領域との間においてキャリアの移動は行われない。
【０１３１】
以上の理由によりキャリアが他のキャリアと衝突する確率は大幅に減少するため、移動度が大幅に向上する。即ち、本発明の構成は不純物散乱を低減するのみならず、キャリア同士の自己衝突による散乱をも低減することで大幅な移動度の向上を実現することができる。
【０１３２】
この様に従来においては常に悪影響を及ぼすとされてきたエネルギー障壁（グレインバンダリーなど）を逆に意図的に形成して利用するという本発明の発想は非常に新しいものである。
【０１３３】
〔実施例２〕
本実施例では、本発明を利用してＮチャネル型ＦＥＴ（ＮＭＯＳ）とＰチャネル型ＦＥＴ（ＰＭＯＳ）とを相補的に組み合わせたＣＭＯＳ回路を構成する場合の例を示す。ＣＭＯＳ回路の作製工程の詳細についてはここでは省略するが、本発明では実施例１で説明した様に、ゲイト絶縁膜を形成する前にチャネル形成領域のみにドットパターン状の不純物領域を形成する。
【０１３４】
図１４（Ａ）に本発明を利用した場合におけるＣＭＯＳ回路の断面を示す。図１４（Ａ）は一般的な作製方法で形成されたＣＭＯＳ回路をチャネル方向で分断した断面図である。
【０１３５】
図１４（Ａ）において、１４０１はＮ型シリコン基板、１４０２はｎウェル、１４０３はｐウェルである。つまり、ｎウェル１４０２上にＰチャネル型ＦＥＴ（ＰＭＯＳ）、ｐウェル１４０３上にＮチャネル型ＦＥＴ（ＮＭＯＳ）が形成される。
【０１３６】
ＮＭＯＳおよびＰＭＯＳはそれぞれ選択酸化法で形成されたフィールド酸化膜１４０４で分離され、ｐウェル側のフィールド酸化膜の下にはチャネルストッパー１４０５が配置される。
【０１３７】
また、ｎウェル１４０２にはＰ型を付与する不純物、例えばボロンが添加されてＰＭＯＳのソース領域１４０６、ドレイン領域１４０７が配置されている。また、ｐウェル１４０３にはＮ型を付与する不純物、例えばリンや砒素が添加されてＮＭＯＳのドレイン領域１４０８、ソース領域１４０９が配置されている。
【０１３８】
また、ソース領域１４０６、ドレイン領域１４０７およびソース領域１４０８、ドレイン領域１４０９で挟まれたチャネル形成領域には、予めゲイト絶縁膜１４１０を形成する前にドットパターン状の不純物領域１４１１、１４１２を形成しておく。
【０１３９】
本実施例でゲイト絶縁膜１４１０の形成前に不純物領域１４１１、１４１２を形成する理由は、ゲイト絶縁膜１４１０とチャネル形成領域との界面に損傷を与えないためであるが、ゲイト絶縁膜１４１０を通して不純物を添加する方法をとることも可能である。
【０１４０】
なお、本実施例では不純物領域１４１１、１４１２を形成するにあたって酸素を用いるので、ＮＭＯＳとＰＭＯＳとで使い分ける必要はなく、共通化することができる。
【０１４１】
また、本実施例の様なＣＭＯＳ回路を構成する場合、図１４（Ａ）に示す様にドレイン領域１４０７、１４０８内にも不純物領域１４１１、１４１２がかかる様に形成しておくことが望ましい。
【０１４２】
なお、例えば本発明の半導体装置を画素などの様にソースとドレインが入れ替わる様な素子に用いる時はソース領域とドレイン領域の双方にかかる様に不純物領域を形成すれば良い。
【０１４３】
そして、チャネル形成領域の上に導電性材料でなるゲイト電極１４１３、１４１４を形成し、それを覆う様にして層間絶縁膜１４１５が成膜される。さらに、層間絶縁膜１４１５にコンタクトホールを形成して、ＰＭＯＳのソース電極１４１６、ＰＭＯＳおよびＮＭＯＳの共通ドレイン電極１４１７、ＮＭＯＳのソース電極１４１８を配置する。
【０１４４】
図１４（Ａ）に示す構造のＣＭＯＳ回路は本発明により短チャネル効果を問題としないで微細化することができるので、極めて集積度の高い集積化回路を構成しうる。
【０１４５】
また、図１４（Ａ）に示したＣＭＯＳ回路とバイポーラトランジスタとを組み合わせたＢｉＣＭＯＳ回路を構成することも可能である。本発明を利用して形成したＢｉＣＭＯＳ回路の例を図１４（Ｂ）に示す。
【０１４６】
図１４（Ｂ）において、１４１９はＰ型シリコン基板であり、１４２０は埋め込みＮ+ 領域、１４２１はエピタキシャル成長により形成されたｐウェルであり、埋め込みＮ+ 領域１４２０上のｐウェル１４２１はＮ型にドーピングされてコレクタとして機能するｎウェル１４２２となっている。また、１４２３は埋め込みＮ+ 領域１４２０からの取り出し電極となるDeepＮ+ 領域である。
【０１４７】
１４２４は通常の選択酸化法で形成されたフィールド酸化膜であり、ｐウェル１４２１にはｎ+ 領域１４２５、ｎウェル領域１４２２にはｐ+ 領域１４２６が形成されている。なお、バイポーラトランジスタを構成する側のｎウェル１４２２には活性ベースとなるｐ- 領域１４２７がまず形成され、次いで外部ベースとなるｐ+ 領域１４２８、ｎ+ 領域１４２９が配置される。
【０１４８】
なお、ＰＭＯＳ側およびＮＭＯＳ側の両方には不純物領域１４３０が配置される。不純物領域１４３０は上記ｎ+ 領域やｐ+ 領域を形成した後に形成しても良いし、その前であっても良い。勿論、炭素、窒素、酸素のいずれを用いるのであっても構わない。
【０１４９】
そして、ゲイト電極１４３１、層間絶縁膜１４３２、ソース／ドレイン配線１４３３を配置してＢｉＣＭＯＳ回路を構成する。ＢｉＣＭＯＳ回路はバイポーラトランジスタの高速動作性とＣＭＯＳ回路の低消費電力性を有効に併用するための回路構成である。
【０１５０】
〔実施例３〕
実施例１では不純物領域７０７の深さ方向の形状を棒状に記載したが、これは注入時に散乱が全くない場合の様な理想状態であって、実際にはイオン注入の条件によって様々な形状の不純物領域を形成することが可能である。
【０１５１】
この様に深さ方向の形状を他の形状とした場合のチャネル形成領域の断面を図９に示す。ただし、図９に示すのチャネル形成領域をチャネル方向と垂直な面で分断した断面図である。
【０１５２】
例えば、普通、イオン注入法によって添加された場合には図９（Ａ）に示す様なクサビ状の不純物領域９０１が形成される。また、逆に図９（Ｂ）に示す様なシズク状の不純物領域９０２を形成することも可能である。特に、図９（Ｂ）に示した様な形状とすると、不純物領域９０２の下部で隣接する不純物領域同士が互いに接触する状態となる。
【０１５３】
この状態では、実質的にチャネル形成領域がバルク基板と絶縁分離されたＳＯＩ構造と見なせる様になる。この構造はドレイン側空乏層がチャネル形成領域の空乏層に影響を与えるのを極めて効果的に抑制することができる。また、チャネル形成領域の空乏層が下方へ広がるのを防ぐ効果も期待できる。
【０１５４】
〔実施例４〕
実施例１では図１（Ａ）に示した様にソース／ドレイン間のチャネル方向（電界方向）に概略平行な線状パターン（不純物領域）を複数配置する例を示したが、設計パターンを変えることで他の様々な配置パターンとすることができる。
【０１５５】
例えば、図１０（Ａ）に示す様に、線状パターン１００１をジグザグに配置することも可能である。この場合、実質的に線状パターン１００１がチャネル形成領域を占有する割合Ｗpiが増加するので、ドレイン側空乏層の横方向への広がりを効果的に防止することができる。特に、チャネル長が0.1 μｍ以下となった場合の様に短チャネル効果の影響が極めて大きくなる様なＩＧ−ＦＥＴにおいて非常に効果的な構成である。
【０１５６】
ただし、キャリアの移動距離が多少長くなる分、移動度が低下する可能性もある。しかし、この構造が効果を発揮するチャネル長0.1 μｍ以下の領域では、ソース領域からでたキャリアが一瞬でドレイン領域に到達するので、実質的には多少移動距離が長くなっても問題とならないと考えられる。
【０１５７】
従って、例えばチャネル長が0.1 μｍ以上の場合には図１（Ａ）に示した様に線状パターン形状を有する不純物領域を配置し、チャネル長が0.1 μｍ以下の場合には図１０（Ａ）に示した様に配置することが望ましい。
【０１５８】
また、図１０（Ｂ）に示す様に、フィッシュボーン形状の線状パターン１００２を配置することも可能である。この構造もドレイン側空乏層の横方向への広がりを防止するためには効果的であり、チャネル長が0.1 μｍ以下である様な微細素子において有効である。
【０１５９】
〔実施例５〕
本発明は実施例１で示した様な横形ＩＧ−ＦＥＴだけでなく、さらに様々な構造のＩＧ−ＦＥＴに対しても適用することができる。例えば、横形ＩＧ−ＦＥＴには他にもＬＤＤ（オフセット）構造（図１１（Ａ））、２重ドレイン構造（図１１（Ｂ））、埋め込みチャネル構造（図１１（Ｃ））、ＳＯＩ構造（図１１（Ｄ））、ＳＩＭＯＸ構造（図１１（Ｅ））などがある。
【０１６０】
本実施例では、Ｎチャネル型ＦＥＴを例にとり、上記構造に応用した場合について説明する。なお、図中のＮ＋、Ｎ−はＮ型導電性の強弱を相対的に示したもので、Ｎ＋はＮ−よりも強いＮ型導電性を有していることを意味している。
【０１６１】
図１１（Ａ）はソースまたはドレイン領域１１０１とチャネル形成領域１１０２との間に低濃度不純物領域１１０３を配置した構造である。低濃度不純物領域１１０３が存在する分、ドレイン側空乏層はなだらかに広がりやすいが、本発明によりその広がりを抑制することができる。
【０１６２】
また、図１１（Ｂ）はソースまたはドレイン領域１１０４の側面に0.1 〜0.5 μｍ幅の導電性領域１１０５を形成した構造である。ソースまたはドレイン領域１１０４と導電性領域１１０５は同じ導電性であり、導電性領域１１０５の方が導電性は弱い。例えば、ソースまたはドレイン領域１１０４をＡｓ（砒素）を注入して形成し、弱い導電性領域１１０５をＰ（燐）を注入して形成することで構成することができる。
【０１６３】
図１１（Ｃ）に示す埋め込みチャネル構造はＮチャネル型ＦＥＴとＰチャネル型ＦＥＴとでＣＭＯＳ回路を構成する様な時に結果的に形成される構成である場合が多く、短チャネル効果も影響を受けやすい構造である。
【０１６４】
構造的には、例えばＮチャネル型ＦＥＴにおいて、チャネル形成領域の界面付近にソース／ドレイン領域１１０６と同一かつ弱い導電性領域１１０７を形成して構成される。
【０１６５】
従って、この導電性領域１１０７の直下にチャネルが形成されるのであるが、この様な場合においても本発明を実施することで短チャネル効果を抑制し、パンチスルー現象やしきい値電圧の低下を防止することができる。
【０１６６】
また、ＳＯＩ構造は素子として使用する半導体層を薄膜化して空乏層を低減する目的も含めて開発された技術であるからそれ自体短チャネル効果を抑制する効果を持っている。例えば、図１１（Ｄ）に示す構造は一般的にＳＯＳ（silicon-on-sapphire ）構造と呼ばれ、サファイア基板１１０８上にシリコン単結晶を成長させて形成される。
【０１６７】
しかし、１μｍ以下の単結晶シリコン層を形成するのは困難であり、空乏層の広がりを抑えるにも限界がある。従って、本発明をＳＯＩ構造に応用すればより確実に短チャネル効果を防止することが可能となる。
【０１６８】
なお、同じＳＯＩ構造の部類に含まれるが一般的にＳＩＭＯＸ（separation-by-implanted oxygen）と呼ばれる基板上にＩＧ−ＦＥＴを形成した例が図１１（Ｅ）である。この場合、単結晶シリコン基板１１０９に対して酸素を注入することによって埋め込み酸化層１１１０を形成する。また、酸素の注入深さを浅くすることで極めて薄い単結晶薄膜を形成することができる。
【０１６９】
この様な場合においても、本発明を用いることは可能である。この場合、ドレイン側空乏層がチャネル形成領域へと広がるのを抑止する（ピニングする）効果を期待することができる。
【０１７０】
〔実施例６〕
本発明においてチャネル形成領域に不純物領域を形成する手段として、レジストマスクを用いたパターニングによる方法以外にも、不純物が歪みに偏析する性質を利用する方法も可能である。
【０１７１】
まず、実施例１の手順に従って図７（Ｂ）と同じ状態を得る。即ち、図１２（Ａ）において、１２０１はシリコン基板、１２０２はフィールド酸化膜、１２０３はチャネルストッパーである。なお、図１２はチャネル形成領域をチャネル方向と垂直な面で分断した断面図である。
【０１７２】
この状態において、集束イオンビーム等を利用してシリコン基板表面の局部的な異方性エッチング加工を行い、スリット状（溝状）パターン１２０４を所望の位置に所望の形状で描画する。（図１２（Ａ））
【０１７３】
次に、不純物元素、例えば窒素を基板１２０４全面に添加する。勿論、炭素や酸素であっても構わない。この不純物元素は後に不純物領域を形成するためのものである。また、注入深さはスリット状パターン１２０４の深さよりも深いことが望ましい。（図１２（Ｂ））
【０１７４】
不純物元素の添加が終了したら、次に1000〜1200℃前後の高温で加熱処理を行う。この加熱処理によりスリット状パターン１２０４の側壁には熱酸化膜１２０５が形成され、スリット状パターン１２０４は埋め込まれる。従って、この領域は実質的にＳｉＯx で表される様な酸化物領域１２０５となる。この場合、加熱処理を酸化性雰囲気で行うと酸化物領域１２０５の形成速度が増加するので好ましい。
【０１７５】
そして、同時にシリコン基板１２０１全体に添加されていた不純物元素が酸化物領域１２０５に偏析する。これは、酸化物領域の近傍に発生した大きな歪みや格子欠陥等に不純物元素が偏析するために生じる。
【０１７６】
以上の様な過程を経ることで、酸化物領域１２０５の周辺部は不純物元素が偏析して不純物領域１２０６となる。
【０１７７】
また、単結晶シリコン基板１２０１中にリンやボロンといった一導電性を付与する不純物元素が添加されている場合、酸化物領域１２０５を構成する熱酸化膜が形成される際に、ボロンは熱酸化膜中に取り込まれ、リンは酸化膜／シリコン界面に排斥する（パイルアップする）傾向がある。
【０１７８】
この様な効果をうまく利用することで、不純物散乱による移動度の低下を効果的に抑制することも可能である。
【０１７９】
また、例えば、集束イオンビームの様なマスクレスでイオン注入を行うことができる装置を用いて、直接単結晶シリコン基板上に酸素イオンを注入し、加熱処理を行うことでイオン注入した領域を酸化物領域に変成させることも可能である。集束イオンビーム以外にも電子ビーム等を用いても良い。
【０１８０】
〔実施例７〕
本実施例では、本発明を利用した半導体装置を製品（電子機器）に組み込んだ場合の一例を示す。ここでは、ノート型パソコンに組み込まれたＩＣ回路を例にとって説明する。説明は図１８を用いて行う。
【０１８１】
図１８において、３００１は本体、３００２はフタ部、３００３はキーボード、３００４は画像表示部であり、本体３００１内には様々な集積回路３００５が組み込まれている。
【０１８２】
集積回路３００５を取り出してみると、外部はパッケージ３０１１で覆われて内部の半導体チップは樹脂等で保護されている。また、内部の半導体チップはリード３０１２によって外部と接続される。通常、目にする集積回路（ＩＣチップ）３００５は、外目には黒色のパッケージ３０１１とリード３０１２しか見えないので完全にブラックボックスとなっている。
【０１８３】
そのパッケージ３０１１で保護された半導体チップを取り出して見ると、例えば次の様な構成となっている。まず、基板３０１３上には演算部（プロセッサー）３０１４とメモリ部３０１５が配置されている。なお、３０１６は半導体素子とリード３０１２とを接続するボンディング部である。
【０１８４】
演算部３０１４、メモリ部３０１５はＣＭＯＳ回路、ＢｉＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ回路など、他にも様々な回路を用いて構成さえている。本実施例で示した図１５の様な構成は、同一基板上に演算部３０１４とメモリ部３０１５が配置されていることに特徴がある。
【０１８５】
この様に演算部３０１４とメモリ部３０１５とが隣接した構成とすると、演算部３０１４とメモリ部３０１５との間のデータのやりとりが非常に高速で行われる様になるため、動作速度の速い回路を形成することが可能となる。
【０１８６】
また、ワンチップ上に必要な回路を全て集積化することも可能であるので、製造コストを大幅に低減することも期待できる。さらには、配置面積を減らすことで製品の小型化を図ることもできる。
【０１８７】
本発明を利用すれば短チャネル効果を問題とせずに半導体素子の微細化を行うことができるので、上記の様なワンチップ化と併用することで半導体電子機器のさらなる小型化、携帯化が実現できる。
【０１８８】
〔実施例８〕
本発明は実施例７に示した例以外にも様々な半導体電子機器に応用することが可能である。なぜならば、本発明による半導体装置の電気特性は非常に優れたものであり、これを用いて構成したＩＣ回路は高い周波数特性を実現しうるからである。
【０１８９】
本発明を利用して形成された半導体素子単体のデバイス特性は非常に優れたものとなり、Ｎチャネル型ＦＥＴのしきい値電圧Ｖth,nは-0.5〜3.0 Ｖ、Ｐチャネル型ＦＥＴのしきい値電圧Ｖth,pは-3.0〜0.5 Ｖの範囲で必要とする駆動電圧に合わせて調節できる。また、Ｓ値は60〜85mV/decade 、好ましくは60〜70mV/decade が得られる。
【０１９０】
また、実施例１で説明した様な理由により高い移動度（1000cm2/Vs以上）を得ることができる。移動度を計算式で求める場合、移動度はチャネル幅Ｗに反比例するので注意が必要である。本発明を実施する場合、チャネル形成領域においては不純物領域によって少なからずチャネル幅が狭くなっているので、実測チャネル幅Ｗpaを代入しなければ実際の移動度は得られない。
【０１９１】
以上の様な優れた電気特性を達しうる本発明の半導体装置でＩＣ回路を構成すると、極めて良好な周波数特性を得ることができる。例えば、本発明の半導体装置を用いて９段のリングオシレータを構成すると、3.3 Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を実現しうる。
【０１９２】
例えば、高周波電子機器である携帯電話などの様に高い周波数特性を必要とする電子機器に対しても本発明は有効である。携帯電話の入力部等に用いられるＩＣ回路は２ＧＨｚの周波数特性を必要とするのであるが、本発明はその様な高周波ＩＣ回路に対しても十分に対応することができる。
【０１９３】
【発明の効果】
本発明を利用することでチャネル長が短くなった場合に生じる短チャネル効果を防止することが可能となる。具体的には、まずドレイン側空乏層がソース領域やチャネル形成領域下に広がるのを、チャネル形成領域に局部的に形成した不純物領域で遮り、チャネル形成領域のエネルギー（電位）状態にドレイン電圧が影響しない構成とする。これによりパンチスルー現象やサブスレッショルド特性の劣化を防止することが可能となる。また、同時に高いドレイン耐圧を実現することができる。
【０１９４】
また、短チャネル効果の特徴の一つであるしきい値電圧の低下を狭チャネル効果によるしきい値電圧の増加によって抑制することができる。この狭チャネル効果は、チャネル形成領域に局部的に不純物領域を形成するという本発明の構成によって人為的に成しうる効果である。
【０１９５】
以上の様に、本発明を利用することでチャネル長の短いディープサブミクロン領域における半導体装置においても、短チャネル効果を引き起こすことなく動作させることができる。従って、本発明の半導体装置を利用することで非常に高密度に集積化された集積化回路を構成することができる。
【０１９６】
また、本発明ではチャネル形成領域にエネルギー的にスリット状のレーン領域を形成することでキャリアの移動方向を規定し、キャリア同士の自己衝突による散乱を低減することが可能である。
【０１９７】
即ち、キャリアの移動度低下を招く原因となる不純物散乱、格子散乱、キャリア同士の自己衝突による散乱が大幅に低減され、移動度が大きく向上する。即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層の性能向上が望める。
【図面の簡単な説明】
【図１】 チャネル形成領域の構成を示す図。
【図２】 チャネル形成領域の構成を示す図。
【図３】 従来の半導体装置を説明するための図。
【図４】 チャネル形成領域のエネルギー状態を示す図。
【図５】 従来の半導体装置の特性を説明するための図。
【図６】 従来の半導体装置の構成を示す図。
【図７】 絶縁ゲイト型電界効果トランジスの作製工程を示す図。
【図８】 不純物領域の形成条件を説明するための図。
【図９】 不純物領域の深さ方向の形状を示す図。
【図１０】 不純物領域の形状および配置を説明するための図。
【図１１】 絶縁ゲイト型電界効果トランジスの構造を示す図。
【図１２】 不純物領域の作製工程を示す図。
【図１３】 ソース／ドレイン間のエネルギー状態を示す図。
【図１４】 絶縁ゲイト型電界効果トランジスタの構造を示す図。
【図１５】 チャネル形成領域のエネルギー状態を示す図。
【図１６】 チャネル形成領域の構成を示す図。
【図１７】 チャネル形成領域の構成を示す図。
【図１８】 半導体装置の応用例を示す図。
【符号の説明】
１０１ ソース領域
１０２ ドレイン領域
１０３ チャネル形成領域
１０４ 不純物領域（線状パターン）
１０５ フィールド酸化膜
１０６ チャネルストッパー
【発明が属する技術分野】
本明細書で開示する発明は、結晶半導体基板、例えば単結晶シリコン基板若しくはＳＯＩ基板（ＳＩＭＯＸなど）を利用して形成された絶縁ゲイト型半導体装置、特に絶縁ゲイト型電界効果トランジスタ（以後、単にＩＧ−ＦＥＴと略記する）の構成およびその作製方法に関する。特に、チャネル長が１μｍ以下（代表的には0.01〜0.35μｍ）の微細素子を作製する場合において効果を発揮する技術である。
【０００２】
従って、本発明はＩＧ−ＦＥＴを集積化して構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなどの様々な半導体集積化回路に応用することが可能である。
【０００３】
【従来の技術】
近年、ＶＬＳＩなどの集積化回路は益々微細化の一途を辿る傾向にあり、配線の幅も0.18μｍ以下、さらには 0.1μｍ以下といったディープサブミクロン領域の加工寸法が要求される様になってきている。
【０００４】
これまで半導体素子の微細化はスケーリング則に従って進められてきており、微細化が集積化回路の特性向上をもたらすことは一般的に知られていた。しかしながら、サブミクロン領域の微細加工となると単純にはスケーリング則に従わない問題が生じる様になる。
【０００５】
その様な問題として短チャネル効果という現象が代表的に知られている。短チャネル効果とは、ゲイト電極の線幅が短くなる、即ちチャネル形成領域が短くなるにつれて、チャネル形成領域の電荷がゲイト電圧だけでなく、ソース／ドレイン領域の空乏層電荷や電界および電位分布の影響を大きく受ける様になるために引き起こされる現象である。
【０００６】
この様子を簡略化して図３に示す。３０１はソース領域、３０２はドレイン領域、３０３はチャネル領域、３０４はゲイト電極である。また、３０５で示される点線はドレイン電圧Ｖｄが小さい時に形成される空乏層を表している。
【０００７】
通常、チャネル領域３０３を流れる電流はゲイト電圧Ｖｇのみで制御される。この場合、３０５で示される様に、チャネル領域３０３近傍の空乏層はチャネルに概略平行となり、均一な電界が形成される。
【０００８】
しかし、ドレイン電圧Ｖｄが高くなると、ドレイン領域３０２近傍の空乏層がチャネル領域３０３、ソース領域３０１の方へと広がり、３０６で示される実線で表される様に、ドレイン空乏層の電荷や電界がソース領域３０１、チャネル領域３０３近傍の空乏層へと影響を及ぼす様になる。即ち、オン電流が複雑な電界分布により変化し、ゲイト電圧Ｖｇのみで制御することが困難な状況となるのである。
【０００９】
ここで、短チャネル効果が生じる場合におけるチャネル形成領域周辺のエネルギー状態を図４を用いて説明する。図４において実線で示す状態図はドレイン電圧が０Ｖの時のソース領域４０１、チャネル形成領域４０２、ドレイン領域４０３のエネルギーバンド図である。
【００１０】
この状態において十分大きいドレイン電圧Ｖｄが印加されると、図４において点線で示す様な状態へと変化する。即ち、ドレイン電圧Ｖｄにより形成されたドレイン領域１０３の空乏層電荷や電界が、ソースおよびチャネル領域４０１、４０２の空乏層電荷に影響を与え、エネルギー（電位）状態はソース領域４０１からドレイン領域４０３にかけて連続的に変化する様になる。
【００１１】
そして、このような短チャネル効果が半導体素子、例えばＩＧ−ＦＥＴに与える影響としてはしきい値電圧（Ｖth）の低下やパンチスルー現象がよく知られている。また、パンチスルー現象によってドレイン電流に対するゲイト電圧の影響が低下するとサブスレッショルド特性が悪くなることも知られている。
【００１２】
まず、しきい値電圧の低下はＮチャネル型ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に見られる現象である。また、この低下の度合いはドレイン電圧に依存するばかりでなく、基板不純物濃度、ソース／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイアス等の様々なパラメータに依存する。
【００１３】
しきい値電圧の低下は消費電力を小さくするといった意味では望ましいことであるが、一般的には集積回路の駆動電圧が小さくなることで周波数特性が高くならないといったデメリットが問題となってしまう。
【００１４】
そのため、これまではしきい値電圧を制御するための手段としてはチャネル形成領域全体に、均一に一導電性を付与する不純物元素を添加して、その添加量でもってしきい値電圧を制御するのが一般的であった。しかし、この方法でもやはり短チャネル効果自体を防ぐことはできず、パンチスルー現象などが発生してしまっていた。また、添加した不純物がキャリアを散乱させるのでキャリアの移動度を低下させる要因ともなっていた。
【００１５】
また、パンチスルー現象に伴うサブスレッショルド特性の劣化とはサブスレッショルド係数（Ｓ値）が大きくなる、即ちＦＥＴのスイッチング特性が劣化することを意味している。ここでサブスレッショルド特性に及ぼす短チャネル効果の影響を図５に示す。
【００１６】
図５は横軸にゲイト電圧Ｖｇ、縦軸にドレイン電流Ｉｄの対数をとったグラフであり、５０１の領域における傾き（サブスレッショルド特性）の逆数がＳ値である。この図５ではチャネル長を徐々に短くした時の特性の変化を比較しており、矢印の方向に向かってチャネル長は短くなっている。
【００１７】
その結果、チャネル長が短くなるに従って特性の傾きが小さくなる、即ちＳ値が大きくなる傾向にあることが確認できる。このことは、チャネル長が短くなるに従ってＦＥＴのスイッチング特性が劣化することを意味する。
【００１８】
以上は半導体素子のチャネル形成領域の長さが極端の短くなった場合に生じる短チャネル効果の説明であるが、チャネル形成領域の幅が極端に狭くなった場合には狭チャネル効果という現象も発生する。
【００１９】
図６に示すのは、一般的なＩＧ−ＦＥＴをチャネル方向（ソースとドレインを結ぶ方向）と垂直な面で分断した断面図である。６０１は単結晶シリコン基板、６０２は選択酸化法によって形成されたフィールド酸化膜である。ＶＬＳＩで用いられる個々の半導体素子は、フィールド酸化膜６０２によって各々分離されている。
【００２０】
また、６０３はゲイト電極であり、ゲイト電極６０３に電圧を印加することでチャネル領域６０４が形成される。なお、フィールド酸化膜６０２の下には不純物領域６０５が配置されており、チャネルストッパーとして機能する。
【００２１】
狭チャネル効果は、チャネル幅Ｗが狭くなるに従い、チャネル領域６０４に対してフィールド酸化膜６０２、不純物領域６０５の食い込み部分（バーズビーク）が大きく影響するようになることによって引き起こされる。具体的には、しきい値電圧の増加や実効チャネル幅の電源電圧依存性などが挙げられる。
【００２２】
【発明が解決しようとする課題】
現状の半導体産業においては、極限まで集積化された半導体集積回路が求められており、個々の半導体素子の微細化をどこまで追求できるかが鍵となっている。しかし、ディープサブミクロン領域のファインパターンを形成する技術が開発されたとしても、前述の様な短チャネル効果の問題が素子の微細化を阻む致命的な障害となっていた。
【００２３】
本発明は上記問題点を鑑みてなされたものであり、半導体素子の微細化に伴う短チャネル効果を効果的に抑制するための技術を開示するものである。そして、短チャネル効果によって実現が困難であったディープサブミクロン領域の微細素子を形成可能とすることを課題とする。
【００２４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有することを特徴とする。
【００２５】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有することを特徴とする。
【００２６】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域において人為的かつ局部的に形成された不純物領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置において、
前記不純物領域はエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加され、かつ、該不純物領域によりキャリアの移動経路が規定されることを特徴とする。
【００２７】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加されていることを特徴とする。
【００２８】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。
【００２９】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が添加されていることを特徴とする。
【００３０】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するために人為的かつ局部的に形成された不純物領域と、
を有し、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。
【００３１】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域においてエネルギーバンド幅（Ｅｇ）を広げる不純物元素を添加することにより、人為的かつ局部的に形成された不純物領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を少なくとも有する絶縁ゲイト型半導体装置において、
前記不純物領域は絶縁性を有しており、
前記不純物領域によりキャリアの移動経路が規定され、
前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。
【００３２】
なお、不純物領域以外の領域に不純物元素が添加されない又は極微量に添加されているとは、チャネルを形成する領域（半導体層）は真性または実質的に真性な領域であることを意味している。
【００３３】
なお、本明細書において真性な領域とは、Ｎ型やＰ型を付与する不純物元素および炭素、窒素、酸素といった不純物元素を意図的に添加しない領域を指している。また、実質的に真性な領域とは、意図的にＮ型やＰ型を付与する不純物元素を添加しなくても生ずる導電型を相殺した領域、又はしきい値制御が可能な範囲においてソースおよびドレイン領域と同一導電型を呈する領域を指している。
【００３４】
また、本明細書において真性または実質的に真性な領域とは、リンまたはボロンの濃度が５×１０17atms/cm3以下であり、炭素または窒素または酸素の濃度が２×１０18atms/cm3以下である領域を指す。
【００３５】
また、上記不純物元素としては、例えば炭素、窒素、酸素などを挙げることができる。
【００３６】
また、本明細書中においては結晶半導体として単結晶シリコンを代表例とするが、この単結晶シリコンとは現在のＶＬＳＩ、ＵＬＳＩレベルで一般的に用いられている水準の単結晶シリコンは勿論のこと、さらに高水準の単結晶シリコン（究極的には宇宙空間で作製された様な理想状態の単結晶シリコン）をも含んでいるものとする。
【００３７】
本発明の主旨は、チャネル形成領域の一端（例えばソース領域）から他端（例えばドレイン領域）に向かってチャネル方向（電界方向）と概略平行に人為的に形成された不純物領域によりドレイン空乏層の広がりを効果的に抑制し、従来からの問題であったパンチスルー現象やそれに伴うサブスレッショルド特性の劣化を防止することにある。
【００３８】
本出願人はあたかもチャネル形成領域に不純物領域のピンを形成することに似ていることから、本発明によるＩＧ−ＦＥＴをピニング型トランジスタと呼んでいる。なお、本明細書中において「ピニング」とは「抑止」を意味しており、ピニングする」とは「抑止する」又は「抑える」という意味で用いている。
【００３９】
また、チャネル長の微細化に伴う短チャネル効果に起因する代表的現象であるしきい値電圧の低下を、人為的に狭チャネル効果を生じさせることで緩和してやることも本発明の重要な構成である。
【００４０】
図１（Ａ）に示すのは一般的なＩＧ−ＦＥＴのソース領域、ドレイン領域およびチャネル形成領域を上面から見た時の状態の模式図である。なお、１０１がソース領域、１０２がドレイン領域、１０３がチャネル形成領域である。
【００４１】
そして、本発明の特徴はチャネル形成領域１０３内の一端から他端に向かって（例えば、ソース領域１０１からドレイン領域１０２に向かって）電界方向と概略平行に線状パターン形状を有する不純物領域１０４が形成されている点である。本発明においては、添加する不純物として炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）の内、選ばれた一種または複数種類の元素を用いている。
【００４２】
添加された不純物はチャネル形成領域１０３内に局部的にエネルギーバンド幅の大きいエネルギー障壁を形成する。本発明の様に炭素、窒素、酸素を用いた場合には、図１５（Ａ）で示す状態であったエネルギーバンドを図１５（Ｂ）で示す状態とし、エネルギーバンド幅（Ｅｇ）を広げることで障壁ΔＥがさらに大きな障壁ΔＥ’となる。例えば、酸素を添加した場合には SiOxで示される様な構造の絶縁性の高抵抗領域となり電気的にも障壁となる。
【００４３】
特に、図１（Ａ）に示す様にドレイン領域１０２とチャネル形成領域１０３との接合部は最も電界の変化の激しい領域であるので、この位置に不純物領域１０４を配置しておくことが望ましい。また、ゲイト電極による電界がドレイン領域１０２内にもおよぶ場合はドレイン領域１０２内に不純物領域１０４を形成することも可能である。逆にソース領域１０１内には不純物領域１０４は形成しない方が好ましい。
【００４４】
この様に、炭素、窒素、酸素を用いる場合においては、どの場合も不純物領域を絶縁性のエネルギー障壁として活用するのでＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共通化することができる。このことは、本発明をＣＭＯＳ回路に適用した場合に製造工程を簡略する上で有利であることを意味する。
【００４５】
また、これらの不純物元素は、母体基板がシリコンである場合、シリコン原子と強く結合するので加熱処理などにより再拡散する恐れが少ない。
【００４６】
また、本発明は 0.2μｍ、さらには0.1 μｍといったディープサブミクロン領域の微細加工を必要とする微細素子を形成する際に極めて効果的である。従って、チャネル形成領域の長さ（チャネル長またはソース／ドレイン間距離）も0.01〜1.0 μｍ、代表的には0.1 〜0.35μｍといった短いものとなるため、不純物領域はさらに細かいパターンを切らなければならない。
【００４７】
例えば、線状パターン状の不純物領域を形成する際にレジストマスクを利用する場合にはレジストマスクに開孔を設けるパターニングは解像度の問題から通常の露光法を用いることができない。その様な場合においては、パターニングを電子描画法や FIB法を用いて行うことで微細パターンを実現すれば良い。
【００４８】
また、この線状パターン状の不純物領域はパターニングにより人為的に配列して形成されるので、図１（Ａ）の様な配置だけでなく、任意の様々な配置とすることが可能である。
【００４９】
次に、図１（Ａ）に示すソース領域／チャネル形成領域／ドレイン領域の構成を有する絶縁ゲイト型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの様にして短チャネル効果が抑制されるかを以下に説明する。
【００５０】
まず、図１（Ａ）をＡ−Ａ’で切った断面図を図１（Ｂ）に示す。１０５はフィールド酸化膜、１０６はチャネルストッパーである。不純物領域１０４はソース領域１０１とドレイン領域１０２とを繋ぐ様にして形成されているので、図１（Ｂ）に示した様にＡ−Ａ’で切った断面では途切れなく不純物領域１０４が現れる。
【００５１】
また、図１（Ａ）をＢ−Ｂ’で切った断面図を図１（Ｃ）に示す。１０７はフィールド酸化膜である。不純物領域１０４の深さ方向の形状は条件設定によって様々なバリエーションを採りうるが、ここでは理想的に散乱がないものとして棒状に注入された場合を例にする。
【００５２】
また、ある不純物領域１０４の幅はｗpi,nで表され、その間隔はｗpa,mで表される。ここでｎ、ｍはチャネル形成領域１０３内において、ｗpi,nがｎ番目の不純物領域の幅であり、ｗpa,mがｍ番目の不純物領域の間隔（キャリアの移動するパス）であることを意味している。
【００５３】
ここまでの説明は単に構造についての説明であったが、次にその効果についての説明を行う。まず、図１（Ｂ）に示す様な構造を有する半導体装置に対してゲイト電圧、ドレイン電圧を印加した場合には、図２（Ａ）に示す様な状態でソース側空乏層２０１、チャネル側空乏層２０２、ドレイン側空乏層２０３が形成される。即ち、ドレイン側空乏層２０３は不純物領域２０４が障壁となってソース側への広がりを防止された形となる。
【００５４】
図１（Ｂ）では判りにくいが不純物領域２０４は図１（Ａ）に示す様に配置されているので、チャネル形成領域を塞ぐ格子状のフィルターでドレイン側空乏層の広がりを抑えているというモデルで考えれば理解しやすい。
【００５５】
従って、本発明による構造の半導体装置においては、図２（Ａ）に示す様に空乏層が実質的に相互に干渉することなく分断される。即ち、ソース側空乏層２０１、チャネル側空乏層２０２が、ドレイン側空乏層２０３の影響を受けないで分布することになるので、エネルギー状態は図２（Ｂ）に示す状態となる。
【００５６】
即ち、図５に示した従来のエネルギー状態図と異なり、チャネル領域のエネルギー状態は殆どゲイト電圧による電界のみに制御されるので、チャネル領域に対して概略平行な形状を有する。従って、短チャネル効果特有のパンチスルー現象の様な問題がなく、ドレイン耐圧の高い半導体装置を作製することができる。
【００５７】
さらに、図２（Ａ）に示す様に、本発明においては空乏層の占める体積が、図３に示した様な従来のものと比べて減少しているため、従来よりも空乏層電荷が小さく、空乏層容量が小さい特徴がある。ここで、Ｓ値を導出する式は次式で表される。
【００５８】
【数３】
即ち、前述の様に、図５に示すグラフにおいて５０１で示される領域における傾きの逆数を表していることが判る。また、数３の式は近似的に次式の様に表すことができる。
【００６０】
【数４】
数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面準位の等価容量、Ｃoxはゲイト酸化膜容量である。従って、本発明によれば空乏層容量Ｃd が従来よりも十分小さくなるので、Ｓ値を85mV/decade 以下（好ましくは70mV/decade 以下）の小さな値とすることができる、即ち優れたサブスレッショルド特性を得ることができるのである。
【００６２】
また、本発明が目指すところは、空乏層容量Ｃd および界面準位の等価容量Ｃitを０に可能な限り近づけることである。即ち、Ｃd ＝Ｃit＝０となる理想状態におけるＳ値（60mV/decade ）に近づけることにある。
【００６３】
また、チャネル形成領域が図１（Ｃ）に示す構造となっていることは短チャネル効果によるしきい値電圧の低下を緩和する上で非常に重要である。なぜならば、図１（Ｃ）に示す構造が意図的に狭チャネル効果を生み出すために必要な構成だからである。
【００６４】
例えば、図１（Ｃ）に示す様にある断面に着目すると、チャネル形成領域の幅Ｗは不純物領域１０４によって分断され、実質的に狭いチャネル幅ｗpa,mを持つ複数のチャネル形成領域の集合体と見なすことができる。
【００６５】
即ち、その複数の狭いチャネル幅ｗpa,mを有する領域において狭チャネル効果が得られるのである。マクロ的に見ると図１（Ａ）に示す様にチャネル形成領域全体にこの様な狭チャネル効果が得られる領域が存在するので、全体的にも狭チャネル効果が得られ、しきい値電圧が増加すると考えられる。
【００６６】
従って、チャネル長に短くなることで短チャネル効果によってしきい値電圧が低下したとしても、以上の理由により狭チャネル効果によってしきい値電圧を意図的に増加させてしきい値制御を行うことができるので、結果的にしきい値電圧の変化を緩和することが可能となる。
【００６７】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記チャネル形成領域に対してキャリアが移動する領域と、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するための不純物領域と、
を人為的かつ局部的に形成する工程を少なくとも有することを特徴とする。
【００６８】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記チャネル形成領域に対してキャリアが移動する領域と、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するための不純物領域と、
を人為的かつ局部的に形成する工程を少なくとも有することを特徴とする。
【００６９】
また、他の発明の構成は、
結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域において人為的かつ局部的に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域にはエネルギーバンド幅（Ｅｇ）を広げる不純物元素が人為的かつ局部的に添加され、かつ、該不純物領域によりキャリアの移動経路が規定されることを特徴とする。
【００７０】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、キャリアの移動経路を規定するための不純物領域を形成するために、前記チャネル形成領域に対してエネルギーバンド幅（Ｅｇ）を広げる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。
【００７１】
また、他の発明の構成は、
結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、
不純物元素の添加により所定のしきい値電圧に制御し、かつ、キャリアの移動経路を規定するための不純物領域を形成するために、前記チャネル形成領域に対してエネルギーバンド幅（Ｅｇ）を広げる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。
【００７２】
また、他の発明の構成は、
結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域においてエネルギーバンド幅（Ｅｇ）を広げる不純物元素を添加することにより、人為的かつ局部的に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域は絶縁性を有しており、
前記不純物領域によりキャリアの移動経路が規定され、
前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。
【００７３】
【発明の実施の形態】
図１において、ソース領域１０１、ドレイン領域１０２とで挟まれた領域がチャネル形成領域１０３である。本発明は、チャネル形成領域１０３に対して人為的、かつ、局部的に不純物を添加して不純物領域１０４を形成する。
【００７４】
また、不純物領域１０４はチャネル形成領域１０３の一端（例えばソース領域１０１）から他端（例えばドレイン領域１０２）に向かってチャネル方向（電界方向）と平行に形成された線状パターン形状を有しており、人為的かつ局部的に配列される。
【００７５】
また、本発明では不純物領域に添加する不純物として炭素、窒素、酸素から選ばれた一種または複数種類の元素を用いるので、絶縁性を有する不純物領域をキャリアが通過することはない。即ち、不純物領域間にのみチャネル領域が形成され、そこをパスとしてキャリアの移動が行われる。
【００７６】
以上の様な構成とした半導体装置を駆動させた場合、ドレイン領域１０２近傍に形成されるドレイン側空乏層は不純物領域１０４に食い止められて横方向（チャネル形成領域下）に広がらない。即ち、ソース領域１０１およびチャネル形成領域１０３近傍のエネルギー状態（電位状態）がドレイン側空乏層に影響されないので、それぞれの電界は実質的には独立に形成される。
【００７７】
従って、いわゆる短チャネル効果に起因するパンチスルー現象やサブスレッショルド特性の劣化がなく、高いドレイン耐圧を実現することができる。
【００７８】
また、不純物領域１０４は実質的にチャネル幅を狭くしており、不純物領域１０４同士の間においてはいわゆる狭チャネル効果が生じる。従って、短チャネル効果に起因するしきい値電圧の低下を、狭チャネル効果に起因するしきい値電圧の増加によって緩和もしくは相殺することが可能である。
【００７９】
さらに、本発明では線状パターン形状を有する不純物領域１０４が側壁の様な役割を果してキャリアの移動する方向を規定するため、キャリア同士の自己衝突による散乱が低減される。即ち、移動度の向上を期待できる。
【００８０】
以上の構成でなる本発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００８１】
【実施例】
〔実施例１〕
本発明を用いて単結晶シリコン（珪素）基板上に絶縁ゲイト型電界効果トランジスタを形成する例を図７を用いて説明する。なお、本実施例では説明を簡略化するためＰ型シリコン基板上に単体のＮチャネル型ＦＥＴを形成する場合の例を示す。
【００８２】
まず、７０１はＰ型シリコン基板であり、その上にはパッド酸化膜として酸化珪素膜７０２、さらにその上には後に選択酸化の際のマスクとして機能する窒化珪素膜７０３を形成する。酸化珪素膜７０２および窒化珪素膜７０３の膜厚は50 〜 200 ｎｍもあれば良い。（図７（Ａ））
【００８３】
次に、パターニングにより素子形成領域のみに窒化珪素膜７０３を残し、その状態でＰ型を付与する不純物元素のイオン注入を行い、さらにその後、1000〜1100℃の温度でウェット酸化を行う。
【００８４】
この工程により露出したシリコン表面は選択的に熱酸化され、図７（Ｂ）に示す様にフィールド酸化膜７０４が形成される。フィールド酸化膜７０４は素子同士を絶縁分離する機能を有する。
【００８５】
また、前述のイオン注入工程により注入されたＰ型を付与する不純物元素（Ｂ）はフィールド酸化膜７０４の下にチャネルストッパー７０５を形成する。これは、フィールド酸化膜７０４下にチャネルが形成されない様にするための領域であり、通常、母体となる基板（本実施例ではＰ型シリコン基板）と同じ導電性を持たせる。
【００８６】
そして、窒化珪素膜７０３、酸化珪素膜（パッド酸化膜）７０２を除去して図７（Ｂ）に示す状態が得られる。この様な選択酸化工程に際してはＬＯＣＯＳ法、ＰＬＡＮＯＸ法、Ｉｓｏｐｌａｎａｒ法、ＳＷＡＭＩ法などの様々な選択酸化方法を用いることが可能である。
【００８７】
次に、チャネル形成領域７０６に対して炭素、窒素、酸素から選ばれた一種または複数種類の元素を添加し、空乏層のストッパーとなる不純物領域７０７を形成する。不純物元素を添加する領域７０７はパターニングにより図示しないレジストに開孔を設けて選択的に設計すれば良い。
【００８８】
なお、不純物領域７０７を線状パターン状にするためには極めて微細なリソグラフィ技術を必要とする。そのためには、電子ビームを用いる技術（電子描画法）やイオンビームを用いる技術（FIB 法) を用いて線状パターン形状の露光を行えば良い。
【００８９】
この時、不純物領域７０７同士の間隔ｗpa,mはそれぞれ揃えることが望ましい。なぜならば、しきい値電圧のバラツキ（狭チャネル効果のバラツキに起因する）や発熱のバラツキ（不純物領域間を流れる電流密度のバラツキに起因する）を生じる恐れがあるからである。
【００９０】
不純物の添加が終了したら、熱酸化処理を行い10 〜 50 ｎｍの熱酸化膜７０８を形成する。この熱酸化処理により形成された薄い熱酸化膜７０８はそのままゲイト絶縁膜として機能する。
【００９１】
さらに、チャネル形成領域７０６において酸化膜７０８上にゲイト電極としてポリシリコン膜７０９を形成する。ゲイト電極７０９は成膜する段階で予め不純物元素を添加しておいて導電性を持たせれば良い。こうして図７（Ｃ）に示す状態が得られる。
【００９２】
その後、図７（Ｄ）に示す様に、Ｎ型を付与する不純物元素（ＰまたはＡｓ）を添加し、自己整合的にソース領域７１０、ドレイン領域７１１を形成する。その後、ゲイト電極７０９を覆う様にして窒化珪素膜を300 ｎｍの厚さに成膜し、エッチバック法を用いてゲイト電極７０９の側面のみにサイドウォール７１２を残存させる。
【００９３】
次に、この状態で全面にスパッタ法によりチタン膜を成膜し、加熱、レーザーアニール、ランプアニールなど手段のよるシリサイド形成を行う。この工程により、ソース領域７１０およびドレイン領域７１１の表面ならびにゲイト電極７０９の表面にはチタンシリサイド７１３〜７１５が形成される。チタンシリサイド７１３〜７１５は極めて低抵抗であるので、後に形成する配線とのオーミック接触を確保する上で好ましい。
【００９４】
シリサイド形成が終了したら、層間絶縁膜として窒化珪素膜７１６を成膜し、コンタクトホールを形成してソース電極７１７、ドレイン電極７１８を形成する。こうして図７（Ｅ）に示す様な構造のＩＧ−ＦＥＴが完成する。
【００９５】
本発明ではＩＧ−ＦＥＴのチャネル形成領域に線状パターン状に不純物領域を形成することに特徴があるが、線状パターンの形成にはある範囲の条件を満たす必要がある。そのことについて、図８を用いて以下に記載する。
【００９６】
図８において、８０１はチャネル形成領域の一部を示している。チャネル幅はＷである。ここで、チャネル幅Ｗの内、線状パターン８０２が占有している幅をＷpi と定義する。Ｗpi の値としては例えば1〜10ｎｍもあれば十分である。また、任意の線状パターン８０２の幅をＷpi,1、Ｗpi,2、Ｗpi,3・・・Ｗpi,nとすると、Ｗpiは次式で表される。
【００９７】
【数１】
但し、本発明の構成を達成するためにはチャネル形成領域の端部以外の領域に、不純物領域が少なくとも一つ形成されている必要があるのでｎは１以上の整数である。
【００９９】
また、チャネル幅Ｗの内、線状パターン間の領域（電流の流れるパス）８０３が占有している幅をＷpa と定義する。Ｗpa の値としては例えば10 〜300ｎｍ（代表的には50〜150ｎｍ）とすることができる。また、任意の線状パターン間の領域８０３をＷpa,1、Ｗpa,2、Ｗpa,3・・・Ｗpa,mとすると、Ｗpaは次式で表される。
【０１００】
【数２】
但し、前述の様にチャネル形成領域の端部以外の領域に不純物領域が少なくとも一つ形成されているので、チャネル形成領域は少なくとも２分されてｍは２以上の整数となる。
【０１０２】
即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、かつ、ｎ＋ｍは３以上という関係が成り立っている。そして、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係は、同時に以下の条件を満たすことが望ましい。
Ｗpi／Ｗ＝0.1 〜0.9
Ｗpa／Ｗ＝0.1 〜0.9
Ｗpi／Ｗpa＝1/9 〜9
【０１０３】
これらの数式の意味するところは、Ｗpa／ＷまたはＷpi／Ｗが０または１であってはならないという事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同義）の場合、図８（Ｂ）に示す様にチャネル形成領域を完全に不純物領域で塞いでしまうので電流の流れるパスが存在しない状態となる。
【０１０４】
逆にＷpa／Ｗ＝１（Ｗpi／Ｗ＝０と同義）の場合、図８（Ｃ）に示す様にチャネル形成領域に不純物領域が全く存在しないのでドレイン側空乏層の広がりを抑えることができない。
【０１０５】
以上の理由により、Ｗpa／ＷおよびＷpi／Ｗの関係式は0.1 〜0.9 （好ましくは0.2 〜0.8 ）の範囲に収まり、また、同時にＷpi／Ｗpa＝1/9 〜9 を満たすことが望ましい。なお、チャネル長をＬとすると、チャネル形成面積はＷ×Ｌで表される。
【０１０６】
また、本発明において線状パターン形状を有する不純物領域を図１（Ａ）に示す様に配置することはＦＥＴの性能を示す代表的なパラメータである移動度の向上に対して非常に大きな意味がある。その理由について以下に説明する。
【０１０７】
移動度は半導体（本実施例ではシリコン基板）中のキャリアの散乱によって決まるが、シリコン基板における散乱は格子散乱と不純物散乱とに大別される。格子散乱はシリコン基板中の不純物濃度が低く、比較的高温で支配的であり、不純物散乱は不純物濃度が高く、比較的低温で支配的である。これらが影響し合って形成される全体的な移動度μは次式で表される。
【０１０８】
【数５】
この数５で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μl （ lはlattice を意味する) の逆数および不純物散乱の影響を受けた場合の移動度μi （ iはimpurityを意味する) の逆数の和に反比例することを意味している。
【０１１０】
ここで、格子散乱ではドリフト電界がそれほど強くなければ音響フォノンが重要な役割を果たし、その時の移動度μl は、次式の様に温度の-3/2乗に比例する。従って、キャリアの有効質量（ｍ＊）と温度（Ｔ）で決まってしまう。
【０１１１】
【数６】
また、不純物散乱による移動度μi は、次式の様に温度の3/2 乗に比例し、イオン化した不純物の濃度Ｎi に逆比例する。即ち、イオン化した不純物の濃度Ｎi を調節することで変化させることができる。
【０１１３】
【数７】
これらの式によると、従来の様にチャネル形成領域全体に不純物を添加するチャネルドープでは不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、本発明では局部的に不純物領域を形成しているので、隣接する不純物領域の間（Ｗpaの幅を持つ領域) には不純物が添加されない。
【０１１５】
即ち、理論的には数７においてイオン化した不純物の濃度Ｎi を限りなく０に近づけることを意味するため、移動度μi は限りなく無限大に近づいていくことになる。即ち、数５において１／μi の項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μl に近づいていく。
【０１１６】
また、キャリアの有効質量（ｍ＊）を小さくすることで移動度μl をさらに大きくすることも理論的には可能である。これは極低温の領域において、キャリア（特に電子の場合）の有効質量が結晶軸の軸方位に依存して変化する現象を利用することで成しうる。
【０１１７】
文献によれば、ソース／ドレイン間を結ぶチャネル方向（キャリアの移動する方向）が単結晶シリコンの＜１００＞軸方向と一致する様に構成した時、最小の有効質量を得ることができる。
【０１１８】
例えば、図１６に示す様に、（１００）面を有する単結晶シリコン基板１６０１上にソース領域１６０２、チャネル形成領域１６０３、ドレイン領域１６０４が形成されているとする。この時、チャネル方向１６０５を［１００］とした場合の様な時がこれに相当する。但し、この例は４°Ｋという極低温領域における結果である。
【０１１９】
また、結晶格子間をうまくキャリアがすり抜けて行ける様に、チャネル方向および不純物領域７０７の軸方向（配列方向）と、結晶格子の軸方向とを概略平行（軸方向のずれを±10°以内に収める）にさせることが望ましい。単結晶ならばシリコン原子は規則正しく配列しているので、結晶格子の配列方向と平行に移動するキャリアは格子散乱の影響を殆ど受けないで済む。
【０１２０】
例えば、単結晶シリコン基板において上記の様な方向における回転軸を０°とすると、他にも９０°、１８０°、２７０°の回転軸の場合において同様の効果を得ることができる。
【０１２１】
以上の様に、チャネル形成領域を移動するキャリアはチャネル形成領域内に存在する不純物領域以外の領域を通る。この様子を図１７の模式図を用いて簡単に説明する。
【０１２２】
図１７（Ａ）において、１７０１で示されるのはチャネル形成領域である。即ち、図１７（Ａ）はチャネル形成領域を右斜め上方から見た図である。本発明を実施したチャネル形成領域は、立体的には図１７（Ａ）の様に不純物領域１７０２が形成されている。
【０１２３】
図１７（Ａ）に記載された矢印１７０３はキャリア（電子または正孔）の進行方向を示すものである。図１７（Ａ）に示す様にチャネル形成領域１７０１内には複数の不純物領域１７０２が配置されており、キャリアはそれら不純物領域１７０２以外の領域を通過する。
【０１２４】
キャリアの進行方向をチャネル形成領域１７０１の上面から見ると図１７（Ｂ）の様に見える。図１７（Ｂ）は図１７（Ａ）において、ＡＣＥＦで表される面を見た図である。この図１７（Ｂ）を見ると、キャリアが不純物領域１７０２を避け、不純物散乱のない領域を移動していることが判る。
【０１２５】
即ち、大部分のキャリアは矢印で示す様に、不純物領域１７０２の間を通ってソース／ドレイン間を移動する。勿論、不純物領域を避ける様にしてジグザグに移動する場合も含まれる。
【０１２６】
また、図１７（Ｃ）に示すのは、チャネル形成領域１７０１を側面から見た図である。なお、図１７（Ｃ）は図１７（Ａ）において、ＡＢＣＤで表される面を見た図である。また、１７０３で示されるのは矢印であり、紙面に向かって手前方向に矢先が向いていることを示している。この図からもキャリアが不純物領域１７０２の間を移動することが判る。
【０１２７】
また、線状パターン形状を有する不純物領域に挟まれた領域（以後、この領域をレーン領域と呼ぶ）におけるエネルギー状態（電位状態）を模式的に表した分布図は図１３（Ａ）の様になっていると考えられる。
【０１２８】
図１３（Ａ）において、１３０１、１３０２で示される領域は不純物領域のエネルギー状態を示しており、エネルギー的に高い障壁となっている。そして、不純物領域から離れるに従って徐々にエネルギー的に低い領域１３０３となる。即ち、チャネル領域を移動するキャリア（ここでは電子を例にとる）は１３０３で示されるエネルギー状態の低い領域を優先的に移動し、１３０１、１３０２で示されるエネルギー障壁（不純物領域）は壁の様な役割を果たす。
【０１２９】
ここで、チャネル領域を移動するキャリア（電子）のイメージを模式的に図１３（Ｂ）で表す。イメージ的には、チャネル領域を移動するキャリア１３００は図１３（Ｂ）に表す様にまるで雨樋の中を転がる球体の様にその方向性が規定され、ソース領域からドレイン領域に向かってほぼ最短距離を移動する。
【０１３０】
また、図１３（Ｂ）に示す様に、チャネル形成領域には図１３（Ａ）に示した様なレーン領域が複数並列に配置されて構成されているが、１３０１、１３０２で示される領域を越えることがないため、隣接するレーン領域との間においてキャリアの移動は行われない。
【０１３１】
以上の理由によりキャリアが他のキャリアと衝突する確率は大幅に減少するため、移動度が大幅に向上する。即ち、本発明の構成は不純物散乱を低減するのみならず、キャリア同士の自己衝突による散乱をも低減することで大幅な移動度の向上を実現することができる。
【０１３２】
この様に従来においては常に悪影響を及ぼすとされてきたエネルギー障壁（グレインバンダリーなど）を逆に意図的に形成して利用するという本発明の発想は非常に新しいものである。
【０１３３】
〔実施例２〕
本実施例では、本発明を利用してＮチャネル型ＦＥＴ（ＮＭＯＳ）とＰチャネル型ＦＥＴ（ＰＭＯＳ）とを相補的に組み合わせたＣＭＯＳ回路を構成する場合の例を示す。ＣＭＯＳ回路の作製工程の詳細についてはここでは省略するが、本発明では実施例１で説明した様に、ゲイト絶縁膜を形成する前にチャネル形成領域のみにドットパターン状の不純物領域を形成する。
【０１３４】
図１４（Ａ）に本発明を利用した場合におけるＣＭＯＳ回路の断面を示す。図１４（Ａ）は一般的な作製方法で形成されたＣＭＯＳ回路をチャネル方向で分断した断面図である。
【０１３５】
図１４（Ａ）において、１４０１はＮ型シリコン基板、１４０２はｎウェル、１４０３はｐウェルである。つまり、ｎウェル１４０２上にＰチャネル型ＦＥＴ（ＰＭＯＳ）、ｐウェル１４０３上にＮチャネル型ＦＥＴ（ＮＭＯＳ）が形成される。
【０１３６】
ＮＭＯＳおよびＰＭＯＳはそれぞれ選択酸化法で形成されたフィールド酸化膜１４０４で分離され、ｐウェル側のフィールド酸化膜の下にはチャネルストッパー１４０５が配置される。
【０１３７】
また、ｎウェル１４０２にはＰ型を付与する不純物、例えばボロンが添加されてＰＭＯＳのソース領域１４０６、ドレイン領域１４０７が配置されている。また、ｐウェル１４０３にはＮ型を付与する不純物、例えばリンや砒素が添加されてＮＭＯＳのドレイン領域１４０８、ソース領域１４０９が配置されている。
【０１３８】
また、ソース領域１４０６、ドレイン領域１４０７およびソース領域１４０８、ドレイン領域１４０９で挟まれたチャネル形成領域には、予めゲイト絶縁膜１４１０を形成する前にドットパターン状の不純物領域１４１１、１４１２を形成しておく。
【０１３９】
本実施例でゲイト絶縁膜１４１０の形成前に不純物領域１４１１、１４１２を形成する理由は、ゲイト絶縁膜１４１０とチャネル形成領域との界面に損傷を与えないためであるが、ゲイト絶縁膜１４１０を通して不純物を添加する方法をとることも可能である。
【０１４０】
なお、本実施例では不純物領域１４１１、１４１２を形成するにあたって酸素を用いるので、ＮＭＯＳとＰＭＯＳとで使い分ける必要はなく、共通化することができる。
【０１４１】
また、本実施例の様なＣＭＯＳ回路を構成する場合、図１４（Ａ）に示す様にドレイン領域１４０７、１４０８内にも不純物領域１４１１、１４１２がかかる様に形成しておくことが望ましい。
【０１４２】
なお、例えば本発明の半導体装置を画素などの様にソースとドレインが入れ替わる様な素子に用いる時はソース領域とドレイン領域の双方にかかる様に不純物領域を形成すれば良い。
【０１４３】
そして、チャネル形成領域の上に導電性材料でなるゲイト電極１４１３、１４１４を形成し、それを覆う様にして層間絶縁膜１４１５が成膜される。さらに、層間絶縁膜１４１５にコンタクトホールを形成して、ＰＭＯＳのソース電極１４１６、ＰＭＯＳおよびＮＭＯＳの共通ドレイン電極１４１７、ＮＭＯＳのソース電極１４１８を配置する。
【０１４４】
図１４（Ａ）に示す構造のＣＭＯＳ回路は本発明により短チャネル効果を問題としないで微細化することができるので、極めて集積度の高い集積化回路を構成しうる。
【０１４５】
また、図１４（Ａ）に示したＣＭＯＳ回路とバイポーラトランジスタとを組み合わせたＢｉＣＭＯＳ回路を構成することも可能である。本発明を利用して形成したＢｉＣＭＯＳ回路の例を図１４（Ｂ）に示す。
【０１４６】
図１４（Ｂ）において、１４１９はＰ型シリコン基板であり、１４２０は埋め込みＮ+ 領域、１４２１はエピタキシャル成長により形成されたｐウェルであり、埋め込みＮ+ 領域１４２０上のｐウェル１４２１はＮ型にドーピングされてコレクタとして機能するｎウェル１４２２となっている。また、１４２３は埋め込みＮ+ 領域１４２０からの取り出し電極となるDeepＮ+ 領域である。
【０１４７】
１４２４は通常の選択酸化法で形成されたフィールド酸化膜であり、ｐウェル１４２１にはｎ+ 領域１４２５、ｎウェル領域１４２２にはｐ+ 領域１４２６が形成されている。なお、バイポーラトランジスタを構成する側のｎウェル１４２２には活性ベースとなるｐ- 領域１４２７がまず形成され、次いで外部ベースとなるｐ+ 領域１４２８、ｎ+ 領域１４２９が配置される。
【０１４８】
なお、ＰＭＯＳ側およびＮＭＯＳ側の両方には不純物領域１４３０が配置される。不純物領域１４３０は上記ｎ+ 領域やｐ+ 領域を形成した後に形成しても良いし、その前であっても良い。勿論、炭素、窒素、酸素のいずれを用いるのであっても構わない。
【０１４９】
そして、ゲイト電極１４３１、層間絶縁膜１４３２、ソース／ドレイン配線１４３３を配置してＢｉＣＭＯＳ回路を構成する。ＢｉＣＭＯＳ回路はバイポーラトランジスタの高速動作性とＣＭＯＳ回路の低消費電力性を有効に併用するための回路構成である。
【０１５０】
〔実施例３〕
実施例１では不純物領域７０７の深さ方向の形状を棒状に記載したが、これは注入時に散乱が全くない場合の様な理想状態であって、実際にはイオン注入の条件によって様々な形状の不純物領域を形成することが可能である。
【０１５１】
この様に深さ方向の形状を他の形状とした場合のチャネル形成領域の断面を図９に示す。ただし、図９に示すのチャネル形成領域をチャネル方向と垂直な面で分断した断面図である。
【０１５２】
例えば、普通、イオン注入法によって添加された場合には図９（Ａ）に示す様なクサビ状の不純物領域９０１が形成される。また、逆に図９（Ｂ）に示す様なシズク状の不純物領域９０２を形成することも可能である。特に、図９（Ｂ）に示した様な形状とすると、不純物領域９０２の下部で隣接する不純物領域同士が互いに接触する状態となる。
【０１５３】
この状態では、実質的にチャネル形成領域がバルク基板と絶縁分離されたＳＯＩ構造と見なせる様になる。この構造はドレイン側空乏層がチャネル形成領域の空乏層に影響を与えるのを極めて効果的に抑制することができる。また、チャネル形成領域の空乏層が下方へ広がるのを防ぐ効果も期待できる。
【０１５４】
〔実施例４〕
実施例１では図１（Ａ）に示した様にソース／ドレイン間のチャネル方向（電界方向）に概略平行な線状パターン（不純物領域）を複数配置する例を示したが、設計パターンを変えることで他の様々な配置パターンとすることができる。
【０１５５】
例えば、図１０（Ａ）に示す様に、線状パターン１００１をジグザグに配置することも可能である。この場合、実質的に線状パターン１００１がチャネル形成領域を占有する割合Ｗpiが増加するので、ドレイン側空乏層の横方向への広がりを効果的に防止することができる。特に、チャネル長が0.1 μｍ以下となった場合の様に短チャネル効果の影響が極めて大きくなる様なＩＧ−ＦＥＴにおいて非常に効果的な構成である。
【０１５６】
ただし、キャリアの移動距離が多少長くなる分、移動度が低下する可能性もある。しかし、この構造が効果を発揮するチャネル長0.1 μｍ以下の領域では、ソース領域からでたキャリアが一瞬でドレイン領域に到達するので、実質的には多少移動距離が長くなっても問題とならないと考えられる。
【０１５７】
従って、例えばチャネル長が0.1 μｍ以上の場合には図１（Ａ）に示した様に線状パターン形状を有する不純物領域を配置し、チャネル長が0.1 μｍ以下の場合には図１０（Ａ）に示した様に配置することが望ましい。
【０１５８】
また、図１０（Ｂ）に示す様に、フィッシュボーン形状の線状パターン１００２を配置することも可能である。この構造もドレイン側空乏層の横方向への広がりを防止するためには効果的であり、チャネル長が0.1 μｍ以下である様な微細素子において有効である。
【０１５９】
〔実施例５〕
本発明は実施例１で示した様な横形ＩＧ−ＦＥＴだけでなく、さらに様々な構造のＩＧ−ＦＥＴに対しても適用することができる。例えば、横形ＩＧ−ＦＥＴには他にもＬＤＤ（オフセット）構造（図１１（Ａ））、２重ドレイン構造（図１１（Ｂ））、埋め込みチャネル構造（図１１（Ｃ））、ＳＯＩ構造（図１１（Ｄ））、ＳＩＭＯＸ構造（図１１（Ｅ））などがある。
【０１６０】
本実施例では、Ｎチャネル型ＦＥＴを例にとり、上記構造に応用した場合について説明する。なお、図中のＮ＋、Ｎ−はＮ型導電性の強弱を相対的に示したもので、Ｎ＋はＮ−よりも強いＮ型導電性を有していることを意味している。
【０１６１】
図１１（Ａ）はソースまたはドレイン領域１１０１とチャネル形成領域１１０２との間に低濃度不純物領域１１０３を配置した構造である。低濃度不純物領域１１０３が存在する分、ドレイン側空乏層はなだらかに広がりやすいが、本発明によりその広がりを抑制することができる。
【０１６２】
また、図１１（Ｂ）はソースまたはドレイン領域１１０４の側面に0.1 〜0.5 μｍ幅の導電性領域１１０５を形成した構造である。ソースまたはドレイン領域１１０４と導電性領域１１０５は同じ導電性であり、導電性領域１１０５の方が導電性は弱い。例えば、ソースまたはドレイン領域１１０４をＡｓ（砒素）を注入して形成し、弱い導電性領域１１０５をＰ（燐）を注入して形成することで構成することができる。
【０１６３】
図１１（Ｃ）に示す埋め込みチャネル構造はＮチャネル型ＦＥＴとＰチャネル型ＦＥＴとでＣＭＯＳ回路を構成する様な時に結果的に形成される構成である場合が多く、短チャネル効果も影響を受けやすい構造である。
【０１６４】
構造的には、例えばＮチャネル型ＦＥＴにおいて、チャネル形成領域の界面付近にソース／ドレイン領域１１０６と同一かつ弱い導電性領域１１０７を形成して構成される。
【０１６５】
従って、この導電性領域１１０７の直下にチャネルが形成されるのであるが、この様な場合においても本発明を実施することで短チャネル効果を抑制し、パンチスルー現象やしきい値電圧の低下を防止することができる。
【０１６６】
また、ＳＯＩ構造は素子として使用する半導体層を薄膜化して空乏層を低減する目的も含めて開発された技術であるからそれ自体短チャネル効果を抑制する効果を持っている。例えば、図１１（Ｄ）に示す構造は一般的にＳＯＳ（silicon-on-sapphire ）構造と呼ばれ、サファイア基板１１０８上にシリコン単結晶を成長させて形成される。
【０１６７】
しかし、１μｍ以下の単結晶シリコン層を形成するのは困難であり、空乏層の広がりを抑えるにも限界がある。従って、本発明をＳＯＩ構造に応用すればより確実に短チャネル効果を防止することが可能となる。
【０１６８】
なお、同じＳＯＩ構造の部類に含まれるが一般的にＳＩＭＯＸ（separation-by-implanted oxygen）と呼ばれる基板上にＩＧ−ＦＥＴを形成した例が図１１（Ｅ）である。この場合、単結晶シリコン基板１１０９に対して酸素を注入することによって埋め込み酸化層１１１０を形成する。また、酸素の注入深さを浅くすることで極めて薄い単結晶薄膜を形成することができる。
【０１６９】
この様な場合においても、本発明を用いることは可能である。この場合、ドレイン側空乏層がチャネル形成領域へと広がるのを抑止する（ピニングする）効果を期待することができる。
【０１７０】
〔実施例６〕
本発明においてチャネル形成領域に不純物領域を形成する手段として、レジストマスクを用いたパターニングによる方法以外にも、不純物が歪みに偏析する性質を利用する方法も可能である。
【０１７１】
まず、実施例１の手順に従って図７（Ｂ）と同じ状態を得る。即ち、図１２（Ａ）において、１２０１はシリコン基板、１２０２はフィールド酸化膜、１２０３はチャネルストッパーである。なお、図１２はチャネル形成領域をチャネル方向と垂直な面で分断した断面図である。
【０１７２】
この状態において、集束イオンビーム等を利用してシリコン基板表面の局部的な異方性エッチング加工を行い、スリット状（溝状）パターン１２０４を所望の位置に所望の形状で描画する。（図１２（Ａ））
【０１７３】
次に、不純物元素、例えば窒素を基板１２０４全面に添加する。勿論、炭素や酸素であっても構わない。この不純物元素は後に不純物領域を形成するためのものである。また、注入深さはスリット状パターン１２０４の深さよりも深いことが望ましい。（図１２（Ｂ））
【０１７４】
不純物元素の添加が終了したら、次に1000〜1200℃前後の高温で加熱処理を行う。この加熱処理によりスリット状パターン１２０４の側壁には熱酸化膜１２０５が形成され、スリット状パターン１２０４は埋め込まれる。従って、この領域は実質的にＳｉＯx で表される様な酸化物領域１２０５となる。この場合、加熱処理を酸化性雰囲気で行うと酸化物領域１２０５の形成速度が増加するので好ましい。
【０１７５】
そして、同時にシリコン基板１２０１全体に添加されていた不純物元素が酸化物領域１２０５に偏析する。これは、酸化物領域の近傍に発生した大きな歪みや格子欠陥等に不純物元素が偏析するために生じる。
【０１７６】
以上の様な過程を経ることで、酸化物領域１２０５の周辺部は不純物元素が偏析して不純物領域１２０６となる。
【０１７７】
また、単結晶シリコン基板１２０１中にリンやボロンといった一導電性を付与する不純物元素が添加されている場合、酸化物領域１２０５を構成する熱酸化膜が形成される際に、ボロンは熱酸化膜中に取り込まれ、リンは酸化膜／シリコン界面に排斥する（パイルアップする）傾向がある。
【０１７８】
この様な効果をうまく利用することで、不純物散乱による移動度の低下を効果的に抑制することも可能である。
【０１７９】
また、例えば、集束イオンビームの様なマスクレスでイオン注入を行うことができる装置を用いて、直接単結晶シリコン基板上に酸素イオンを注入し、加熱処理を行うことでイオン注入した領域を酸化物領域に変成させることも可能である。集束イオンビーム以外にも電子ビーム等を用いても良い。
【０１８０】
〔実施例７〕
本実施例では、本発明を利用した半導体装置を製品（電子機器）に組み込んだ場合の一例を示す。ここでは、ノート型パソコンに組み込まれたＩＣ回路を例にとって説明する。説明は図１８を用いて行う。
【０１８１】
図１８において、３００１は本体、３００２はフタ部、３００３はキーボード、３００４は画像表示部であり、本体３００１内には様々な集積回路３００５が組み込まれている。
【０１８２】
集積回路３００５を取り出してみると、外部はパッケージ３０１１で覆われて内部の半導体チップは樹脂等で保護されている。また、内部の半導体チップはリード３０１２によって外部と接続される。通常、目にする集積回路（ＩＣチップ）３００５は、外目には黒色のパッケージ３０１１とリード３０１２しか見えないので完全にブラックボックスとなっている。
【０１８３】
そのパッケージ３０１１で保護された半導体チップを取り出して見ると、例えば次の様な構成となっている。まず、基板３０１３上には演算部（プロセッサー）３０１４とメモリ部３０１５が配置されている。なお、３０１６は半導体素子とリード３０１２とを接続するボンディング部である。
【０１８４】
演算部３０１４、メモリ部３０１５はＣＭＯＳ回路、ＢｉＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ回路など、他にも様々な回路を用いて構成さえている。本実施例で示した図１５の様な構成は、同一基板上に演算部３０１４とメモリ部３０１５が配置されていることに特徴がある。
【０１８５】
この様に演算部３０１４とメモリ部３０１５とが隣接した構成とすると、演算部３０１４とメモリ部３０１５との間のデータのやりとりが非常に高速で行われる様になるため、動作速度の速い回路を形成することが可能となる。
【０１８６】
また、ワンチップ上に必要な回路を全て集積化することも可能であるので、製造コストを大幅に低減することも期待できる。さらには、配置面積を減らすことで製品の小型化を図ることもできる。
【０１８７】
本発明を利用すれば短チャネル効果を問題とせずに半導体素子の微細化を行うことができるので、上記の様なワンチップ化と併用することで半導体電子機器のさらなる小型化、携帯化が実現できる。
【０１８８】
〔実施例８〕
本発明は実施例７に示した例以外にも様々な半導体電子機器に応用することが可能である。なぜならば、本発明による半導体装置の電気特性は非常に優れたものであり、これを用いて構成したＩＣ回路は高い周波数特性を実現しうるからである。
【０１８９】
本発明を利用して形成された半導体素子単体のデバイス特性は非常に優れたものとなり、Ｎチャネル型ＦＥＴのしきい値電圧Ｖth,nは-0.5〜3.0 Ｖ、Ｐチャネル型ＦＥＴのしきい値電圧Ｖth,pは-3.0〜0.5 Ｖの範囲で必要とする駆動電圧に合わせて調節できる。また、Ｓ値は60〜85mV/decade 、好ましくは60〜70mV/decade が得られる。
【０１９０】
また、実施例１で説明した様な理由により高い移動度（1000cm2/Vs以上）を得ることができる。移動度を計算式で求める場合、移動度はチャネル幅Ｗに反比例するので注意が必要である。本発明を実施する場合、チャネル形成領域においては不純物領域によって少なからずチャネル幅が狭くなっているので、実測チャネル幅Ｗpaを代入しなければ実際の移動度は得られない。
【０１９１】
以上の様な優れた電気特性を達しうる本発明の半導体装置でＩＣ回路を構成すると、極めて良好な周波数特性を得ることができる。例えば、本発明の半導体装置を用いて９段のリングオシレータを構成すると、3.3 Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を実現しうる。
【０１９２】
例えば、高周波電子機器である携帯電話などの様に高い周波数特性を必要とする電子機器に対しても本発明は有効である。携帯電話の入力部等に用いられるＩＣ回路は２ＧＨｚの周波数特性を必要とするのであるが、本発明はその様な高周波ＩＣ回路に対しても十分に対応することができる。
【０１９３】
【発明の効果】
本発明を利用することでチャネル長が短くなった場合に生じる短チャネル効果を防止することが可能となる。具体的には、まずドレイン側空乏層がソース領域やチャネル形成領域下に広がるのを、チャネル形成領域に局部的に形成した不純物領域で遮り、チャネル形成領域のエネルギー（電位）状態にドレイン電圧が影響しない構成とする。これによりパンチスルー現象やサブスレッショルド特性の劣化を防止することが可能となる。また、同時に高いドレイン耐圧を実現することができる。
【０１９４】
また、短チャネル効果の特徴の一つであるしきい値電圧の低下を狭チャネル効果によるしきい値電圧の増加によって抑制することができる。この狭チャネル効果は、チャネル形成領域に局部的に不純物領域を形成するという本発明の構成によって人為的に成しうる効果である。
【０１９５】
以上の様に、本発明を利用することでチャネル長の短いディープサブミクロン領域における半導体装置においても、短チャネル効果を引き起こすことなく動作させることができる。従って、本発明の半導体装置を利用することで非常に高密度に集積化された集積化回路を構成することができる。
【０１９６】
また、本発明ではチャネル形成領域にエネルギー的にスリット状のレーン領域を形成することでキャリアの移動方向を規定し、キャリア同士の自己衝突による散乱を低減することが可能である。
【０１９７】
即ち、キャリアの移動度低下を招く原因となる不純物散乱、格子散乱、キャリア同士の自己衝突による散乱が大幅に低減され、移動度が大きく向上する。即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層の性能向上が望める。
【図面の簡単な説明】
【図１】 チャネル形成領域の構成を示す図。
【図２】 チャネル形成領域の構成を示す図。
【図３】 従来の半導体装置を説明するための図。
【図４】 チャネル形成領域のエネルギー状態を示す図。
【図５】 従来の半導体装置の特性を説明するための図。
【図６】 従来の半導体装置の構成を示す図。
【図７】 絶縁ゲイト型電界効果トランジスの作製工程を示す図。
【図８】 不純物領域の形成条件を説明するための図。
【図９】 不純物領域の深さ方向の形状を示す図。
【図１０】 不純物領域の形状および配置を説明するための図。
【図１１】 絶縁ゲイト型電界効果トランジスの構造を示す図。
【図１２】 不純物領域の作製工程を示す図。
【図１３】 ソース／ドレイン間のエネルギー状態を示す図。
【図１４】 絶縁ゲイト型電界効果トランジスタの構造を示す図。
【図１５】 チャネル形成領域のエネルギー状態を示す図。
【図１６】 チャネル形成領域の構成を示す図。
【図１７】 チャネル形成領域の構成を示す図。
【図１８】 半導体装置の応用例を示す図。
【符号の説明】
１０１ ソース領域
１０２ ドレイン領域
１０３ チャネル形成領域
１０４ 不純物領域（線状パターン）
１０５ フィールド酸化膜
１０６ チャネルストッパー
Claims (17)
- 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有し、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有し、前記ドレイン領域より前記チャネル形成領域および前記ソース領域に向かって広がる空乏層をピニングし、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有して、しきい値電圧を制御し、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、前記チャネル形成領域のエネルギーバンド幅（Ｅｇ）を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有し、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、前記チャネル形成領域のエネルギーバンド幅（Ｅｇ）を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有し、前記ドレイン領域より前記チャネル形成領域および前記ソース領域に向かって広がる空乏層をピニングし、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記チャネル形成領域はキャリアが移動する領域と、前記チャネル形成領域のエネルギーバンド幅（Ｅｇ）を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有し、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有して、しきい値電圧を制御し、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
前記チャネル形成領域に、前記チャネル形成領域のエネルギーバンド幅（Ｅｇ）を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を添加することにより、局部的に形成された不純物領域と、
前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
を有する絶縁ゲイト型半導体装置であって、
前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有する絶縁性の領域であり、
前記チャネル形成領域において前記不純物領域以外の領域には前記元素が添加されない又は極微量に添加され、
前記不純物領域は、深さ方向における前記不純物領域の下部で隣合う不純物領域同士が接触することを特徴とする絶縁ゲイト型半導体装置。 - 請求項１乃至請求項７のいずれか一において、前記チャネル形成領域の幅Wに対して前記不純物領域および前記不純物領域間の幅が占有する割合をそれぞれWpi、Wpaとするとき、前記W、前記Wpiおよび前記Wpaとの間には、Wpi／W＝0.1 〜0.9 、Wpa／W＝0.1 〜0.9 、Wpi／Wpa＝1/9 〜9 の関係式が成り立つことを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項８のいずれか一において、前記チャネル形成領域のチャネル方向に垂直な少なくとも一断面は、前記不純物領域により区切られた複数のチャネル形成領域の集合体であることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項９のいずれか一において、前記チャネル形成領域において駆動時に生じる短チャネル効果に伴うしきい値電圧の低下は、前記不純物領域を利用することで得られる狭チャネル効果に伴うしきい値電圧の増加により緩和されることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１０のいずれか一において、前記不純物領域は10〜300ｎｍの間隔で配置されることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１１のいずれか一において、前記チャネル形成領域内の前記不純物領域以外の領域は真性または実質的に真性な領域であることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１２のいずれか一において、前記不純物領域に含まれる前記元素の濃度によってしきい値電圧が制御され、前記チャネル形成領域内の前記不純物領域以外の領域においてキャリアがソース／ドレイン領域間を移動するように構成されることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１３のいずれか一において、前記結晶半導体とは単結晶半導体であることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１４のいずれか一において、前記パターンは線状パターンであることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１４のいずれか一において、前記パターンはジグザグのパターンであることを特徴とする絶縁ゲイト型半導体装置。
- 請求項１乃至請求項１４のいずれか一において、前記パターンはフィッシュボーン形状であることを特徴とする絶縁ゲイト型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23255196A JP4014677B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置 |
| US08/910,799 US6111296A (en) | 1996-08-13 | 1997-08-13 | MOSFET with plural channels for punch through and threshold voltage control |
| KR1019970038622A KR100474441B1 (ko) | 1996-08-13 | 1997-08-13 | 절연게이트형반도체장치및그제조방법 |
| KR1020020047947A KR100453401B1 (ko) | 1996-08-13 | 2002-08-13 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23255196A JP4014677B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007149177A Division JP4563422B2 (ja) | 2007-06-05 | 2007-06-05 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH1065162A JPH1065162A (ja) | 1998-03-06 |
| JPH1065162A5 JPH1065162A5 (ja) | 2004-09-30 |
| JP4014677B2 true JP4014677B2 (ja) | 2007-11-28 |
Family
ID=16941107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23255196A Expired - Fee Related JP4014677B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6111296A (ja) |
| JP (1) | JP4014677B2 (ja) |
| KR (2) | KR100474441B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634086B2 (ja) | 1996-08-13 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JP4103968B2 (ja) * | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| KR100500033B1 (ko) | 1996-10-15 | 2005-09-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US6118148A (en) | 1996-11-04 | 2000-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4017706B2 (ja) * | 1997-07-14 | 2007-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100259097B1 (ko) * | 1998-04-02 | 2000-06-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| US6355532B1 (en) | 1999-10-06 | 2002-03-12 | Lsi Logic Corporation | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET |
| DE19958694A1 (de) * | 1999-12-06 | 2001-06-13 | Infineon Technologies Ag | Steuerbares Halbleiterschaltelement |
| JP2001185721A (ja) | 1999-12-22 | 2001-07-06 | Nec Corp | 半導体装置 |
| US6724053B1 (en) * | 2000-02-23 | 2004-04-20 | International Business Machines Corporation | PMOSFET device with localized nitrogen sidewall implantation |
| US6724037B2 (en) | 2000-07-21 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
| JP2002141495A (ja) * | 2000-11-02 | 2002-05-17 | Takashi Katoda | 集束イオンビームを用いて作製した極微細構造を有する電子デバイス及び光デバイス |
| JP4275336B2 (ja) | 2001-11-16 | 2009-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE10318604B4 (de) * | 2003-04-24 | 2008-10-09 | Qimonda Ag | Feldeffekttransistor |
| US7087506B2 (en) * | 2003-06-26 | 2006-08-08 | International Business Machines Corporation | Method of forming freestanding semiconductor layer |
| US7714384B2 (en) * | 2003-09-15 | 2010-05-11 | Seliskar John J | Castellated gate MOSFET device capable of fully-depleted operation |
| JP4965072B2 (ja) * | 2004-12-01 | 2012-07-04 | ラピスセミコンダクタ株式会社 | Ｓｏｉ半導体装置の製造方法 |
| US7247887B2 (en) * | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
| US8466490B2 (en) * | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
| US7265008B2 (en) * | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
| US20070077739A1 (en) * | 2005-09-30 | 2007-04-05 | Weber Cory E | Carbon controlled fixed charge process |
| US7446001B2 (en) * | 2006-02-08 | 2008-11-04 | Freescale Semiconductors, Inc. | Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed |
| US8513081B2 (en) | 2011-10-13 | 2013-08-20 | International Business Machines Corporation | Carbon implant for workfunction adjustment in replacement gate transistor |
| US9040399B2 (en) | 2011-10-27 | 2015-05-26 | International Business Machines Corporation | Threshold voltage adjustment for thin body MOSFETs |
| EP3136446A1 (en) | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| US10418356B2 (en) * | 2017-12-21 | 2019-09-17 | Nanya Technology Corporation | Diode structure and electrostatic discharge protection device including the same |
| CN117178655A (zh) * | 2022-03-31 | 2023-12-05 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示面板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350940A (en) * | 1984-02-02 | 1994-09-27 | Fastran, Inc. | Enhanced mobility metal oxide semiconductor devices |
| US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
| JPS61256769A (ja) * | 1985-05-10 | 1986-11-14 | Toshiba Corp | 半導体装置 |
| JPH01501272A (ja) * | 1986-10-27 | 1989-04-27 | ヒユーズ・エアクラフト・カンパニー | ストライプ状のチャンネルのトランジスタおよびその製造方法 |
| JPH0231464A (ja) * | 1988-07-21 | 1990-02-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02159070A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JPH02196468A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置 |
| JPH0738447B2 (ja) * | 1989-02-02 | 1995-04-26 | 松下電器産業株式会社 | Ｍｏｓ型半導体装置 |
| JPH03218070A (ja) * | 1990-01-23 | 1991-09-25 | New Japan Radio Co Ltd | Ｍｏｓｆｅｔ |
| US5210437A (en) * | 1990-04-20 | 1993-05-11 | Kabushiki Kaisha Toshiba | MOS device having a well layer for controlling threshold voltage |
| JPH05283687A (ja) * | 1992-03-31 | 1993-10-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH07131009A (ja) * | 1993-11-04 | 1995-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3470133B2 (ja) * | 1994-06-03 | 2003-11-25 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
-
1996
- 1996-08-13 JP JP23255196A patent/JP4014677B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-13 KR KR1019970038622A patent/KR100474441B1/ko not_active Expired - Fee Related
- 1997-08-13 US US08/910,799 patent/US6111296A/en not_active Expired - Lifetime
-
2002
- 2002-08-13 KR KR1020020047947A patent/KR100453401B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100474441B1 (ko) | 2005-07-01 |
| US6111296A (en) | 2000-08-29 |
| JPH1065162A (ja) | 1998-03-06 |
| KR19980018650A (ko) | 1998-06-05 |
| KR100453401B1 (ko) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014677B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP4014676B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3634086B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3949193B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP4103968B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP4499774B2 (ja) | 絶縁ゲイト型半導体装置 | |
| US6885066B2 (en) | SOI type MOSFET | |
| JP4563422B2 (ja) | 半導体装置 | |
| JP4896699B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP4628399B2 (ja) | 半導体装置 | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP4053102B2 (ja) | 半導体装置およびその作製方法 | |
| JP4545825B2 (ja) | 半導体装置 | |
| JP5312489B2 (ja) | 半導体装置 | |
| JP4515530B2 (ja) | 半導体装置 | |
| JP4684358B2 (ja) | 半導体装置の作製方法 | |
| JP2007149853A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |