JP4896699B2

JP4896699B2 - 絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number: JP4896699B2
Application number: JP2006344148A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-12-21
Filing date: 2006-12-21
Publication date: 2012-03-14
Anticipated expiration: 2016-08-13
Also published as: JP2007123929A

Description

本明細書で開示する発明は、結晶半導体基板、例えば単結晶シリコン基板若しくはＳＯＩ基板（ＳＩＭＯＸなど）を利用して形成された絶縁ゲイト型半導体装置、特に絶縁ゲイト型電界効果トランジスタ（以後、単にＩＧ−ＦＥＴと略記する）の構成およびその作製方法に関する。特に、チャネル長が１μｍ以下（代表的には０．０１〜０．３５μｍ）の微細素子を作製する場合において効果を発揮する技術である。

従って、本発明はＩＧ−ＦＥＴを集積化して構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなどの様々な半導体集積化回路に応用することが可能である。

近年、ＶＬＳＩなどの集積化回路は益々微細化の一途を辿る傾向にあり、配線の幅も０．１８μｍ以下、さらには０．１μｍ以下といったディープサブミクロン領域の加工寸法が要求される様になってきている。

これまで半導体素子の微細化はスケーリング則に従って進められてきており、微細化が集積化回路の特性向上をもたらすことは一般的に知られていた。しかしながら、サブミクロン領域の微細加工となると単純にはスケーリング則に従わない問題が生じる様になる。

その様な問題として短チャネル効果という現象が代表的に知られている。短チャネル効果とは、ゲイト電極の線幅が短くなる、即ちチャネル形成領域が短くなるにつれて、チャネル形成領域の電荷がゲイト電圧だけでなく、ソース／ドレイン領域の空乏層電荷や電界および電位分布の影響を大きく受ける様になるために引き起こされる現象である。

この様子を簡略化して図３に示す。３０１はソース領域、３０２はドレイン領域、３０３はチャネル領域、３０４はゲイト電極である。また、３０５で示される点線はドレイン電圧Ｖｄが小さい時に形成される空乏層を表している。

通常、チャネル領域３０３を流れる電流はゲイト電圧Ｖｇのみで制御される。この場合、３０５で示される様に、チャネル領域３０３近傍の空乏層はチャネルに概略平行となり、均一な電界が形成される。

しかし、ドレイン電圧Ｖｄが高くなると、ドレイン領域３０２近傍の空乏層がチャネル領域３０３、ソース領域３０１の方へと広がり、３０６で示される実線で表される様に、ドレイン空乏層の電荷や電界がソース領域３０１、チャネル領域３０３近傍の空乏層へと影響を及ぼす様になる。即ち、オン電流が複雑な電界分布により変化し、ゲイト電圧Ｖｇのみで制御することが困難な状況となるのである。

ここで、短チャネル効果が生じる場合におけるチャネル形成領域周辺のエネルギー状態を図４を用いて説明する。図４において実線で示す状態図はドレイン電圧が０Ｖの時のソース領域４０１、チャネル形成領域４０２、ドレイン領域４０３のエネルギーバンド図である。

この状態において十分大きいドレイン電圧Ｖｄが印加されると、図４において点線で示す様な状態へと変化する。即ち、ドレイン電圧Ｖｄにより形成されたドレイン領域４０３の空乏層電荷や電界が、ソースおよびチャネル領域４０１、４０２の空乏層電荷に影響を与え、エネルギー（電位）状態はソース領域４０１からドレイン領域４０３にかけて連続的に変化する様になる。

そして、このような短チャネル効果が半導体素子、例えばＩＧ−ＦＥＴに与える影響としてはしきい値電圧（Ｖｔｈ）の低下やパンチスルー現象がよく知られている。また、パンチスルー現象によってドレイン電流に対するゲイト電圧の影響が低下するとサブスレッショルド特性が悪くなることも知られている。

まず、しきい値電圧の低下はＮチャネル型ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に見られる現象である。また、この低下の度合いはドレイン電圧に依存するばかりでなく、基板不純物濃度、ソース／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイアス等の様々なパラメータに依存する。

しきい値電圧の低下は消費電力を小さくするといった意味では望ましいことであるが、一般的には集積回路の駆動電圧が小さくなることで周波数特性が高くならないといったデメリットが問題となってしまう。

そのため、これまではしきい値電圧を制御するための手段としてはチャネル形成領域全体に、均一に一導電性を付与する不純物元素を添加して、その添加量でもってしきい値電圧を制御するのが一般的であった。しかし、この方法でもやはり短チャネル効果自体を防ぐことはできず、パンチスルー現象などが発生してしまっていた。また、添加した不純物がキャリアを散乱させるのでキャリアの移動度を低下させる要因ともなっていた。

また、パンチスルー現象に伴うサブスレッショルド特性の劣化とはサブスレッショルド係数（Ｓ値）が大きくなる、即ちＦＥＴのスイッチング特性が劣化することを意味している。ここでサブスレッショルド特性に及ぼす短チャネル効果の影響を図５に示す。

図５は横軸にゲイト電圧Ｖｇ、縦軸にドレイン電流Ｉｄの対数をとったグラフであり、５０１の領域における傾き（サブスレッショルド特性）の逆数がＳ値である。この図５ではチャネル長を徐々に短くした時の特性の変化を比較しており、矢印の方向に向かってチャネル長は短くなっている。

その結果、チャネル長が短くなるに従って特性の傾きが小さくなる、即ちＳ値が大きくなる傾向にあることが確認できる。このことは、チャネル長が短くなるに従ってＦＥＴのスイッチング特性が劣化することを意味する。

以上は半導体素子のチャネル形成領域の長さが極端の短くなった場合に生じる短チャネル効果の説明であるが、チャネル形成領域の幅が極端に狭くなった場合には狭チャネル効果という現象も発生する。

図６に示すのは、一般的なＩＧ−ＦＥＴをチャネル方向（ソースとドレインを結ぶ方向）と垂直な面で分断した断面図である。６０１は単結晶シリコン基板、６０２は選択酸化法によって形成されたフィールド酸化膜である。ＶＬＳＩで用いられる個々の半導体素子は、フィールド酸化膜６０２によって各々分離されている。

また、６０３はゲイト電極であり、ゲイト電極６０３に電圧を印加することでチャネル領域６０４が形成される。なお、フィールド酸化膜６０２の下には不純物領域６０５が配置されており、チャネルストッパーとして機能する。

狭チャネル効果は、チャネル幅Ｗが狭くなるに従い、チャネル領域６０４に対してフィールド酸化膜６０２、不純物領域６０５の食い込み部分（バーズビーク）が大きく影響するようになることによって引き起こされる。具体的には、しきい値電圧の増加や実効チャネル幅の電源電圧依存性などが挙げられる。

現状の半導体産業においては、極限まで集積化された半導体集積回路が求められており、個々の半導体素子の微細化をどこまで追求できるかが鍵となっている。しかし、ディープサブミクロン領域のファインパターンを形成する技術が開発されたとしても、前述の様な短チャネル効果の問題が素子の微細化を阻む致命的な障害となっていた。

本発明は上記問題点を鑑みてなされたものであり、半導体素子の微細化に伴う短チャネル効果を効果的に抑制するための技術を開示するものである。そして、短チャネル効果によって実現が困難であったディープサブミクロン領域の微細素子を形成可能とすることを課題とする。

本明細書で開示する発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有する絶縁ゲイト型半導体装置であって、前記チャネル形成領域はキャリアが移動する領域と、前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングするために人為的かつ局部的に形成された不純物領域と、を有し、前記不純物領域にはフェルミレベルをシフトさせる不純物元素が添加されていることを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有する絶縁ゲイト型半導体装置であって、前記チャネル形成領域はキャリアが移動する領域と、前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングするために人為的かつ局部的に形成された不純物領域と、を有し、前記不純物領域にはフェルミレベルをシフトさせる不純物元素が添加され、前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有する絶縁ゲイト型半導体装置であって、前記チャネル形成領域はキャリアが移動する領域と、不純物元素の添加により所定のしきい値電圧に制御するために人為的かつ局部的に形成された不純物領域と、を有し、前記不純物領域にはフェルミレベルをシフトさせる不純物元素が添加されていることを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有する絶縁ゲイト型半導体装置であって、前記チャネル形成領域はキャリアが移動する領域と、不純物元素の添加により所定のしきい値電圧に制御するために人為的かつ局部的に形成された不純物領域と、を有し、前記不純物領域にはフェルミレベルをシフトさせる不純物元素が添加され、前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域においてフェルミレベルをシフトさせる不純物元素を添加することにより人為的かつ局部的に形成された不純物領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有する絶縁ゲイト型半導体装置において、前記不純物領域は絶縁性を有しており、前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。

なお、不純物領域以外の領域に不純物元素が添加されない又は極微量に添加されているとは、チャネルを形成する領域（半導体層）は真性または実質的に真性な領域であることを意味している。

なお、本明細書において真性な領域とは、Ｎ型やＰ型を付与する不純物元素および炭素、窒素、酸素といった不純物元素を意図的に添加しない領域を指している。また、実質的に真性な領域とは、意図的にＮ型やＰ型を付与する不純物元素を添加しなくても生ずる導電型を相殺した領域、又はしきい値制御が可能な範囲においてソースおよびドレイン領域と同一導電型を呈する領域を指している。

また、本明細書において真性または実質的に真性な領域とは、リンまたはボロンの濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下であり、炭素または窒素または酸素の濃度が２×１０^１８ａｔｏｍｓ／ｃｍ^３以下である領域を指す。

また、本発明において上記不純物元素としては、Ｎチャネル型ＦＥＴに対してはＰ型を付与するアクセプタとなりうる１３族の元素（代表的にはボロン）を用いることができる。また、Ｐチャネル型ＦＥＴに対してはＮ型を付与するドナーとなりうる１５族の元素（代表的にはリン、砒素）を用いることができる。

また、本明細書中においては結晶半導体として単結晶シリコンを代表例とするが、この単結晶シリコンとは現在のＶＬＳＩ、ＵＬＳＩレベルで一般的に用いられている水準の単結晶シリコンは勿論のこと、さらに高水準の単結晶シリコン（究極的には宇宙空間で作製された様な理想状態の単結晶シリコン）をも含んでいるものとする。

本発明の主旨は、チャネル形成領域に人為的かつ局部的に形成した不純物領域によりドレイン空乏層の広がりを効果的に抑制し、従来からの問題であったパンチスルー現象やそれに伴うサブスレッショルド特性の劣化を防止することにある。

本出願人はあたかもチャネル形成領域に不純物領域のピンを形成することに似ていることから、本発明によるＩＧ−ＦＥＴをピニング型トランジスタと呼んでいる。なお、本明細書中において「ピニング」とは「抑止」を意味しており、「ピニングする」とは「抑止する」という意味で用いている。

また、チャネル長の微細化に伴う短チャネル効果に起因する代表的現象であるしきい値電圧の低下を、人為的に狭チャネル効果を生じさせることで緩和してやることも本発明の重要な構成である。

図１（Ａ）に示すのは一般的なＩＧ−ＦＥＴのソース領域、ドレイン領域およびチャネル形成領域を上面から見た時の状態の模式図である。なお、１０１がソース領域、１０２がドレイン領域、１０３がチャネル形成領域である。

そして、本発明の特徴はチャネル形成領域１０３内にドットパターン状に不純物領域１０４が形成されている点である。本発明においては、添加する不純物元素としてＰチャネル型ＦＥＴに対してはリン（Ｐ）または砒素（Ａｓ）、Ｎチャネル型ＦＥＴに対してはボロン（Ｂ）を用いる。

添加された不純物はチャネル形成領域１０３内に局部的にエネルギー障壁を形成する。例えば、Ｎチャネル型ＦＥＴに対してＰ型を付与する不純物元素であるボロンを添加した場合には、図１４（Ａ）で示す状態であったエネルギーバンドを図１４（Ｂ）で示す状態とし、フェルミレベル（Ｅｆ）をシフトさせることで障壁ΔＥがさらに大きな障壁ΔＥ’となる。

この領域は逆導電性を有し、抵抗値は低いもののエネルギー的には十分障壁となる。同様にＰチャネル型ＦＥＴに対してリンまたは砒素を添加した場合にも逆導電性領域が形成されてエネルギー障壁として活用することができる。

特に、図１（Ａ）に示す様にドレイン領域１０２とチャネル形成領域１０３との接合部は最も電界の変化の激しい領域であるので、この位置に不純物領域１０４を配置しておくことが望ましい。また、ゲイト電極による電界がドレイン領域１０２内にもおよぶ場合はドレイン領域１０２内に不純物領域１０４を形成することも可能である。逆にソース領域１０１内には不純物領域１０４は形成しない方が好ましい。

また、本発明は０．２μｍ、さらには０．１μｍといったディープサブミクロン領域の微細加工を必要とする微細素子を形成する際に極めて効果的である。従って、チャネル形成領域の長さ（チャネル長またはソース／ドレイン間距離）も０．０１〜１．０μｍ、代表的には０．０１〜０．３５μｍといった短いものとなるため、不純物領域はさらに細かいパターンを切らなければならない。

例えば、ドットパターン状の不純物領域を形成する際にレジストマスクを利用する場合にはレジストマスクに開孔を設けるパターニングは解像度の問題から通常の露光法を用いることができない。その様な場合においては、パターニングを電子描画法やＦＩＢ法を用いて行うことで微細パターンを実現すれば良い。

また、このドットパターン状の不純物領域はパターニングにより人為的に配列して形成されるので、図１（Ａ）の様な配置だけでなく、任意の様々な配置とすることが可能である。

次に、図１（Ａ）に示すソース領域／チャネル形成領域／ドレイン領域の構成を有する絶縁ゲイト型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの様にして短チャネル効果が抑制されるかを以下に説明する。

まず、図１（Ａ）をＡ−Ａ’で切った断面図を図１（Ｂ）に示す。１０５はフィールド酸化膜、１０６はチャネルストッパーである。不純物領域１０４の形状は条件設定によって様々なバリエーションを採りうるが、ここでは理想的に散乱がないものとして棒状に注入された場合を例にする。

また、図１（Ａ）をＢ−Ｂ’で切った断面図を図１（Ｃ）に示す。１０７はフィールド酸化膜である。通常、フィールド酸化膜の下にはチャネルストッパーが配置されるがここでは略記する。また、ある不純物領域１０４の幅はｗｐｉ，ｎで表され、その間隔はｗｐａ，ｍで表される。ここで、ｎ，ｍはチャネル形成領域１０３内において、ｗｐｉ，ｎがｎ番目の不純物領域の幅であり、ｗｐａ，ｍがｍ番目の不純物領域間の間隔（キャリアの移動するパス）であることを意味している。

ここまでの説明は単に構造についての説明であったが、次にその効果についての説明を行う。まず、図１（Ｂ）に示す様な構造を有する半導体装置に対してゲイト電圧、ドレイン電圧を印加した場合には、図２（Ａ）に示す様な状態でソース側空乏層２０１、チャネル側空乏層２０２、ドレイン側空乏層２０３が形成される。即ち、ドレイン側空乏層２０３は不純物領域２０４が障壁となってソース側への広がりを防止された形となる。

図１（Ｂ）では判りにくいが不純物領域２０４は図１（Ａ）に示す様に配置されているので、チャネル形成領域を塞ぐ格子状のフィルターでドレイン側空乏層の広がりを抑えているというモデルを考えれば理解しやすい。

従って、本発明による構造の半導体装置においては、図２（Ａ）に示す様に空乏層が実質的に相互に干渉することなく分断される。即ち、ソース側空乏層２０１、チャネル側空乏層２０２が、ドレイン側空乏層２０３の影響を受けないで分布することになるので、エネルギー状態は図２（Ｂ）に示す状態となる。

即ち、図４に示した従来のエネルギー状態図と異なり、チャネル領域のエネルギー状態は殆どゲイト電圧による電界のみに制御されるので、チャネル領域に対して概略平行な形状を有する。従って、短チャネル効果特有のパンチスルー現象の様な問題がなく、ドレイン耐圧の高い半導体装置を構成することができる。

さらに、図２（Ａ）に示す様に、本発明においては空乏層の占める体積が、図３に示した様な従来のものと比べて減少しているため、従来よりも空乏層電荷が小さく、空乏層容量が小さい特徴がある。ここで、Ｓ値を導出する式は次式で表される。

即ち、前述の様に、図５に示すグラフにおいて５０１で示される領域における傾きの逆数を表していることが判る。また、数３の式は近似的に次式の様に表すことができる。

数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃｄは空乏層容量、Ｃｉｔは界面準位の等価容量、Ｃｏｘはゲイト酸化膜容量である。従って、本発明によれば空乏層容量Ｃｄが従来よりも十分小さくなるので、Ｓ値を８５ｍＶ／ｄｅｃａｄｅ以下（好ましくは７０ｍＶ／ｄｅｃａｄｅ以下）の小さな値とすることができる、即ち優れたサブスレッショルド特性を得ることができるのである。

また、本発明が目指すところは、空乏層容量Ｃｄおよび界面準位の等価容量Ｃｉｔを０に可能な限り近づけることである。即ち、Ｃｄ＝Ｃｉｔ＝０となる理想状態におけるＳ値（６０ｍＶ／ｄｅｃａｄｅ）に近づけることにある。

また、チャネル形成領域が図１（Ｃ）に示す構造となっていることは短チャネル効果によるしきい値電圧の低下を緩和する上で非常に重要である。なぜならば、図１（Ｃ）に示す構造が意図的に狭チャネル効果を生み出すために必要な構成だからである。

例えば、図１（Ｃ）に示す様にある断面に着目すると、チャネル形成領域の幅Ｗは不純物領域１０４によって分断され、実質的に狭いチャネル幅ｗｐａ，ｍを持つ複数のチャネル形成領域の集合体と見なすことができる。

即ち、その複数の狭いチャネル幅ｗｐａ，ｍを有する領域において狭チャネル効果が得られるのである。マクロ的に見ると図１（Ａ）に示す様にチャネル形成領域全体にこの様な狭チャネル効果が得られる領域が存在するので、全体的にも狭チャネル効果が得られ、しきい値電圧が増加すると考えられる。

従って、チャネル長に短くなることで短チャネル効果によってしきい値電圧が低下したとしても、以上の理由により狭チャネル効果によってしきい値電圧を意図的に増加させてしきい値制御を行うことができるので、結果的にしきい値電圧の変化を緩和することが可能となる。

また、他の発明の構成は、結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、前記チャネル形成領域において人為的かつ局部的に不純物領域を形成する工程と、前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、前記不純物領域にはフェルミレベルをシフトさせる不純物元素が人為的かつ局部的に添加されていることを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングするための不純物領域を形成するために、前記チャネル形成領域に対してフェルミレベルをシフトさせる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。

また、他の発明の構成は、結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域を形成する工程と、前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、を少なくとも有する絶縁ゲイト型半導体装置の作製方法であって、不純物元素の添加により所定のしきい値電圧に制御するための不純物領域を形成するために、前記チャネル形成領域に対してフェルミレベルをシフトさせる不純物元素を人為的かつ局部的に添加する工程を有することを特徴とする。

また、他の発明の構成は、結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、前記チャネル形成領域においてフェルミレベルをシフトさせる不純物元素を添加することにより、人為的かつ局部的に不純物領域を形成する工程と、前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、を少なくとも有する絶縁ゲイト型半導体装置の作製方法において、前記不純物領域は絶縁性を有しており、前記チャネル形成領域において前記不純物領域以外の領域には前記不純物元素が添加されない又は極微量に添加されていることを特徴とする。

本発明を利用することでチャネル長が短くなった場合に生じる短チャネル効果を防止することが可能となる。具体的には、まずドレイン側空乏層がソース領域やチャネル形成領域下に広がるのを、チャネル形成領域に局部的に形成した不純物領域で遮り、チャネル形成領域のエネルギー（電位）状態にドレイン電圧が影響しない構成とする。これによりパンチスルー現象やサブスレッショルド特性の劣化を防止することが可能となる。また、同時に高いドレイン耐圧を実現することができる。

また、短チャネル効果の特徴の一つであるしきい値電圧の低下を狭チャネル効果によるしきい値電圧の増加によって抑制することができる。この狭チャネル効果は、チャネル形成領域に局部的に不純物領域を形成するという本発明の構成によって人為的に成しうる効果である。

以上の様に、本発明を利用することでチャネル長の短いディープサブミクロン領域における半導体装置においても、短チャネル効果を引き起こすことなく動作させることができる。即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層の集積化と性能の向上が望める。

図１において、ソース領域１０１、ドレイン領域１０２とで挟まれた領域がチャネル形成領域１０３である。本発明は、チャネル形成領域１０３に対して人為的、かつ、局部的に不純物を添加して不純物領域１０４を形成する。

また、不純物領域１０４はドットパターン状の形状を有し、規則性をもって配列される。本発明では不純物領域に添加する不純物としてＮチャネル型の場合にはボロンが、Ｐチャネル型の場合にはリンまたは砒素が用いられるため、逆導電型を有する不純物領域をキャリアが通過することはない。即ち、不純物領域間にのみチャネル領域が形成され、そこをパスとしてキャリアの移動が行われる。

以上の様な構成とした半導体装置を駆動させた場合、ドレイン領域１０２近傍に形成されるドレイン側空乏層は不純物領域１０４に食い止められて横方向（チャネル形成領域下）に広がらない。即ち、ソース領域１０１およびチャネル形成領域１０３近傍のエネルギー状態（電位状態）がドレイン側空乏層に影響されないので、それぞれの電界は実質的には独立に形成される。

従って、いわゆる短チャネル効果に起因するパンチスルー現象やサブスレッショルド特性の劣化がなく、高いドレイン耐圧を実現することができる。

また、不純物領域１０４は実質的にチャネル幅を狭くしており、不純物領域１０４同士の間においてはいわゆる狭チャネル効果が生じる。従って、短チャネル効果に起因するしきい値電圧の低下を、狭チャネル効果に起因するしきい値電圧の増加によって緩和もしくは相殺することが可能である。

以上の構成でなる本発明について、以下に記載する実施例でもって詳細な説明を行うこととする。

本発明を用いて単結晶シリコン（珪素）基板上に絶縁ゲイト型電界効果トランジスタを形成する例を図７を用いて説明する。なお、本実施例では説明を簡略化するためＰ型シリコン基板上に単体のＮチャネル型ＦＥＴを形成する場合の例を示す。

まず、７０１はＰ型シリコン基板であり、その上にはパッド酸化膜として酸化珪素膜７０２、さらにその上には後に選択酸化の際のマスクとして機能する窒化珪素膜７０３を形成する。酸化珪素膜７０２および窒化珪素膜７０３の膜厚は５０〜２００ｎｍもあれば良い。（図７（Ａ））

次に、パターニングにより素子形成領域のみに窒化珪素膜７０３を残し、その状態でＰ型を付与する不純物元素のイオン注入を行い、さらにその後、１０００〜１１００℃の温度でウェット酸化を行う。

この工程により露出したシリコン表面は選択的に熱酸化され、図７（Ｂ）に示す様にフィールド酸化膜７０４が形成される。フィールド酸化膜７０４は素子同士を絶縁分離する機能を有する。

また、前述のイオン注入工程により注入されたＰ型を付与する不純物元素（Ｂ）はフィールド酸化膜７０４の下にチャネルストッパー７０５を形成する。これは、フィールド酸化膜７０４下にチャネルが形成されない様にするための領域であり、通常、母体となる基板（本実施例ではＰ型シリコン基板）と同じ導電性を持たせる。

そして、窒化珪素膜７０４、酸化珪素膜（パッド酸化膜）７０５を除去して図７（Ｂ）に示す状態が得られる。この様な選択酸化工程に際してはＬＯＣＯＳ法、ＰＬＡＮＯＸ法、Ｉｓｏｐｌａｎａｒ法、ＳＷＡＭＩ法など様々な選択酸化を用いることが可能である。

次に、チャネル形成領域７０６に対して逆導電型を付与するボロンを添加し、空乏層のストッパーとなる不純物領域７０７を形成する。不純物元素を添加する領域７０７はパターニングにより図示しないレジストに開孔を設けて選択的に設計すれば良い。

なお、不純物領域７０７をドットパターン状にするためには極めて微細なリソグラフィ技術を必要とする。そのためには、電子ビームを用いる技術（電子描画法）やイオンビームを用いる技術（ＦＩＢ法）を用いてドットパターン形状の露光を行えば良い。

この時、不純物領域７０７同士の間隔ｗｐａ，ｍはそれぞれ揃えることが望ましい。なぜならば、しきい値電圧のバラツキ（狭チャネル効果のバラツキに起因する）や発熱のバラツキ（不純物領域間を流れる電流密度のバラツキに起因する）を生じる恐れがあるからである。

不純物の添加が終了したら、熱酸化処理を行い１０〜５０ｎｍの熱酸化膜７０８を形成する。この熱酸化処理により形成された薄い熱酸化膜７０８はそのままゲイト絶縁膜として機能する。

さらに、チャネル形成領域７０６において酸化膜７０８上にゲイト電極としてポリシリコン膜７０９を形成する。ゲイト電極７０９は成膜する段階で予め不純物元素を添加しておいて導電性を持たせれば良い。こうして図７（Ｃ）に示す状態が得られる。

その後、図７（Ｄ）に示す様に、Ｎ型を付与する不純物元素（ＰまたはＡｓ）を添加し、自己整合的にソース領域７１０、ドレイン領域７１１を形成する。その後、ゲイト電極７０９を覆う様にして窒化珪素膜を３００ｎｍの厚さに成膜し、エッチバック法を用いてゲイト電極７０９の側面のみにサイドウォール７１２を残存させる。

次に、この状態で全面にスパッタ法によりチタン膜を成膜し、加熱、レーザーアニール、ランプアニールなど手段のよるシリサイド形成を行う。この工程により、ソース領域７１０およびドレイン領域７１１の表面ならびにゲイト電極７０９の表面にはチタンシリサイド７１３〜７１５が形成される。チタンシリサイド７１３〜７１５は極めて低抵抗であるので、後に形成する配線とのオーミック接触を確保する上で好ましい。

シリサイド形成が終了したら、層間絶縁膜として窒化珪素膜７１６を成膜し、コンタクトホールを形成してソース電極７１７、ドレイン電極７１８を形成する。こうして図７（Ｅ）に示す様な構造のＩＧ−ＦＥＴが完成する。

本発明ではＩＧ−ＦＥＴのチャネル形成領域にドットパターン状に不純物領域を形成することに特徴があるが、ドットパターンの形成箇所はある範囲の条件を満たす必要がある。そのことについて、図８を用いて以下に記載する。

図８において、８０１はチャネル形成領域の一部を示している。チャネル幅はＷである。ここで、チャネル幅Ｗの内、ドットパターン８０２が占有している幅をＷｐｉと定義する。Ｗｐｉの値としては例えば１〜１０ｎｍもあれば十分である。また、任意のドットパターン８０２の幅をＷｐｉ，_１、Ｗｐｉ，_２、Ｗｐｉ，_３・・・Ｗｐｉ_，ｎとすると、Ｗｐｉは次式で表される。

但し、本発明の構成を達成するためにはチャネル形成領域の端部以外の領域に、不純物領域が少なくとも一つ形成されている必要があるのでｎは１以上の整数である。

また、チャネル幅Ｗの内、ドットパターン間の領域（電流の流れるパス）８０３が占有している幅をＷｐａと定義する。Ｗｐａの値としては例えば１０〜３００ｎｍ（代表的には５０〜１５０ｎｍ）とすることができる。また、任意のドットパターン間の領域８０３をＷｐａ，_１、Ｗｐａ，_２、Ｗｐａ，_３・・・Ｗｐａ_，ｍとすると、Ｗｐａは次式で表される。

但し、前述の様にチャネル形成領域の端部以外の領域に不純物領域が少なくとも一つ形成されているので、チャネル形成領域は少なくとも２分されてｍは２以上の整数となる。

即ち、全チャネル幅ＷはＷ＝Ｗｐｉ＋Ｗｐａ、かつ、ｎ＋ｍは３以上という関係が成り立っている。そして、ＷとＷｐｉ、ＷとＷｐａおよびＷｐｉとＷｐａとの関係は、同時に以下の条件を満たすことが望ましい。
Ｗｐｉ／Ｗ＝０．１〜０．９
Ｗｐａ／Ｗ＝０．１〜０．９
Ｗｐｉ／Ｗｐａ＝１／９〜９

これらの数式の意味するところは、Ｗｐａ／ＷまたはＷｐｉ／Ｗが０または１であってはならないという事である。例えば、Ｗｐａ／Ｗ＝０（Ｗｐｉ／Ｗ＝１と同義）の場合、図８（Ｂ）に示す様にチャネル形成領域を完全に不純物領域で塞いでしまうので電流の流れるパスが存在しない状態となる。

逆にＷｐａ／Ｗ＝１（Ｗｐｉ／Ｗ＝０と同義）の場合、図８（Ｃ）に示す様にチャネル形成領域に不純物領域が全く存在しないのでドレイン側空乏層の広がりを抑えることができない。

以上の理由により、Ｗｐａ／ＷおよびＷｐｉ／Ｗの関係式は０．１〜０．９（好ましくは０．２〜０．８）の範囲に収まり、また、同時にＷｐｉ／Ｗｐａ＝１／９〜９を満たすことが望ましい。なお、チャネル長をＬとすると、チャネル形成面積はＷ×Ｌで表される。

また、本発明はＦＥＴの性能を示す代表的なパラメータである移動度の向上に効果的である。その理由について以下に説明する。

移動度は半導体（本実施例ではシリコン基板）中のキャリアの散乱によって決まるが、シリコン基板における散乱は格子散乱と不純物散乱とに大別される。格子散乱はシリコン基板中の不純物濃度が低く、比較的高温で支配的であり、不純物散乱は不純物濃度が高く、比較的低温で支配的である。これらが影響し合って形成される全体的な移動度μは次式で表される。

この数５で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μ_ｌ（_ｌはｌａｔｔｉｃｅを意味する）の逆数および不純物散乱の影響を受けた場合の移動度μ_ｉ（_ｉはｉｍｐｕｒｉｔｙを意味する）の逆数の和に反比例することを意味している。

ここで、格子散乱ではドリフト電界がそれほど強くなければ音響フォノンが重要な役割を果たし、その時の移動度μ_ｌは、次式の様に温度の−３／２乗に比例する。従って、キャリアの有効質量（ｍ＊）と温度（Ｔ）で決まってしまう。

また、不純物散乱による移動度μ_ｉは、次式の様に温度の３／２乗に比例し、イオン化した不純物の濃度Ｎ_ｉに逆比例する。即ち、イオン化した不純物の濃度Ｎ_ｉを調節することで変化させることができる。

これらの式によると、従来の様にチャネル形成領域全体に不純物を添加するチャネルドープでは不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、本発明では局部的に不純物領域を形成しているので、隣接する不純物領域の間（Ｗｐａの幅を持つ領域）には不純物が添加されない。

即ち、理論的には数７においてイオン化した不純物の濃度Ｎ_ｉを限りなく０に近づけることを意味するため、移動度μ_ｉは限りなく無限大に近づいていくことになる。即ち、数５において１／μ_ｉの項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μ_ｌに近づいていく。

また、キャリアの有効質量（ｍ＊）を小さくすることで移動度μ_ｌをさらに大きくすることも理論的には可能である。これは極低温の領域において、キャリア（特に電子の場合）の有効質量が結晶軸の軸方位に依存して変化する現象を利用することで成しうる。

文献によれば、ソース／ドレイン間を結ぶチャネル方向（キャリアの移動する方向）が単結晶シリコンの＜１００＞軸方向と一致する様に構成した時、最小の有効質量を得ることができる。

例えば、図１５に示す様に、（１００）面を有する単結晶シリコン基板１５０１上にソース領域１５０２、チャネル形成領域１５０３、ドレイン領域１５０４が形成されているとする。この時、チャネル方向１５０５を［１００］とした場合の様な時がこれに相当する。但し、この例は４°Ｋという極低温領域における結果である。

また、結晶格子間をうまくキャリアがすり抜けて行ける様に、チャネル方向および不純物領域７０７の軸方向（配列方向）と、結晶格子の軸方向とを概略平行（軸方向のずれを±１０°以内に収める）にさせることが望ましい。単結晶ならばシリコン原子は規則正しく配列しているので、結晶格子の配列方向と平行に移動するキャリアは格子散乱の影響を殆ど受けないで済む。

例えば、単結晶シリコン基板において上記の様な方向における回転軸を０°とすると、他にも９０°、１８０°、２７０°の回転軸の場合において同様の効果を得ることができる。

また、本発明ではＰチャネル型ＦＥＴに対してＰ（リン）を用いて不純物領域を形成するが、リンには金属元素をゲッタリングする性質があるため、電流の流れる経路から散乱の原因となりうる金属元素等を除去し、不純物領域に固定する効果も有している。

以上の様に、チャネル形成領域を移動するキャリアはチャネル形成領域内に存在する不純物領域以外の領域を通る。この様子を図１６の模式図を用いて簡単に説明する。

図１６（Ａ）において、１６０１で示されるのはチャネル形成領域である。即ち、図１６（Ａ）はチャネル形成領域を右斜め上方から見た図である。本発明を実施したチャネル形成領域は、立体的には図１６（Ａ）の様に不純物領域１６０２が形成されている。

図１６（Ａ）に記載された矢印１６０３はキャリア（電子または正孔）の進行方向を示すものである。図１６（Ａ）に示す様にチャネル形成領域１６０１内には複数の不純物領域１６０２が配置されており、キャリアはそれら不純物領域１６０２以外の領域を通過する。

キャリアの進行方向をチャネル形成領域１６０１の上面から見ると図１６（Ｂ）の様に見える。図１６（Ｂ）は図１６（Ａ）において、ＡＣＥＦで表される面を見た図である。この図１６（Ｂ）を見ると、キャリアが不純物領域１６０２を避け、不純物散乱のない領域を移動していることが判る。

即ち、大部分のキャリアは矢印で示す様に、不純物領域１６０２の間を通ってソース／ドレイン間を移動する。勿論、不純物領域を避ける様にしてジグザグに移動する場合も含まれる。

また、図１６（Ｃ）に示すのは、チャネル形成領域１６０１を側面から見た図である。なお、図１６（Ｃ）は図１６（Ａ）において、ＡＢＣＤで表される面を見た図である。また、１６０３で示されるのは矢印であり、紙面に向かって手前方向に矢先が向いていることを示している。この図からもキャリアが不純物領域１６０２の間を移動することが判る。

本実施例では、本発明を利用してＮチャネル型ＦＥＴ（ＮＭＯＳ）とＰチャネル型ＦＥＴ（ＰＭＯＳ）とを相補的に組み合わせたＣＭＯＳ回路を構成する場合の例を示す。ＣＭＯＳ回路の作製工程の詳細についてはここでは省略するが、本発明では実施例１で説明した様に、ゲイト絶縁膜を形成する前にチャネル形成領域のみにドットパターン状の不純物領域を形成する。

図１３（Ａ）に本発明を利用した場合におけるＣＭＯＳ回路の断面を示す。図１３（Ａ）は一般的な作製方法で形成されたＣＭＯＳ回路をチャネル方向で分断した断面図である。

図１３（Ａ）において、１３０１はＮ型シリコン基板、１３０２はｎウェル、１３０３はｐウェルである。つまり、ｎウェル１３０２上にＰチャネル型ＦＥＴ（ＰＭＯＳ）、ｐウェル１３０３上にＮチャネル型ＦＥＴ（ＮＭＯＳ）が形成される。

ＮＭＯＳおよびＰＭＯＳはそれぞれ選択酸化法で形成されたフィールド酸化膜１３０４で分離され、ｐウェル側のフィールド酸化膜の下にはチャネルストッパー１３０５が配置される。

また、ｎウェル１３０２にはＰ型を付与する不純物、例えばボロンが添加されてＰＭＯＳのソース領域１３０６、ドレイン領域１３０７が配置されている。また、ｐウェル１３０３にはＮ型を付与する不純物、例えばリンや砒素が添加されてＮＭＯＳのドレイン領域１３０８、ソース領域１３０９が配置されている。

また、ソース領域１３０６、ドレイン領域１３０７およびソース領域１３０８、ドレイン領域１３０９で挟まれたチャネル形成領域には、予めゲイト絶縁膜１３１０を形成する前にドットパターン状の不純物領域１３１１、１３１２を形成しておく。

本実施例でゲイト絶縁膜１３１０の形成前に不純物領域１３１１、１３１２を形成する理由は、ゲイト絶縁膜１３１０とチャネル形成領域との界面に損傷を与えないためであるが、ゲイト絶縁膜１３１０を通して不純物を添加する方法をとることも可能である。

なお、本実施例では不純物領域１３１１、１３１２を形成するにあたってＮＭＯＳとＰＭＯＳとで添加する不純物元素を使い分けなければならない。本実施例ではＮＭＯＳに対してボロンを用い、ＰＭＯＳに対してリンを用いる。ＰＭＯＳに添加する不純物元素は砒素であっても構わない。

また、本実施例の様なＣＭＯＳ回路を構成する場合、図１３（Ａ）に示す様にドレイン領域１３０７、１３０８内にも不純物領域１３１１、１３１２を形成しておくことが望ましい。

なお、例えば本発明の半導体装置を画素などの様にソースとドレインが入れ替わる様な素子に用いる時はソース領域とドレイン領域の双方の内に不純物領域を形成すれば良い。

そして、チャネル形成領域の上に導電性材料でなるゲイト電極１３１３、１３１４を形成し、それを覆う様にして層間絶縁膜１３１５が成膜される。さらに、層間絶縁膜１３１５にコンタクトホールを形成して、ＰＭＯＳのソース電極１３１６、ＰＭＯＳおよびＮＭＯＳの共通ドレイン電極１３１７、ＮＭＯＳのソース電極１３１８を配置する。

図１３（Ａ）に示す構造のＣＭＯＳ回路は本発明により短チャネル効果を問題としないで微細化することができるので、極めて集積度の高い集積化回路を構成しうる。

また、図１３（Ａ）に示したＣＭＯＳ回路とバイポーラトランジスタとを組み合わせたＢｉＣＭＯＳ回路を構成することも可能である。本発明を利用して形成したＢｉＣＭＯＳ回路の例を図１３（Ｂ）に示す。

図１３（Ｂ）において、１３１９はＰ型シリコン基板であり、１３２０は埋め込みＮ^＋領域、１３２１はエピタキシャル成長により形成されたｐウェルであり、埋め込みＮ^＋領域１３２０上のｐウェル１３２１はＮ型にドーピングされてコレクタとして機能するｎウェル１３２２となっている。また、１３２３は埋め込みＮ^＋領域１３２０からの取り出し電極となるＤｅｅｐＮ^＋領域である。

１３２４は通常の選択酸化法で形成されたフィールド酸化膜であり、ｐウェル１３２１にはｎ^＋領域１３２５、ｎウェル領域１３２２にはｐ^＋領域１３２６が形成されている。なお、バイポーラトランジスタを構成する側のｎウェル１３２２には活性ベースとなるｐ⁻領域１３２７がまず形成され、次いで外部ベースとなるｐ^＋領域１３２８、ｎ^＋領域１３２９が配置される。

なお、ＰＭＯＳ側およびＮＭＯＳ側の両方には不純物領域１３３０が配置される。不純物領域１３３０は上記ｎ^＋領域やｐ^＋領域を形成した後に形成しても良いし、その前であっても良い。勿論、ＮＭＯＳならば１３族の元素を、ＰＭＯＳならば１５族の元素を用いる。

そして、ゲイト電極１３３１、層間絶縁膜１３３２、ソース／ドレイン配線１３３３を配置してＢｉＣＭＯＳ回路を構成する。ＢｉＣＭＯＳ回路はバイポーラトランジスタの高速動作性とＣＭＯＳ回路の低消費電力性を有効に併用するための回路構成である。

実施例１では不純物領域７０７の深さ方向の形状を棒状に記載したが、これは注入時に散乱が全くない場合の様な理想状態であって、実際にはイオン注入の条件によって様々な形状の不純物領域を形成することが可能である。

例えば、普通、イオン注入法によって添加された場合には図９（Ａ）に示す様なクサビ状の不純物領域９０１が形成される。また、逆に図９（Ｂ）に示す様なシズク状の不純物領域９０２を形成することも可能である。特に、図９（Ｂ）に示した様な形状とすると、不純物領域９０２の下部で隣接する不純物領域同士が互いに接触する状態となる。

この状態では、実質的にチャネル形成領域がバルク基板と絶縁分離されたＳＯＩ構造と見なせる様になる。この構造はドレイン側空乏層がチャネル形成領域の空乏層に影響を与えるのを極めて効果的に抑制することができる。また、チャネル形成領域の空乏層が下方へ広がるのを防ぐ効果も期待できる。

実施例１では図１（Ａ）に示した様なマトリクス状にドットパターン（不純物領域）を配置する例を示したが、設計パターンを変えることで他の様々な配置パターンとすることができる。

例えば、図１０（Ａ）に示す様に、不純物領域１００１が交互にかみ合う様に配置したパターンとすることもできる。この場合、ドットパターン間の隙間を次の列で補う構成となるので、ドレイン側空乏層の横方向への広がりを効果的に防止することができる。特に、チャネル長が０．１μｍ以下となった場合の様に短チャネル効果の影響が極めて大きくなる様なＩＧ−ＦＥＴにおいて非常に効果的な構成である。

ただし、キャリアの移動する経路が点線で示した様に蛇行する様になるので、キャリアの移動距離が長くなる分、移動度が低下する可能性もある。しかし、この構造が効果を発揮するチャネル長０．１μｍ以下の領域では、ソース領域からでたキャリアが一瞬でドレイン領域に到達するので、実質的には多少移動距離が長くなっても問題とならないと考えられる。

従って、例えばチャネル長が０．１μｍ以上の場合には図１（Ａ）に示した様にドットパターン状不純物領域を配置し、チャネル長が０．１μｍ以下の場合には図１０（Ａ）に示した様に配置することが望ましい。

また、図１０（Ｂ）に示す様に、ドットパターンをチャネル方向と垂直な楕円形または長方形とすることもできる。この場合、ドレイン側空乏層を抑制するには適した構成となるが、キャリアの移動を妨げる可能性もあるため、例えば０．２μｍ以下に非常にチャネル長に短い半導体装置に利用することが好ましい。

また、図１０（Ｃ）に示す様に、ドットパターンをチャネル方向と平行な楕円形または長方形とすることもできる。この場合、狭チャネル効果がより顕著に現れる構成となるので、しきい値電圧を多めに増加させることが必要な時に効果的な構成と言える。

本発明は実施例１で示した様な横形ＩＧ−ＦＥＴだけでなく、さらに様々な構造のＩＧ−ＦＥＴに対しても適用することができる。例えば、横形ＩＧ−ＦＥＴには他にもＬＤＤ（オフセット）構造（図１１（Ａ））、２重ドレイン構造（図１１（Ｂ））、埋め込みチャネル構造（図１１（Ｃ））、ＳＯＩ構造（図１１（Ｄ））、ＳＩＭＯＸ構造（図１１（Ｅ））などがある。

本実施例では、Ｎチャネル型ＦＥＴを例にとり、上記構造に応用した場合について説明する。なお、図中のＮ＋、Ｎ−はＮ型導電性の強弱を相対的に示したもので、Ｎ＋はＮ−よりも強いＮ型導電性を有していることを意味している。

図１１（Ａ）はソースまたはドレイン領域１１０１とチャネル形成領域１１０２との間に低濃度不純物領域１１０３を配置した構造である。低濃度不純物領域１１０３が存在する分、ドレイン側空乏層はなだらかに広がりやすいが、本発明によりその広がりを抑制することができる。

また、図１１（Ｂ）はソースまたはドレイン領域１１０４の側面に０．１〜０．５μｍ幅の導電性領域１１０５を形成した構造である。ソースまたはドレイン領域１１０４と導電性領域１１０５は同じ導電性であり、導電性領域１１０５の方が導電性は弱い。例えば、ソースまたはドレイン領域１１０４をＡｓ（砒素）を注入して形成し、弱い導電性領域１１０５をＰ（燐）を注入して形成することで構成することができる。

図１１（Ｃ）に示す埋め込みチャネル構造はＮチャネル型ＦＥＴとＰチャネル型ＦＥＴとでＣＭＯＳ回路を構成する様な時に結果的に形成される構成である場合が多く、短チャネル効果も影響を受けやすい構造である。

構造的には、例えばＮチャネル型ＦＥＴにおいて、チャネル形成領域の界面付近にソース／ドレイン領域１１０６と同一かつ弱い導電性領域１１０７を形成して構成される。

従って、この導電性領域１１０７の直下にチャネルが形成されるのであるが、この様な場合においても本発明を実施することで短チャネル効果を抑制し、パンチスルー現象やしきい値電圧の低下を防止することができる。

また、ＳＯＩ構造は素子として使用する半導体層を薄膜化して空乏層を低減する目的も含めて開発された技術であるからそれ自体短チャネル効果を抑制する効果を持っている。例えば、図１１（Ｄ）に示す構造は一般的にＳＯＳ（ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈｉｒｅ）構造と呼ばれ、サファイア基板１１０８上にシリコン単結晶を成長させて形成される。

しかし、１μｍ以下の単結晶シリコン層を形成するのは困難であり、空乏層の広がりを抑えるにも限界がある。従って、本発明をＳＯＩ構造に応用すればより確実に短チャネル効果を防止することが可能となる。

なお、同じＳＯＩ構造の部類に含まれるが一般的にＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ−ｂｙ−ｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）と呼ばれる基板上にＩＧ−ＦＥＴを形成した例が図１１（Ｅ）である。この場合、単結晶シリコン基板１１０９に対して酸素を注入することによって埋め込み酸化層１１１０を形成する。また、酸素の注入深さを浅くすることで極めて薄い単結晶薄膜を形成することができる。

この様な場合においても、本発明を用いることは可能である。この場合、ドレイン側空乏層がチャネル形成領域へと広がるのを抑止する（ピニングする）効果を期待することができる。

本発明においてチャネル形成領域に不純物領域を形成する手段として、レジストマスクを用いたパターニングによる方法以外にも、不純物が歪みに偏析する性質や酸化物に取り込まれる性質などを利用する方法も可能である。

まず、実施例１の手順に従って図７（Ｂ）と同じ状態を得る。即ち、図１２（Ａ）において、１２０１はシリコン基板、１２０２はフィールド酸化膜、１２０３はチャネルストッパーである。

この状態において、集束イオンビーム等を利用してシリコン基板表面の局部的な異方性エッチング加工を行い、溝状または穴状パターン１２０４を所望の位置に所望の形状で描画する。（図１２（Ａ））

次に、不純物元素（ここではボロンを例にする）を基板１２０１全面に添加する。この不純物元素は後にＮチャネル型ＦＥＴの不純物領域を形成するためのものである。また、注入深さは溝状または穴状パターン１２０４の深さよりも深いことが望ましい。（図１２（Ｂ））

不純物元素の添加が終了したら、次に１０００〜１２００℃前後の高温で加熱処理を行う。この加熱処理により溝状または穴状パターン１２０４の側壁には熱酸化膜１２０５が形成され、溝状または穴状パターン１２０４は埋め込まれる。従って、この領域は実質的にＳｉＯｘで表される様な酸化物領域１２０５となる。この場合、加熱処理を酸化性雰囲気で行うと酸化物領域１２０５の形成速度が増加するので好ましい。

そして、同時にシリコン基板１２０１全体に添加されていた不純物元素（ボロン）が酸化物領域１２０５に取り込まれる。ここで、熱酸化工程により熱酸化膜／シリコン界面近傍のボロンまたはリン濃度がどの様な分布を示すかを図１７を用いて説明する。

図１７に示す様に、Ｓｉ中に存在する添加イオン（Ｂ、Ｐ）は酸化膜が形成されると再分布する。これは、シリコン（Ｓｉ）中および熱酸化膜（ＳｉＯ_ｘ）中において添加イオンの溶解度と拡散速度が異なるために起こる現象である。不純物のＳｉ中における溶解度を［Ｃ］_Ｓｉとし、ＳｉＯ_ｘ中における溶解度を［Ｃ］_ＳｉＯｘとする時、平衡偏析係数ｍは次式で定義される。
ｍ＝［Ｃ］_Ｓｉ／［Ｃ］_ＳｉＯｘ

この時、Ｓｉ／ＳｉＯ_ｘ界面近傍の不純物の偏析はｍの値に支配される。通常、Ｓｉ中における不純物の拡散係数が十分大きいとして、ｍ＜１の場合、Ｓｉ中の不純物はＳｉＯ_２中に取り込まれる（図１７（Ａ））。また、ｍ＞１の場合、ＳｉＯ_ｘが不純物を排斥し、その結果としてＳｉ／ＳｉＯ_ｘ界面近傍の不純物濃度が増大する（図１７（Ｂ））。

文献値によると、ボロンのｍの値は０．３程度であり、リンのｍの値は１０程度である。従って、本実施例における熱酸化工程後のボロンの濃度分布は図１７（Ａ）の様になり、熱酸化膜中にボロンが取り込まれ、不純物領域１２０６の側面（Ｓｉ／ＳｉＯ_ｘ界面近傍）におけるボロン濃度は極めて微量な状態となる。また、逆に形成された酸化物１２０５中には多量のボロンが含有される。

この様な熱酸化膜中へのボロンの取込み現象は既に知られていたが、本発明の様にエネルギー障壁（不純物領域）を形成するためにこの現象を利用する発想は全く新しいものである。

なお、図１７（Ｂ）に示す様に、不純物元素としてリンを用いた場合には熱酸化膜とシリコンとの界面に偏析（パイルアップ）する。この現象もまた、Ｐチャネル型ＦＥＴに不純物領域を形成する際に活用することができる。

また、単結晶シリコン基板１２０１に導電型を付与するためにリンやボロンといった一導電性を付与する不純物元素が添加されている場合、本実施例の様な酸化物へのリンまたはボロンの偏析現象を利用することで大幅な移動度の向上を図ることが可能である。

なぜならば、本実施例を実施すると不純物領域（代表的にはＳｉＯ_Ｘで示される酸化物）周辺の不純物（リンまたはボロン）が不純物領域に収集されてしまうので、不純物領域間のキャリアが移動する領域における不純物散乱の影響を極めて少なくすることができるからである。

このことは、先にも述べた様に数５においてμ_ｉが大きくなることに相当するので、全体の移動度μは理想的にμ＝μ_ｌに近づいていく。即ち、実質的に格子散乱のみで決まる極めて大きな移動度を実現しうる。

また、本実施例の様に溝を形成する方法以外にも、例えば、集束イオンビームの様なマスクレスでイオン注入を行うことができる装置を用いて、直接単結晶シリコン基板上に酸素イオンを注入し、加熱処理を行うことでイオン注入した領域を酸化物領域に変成させることも可能である。集束イオンビーム以外にも電子ビーム等を用いても良い。

本実施例では、本発明を利用した半導体装置を製品（電子機器）に組み込んだ場合の一例を示す。ここでは、ノート型パソコンに組み込まれたＩＣ回路を例にとって説明する。説明は図１８を用いて行う。

図１８において、３００１は本体、３００２はフタ部、３００３はキーボード、３００４は画像表示部であり、本体３００１内には様々な集積回路３００５が組み込まれている。

集積回路３００５を取り出してみると、外部はパッケージ３０１１で覆われて内部の半導体チップは樹脂等で保護されている。また、内部の半導体チップはリード３０１２によって外部と接続される。通常、目にする集積回路（ＩＣチップ）３００５は、外目には黒色のパッケージ３０１１とリード３０１２しか見えないので完全にブラックボックスとなっている。

そのパッケージ３０１１で保護された半導体チップを取り出して見ると、例えば次の様な構成となっている。まず、基板３０１３上には演算部（プロセッサー）３０１４とメモリ部３０１５が配置されている。なお、３０１６は半導体素子とリード３０１２とを接続するボンディング部である。

演算部３０１４、メモリ部３０１５はＣＭＯＳ回路、ＢｉＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ回路など、他にも様々な回路を用いて構成さえている。本実施例で示した図１５の様な構成は、同一基板上に演算部３０１４とメモリ部３０１５が配置されていることに特徴がある。

この様に演算部３０１４とメモリ部３０１５とが隣接した構成とすると、演算部３０１４とメモリ部３０１５との間のデータのやりとりが非常に高速で行われる様になるため、動作速度の速い回路を形成することが可能となる。

また、ワンチップ上に必要な回路を全て集積化することも可能であるので、製造コストを大幅に低減することも期待できる。さらには、配置面積を減らすことで製品の小型化を図ることもできる。

本発明を利用すれば短チャネル効果を問題とせずに半導体素子の微細化を行うことができるので、上記の様なワンチップ化と併用することで半導体電子機器のさらなる小型化、携帯化が実現できる。

本発明は実施例７に示した例以外にも様々な半導体電子機器に応用することが可能である。なぜならば、本発明による半導体装置の電気特性は非常に優れたものであり、これを用いて構成したＩＣ回路は高い周波数特性を実現しうるからである。

本発明を利用して形成された半導体素子単体のデバイス特性は非常に優れたものとなり、Ｎチャネル型ＦＥＴのしきい値電圧Ｖｔｈ，ｎは−０．５〜３．０Ｖ、Ｐチャネル型ＦＥＴのしきい値電圧Ｖｔｈ，ｐは−３．０〜０．５Ｖの範囲で必要とする駆動電圧に合わせて調節できる。また、Ｓ値は６０〜８５ｍＶ／ｄｅｃａｄｅ、好ましくは６０〜７０ｍＶ／ｄｅｃａｄｅが得られる。

また、実施例１で説明した様な理由により高い移動度（１０００ｃｍ^２／Ｖｓ以上）を得ることができる。移動度を計算式で求める場合、移動度はチャネル幅Ｗに反比例するので注意が必要である。本発明を実施する場合、チャネル形成領域においては不純物領域によって少なからずチャネル幅が狭くなっているので、実測チャネル幅Ｗｐａを代入しなければ実際の移動度は得られない。

以上の様な優れた電気特性を達しうる本発明の半導体装置でＩＣ回路を構成すると、極めて良好な周波数特性を得ることができる。例えば、本発明の半導体装置を用いて９段のリングオシレータを構成すると、３．３Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を実現しうる。

例えば、高周波電子機器である携帯電話などの様に高い周波数特性を必要とする電子機器に対しても本発明は有効である。携帯電話の入力部等に用いられるＩＣ回路は２ＧＨｚの周波数特性を必要とするのであるが、本発明はその様な高周波ＩＣ回路に対しても十分に対応することができる。

チャネル形成領域の構成を示す図。チャネル形成領域の構成を示す図。従来の半導体装置を説明するための図。チャネル形成領域のエネルギー状態を示す図。従来の半導体装置の特性を説明するための図。従来の半導体装置の構成を示す図。絶縁ゲイト型電界効果トランジスの作製工程を示す図。不純物領域の形成条件を説明するための図。不純物領域の深さ方向の形状を示す図。不純物領域の形状および配置を説明するための図。絶縁ゲイト型電界効果トランジスの構造を示す図。不純物領域の作製工程を示す図。絶縁ゲイト型電界効果トランジスタの構造を示す図。チャネル形成領域のエネルギー状態を示す図。チャネル形成領域の構成を示す図。チャネル形成領域の構成を示す図。不純物の偏析状態を説明するための図。半導体装置の応用例を示す図。

符号の説明

１０１ソース領域
１０２ドレイン領域
１０３チャネル形成領域
１０４不純物領域（ドットパターン）
１０５フィールド酸化膜
１０６チャネルストッパー

Claims

チャネル形成領域として結晶半導体を用いる絶縁ゲイト型半導体装置の作製方法であって、
前記チャネル形成領域において、チャネル長の方向に並ぶ複数の穴を形成し、
前記チャネル形成領域全体に、ソース領域およびドレイン領域とは逆の導電型を付与する不純物元素を添加し、
前記穴の側壁に酸化膜を形成するとともに前記不純物元素を偏析させることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１において、
前記酸化膜は、熱酸化膜であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１または請求項２において、
前記ソース領域および前記ドレイン領域は、Ｎ型の半導体でなり、前記不純物元素とは１３族の元素であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１または請求項２において、
前記ソース領域および前記ドレイン領域は、Ｎ型の半導体でなり、前記不純物元素とはボロンであることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１または請求項２において、
前記ソース領域および前記ドレイン領域は、Ｐ型の半導体でなり、前記不純物元素とは１５族の元素であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１または請求項２において、
前記ソース領域および前記ドレイン領域は、Ｐ型の半導体でなり、前記不純物元素とはリンであることを特徴とする絶縁ゲイト型半導体装置の作製方法。
請求項１乃至請求項６のいずれか一において、
前記結晶半導体とは単結晶半導体であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
結晶半導体をチャネル形成領域として用いる絶縁ゲイト型半導体装置であって、
前記チャネル形成領域においてチャネル長の方向に並んで設けられた複数の穴と、前記穴の側壁に設けられた酸化膜と、を有し、
前記結晶半導体および前記酸化膜の界面には、ソース領域およびドレイン領域とは逆の導電型を付与する不純物元素が偏析していることを特徴とする絶縁ゲイト型半導体装置。
請求項８において、
前記ソース領域および前記ドレイン領域は、Ｐ型の半導体でなり、前記不純物元素とは１５族の元素であることを特徴とする絶縁ゲイト型半導体装置。
請求項８において、
前記ソース領域および前記ドレイン領域は、Ｐ型の半導体でなり、前記不純物元素とはリンであることを特徴とする絶縁ゲイト型半導体装置。
結晶半導体をチャネル形成領域として用いる絶縁ゲイト型半導体装置であって、
前記チャネル形成領域においてチャネル長の方向に並んで設けられた複数の穴と、前記穴の側壁に設けられた酸化膜と、を有し、
前記酸化膜中には、ソース領域およびドレイン領域とは逆の導電型を付与する不純物元素が偏析していることを特徴とする絶縁ゲイト型半導体装置。
請求項１１において、
前記ソース領域および前記ドレイン領域は、Ｎ型の半導体でなり、前記不純物元素とは１３族の元素であることを特徴とする絶縁ゲイト型半導体装置。
請求項１１において、
前記ソース領域および前記ドレイン領域は、Ｎ型の半導体でなり、前記不純物元素とはボロンであることを特徴とする絶縁ゲイト型半導体装置。
請求項８乃至請求項１３のいずれか一において、
前記酸化膜は、熱酸化膜であることを特徴とする絶縁ゲイト型半導体装置。
請求項８乃至請求項１４のいずれか一において、
前記結晶半導体とは単結晶半導体であることを特徴とする絶縁ゲイト型半導体装置。