JP4018964B2

JP4018964B2 - Package for housing input/output terminals and semiconductor elements

Info

Publication number: JP4018964B2
Application number: JP2002307125A
Authority: JP
Inventors: 猛夫佐竹
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-10-22
Filing date: 2002-10-22
Publication date: 2007-12-05
Anticipated expiration: 2022-10-22
Also published as: JP2004146443A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体集積回路素子や光通信用の光半導体素子などを収納するための半導体素子収納用パッケージに用いられる入出力端子および半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、ＩＣ，ＬＳＩ等の半導体集積回路素子や光通信分野で用いられる光半導体素子などの半導体素子を収納する半導体素子収納用パッケージ（以下、パッケージともいう）は、半導体素子から発生する熱を強制的に基体へ移動させ、半導体素子を安定して作動させるためのペルチェ素子等の熱電冷却素子を具備している。例えば、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の光半導体素子を用い、熱電冷却素子としてペルチェ素子を設置したパッケージを図５に断面図で、図６に斜視図で示す。これらの図において、21は基体、23は枠体、24は入出力端子、31は熱電冷却素子、34はリード線である。
【０００３】
基体21は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属や銅（Ｃｕ）−タングステン（Ｗ）等の焼結材から成り、その上側主面の略中央部には、ＬＤ，ＰＤ等の光半導体素子30を搭載して成る熱電冷却素子31を載置する載置部21ａを有している。載置部21ａには、光半導体素子30が、熱電冷却素子31に搭載された状態で載置固定される。
【０００４】
基体21の上側主面の外周部には、載置部21ａを囲繞するようにして接合され、側部に光ファイバ32を固定するための光ファイバ固定部材22の取付部23ｂおよび入出力端子24の取付部23ａを有する枠体23が立設されており、枠体23は基体21とともにその内側に半導体素子30を収容する空所を形成する。
【０００５】
光ファイバ固定部材22は枠体23の内側の端部がサファイアやガラス等の透光性材料から成る窓部材22ａで塞がれており、枠体23の外側の端部から光ファイバ32が挿通固定される。
【０００６】
枠体23は基体21と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体21と一体成形される、または基体21に銀（Ａｇ）ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体21の上側主面の外周部に立設される。
【０００７】
入出力端子24は、アルミナ（Ａｌ₂Ｏ₃）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）質焼結体等のセラミックスから成り、平板部24ｂと立壁部24ｃとから構成される。平板部24ｂの上面には、一辺から対向する他辺にかけて形成され、タングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体24ａを有するとともに、線路導体24ａの一部を狭持して接合される立壁部24ｃが設置される。この入出力端子24は、枠体23の取付部23ａにろう材を介して嵌着接合され、線路導体24ａが枠体23の内外を導通することとなる。
【０００８】
線路導体24ａの枠体23外側の部位には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る外部リード端子27がＡｇろう等のろう材を介して取着され、一方線路導体24ａの枠体23内側の部位には、半導体素子30の各電極がボンディングワイヤ33を介して電気的に接続されるとともに、リード線34の先端部が半田付けされ電気的に接続される。線路導体24ａのリード線34の接続部は、入出力端子24の線路導体24ａの導通方向に略直交する側面で枠体23内側の側面に、横断面形状がＵ字状の切欠き部が設けられるとともに、この切欠き部の内面に線路導体24ａが延設されて成る。これにより、切欠き部の内面とリード線34との間の半田の接合面積が拡大し、入出力端子24とリード線34との接続が強固なものになる。
【０００９】
枠体23および入出力端子24の上面には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るシールリング25がＡｇろう等のろう材を介して接合され、シールリング25の上面には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体26がろう付け法やシームウエルド法等の溶接法で接合され、基体21、枠体23、シールリング25および蓋体26から成る容器内部に光半導体素子30を収容し気密に封止する。
【００１０】
最後に、枠体23に設けた光ファイバ固定部材22に光ファイバ32を溶接等によって接合させ、光ファイバ32を枠体23に固定することによって製品としての光半導体装置となる。この場合、光ファイバ32は、その端部に金属製フランジ32ａを予め取着させておき、金属製フランジ32ａを例えばレーザ溶接法によって光ファイバ固定部材22に溶接する。
【００１１】
この光半導体装置は、外部電気回路（図示せず）から供給される電気信号によって光半導体素子30に光を励起させ、この光を光ファイバ32を介して外部に伝送することによって、高速光通信等に使用される光半導体装置として機能する。または、外部から光ファイバ32を介して伝送してくる光信号を、透光性部材22ａを透過させ、光半導体素子30に受光させて光信号を電気信号に変換することによって、高速光通信等に使用される光半導体装置として機能する。
【００１２】
なお、この光半導体装置には、半導体素子30が作動中に発生する熱を外部に良好に放熱するために、光半導体素子30と基体21との間に熱電冷却素子31が配設されている。熱電冷却素子31には、セラミック基板が、基体21に接合される面と光半導体素子30が搭載される面にそれぞれ設けてあり、熱電冷却素子31の基体21に接合される面のセラミック基板の上面に電極が形成されている。この電極にはリード線34の一端部が接続されている（例えば、下記の特許文献１参照）。
【００１３】
そして、リード線34の他端部が入出力端子24の線路導体24ａに半田付けにより電気的に接続され、外部リード端子27、線路導体24ａおよびリード線34を介して外部より熱電冷却素子31に電力が供給される。即ち、リード線34は、熱電冷却素子31に駆動電圧を供給することによって、熱電冷却素子31を光半導体素子30から基体21に熱を移動させる熱ポンプとして作動させる。従って、光半導体素子30の熱は熱電冷却素子31を介して基体21に強制的に伝達され、基体21から大気中に放散され、その結果光半導体素子30が常に定温で安定して作動することとなる。
【００１４】
【特許文献１】
特開2000−183254号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、図５のような従来の入出力端子24においては、大きな直流電流を流すために線路導体24ａの抵抗を小さくすることが望まれるが、線路導体24ａの厚さは５〜20μｍ程度と非常に薄いため、その抵抗を小さくすることがきわめて困難である。従って、熱電冷却素子31の作動に必要な数Ａ〜十数Ａ程度の大きな直流電流を入出力端子24に流すと、大きなジュール熱が発生していた。そして、この熱により、線路導体24ａが断線したり、また枠体23内部の温度が上昇して内部の光半導体素子30に誤作動を発生させたり、最終的に光半導体素子30を熱破壊させてしまうという問題があった。
【００１６】
そこで、線路導体24ａの抵抗を小さくする構成として、線路導体24ａの幅を広げることが考えられるが、線路導体24ａの幅を十分に抵抗が低下するような幅にまで広げると、必然的に入出力端子24の大きさを従来の数倍以上に大きくしなければならない。そのため、枠体23の取付部23ａに入出力端子24を嵌着できなくなるという問題点があった。
【００１７】
また、線路導体24ａを厚くすることにより抵抗を小さくすることができるが、その場合例えば厚さが従来の数倍〜十数倍程度の線路導体24ａを形成する必要があり、そうすると入出力端子24の平板部24ｂと立壁部24ｃとの接合部において、線路導体24ａの幅方向の端部付近でセラミックグリーンシート間に積層のための圧力がかかり難くなってセラミックグリーンシート同士の良好な接合状態が得られない。そのため、入出力端子24の平板部24ｂと立壁部24ｃとの間に剥れ（デラミネーション）が生じ易くなり、枠体23内部の気密性が損なわれ易いという問題点があった。
【００１８】
また、抵抗の小さい銅（Ｃｕ）から成る線路導体24ａを用いることも考えられるが、Ｃｕの融点が約1083℃と低いため、一般的に用いられている1500〜1600℃で焼成されるアルミナ（Ａｌ₂Ｏ₃）質焼結体から成る入出力端子24に、同時焼成によって線路導体24ａを形成しようとすると、Ｃｕが融解し流れて所望の形状の線路導体24ａを形成できないという問題点があった。
【００１９】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、入出力端子の線路導体の抵抗を小さくすることにより、大きな直流電力を半導体素子冷却用の熱電冷却素子に供給することができ、従って半導体素子の作動性が良好となり、またパッケージの気密性を損なうことのない入出力端子、およびこの入出力端子を用いたパッケージを提供することにある。
【００２０】
【課題を解決するための手段】
本発明の入出力端子は、上面の一辺側から対向する他辺側にかけて形成された線路導体を有するセラミックスから成る平板部および該平板部の上面に前記線路導体の一部を間に挟んで接合されたセラミックスから成る立壁部から構成されている入出力端子において、前記平板部は、複数のセラミック層が積層されて成るとともに、該複数のセラミック層の間に並列接続された複数の配線導体から成る内層導体層が前記一辺側の端面から前記他辺側の端面にわたって設けられ、さらにこれら両端面に上下面間を貫通する切欠き部がそれぞれ設けられているとともに該切欠き部の内面に前記線路導体の端および前記内層導体層の端を電気的に接続する導体層がそれぞれ形成されており、前記内層導体層と前記導体層との接続部から遠い前記配線導体は、前記接続部から近い前記配線導体よりも配線幅が広いことを特徴とする。
【００２１】
本発明の入出力端子は、平板部は、複数のセラミック層が積層されて成るとともに一辺側の端面から他辺側の端面にわたる内層導体層が設けられ、さらにこれら両端面に上下面間を貫通する切欠き部がそれぞれ設けられているとともに切欠き部の内面に線路導体の端および内層導体層の端を電気的に接続する導体層がそれぞれ形成されていることから、内層導体層が線路導体に並列に接続されることとなり、従って線路導体の両端間の抵抗を数分の１程度以下に小さくすることができる。その結果、大きな直流電流を流すことが可能な入出力端子が得られる。また、内層導体層の層数、幅、長さを調整することにより、線路導体の両端間の抵抗を制御することができる。
【００２２】
本発明の半導体素子収納用パッケージは、上面に熱電冷却素子を介して半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きが形成された枠体と、前記貫通孔または切欠きに嵌着された上記本発明の入出力端子とを具備し、前記熱電冷却素子のリード線は前記入出力端子の前記切欠き部に半田付けされて前記線路導体に電気的に接続されることを特徴とする。
【００２３】
本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子の作動性が良好となり、また半導体素子収納用パッケージの気密性を損なうことのない信頼性の高いものとなる。
【００２４】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージを以下に詳細に説明する。図１（ａ）は、枠体３に設けられた本発明の入出力端子４について実施の形態の例の拡大断面図を示し、（ｂ）は入出力端子４の要部上面図、（ｃ）は入出力端子４の斜視図を示す。図２は本発明の入出力端子４について実施の形態の他の例を示し、平板部４ｂのセラミック層４ｂ−１に形成された内層導体層の平面図である。また、半導体素子として、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の光半導体素子を用い、熱電冷却素子としてペルチェ素子を設置した光半導体素子収納用パッケージを図３に断面図で、図４に斜視図で示す。以下、半導体素子収納用パッケージの一種である光半導体素子収納用パッケージ、および光半導体装置について説明する。
【００２５】
図１〜図４において、４ｂは複数のセラミック層４ｂ−１を積層して成る略直方体の平板部、４ｃは平板部４ｂ上に接合された立壁部、４ａは平板部４ｂの上面に形成された線路導体、４ａ−２および４ａ−３は、立壁部４ｃの線路方向の両側に露出した線路導体４ａの一方側および他方側である。４ｄは平板部４ｂの下面に形成された下部接地導体層、４ｅは平板部４ｂの側面から立壁部４ｃの側面にかけて形成された側部接地導体層、４ａ−１は平板部４ｂ内部の複数のセラミック層４ｂ−１の層間に形成されるとともに線路導体４ａに並列接続された内層導体層である。４ａ−１１は、内層導体層４ａ−１であって、線路導体４ａの両端にそれぞれ接続される導体層との接続部間を並列接続するように形成された複数の配線導体、４ｂ−２は線路導体４ａの一方側の端と内層導体層４ａ−１の一方側の端とを電気的に接続するキャスタレーション導体等から成る一方側の導体層、４ｂ−３は線路導体４ａの他方側の端と内層導体層４ａ−１の他方側の端とを電気的に接続するキャスタレーション導体等から成る他方側の導体層である。４ｆは立壁部４ｃの上面に形成された上部接地導体層である。
【００２６】
図３，図４において、１は基体、３は枠体、４は入出力端子、５はシールリング、６は蓋体であり、これらで光半導体素子10を内部に収容するためのパッケージが構成される。
【００２７】
本発明の入出力端子４は、上面の一辺側から対向する他辺側にかけて形成された線路導体４ａを有するセラミックスから成る略直方体の平板部４ｂおよび平板部４ｂの上面に線路導体４ａの一部を間に挟んで接合されたセラミックスから成る立壁部４ｃから構成され、平板部４ｂの下面と立壁部４ｃの上面と線路導体４ａの線路方向に略平行な両側面とに接地導体層がそれぞれ形成されている。そして、平板部４ｂは、複数のセラミック層４ｂ−１が積層されて成るとともに一辺側の端面から他辺側の端面にわたる内層導体層４ａ−１が設けられ、さらにこれら両端面に上下面間を貫通する切欠き部がそれぞれ設けられているとともに切欠き部の内面に線路導体４ａの端および内層導体層４ａ−１の端を電気的に接続する導体層４ｂ−２，４ｂ−３がそれぞれ形成されている。
【００２８】
本発明の入出力端子４は、図１，図２に示すように下部接地導体層４ｄ、側部接地導体層４ｅおよび上部接地導体層４ｆが設けられており、図３，図４に示すように、枠体３の側部に設けた貫通孔または切欠き部から成る取付部３ａに嵌着されろう付けされる。これにより、入出力端子４は、枠体３を取付部３ａにおいて気密に封止するとともに、外部電気回路装置からの大きな直流電流を枠体３の内部に収容されている熱電冷却素子11にボンディングワイヤやリード線14を介して伝達する。
【００２９】
また、入出力端子４の平板部４ｂおよび立壁部４ｃは電気的な絶縁体であるセラミックスから成り、立壁部４ｃによって線路導体４ａが中央部で区分され、一方側４ａ−２と他方側４ａ−３が露出するように構成されている。
【００３０】
入出力端子４は、例えばセラミック母基板を多数個に分割する作製法、いわゆる従来公知の多数個取りによる作製法によって作製され、平板部４ｂおよび立壁部４ｃはアルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）等の焼結体（セラミックス）から成る。
【００３１】
入出力端子４が例えばＡｌ_２Ｏ_３セラミックスから成る場合、以下のようにして作製される。まずＡｌ_２Ｏ_３の粉末と、焼結助材としての二酸化珪素（ＳｉＯ_２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してスラリーとなし、これを従来周知のドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。次に、焼成後にセラミック層４ｂ−１となる厚さ０．１５ｍｍのセラミックグリーンシートを例えば４枚準備し、最下層となるセラミックグリーンシートを除くセラミックグリーンシートに、導体層４ｂ−２、導体層４ｂ−３が形成される貫通孔を周知の金型打抜き法で形成する。それらの貫通孔の内部に、例えばタングステン（Ｗ）を主成分としバインダーおよび有機溶剤が添加混合されて成る導体ペーストが周知のスクリーン印刷法などで埋め込まれるか、または貫通孔の内面に上記導体ペーストが被着されて電気的な導電路が形成される。
【００３２】
これらの貫通孔は、セラミックグリーンシートを積層後に切断分割されることによって、縦方向（上下方向）二分されるように切断され、横断面形状が略長方形のキャスタレーション導体等から成る導体層４ｂ−２，４ｂ−３となる。導体層４ｂ−２，４ｂ−３となる貫通孔の幅は0.3〜１ｍｍが好適であり、0.3ｍｍ未満では、大電流を流すことで発生するジュール熱により断線し易くなる。１ｍｍを超える場合、貫通孔の内面に被着した導体層により導通路が形成されるが、その際貫通孔の内面に導体ペーストを被着形成することが困難になる。
【００３３】
次に、導体ペーストを、焼成後の幅が例えば0.2〜１ｍｍ程度、厚さが５〜20μｍ程度の線路導体４ａとなるように、最上層のセラミックグリーンシート上に印刷塗布する。また、導体ペーストを、焼成後の厚さが５〜20μｍ程度、幅が0.2〜１ｍｍ程度の内層導体層４ａ−１となるように、セラミック層４ｂ−１となるセラミックグリーンシートの上面に印刷塗布する。このとき、図１に示すように導体層４ｂ−２，４ｂ−３が形成される両貫通孔にかけて導体ペーストを印刷塗布する。さらに、導体ペーストを、焼成後の厚さが５〜20μｍ程度の下部接地導体層４ｄとなるように、最下層のセラミックグリーンシートの下面に印刷塗布する。
【００３４】
これらのセラミックグリーンシートを所定の順序で積層し、平板部４ｂとなる多層構造のセラミックグリーンシート積層体を得る。
【００３５】
さらに、焼成後に立壁部４ｃとなる厚さ１ｍｍ程度のセラミックグリーンシートを準備する。このセラミックグリーンシートにおいて、平面視形状が細長い長方形状の貫通孔が複数略平行に形成されるように打ち抜くことにより、幅が１ｍｍ、長さが数十ｍｍの複数の細長い帯状部を略平行に形成する。その帯状部の上面に上部接地導体層４ｆとなる導体ペーストを、焼成後に５〜20μｍの厚さとなるように印刷塗布する。
【００３６】
次に、上記セラミックグリーンシート積層体上に、上記帯状部を有するセラミックグリーンシートを積層圧着し、帯状部の両側にある長方形状の貫通孔を長手方向に平行な中心線において切断することにより、断面が凸型状のセラミックグリーンシートの積層体を得る。さらに、この積層体を長手方向に対して垂直方向に複数個に切断して入出力端子４となる個片の積層体を得、得られた個片の積層体の側面に側部接地導体層４ｅとなるメタライズ層を焼成後に５〜20μｍ程度の厚さになるように印刷塗布し、最後に1500〜1600℃程度の高温で焼成することにより、入出力端子４が得られる。
【００３７】
こうして得られた入出力端子４は、図３，図４に示すように枠体３の側部に形成された貫通孔または切欠き部から成る取付部３ａに嵌着され、枠体３に収納される熱電冷却素子11に対する直流電流の入力用端子として機能する。また、入出力端子４において、高周波信号の入出力用として形成される線路導体４ａは、その直下の平板部４ｂ内部には内層導体層４ａ−１が形成されないのがよい。これは、高周波信号の入出力用の線路導体４ａの場合、その特性インピーダンスを所定の値に整合する必要があり、線路導体４ａの直下の平板部４ｂ内部に内層導体層４ａ−１があると特性インピーダンスの整合が困難になるからである。
【００３８】
本発明の入出力端子４は、線路導体４ａと内層導体層４ａ−１とで並列回路が構成されていること、また好ましくは内層導体層４ａ−１が並列接続されるように形成された配線導体４ａ−11で構成されていることから、線路導体４ａの一方側４ａ−２に入力された大きな直流電流は、導体層４ｂ−２を介して線路導体４ａと内層導体層４ａ−１とに分かれて伝達され、内層導体層４ａ−１を流れる直流電流は導体層４ｂ−３によって線路導体４ａの他方側４ａ−３に至り、線路導体４ａを流れる直流電流と合流して基体１の載置部１ａに載置されている熱電冷却素子11に送られる。その結果、熱電冷却素子11で光半導体素子10が良好に冷却され、安定した信号を光半導体素子10より出力することができる。
【００３９】
このように、本発明の入出力端子４によれば、外部電気回路装置からの大きな直流電流が、平板部４ｂに形成された、線路導体４ａおよび内層導体層４ａ−１により構成された並列回路を流れることにより、線路導体４ａを流れる電流が小さくなるため抵抗も小さくなり、大きな熱が発生することがなくなる。また、従来の入出力端子24では、線路導体４ａの幅を広げようとすると入出力端子24の大きさが数倍程度に大きくなり、枠体３の側部に嵌着できなくなるという問題があり、また線路導体４ａを厚くしようとするとセラミックグリーンシート同士に接合不良が生じることから、線路導体４ａの抵抗を小さくすることが困難であったものが、本発明の入出力端子４により、線路導体４ａの幅や厚さを大きくせずに入出力端子４の大きさを従来通りとすることができる。また、平板部４ｂと立壁部４ｃとの接合部に接合不良が発生することがないものとなる。
【００４０】
本発明の入出力端子４において、内層導体層４ａ−１は単層または複数層設けることができるが、複数層設ける場合10層以下がよい。10層を超えると、抵抗が減少しにくくなる。また、内層導体層４ａ−１の厚さは５〜25μｍがよく、５μｍ未満では、抵抗を下げることが困難になる。25μｍを超えると、層間に剥離が発生し易くなる。
【００４１】
さらに、セラミック層４ｂ−１の厚さは100〜635μｍ程度がよく、100μｍ未満では、位置合せしたり積層すること自体が困難となり、実用性がなくなる。635μｍを超えると、貫通孔への導体ペーストの充填や被着が困難となる。
【００４２】
また本発明において、図２に示すように、内層導体層４ａ−１は、線路導体４ａの両端にそれぞれ接続される導体層４ｂ−２，４ｂ−３との接続部間を並列接続するように形成された複数の配線導体４ａ−１１から成っている。これにより、さらに線路導体４ａの両端間の抵抗を小さくすることができ、よってさらに大きな直流電流を流すことができる。この場合、複数の配線導体４ａ−１１の本数は２〜１０本がよく、２本未満では、導体層４ｂ−２，４ｂ−３間の抵抗の減少が小さくジュール熱の発生が大きくなり易い。１０本を超えると、抵抗減少効果が小さくなっていく。
【００４３】
また、複数の配線導体４ａ−11は、導体層４ｂ−２，４ｂ−３との接続部より離れたものほど配線長が長くなり抵抗が増大するので、導体層４ｂ−２，４ｂ−３との接続部から離れるに従って幅広に形成し抵抗を小さくするのがよく、全体として同程度の抵抗の配線導体４ａ−11とすることができる。
【００４４】
そして、本発明の光半導体装置は、入出力端子４を枠体３の側部の取付部３ａにＡｇロウなどのロウ材で嵌着するとともに円筒状等の筒状の光ファイバ固定部材２を枠体３の他の側部の取付部３ｂにＡｇロウなどのロウ材で嵌着し、さらに熱電冷却素子11を載置部１ａに載置して熱電冷却素子11上に光半導体素子10を半田材等で搭載固定し、枠体３の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体（図示せず）を接合することにより作製される。
【００４５】
かくして、本発明の入出力端子４を有する枠体３は、大きな直流電流で作動させる熱電冷却素子11を収納し得るものとなる。
【００４６】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは可能である。例えば、上記実施の形態では、本発明の入出力端子４を光半導体素子収納用パッケージに適用した場合について説明したが、混成集積回路基板等の入出力端子として本発明の入出力端子４を適用してもよい。また、半導体素子として光半導体素子10ではなくＩＣ，ＬＳＩ等の半導体集積回路素子を用いる場合、光ファイバ固定部材２およびその取付部３ｂは不要である。
【００４７】
【発明の効果】
本発明の入出力端子は、平板部は、複数のセラミック層が積層されて成るとともに一辺側の端面から他辺側の端面にわたる内層導体層が設けられ、さらにこれら両端面に上下面間を貫通する切欠き部がそれぞれ設けられているとともに切欠き部の内面に線路導体の端および内層導体層の端を電気的に接続する導体層がそれぞれ形成されていることにより、内層導体層が線路導体に並列に接続されることとなり、従って線路導体の両端間の抵抗を数分の１程度以下に小さくすることができる。その結果、大きな直流電流を流すことが可能な入出力端子が得られる。また、内層導体層の層数、幅、長さを調整することにより、線路導体の両端間の抵抗を制御することができる。
【００４８】
本発明の半導体素子収納用パッケージは、上面に熱電冷却素子を介して半導体素子が載置される載置部を有する基体と、基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、入出力端子の取付部に嵌着された上記本発明の入出力端子とを具備し、熱電冷却素子のリード線は入出力端子の切欠き部に半田付けされて線路導体に電気的に接続されることにより、半導体素子の作動性が良好となり、また半導体素子収納用パッケージの気密性を損なうことのない信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示すものであり、（ａ）は入出力端子の拡大断面図、（ｂ）は入出力端子の要部上面図、（ｃ）は入出力端子の斜視図である。
【図２】本発明の入出力端子について実施の形態の他の例を示し、平板部のセラミック層に形成された内層導体層の平面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図４】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図５】従来の半導体素子収納用パッケージの断面図である。
【図６】従来の半導体素子収納用パッケージの斜視図である。
【符号の説明】
１：基体
１ａ：載置部
３：枠体
４：入出力端子
４ａ：線路導体
４ａ−１：内層導体層
４ｂ：平板部
４ｂ−１：セラミック層
４ｂ−２，４ｂ−３：導体層
４ｃ：立壁部
４ｄ：下部接地導体層
４ｅ：側部接地導体層
４ｆ：上部接地導体層
10：光半導体素子
11：熱電冷却素子[0001]
[Technical field to which the invention pertains]
The present invention relates to an input/output terminal used in a package for housing a semiconductor element for housing a semiconductor integrated circuit element such as an IC or an LSI, or an optical semiconductor element for optical communication, and to a package for housing a semiconductor element.
[0002]
2. Description of the Related Art
Conventionally, packages for housing semiconductor elements (hereinafter also referred to as packages) that house semiconductor elements such as semiconductor integrated circuit elements such as ICs and LSIs, and optical semiconductor elements used in the optical communication field, have been equipped with thermoelectric cooling elements such as Peltier elements to forcibly transfer heat generated from the semiconductor elements to a base and stably operate the semiconductor elements. For example, a package using an optical semiconductor element such as a semiconductor laser (LD) or a photodiode (PD) and having a Peltier element installed as a thermoelectric cooling element is shown in a cross-sectional view in Figure 5 and in a perspective view in Figure 6. In these figures, 21 is a base, 23 is a frame, 24 is an input/output terminal, 31 is a thermoelectric cooling element, and 34 is a lead wire.
[0003]
The base 21 is made of a metal such as an iron (Fe)-nickel (Ni)-cobalt (Co) alloy or a sintered material such as copper (Cu)-tungsten (W), and has a mounting portion 21a at the approximate center of its upper main surface for mounting a thermoelectric cooling element 31 having an optical semiconductor element 30 such as an LD or PD. The optical semiconductor element 30 is mounted and fixed on the mounting portion 21a in a state where it is mounted on the thermoelectric cooling element 31.
[0004]
A frame 23 is provided on the outer periphery of the upper main surface of the base 21 so as to surround the mounting portion 21a, and has, on its side, an attachment portion 23b of an optical fiber fixing member 22 for fixing an optical fiber 32 and an attachment portion 23a of an input/output terminal 24. The frame 23, together with the base 21, forms a cavity inside for accommodating the semiconductor element 30.
[0005]
The optical fiber fixing member 22 has an inner end of a frame 23 sealed with a window member 22a made of a light-transmitting material such as sapphire or glass, and an optical fiber 32 is inserted and fixed from the outer end of the frame 23.
[0006]
The frame 23 is made of a sintered material such as an Fe-Ni-Co alloy or Cu-W, like the base 21, and is provided on the outer periphery of the upper main surface of the base 21 by being integrally molded with the base 21, or by being brazed to the base 21 using a brazing material such as silver (Ag) brazing, or by being joined by a welding method such as seam welding.
[0007]
The input/output terminal 24 is made of ceramics such as alumina ( _Al2O3 ) sintered body, _aluminum nitride (AlN) sintered body, or _mullite ( _3Al2O3.2SiO2 ) sintered body, and is composed of a flat plate portion 24b _and a vertical wall portion 24c. On the upper surface of the flat plate portion 24b, a line conductor 24a made of a metallized layer of tungsten (W), molybdenum (Mo), or the like is formed from one side to the other opposite side, and a vertical wall portion 24c is provided to sandwich and join a part of the line conductor 24a. The input/output terminal 24 is fitted and joined to the mounting portion 23a of the frame body 23 via a brazing material, and the line conductor 24a is electrically connected between the inside and outside of the frame body 23.
[0008]
An external lead terminal 27 made of a metal such as an Fe-Ni-Co alloy is attached to the line conductor 24a at a portion outside the frame 23 via a brazing material such as Ag brazing, while the electrodes of the semiconductor element 30 are electrically connected to the line conductor 24a at a portion inside the frame 23 via bonding wires 33, and the tip of a lead wire 34 is soldered and electrically connected. The connection portion of the line conductor 24a to the lead wire 34 is formed by providing a cutout having a U-shaped cross section on the side of the input/output terminal 24 that is approximately perpendicular to the conduction direction of the line conductor 24a and on the inner side of the frame 23, and the line conductor 24a is extended to the inner surface of the cutout. This expands the solder joint area between the inner surface of the cutout and the lead wire 34, and strengthens the connection between the input/output terminal 24 and the lead wire 34.
[0009]
A seal ring 25 made of a metal such as an Fe-Ni-Co alloy is joined to the upper surfaces of the frame 23 and the input/output terminals 24 via a brazing material such as Ag braze, and a lid 26 made of a metal such as an Fe-Ni-Co alloy is joined to the upper surface of the seal ring 25 by a welding method such as brazing or seam welding, so that the optical semiconductor element 30 is housed and hermetically sealed inside the container consisting of the base 21, frame 23, seal ring 25 and lid 26.
[0010]
Finally, the optical fiber 32 is joined to the optical fiber fixing member 22 provided on the frame 23 by welding or the like, and the optical fiber 32 is fixed to the frame 23, thereby completing the optical semiconductor device as a product. In this case, the optical fiber 32 has a metal flange 32a attached to its end in advance, and the metal flange 32a is welded to the optical fiber fixing member 22 by, for example, laser welding.
[0011]
This optical semiconductor device functions as an optical semiconductor device used for high-speed optical communications or the like by exciting the optical semiconductor element 30 to emit light by an electric signal supplied from an external electric circuit (not shown) and transmitting this light to the outside via the optical fiber 32. Alternatively, it functions as an optical semiconductor device used for high-speed optical communications or the like by transmitting an optical signal transmitted from the outside via the optical fiber 32 through the light-transmitting member 22a, receiving it at the optical semiconductor element 30, and converting the optical signal into an electric signal.
[0012]
In this optical semiconductor device, a thermoelectric cooling element 31 is disposed between the optical semiconductor element 30 and the base 21 in order to effectively dissipate heat generated by the semiconductor element 30 during operation to the outside. The thermoelectric cooling element 31 has a ceramic substrate provided on both the surface bonded to the base 21 and the surface on which the optical semiconductor element 30 is mounted, and an electrode is formed on the upper surface of the ceramic substrate on the surface of the thermoelectric cooling element 31 bonded to the base 21. One end of a lead wire 34 is connected to this electrode (see, for example, Patent Document 1 below).
[0013]
The other end of the lead wire 34 is electrically connected by soldering to the line conductor 24a of the input/output terminal 24, and power is supplied from the outside to the thermoelectric cooling element 31 via the external lead terminal 27, the line conductor 24a, and the lead wire 34. That is, the lead wire 34 supplies a driving voltage to the thermoelectric cooling element 31, thereby causing the thermoelectric cooling element 31 to function as a heat pump that transfers heat from the optical semiconductor element 30 to the base 21. Therefore, the heat of the optical semiconductor element 30 is forcibly transferred to the base 21 via the thermoelectric cooling element 31 and dissipated from the base 21 into the atmosphere, with the result that the optical semiconductor element 30 always operates stably at a constant temperature.
[0014]
[Patent Document 1]
JP 2000-183254 A
[Problem to be solved by the invention]
However, in the conventional input/output terminal 24 shown in Fig. 5, it is desirable to reduce the resistance of the line conductor 24a in order to pass a large DC current, but since the thickness of the line conductor 24a is very thin, about 5 to 20 µm, it is extremely difficult to reduce the resistance. Therefore, when a large DC current of about several A to several tens of A required for the operation of the thermoelectric cooling element 31 is passed through the input/output terminal 24, a large Joule heat is generated. This heat causes the line conductor 24a to break, or the temperature inside the frame 23 rises, causing the internal optical semiconductor element 30 to malfunction, and ultimately causing the optical semiconductor element 30 to be thermally destroyed.
[0016]
In order to reduce the resistance of the line conductor 24a, it is conceivable to widen the line conductor 24a, but if the width of the line conductor 24a is widened to a level that sufficiently reduces the resistance, the size of the input/output terminal 24 must be increased by several times or more compared to the conventional size.
[0017]
Although the resistance can be reduced by thickening the line conductor 24a, it is necessary to form the line conductor 24a several times to several tens of times thicker than the conventional one, and this makes it difficult to apply pressure for lamination between the ceramic green sheets near the widthwise end of the line conductor 24a at the joint between the flat plate portion 24b and the vertical wall portion 24c of the input/output terminal 24, making it difficult to obtain a good joint between the ceramic green sheets. As a result, delamination is likely to occur between the flat plate portion 24b and the vertical wall portion 24c of the input/output terminal 24, which causes a problem that the airtightness inside the frame 23 is easily impaired.
[0018]
It is also possible to use line conductors 24a made of copper (Cu), which has low resistance. However, because the melting point of Cu is low at approximately 1083°C, if one attempts to form line conductors 24a by co-firing with input/output terminals 24 made of alumina ( _Al2O3 ) sintered compact, which is commonly used and fired at 1500-1600° _C , the Cu will melt and flow, making it impossible to form line conductors 24a in the desired shape.
[0019]
Therefore, the present invention has been completed in consideration of the above problems, and its object is to provide an input/output terminal and a package using this input/output terminal which can supply a large DC power to a thermoelectric cooling element for cooling a semiconductor element by reducing the resistance of the line conductor of the input/output terminal, thereby improving the operability of the semiconductor element and not impairing the airtightness of the package.
[0020]
[Means for solving the problem]
The input/output terminal of the present invention is composed of a flat plate portion made of ceramics having a line conductor formed from one side of its upper surface to the opposing other side, and a vertical wall portion made of ceramics joined to the upper surface of the flat plate portion with a part of the line conductor sandwiched therebetween, the flat plate portion is formed by laminating a plurality of ceramic layers, an inner conductor layer made of a plurality of wiring conductors connected in parallel between the plurality of ceramic layers is provided from the end face of the one side to the end face of the other side, each of these end faces is provided with a notch portion penetrating between the upper and lower faces, and a conductor layer is formed on the inner surface of each of the notches electrically connecting the ends of the line conductor and the ends of the inner conductor layer, and the wiring conductor farther from the connection portion between the inner conductor layer and the conductor layer has a wider wiring width than the wiring conductor closer to the connection portion .
[0021]
In the input/output terminal of the present invention, the flat plate portion is formed by laminating a plurality of ceramic layers, and an inner conductor layer is provided extending from an end surface on one side to an end surface on the other side, and each of the end surfaces is provided with a notch portion penetrating between the upper and lower surfaces, and a conductor layer is formed on the inner surface of each of the notches to electrically connect the end of the line conductor and the end of the inner conductor layer, so that the inner conductor layer is connected in parallel to the line conductor, and therefore the resistance between both ends of the line conductor can be reduced to a fraction or less. As a result, an input/output terminal capable of passing a large direct current is obtained. In addition, the resistance between both ends of the line conductor can be controlled by adjusting the number of layers, width, and length of the inner conductor layer.
[0022]
The package for housing a semiconductor element of the present invention comprises a base having a mounting portion on its upper surface on which a semiconductor element is placed via a thermoelectric cooling element, a frame body attached to the upper surface of the base so as to surround the mounting portion and having a through hole or notch formed on its side, and the input/output terminal of the present invention described above fitted into the through hole or notch , and is characterized in that the lead wire of the thermoelectric cooling element is soldered to the notch of the input/output terminal and electrically connected to the line conductor.
[0023]
With the above-mentioned structure, the package for housing a semiconductor element of the present invention improves the operability of the semiconductor element and is highly reliable without impairing the airtightness of the package for housing a semiconductor element.
[0024]
[0023]
The input/output terminal and the semiconductor element housing package of the present invention will be described in detail below. Fig. 1(a) shows an enlarged cross-sectional view of an embodiment of the input/output terminal 4 of the present invention provided on a frame body 3, (b) shows a top view of the main part of the input/output terminal 4, and (c) shows a perspective view of the input/output terminal 4. Fig. 2 shows another embodiment of the input/output terminal 4 of the present invention, and is a plan view of an inner layer conductor layer formed on a ceramic layer 4b-1 of a flat plate portion 4b. Fig. 3 shows a cross-sectional view of an optical semiconductor element housing package using optical semiconductor elements such as a semiconductor laser (LD) and a photodiode (PD) as the semiconductor element and a Peltier element as the thermoelectric cooling element, and Fig. 4 shows a perspective view. The optical semiconductor element housing package, which is a type of package for housing a semiconductor element, and the optical semiconductor device will be described below.
[0025]
1 to 4, 4b is a substantially rectangular parallelepiped flat plate portion formed by laminating a plurality of ceramic layers 4b-1, 4c is a vertical wall portion joined onto the flat plate portion 4b, 4a is a line conductor formed on the upper surface of the flat plate portion 4b, 4a-2 and 4a-3 are one side and the other side of the line conductor 4a exposed on both sides of the vertical wall portion 4c in the line direction, 4d is a lower ground conductor layer formed on the lower surface of the flat plate portion 4b, 4e is a side ground conductor layer formed from the side surface of the flat plate portion 4b to the side surface of the vertical wall portion 4c, and 4a-1 is an inner layer conductor layer formed between the plurality of ceramic layers 4b-1 inside the flat plate portion 4b and connected in parallel to the line conductor 4a. Reference numeral 4a-11 denotes the inner conductor layer 4a-1, which is a plurality of wiring conductors formed so as to connect in parallel between connection portions with the conductor layers connected to both ends of the line conductor 4a, 4b-2 denotes a one-side conductor layer made of castellation conductors or the like that electrically connects one end of the line conductor 4a to one end of the inner conductor layer 4a-1, and 4b-3 denotes the other-side conductor layer made of castellation conductors or the like that electrically connects the other end of the line conductor 4a to the other end of the inner conductor layer 4a-1. Reference numeral 4f denotes an upper ground conductor layer formed on the upper surface of the standing wall portion 4c.
[0026]
3 and 4, reference numeral 1 denotes a base body, 3 denotes a frame body, 4 denotes an input/output terminal, 5 denotes a seal ring, and 6 denotes a lid body, which together constitute a package for housing an optical semiconductor element 10 therein.
[0027]
The input/output terminal 4 of the present invention is composed of a substantially rectangular parallelepiped flat plate portion 4b made of ceramics having a line conductor 4a formed from one side of the upper surface to the opposing other side, and a vertical wall portion 4c made of ceramics joined to the upper surface of the flat plate portion 4b with a part of the line conductor 4a sandwiched therebetween, and ground conductor layers are formed on the lower surface of the flat plate portion 4b, the upper surface of the vertical wall portion 4c, and both side surfaces approximately parallel to the line direction of the line conductor 4a. The flat plate portion 4b is formed by laminating a plurality of ceramic layers 4b-1 and is provided with an inner layer conductor layer 4a-1 extending from an end surface on one side to an end surface on the other side, and further has cutout portions penetrating between the upper and lower surfaces on both end surfaces, and conductor layers 4b-2, 4b-3 electrically connecting the ends of the line conductor 4a and the ends of the inner layer conductor layer 4a-1 are formed on the inner surfaces of the cutout portions.
[0028]
The input/output terminal 4 of the present invention is provided with a lower ground conductor layer 4d, a side ground conductor layer 4e and an upper ground conductor layer 4f as shown in Figures 1 and 2, and is fitted and brazed to a mounting portion 3a consisting of a through hole or a notch provided in the side of the frame 3 as shown in Figures 3 and 4. In this way, the input/output terminal 4 hermetically seals the frame 3 at the mounting portion 3a, and transmits a large DC current from an external electric circuit device to the thermoelectric cooling element 11 housed inside the frame 3 via bonding wires or lead wires 14.
[0029]
In addition, the flat portion 4b and the vertical wall portion 4c of the input/output terminal 4 are made of ceramics, which is an electrical insulator, and the vertical wall portion 4c divides the line conductor 4a in the center, so that one side 4a-2 and the other side 4a-3 are exposed.
[0030]
The input/output terminals 4 are manufactured, for example, by a method of dividing a ceramic mother board into many pieces, i.e., a conventionally known method of manufacturing many pieces, and the flat portion 4b _and the vertical wall portion _4c are made of a sintered body (ceramics) such as alumina ( _Al2O3 ), aluminum _nitride (AlN), or mullite ( _3Al2O3.2SiO2 ).
[0031]
When the input/output terminal 4 is made of, for example, _Al2O3 _ceramics , _it is manufactured as follows. First, _Al2O3 powder, powders such as silicon dioxide ( _SiO2 ), calcium oxide (CaO), magnesium oxide (MgO) as sintering aids, and an appropriate binder and solvent are mixed to form a slurry, which is then molded into a ceramic green sheet of a predetermined thickness by a tape molding method such as a doctor blade method known in the art. Next, for example, four ceramic green sheets with a thickness of 0.15 mm that will become the ceramic layer 4b-1 after firing are prepared, and through holes in which the conductor layers 4b-2 and 4b-3 will be formed are formed in the ceramic green sheets except for the ceramic green sheet that will be the bottom layer by a known die punching method. A conductor paste made of, for example, tungsten (W) as the main component with the addition of a binder and an organic solvent is filled into the inside of the through holes by a known screen printing method, or the conductor paste is applied to the inner surface of the through holes to form an electrical conductive path.
[0032]
These through holes are cut in half in the vertical direction (up and down direction) by cutting and dividing the ceramic green sheets after lamination, and become conductor layers 4b-2, 4b-3 made of castellation conductors or the like having a substantially rectangular cross-sectional shape. The width of the through holes that become the conductor layers 4b-2, 4b-3 is preferably 0.3 to 1 mm. If it is less than 0.3 mm, it is likely to break due to Joule heat generated by passing a large current. If it exceeds 1 mm, a conductive path is formed by the conductor layer applied to the inner surface of the through hole, but it becomes difficult to apply a conductive paste to the inner surface of the through hole.
[0033]
Next, the conductor paste is printed on the top ceramic green sheet so that the line conductor 4a will have a width of, for example, about 0.2 to 1 mm and a thickness of about 5 to 20 μm after firing. The conductor paste is also printed on the top surface of the ceramic green sheet that will become the ceramic layer 4b-1 so that the inner conductor layer 4a-1 will have a thickness of about 5 to 20 μm and a width of about 0.2 to 1 mm after firing. At this time, the conductor paste is printed over both through holes where the conductor layers 4b-2 and 4b-3 will be formed, as shown in FIG. 1. The conductor paste is also printed on the bottom surface of the bottom ceramic green sheet so that the lower ground conductor layer 4d will have a thickness of about 5 to 20 μm after firing.
[0034]
These ceramic green sheets are laminated in a predetermined order to obtain a multi-layered ceramic green sheet laminate that will become the flat plate portion 4b.
[0035]
A ceramic green sheet having a thickness of about 1 mm that will become the vertical wall portion 4c after firing is prepared. This ceramic green sheet is punched to form a plurality of parallel through holes each having an elongated rectangular shape in a plan view, thereby forming a plurality of parallel elongated strip portions each having a width of 1 mm and a length of several tens of mm. A conductive paste that will become the upper ground conductor layer 4f is applied by printing to the upper surface of the strip portions so that the thickness of the strip portions will be 5 to 20 μm after firing.
[0036]
Next, a ceramic green sheet having the belt-like portion is laminated and pressed onto the ceramic green sheet laminate, and the rectangular through-holes on both sides of the belt-like portion are cut along center lines parallel to the longitudinal direction to obtain a laminate of ceramic green sheets having a convex cross section. This laminate is then cut perpendicular to the longitudinal direction to obtain individual laminates that will become the input/output terminals 4, and a metallized layer that will become the side ground conductor layer 4e is printed and applied to the sides of the individual laminates to a thickness of about 5 to 20 μm after firing, and finally fired at a high temperature of about 1500 to 1600° C. to obtain the input/output terminals 4.
[0037]
The input/output terminal 4 thus obtained is fitted into a mounting portion 3a consisting of a through hole or a notch formed in the side of the frame body 3 as shown in Figures 3 and 4, and functions as a terminal for inputting a direct current to the thermoelectric cooling element 11 housed in the frame body 3. In the input/output terminal 4, it is preferable that the line conductor 4a formed for inputting and outputting high-frequency signals does not have an inner layer conductor layer 4a-1 formed inside the flat plate portion 4b directly below it. This is because the line conductor 4a for inputting and outputting high-frequency signals needs to have its characteristic impedance matched to a predetermined value, and if an inner layer conductor layer 4a-1 is present inside the flat plate portion 4b directly below the line conductor 4a, it becomes difficult to match the characteristic impedance.
[0038]
Since the input/output terminal 4 of the present invention is configured such that a parallel circuit is formed by the line conductor 4a and the inner conductor layer 4a-1, and preferably configured by the wiring conductor 4a-11 formed so that the inner conductor layer 4a-1 is connected in parallel, a large DC current input to one side 4a-2 of the line conductor 4a is divided and transmitted to the line conductor 4a and the inner conductor layer 4a-1 via the conductor layer 4b-2, and the DC current flowing through the inner conductor layer 4a-1 reaches the other side 4a-3 of the line conductor 4a by the conductor layer 4b-3, where it is merged with the DC current flowing through the line conductor 4a and sent to the thermoelectric cooling element 11 mounted on the mounting portion 1a of the base 1. As a result, the optical semiconductor element 10 is satisfactorily cooled by the thermoelectric cooling element 11, and a stable signal can be output from the optical semiconductor element 10.
[0039]
Thus, according to the input/output terminal 4 of the present invention, a large DC current from an external electric circuit device flows through a parallel circuit formed on the flat plate portion 4b and composed of the line conductor 4a and the inner conductor layer 4a-1, so that the current flowing through the line conductor 4a becomes small, and the resistance also becomes small, and no large heat is generated. In addition, in the conventional input/output terminal 24, if the width of the line conductor 4a is increased, the size of the input/output terminal 24 becomes several times larger, which is a problem that the input/output terminal 24 cannot be fitted to the side of the frame body 3, and if the line conductor 4a is made thicker, poor bonding occurs between the ceramic green sheets, making it difficult to reduce the resistance of the line conductor 4a. However, with the input/output terminal 4 of the present invention, the size of the input/output terminal 4 can be kept the same as the conventional one without increasing the width or thickness of the line conductor 4a. In addition, poor bonding does not occur at the joint between the flat plate portion 4b and the vertical wall portion 4c.
[0040]
In the input/output terminal 4 of the present invention, the inner conductor layer 4a-1 may be a single layer or multiple layers, but if multiple layers are provided, it is preferable to provide 10 layers or less. If the number of layers exceeds 10, it becomes difficult to reduce the resistance. In addition, the thickness of the inner conductor layer 4a-1 is preferably 5 to 25 μm. If it is less than 5 μm, it becomes difficult to reduce the resistance. If it exceeds 25 μm, peeling between layers is likely to occur.
[0041]
Furthermore, the thickness of the ceramic layer 4b-1 is preferably about 100 to 635 μm, and if it is less than 100 μm, it becomes difficult to align and stack the layers, making it impractical, whereas if it exceeds 635 μm, it becomes difficult to fill and apply the conductive paste to the through holes.
[0042]
In the present invention, as shown in Fig. 2, the inner conductor layer 4a-1 is composed of a plurality of wiring conductors 4a-11 formed so as to connect in parallel between the connection parts with the conductor layers 4b-2 and 4b-3 connected to both ends of the line conductor 4a . This further reduces the resistance between both ends of the line conductor 4a, and therefore allows a larger DC current to flow. In this case, the number of the plurality of wiring conductors 4a-11 is preferably 2 to 10. If the number is less than 2, the reduction in resistance between the conductor layers 4b-2 and 4b-3 is small, and Joule heat is likely to be generated. If the number exceeds 10, the effect of reducing the resistance becomes smaller.
[0043]
Furthermore, since the multiple wiring conductors 4a-11 have a longer wiring length and a higher resistance the further they are from the connection portions with the conductor layers 4b-2 and 4b-3, it is preferable to make them wider the further they are from the connection portions with the conductor layers 4b-2 and 4b-3 to reduce their resistance, and it is possible to make the wiring conductors 4a-11 have approximately the same resistance overall.
[0044]
The optical semiconductor device of the present invention is fabricated by fitting the input/output terminals 4 to the mounting portion 3a on the side of the frame 3 with a brazing material such as Ag brazing, fitting the cylindrical optical fiber fixing member 2 to the mounting portion 3b on the other side of the frame 3 with a brazing material such as Ag brazing, placing the thermoelectric cooling element 11 on the mounting portion 1a, mounting and fixing the optical semiconductor element 10 on the thermoelectric cooling element 11 with a solder material or the like, and joining a lid (not shown) made of an Fe-Ni-Co alloy or the like to the upper surface of the frame 3.
[0045]
Thus, the frame 3 having the input/output terminals 4 of the present invention can house the thermoelectric cooling element 11 operated by a large DC current.
[0046]
The present invention is not limited to the above-mentioned embodiment, and various modifications can be made without departing from the scope of the present invention. For example, in the above-mentioned embodiment, the input/output terminal 4 of the present invention is applied to a package for housing an optical semiconductor element, but the input/output terminal 4 of the present invention may be applied as an input/output terminal of a hybrid integrated circuit board or the like. Furthermore, when a semiconductor integrated circuit element such as an IC or LSI is used as the semiconductor element instead of the optical semiconductor element 10, the optical fiber fixing member 2 and its mounting portion 3b are not necessary.
[0047]
Effect of the Invention
In the input/output terminal of the present invention, the flat plate portion is formed by laminating a plurality of ceramic layers, and an inner conductor layer is provided from an end surface on one side to an end surface on the other side, and each of the end surfaces is provided with a notch portion penetrating between the upper and lower surfaces, and a conductor layer is formed on the inner surface of each of the notches to electrically connect the end of the line conductor and the end of the inner conductor layer, so that the inner conductor layer is connected in parallel to the line conductor, and therefore the resistance between both ends of the line conductor can be reduced to about a fraction or less. As a result, an input/output terminal capable of passing a large direct current is obtained. In addition, the resistance between both ends of the line conductor can be controlled by adjusting the number of layers, width, and length of the inner conductor layer.
[0048]
The package for housing a semiconductor element of the present invention comprises a base having a mounting portion on its upper surface on which a semiconductor element is placed via a thermoelectric cooling element, a frame body attached to the upper surface of the base so as to surround the mounting portion and having an input/output terminal mounting portion consisting of a through hole or notch formed on the side, and the input/output terminal of the present invention described above fitted into the mounting portion of the input/output terminal, and the lead wires of the thermoelectric cooling element are soldered to the notch portions of the input/output terminals and electrically connected to the line conductors, thereby improving the operability of the semiconductor element and making the package for housing a semiconductor element highly reliable without compromising its airtightness.
[Brief description of the drawings]
1A is an enlarged cross-sectional view of an input/output terminal according to an embodiment of the present invention, FIG. 1B is a top view of a main portion of the input/output terminal, and FIG. 1C is a perspective view of the input/output terminal.
FIG. 2 shows another example of an input/output terminal according to the present invention, and is a plan view of an inner conductor layer formed on a ceramic layer of a flat plate portion.
FIG. 3 is a cross-sectional view showing an example of an embodiment of a package for housing a semiconductor element according to the present invention.
FIG. 4 is a perspective view showing an example of an embodiment of a semiconductor element housing package according to the present invention.
FIG. 5 is a cross-sectional view of a conventional package for housing a semiconductor element.
FIG. 6 is a perspective view of a conventional package for housing a semiconductor element.
[Explanation of symbols]
1: Base body 1a: Mounting portion 3: Frame body 4: Input/output terminal 4a: Line conductor 4a-1: Inner conductor layer 4b: Flat plate portion 4b-1: Ceramic layer 4b-2, 4b-3: Conductor layer 4c: Standing wall portion 4d: Lower ground conductor layer 4e: Side ground conductor layer 4f: Upper ground conductor layer
10: Optical semiconductor elements
11: Thermoelectric cooling element

Claims

an input/output terminal which is composed of a flat plate portion made of ceramics having a line conductor formed from one side of an upper surface to the opposing other side, and a vertical wall portion made of ceramics joined to the upper surface of the flat plate portion with a part of the line conductor sandwiched therebetween, the flat plate portion being formed by laminating a plurality of ceramic layers, an inner layer conductor layer made of a plurality of wiring conductors connected in parallel between the plurality of ceramic layers being provided from the end face of the one side to the end face of the other side, each of the end faces having a notch portion which penetrates between the upper and lower faces, and a conductor layer which electrically connects an end of the line conductor and an end of the inner layer conductor layer is formed on an inner surface of the notch portion, the wiring conductor which is farther from a connection portion between the inner layer conductor layer and the conductor layer has a wider wiring width than the wiring conductor which is closer to the connection portion .

13. A package for housing a semiconductor element comprising: a base having a mounting portion on its upper surface on which a semiconductor element is mounted via a thermoelectric cooling element; a frame body attached to the upper surface of the base so as to surround the mounting portion and having a through hole or a notch formed on its side; and an input/output terminal as described in claim 1 fitted into the through hole or the notch, wherein the lead wires of the thermoelectric cooling element are soldered to the notch of the input/output terminal and electrically connected to the line conductor.