JP4540249B2

JP4540249B2 - Ceramic terminal and semiconductor device storage package

Info

Publication number: JP4540249B2
Application number: JP2001126383A
Authority: JP
Inventors: 義明植田; 正和安井
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-04-24
Filing date: 2001-04-24
Publication date: 2010-09-08
Anticipated expiration: 2021-04-24
Also published as: JP2002324867A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体素子を収納するための半導体素子収納用パッケージに用いられるセラミック端子および半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
近時の無線通信に代表される通信機器の発達に伴って、高周波帯域において高出力で作動するＩＣ，ＬＳＩ等の半導体素子の需要が大幅に伸びている。特に携帯電話の基地局に用いられるような情報機器では、限られた電力で高出力が得られ長時間の信号変換ができるように高効率で動作する高出力用の半導体素子と、これを収納する半導体素子収納用パッケージ（以下、半導体パッケージという）が重要となってきている。即ち、半導体素子内部での電力損失が小さく、印加する直流電力を効率よく高周波電力に変換する半導体素子と、この半導体素子を収納して、その性能を最大限引き出すことができる半導体パッケージが望まれている。
【０００３】
このようなことから、ガリウム・砒素（ＧａＡｓ）化合物半導体を用いたＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor:金属半導体電界効果トランジスタ）の開発が進められてきたが、低電圧時の特性、変換効率、大電流を流せないという点で問題を有していた。しかしながら、近年、ＧａＡｓ化合物半導体系ＨＢＴ（Heterojunction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ）などの半導体素子が、ＭＥＳＦＥＴに比し優れた低電圧時の特性を有し、また大きな直流電力を効率よく高周波電力に変換することのできる半導体素子として注目されるようになってきている。
【０００４】
このような半導体素子を収納する半導体パッケージを図４に示す。同図に示す半導体パッケージＤは、筒状の外周導体である金属管１１１ａの中心軸に絶縁体としてのガラス１１１ｂを介して取着された中心導体１１１ｃを有する入出力端子（同軸コネクタ）１１１が、側部１０９ａに設けた貫通孔または切欠き部から成る取付部１１０に嵌着される。この入出力端子１１１は、取付部１１０において内部に収納される半導体素子Ｅを気密に封止するように嵌着される。また、入出力端子１１１は、半導体素子Ｅに大きな直流電力を入力するとともに半導体素子Ｅから出力される高周波電力を外部電気回路装置（図示せず）に伝達することを可能にしている。
【０００５】
入出力端子１１１は、直流電力や高周波電力が流れる円柱状、板状等の中心導体１１１ｃが、金属基体１０９の側部１０９ａに設けた取付部１１０に充填されたガラス１１１ｂを貫いて設けられるものであり、側部１０９ａから電気的に絶縁された状態となっている。そして、この入出力端子１１１は例えば半導体素子Ｅを作動させるための数Ａ〜十数Ａの大きな直流電力が流れるような半導体パッケージに用いられる（特開平９−１８１２０７号公報参照）。
【０００６】
しかしながら、入出力端子１１１は、中心導体１１１ｃがガラス１１１ｂで固定されている構造であるため、半導体パッケージＤ内の中心導体１１１ｃの端部にワイヤボンダーでボンディングワイヤ（図示せず）を接合して半導体素子Ｅに接続する際に、中心導体１１１ｃの端部がワイヤボンダーのキャピラリー（Capillary：ワイヤ供給用細管）によって下方に押さえつけられる。その結果、中心導体１１１ｃを固定するガラス１１１ｂにマイクロクラックが発生する場合がある。このマイクロクラックが、半導体素子Ｅの作動時に発する熱による中心導体１１１ｃとガラス１１１ｂとの熱膨張差に起因した熱応力によって次第に大きくなり、最終的に半導体パッケージＤ内部の気密性が損なわれるという問題点を有していた。
【０００７】
そこで、図４の入出力端子１１１に代えて、図５に示すようなセラミック端子Ｃを用いた半導体パッケージＤも特開平９−１８１２０７号公報に開示されている。このセラミック端子Ｃは、セラミックグリーンシート積層法によって作製された縦断面形状が凸型状であり、セラミックスからなる平板部１０１、および平板部１０１上に線路導体１０３を挟んで取着されたセラミックスからなる立壁部１０２とで構成されている。
【０００８】
なお、図４および図５の従来例の説明において、同様の部材については同じ符号を付した。
【０００９】
【発明が解決しようとする課題】
しかしながら、図５のような従来のセラミック端子Ｃにおいて、大きな直流電力を流すために線路導体１０３の抵抗を小さくすることが望まれるが、線路導体１０３の厚さは５〜２０μｍ程度と非常に薄いため、その抵抗を小さくすることがきわめて困難である。従って、半導体素子Ｅの作動に必要な十数Ａ〜数十Ａ程度の大きな直流電力をセラミック端子Ｃに流すと、大きなジュール熱が発生していた。そして、この熱により、線路導体１０３が断線したり、また半導体パッケージＤ内部の温度が上昇して内部の半導体素子Ｅに誤作動を発生させたり、最終的に半導体素子Ｅを熱破壊させてしまうという問題があった。
【００１０】
そこで、線路導体１０３の抵抗を小さくする構成として、線路導体１０３の幅を広げることが考えられるが、線路導体１０３の幅を十分に抵抗が低下するような幅にまで広げると、必然的にセラミック端子Ｃの大きさを数倍以上に大きくしなければならない。そのため、半導体パッケージＤの側部１０９ａに嵌着できなくなるという問題点があった。
【００１１】
また、線路導体１０３の厚さを厚くすることにより抵抗を小さくすることができるが、その場合例えば厚さが従来の数倍〜十数倍程度の線路導体１０３を形成する必要があり、そうするとセラミック端子Ｃの平板部１０１と立壁部１０２との接合部において、線路導体１０３の幅方向の端部付近でセラミックグリーンシート間に積層のための圧力がかかり難くなってセラミックグリーンシート同士の良好な接合状態が得られない。そのため、セラミック端子Ｃの平板部１０１と立壁部１０２との間に剥れ（デラミネーション）が生じることがあり、半導体パッケージＤ内部の気密性が損なわれ易いという問題点があった。
【００１２】
また、抵抗の小さい銅（Ｃｕ）から成る線路導体１０３を用いることも考えられるが、Ｃｕの融点が約１０８３℃と低いため、一般的に用いられている１５００〜１６００℃で焼成されるアルミナ（Ａｌ₂Ｏ₃）セラミックから成るセラミック端子Ｃ上に、同時焼成によって線路導体１０３を形成しようとすると、Ｃｕが融解し流れて所望の形状の線路導体１０３を形成できないという問題点があった。
【００１３】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、セラミック端子の線路導体の抵抗を小さくすることにより、大きな直流電力を半導体素子に供給することができ、従って半導体素子の作動性を損なうことなく、また半導体パッケージの気密性を損なうことのないセラミック端子、およびこのセラミック端子を用いた半導体パッケージを提供することにある。
【００１４】
本発明のセラミック端子は、上面の一辺側から対向する他辺側にかけて形成された線路導体を有するセラミックスから成る平板部および該平板部の上面に前記線路導体を間に挟んで接合されたセラミックスから成る立壁部から構成され、かつ前記平板部の下面と前記立壁部の上面ならびに前記平板部および前記立壁部の前記線路導体の線路方向に略平行な両側面に接地導体層が形成されているセラミック端子において、前記平板部は、複数のセラミック層が積層されて成るとともに内層導体層が設けられており、前記平板部の上面に露出した前記線路導体が前記立壁部の前記線路方向の両側で貫通導体を介して前記内層導体層に電気的に接続され、平面視して前記内層導体層が前記セラミックス層の上面に複数の配線導体から形成されており、該複数の配線導体は前記貫通導体の間で並列接続されるとともに、前記配線導体の配列方向に垂直な方向に前記貫通導体との接続部から離れるに従って前記配線導体の配線幅が広くなるように形成されていることを特徴とする。
【００１５】
本発明は、平板部の上面に露出した線路導体が立壁部の線路方向の両側で貫通導体を介して内層導体層に電気的に接続されていることにより、内層導体層が線路導体に並列に接続されることとなり、従って線路導体の両端間の抵抗を数分の１程度以下に小さくすることができる。よって大きな直流電力を流すことが可能なセラミック端子が得られる。なお、内層導体層の層数、幅、長さを調整することにより、線路導体の両端間の抵抗を制御することができる。
【００１６】
本発明において、好ましくは、前記内層導体層が複数の配線導体から形成されており、該複数の配線導体は前記貫通導体の間で並列接続されていることを特徴とする。
【００１７】
本発明は、上記の構成とすることにより、さらに線路導体の両端間の抵抗を小さくすることができ、よってさらに大きな直流電力を流すことができるセラミック端子が得られる。
【００１８】
また本発明の半導体パッケージは、略直方体とされ、上側主面に形成された凹部の底面に半導体素子を載置する載置部が設けられるとともに一側部から前記凹部にかけて形成された貫通孔または切欠き部から成るセラミック端子の取付部が形成された基体と、前記取付部に嵌着された本発明のセラミック端子とを具備したことを特徴とする。
【００１９】
本発明の半導体パッケージは、上記の構成により、半導体素子の作動性を損なうことがなく、また半導体パッケージの気密性を損なうことのない信頼性の高いものとなる。
【００２０】
【発明の実施の形態】
本発明のセラミック端子および半導体パッケージを以下に詳細に説明する。図１は、本発明のセラミック端子Ｆを半導体パッケージＤに用いた場合の実施の形態の例の拡大断面図であり、また図２の（ａ）は半導体パッケージＤの断面図を、（ｂ）はセラミック端子Ｆの斜視図をそれぞれ示す。また、図３は本発明のセラミック端子Ｆについて実施の形態の他の例を示すものであり、平板部を構成するセラミック層の主面に形成された内層導体層の平面図である。尚、本発明の半導体パッケージには従来例を示す図４および図５と同じ符号Ｄを付した。
【００２１】
図１〜図３において、１は複数のセラミック層１ａからなる平板部、２は平板部１上に接合された立壁部、３は平板部１の上面に形成された線路導体、３ａおよび３ｂは、立壁部２の線路方向の両側に露出した線路導体２の一方側および他方側である。４は、平板部１の下面に形成された下部接地導体層、５は、平板部１および立壁部２の線路方向に略平行な両側面に形成された側部接地導体層である。６は、平板部１の内部の複数のセラミック層１ａの層間に形成された内層導体層、Ａ，Ｂは、立壁部２の線路方向の両側に露出した線路導体３の両端側３ａ，３ｂをそれぞれ内層導体層６に電気的に接続するビアホール等の貫通導体である。７は、立壁部２の上面に形成された上部接地導体層、８は半導体素子Ｅの載置部、９は金属製の基体、９ａは基体１の側部、１０はセラミック端子Ｆの取付部である。
【００２２】
本発明のセラミック端子Ｆの基本構成は、上面の一辺側から対向する他辺側にかけて形成された線路導体３を有するセラミックスから成る平板部１および平板部１の上面に線路導体３を間に挟んで接合されたセラミックスから成る立壁部２から構成され、かつ平板部１の下面と立壁部２の上面ならびに平板部１および立壁部２の線路導体３の線路方向に略平行な両側面に接地導体層が形成されているものである。そして、平板部１は、複数のセラミック層１ａが積層されて成るとともに内層導体層６が設けられており、平板部１の上面に露出した線路導体３が立壁部２の線路方向の両側で貫通導体Ａ，Ｂを介して内層導体層６に電気的に接続されている。
【００２３】
本発明のセラミック端子Ｆは、図１，図２に示すように、下部接地導体層４、側部接地導体層５、上部接地導体層７が半導体パッケージＤの側部９ａに設けられた取付部１０にろう付けされる。これにより、取付部１０において半導体パッケージＤを気密に封止するとともに、外部電気回路装置からの大きな直流電力を半導体パッケージＤの内部に収容されている半導体素子Ｅにボンディングワイヤ（図示せず）を介して伝達する機能を有するものとなる。
【００２４】
また、平板部１と立壁部２は電気的な絶縁体としてのセラミックスから成り、立壁部２によって、線路導体３が露出した一方側３ａと他方側３ｂとに区分されている。
【００２５】
セラミック端子Ｆは、例えばセラミック母基板を多数個に分割する作製法、所謂従来公知の多数個取りによる作製法によって作製され、平板部１や立壁部２がアルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）、ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）等のセラミックスから成る。
【００２６】
セラミック端子Ｆが例えばＡｌ₂Ｏ₃セラミックスから成る場合には以下のようにして作製される。まずＡｌ₂Ｏ₃の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ₂）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダー及び溶剤とを混合してこれをスラリーとなす。次に、従来周知のドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。次に、焼成後にセラミック層１ａとなる厚さ０．１５ｍｍのセラミックグリーンシートを４枚準備し、最下層となるセラミックグリーンシートを除くものにビアホール用の貫通導体Ａ，Ｂとなる貫通孔を周知の金型打抜き法で打抜いて形成する。それらの貫通孔の内部に、例えばタングステン（Ｗ）を主成分とし、バインダーおよび有機溶剤が添加混合されてなる導体ペーストが周知のスクリーン印刷法などで埋め込まれる。
【００２７】
これらの貫通孔は、立壁部２の線路方向に略垂直な両側面に近接して設けられ、具体的にはセラミックグリーンシートの焼成後において、立壁部２の側面から貫通導体Ａ，Ｂの中心が０．６〜１．５ｍｍ離れた位置に設けられるのが好ましい。貫通導体Ａ，Ｂの中心の位置が立壁部２の側面から０．６ｍｍ未満であると、製造工程において立壁部２の接合位置が貫通導体Ａ，Ｂの上端面と重なる場合があり、貫通導体Ａ，Ｂの上端面の凹凸状態によって良好な接合状態とならない場合がある。そのため、立壁部２が平板部１から剥れて気密性が損なわれる場合がある。また、１．５ｍｍを超えると、内層導体層６の長さが長くなりすぎて抵抗が大きくなり、内層導体層６によって抵抗を低減させる効果が得られ難くなる。
【００２８】
また、立壁部２の側面から貫通導体Ａ，Ｂの中心が０．６〜１．５ｍｍ離れた位置に設けられていると、線路導体３の露出した一方側３ａまたは他方側３ｂに、外部電気回路装置からの大きな直流電力を半導体パッケージ内部に入力するための外部リード端子（図示せず）を接続する際に、貫通導体Ａ，Ｂの凹凸の大きい上端面以外の部位に接合するのが容易になるという効果がある。即ち、貫通導体Ａ，Ｂの上端面が、貫通導体Ａ，Ｂとなる貫通孔への導体ペーストの充填不足や過剰充填によって、凹んでいる場合や凸状に膨れている場合があり、この場合に貫通導体Ａ，Ｂの上端面を覆って形成された線路導体３の一方側３ａまたは他方側３ｂの表面に凹凸が現れることとなる。この凹凸上に外部リード端子が例えばＡｇロウを介してロウ付けされると、ロウ材の厚さにバラツキが生じて外部リード端子の接合強度が小さくなり易くなる。このような不都合を回避するためには、立壁部２の側面に貫通導体Ａ，Ｂの中心が上記距離範囲程度に近接していることが好適である。
【００２９】
また、立壁部２の側面から貫通導体Ａ，Ｂの中心が０．６〜１．５ｍｍ離れた位置に設けられていると、線路導体３の露出した一方側３ａまたは他方側３ｂに、半導体素子Ｅに接続されるボンディングワイヤを接合する際に、ボンディングワイヤの接合位置を貫通導体Ａ，Ｂの上端面から離すことが容易になるという効果がある。即ち、貫通導体Ａ，Ｂの上端面が立壁部の側面から１．５ｍｍを超えて離れていると、ボンディングワイヤの接合位置に近くなり、また貫通導体Ａ，Ｂの上端面が凹んでいる場合や逆に凸に膨れている場合に、貫通導体Ａ，Ｂの上端面を覆って形成された線路導体３の一方側３ａまたは他方側３ｂの表面に凹凸が現れることとなる。そして、その凹凸にボンディングワイヤが接合され易くなり、接合不良が発生し易くなる。このような不都合を回避するためには、立壁部２の側面に貫通導体Ａ，Ｂの中心が上記距離範囲程度に近接していることが好適である。
【００３０】
また、貫通導体Ａ，Ｂは焼成後における直径が０．３〜１ｍｍであるのが好適である。０．３ｍｍ未満の場合、大きな電流を流すことにより発生するジュール熱により断線し易くなる。１ｍｍを超えると、導体ペーストの粘度によって貫通導体Ａ，Ｂ内における導体の形成状態が変わるのであるが、貫通導体Ａ，Ｂが太すぎて導体ペーストの被着不良や充填不良が発生し易くなる。
【００３１】
次に、導体ペーストを、焼成後の幅が例えば０．２〜１ｍｍ程度、厚さが５〜２０μｍ程度の線路導体３となるように、最上層のセラミックグリーンシート上に印刷塗布する。また、導体ペーストを、焼成後の厚さが５〜２０μｍ程度、幅が０．２〜１ｍｍ程度の内層導体層６となるように、セラミック層１ａとなるセラミックグリーンシートの上面に、貫通導体Ａ，Ｂとなる両貫通孔にかけて印刷塗布する。このとき、内層導体層６は単層とされるか、または図３に示すように並列接続された複数層から成るようにしてもよい。さらに、導体ペーストを、焼成後の厚さが５〜２０μｍ程度の下部接地導体層４となるように、最下層のセラミックグリーンシートの下面に印刷塗布する。
【００３２】
これらのセラミックグリーンシートを所定の順序で積層し、平板部１となる多層構造のセラミックグリーンシート積層体を得る。
【００３３】
さらに、焼成後に立壁部２となる厚さ１ｍｍ程度のセラミックグリーンシートを準備する。このセラミックグリーンシートにおいて、平面視形状が細長い長方形状の貫通孔が複数略平行に形成されるように打ち抜くことにより、幅が１ｍｍ、長さが数十ｍｍの複数の細長い帯状部を略平行に形成する。その帯状部の上面に上部接地導体層７となる導体ペーストを、焼成後に５〜２０μｍの厚さとなるように印刷塗布する。
【００３４】
次に、上記セラミックグリーンシート積層体上に、上記帯状部を有するセラミックグリーンシートを積層圧着し、帯状部の両側にある長方形状の貫通孔を長手方向に平行な中心線において切断することにより、断面が凸型状のセラミックグリーンシートの積層体を得る。さらに、この積層体を長手方向に対して垂直方向に複数個に切断してセラミック端子Ｆとなる個片の積層体を得、得られた個片の積層体の側面に側部接地導体層５となるメタライズ層を焼成後に５〜２０μｍ程度の厚さになるように印刷塗布し、最後に１５００〜１６００℃程度の高温で焼成することにより、セラミック端子Ｆが得られる。
【００３５】
こうして得られたセラミック端子Ｆは、図２に示すように半導体パッケージＤの側部９ａに形成された貫通孔または切欠き部から成る取付部１０に嵌着され、半導体パッケージＤに収納される半導体素子Ｅに対する直流電力の入力用端子として機能する。また、高周波電力の出力用として他の取付部１０に嵌着されるセラミック端子（図示せず）は、内層導体層６が形成されることはない。これは、高周波電力の出力用として特性インピーダンスを所定の値に整合する必要があり、その場合内層導体層６があると特性インピーダンス整合が困難になるからである。
【００３６】
本発明のセラミック端子Ｆは、線路導体３と内層導体層６とで並列回路が構成されていることから、立壁部２を挟んで線路導体３の一方側３ａに入力された大きな直流電力は、貫通導体Ａを介して線路導体３と内層導体層６とに分かれて伝達され、内層導体層６を流れる直流電力は貫通導体Ｂによって線路導体３の他方側３ｂに至り、線路導体３を流れる直流電力に合流する。そして、半導体パッケージＤの載置部８に載置されているバイポーラトランジスタなどの半導体素子Ｅに送られて高周波電力に変換され、出力用のセラミック端子から外部電気回路装置へと出力される。
【００３７】
このように、本発明のセラミック端子Ｆによれば、外部電気回路装置からの大きな直流電力が、平板部１に形成された、線路導体３および内層導体層６により構成される並列回路を流れることにより、線路導体３を流れる電流が小さくなるため抵抗も小さくなり、大きな熱が発生することがなくなる。また、従来のセラミック端子Ｃでは、線路導体３の幅を広げようとするとセラミック端子Ｃの大きさが数倍程度に大きくなり、半導体パッケージＤの側部９ａに嵌着できなくなるという問題があり、また線路導体３を厚くしようとするとセラミックグリーンシート同士に接合不良が生じることから、線路導体３の抵抗を低下させることが困難であったものが、本発明のセラミック端子Ｆにより、線路導体３の幅や厚さを大きくせずにセラミック端子Ｆの大きさを従来通りとすることができる。また、平板部１と立壁部２との接合部に接合不良が発生することがないものとなる。
【００３８】
本発明のセラミック端子Ｆにおいて、内層導体層６は単層または複数層設けることができるが、複数層設ける場合１０層以下がよい。１０層を超えると、抵抗値が減少しなくなる。また、内層導体層６の厚さは５〜２５μｍがよく、５μｍ未満では、抵抗を下げることが困難になる。２５μｍを超えると、層間に剥離が発生し易くなる。
【００３９】
さらに、セラミック層１ａの厚さは１００〜６３５μｍ程度がよく、１００μｍ未満では、位置合せしたり積層すること自体が困難となり、実用性がなくなる。６３５μｍを超えると、貫通導体用の貫通孔への導体ペーストの充填や被着が困難となる。
【００４０】
また本発明において、図３に示すように、内層導体層６が複数の配線導体から形成されており、複数の配線導体は貫通導体Ａ，Ｂの間で並列接続されていることが好ましい。これにより、さらに線路導体３の両端間の抵抗を小さくすることができ、よってさらに大きな直流電力を流すことができるセラミック端子Ｆが得られる。この場合、複数の配線導体の本数は２〜１０本がよく、２本未満では、貫通導体Ａ，Ｂ間の抵抗の減少が小さくジュール熱の発生が大きくなり易い。１０本を超えると、抵抗減少効果が小さくなっていく。
【００４１】
また、複数の配線導体は、貫通導体Ａ，Ｂとの接続部より離れたものほど配線長が長くなり抵抗が増大するので、貫通導体Ａ，Ｂとの接続部から離れるに従って幅広に形成し抵抗を小さくするのがよく、全体として同程度の抵抗の配線導体から成るものとすることできる。
【００４２】
そして、本発明の半導体パッケージＤは、本発明のセラミック端子Ｆを基体９の側部９ａに設けた取付部１０に例えばＡｇロウなどのロウ材で嵌着した構成であり、さらに半導体素子Ｅを載置部８に載置して、半導体素子Ｅ上の電極（図示せず）とセラミック端子Ｆの線路導体３の他方側３ｂとをボンディングワイヤを介して電気的に接続し、基体９の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体（図示せず）を接合することにより、半導体装置となる。
【００４３】
かくして、本発明のセラミック端子Ｆを有する半導体パッケージＤは、大きな直流電力で作動させる半導体素子Ｅを高い信頼性をもって収納することができるものとなる。
【００４４】
尚、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記実施の形態では、本発明のセラミック端子Ｆを半導体パッケージＤに適用した場合について説明したが、混成集積回路基板の入出力端子として本発明のセラミック端子Ｆを適用してもよい。
【００４５】
【発明の効果】
本発明は、セラミック端子の平板部は、複数のセラミック層が積層されて成るとともに内層導体層が設けられており、平板部の上面に露出した線路導体が立壁部の線路方向の両側で貫通導体を介して内層導体層に電気的に接続されていることにより、内層導体層が線路導体に並列に接続されることとなり、従って線路導体の両端間の抵抗を数分の１程度以下に小さくすることができる。よって、ジュール熱の発生を小さくすることができることから、大きな直流電力を流すことが可能なセラミック端子が得られる。また、半導体素子の熱による誤作動を防ぐことができる。
【００４６】
さらに、線路導体の幅および厚さを大きくすることなく抵抗を小さくすることができるので、セラミック端子を大型化する必要がないことから、半導体パッケージを大型化することなく、さらにセラミック端子の立壁部と平板部との接合部における剥れの発生を皆無とした信頼性の高い半導体パッケージを得ることができる。
【００４７】
また本発明は、好ましくは内層導体層が複数の配線導体から形成されており、複数の配線導体は貫通導体の間で並列接続されていることにより、さらに線路導体の両端間の抵抗を小さくすることができ、よってさらに大きな直流電力を流すことができるセラミック端子が得られる。
【００４８】
本発明の半導体パッケージは、略直方体とされ、上側主面に形成された凹部の底面に半導体素子を載置する載置部が設けられるとともに一側部から凹部にかけて形成された貫通孔または切欠き部から成るセラミック端子の取付部が形成された基体と、取付部に嵌着された本発明のセラミック端子とを具備したことにより、半導体素子の作動性を損なうことがなく、また半導体パッケージの気密性を損なうことのない信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明のセラミック端子について実施の形態の例を示す拡大断面図である。
【図２】本発明の半導体パッケージおよびセラミック端子を示し、（ａ）は半導体パッケージの断面図、（ｂ）はセラミック端子の斜視図である。
【図３】本発明のセラミック端子について実施の形態の他の例を示すものであり、平板部の内層導体層が形成されたセラミック層の平面図である。
【図４】従来の入出力端子を側部に有する半導体パッケージの断面図である。
【図５】従来のセラミック端子を側部に有する半導体パッケージの断面図である。
【符号の説明】
１：平板部
１ａ：セラミック層
２：立壁部
３：線路導体
３ａ：線路導体の一方側
３ｂ：線路導体の他方側
４：下部接地導体層
５：側部接地導体層
６：内層導体層
７：上部接地導体層
８：載置部
９：基体
９ａ：側部
１０：取付部
Ａ，Ｂ：貫通導体
Ｄ：半導体パッケージ
Ｅ：半導体素子
Ｆ：セラミック端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic terminal and a semiconductor element storage package used in a semiconductor element storage package for storing semiconductor elements such as IC and LSI.
[0002]
[Prior art]
With the recent development of communication equipment typified by wireless communication, the demand for semiconductor elements such as ICs and LSIs that operate at a high output in a high frequency band has greatly increased. In particular, information devices used in mobile phone base stations contain high-power semiconductor elements that operate with high efficiency so that high output can be obtained with limited power and long-time signal conversion is possible. A package for housing a semiconductor element (hereinafter referred to as a semiconductor package) has become important. That is, there is a demand for a semiconductor element that has low power loss inside the semiconductor element, efficiently converts applied DC power into high-frequency power, and a semiconductor package that can accommodate this semiconductor element and maximize its performance. ing.
[0003]
For this reason, the development of MESFETs (Metal Semiconductor Field Effect Transistors) using gallium arsenide (GaAs) compound semiconductors has been promoted, but characteristics at low voltage, conversion efficiency, large There was a problem in that no current could flow. However, in recent years, semiconductor devices such as GaAs compound semiconductor HBTs (Heterojunction Bipolar Transistors) have superior low-voltage characteristics compared to MESFETs, and large DC power can be efficiently converted to high-frequency power. It has been drawing attention as a semiconductor element that can be converted.
[0004]
A semiconductor package for storing such a semiconductor element is shown in FIG. The semiconductor package D shown in the figure has an input / output terminal (coaxial connector) 111 having a central conductor 111c attached to a central axis of a metal tube 111a which is a cylindrical outer conductor via a glass 111b as an insulator. The fitting portion 110 is formed by a through hole or a notch provided in the side portion 109a. The input / output terminal 111 is fitted in the mounting portion 110 so as to hermetically seal the semiconductor element E housed therein. The input / output terminal 111 allows large DC power to be input to the semiconductor element E and allows high-frequency power output from the semiconductor element E to be transmitted to an external electric circuit device (not shown).
[0005]
The input / output terminal 111 is provided such that a cylindrical or plate-like central conductor 111c through which direct current power or high frequency power flows passes through a glass 111b filled in a mounting portion 110 provided on a side portion 109a of a metal base 109. And is electrically insulated from the side portion 109a. The input / output terminal 111 is used, for example, in a semiconductor package in which a large DC power of several A to several tens A for operating the semiconductor element E flows (see Japanese Patent Laid-Open No. 9-181207).
[0006]
However, since the input / output terminal 111 has a structure in which the central conductor 111c is fixed by the glass 111b, a bonding wire (not shown) is joined to the end of the central conductor 111c in the semiconductor package D by a wire bonder. When connecting to the semiconductor element E, the end of the central conductor 111c is pressed downward by a capillary (capillary: wire supply capillary) of a wire bonder. As a result, microcracks may occur in the glass 111b that fixes the central conductor 111c. This micro crack is gradually increased by the thermal stress caused by the thermal expansion difference between the central conductor 111c and the glass 111b due to the heat generated during the operation of the semiconductor element E, and finally the airtightness inside the semiconductor package D is impaired. Had a point.
[0007]
Therefore, a semiconductor package D using a ceramic terminal C as shown in FIG. 5 instead of the input / output terminal 111 of FIG. 4 is also disclosed in Japanese Patent Laid-Open No. 9-181207. This ceramic terminal C has a convex shape in a longitudinal section produced by a ceramic green sheet laminating method, and is made of a ceramic plate attached to the flat plate portion 101 with the line conductor 103 interposed therebetween. And a standing wall portion 102.
[0008]
In the description of the conventional example in FIGS. 4 and 5, the same reference numerals are assigned to the same members.
[0009]
[Problems to be solved by the invention]
However, in the conventional ceramic terminal C as shown in FIG. 5, it is desired to reduce the resistance of the line conductor 103 in order to flow a large DC power, but the thickness of the line conductor 103 is as thin as about 5 to 20 μm. Therefore, it is extremely difficult to reduce the resistance. Therefore, when a large DC power of about several tens A to several tens A required for the operation of the semiconductor element E is passed through the ceramic terminal C, a large Joule heat is generated. This heat causes the line conductor 103 to break, the temperature inside the semiconductor package D rises, causing the internal semiconductor element E to malfunction, or eventually destroys the semiconductor element E thermally. There was a problem.
[0010]
Therefore, as a configuration for reducing the resistance of the line conductor 103, it is conceivable to increase the width of the line conductor 103. However, if the width of the line conductor 103 is increased to such a width that the resistance is sufficiently lowered, it is inevitably ceramic. The size of the terminal C must be increased several times. For this reason, there is a problem in that it cannot be fitted to the side portion 109a of the semiconductor package D.
[0011]
Further, the resistance can be reduced by increasing the thickness of the line conductor 103. In that case, however, it is necessary to form the line conductor 103 having a thickness several times to several tens times that of the conventional case. In the joint portion between the flat plate portion 101 and the standing wall portion 102 of the terminal C, it is difficult to apply a pressure for lamination between the ceramic green sheets in the vicinity of the end portion in the width direction of the line conductor 103, and the ceramic green sheets are favorably joined. A state cannot be obtained. Therefore, peeling (delamination) may occur between the flat plate portion 101 and the standing wall portion 102 of the ceramic terminal C, and there is a problem that the airtightness inside the semiconductor package D is easily impaired.
[0012]
Further, although it is conceivable to use the line conductor 103 made of copper (Cu) having a low resistance, since the melting point of Cu is as low as about 1083 ° C., alumina that is fired at 1500 to 1600 ° C., which is generally used ( When the line conductor 103 is formed on the ceramic terminal C made of Al ₂ O ₃ ) ceramic by simultaneous firing, there is a problem that the line conductor 103 having a desired shape cannot be formed by melting and flowing of Cu.
[0013]
Accordingly, the present invention has been completed in view of the above-described problems, and the object thereof is to reduce the resistance of the line conductor of the ceramic terminal so that a large DC power can be supplied to the semiconductor element. It is an object of the present invention to provide a ceramic terminal that does not impair the operability of the semiconductor package and does not impair the airtightness of the semiconductor package, and a semiconductor package using the ceramic terminal.
[0014]
The ceramic terminal of the present invention includes a flat plate portion made of ceramics having a line conductor formed from one side of the upper surface to the opposite other side, and ceramics bonded to the upper surface of the flat plate portion with the line conductor interposed therebetween. And a ground conductor layer formed on both side surfaces of the flat plate portion and the standing wall portion that are substantially parallel to the line direction of the line conductor. In the terminal, the flat plate portion is formed by laminating a plurality of ceramic layers and is provided with an inner conductor layer, and the line conductor exposed on the upper surface of the flat plate portion penetrates on both sides of the standing wall portion in the line direction. is electrically connected to said inner conductor layer through a conductor, which is formed from a plurality of wiring conductors inner layer conductor layer in plan view has on the upper surface of the ceramic layer The plurality of wiring conductors are connected in parallel between the through conductors, and the wiring width of the wiring conductors increases as the distance from the connection portion with the through conductors increases in a direction perpendicular to the arrangement direction of the wiring conductors. It is formed .
[0015]
In the present invention, the line conductor exposed on the upper surface of the flat plate portion is electrically connected to the inner layer conductor layer via the through conductor on both sides in the line direction of the standing wall portion, so that the inner layer conductor layer is parallel to the line conductor. Therefore, the resistance between both ends of the line conductor can be reduced to about a fraction or less. Therefore, a ceramic terminal capable of flowing a large DC power can be obtained. The resistance between both ends of the line conductor can be controlled by adjusting the number of layers, the width, and the length of the inner conductor layer.
[0016]
In the present invention, preferably, the inner conductor layer is formed of a plurality of wiring conductors, and the plurality of wiring conductors are connected in parallel between the through conductors.
[0017]
By adopting the above-described configuration, the present invention can further reduce the resistance between the both ends of the line conductor, and thus a ceramic terminal capable of flowing a larger DC power can be obtained.
[0018]
Further, the semiconductor package of the present invention is a substantially rectangular parallelepiped, provided with a mounting portion for mounting the semiconductor element on the bottom surface of the concave portion formed on the upper main surface, and a through-hole formed from one side portion to the concave portion or It is characterized by comprising a base body on which a ceramic terminal mounting portion made of a notch is formed, and the ceramic terminal of the present invention fitted to the mounting portion.
[0019]
The semiconductor package of the present invention is highly reliable without impairing the operability of the semiconductor element and without impairing the hermeticity of the semiconductor package due to the above configuration.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
The ceramic terminal and semiconductor package of the present invention will be described in detail below. FIG. 1 is an enlarged cross-sectional view of an example of an embodiment in which the ceramic terminal F of the present invention is used for a semiconductor package D. FIG. 2A is a cross-sectional view of the semiconductor package D, and FIG. 1 shows a perspective view of the ceramic terminal F, respectively. FIG. 3 shows another example of the embodiment of the ceramic terminal F of the present invention, and is a plan view of the inner conductor layer formed on the main surface of the ceramic layer constituting the flat plate portion. The semiconductor package of the present invention is denoted by the same reference symbol D as in FIGS. 4 and 5 showing the conventional example.
[0021]
1 to 3, 1 is a flat plate portion made of a plurality of ceramic layers 1 a, 2 is a standing wall portion joined on the flat plate portion 1, 3 is a line conductor formed on the upper surface of the flat plate portion 1, 3 a and 3 b are These are one side and the other side of the line conductor 2 exposed on both sides of the standing wall 2 in the line direction. Reference numeral 4 denotes a lower ground conductor layer formed on the lower surface of the flat plate portion 1, and reference numeral 5 denotes side ground conductor layers formed on both side surfaces substantially parallel to the line direction of the flat plate portion 1 and the standing wall portion 2. 6 is an inner conductor layer formed between a plurality of ceramic layers 1 a inside the flat plate portion 1, and A and B are both end sides 3 a and 3 b of the line conductor 3 exposed on both sides of the standing wall portion 2 in the line direction. Each is a through conductor such as a via hole electrically connected to the inner conductor layer 6. 7 is an upper ground conductor layer formed on the upper surface of the standing wall portion 2, 8 is a mounting portion for the semiconductor element E, 9 is a metal base, 9 a is a side portion of the base 1, and 10 is a mounting portion for the ceramic terminal F It is.
[0022]
The basic structure of the ceramic terminal F of the present invention is that a flat plate portion 1 made of ceramics having a line conductor 3 formed from one side of the upper surface to the opposite side and the upper surface of the flat plate portion 1 sandwich the line conductor 3 therebetween. The grounding conductor is composed of a standing wall portion 2 made of ceramics joined together, and is grounded on the lower surface of the flat plate portion 1 and the upper surface of the standing wall portion 2 and on both side surfaces substantially parallel to the line direction of the line conductor 3 of the flat plate portion 1 and the standing wall portion 2 A layer is formed. The flat plate portion 1 is formed by laminating a plurality of ceramic layers 1 a and is provided with an inner layer conductor layer 6. The line conductor 3 exposed on the upper surface of the flat plate portion 1 penetrates on both sides of the standing wall portion 2 in the line direction. The conductor A and B are electrically connected to the inner conductor layer 6.
[0023]
1 and 2, the ceramic terminal F of the present invention has a mounting portion in which a lower ground conductor layer 4, a side ground conductor layer 5, and an upper ground conductor layer 7 are provided on a side portion 9a of a semiconductor package D. 10 is brazed. As a result, the semiconductor package D is hermetically sealed at the mounting portion 10, and a large DC power from the external electric circuit device is attached to the semiconductor element E accommodated in the semiconductor package D by a bonding wire (not shown). It has the function to transmit via.
[0024]
The flat plate portion 1 and the standing wall portion 2 are made of ceramics as an electrical insulator, and are divided by the standing wall portion 2 into one side 3a where the line conductor 3 is exposed and the other side 3b.
[0025]
Ceramic terminal F, for example fabrication method for dividing a ceramic base substrate into a plurality, the so-called manufactured by a conventional manufacturing method by multi-cavity, the flat plate portion 1 and the vertical wall portion 2 is alumina (Al ₂ O _3), aluminum nitride (AlN), mullite (3Al ₂ O ₃ .2SiO ₂ ) and other ceramics.
[0026]
When the ceramic terminal F is made of, for example, Al ₂ O ₃ ceramic, it is manufactured as follows. First, powder of Al ₂ O ₃ , calcium oxide (SiO ₂ ), calcium oxide (CaO), magnesium oxide (MgO), etc. as a sintering aid, and a suitable binder and solvent are mixed together. Make a slurry. Next, it is formed into a ceramic green sheet having a predetermined thickness by a tape forming method such as a conventionally known doctor blade method. Next, four ceramic green sheets having a thickness of 0.15 mm to be the ceramic layer 1a after firing are prepared, and the through holes to be the via conductors A and B for via holes are well known except for the ceramic green sheet to be the lowermost layer. It is formed by punching by the die punching method. Inside these through-holes, for example, a conductor paste made of tungsten (W) as a main component and added and mixed with a binder and an organic solvent is embedded by a known screen printing method or the like.
[0027]
These through holes are provided close to both side surfaces that are substantially perpendicular to the line direction of the standing wall portion 2, and specifically, the center of the through conductors A and B from the side surface of the standing wall portion 2 after firing the ceramic green sheet. Is preferably provided at a position separated by 0.6 to 1.5 mm. If the center position of the through conductors A and B is less than 0.6 mm from the side surface of the standing wall 2, the joining position of the standing wall 2 may overlap with the upper end surfaces of the through conductors A and B in the manufacturing process. There may be a case where a good bonding state is not achieved depending on the unevenness of the upper end surfaces of A and B. Therefore, the standing wall part 2 may peel from the flat plate part 1, and airtightness may be impaired. On the other hand, if the thickness exceeds 1.5 mm, the length of the inner conductor layer 6 becomes too long and the resistance increases, making it difficult to obtain the effect of reducing the resistance by the inner conductor layer 6.
[0028]
Further, when the center of the through conductors A and B is provided at a position 0.6 to 1.5 mm away from the side surface of the standing wall portion 2, an external electric power is connected to the exposed one side 3 a or the other side 3 b of the line conductor 3. When connecting an external lead terminal (not shown) for inputting large DC power from the circuit device to the inside of the semiconductor package, it is easy to join to a portion other than the upper end surface having the large unevenness of the through conductors A and B. There is an effect of becoming. That is, the upper end surfaces of the through conductors A and B may be recessed or bulged due to insufficient filling or overfilling of the conductor paste into the through holes to be the through conductors A and B. As a result, irregularities appear on the surface of one side 3a or the other side 3b of the line conductor 3 formed so as to cover the upper end surfaces of the through conductors A and B. When the external lead terminal is brazed onto the unevenness through, for example, Ag brazing, the thickness of the brazing material varies, and the joining strength of the external lead terminal tends to be reduced. In order to avoid such an inconvenience, it is preferable that the centers of the through conductors A and B are close to the side surface of the standing wall portion 2 in the distance range.
[0029]
Further, when the center of the through conductors A and B is provided at a position separated by 0.6 to 1.5 mm from the side surface of the standing wall portion 2, a semiconductor element is formed on the exposed one side 3 a or the other side 3 b of the line conductor 3. When bonding the bonding wire connected to E, there is an effect that the bonding position of the bonding wire can be easily separated from the upper end surfaces of the through conductors A and B. That is, when the upper end surfaces of the through conductors A and B are separated from the side surface of the standing wall portion by more than 1.5 mm, it is close to the bonding position of the bonding wire, and the upper end surfaces of the through conductors A and B are recessed. On the contrary, when the protrusion is swollen, irregularities appear on the surface of one side 3a or the other side 3b of the line conductor 3 formed to cover the upper end surfaces of the through conductors A and B. And it becomes easy to bond a bonding wire to the unevenness | corrugation, and it becomes easy to generate | occur | produce a bonding defect. In order to avoid such an inconvenience, it is preferable that the centers of the through conductors A and B are close to the side surface of the standing wall portion 2 in the distance range.
[0030]
The through conductors A and B preferably have a diameter of 0.3 to 1 mm after firing. In the case of less than 0.3 mm, disconnection easily occurs due to Joule heat generated by flowing a large current. If the thickness exceeds 1 mm, the conductor formation state in the through conductors A and B changes depending on the viscosity of the conductor paste. However, the through conductors A and B are too thick and the conductor paste is not easily deposited or filled. .
[0031]
Next, the conductor paste is printed and applied onto the uppermost ceramic green sheet so that the line conductor 3 has a width after firing of, for example, about 0.2 to 1 mm and a thickness of about 5 to 20 μm. Further, the conductor paste is formed on the upper surface of the ceramic green sheet serving as the ceramic layer 1a on the upper surface of the ceramic green sheet A so as to be the inner conductor layer 6 having a thickness of about 5 to 20 μm after firing and a width of about 0.2 to 1 mm. , B is applied to both through holes. At this time, the inner conductor layer 6 may be a single layer or may be composed of a plurality of layers connected in parallel as shown in FIG. Further, the conductor paste is printed and applied to the lower surface of the lowermost ceramic green sheet so that the lower ground conductor layer 4 having a thickness of about 5 to 20 μm after firing is formed.
[0032]
These ceramic green sheets are laminated in a predetermined order to obtain a multilayered ceramic green sheet laminate that becomes the flat plate portion 1.
[0033]
Furthermore, a ceramic green sheet having a thickness of about 1 mm that becomes the standing wall 2 after firing is prepared. In this ceramic green sheet, a plurality of elongated strips having a width of 1 mm and a length of several tens of millimeters are made substantially parallel by punching so that a plurality of rectangular through-holes having a long plan view are formed substantially in parallel. Form. A conductor paste to be the upper ground conductor layer 7 is printed and applied on the upper surface of the strip portion so as to have a thickness of 5 to 20 μm after firing.
[0034]
Next, on the ceramic green sheet laminate, by laminating and pressing the ceramic green sheet having the band-shaped portion, by cutting the rectangular through-holes on both sides of the band-shaped portion at the center line parallel to the longitudinal direction, A laminate of ceramic green sheets having a convex cross section is obtained. Further, the laminate is cut into a plurality of pieces in a direction perpendicular to the longitudinal direction to obtain a piece laminate that becomes the ceramic terminal F, and the side ground conductor layer 5 is formed on the side surface of the obtained piece laminate. The ceramic terminal F is obtained by printing and applying the metallized layer to be a thickness of about 5 to 20 μm after firing, and finally firing at a high temperature of about 1500 to 1600 ° C.
[0035]
The ceramic terminal F obtained in this manner is fitted into a mounting portion 10 formed of a through hole or a notch formed in the side portion 9a of the semiconductor package D as shown in FIG. It functions as a DC power input terminal for the element E. In addition, the inner conductor layer 6 is not formed on a ceramic terminal (not shown) that is fitted to the other mounting portion 10 for outputting high-frequency power. This is because it is necessary to match the characteristic impedance to a predetermined value for output of high-frequency power. In this case, the characteristic impedance matching becomes difficult if the inner conductor layer 6 is present.
[0036]
In the ceramic terminal F of the present invention, since the parallel circuit is constituted by the line conductor 3 and the inner conductor layer 6, the large DC power input to the one side 3a of the line conductor 3 with the standing wall 2 interposed therebetween is The DC power flowing through the inner conductor layer 6 through the through conductor A is divided into the line conductor 3 and the inner conductor layer 6, and the DC power flowing through the inner conductor layer 6 reaches the other side 3 b of the line conductor 3 by the through conductor B. Join the power. Then, it is sent to a semiconductor element E such as a bipolar transistor mounted on the mounting portion 8 of the semiconductor package D, converted into high frequency power, and output from the ceramic terminal for output to the external electric circuit device.
[0037]
As described above, according to the ceramic terminal F of the present invention, large DC power from the external electric circuit device flows through the parallel circuit formed of the line conductor 3 and the inner conductor layer 6 formed in the flat plate portion 1. As a result, the current flowing through the line conductor 3 is reduced, so that the resistance is also reduced and no large heat is generated. Further, in the conventional ceramic terminal C, there is a problem that when the width of the line conductor 3 is increased, the size of the ceramic terminal C becomes several times larger and cannot be fitted to the side portion 9a of the semiconductor package D. Further, if the line conductor 3 is made thick, bonding failure occurs between the ceramic green sheets. Therefore, it is difficult to reduce the resistance of the line conductor 3. The size of the ceramic terminal F can be made as usual without increasing the width or thickness. Further, no bonding failure occurs at the bonding portion between the flat plate portion 1 and the standing wall portion 2.
[0038]
In the ceramic terminal F of the present invention, the inner conductor layer 6 can be provided as a single layer or a plurality of layers. When it exceeds 10 layers, the resistance value does not decrease. Further, the thickness of the inner conductor layer 6 is preferably 5 to 25 μm, and if it is less than 5 μm, it is difficult to lower the resistance. When it exceeds 25 μm, peeling between layers tends to occur.
[0039]
Further, the thickness of the ceramic layer 1a is preferably about 100 to 635 μm, and if it is less than 100 μm, it is difficult to align and laminate itself, and practicality is lost. When the thickness exceeds 635 μm, it becomes difficult to fill and deposit the conductor paste in the through hole for the through conductor.
[0040]
In the present invention, as shown in FIG. 3, the inner conductor layer 6 is preferably formed of a plurality of wiring conductors, and the plurality of wiring conductors are preferably connected in parallel between the through conductors A and B. Thereby, the resistance between both ends of the line conductor 3 can be further reduced, and thus a ceramic terminal F capable of flowing a larger DC power is obtained. In this case, the number of the plurality of wiring conductors is preferably 2 to 10, and if it is less than 2, the decrease in resistance between the through conductors A and B is small and the generation of Joule heat tends to be large. If it exceeds 10, the resistance reduction effect becomes smaller.
[0041]
In addition, since the wiring length of the plurality of wiring conductors increases as the distance from the connection portions with the through conductors A and B increases and the resistance increases, the resistance increases as the distance from the connection portions with the through conductors A and B increases. Can be made small, and can be composed of wiring conductors having the same resistance as a whole.
[0042]
The semiconductor package D of the present invention has a configuration in which the ceramic terminal F of the present invention is fitted to the mounting portion 10 provided on the side portion 9a of the base 9 with a brazing material such as Ag brazing. An electrode (not shown) on the semiconductor element E and the other side 3b of the line conductor 3 of the ceramic terminal F are electrically connected to each other via a bonding wire. By joining a lid (not shown) made of an Fe—Ni—Co alloy or the like to the semiconductor device, a semiconductor device is obtained.
[0043]
Thus, the semiconductor package D having the ceramic terminal F of the present invention can accommodate the semiconductor element E operated with large DC power with high reliability.
[0044]
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, although the case where the ceramic terminal F of the present invention is applied to the semiconductor package D has been described in the above embodiment, the ceramic terminal F of the present invention may be applied as an input / output terminal of a hybrid integrated circuit board.
[0045]
【The invention's effect】
According to the present invention, the flat plate portion of the ceramic terminal is formed by laminating a plurality of ceramic layers and is provided with an inner conductor layer, and the line conductor exposed on the upper surface of the flat plate portion is a through conductor on both sides of the standing wall portion in the line direction. By being electrically connected to the inner conductor layer via the inner conductor layer, the inner conductor layer is connected in parallel to the line conductor, and therefore the resistance between both ends of the line conductor is reduced to about a fraction or less. be able to. Therefore, since the generation of Joule heat can be reduced, a ceramic terminal capable of flowing a large DC power can be obtained. In addition, malfunction due to heat of the semiconductor element can be prevented.
[0046]
Furthermore, since the resistance can be reduced without increasing the width and thickness of the line conductor, there is no need to increase the size of the ceramic terminal. A highly reliable semiconductor package in which no peeling occurs at the joint between the flat plate and the flat plate portion can be obtained.
[0047]
In the present invention, preferably, the inner conductor layer is formed of a plurality of wiring conductors, and the plurality of wiring conductors are connected in parallel between the through conductors, thereby further reducing the resistance between both ends of the line conductor. Therefore, a ceramic terminal capable of flowing a larger DC power can be obtained.
[0048]
The semiconductor package of the present invention is a substantially rectangular parallelepiped, and a through-hole or notch formed from one side to the recess is provided with a mounting portion for mounting the semiconductor element on the bottom surface of the recess formed in the upper main surface. And the ceramic terminal according to the present invention fitted to the mounting portion without impairing the operability of the semiconductor element, and the airtightness of the semiconductor package. It will be highly reliable without compromising performance.
[Brief description of the drawings]
FIG. 1 is an enlarged cross-sectional view showing an example of an embodiment of a ceramic terminal of the present invention.
2A and 2B show a semiconductor package and a ceramic terminal of the present invention, wherein FIG. 2A is a cross-sectional view of the semiconductor package, and FIG. 2B is a perspective view of the ceramic terminal.
FIG. 3 shows another example of the embodiment of the ceramic terminal of the present invention, and is a plan view of the ceramic layer on which the inner conductor layer of the flat plate portion is formed.
FIG. 4 is a cross-sectional view of a semiconductor package having a conventional input / output terminal on its side.
FIG. 5 is a cross-sectional view of a semiconductor package having a conventional ceramic terminal on its side.
[Explanation of symbols]
1: flat plate portion 1a: ceramic layer 2: standing wall portion 3: line conductor 3a: one side 3b of the line conductor 4: other side of the line conductor 4: lower ground conductor layer 5: side ground conductor layer 6: inner layer conductor layer 7: Upper ground conductor layer 8: mounting portion 9: base 9a: side portion 10: mounting portion A, B: penetrating conductor D: semiconductor package E: semiconductor element F: ceramic terminal

Claims

It is composed of a flat plate portion made of ceramics having a line conductor formed from one side of the upper surface to the opposite other side, and a standing wall portion made of ceramics joined to the upper surface of the flat plate portion with the line conductor interposed therebetween, And in the ceramic terminal in which the ground conductor layer is formed on the lower surface of the flat plate portion, the upper surface of the standing wall portion, and both side surfaces of the flat plate portion and the standing wall portion substantially parallel to the line direction of the line conductor, the flat plate portion is A plurality of ceramic layers are laminated, and an inner layer conductor layer is provided, and the line conductor exposed on the upper surface of the flat plate portion is connected to the inner layer conductor via through conductors on both sides of the standing wall portion in the line direction. is electrically connected to the layer is formed from a plurality of wiring conductors inner layer conductor layer in plan view has on the upper surface of the ceramic layer, the wiring conductors of said plurality of said transmural Together are connected in parallel between the conductors, and characterized in that it is formed as the wiring width of the wiring conductor becomes wider with distance from the connection portion between the through conductor in a direction perpendicular to the arrangement direction of the wiring conductor Ceramic terminal to be used.

The ceramic terminal is formed in a substantially rectangular parallelepiped shape, and a mounting portion for mounting the semiconductor element is provided on the bottom surface of the concave portion formed on the upper main surface and the through hole or the notch portion is formed from one side portion to the concave portion. a substrate mounting portion is formed, the semiconductor device package for housing, characterized by comprising a ceramic terminal according to claim 1 which is fitted to the mounting portion.