JP4020624B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4020624B2 JP4020624B2 JP2001343083A JP2001343083A JP4020624B2 JP 4020624 B2 JP4020624 B2 JP 4020624B2 JP 2001343083 A JP2001343083 A JP 2001343083A JP 2001343083 A JP2001343083 A JP 2001343083A JP 4020624 B2 JP4020624 B2 JP 4020624B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- manufacturing
- layer
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、カメラモジュールに用いられるCCD等の光学系の半導体素子を内蔵する半導体装置に関し、特に2枚の導電膜を用いた薄型で多層配線も実現でき、CCD等の光学系素子内蔵の半導体装置の薄型化、量産性を実現するものである。
【0002】
【従来の技術】
近年、カメラモジュールは、携帯電話、携帯用のコンピューター等に積極的に採用されるようになった。従ってカメラモジュールは、小型化、薄型化、軽量化が求められている。
【0003】
以下、半導体素子としてCCDを用いたカメラモジュールを参照しながら説明を行う。尚、CCD以外の半導体素子(例えばCMOSセンサー等)を用いても同様である。
【0004】
先ず、図19(A)に示す如く、従来のカメラモジュールでは、実装基板1にCCD2が実装されている。そして、CCD2の上方に、外部からの光を集めるレンズ5がレンズバレル6に固定されている。また、レンズバレル6はレンズホルダー7によってホールドされており、レンズホルダー7はレンズ止めビス8によって実装基板1に実装されている。ここで、実装基板1としてはセラミック基板等が用いられる。
【0005】
ここで、CCDは、(Charge Coupled Device)の略で、レンズ5によって集められた光の強さに応じた電荷を出力する働きを有する。また、レンズバレル6は側面がねじになっており(図示せず)、回転することによってレンズ5の焦点を合わせる働きを有する。
【0006】
更に、実装基板1の表面および裏面に、チップ部品3と裏面チップ部品4が実装されている。これらチップ部品としては、DSP、ドライブ用IC、コンデンサ、抵抗、ダイオード等が挙げられる。DSPは(Digital Signal Processor)の略で、CCDから送られた信号を高速に処理する働きを有する。また、ドライブ用ICは、CCD内のセルの選択をし、転送のための駆動を行う働きを有する。
【0007】
また、図19(B)に示す如く、上述したCCD2の部分がCMOSセンサーやインターライン式のCCDを用いる場合もある。このとき、図示したように、実装基板11上に実装されたCMOSセンサー12上には、個々の画素13に対応してマイクロレンズ14を構成している。この構造の場合、レンズ5とマイクロレンズ14との間には、必ず空気層が存在する。また、光の屈折の関係によりマイクロレンズ表面も空気層を設ける必要がある。そのため、レンズホルダー7により中空構造を構成させている。そして、レンズ5により集光された光が空気層およびマイクロレンズ14を介して個々の画素13に精度高く取り込まれる。
【0008】
次に、図20を参照して、このカメラモジュールの組立方法を説明する。
【0009】
先ず、図20(A)に示す如くを参照して、実装基板1を用意し、その表面にCCD2とチップ部品3を実装する。
【0010】
次に、図20(B)に示す如く、実装基板1の裏面に裏面チップ部品4を実装する。
【0011】
最後に、図20(C)に示す如く、レンズ5が固定されたレンズバレル6をレンズホルダー7に固定し、レンズ止めビス8を用いて、レンズホルダー7を実装基板1に固定する。
【0012】
以上の方法により、実装基板1を用いた従来型のカメラモジュールが完成する。
【0013】
【発明が解決しようとする課題】
上述した図19にも示す如く、例えば、従来におけるカメラモジュールにおいて、チップ部品3、裏面チップ部品4、レンズ5、レンズバレル6、レンズホルダー7、CCD2は必要な構成要素であるが、小型化、薄型化、軽量化を実現するカメラモジュールを提供するのは難しかった。特に、CCD2を内蔵する構造では、実装基板1上にCCD2を実装しその周囲をレンズホルダー7で覆い、そのレンズホルダー7上部にレンズバレル6を介して集光用のレンズ5を固定していた。そのため、実装面積も余分に占有してしまい、また、CCD2部における薄型化にも問題があった。
【0014】
更に、例えば、従来におけるカメラモジュールにおいて、レンズホルダー7を固定するためにセラミック等から成る実装基板1を利用していた。一般的には、この基板1は必須であり、この実装基板1を無くすことができなかった。そのため、この実装基板1を採用することによって、コストが上昇し、また、実装基板1が厚いために、モジュールの小型化、薄型化、軽量化に限界があった。
【0015】
更に、上述したセラミック基板等から成る実装基板1を用いた場合では、実装基板表面に導電パターンの配線を行い、その配線上にCCD2、チップ部品3等を実装するのみで多層配線構造を実現できず、また、実装密度も向上しないという問題点があった。
【0016】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である半導体装置では、第1の導電層と、第2の導電層と、前記第1の導電層と前記第2の導電層とをシート状に接着する絶縁樹脂と、前記第1の導電層をエッチングして形成された第1の導電配線層と、前記第2の導電層をエッチングして形成された第2の導電配線層と、前記第1の導電配線層上に固着される半導体素子と、前記第1の導電配線層と前記第2の導電配線層とを所望の個所で前記絶縁樹脂を貫通して接続する多層接続手段と、前記第1の導電配線層上に少なくとも前記半導体素子を囲むように設けられた封止樹脂層より成る枠状部と、各搭載部上に固着された前記半導体素子を気密中空部に位置するように前記枠状部上に接着された透明板と前記第2の導電配線層の所望個所に設けた外部電極とを具備することを特徴とする。
【0017】
更に、本発明である半導体装置は、好適には、前記半導体素子周辺の前記第1の導電配線層には半導体モジュールおよびチップ部品が固着され、前記半導体モジュールおよびチップ部品は前記気密中空部内に位置することを特徴とする。
【0018】
更に、本発明である半導体装置は、好適には、前記半導体モジュールは、コンデンサ、抵抗、トランジスタまたはダイオードを内蔵することを特徴とする。
【0019】
更に、本発明である半導体装置は、好適には、前記絶縁樹脂はポリイミド樹脂またはエポキシ樹脂を主成分とすることを特徴とする。
【0020】
更に、本発明である半導体装置は、好適には、前記多層接続手段は導電金属のメッキ膜であることを特徴とする。
【0021】
更に、本発明である半導体装置は、好適には、前記半導体素子は、CCDまたはCMOSセンサーであることを特徴とする。
【0022】
更に、本発明である半導体装置は、好適には、前記透明板表面は所望の分光特性を得るフィルター機能を有する透明樹脂が被膜されることを特徴とする。
【0023】
また、本発明である半導体装置の製造方法は、第1の導電層と第2の導電層を絶縁樹脂で接着した絶縁樹脂シートを準備する工程と、前記絶縁樹脂シートの所望個所に前記第1の導電層および前記絶縁樹脂に貫通孔を形成し、前記第2の導電層の裏面を選択的に露出する工程と、前記貫通孔に多層接続手段を形成し、前記第1の導電層と前記第2の導電層を電気的に接続する工程と、前記第1の導電層を所望のパターンにエッチングして第1の導電配線層を形成する工程と、少なくとも前記絶縁樹脂シート上を前記半導体素子を囲むように封止樹脂層から成る枠状部で被覆する工程と、前記第1の導電配線層上に半導体素子を固着する工程と、前記半導体素子を覆い前記第1の導電配線層との間に気密中空部を形成するように透明板を接着する工程と、前記第2の導電層を所望のパターンにエッチングして第2の導電配線層を形成する工程と、前記第2の導電配線層の所望個所に外部電極を形成する工程とを具備することを特徴とする。
【0024】
更に、本発明である半導体装置の製造方法は、好適には、前記枠状部は少なくとも前記絶縁樹脂シート上に格子状に一体に形成されることを特徴とする。
【0025】
更に、本発明である半導体装置の製造方法は、好適には、前記半導体素子は、CCDまたはCMOSセンサーであることを特徴とする。
【0026】
更に、本発明である半導体装置の製造方法は、好適には、前記透明板表面には所望の分光特性を得るフィルター機能を有する透明樹脂を被膜することを特徴とする。
【0027】
更に、本発明である半導体装置の製造方法は、好適には、前記半導体素子周辺の前記第1の導電配線層には半導体モジュールおよびチップ部品を固着し、前記半導体モジュールおよびチップ部品を前記気密中空部内に位置することを特徴とする。
【0028】
更に、本発明である半導体装置の製造方法は、好適には、前記半導体モジュールは、コンデンサ、抵抗、トランジスタまたはダイオードを内蔵することを特徴とする。
【0029】
更に、本発明である半導体装置の製造方法は、好適には、前記第1の導電層および前記第2の導電層は銅箔で形成されることを特徴とする。
【0030】
更に、本発明である半導体装置の製造方法は、好適には、前記貫通孔は前記第1の導電層をエッチングした後に、前記第1の導電層をマスクとして前記絶縁樹脂をレーザーエッチングすることを特徴とする。
【0031】
更に、本発明である半導体装置の製造方法は、好適には、前記レーザーエッチングは炭酸ガスレーザーを用いることを特徴とする。
【0032】
更に、本発明である半導体装置の製造方法は、好適には、前記多層接続手段は導電金属の無電界メッキおよび電界メッキで前記貫通孔および前記第1の導電層の表面に形成されることを特徴とする。
【0033】
更に、本発明である半導体装置の製造方法は、好適には、前記第1の導電配線層の所望の個所に金あるいは銀のメッキ層を形成することを特徴とする。
【0034】
更に、本発明である半導体装置の製造方法は、好適には、前記半導体素子の電極と前記金あるいは銀のメッキ層とをボンディングワイヤで接続することを特徴とする。
【0035】
更に、本発明である半導体装置の製造方法は、好適には、前記外部電極は半田のスクリーン印刷で半田を付着し、加熱溶融して形成されることを特徴とする。
【0036】
また、本発明である半導体装置の製造方法は、導電層の表面を絶縁樹脂で被覆した絶縁樹脂シートを準備する工程と、前記絶縁樹脂シートの所望個所の前記絶縁樹脂に貫通孔を形成し、前記導電層の裏面を選択的に露出する工程と、前記貫通孔および前記絶縁樹脂表面に導電メッキ膜をする工程と、前記導電メッキ膜を所望のパターンにエッチングして第1の導電配線層を形成する工程と、少なくとも前記絶縁樹脂シート上を前記半導体素子を囲むように封止樹脂層から成る枠状部で被覆する工程と、前記第1の導電配線層上に半導体素子を固着する工程と、前記半導体素子を覆い前記第1の導電配線層との間に気密中空部を形成するように透明板を接着する工程と、前記導電層全面をエッチングして薄くした後に、所望のパターンにエッチングして第2の導電配線層を形成する工程と、前記第2の導電配線層の所望個所に外部電極を形成する工程とを具備することを特徴とする。
【0037】
更に、本発明である半導体装置の製造方法は、好適には、前記導電層および前記導電メッキ膜は銅で形成されることを特徴とする。
【0038】
更に、本発明である半導体装置の製造方法は、好適には、前記貫通孔は前記絶縁樹脂をレーザーエッチングすることを特徴とする。
【0039】
更に、本発明である半導体装置の製造方法は、好適には、前記レーザーエッチングは炭酸ガスレーザーを用いることを特徴とする。
【0040】
更に、本発明である半導体装置の製造方法は、好適には、前記導電メッキ膜は導電金属の無電界メッキおよび電界メッキで前記貫通孔および前記絶縁樹脂の表面に形成されることを特徴とする。
【0041】
更に、本発明である半導体装置の製造方法は、好適には、前記第1の導電配線層の所望の個所に金あるいは銀のメッキ層を形成することを特徴とする。
【0042】
更に、本発明である半導体装置の製造方法は、好適には、前記半導体素子の電極と前記金あるいは銀のメッキ層とをボンディングワイヤで接続することを特徴とする。
【0043】
更に、本発明である半導体装置の製造方法は、好適には、前記外部電極は半田のスクリーン印刷で半田を付着し、加熱溶融して形成されることを特徴とする。
【0044】
【発明の実施の形態】
以下に、本発明である半導体装置およびその製造方法において、図1〜図18を参照にして詳細に説明する。
【0045】
先ず、図1から図3を用いて、本実施の形態における半導体装置について説明する。図1は、本発明の半導体装置の1実施の形態を示す断面図である。
【0046】
本実施の形態における半導体装置21は、CCD、CMOSセンサー等の光学系の半導体素子を内蔵した中空構造の半導体装置である。これらの光学系の半導体素子を内蔵した半導体装置では、半導体素子上部に位置するレンズ52により収集された光を半導体素子表面に形成された画素により受光し、その光を電気信号に変換する。このとき、この集光を行うレンズ効果をもたせるためには、半導体素子表面に透明樹脂を直接モールドすることができる場合には中空構造である必要はない。しかし、半導体素子としてCMOSセンサーやインターライン式のCCDを用いる場合、必ず半導体素子表面にマイクロレンズを用いる必要があり、少なくともマイクロレンズ表面には空気層を形成する必要が有る。そのため、中空構造を有する半導体装置であることが必須の条件となる。
【0047】
本発明に依る半導体装置は、図1に示す如く、第1の導電層24と、第2の導電層25と、前記第1の導電層24と前記第2の導電層25とをシート状に接着する絶縁樹脂23と、前記第1の導電層24をエッチングして形成された第1の導電配線層26と、前記第2の導電層25をエッチングして形成された第2の導電配線層27と、前記第1の導電配線層26上に固着される半導体素子28と、前記第1の導電配線層26と前記第2の導電配線層27とを所望の個所で前記絶縁樹脂23を貫通して接続する多層接続手段33と、前記第1の導電配線層26上に少なくとも前記半導体素子28を囲むように設けられた封止樹脂層より成る枠状部35と、各搭載部上に固着された前記半導体素子28を気密中空部に位置するように前記枠状部35上に接着された透明板36と前記第2の導電配線層27の所望個所に設けた外部電極38とから構成されている。
【0048】
先ず、絶縁樹脂シートについて説明する。図4は、全体が絶縁樹脂シート22であり、中間には絶縁樹脂23が設けられている。この絶縁樹脂23の表面には第1の導電層24が形成され、裏面には第2の導電層25が形成される。
【0049】
つまり、絶縁樹脂シート22の表面には実質全域に第1の導電層24が形成され、裏面にも実質全域に第2の導電層25が形成されるものである。また絶縁樹脂23の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第1の導電層24および第2の導電層25は、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂23に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
【0050】
また絶縁樹脂シート22は、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第1の導電層24上に糊状のポリイミド樹脂を塗布し、また平膜状の第2の導電層25上にも糊状のポリイミド樹脂を塗布する。そして両者のポリイミドを半硬化させた後に貼り合わせると絶縁樹脂シート22ができあがる。従って、絶縁樹脂シート22には補強用のガラスクロス繊維を不要としている。
【0051】
本発明の特徴とする点は、第2の導電層25を第1の導電層24よりも厚く形成するところにある。
【0052】
第1の導電層24は厚さが5〜35μm程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。第2の導電層25は厚さが70〜200μm程度で良く、支持強度を持たせる点が重視される。
【0053】
従って、第2の導電層25を厚く形成することにより、絶縁樹脂シート22の平坦性を維持でき、後の工程の作業性を向上させ、絶縁樹脂23への欠陥、クラック等の誘発を防止することができる。
【0054】
また平坦性を維持しながら封止樹脂を硬化できるので、パッケージの裏面も平坦にでき、絶縁樹脂シート22の裏面に形成される電極もフラットに配置できる。よって、実装基板上の電極と絶縁樹脂シート22裏面の電極とを当接でき、半田不良を防止することができる。
【0055】
絶縁樹脂23は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、10μm〜100μm程度である。またシートとして形成する場合、市販のものは25μmが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Si、酸化アルミニウム、窒化Al、Siカーバイド、窒化ボロン等が考えられる。
【0056】
このように絶縁樹脂23は上述したフィラーを混入した低熱抵抗樹脂、超低熱抵抗樹脂あるいはポリイミド樹脂と選択でき、形成する半導体装置の性質により使い分けることができる。
【0057】
第1の導電配線層26は第1の導電層24をエッチングして形成される。第1の導電層24は厚さが5〜35μm程度に形成され、エッチングにより周辺にボンデイングパッド31とこのボンデイングパッド31から中央に延在される第1の導電配線層26とが形成される。搭載される半導体素子のパッド数が多くなればなるほどファインパターン化が要求される。
【0058】
第2の導電配線層27は第2の導電層25をエッチングして形成される。第2の導電層27の膜厚は、70μm〜200μm程度であり、ファインパターンには適さないが、外部電極38の形成が主であり、必要に応じて多層配線を形成できる。
【0059】
半導体素子28はCCD、CMOSセンサー等の光学系の半導体素子であり、半導体素子28は第1の導電配線層26上に接着剤で固着され、半導体素子28と第1の導電配線層26とは電気的に接続されている。しかし、本実施の形態では半導体素子28裏面電極(図示せず)と第1の導電配線層26とは直接接続しているが、半導体素子28が第1の導電配線層26上のオーバーコート樹脂29に固着される場合もある。このとき、半導体素子28の下にはファインパターンの第1の導電配線層26が自由に配線でき、配線の自由度が大幅に増大する。
【0060】
そして、半導体素子28の各電極パッド30は周辺に設けた第1の導電配線層26の一部であるボンデイングパッド31にボンディングワイヤー32で接続されている。なお、ボンデイングパッド31はボンディングが行えるように金あるいは銀メッキが表面に施されている。
【0061】
多層接続手段33は第1の導電配線層26と第2の導電配線層27とを所望の個所で絶縁樹脂23を貫通して接続している。多層配線手段33としては具体的には銅のメッキ膜が適している。また金、銀、パラジュウム等のメッキ膜でも良い。
【0062】
枠状部35は、図示の如く、点線で示した搭載部43(図9(B)参照)の周囲に絶縁性樹脂により形成されている。この枠状部35により搭載部43の中央部分を凹ませた凹部34を形成している。ここで、詳細は半導体装置の製造方法について説明するが、枠状部35はトランスファーモールド工程により一体に形成されている。また、絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。
【0063】
ガラス板36は、搭載部43上の半導体素子28、金属細線32等を凹部34内に密閉し中空構造を実現するために、枠状部35上に接着されている。このとき、図示はしていないが、枠状部35とガラス板36との当接部に接着性樹脂が塗布されており、この樹脂により2者は接着している。また、このガラス板36の表面には、透明樹脂から成るフィルターが全面に塗布されている。例えば、この透明樹脂の中には、二酸化チタンおよび二酸化ケイ素を主成分とした材料が混入され、その分量やその他の材料を変えることで、可視光線、赤外線等の所望の光の分光特性を得られるようになっている。
【0064】
外部電極38は、第2の導電配線層27の所望個所に設けられる。すなわち、第2の導電配線層27の大部分はオーバーコート樹脂37で被覆され、露出した第2の導電配線層27上に半田で形成された外部電極38を設ける。
【0065】
図2を参照して、具体化された本発明の半導体装置を説明する。まず、実線で示すパターンは第1の導電配線層26であり、点線で示すパターンは第2の導電配線層27である。第1の導電配線層26は半導体素子28を取り巻くようにボンディングパッド31が周辺に設けられ、一部では2段に配置されて多パッドを有する半導体素子28に対応している。ボンディングパッド31は半導体素子28の対応する電極パッド30とボンディングワイヤー32で接続され、ボンディングパッド31からファインパターンの第1の導電配線層26が半導体素子28の下に多数延在されて、黒丸で示す多層接続手段33で第2の導電配線層27と接続されている。
【0066】
斯かる構造であれば、200以上パッドを有する半導体素子でも、第1の導電配線層26のファインパターンを利用して所望の第2の導電配線層27まで多層配線構造で延在でき、第2の導電配線層27に設けられた外部電極38から外部回路への接続が行える。
【0067】
従来における半導体装置においても述べたように、CMOSセンサーやインターライン方式のCCD等の半導体素子28では、半導体素子28表面に形成された1画素毎にマイクロレンズ14を構成し集光性を上げていた。この集光を行うためには、少なくともと半導体素子12表面のマイクロレンズ14表面には空気層が必要であり、中空構造内に半導体素子を配置することが必須条件であった。
【0068】
そこで、本発明では、枠状部35およびガラス板36により形成される搭載部43上の凹部34を利用し、半導体素子28を気密中空部内に配置している。つまり、画素の開口率を向上させるために素子表面にマイクロレンズを形成するCMOSセンサーやインターライン方式のCCD等半導体素子28のように、マイクロレンズ表面に空気層を配置することが必須の条件である光半導体素子に優れた構造となる。
【0069】
また、本発明では、中空構造を実現するためのガラス板36全面にフィルター機能を有する透明樹脂を塗布することで、内蔵された半導体素子に応じた光の分光特性を得ることができる。例えば、フィルターを形成する方法としては、半導体素子表面に直接形成する場合もあるが、この場合は、1つの光の分光特性にしか対応できない。しかし、本発明では、ガラス板36に塗布するフィルター機能を有する透明樹脂を変更するだけで、様々な光の分光特性に対応でき、種々の光半導体素子を内蔵することができる。
【0070】
また、本発明では、従来における支持基板を用いず導電パターンを枠状部35およびガラス板36で支持している。そのことで、支持基板を省略することができるので、半導体装置21自体の薄型化が実現できる。
【0071】
更に、本発明の半導体装置では、絶縁樹脂シート22の表面には実質全域に第1の導電層24が形成されている。そして、絶縁樹脂シート22の裏面にも実質全域に第2の導電層25が形成された絶縁樹脂シート22を用い、多層構造を実現するものである。例えば、図3に示す如く、半導体装置21がカメラモジュール内に用いられる場合がある。このとき、半導体素子28の周辺の導電パターンには、他の半導体チップ、半導体モジュール61またはチップ部品62、63等が固着される。ここで、チップ部品62、63としては、コンデンサ、抵抗、トランジスタまたはダイオード等が考えられる。また、半導体モジュール61としては、ウェハスケールCSP、CSP、面実装型IC、ISP(Integrated System Package)等も考えられる。
【0072】
つまり、本発明では、詳細は後述の製法によって説明するが、多層構造の配線を形成することができるので、中空構造内に半導体素子28、半導体モジュール61、チップ部品62、63も内蔵することができる。また、支持基板を不要にした導電パターンが形成できるのでコストを安価にできる。よって、中空構造を有する半導体装置自体の小型化、薄型化が実現できる。また、周辺チップ部品も半導体装置内に一緒に内蔵することができるので、実装密度も大幅に向上することができる。
【0073】
上述したように、本実施の形態では半導体素子としてCCDまたはCMOSセンサーを用いた場合について説明したが特に限定する必要はなく、その他の光学系の半導体素子、例えばLED、レーザ、光センサー等の場合も同様な効果を得ることが出来る。
【0074】
次に、図4〜図18を用いて、本実施の形態における半導体装置の製造方法について、第1の実施の形態および第2の実施の形態の説明をする。
【0075】
第1の実施の形態
本発明の半導体装置の製造方法の第1の実施の形態では、第1の導電層24と第2の導電層25を絶縁樹脂23で接着した絶縁樹脂シート22を準備する工程と、前記絶縁樹脂シート22の所望個所に前記第1の導電層24および前記絶縁樹脂23に貫通孔39を形成し、前記第2の導電層25の裏面を選択的に露出する工程と、前記貫通孔39に多層接続手段33を形成し、前記第1の導電層24と前記第2の導電層25を電気的に接続する工程と、前記第1の導電層24を所望のパターンにエッチングして第1の導電配線層26を形成する工程と、少なくとも前記絶縁樹脂シート22上を前記半導体素子28を囲むように封止樹脂層から成る枠状部35で被覆する工程と、前記第1の導電配線層26上に半導体素子28を固着する工程と、前記半導体素子28を覆い前記第1の導電配線層26との間に気密中空部を形成するように透明板36を接着する工程と、前記第2の導電層25を所望のパターンにエッチングして第2の導電配線層27を形成する工程と、前記第2の導電配線層27の所望個所に外部電極38を形成する工程から構成されている。
【0076】
また、以下の説明において、絶縁樹脂シート上には複数の搭載部が形成される集合ブロックが複数個(ここでは4〜5個)離間して並べられるが、主に、その中の1個の半導体装置について説明している。
【0077】
本発明の第1の工程は、図4に示すように、第1の導電層24と第2の導電層25を絶縁樹脂23で接着した絶縁樹脂シート22を準備することにある。
【0078】
絶縁樹脂シート22の表面は、実質全域に第1の導電層24が形成され、裏面にも実質全域に第2の導電層25が形成されるものである。また絶縁樹脂23の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第1の導電層24および第2の導電層25は、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂23に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
【0079】
また絶縁樹脂シート22は、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第1の導電層24上に糊状のポリイミド樹脂を塗布し、また平膜状の第2の導電層25上にも糊状のポリイミド樹脂を塗布する。そして両者のポリイミド樹脂を半硬化させた後に貼り合わせると絶縁樹脂シート22ができあがる。
【0080】
本発明の特徴とする点は、第2の導電層25を第1の導電層24よりも厚く形成するところにある。
【0081】
第1の導電層24は厚さが5〜35μm程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。第2の導電層25は厚さが70〜200μm程度で良く、支持強度を持たせる点が重視される。
【0082】
絶縁樹脂23は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、10μm〜100μm程度である。またシートとして形成する場合、市販のものは25μmが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Si、酸化アルミニウム、窒化Al、Siカーバイド、窒化ボロン等が考えられる。
【0083】
このように絶縁樹脂23は上述したフィラーを混入した低熱抵抗樹脂、超低熱抵抗樹脂あるいはポリイミド樹脂と選択でき、形成する半導体装置の性質により使い分けることができる。
【0084】
本発明の第2の工程は、図5に示す如く、絶縁樹脂シート22の所望個所に第1の導電層24および絶縁樹脂23に貫通孔39を形成し、第2の導電層25を選択的に露出することにある。
【0085】
第1の導電層24の貫通孔39を形成する部分だけを露出してホトレジストで全面を被覆する。そしてこのホトレジストを介して第1の導電層24をエッチングする。第1の導電層24はCuを主材料とするものであるので、エッチング液は、塩化第2鉄または塩化第2銅を用いてケミカルエッチングを行う。貫通孔39の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは50〜100μm程度である。またこのエッチングの際に、第2の導電層25は接着性のシート等でカバーしてエッチング液から保護する。しかし第2の導電層25自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。なお、第1の導電層24としてはAl、Fe、Fe−Ni、公知のリードフレーム材等でも良い。
【0086】
続いて、ホトレジストを取り除いた後、第1の導電層24をマスクにして、レーザーにより貫通孔39の真下の絶縁樹脂23を取り除き、貫通孔39の底に第2の導電層25の裏面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【0087】
なお、本工程では第1の導電層24が10μm程度と薄い場合、ホトレジストで貫通孔39以外を被覆した後に炭酸ガスレーザーで第1の導電層24および絶縁樹脂23を一括して貫通孔39を形成できる。この場合には予め第1の導電層24の表面を粗化する黒化処理工程が必要である。
【0088】
本発明の第3の工程は、図6に示す如く、貫通孔39に多層接続手段33を形成し、第1の導電層24と第2の導電層25を電気的に接続することにある。
【0089】
貫通孔39を含む第1の導電層24全面に第2の導電層25と第1の導電層24の電気的接続を行う多層接続手段33であるメッキ膜を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約2μmのCuを少なくとも貫通孔39を含む第1の導電層24全面に形成する。これにより第1の導電層24と第2の導電層25が電気的に導通するため、再度この第1および第2導電層24、25を電極にして電解メッキを行い、約20μmのCuをメッキする。これにより貫通孔39はCuで埋め込まれ、多層接続手段33が形成される。なお、商品名でエバラユージライトというメッキ液を採用すると、貫通孔39のみを選択的に埋め込むことも可能である。またメッキ膜は、ここではCuを採用したが、Au、Ag、Pd等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【0090】
本発明の第4の工程は、図7および図8に示す如く、第1の導電層24を所望のパターンにエッチングして第1の導電配線層26を形成することにある。
【0091】
第1の導電層24上に所望のパターンのホトレジストで被覆し、ボンディングパッド31およびボンディングパッド31から中央に延在される第1の導電配線層26をケミカルエッチングにより形成する。第1の導電層24はCuを主材料とするものであるので、エッチング液は、塩化第2鉄または塩化第2銅を用いれば良い。
【0092】
第1の導電層24は厚さが5〜35μm程度に形成されているので、第1の導電配線層26は50μm以下のファインパターンに形成できる。
【0093】
続いて、第1の導電配線層26のボンディングパッド31を露出して他の部分をオーバーコート樹脂29で被覆する。オーバーコート樹脂29は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させる。
【0094】
また、図8に示す如く、ボンディングパッド31上にはボンディング性を考慮して、Au、Ag等のメッキ膜が形成される。このメッキ膜はオーバーコート樹脂29をマスクとしてボンディングパッド31上に選択的に無電界メッキで付着されるか、また第2の導電層25を電極として電界メッキで付着される。
【0095】
本発明の第5の工程は、図9に示す如く、各搭載部43毎に中空構造を形成するために、絶縁樹脂23およびオーバーコート樹脂29上に樹脂から成る枠状部35を形成することにある。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。その他、塗布、ディピング等でも可能であるが、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【0096】
本工程では、図9(A)に示す如く、先ず、前工程で第1の導電配線層26が形成された絶縁樹脂シート22を下金型42上に位置合わせをしながら設置し、その後、上金型41を設置し絶縁樹脂シート22を固定する。このとき、モールドキャビティーの下金型42に絶縁樹脂シート22はフラットで当接される必要があるが、厚い第2の導電層25がこの働きをする。しかもモールドキャビティーから取り出した後も、枠状部35の収縮が完全に完了するまで、第2の導電層25によってパッケージの平坦性を維持している。すなわち、本工程までの絶縁樹脂シート22の機械的支持の役割は第2の導電層25により担われている。
【0097】
そして、本発明の半導体装置の製造方法では、図示の如く、絶縁樹脂シート22上の各搭載部43間およびその周辺の枠状部35形成領域にのみ樹脂を充填しなければならない。そのため、上金型41のキャビティー面には凸部が絶縁樹脂シート22上の各搭載部43に対応して形成されている。そして、樹脂は絶縁樹脂シート22上の枠状部35形成領域にのみ流れ、枠状部35を形成する。図9(B)に示す如く、金型から取り出した絶縁樹脂シート22上には、各集合ブロック毎に搭載部43間およびその周辺には枠状部35が絶縁性樹脂により一体に形成される。搭載部43の周囲には枠状部35が形成されることで、搭載部43上に凹部34を形成する。そして、この凹部34は後工程において、半導体装置の中空部を構成する。
【0098】
ここで、枠状部35は各搭載部43間およびその周辺に形成されるが、枠状部35を形成する絶縁性樹脂は絶縁樹脂シート22を構成する絶縁樹脂23と良く馴染むため、絶縁樹脂23と強固に結合する。更に、図示の如く、枠状部35を形成する部分にはオーバーコート樹脂29が形成されておらず、絶縁樹脂23はCuを主材料とする第1の導電層24とも強固に結合する。
【0099】
本発明の第6の工程は、図10に示す如く、第1の導電配線層26上に半導体素子28を固着することにある。
【0100】
半導体素子28はベアチップのまま第1の導電配線層26上に接着樹脂でダイボンドされる。半導体素子28裏面には電極が有り、この半導体素子28の裏面電極と第1の導電配線層26とは接着樹脂を介して直接固着されるので、両者は電気的に導通している。
【0101】
また、半導体素子28の各電極パッド30は周辺に設けた第1の導電配線層26の一部であるボンデイングパッド31にボンディングワイヤー32で接続されている。半導体素子28はフェイスダウンで実装されても良い。この場合、半導体素子28の各電極パッド30表面に半田ボールやバンプが設けられ、絶縁樹脂シート22の表面には半田ボールの位置に対応した部分にボンディングパッド31と同様の電極が設けられる。
【0102】
ワイヤーボンデインクの時の絶縁樹脂シート22を用いるメリットについて述べる。一般にAu線のワイヤーボンディングの際は、200℃〜300℃に加熱される。この時、第2の導電層25が薄いと、絶縁樹脂シート22が反り、この状態でボンディングヘッドを介して絶縁樹脂シート22が加圧されると、絶縁樹脂シート22に亀裂の発生する可能性がある。これは絶縁樹脂23にフィラーが混入されると、材料自体が堅くなり柔軟性を失うため、より顕著に現れる。また樹脂は金属から比べると柔らかいので、AuやAlのボンディングでは、加圧や超音波のエネルギーが発散してしまう。しかし、絶縁樹脂23を薄く且つ第2の導電層25自体が厚く形成されることでこれらの問題を解決することができる。
【0103】
本発明の第7の工程は、図11に示す如く、所望の光の分光特性を有するフィルタ機能を有する透明樹脂(図示せず)が全表面に塗布されたガラス板36を準備し、ガラス板36を絶縁シート22上の枠状部35に貼り合わせていくことにある。
【0104】
先ず、図示の如く、例えば、板厚が0.1〜0.3mm程度の透明なガラス板36を準備する。ガラス板36は絶縁シート22上の集合ブロック毎に貼り合わせるため、集合ブロックとほぼ同等または少し広いくらいの面積を有する。そして、本発明の半導体装置の製造方法の特徴としては、ガラス板36の全表面に所望の光の分光特性を得るためのフィルタ機能を持つ透明樹脂を塗布することである。またフィルタ機能を持つフィルムを貼り合わせても良い。上述したように、本実施の形態における半導体素子28としてはCCDまたはCMOSセンサー等の光学系の半導体素子が用いられるため、ガラス板36により内蔵された半導体素子28の目的用途に応じて種々の光の分光特性を選別することができる。
【0105】
具体的には、光の分光特性を選別するにあたり、2つのポイントがある。1つ目は、光学系の半導体素子自体が特定波長の光にのみ感度を有する場合である。2つ目は、光学系の半導体素子自体が様々な波長に対して感度を有するが外部から入射する光の中の特定波長を選別したい場合である。このように、光学系の半導体素子を様々な光に対して共用させるためにはフィルターにより光の分光特性を選別する必要がある。このとき、ガラス板36に塗布するフィルター機能を有する透明樹脂で対処することができる。ここで、透明樹脂としては、例えば、この透明樹脂の中には、二酸化チタンおよび二酸化ケイ素を主成分とした材料が混入され、その分量やその他の材料を変えることで、可視光線、赤外線等の所望の光の分光特性を得られるようになっている。
【0106】
次に、ガラス板36と枠状部35との当接する部分に接着材を塗布するとき、ガラス板36側に接着材を塗布して貼り合わせる。また、枠状部35側の接着面にディスペンサー等で接着材を塗布することで、ガラス板36を貼り合わせても良い。そして、この工程により、絶縁樹脂シート22上の集合ブロックには各搭載部43毎に複数の中空部構造ができ、半導体素子28、金属細線32等は気密中空部内に位置することとなる。
【0107】
本発明の第8の工程は、図12に示す如く、第2の導電層25を所望のパターンにエッチングして第2の導電配線層27を形成することにある。
【0108】
第2の導電層25は、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第2の導電配線層27を形成する。第2の導電層25は厚いのでファインパターン化には適していないが、大部分が外部電極38を形成する目的であり問題はない。第2の導電配線層27は図2に示すように一定の間隔で配列され、個々は第1の導電配線層26と多層接続手段33を介して電気的に接続されて多層配線構造を実現している。なお必要であれば余白部分で第1の導電配線層26を交差させるための第2の導電配線層27を形成しても良い。
【0109】
本発明の第9の工程は、図13に示す如く、第2の導電配線層27の所望個所に外部電極38を形成することにある。
【0110】
第2の導電配線層27は外部電極38を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂37で大部分を被覆する。次に半田のリフローによりこの露出部分に外部電極38を同時に形成する。
【0111】
最後に、図14および図15に示す如く、絶縁樹脂シート22には半導体装置が多数マトリックス状に形成されているので、テスター44のプローブを外部電極38に当てて、各搭載部43の半導体素子28の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。その後、ダイシングブレード45で各搭載部43間のダイシングライン46に沿って絶縁性樹脂から成る枠状部35、ガラス板29および絶縁樹脂シート22をダイシングし、個々の半導体装置21に分離する。
【0112】
尚、上述したように、外部電極38は第2の導電層25をエッチングしてその表面を金あるいはパラジウムメッキ膜で被覆したバンプ電極でも達成できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0113】
第2の実施の形態
本発明の半導体装置の製造方法の第2の実施の形態では、導電層25の表面を絶縁樹脂23で被覆した絶縁樹脂シート22を準備する工程と、前記絶縁樹脂シート22の所望個所の前記絶縁樹脂23に貫通孔39を形成し、前記導電層25の裏面を選択的に露出する工程と、前記貫通孔39および前記絶縁樹脂23表面に導電メッキ膜51をする工程と、前記導電メッキ膜51を所望のパターンにエッチングして第1の導電配線層26を形成する工程と、少なくとも前記絶縁樹脂シート22上を前記半導体素子28を囲むように封止樹脂層から成る枠状部35で被覆する工程と、前記第1の導電配線層26上に半導体素子28を固着する工程と、前記半導体素子28を覆い前記第1の導電配線層26との間に気密中空部を形成するように透明板36を接着する工程と、前記導電層25全面をエッチングして薄くした後に、所望のパターンにエッチングして第2の導電配線層27を形成する工程と、前記第2の導電配線層27の所望個所に外部電極38を形成する工程から構成されている。
【0114】
ここで、第1の実施の形態と第2の実施の形態とでは、導電メッキ層形成工程までは製造方法が相違するが、第1の導電配線層形成工程以降の工程は同じであるので、ここでは、第1の導電配線層形成工程以降は第1の実施の形態を参照とし、説明を割愛する。また、第1の実施の形態と同じ構成要素には同じ符号を用いることとする。
【0115】
また、以下の説明において、絶縁樹脂シート上には複数の搭載部が形成される集合ブロックが複数個(ここでは4〜5個)離間して並べられるが、主に、その中の1個の半導体装置について説明している。
【0116】
本発明の第1の工程は、図16に示すように、導電膜25の表面を絶縁樹脂23で被覆した絶縁樹脂シート22を準備することにある。
【0117】
絶縁樹脂シート22は、導電膜25表面全域を絶縁樹脂23で被覆して形成されるものである。また絶縁樹脂23の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、導電膜25は、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料である。
【0118】
また絶縁樹脂シート22は、まず平膜状の導電膜25の上に糊状のポリイミド樹脂を塗布し、半硬化させてできあがる。従って、絶縁樹脂シート22は補強用のガラスクロス繊維を不要にできる特徴を有する。
【0119】
本発明の特徴とする点は、導電膜25を厚く形成するところにある。
【0120】
導電膜25は厚さが70〜200μm程度で良く、支持強度を持たせる点が重視される。
【0121】
従って、導電膜25の厚みで絶縁樹脂シート22の平坦性を維持でき、後の工程の作業性を向上させ、絶縁樹脂23への欠陥、クラック等の誘発を防止することができる。
【0122】
絶縁樹脂23は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は10μm〜100μm程度である。またシートとして形成する場合、市販のものは25μmが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Si、酸化アルミニウム、窒化Al、Siカーバイド、窒化ボロン等が考えられる。
【0123】
このように絶縁樹脂23は上述したフィラーを混入した低熱抵抗樹脂、超低熱抵抗樹脂あるいはポリイミド樹脂と選択でき、形成する回路装置の性質により使い分けることができる。
【0124】
本発明の第2の工程は、図17に示す如く、絶縁樹脂シート22の所望個所の絶縁樹脂23に貫通孔39を形成し、導電膜25の裏面を選択的に露出することにある。
【0125】
絶縁樹脂23の貫通孔39を形成する部分だけを露出してホトレジストで全面を被覆する。そしてこのホトレジストをマスクにして、レーザーにより貫通孔39の真下の絶縁樹脂23を取り除き、貫通孔39の底に導電膜25の裏面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂23を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。貫通孔39の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは50〜100μm程度である。
【0126】
本発明の第3の工程は、図18に示す如く、貫通孔39および絶縁樹脂23表面に導電メッキ膜51を形成することにある。
【0127】
貫通孔39を含む絶縁樹脂23全面に導電メッキ膜51をマスクなしで形成する。この導電メッキ膜51は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約2μmのCuを少なくとも貫通孔39を含む絶縁樹脂23全面に形成する。これにより導電メッキ膜51と導電膜25が電気的に導通するため、再度導電膜25を電極にして電解メッキを行い、約20μmのCuをメッキする。これにより貫通孔39はCuの導電メッキ膜51で埋め込まれる。また導電メッキ膜51は、ここではCuを採用したが、Au、Ag、Pd等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【0128】
そして、本発明の第4の工程である第1の導電配線層26を形成する工程、本発明の第5の工程である第1の導電配線層26上に電気的に絶縁して半導体素子28を固着する工程、本発明の第6の工程である枠状部35を形成する工程、本発明の第7の工程であるガラス板36を貼り合わせる工程、本発明の第8の工程である第2の導電配線層27を形成する工程、本発明の第9の工程である外部電極38を形成する工程、本発明の第10の工程である個々の半導体装置21に分離する工程は第1に実施の形態を参照することとする。
【0129】
尚、上述したように、外部電極38は第2の導電層25をエッチングしてその表面を金あるいはパラジウムメッキ膜で被覆したバンプ電極でも達成できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0130】
【発明の効果】
本発明の半導体装置では、第1の導電層を薄く形成されているため、第1の導電配線層がファインパターン化でき、電極パッド数が100以上の半導体素子の組み込みが可能となる。
【0131】
更に、本発明の半導体装置では、第1の導電配線層上にCCD、CMOSセンサー等の光学系の半導体素子を固着している。そして、導電パターン等から成る搭載部周囲を絶縁性樹脂から成る枠状部で囲み、また、枠状部上をガラス板で覆うことで、中空構造の半導体装置を実現する。そのことで、半導体素子とガラス板間に空気層を存在させることができ、特に、半導体素子表面にマイクロレンズを形成し、透明樹脂を表面にモールドすることが出来ない場合に効果を有し、更に、半導体素子の集光性を向上させることができる。
【0132】
更に、本発明の半導体装置では、中空構造を実現するためのガラス板の全表面に所望の光の分光特性を得るフィルター機能を有する透明樹脂が塗布されていることである。そのことで、半導体装置内に内蔵される光学系の半導体素子の特性に応じて透明樹脂を変更することで、中空構造内に配置される種々の光学系の半導体素子に対応することができる。
【0133】
本発明の半導体装置の製造方法では、絶縁樹脂両面に第1および第2の導電層が形成された絶縁樹脂シートを用い、導電パターンを形成した後、絶縁性樹脂による枠状部を形成し、半導体素子を固着し、集合ブロック毎にガラス板を貼り合わせている。このとき、上記の工程の間は導電配線部を一体の支持基板として利用し、その後のエッチング工程で個々に独立した導電パターンとしている。そのことで、多層配線構造を実現し、また、周辺部品をも中空構造内に内蔵できる半導体装置を実現できる。
【0134】
更に、本発明の半導体装置の製造方法では、絶縁樹脂に形成する貫通孔を炭酸ガスレーザーで形成するので、その後直ちに多層接続手段のメッキを行え、工程が極めてシンプルとなる。また多層接続手段として銅メッキを用いれば、銅の第1の導電膜および第2の導電膜と同一材料となり、その後の工程がシンプルとなる。
【0135】
更に、本発明の半導体装置の製造方法では、多層接続手段をメッキ膜で実現できるので、第1の導電配線層を形成する前に多層接続手段をマスクなしで形成でき、第1の導電配線層の形成時に同時にパターニングできるので、多層接続手段の形成が極めて容易である。
【0136】
更に、本発明の半導体装置の製造方法では、中空構造を実現するガラス板全表面に所望の光の分光特性を得ることが出来る透明樹脂を塗布する。そのことで、使用用途に応じて種々の半導体素子に対応することができるので、汎用性に優れた半導体装置の製造方法である。
【図面の簡単な説明】
【図1】本発明の半導体装置を説明する図である。
【図2】本発明の半導体装置を説明する図である。
【図3】本発明の半導体装置の製造方法を説明する図である。
【図4】本発明の半導体装置の製造方法を説明する図である。
【図5】本発明の半導体装置の製造方法を説明する図である。
【図6】本発明の半導体装置の製造方法を説明する図である。
【図7】本発明の半導体装置の製造方法を説明する図である。
【図8】本発明の半導体装置の製造方法を説明する図である。
【図9】本発明の半導体装置の製造方法を説明する図である。
【図10】本発明の半導体装置の製造方法を説明する図である。
【図11】本発明の半導体装置の製造方法を説明する図である。
【図12】本発明の半導体装置の製造方法を説明する図である。
【図13】本発明の半導体装置の製造方法を説明する図である。
【図14】本発明の半導体装置の製造方法を説明する図である。
【図15】本発明の半導体装置の製造方法を説明する図である。
【図16】本発明の半導体装置の製造方法を説明する図である。
【図17】本発明の半導体装置の製造方法を説明する図である。
【図18】本発明の半導体装置の製造方法を説明する図である。
【図19】従来の半導体装置を説明する図である。
【図20】従来の半導体装置の製造方法を説明する図である。
【符号の説明】
22 絶縁樹脂シート
23 絶縁樹脂
24 第1の導電層
25 第2の導電層
26 第1の導電配線層
27 第2の導電配線層
28 半導体素子
29 オーバーコート樹脂
30 電極パッド
31 ボンディングパッド
32 ボンディングワイヤー
35 枠状部
36 ガラス板
37 オーバーコート樹脂
38 外部電極
39 貫通孔
51 導電メッキ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including an optical semiconductor element such as a CCD used in a camera module, and more particularly to a thin and multilayer wiring using two conductive films, and a semiconductor including an optical element such as a CCD. This realizes thinning and mass productivity of the device.
[0002]
[Prior art]
In recent years, camera modules have been actively adopted in mobile phones, portable computers and the like. Accordingly, the camera module is required to be reduced in size, thickness, and weight.
[0003]
Hereinafter, description will be made with reference to a camera module using a CCD as a semiconductor element. The same applies when a semiconductor element other than a CCD (for example, a CMOS sensor) is used.
[0004]
First, as shown in FIG. 19A, in a conventional camera module, a
[0005]
Here, the CCD is an abbreviation for (Charge Coupled Device), and has a function of outputting charges according to the intensity of light collected by the
[0006]
Further, the
[0007]
Further, as shown in FIG. 19B, the above-described
[0008]
Next, a method for assembling the camera module will be described with reference to FIG.
[0009]
First, referring to FIG. 20A, a
[0010]
Next, as shown in FIG. 20B, the back
[0011]
Finally, as shown in FIG. 20C, the
[0012]
With the above method, a conventional camera module using the
[0013]
[Problems to be solved by the invention]
As shown in FIG. 19 described above, for example, in the conventional camera module, the
[0014]
Further, for example, in a conventional camera module, the
[0015]
Furthermore, when the
[0016]
[Means for Solving the Problems]
The present invention has been made in view of the above-described conventional problems. In the semiconductor device according to the present invention, the first conductive layer, the second conductive layer, the first conductive layer, and the second conductive layer are provided. An insulating resin that adheres the conductive layer to the sheet, a first conductive wiring layer formed by etching the first conductive layer, and a second formed by etching the second conductive layer A conductive wiring layer, a semiconductor element fixed on the first conductive wiring layer, and the first conductive wiring layer and the second conductive wiring layer are connected through the insulating resin at desired locations. A multi-layer connecting means, a frame-shaped portion formed of a sealing resin layer provided at least on the first conductive wiring layer so as to surround the semiconductor element, and the semiconductor element fixed on each mounting portion. A transparent plate bonded on the frame-like part so as to be positioned in the hollow part and the second conductive distribution Characterized by comprising an external electrode provided on a desired location of the layer.
[0017]
Furthermore, in the semiconductor device according to the present invention, preferably, a semiconductor module and a chip component are fixed to the first conductive wiring layer around the semiconductor element, and the semiconductor module and the chip component are located in the hermetic hollow portion. It is characterized by doing.
[0018]
Furthermore, the semiconductor device according to the present invention is preferably characterized in that the semiconductor module includes a capacitor, a resistor, a transistor, or a diode.
[0019]
Furthermore, the semiconductor device according to the present invention is preferably characterized in that the insulating resin contains a polyimide resin or an epoxy resin as a main component.
[0020]
Furthermore, the semiconductor device according to the present invention is preferably characterized in that the multilayer connection means is a plating film of a conductive metal.
[0021]
Furthermore, the semiconductor device according to the present invention is preferably characterized in that the semiconductor element is a CCD or a CMOS sensor.
[0022]
Furthermore, the semiconductor device according to the present invention is preferably characterized in that the transparent plate surface is coated with a transparent resin having a filter function for obtaining desired spectral characteristics.
[0023]
In addition, the method for manufacturing a semiconductor device according to the present invention includes a step of preparing an insulating resin sheet in which a first conductive layer and a second conductive layer are bonded with an insulating resin, and the first portion at a desired portion of the insulating resin sheet. Forming a through hole in the conductive layer and the insulating resin, selectively exposing a back surface of the second conductive layer, forming a multi-layer connection means in the through hole, and forming the first conductive layer and the A step of electrically connecting a second conductive layer, a step of etching the first conductive layer into a desired pattern to form a first conductive wiring layer, and at least the insulating resin sheet on the semiconductor element A step of covering with a frame-shaped portion made of a sealing resin layer, a step of fixing a semiconductor element on the first conductive wiring layer, and a step of covering the semiconductor element with the first conductive wiring layer Glue the transparent plate to form an airtight hollow between Etching the second conductive layer into a desired pattern to form a second conductive wiring layer, and forming an external electrode at a desired location of the second conductive wiring layer. It is characterized by that.
[0024]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the frame-like portion is integrally formed in a lattice shape on at least the insulating resin sheet.
[0025]
Furthermore, in the method for manufacturing a semiconductor device according to the present invention, preferably, the semiconductor element is a CCD or a CMOS sensor.
[0026]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that a transparent resin having a filter function for obtaining desired spectral characteristics is coated on the surface of the transparent plate.
[0027]
Furthermore, in the method for manufacturing a semiconductor device according to the present invention, preferably, a semiconductor module and a chip component are fixed to the first conductive wiring layer around the semiconductor element, and the semiconductor module and the chip component are sealed in the airtight hollow. It is located in a part.
[0028]
Furthermore, the semiconductor device manufacturing method according to the present invention is preferably characterized in that the semiconductor module includes a capacitor, a resistor, a transistor, or a diode.
[0029]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the first conductive layer and the second conductive layer are formed of copper foil.
[0030]
Furthermore, in the method of manufacturing a semiconductor device according to the present invention, preferably, the through hole is formed by etching the insulating resin using the first conductive layer as a mask after etching the first conductive layer. Features.
[0031]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the laser etching uses a carbon dioxide laser.
[0032]
Furthermore, in the method of manufacturing a semiconductor device according to the present invention, preferably, the multilayer connection means is formed on the surface of the through hole and the first conductive layer by electroless plating and electroplating of a conductive metal. Features.
[0033]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that a gold or silver plating layer is formed at a desired location of the first conductive wiring layer.
[0034]
Furthermore, the semiconductor device manufacturing method according to the present invention is preferably characterized in that the electrode of the semiconductor element and the gold or silver plating layer are connected by a bonding wire.
[0035]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the external electrodes are formed by applying solder by screen printing of solder and heating and melting.
[0036]
The method for manufacturing a semiconductor device according to the present invention includes a step of preparing an insulating resin sheet in which a surface of a conductive layer is covered with an insulating resin, and forming a through hole in the insulating resin at a desired location of the insulating resin sheet. A step of selectively exposing a back surface of the conductive layer; a step of forming a conductive plating film on the through hole and the surface of the insulating resin; and etching the conductive plating film into a desired pattern to form a first conductive wiring layer. A step of forming, a step of covering at least the insulating resin sheet with a frame-shaped portion made of a sealing resin layer so as to surround the semiconductor element, and a step of fixing the semiconductor element on the first conductive wiring layer. A step of adhering a transparent plate so as to form an airtight hollow portion between the semiconductor element and the first conductive wiring layer; and etching the entire surface of the conductive layer to make a desired pattern after etching. Characterized by comprising a step of forming a second conductive wiring layer is grayed, and forming an external electrode to a desired location of the second conductive wiring layer.
[0037]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the conductive layer and the conductive plating film are formed of copper.
[0038]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the through hole is formed by laser etching the insulating resin.
[0039]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the laser etching uses a carbon dioxide laser.
[0040]
Furthermore, in the method for manufacturing a semiconductor device according to the present invention, preferably, the conductive plating film is formed on the surface of the through hole and the insulating resin by electroless plating and electroplating of a conductive metal. .
[0041]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that a gold or silver plating layer is formed at a desired location of the first conductive wiring layer.
[0042]
Furthermore, the semiconductor device manufacturing method according to the present invention is preferably characterized in that the electrode of the semiconductor element and the gold or silver plating layer are connected by a bonding wire.
[0043]
Furthermore, the method for manufacturing a semiconductor device according to the present invention is preferably characterized in that the external electrodes are formed by applying solder by screen printing of solder and heating and melting.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device and a manufacturing method thereof according to the present invention will be described in detail with reference to FIGS.
[0045]
First, the semiconductor device in this embodiment will be described with reference to FIGS. FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.
[0046]
The
[0047]
As shown in FIG. 1, the semiconductor device according to the present invention comprises a first
[0048]
First, the insulating resin sheet will be described. In FIG. 4, the whole is an insulating
[0049]
That is, the first
[0050]
The insulating
[0051]
The feature of the present invention is that the second
[0052]
The first
[0053]
Therefore, by forming the second
[0054]
Further, since the sealing resin can be cured while maintaining flatness, the back surface of the package can be flattened, and the electrodes formed on the back surface of the insulating
[0055]
The insulating
[0056]
As described above, the insulating
[0057]
The first
[0058]
The second
[0059]
The
[0060]
Each
[0061]
The multilayer connection means 33 connects the first
[0062]
As shown in the figure, the frame-shaped
[0063]
The
[0064]
The
[0065]
A specific semiconductor device of the present invention will be described with reference to FIG. First, the pattern indicated by the solid line is the first
[0066]
With such a structure, even a semiconductor element having 200 or more pads can be extended to a desired second
[0067]
As described in the conventional semiconductor device, in the
[0068]
Therefore, in the present invention, the
[0069]
Further, in the present invention, by applying a transparent resin having a filter function to the entire surface of the
[0070]
In the present invention, the conductive pattern is supported by the frame-shaped
[0071]
Furthermore, in the semiconductor device of the present invention, the first
[0072]
That is, in the present invention, details will be described by a manufacturing method described later, but since a multilayer wiring can be formed, the
[0073]
As described above, in the present embodiment, a case where a CCD or CMOS sensor is used as a semiconductor element has been described. However, there is no particular limitation, and other optical system semiconductor elements such as LEDs, lasers, optical sensors, etc. Can achieve the same effect.
[0074]
Next, with reference to FIGS. 4 to 18, the first embodiment and the second embodiment will be described with respect to the method for manufacturing a semiconductor device in the present embodiment.
[0075]
First embodiment
In the first embodiment of the method for manufacturing a semiconductor device of the present invention, a step of preparing an insulating
[0076]
Further, in the following description, a plurality of assembly blocks (in this case, 4 to 5) are formed on the insulating resin sheet so as to be separated from each other, but mainly one of them is arranged. A semiconductor device is described.
[0077]
The first step of the present invention is to prepare an insulating
[0078]
The surface of the insulating
[0079]
The insulating
[0080]
The feature of the present invention is that the second
[0081]
The first
[0082]
The insulating
[0083]
As described above, the insulating
[0084]
In the second step of the present invention, as shown in FIG. 5, through
[0085]
Only the portion of the first
[0086]
Subsequently, after removing the photoresist, using the first
[0087]
In this step, when the first
[0088]
The third step of the present invention is to form a multi-layer connection means 33 in the through-
[0089]
A plating film which is a multilayer connection means 33 for electrically connecting the second
[0090]
The fourth step of the present invention is to form the first
[0091]
The first
[0092]
Since the first
[0093]
Subsequently, the
[0094]
Further, as shown in FIG. 8, a plating film such as Au or Ag is formed on the
[0095]
In the fifth step of the present invention, as shown in FIG. 9, a frame-shaped
[0096]
In this step, as shown in FIG. 9A, first, the insulating
[0097]
In the method for manufacturing a semiconductor device of the present invention, as shown in the drawing, it is necessary to fill the resin only between the mounting
[0098]
Here, the frame-shaped
[0099]
The sixth step of the present invention is to fix the
[0100]
The
[0101]
Further, each
[0102]
The merit of using the insulating
[0103]
As shown in FIG. 11, the seventh step of the present invention is to prepare a
[0104]
First, as shown in the figure, for example, a
[0105]
Specifically, there are two points in selecting the spectral characteristics of light. The first is a case where the optical semiconductor element itself has sensitivity only to light of a specific wavelength. The second is a case where the semiconductor element of the optical system itself has sensitivity to various wavelengths, but it is desired to select a specific wavelength from light incident from the outside. As described above, in order to share the semiconductor element of the optical system with respect to various kinds of light, it is necessary to select the spectral characteristic of the light by the filter. At this time, a transparent resin having a filter function applied to the
[0106]
Next, when an adhesive is applied to a portion where the
[0107]
The eighth step of the present invention is to form the second
[0108]
The second
[0109]
The ninth step of the present invention is to form an
[0110]
The second
[0111]
Finally, as shown in FIGS. 14 and 15, since many semiconductor devices are formed on the insulating
[0112]
As described above, the
[0113]
Second embodiment
In the second embodiment of the method for manufacturing a semiconductor device of the present invention, a step of preparing an insulating
[0114]
Here, in the first embodiment and the second embodiment, the manufacturing method is different up to the conductive plating layer forming step, but the steps after the first conductive wiring layer forming step are the same. Here, after the first conductive wiring layer forming step, the description is omitted with reference to the first embodiment. In addition, the same reference numerals are used for the same components as those in the first embodiment.
[0115]
Further, in the following description, a plurality of assembly blocks (in this case, 4 to 5) are formed on the insulating resin sheet so as to be separated from each other, but mainly one of them is arranged. A semiconductor device is described.
[0116]
The first step of the present invention is to prepare an insulating
[0117]
The insulating
[0118]
The insulating
[0119]
The feature of the present invention is that the
[0120]
The
[0121]
Therefore, the flatness of the insulating
[0122]
The insulating
[0123]
As described above, the insulating
[0124]
As shown in FIG. 17, the second step of the present invention is to form a through
[0125]
Only the portion of the insulating
[0126]
The third step of the present invention is to form a
[0127]
A
[0128]
Then, a step of forming the first
[0129]
As described above, the
[0130]
【The invention's effect】
In the semiconductor device of the present invention, since the first conductive layer is formed thin, the first conductive wiring layer can be made into a fine pattern and a semiconductor element having 100 or more electrode pads can be incorporated.
[0131]
Furthermore, in the semiconductor device of the present invention, an optical semiconductor element such as a CCD or CMOS sensor is fixed on the first conductive wiring layer. The periphery of the mounting portion made of a conductive pattern or the like is surrounded by a frame-like portion made of an insulating resin, and the frame-like portion is covered with a glass plate to realize a hollow structure semiconductor device. Therefore, an air layer can be present between the semiconductor element and the glass plate, and in particular, it has an effect when a microlens is formed on the surface of the semiconductor element and a transparent resin cannot be molded on the surface, Furthermore, the light condensing property of the semiconductor element can be improved.
[0132]
Furthermore, in the semiconductor device of the present invention, a transparent resin having a filter function for obtaining a desired spectral characteristic of light is applied to the entire surface of the glass plate for realizing the hollow structure. Thus, by changing the transparent resin in accordance with the characteristics of the optical semiconductor element built in the semiconductor device, it is possible to cope with various optical semiconductor elements arranged in the hollow structure.
[0133]
In the method for manufacturing a semiconductor device of the present invention, an insulating resin sheet having first and second conductive layers formed on both surfaces of an insulating resin is used, and after forming a conductive pattern, a frame-like portion is formed of an insulating resin, A semiconductor element is fixed and a glass plate is bonded to each aggregate block. At this time, the conductive wiring portion is used as an integrated support substrate during the above-described steps, and the conductive patterns are made independent in the subsequent etching step. As a result, a multilayer wiring structure can be realized, and a semiconductor device in which peripheral parts can also be built in the hollow structure can be realized.
[0134]
Furthermore, in the method for manufacturing a semiconductor device of the present invention, since the through-hole formed in the insulating resin is formed by a carbon dioxide laser, the multilayer connection means can be plated immediately thereafter, and the process becomes extremely simple. If copper plating is used as the multilayer connection means, the same material as that of the copper first conductive film and the second conductive film is obtained, and the subsequent process is simplified.
[0135]
Furthermore, in the method for manufacturing a semiconductor device according to the present invention, the multilayer connection means can be realized by a plating film, so that the multilayer connection means can be formed without a mask before the first conductive wiring layer is formed. Since the patterning can be performed at the same time as forming the multi-layer connection means, it is very easy to form the multilayer connection means.
[0136]
Furthermore, in the method for manufacturing a semiconductor device of the present invention, a transparent resin capable of obtaining a desired spectral characteristic of light is applied to the entire surface of the glass plate realizing a hollow structure. As a result, it is possible to cope with various semiconductor elements depending on the intended use, and thus it is a method for manufacturing a semiconductor device with excellent versatility.
[Brief description of the drawings]
FIG. 1 illustrates a semiconductor device of the present invention.
FIG. 2 illustrates a semiconductor device of the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 7 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 8 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 9 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 10 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 11 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 12 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 13 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 14 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 15 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 16 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 17 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 18 is a diagram illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 19 illustrates a conventional semiconductor device.
FIG. 20 illustrates a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
22 Insulating resin sheet
23 Insulating resin
24 First conductive layer
25 Second conductive layer
26 First conductive wiring layer
27 Second conductive wiring layer
28 Semiconductor elements
29 Overcoat resin
30 electrode pads
31 Bonding pads
32 Bonding wire
35 Frame-shaped part
36 glass plate
37 Overcoat resin
38 External electrode
39 Through hole
51 Conductive plating layer
Claims (26)
前記第1の導電層および前記絶縁樹脂シートに貫通孔を形成し、前記第2の導電層の裏面を選択的に露出する工程と、
前記貫通孔に多層接続手段を形成し、前記第1の導電層と前記第2の導電層を電気的に接続する工程と、
前記第1の導電層をパターニングして第1の導電配線層を形成する工程と、
少なくとも前記第1の導電配線層と電気的に接続された半導体素子を囲むように封止樹脂層から成る枠状部でトランスファーモールドにより被覆する工程と、
前記半導体素子を覆い前記第1の導電配線層との間に中空部を形成するように透明板を接着する工程と、
前記第2の導電層をパターニングして第2の導電配線層を形成する工程と、
前記第2の導電配線層に外部電極を形成する工程とを具備し、
前記第1の導電配線層は、前記第2の導電配線層よりもファインパターン化されていることを特徴とする半導体装置の製造方法。Preparing an insulating resin sheet in which a first conductive layer and a second conductive layer thicker than the first conductive layer are bonded with an insulating resin;
Forming a through hole in the first conductive layer and the insulating resin sheet, and selectively exposing a back surface of the second conductive layer;
Forming a multi-layer connection means in the through hole, and electrically connecting the first conductive layer and the second conductive layer;
Patterning the first conductive layer to form a first conductive wiring layer;
Covering with a transfer mold with a frame-shaped portion made of a sealing resin layer so as to surround at least the semiconductor element electrically connected to the first conductive wiring layer;
Adhering a transparent plate so as to cover the semiconductor element and form a hollow portion with the first conductive wiring layer;
Patterning the second conductive layer to form a second conductive wiring layer;
Forming an external electrode on the second conductive wiring layer,
The method for manufacturing a semiconductor device, wherein the first conductive wiring layer is finer patterned than the second conductive wiring layer.
前記絶縁樹脂シ−トに貫通孔を形成し、前記導電層の裏面を選択的に露出する工程と、
前記貫通孔および前記絶縁樹脂表面に前記導電層よりも薄い導電メッキ膜をする工程と、
前記導電メッキ膜をパターニングして第1の導電配線層を形成する工程と、
少なくとも前記第1の導電配線層と電気的に接続された半導体素子を囲むように封止樹脂層から成る枠状部でトランスファーモールドにより被覆する工程と、
前記半導体素子を覆い前記第1の導電配線層との間に中空部を形成するように透明板を接着する工程と、
前記導電層全面をエッチングして薄くした後にパターニングして第2の導電配線層を形成する工程と、
前記第2の導電配線層に外部電極を形成する工程とを具備し、
前記第1の導電配線層は、前記第2の導電配線層よりもファインパターン化されていることを特徴とする半導体装置の製造方法。Preparing an insulating resin sheet in which the surface of the conductive layer is coated with an insulating resin;
Forming a through hole in the insulating resin sheet and selectively exposing the back surface of the conductive layer;
Forming a conductive plating film thinner than the conductive layer on the through-hole and the insulating resin surface;
Patterning the conductive plating film to form a first conductive wiring layer;
Covering with a transfer mold with a frame-shaped portion made of a sealing resin layer so as to surround at least the semiconductor element electrically connected to the first conductive wiring layer;
Adhering a transparent plate so as to cover the semiconductor element and form a hollow portion with the first conductive wiring layer;
Forming a second conductive wiring layer by patterning after etching and thinning the entire surface of the conductive layer;
Forming an external electrode on the second conductive wiring layer,
The method for manufacturing a semiconductor device, wherein the first conductive wiring layer is finer patterned than the second conductive wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343083A JP4020624B2 (en) | 2001-11-08 | 2001-11-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001343083A JP4020624B2 (en) | 2001-11-08 | 2001-11-08 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142616A JP2003142616A (en) | 2003-05-16 |
| JP4020624B2 true JP4020624B2 (en) | 2007-12-12 |
Family
ID=19156834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001343083A Expired - Lifetime JP4020624B2 (en) | 2001-11-08 | 2001-11-08 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020624B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539234B1 (en) * | 2003-06-11 | 2005-12-27 | 삼성전자주식회사 | A CMOS type image sensor module having transparent polymeric encapsulation material |
| JP2005018594A (en) | 2003-06-27 | 2005-01-20 | Canon Inc | Fingerprint input device, manufacturing method thereof, and personal authentication system |
| JP4315833B2 (en) * | 2004-02-18 | 2009-08-19 | 三洋電機株式会社 | Circuit equipment |
| JP4592386B2 (en) * | 2004-10-28 | 2010-12-01 | 三井化学株式会社 | Manufacturing method of resin hollow package |
| KR100722635B1 (en) * | 2005-09-27 | 2007-05-28 | 삼성전기주식회사 | Semiconductor package substrate having different thickness of circuit layer between wire bonding pad surface and ball pad surface, and method for manufacturing same |
| KR100885505B1 (en) | 2007-09-28 | 2009-02-26 | 삼성전기주식회사 | Camera module and its manufacturing method |
| JP5431232B2 (en) * | 2010-03-31 | 2014-03-05 | 三洋電機株式会社 | Semiconductor device |
| CN101789414B (en) * | 2010-02-26 | 2011-08-17 | 苏州晶方半导体科技股份有限公司 | Ultrathin semiconductor chip packaging structure and manufacturing process thereof |
| KR20150055671A (en) | 2013-11-13 | 2015-05-22 | 삼성전자주식회사 | Image Sensor Package |
| KR101650016B1 (en) * | 2014-06-17 | 2016-08-23 | (주)테크니콤 | Image sensor pcb manufacturing method for horizontal wire bonding and the image sensor pcb thereof |
| JP7218126B2 (en) * | 2018-08-30 | 2023-02-06 | キヤノン株式会社 | Units, modules and devices with circuit boards |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61176793A (en) * | 1985-01-29 | 1986-08-08 | 株式会社竹中工務店 | Method of transporting fluid of different kind and transportinstrument |
| JPH08100122A (en) * | 1994-08-02 | 1996-04-16 | Mitsui Toatsu Chem Inc | Polyimide resin composition for optical filter |
| JP3278302B2 (en) * | 1994-09-28 | 2002-04-30 | 新光電気工業株式会社 | Method for manufacturing double-sided wiring type film carrier |
| JPH1084509A (en) * | 1996-09-06 | 1998-03-31 | Matsushita Electron Corp | Imaging device and method of manufacturing the same |
| JP3932665B2 (en) * | 1998-04-07 | 2007-06-20 | 富士電機デバイステクノロジー株式会社 | Semiconductor device |
| JPH11307678A (en) * | 1998-04-16 | 1999-11-05 | Sony Corp | Interposer |
| JP3362219B2 (en) * | 1999-04-15 | 2003-01-07 | サンユレック株式会社 | Manufacturing method of hermetically sealed package |
| JP2001053116A (en) * | 1999-08-10 | 2001-02-23 | Hitachi Cable Ltd | Two-layer wiring TAB tape and manufacturing method thereof |
| JP2001085655A (en) * | 1999-09-14 | 2001-03-30 | Fuji Photo Film Co Ltd | Solid-state imaging device and manufacturing method therefor |
| JP2001298125A (en) * | 2000-04-14 | 2001-10-26 | Cmk Corp | Chip scale package |
-
2001
- 2001-11-08 JP JP2001343083A patent/JP4020624B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142616A (en) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639738B1 (en) | Manufacturing method of circuit device | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7534656B2 (en) | Image sensor device and method of manufacturing the same | |
| TWI248143B (en) | Semiconductor package and method of fabricating the same | |
| JP4542768B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US20090050994A1 (en) | Method of manufacturing semiconductor device with electrode for external connection and semiconductor device obtained by means of said method | |
| US7378645B2 (en) | Optical sensor module with semiconductor device for drive | |
| US20090059055A1 (en) | Optical device and method for fabricating the same | |
| US8017418B2 (en) | Semiconductor image sensor and method for fabricating the same | |
| JP2008228308A (en) | Image sensor module having built-in package cavity and method thereof | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP4020624B2 (en) | Manufacturing method of semiconductor device | |
| US20040198050A1 (en) | Method for fabricating a circuit device | |
| JP2003078077A (en) | The camera module | |
| JP2003110945A (en) | Camera module | |
| JP2003037344A (en) | Circuit device and method of manufacturing the same | |
| JP4020618B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20030069321A (en) | Fabrication and assembly method of image sensor using by flip chip packaging process | |
| JP4089629B2 (en) | Optical sensor module | |
| JP2003078122A (en) | The camera module | |
| JP2003110892A (en) | The camera module | |
| JP4698080B2 (en) | Circuit device manufacturing method | |
| JP4803931B2 (en) | Circuit module | |
| TWI839931B (en) | Package structure embedded with sensor chip and manufacturing method thereof | |
| JP4179174B2 (en) | Imaging device, manufacturing method thereof, and mounting structure thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |