JP4024503B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4024503B2 JP4024503B2 JP2001285254A JP2001285254A JP4024503B2 JP 4024503 B2 JP4024503 B2 JP 4024503B2 JP 2001285254 A JP2001285254 A JP 2001285254A JP 2001285254 A JP2001285254 A JP 2001285254A JP 4024503 B2 JP4024503 B2 JP 4024503B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type semiconductor
- semiconductor region
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
- H10D62/153—Impurity concentrations or distributions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
- H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、電力制御などに用いられるトレンチゲート型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）などに適用して好適な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電力制御用の半導体装置として、パワーＭＯＳＦＥＴ（Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのＭＯＳ型トランジスタが用いられている。これらの半導体装置は、スイッチングオペレーション時の導通損失を低減する必要があり、また同時に低容量特性も要求される。
【０００３】
これらの要求に応えるものとして、「トレンチゲート構造」がある。
【０００４】
図１０は、トレンチゲート構造のパワーＭＯＳＦＥＴの要部断面構造を表す模式図である。
【０００５】
すなわち、同図に表したＭＯＳＦＥＴは、ｎ＋型半導体基板１０１の上に、ｎ−型エピタキシャル半導体層２、ｐ型ベース領域１０３、ｎ＋型ソース領域１０４がこの順に形成された構造を有する。そして、これら積層構造に対して垂直方向に形成されたトレンチＴの内壁面にゲート絶縁膜１０７が設けられ、さらにトレンチを埋め込むようにゲート電極（ポリシリコン）１０６が設けられている。また、ソース領域１０４は、トレンチ間で選択的に除去され、その底部のベース領域１０３の表面側には追加ｐ＋型領域１０５が選択的に形成されている。
【０００６】
ゲート電極１０６及びゲート絶縁膜１０７の上には、これらを覆うように層間絶縁膜１０８が設けられ、一方、ソース領域１０４の露出部にはこれに接触するようにソース電極１０９が設けられている。また、基板１０１の裏面側には、ドレイン電極１１０が設けられている。
【０００７】
なお、図１０は、ひとつのトレンチに対応するセル部分を表したが、通常はこのようなトレンチを有するセルが素子内に複数配列されている場合が多い。
【０００８】
さて、このようなトレンチゲート型の構造においては、素子を微細化してトレンチゲートをたくさん設けるほど合計のチャネル幅が増大してオン抵抗を下げることができる。
【０００９】
素子の微細化によるオン抵抗の低減が進められるのは、以下に説明する背景による。すなわち、一般にトランジスタのオン抵抗の成分としては、高濃度基板の抵抗、エピタキシャル層の抵抗、チャンネル抵抗、ソース抵抗、コンタクト抵抗などを挙げることができる。特に、１００Ｖ以下の低耐圧系ＭＯＳＦＥＴでは、オン抵抗の成分のうち、チャンネル部の抵抗が大きな割合を占めている。チャンネル部の抵抗が占める割合は、例えば、耐圧１００Ｖ系ＭＯＳＦＥＴでは約２０％、３０Ｖ系では約６０％にもなる。したがって、セル部を微細化してチャンネル密度を増やすことはオン抵抗低減に非常に効果的である。
【００１０】
そこで、セルピッチを縮小して微細化することにより、デバイスのオン抵抗、すなわち導電損失を下げる工夫がされている。
【００１１】
一方、低容量特性を得るためには、ｐ型ベース領域３の深さとトレンチゲートの深さを浅くし、素子容量を減少させる工夫がされている。
【００１２】
【発明が解決しようとする課題】
しかしながら、トレンチゲート構造の長所である高集積化は、オン抵抗に関しては最大の利点となるが、「アバランシェ耐量」という素子破壊耐量にとっては短所となるという問題があった。
【００１３】
ここで、「アバランシェ破壊」について簡単に説明すると以下の如くである。
【００１４】
すなわち、図１０に例示したようなＭＯＳＦＥＴをターンオフ動作させるときは、ゲートＧ・ソースＳ間を短絡させてゲートＧ・ソースＳ電圧ＶＧＳを０Ｖとする。このとき、ＶＧＳがしきい電圧以下になると、チャネルが消滅する。電流経路が遮断されたため、ドレイン電流ＩＤは０Ａになるが、この電流変化により、インダクタンスを持つ負荷が逆起電力を発生し、これがドレインＤに印加される。この印加された起電力が、ｎ−型エピタキシャル層１０２とｐ型ベース領域１０３とにより構成されるダイオードを逆バイアス状態とし、ブレイクダウンを引き起こす。
【００１５】
一方、ＭＯＳＦＥＴには、ｎ型ソース領域１０４、ｐ型ベース領域１０３、ｎ型エピタキシャル層１０２によって、寄生的にｎｐｎ型のバイポーラ・トランジスタが構成されている。このバイポーラ・トランジスタのベースとなるｐ型領域１０３には、寄生抵抗ＲＢが生じている。上述したターンオフ時にブレイクダウンした電流は、ｎ型半導体基板１０１とｎ型エピタキシャル層１０２とｐ型ベース領域１０３に流れ込み、バイポーラ・トランジスタがオン動作する。ベース抵抗が大きいと、ベース・エミッタ間の順バイアスが大きくなる。このバイポーラ動作の起きているセルでは熱発生による電子正孔対が生成され、これがさらに熱を発生させるといった循環作用により、そのセルでは電流が集中し破壊が起こる。これが、いわゆる「アバランシェ破壊」である。
【００１６】
近年、スイッチング電源やＤＣ−ＤＣコンバータ用途など、ＭＯＳＦＥＴには高速動作、高周波動作の要求が高まりつつある。この要求に対して、高速・高周波動作時に生ずるパルス幅の狭いサージ電圧に対し、素子が破壊しないこと、すなわちアバランシェ破壊の高耐量化が望まれる。
【００１７】
さて、このような「アバランシェ破壊」を解決する従来技術として、図１０に表したようにベース領域１０３の一部分のベース濃度を高濃度化した追加ｐ＋型領域１０５を設け、寄生トランジスタ（ｎチャネルならｎｐｎ型）のベース抵抗を低減して動作を抑制する、「トレンチコンタクト技術」がある。
【００１８】
しかしながら、従来の解決方法では、トレンチコンタクト部ＴＣにおいて、ソース領域１０４とソース電極１０９との接触部で、加工のバラツキによりオーミック不良が発生し易く、オン抵抗特性のバラツキが増加する問題が生じていた。
【００１９】
また一方、アバランシェ破壊を防ぐためには、ソース領域１０４の濃度を下げることにより寄生トランジスタのバイポーラ動作を抑制するという方策も有効である。
【００２０】
しかし、ソース領域１０４の濃度を下げると、ソース電極１０９とのオーミックコンタクトがさらに形成しにくくなり、オン抵抗が上昇するという問題があった。
【００２１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、トレンチコンタクト技術を採用したトレンチゲート型ＭＯＳＦＥＴなどの半導体装置において、アバランシェ耐量を改善すると同時にオン抵抗を低減した半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられた絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、前記第１導電型の半導体領域に接続された電極と、を備え、前記第１導電型の半導体領域は、前記電極との接続部において第１導電型の不純物の濃度が高い高濃度領域を有し、前記高濃度領域は、前記絶縁層及び前記第２導電型の半導体領域から離間して設けられたことを特徴とする。
【００２３】
ここで、第１導電型の半導体領域が有する「第１導電型の不純物の濃度が高い高濃度領域」とは、電極との間でオーミックコンタクトが形成される不純物濃度を有する領域をいう。
【００２４】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００２５】
ここで、前記高濃度領域は、前記絶縁層及び前記第２導電型の半導体領域から離間して設けられたものとすれば、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐことができる。
【００２６】
または、本発明の第２の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられた絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、前記第１導電型の半導体領域に接続された電極と、を備え、前記第１導電型の半導体領域は、前記絶縁層との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有し、前記第１導電型の半導体領域は、前記第２導電型の半導体領域との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有することを特徴とする。
【００２７】
上記構成によっても、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００２８】
ここで、前記第１導電型の半導体領域は、前記第２導電型の半導体領域との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有するものとすれば、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐことができる。
【００２９】
また、前記電極は、前記第２導電型の半導体領域にも接続され、前記第２導電型の半導体領域のうちの前記電極との接続部には、第２導電型の不純物の濃度が高い高濃度領域が設けられたものとすれば、第２導電型の半導体領域に対しても低い接触抵抗が得られ、オン抵抗をさらに下げることができる。
【００３０】
または、本発明の第３の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型のベース領域と、前記ベース領域の上に選択的に設けられた第１導電型のソース領域と、前記ソース領域から前記ベース領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられたゲート絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填するゲート電極と、前記ソース領域に接続されたソース電極と、を備え、
前記ソース領域は、前記ゲート絶縁層と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高く、且つ前記ベース領域と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高いことを特徴とする。
【００３１】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができ、同時に、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐこともできる。
【００３３】
一方、本発明の半導体装置の製造方法は、第１導電型の半導体層と、第２導電型の半導体領域と、第１導電型の半導体領域と、がこの順に積層された積層体を形成する工程と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に達するトレンチを形成する工程と、前記トレンチの内壁面に絶縁層を形成する工程と、前記トレンチの前記絶縁層の内側を導電体で埋め込む工程と、前記第１導電型の半導体領域のうちで前記トレンチから離間した表面部分に第１導電型の不純物を導入することより、前記第２導電型の半導体領域には達しない高濃度領域を形成する工程と、前記高濃度領域の一部をエッチング除去して前記第２導電型の半導体領域を露出させる工程と、前記高濃度領域及び前記露出された第２導電型の半導体領域に電極を接続する工程と、を備えたことを特徴とする。
【００３４】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００３５】
ここで、前記露出された第２導電型の半導体領域の表面に第２導電型の不純物を導入する工程をさらに備えたものとすれば、オン抵抗をさらに下げることが可能となる。
【００３６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
【００３７】
図１は、本発明の実施の形態にかかる半導体装置の要部断面構造を表す模式図である。すなわち、同図は、トレンチゲート型のｎチャンネル型ＭＯＳＦＥＴを表す。
【００３８】
本実施形態のＭＯＳＦＥＴは、従来型ＭＯＳＦＥＴと比べると、ｎ＋型ソース領域４のうちのソース電極９との接触部に、高濃度のｎ＋＋型ソース領域４ａが設けられたことをひとつの特徴とする。
【００３９】
図１のＭＯＳＦＥＴの全体構造について説明すると、以下の如くである。すなわち、ｎ＋型半導体基板１の上には、ｎ−型エピタキシャル半導体層２、ｐ型ベース領域３、ｎ＋型ソース領域４がこの順に形成されている。そして、これら積層構造に対して垂直方向に形成されたトレンチの内壁面にゲート絶縁膜７が設けられ、さらにトレンチを埋め込むようにゲート電極６が設けられている。また、ソース領域４は、トレンチ間で選択的に除去され、その角部にｎ＋＋型ソース領域４ａが設けられるとともに、この部分のベース領域３の表面側には追加ｐ＋型領域５が選択的に形成されている。
【００４０】
ゲート電極６及びゲート絶縁膜７の上には、これらを覆うように層間絶縁膜８が設けられ、一方、ｎ＋＋型ソース領域４ａと追加ｐ＋型領域５に接触するようにソース電極９が設けられている。また、基板１の裏面側には、ドレイン電極１０が設けられている。
【００４１】
以上説明した構成において、ｎ＋型ソース領域４の一部を高濃度のｎ＋＋型ソース領域４ａとすることにより、アバランシェ破壊を抑制しつつ、素子のオン抵抗を効果的に下げることができる。
【００４２】
特に、図１０に例示した従来の構造と比較した場合、従来の構造におけるソース領域１０４の濃度は、例えば、１．３×１０１９ｃｍ−３程度であった。この濃度は、アバランシェ破壊とオン抵抗とのトレード・オフにより決定されるオプティマムな値であり、これよりも濃度を下げるとオン抵抗が不十分で、これよりも濃度を上げるとアバランシェ耐圧が不十分となる。
【００４３】
これに対して、本発明の構造においては、ソース領域４の濃度を、例えば５×１０１８ｃｍ−３あるいそれ以下にまで下げることができ、同時に、ｎ＋＋型ソース領域４ａの濃度を、例えば５×１０１９ｃｍ−３あるいはそれ以上に上げることが可能である。その結果、ソース領域４の濃度を下げることにより、従来よりもアバランシェ耐圧を改善し、同時に、高い濃度のｎ＋＋型ソース領域４ａを設けることにより、従来よりもオン抵抗を下げることができる。
【００４４】
また一方、本発明においては、高濃度のｎ＋＋型ソース領域４ａをｐ型ベース領域３とは接合させず、ソース領域４がそれらの間に設けた点も特徴のひとつである。
【００４５】
つまり、高濃度のｎ＋＋型ソース領域４ａとベース領域３とが接合すると、濃度勾配の急峻なｐｎ接合が形成され、寄生バイポーラ動作に際してアバランシェ現象が生じやすくなる。これに対して、図１に表したように、ｎ＋＋型ソース領域４ａをベース領域３から離して形成すれば、ソース・ベース間のｐｎ接合の急峻性を上げる心配はない。
【００４６】
本発明者の試作検討の一例によれば、例えば、ｎ＋型ソース領域４の層厚Ｔ１を０．３μｍとした場合には、ｎ＋＋型ソース領域４ａの層厚Ｔ２を０．１μｍ乃至０．１５μｍ程度とした時に良好な特性が得られた。
【００４７】
以下、図１の半導体装置について、その製造方法を参照しつつさらに詳細に説明する。
【００４８】
図２乃至図６は、本発明の半導体装置の要部製造工程を表す工程断面図である。
【００４９】
まず、図２（ａ）に表したように、例えば１０２０ｃｍ−３程度の不純物濃度を有するｎ＋型シリコンの半導体基板１の主面上に、気相成長により１０１６ｃｍ−３程度の不純物濃度のｎ−型のエピタキシャル層２を積層する。
【００５０】
次に、図２（ｂ）に表したように、ベース領域３を形成する。具体的には、ｎ−型エピタキシャル層２の表面に酸化膜３０を形成し、イオン注入法を用いてｎ−型エピタキシャル層２の表面にｐ型の不純物、例えばボロン（Ｂ）を打ち込み拡散させてｐ型ベース領域３を形成する。
【００５１】
次に、図２（ｃ）に表したように、酸化膜３０を除去し、ｐ型ベース領域３の表面にイオン注入法を用いて、ｎ型の不純物、例えば砒素（Ａｓ）を例えば２×１０１５ｃｍ−２のドーズ量で打ち込み拡散させて５×１０１８ｃｍ−３程度の不純物濃度を有するｎ＋型ソース領域４を形成する。ちなみに、図１０に例示したような従来の構造の場合、この工程における砒素のドーズ量は例えば５×１０１５ｃｍ−２であり、形成されるソース領域１０４の濃度は、１．４×１０１９ｃｍ−３程度もあった。後に図７を参照しつつ詳述するように、従来のソース領域１０４の濃度は、アバランシェ耐圧を低下させるとともに、ソース電極１０９とのオーミックコンタクトを得るには不十分な値であった。
【００５２】
次に、図３（ａ）に表したように、ＰＥＰ（Photo-Engraving Process）技術を用いてｎ＋型ソース領域４の表面にレジストマスク３２を設け、例えばＲＩＥ（Reactive Ion Etching）法により、ｎ−型エピタキシャル層２に達するまでドライエッチングを行いゲートトレンチ領域にトレンチＴを形成する。
【００５３】
次に、図３（ｂ）に表したように、ＰＥＰ技術によりパターニングされたレジストマスク３２を除去し、ｎ−型エピタキシャル層２からｎ＋型ソース領域４に至るトレンチＴの内壁面及びその周囲の表面に、絶縁ゲート酸化膜７を形成する。
【００５４】
次に、図３（ｃ）に表したように、ｎ型の不純物が高濃度にドープされたポリシリコンをゲートトレンチＴの溝が十分に埋まるまで堆積させてゲート電極６を形成する。
【００５５】
次に、図４（ａ）に表したように、ウェーハの表面に堆積されたポリシリコンをＲＩＥ等によりエッチングし、ゲートトレンチＴの内部のみにゲート電極６としてのポリシリコンが埋められた状態にする。このとき、ポリシリコンのエッチングはｐ型ベース領域３にまで達してはいけない。
【００５６】
次に、図４（ｂ）に表したように、ＰＥＰ技術を用いてレジストマスク３４を形成し、このレジストマスク３４によりゲート酸化膜７をエッチング除去して、ｎ＋型ソース領域４の表面に高濃度のｎ＋＋型ソース領域４ａとなる領域を開口する。そして、この開口部に、イオン注入法を用いて高濃度のｎ型不純物、例えば砒素（Ａｓ）を打ち込み、拡散させて、ｎ＋＋型ソース領域４ａを形成する。ここで、例えば、砒素を１×１０１５ｃｍ−２のドーズ量で注入することにより、ｎ＋＋型ソース領域４ａの濃度を５．５×１０１９ｃｍ−３まで上げることが可能である。
【００５７】
次に、図４（ｃ）に表したように、レジストマスク３４を除去し、ＣＶＤ（Chemical Vapor Deposition）法などの方法によりウェーハ全面に絶縁層間膜８を堆積する。層間絶縁膜８を形成する。
【００５８】
次に、図５（ａ）に表したように、ＰＥＰ技術を用いて絶縁層間膜８の表面にｐ＋型のソース電極コンタクト部となる領域を開口したレジストマスク３６を形成し、絶縁層間膜８をエッチングしてｎ＋＋型ソース領域４ａを露出させる。
【００５９】
次に、図５（ｂ）に表したように、レジストマスク３６を除去し、例えばＲＩＥ法により、ｐ型ベース領域３に達するまでドライエッチングを行う。なおここで、エッチングはｐ型ベース領域３の内部に達するまで行ってもよいが、ｎ＋＋型ソース領域４ａとｎ＋型ソース領域４をエッチングしてｐ型ベース領域３の表面でエッチングを停止してもよい。
【００６０】
次に、図５（ｃ）に表したように、イオン注入法を用いて高濃度のｐ型不純物、例えばＢＦ２を打ち込み、拡散させてｐ＋型追加領域５を形成する。
【００６１】
そして、図６に表したように、ソース電極コンタクト部となる領域を開口したレジストマスク３８をＰＥＰ技術を用いて形成する。さらに、絶縁層間膜８をエッチングしてｎ＋＋型ソース領域４ａの表面を露出させる。しかる後に、ソース電極９を堆積形成してソースコンタクトを形成する。また、基板１の裏面側には、ドレイン電極を形成する。
【００６２】
図７は、このようにして得られた本発明のＭＯＳＦＥＴのソース領域の濃度分布を表すプロファイル図である。すなわち、同図は、図１におけるＡ−Ａ’線上でのｎ型不純物の濃度分布を表す。また、同図には、比較例として、図１０に例示したＭＯＳＦＥＴのソース領域１０４の濃度プロファイルも点線で併記した。
【００６３】
まず、従来のソース濃度をみると、概ね１．４×１０１９ｃｍ−３で一定である。一方、ソース領域とソース電極とがオーミックコンタクトを形成するために必要な濃度は、およそ３×１０１９ｃｍ−３である。すなわち、従来の構造の場合、ソース領域１０４の濃度はオーミックコンタクトを得るためには不十分な濃度であった。
【００６４】
これに対して、本発明の場合は、ｎ＋型ソース領域４の濃度は概ね５×１０１８ｃｍ−３とかなり低く、これに対して、ｎ＋＋型ソース領域４ａの濃度は概ね５．５×１０１９ｃｍ−３と非常に高い。つまり、ｎ＋型ソース領域４は、従来のソース領域１０４よりも濃度を下げることにより、アバランシェ耐圧を改善することができる。また同時に、ｎ＋＋型ソース領域４ａの濃度を約５．５×１０１９ｃｍ−３まで上げることにより、ソース電極９とのオーミックコンタクトを確実に得ることができ、素子のオン抵抗を顕著に下げ、且つ安定させることができる。
【００６５】
本発明者は、図１及び図１０に表した構造のＭＯＳＦＥＴを試作し、それぞれから２０個を無作為に抽出してアバランシェ耐量を統計的に測定した。
【００６６】
図８は、本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。ここで、同図の横軸は素子の個数、縦軸はアバランシェ耐量をそれぞれ表す。また、これらの測定条件は、ロードインダクタンスＬ＝１ｍＨ、ＶＤＤ＝２４Ｖ、ＶＧＳ＝＋１５Ｖ／０Ｖ、Ｒｇ＝２５Ωとした。
【００６７】
図８（ａ）に表したように、従来の素子の場合、アバランシェ耐量にかなりのバラツキがあり、その半数すなわち１０個の素子は、規格値の下限である１４．２Ａを下回った。
【００６８】
これに対して、図８（ｂ）に表したように、本発明の素子は、アバランシェ耐量のバラツキが極めて小さく、２０個全ての素子が規格値の下限である１４．２Ａを大きく上回ると同時に、その平均値は２０Ａ以上と、極めて優れたアバランシェ耐量が得られた。
【００６９】
また、図８に一例を例示したような試作評価の結果から、アバランシェ耐量を十分に確保するためには、ｎ＋型ソース領域４の濃度は５．５×１０１８ｃｍ−３以下であることが望ましいことが分かった。
【００７０】
次に、本発明者は、図１及び図１０に表した構造のＭＯＳＦＥＴについて、それぞれから２０個を無作為に抽出してオン抵抗を統計的に測定した。
【００７１】
図９は、本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。ここで、同図の横軸は素子の個数、縦軸はオン抵抗値をそれぞれ表す。また、これらの測定条件は、ＶＧＳ＝４．５Ｖ、ＩＤＳ＝１３Ａとした。
【００７２】
図８（ａ）に表したように、従来の素子の場合、２０個全ての素子がオン抵抗の規格値上限である１５ｍΩを下回ったが、その平均値は１２．６ｍΩであった。
【００７３】
これに対して、図８（ｂ）に表したように、本発明の素子も、２０個全ての素子が規格値下限を下回るとともに、その平均値は１０．７ｍΩであり、従来例よりもかなり下げることができた。
【００７４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００７５】
例えば、上述した特徴点以外のＦＥＴの各要素の形状、寸法、材質、導電型、不純物については、当業者が適宜設計変更したものも本発明の範囲に包含される。
【００７６】
またさらに、本発明は、パワーＭＯＳＦＥＴは限定されず、トレンチゲート型のスイッチング素子などに広く適用可能で同様の作用効果が得られる点で本発明の範囲に包含される。
【００７７】
【発明の効果】
以上詳述したように、トレンチゲート型ＭＯＳＦＥＴにおいて、従来はオン抵抗、容量特性を改善するためにベース深さ、トレンチの深さを浅くし短チャネル化してきた。しかし、アバランシェ耐量を満足するためにはソース領域の濃度を下げなくてはならないという問題点がある。しかし、ソース濃度を下げることは、ソース電極とソース領域とのコンタクト部の抵抗が上昇（オーミック不良）し、オン抵抗が増加するという問題を併発する。この問題点を解決するために、本発明ではソース電極とソース領域とのコンタクト部の抵抗を低減するようにコンタクト部のソース領域を選択的に高濃度化し、コンタクト抵抗を下げ、オン抵抗を積極的に下げると同時に、ソース領域のその他の部分の濃度は逆に下げることによりアバランシェ耐量を改善できる。
【００７８】
すなわち、本発明によれば、トレンチゲート型ＭＯＳＦＥＴの特性で必須といわれているオン抵抗とバランシェ耐量の特性をいずれも積極的に改善することができる点で産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の要部断面構造を表す模式図である。
【図２】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図３】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図４】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図５】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図６】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図７】本発明のＭＯＳＦＥＴのソース領域の濃度分布を表すプロファイル図である。
【図８】本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。
【図９】本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。
【図１０】トレンチゲート構造のパワーＭＯＳＦＥＴの要部断面構造を表す模式図である。
【符号の説明】
１ 高濃度半導体基板
２ エピタキシャル層
３ ベース領域
４ ｎ＋型ソース領域
４ａ ｎ＋＋型ソース領域
５ 追加ｐ＋型領域（ｎチャネルＭＯＳＦＥＴの場合。Ｐチャネル型ではｎ＋領域となる。）
６ トレンチゲート内のポリシリコン電極
７ ゲート絶縁膜
８ 層間絶縁膜
９ ソースメタル電極
１０ ドレイン電極
３０ 酸化膜
３２、３４、３６、３８ レジストマスク
１０１ 高濃度半導体基板
１０２ エピタキシャル層
１０３ ベース領域
１０４ ｎ＋型ソース領域
１０５ 追加ｐ＋型領域
１０６ トレンチゲート内のポリシリコン電極
１０７ ゲート絶縁膜
１０８ 層間絶縁膜
１０９ ソースメタル電極
１１０ ドレイン電極
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、電力制御などに用いられるトレンチゲート型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）などに適用して好適な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電力制御用の半導体装置として、パワーＭＯＳＦＥＴ（Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのＭＯＳ型トランジスタが用いられている。これらの半導体装置は、スイッチングオペレーション時の導通損失を低減する必要があり、また同時に低容量特性も要求される。
【０００３】
これらの要求に応えるものとして、「トレンチゲート構造」がある。
【０００４】
図１０は、トレンチゲート構造のパワーＭＯＳＦＥＴの要部断面構造を表す模式図である。
【０００５】
すなわち、同図に表したＭＯＳＦＥＴは、ｎ＋型半導体基板１０１の上に、ｎ−型エピタキシャル半導体層２、ｐ型ベース領域１０３、ｎ＋型ソース領域１０４がこの順に形成された構造を有する。そして、これら積層構造に対して垂直方向に形成されたトレンチＴの内壁面にゲート絶縁膜１０７が設けられ、さらにトレンチを埋め込むようにゲート電極（ポリシリコン）１０６が設けられている。また、ソース領域１０４は、トレンチ間で選択的に除去され、その底部のベース領域１０３の表面側には追加ｐ＋型領域１０５が選択的に形成されている。
【０００６】
ゲート電極１０６及びゲート絶縁膜１０７の上には、これらを覆うように層間絶縁膜１０８が設けられ、一方、ソース領域１０４の露出部にはこれに接触するようにソース電極１０９が設けられている。また、基板１０１の裏面側には、ドレイン電極１１０が設けられている。
【０００７】
なお、図１０は、ひとつのトレンチに対応するセル部分を表したが、通常はこのようなトレンチを有するセルが素子内に複数配列されている場合が多い。
【０００８】
さて、このようなトレンチゲート型の構造においては、素子を微細化してトレンチゲートをたくさん設けるほど合計のチャネル幅が増大してオン抵抗を下げることができる。
【０００９】
素子の微細化によるオン抵抗の低減が進められるのは、以下に説明する背景による。すなわち、一般にトランジスタのオン抵抗の成分としては、高濃度基板の抵抗、エピタキシャル層の抵抗、チャンネル抵抗、ソース抵抗、コンタクト抵抗などを挙げることができる。特に、１００Ｖ以下の低耐圧系ＭＯＳＦＥＴでは、オン抵抗の成分のうち、チャンネル部の抵抗が大きな割合を占めている。チャンネル部の抵抗が占める割合は、例えば、耐圧１００Ｖ系ＭＯＳＦＥＴでは約２０％、３０Ｖ系では約６０％にもなる。したがって、セル部を微細化してチャンネル密度を増やすことはオン抵抗低減に非常に効果的である。
【００１０】
そこで、セルピッチを縮小して微細化することにより、デバイスのオン抵抗、すなわち導電損失を下げる工夫がされている。
【００１１】
一方、低容量特性を得るためには、ｐ型ベース領域３の深さとトレンチゲートの深さを浅くし、素子容量を減少させる工夫がされている。
【００１２】
【発明が解決しようとする課題】
しかしながら、トレンチゲート構造の長所である高集積化は、オン抵抗に関しては最大の利点となるが、「アバランシェ耐量」という素子破壊耐量にとっては短所となるという問題があった。
【００１３】
ここで、「アバランシェ破壊」について簡単に説明すると以下の如くである。
【００１４】
すなわち、図１０に例示したようなＭＯＳＦＥＴをターンオフ動作させるときは、ゲートＧ・ソースＳ間を短絡させてゲートＧ・ソースＳ電圧ＶＧＳを０Ｖとする。このとき、ＶＧＳがしきい電圧以下になると、チャネルが消滅する。電流経路が遮断されたため、ドレイン電流ＩＤは０Ａになるが、この電流変化により、インダクタンスを持つ負荷が逆起電力を発生し、これがドレインＤに印加される。この印加された起電力が、ｎ−型エピタキシャル層１０２とｐ型ベース領域１０３とにより構成されるダイオードを逆バイアス状態とし、ブレイクダウンを引き起こす。
【００１５】
一方、ＭＯＳＦＥＴには、ｎ型ソース領域１０４、ｐ型ベース領域１０３、ｎ型エピタキシャル層１０２によって、寄生的にｎｐｎ型のバイポーラ・トランジスタが構成されている。このバイポーラ・トランジスタのベースとなるｐ型領域１０３には、寄生抵抗ＲＢが生じている。上述したターンオフ時にブレイクダウンした電流は、ｎ型半導体基板１０１とｎ型エピタキシャル層１０２とｐ型ベース領域１０３に流れ込み、バイポーラ・トランジスタがオン動作する。ベース抵抗が大きいと、ベース・エミッタ間の順バイアスが大きくなる。このバイポーラ動作の起きているセルでは熱発生による電子正孔対が生成され、これがさらに熱を発生させるといった循環作用により、そのセルでは電流が集中し破壊が起こる。これが、いわゆる「アバランシェ破壊」である。
【００１６】
近年、スイッチング電源やＤＣ−ＤＣコンバータ用途など、ＭＯＳＦＥＴには高速動作、高周波動作の要求が高まりつつある。この要求に対して、高速・高周波動作時に生ずるパルス幅の狭いサージ電圧に対し、素子が破壊しないこと、すなわちアバランシェ破壊の高耐量化が望まれる。
【００１７】
さて、このような「アバランシェ破壊」を解決する従来技術として、図１０に表したようにベース領域１０３の一部分のベース濃度を高濃度化した追加ｐ＋型領域１０５を設け、寄生トランジスタ（ｎチャネルならｎｐｎ型）のベース抵抗を低減して動作を抑制する、「トレンチコンタクト技術」がある。
【００１８】
しかしながら、従来の解決方法では、トレンチコンタクト部ＴＣにおいて、ソース領域１０４とソース電極１０９との接触部で、加工のバラツキによりオーミック不良が発生し易く、オン抵抗特性のバラツキが増加する問題が生じていた。
【００１９】
また一方、アバランシェ破壊を防ぐためには、ソース領域１０４の濃度を下げることにより寄生トランジスタのバイポーラ動作を抑制するという方策も有効である。
【００２０】
しかし、ソース領域１０４の濃度を下げると、ソース電極１０９とのオーミックコンタクトがさらに形成しにくくなり、オン抵抗が上昇するという問題があった。
【００２１】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、トレンチコンタクト技術を採用したトレンチゲート型ＭＯＳＦＥＴなどの半導体装置において、アバランシェ耐量を改善すると同時にオン抵抗を低減した半導体装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられた絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、前記第１導電型の半導体領域に接続された電極と、を備え、前記第１導電型の半導体領域は、前記電極との接続部において第１導電型の不純物の濃度が高い高濃度領域を有し、前記高濃度領域は、前記絶縁層及び前記第２導電型の半導体領域から離間して設けられたことを特徴とする。
【００２３】
ここで、第１導電型の半導体領域が有する「第１導電型の不純物の濃度が高い高濃度領域」とは、電極との間でオーミックコンタクトが形成される不純物濃度を有する領域をいう。
【００２４】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００２５】
ここで、前記高濃度領域は、前記絶縁層及び前記第２導電型の半導体領域から離間して設けられたものとすれば、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐことができる。
【００２６】
または、本発明の第２の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられた絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、前記第１導電型の半導体領域に接続された電極と、を備え、前記第１導電型の半導体領域は、前記絶縁層との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有し、前記第１導電型の半導体領域は、前記第２導電型の半導体領域との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有することを特徴とする。
【００２７】
上記構成によっても、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００２８】
ここで、前記第１導電型の半導体領域は、前記第２導電型の半導体領域との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有するものとすれば、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐことができる。
【００２９】
また、前記電極は、前記第２導電型の半導体領域にも接続され、前記第２導電型の半導体領域のうちの前記電極との接続部には、第２導電型の不純物の濃度が高い高濃度領域が設けられたものとすれば、第２導電型の半導体領域に対しても低い接触抵抗が得られ、オン抵抗をさらに下げることができる。
【００３０】
または、本発明の第３の半導体装置は、第１導電型の半導体層と、前記半導体層の表面付近に形成された第２導電型のベース領域と、前記ベース領域の上に選択的に設けられた第１導電型のソース領域と、前記ソース領域から前記ベース領域を貫通して前記第１導電型の半導体層に至るトレンチと、前記トレンチの内壁に設けられたゲート絶縁層と、前記トレンチにおける前記絶縁層の内側空間を充填するゲート電極と、前記ソース領域に接続されたソース電極と、を備え、
前記ソース領域は、前記ゲート絶縁層と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高く、且つ前記ベース領域と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高いことを特徴とする。
【００３１】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができ、同時に、第２導電型の半導体領域との間に急峻なｐｎ接合が形成されることによるアバランシェの発生を防ぐこともできる。
【００３３】
一方、本発明の半導体装置の製造方法は、第１導電型の半導体層と、第２導電型の半導体領域と、第１導電型の半導体領域と、がこの順に積層された積層体を形成する工程と、前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に達するトレンチを形成する工程と、前記トレンチの内壁面に絶縁層を形成する工程と、前記トレンチの前記絶縁層の内側を導電体で埋め込む工程と、前記第１導電型の半導体領域のうちで前記トレンチから離間した表面部分に第１導電型の不純物を導入することより、前記第２導電型の半導体領域には達しない高濃度領域を形成する工程と、前記高濃度領域の一部をエッチング除去して前記第２導電型の半導体領域を露出させる工程と、前記高濃度領域及び前記露出された第２導電型の半導体領域に電極を接続する工程と、を備えたことを特徴とする。
【００３４】
上記構成によれば、電極とのオーミックコンタクトを確保してオン抵抗を下げることができると同時に、アバランシェ耐圧も改善することができる。
【００３５】
ここで、前記露出された第２導電型の半導体領域の表面に第２導電型の不純物を導入する工程をさらに備えたものとすれば、オン抵抗をさらに下げることが可能となる。
【００３６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
【００３７】
図１は、本発明の実施の形態にかかる半導体装置の要部断面構造を表す模式図である。すなわち、同図は、トレンチゲート型のｎチャンネル型ＭＯＳＦＥＴを表す。
【００３８】
本実施形態のＭＯＳＦＥＴは、従来型ＭＯＳＦＥＴと比べると、ｎ＋型ソース領域４のうちのソース電極９との接触部に、高濃度のｎ＋＋型ソース領域４ａが設けられたことをひとつの特徴とする。
【００３９】
図１のＭＯＳＦＥＴの全体構造について説明すると、以下の如くである。すなわち、ｎ＋型半導体基板１の上には、ｎ−型エピタキシャル半導体層２、ｐ型ベース領域３、ｎ＋型ソース領域４がこの順に形成されている。そして、これら積層構造に対して垂直方向に形成されたトレンチの内壁面にゲート絶縁膜７が設けられ、さらにトレンチを埋め込むようにゲート電極６が設けられている。また、ソース領域４は、トレンチ間で選択的に除去され、その角部にｎ＋＋型ソース領域４ａが設けられるとともに、この部分のベース領域３の表面側には追加ｐ＋型領域５が選択的に形成されている。
【００４０】
ゲート電極６及びゲート絶縁膜７の上には、これらを覆うように層間絶縁膜８が設けられ、一方、ｎ＋＋型ソース領域４ａと追加ｐ＋型領域５に接触するようにソース電極９が設けられている。また、基板１の裏面側には、ドレイン電極１０が設けられている。
【００４１】
以上説明した構成において、ｎ＋型ソース領域４の一部を高濃度のｎ＋＋型ソース領域４ａとすることにより、アバランシェ破壊を抑制しつつ、素子のオン抵抗を効果的に下げることができる。
【００４２】
特に、図１０に例示した従来の構造と比較した場合、従来の構造におけるソース領域１０４の濃度は、例えば、１．３×１０１９ｃｍ−３程度であった。この濃度は、アバランシェ破壊とオン抵抗とのトレード・オフにより決定されるオプティマムな値であり、これよりも濃度を下げるとオン抵抗が不十分で、これよりも濃度を上げるとアバランシェ耐圧が不十分となる。
【００４３】
これに対して、本発明の構造においては、ソース領域４の濃度を、例えば５×１０１８ｃｍ−３あるいそれ以下にまで下げることができ、同時に、ｎ＋＋型ソース領域４ａの濃度を、例えば５×１０１９ｃｍ−３あるいはそれ以上に上げることが可能である。その結果、ソース領域４の濃度を下げることにより、従来よりもアバランシェ耐圧を改善し、同時に、高い濃度のｎ＋＋型ソース領域４ａを設けることにより、従来よりもオン抵抗を下げることができる。
【００４４】
また一方、本発明においては、高濃度のｎ＋＋型ソース領域４ａをｐ型ベース領域３とは接合させず、ソース領域４がそれらの間に設けた点も特徴のひとつである。
【００４５】
つまり、高濃度のｎ＋＋型ソース領域４ａとベース領域３とが接合すると、濃度勾配の急峻なｐｎ接合が形成され、寄生バイポーラ動作に際してアバランシェ現象が生じやすくなる。これに対して、図１に表したように、ｎ＋＋型ソース領域４ａをベース領域３から離して形成すれば、ソース・ベース間のｐｎ接合の急峻性を上げる心配はない。
【００４６】
本発明者の試作検討の一例によれば、例えば、ｎ＋型ソース領域４の層厚Ｔ１を０．３μｍとした場合には、ｎ＋＋型ソース領域４ａの層厚Ｔ２を０．１μｍ乃至０．１５μｍ程度とした時に良好な特性が得られた。
【００４７】
以下、図１の半導体装置について、その製造方法を参照しつつさらに詳細に説明する。
【００４８】
図２乃至図６は、本発明の半導体装置の要部製造工程を表す工程断面図である。
【００４９】
まず、図２（ａ）に表したように、例えば１０２０ｃｍ−３程度の不純物濃度を有するｎ＋型シリコンの半導体基板１の主面上に、気相成長により１０１６ｃｍ−３程度の不純物濃度のｎ−型のエピタキシャル層２を積層する。
【００５０】
次に、図２（ｂ）に表したように、ベース領域３を形成する。具体的には、ｎ−型エピタキシャル層２の表面に酸化膜３０を形成し、イオン注入法を用いてｎ−型エピタキシャル層２の表面にｐ型の不純物、例えばボロン（Ｂ）を打ち込み拡散させてｐ型ベース領域３を形成する。
【００５１】
次に、図２（ｃ）に表したように、酸化膜３０を除去し、ｐ型ベース領域３の表面にイオン注入法を用いて、ｎ型の不純物、例えば砒素（Ａｓ）を例えば２×１０１５ｃｍ−２のドーズ量で打ち込み拡散させて５×１０１８ｃｍ−３程度の不純物濃度を有するｎ＋型ソース領域４を形成する。ちなみに、図１０に例示したような従来の構造の場合、この工程における砒素のドーズ量は例えば５×１０１５ｃｍ−２であり、形成されるソース領域１０４の濃度は、１．４×１０１９ｃｍ−３程度もあった。後に図７を参照しつつ詳述するように、従来のソース領域１０４の濃度は、アバランシェ耐圧を低下させるとともに、ソース電極１０９とのオーミックコンタクトを得るには不十分な値であった。
【００５２】
次に、図３（ａ）に表したように、ＰＥＰ（Photo-Engraving Process）技術を用いてｎ＋型ソース領域４の表面にレジストマスク３２を設け、例えばＲＩＥ（Reactive Ion Etching）法により、ｎ−型エピタキシャル層２に達するまでドライエッチングを行いゲートトレンチ領域にトレンチＴを形成する。
【００５３】
次に、図３（ｂ）に表したように、ＰＥＰ技術によりパターニングされたレジストマスク３２を除去し、ｎ−型エピタキシャル層２からｎ＋型ソース領域４に至るトレンチＴの内壁面及びその周囲の表面に、絶縁ゲート酸化膜７を形成する。
【００５４】
次に、図３（ｃ）に表したように、ｎ型の不純物が高濃度にドープされたポリシリコンをゲートトレンチＴの溝が十分に埋まるまで堆積させてゲート電極６を形成する。
【００５５】
次に、図４（ａ）に表したように、ウェーハの表面に堆積されたポリシリコンをＲＩＥ等によりエッチングし、ゲートトレンチＴの内部のみにゲート電極６としてのポリシリコンが埋められた状態にする。このとき、ポリシリコンのエッチングはｐ型ベース領域３にまで達してはいけない。
【００５６】
次に、図４（ｂ）に表したように、ＰＥＰ技術を用いてレジストマスク３４を形成し、このレジストマスク３４によりゲート酸化膜７をエッチング除去して、ｎ＋型ソース領域４の表面に高濃度のｎ＋＋型ソース領域４ａとなる領域を開口する。そして、この開口部に、イオン注入法を用いて高濃度のｎ型不純物、例えば砒素（Ａｓ）を打ち込み、拡散させて、ｎ＋＋型ソース領域４ａを形成する。ここで、例えば、砒素を１×１０１５ｃｍ−２のドーズ量で注入することにより、ｎ＋＋型ソース領域４ａの濃度を５．５×１０１９ｃｍ−３まで上げることが可能である。
【００５７】
次に、図４（ｃ）に表したように、レジストマスク３４を除去し、ＣＶＤ（Chemical Vapor Deposition）法などの方法によりウェーハ全面に絶縁層間膜８を堆積する。層間絶縁膜８を形成する。
【００５８】
次に、図５（ａ）に表したように、ＰＥＰ技術を用いて絶縁層間膜８の表面にｐ＋型のソース電極コンタクト部となる領域を開口したレジストマスク３６を形成し、絶縁層間膜８をエッチングしてｎ＋＋型ソース領域４ａを露出させる。
【００５９】
次に、図５（ｂ）に表したように、レジストマスク３６を除去し、例えばＲＩＥ法により、ｐ型ベース領域３に達するまでドライエッチングを行う。なおここで、エッチングはｐ型ベース領域３の内部に達するまで行ってもよいが、ｎ＋＋型ソース領域４ａとｎ＋型ソース領域４をエッチングしてｐ型ベース領域３の表面でエッチングを停止してもよい。
【００６０】
次に、図５（ｃ）に表したように、イオン注入法を用いて高濃度のｐ型不純物、例えばＢＦ２を打ち込み、拡散させてｐ＋型追加領域５を形成する。
【００６１】
そして、図６に表したように、ソース電極コンタクト部となる領域を開口したレジストマスク３８をＰＥＰ技術を用いて形成する。さらに、絶縁層間膜８をエッチングしてｎ＋＋型ソース領域４ａの表面を露出させる。しかる後に、ソース電極９を堆積形成してソースコンタクトを形成する。また、基板１の裏面側には、ドレイン電極を形成する。
【００６２】
図７は、このようにして得られた本発明のＭＯＳＦＥＴのソース領域の濃度分布を表すプロファイル図である。すなわち、同図は、図１におけるＡ−Ａ’線上でのｎ型不純物の濃度分布を表す。また、同図には、比較例として、図１０に例示したＭＯＳＦＥＴのソース領域１０４の濃度プロファイルも点線で併記した。
【００６３】
まず、従来のソース濃度をみると、概ね１．４×１０１９ｃｍ−３で一定である。一方、ソース領域とソース電極とがオーミックコンタクトを形成するために必要な濃度は、およそ３×１０１９ｃｍ−３である。すなわち、従来の構造の場合、ソース領域１０４の濃度はオーミックコンタクトを得るためには不十分な濃度であった。
【００６４】
これに対して、本発明の場合は、ｎ＋型ソース領域４の濃度は概ね５×１０１８ｃｍ−３とかなり低く、これに対して、ｎ＋＋型ソース領域４ａの濃度は概ね５．５×１０１９ｃｍ−３と非常に高い。つまり、ｎ＋型ソース領域４は、従来のソース領域１０４よりも濃度を下げることにより、アバランシェ耐圧を改善することができる。また同時に、ｎ＋＋型ソース領域４ａの濃度を約５．５×１０１９ｃｍ−３まで上げることにより、ソース電極９とのオーミックコンタクトを確実に得ることができ、素子のオン抵抗を顕著に下げ、且つ安定させることができる。
【００６５】
本発明者は、図１及び図１０に表した構造のＭＯＳＦＥＴを試作し、それぞれから２０個を無作為に抽出してアバランシェ耐量を統計的に測定した。
【００６６】
図８は、本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。ここで、同図の横軸は素子の個数、縦軸はアバランシェ耐量をそれぞれ表す。また、これらの測定条件は、ロードインダクタンスＬ＝１ｍＨ、ＶＤＤ＝２４Ｖ、ＶＧＳ＝＋１５Ｖ／０Ｖ、Ｒｇ＝２５Ωとした。
【００６７】
図８（ａ）に表したように、従来の素子の場合、アバランシェ耐量にかなりのバラツキがあり、その半数すなわち１０個の素子は、規格値の下限である１４．２Ａを下回った。
【００６８】
これに対して、図８（ｂ）に表したように、本発明の素子は、アバランシェ耐量のバラツキが極めて小さく、２０個全ての素子が規格値の下限である１４．２Ａを大きく上回ると同時に、その平均値は２０Ａ以上と、極めて優れたアバランシェ耐量が得られた。
【００６９】
また、図８に一例を例示したような試作評価の結果から、アバランシェ耐量を十分に確保するためには、ｎ＋型ソース領域４の濃度は５．５×１０１８ｃｍ−３以下であることが望ましいことが分かった。
【００７０】
次に、本発明者は、図１及び図１０に表した構造のＭＯＳＦＥＴについて、それぞれから２０個を無作為に抽出してオン抵抗を統計的に測定した。
【００７１】
図９は、本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。ここで、同図の横軸は素子の個数、縦軸はオン抵抗値をそれぞれ表す。また、これらの測定条件は、ＶＧＳ＝４．５Ｖ、ＩＤＳ＝１３Ａとした。
【００７２】
図８（ａ）に表したように、従来の素子の場合、２０個全ての素子がオン抵抗の規格値上限である１５ｍΩを下回ったが、その平均値は１２．６ｍΩであった。
【００７３】
これに対して、図８（ｂ）に表したように、本発明の素子も、２０個全ての素子が規格値下限を下回るとともに、その平均値は１０．７ｍΩであり、従来例よりもかなり下げることができた。
【００７４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００７５】
例えば、上述した特徴点以外のＦＥＴの各要素の形状、寸法、材質、導電型、不純物については、当業者が適宜設計変更したものも本発明の範囲に包含される。
【００７６】
またさらに、本発明は、パワーＭＯＳＦＥＴは限定されず、トレンチゲート型のスイッチング素子などに広く適用可能で同様の作用効果が得られる点で本発明の範囲に包含される。
【００７７】
【発明の効果】
以上詳述したように、トレンチゲート型ＭＯＳＦＥＴにおいて、従来はオン抵抗、容量特性を改善するためにベース深さ、トレンチの深さを浅くし短チャネル化してきた。しかし、アバランシェ耐量を満足するためにはソース領域の濃度を下げなくてはならないという問題点がある。しかし、ソース濃度を下げることは、ソース電極とソース領域とのコンタクト部の抵抗が上昇（オーミック不良）し、オン抵抗が増加するという問題を併発する。この問題点を解決するために、本発明ではソース電極とソース領域とのコンタクト部の抵抗を低減するようにコンタクト部のソース領域を選択的に高濃度化し、コンタクト抵抗を下げ、オン抵抗を積極的に下げると同時に、ソース領域のその他の部分の濃度は逆に下げることによりアバランシェ耐量を改善できる。
【００７８】
すなわち、本発明によれば、トレンチゲート型ＭＯＳＦＥＴの特性で必須といわれているオン抵抗とバランシェ耐量の特性をいずれも積極的に改善することができる点で産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の要部断面構造を表す模式図である。
【図２】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図３】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図４】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図５】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図６】本発明の半導体装置の要部製造工程を表す工程断面図である。
【図７】本発明のＭＯＳＦＥＴのソース領域の濃度分布を表すプロファイル図である。
【図８】本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。
【図９】本発明と従来例のＭＯＳＦＥＴにおけるアバランシェ耐量の評価結果を表すグラフ図である。
【図１０】トレンチゲート構造のパワーＭＯＳＦＥＴの要部断面構造を表す模式図である。
【符号の説明】
１ 高濃度半導体基板
２ エピタキシャル層
３ ベース領域
４ ｎ＋型ソース領域
４ａ ｎ＋＋型ソース領域
５ 追加ｐ＋型領域（ｎチャネルＭＯＳＦＥＴの場合。Ｐチャネル型ではｎ＋領域となる。）
６ トレンチゲート内のポリシリコン電極
７ ゲート絶縁膜
８ 層間絶縁膜
９ ソースメタル電極
１０ ドレイン電極
３０ 酸化膜
３２、３４、３６、３８ レジストマスク
１０１ 高濃度半導体基板
１０２ エピタキシャル層
１０３ ベース領域
１０４ ｎ＋型ソース領域
１０５ 追加ｐ＋型領域
１０６ トレンチゲート内のポリシリコン電極
１０７ ゲート絶縁膜
１０８ 層間絶縁膜
１０９ ソースメタル電極
１１０ ドレイン電極
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
Claims (6)
- 第１導電型の半導体層と、
前記半導体層の表面付近に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、
前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、
前記トレンチの内壁に設けられた絶縁層と、
前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、
前記第１導電型の半導体領域に接続された電極と、
を備え、
前記第１導電型の半導体領域は、前記電極との接続部において第１導電型の不純物の濃度が高い高濃度領域を有し、
前記高濃度領域は、前記絶縁層及び前記第２導電型の半導体領域から離間して設けられたことを特徴とする半導体装置。 - 第１導電型の半導体層と、
前記半導体層の表面付近に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の上に選択的に設けられた第１導電型の半導体領域と、
前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に至るトレンチと、
前記トレンチの内壁に設けられた絶縁層と、
前記トレンチにおける前記絶縁層の内側空間を充填する導電体と、
前記第１導電型の半導体領域に接続された電極と、
を備え、
前記第１導電型の半導体領域は、前記絶縁層との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有し、
前記第１導電型の半導体領域は、前記第２導電型の半導体領域との接触部における第１導電型の不純物の濃度よりも前記電極との接触部における第１導電型の不純物の濃度のほうが高くなる濃度分布を有することを特徴とする半導体装置。 - 前記電極は、前記第２導電型の半導体領域にも接続され、
前記第２導電型の半導体領域のうちの前記電極との接続部には、第２導電型の不純物の濃度が高い高濃度領域が設けられたことを特徴とする請求項１または２に記載の半導体装置。 - 第１導電型の半導体層と、
前記半導体層の表面付近に形成された第２導電型のベース領域と、
前記ベース領域の上に選択的に設けられた第１導電型のソース領域と、
前記ソース領域から前記ベース領域を貫通して前記第１導電型の半導体層に至るトレンチと、
前記トレンチの内壁に設けられたゲート絶縁層と、
前記トレンチにおける前記絶縁層の内側空間を充填するゲート電極と、
前記ソース領域に接続されたソース電極と、
を備え、
前記ソース領域は、前記ゲート絶縁層と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高く、且つ前記ベース領域と接触した部分よりも前記ソース電極と接触した部分において第１導電型の不純物濃度が高いことを特徴とする半導体装置。 - 第１導電型の半導体層と、第２導電型の半導体領域と、第１導電型の半導体領域と、がこの順に積層された積層体を形成する工程と、
前記第１導電型の半導体領域から前記第２導電型の半導体領域を貫通して前記第１導電型の半導体層に達するトレンチを形成する工程と、
前記トレンチの内壁面に絶縁層を形成する工程と、
前記トレンチの前記絶縁層の内側を導電体で埋め込む工程と、
前記第１導電型の半導体領域のうちで前記トレンチから離間した表面部分に第１導電型の不純物を導入することより、前記第２導電型の半導体領域には達しない高濃度領域を形成する工程と、
前記高濃度領域の一部をエッチング除去して前記第２導電型の半導体領域を露出させる工程と、
前記高濃度領域及び前記露出された第２導電型の半導体領域に電極を接続する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記露出された第２導電型の半導体領域の表面に第２導電型の不純物を導入する工程をさらに備えたことを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285254A JP4024503B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
| US10/246,468 US6750511B2 (en) | 2001-09-19 | 2002-09-19 | Trench-gate semiconductor device |
| US10/778,072 US6919249B2 (en) | 2001-09-19 | 2004-02-17 | Semiconductor device and its manufacturing method comprising a trench gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285254A JP4024503B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003092405A JP2003092405A (ja) | 2003-03-28 |
| JP4024503B2 true JP4024503B2 (ja) | 2007-12-19 |
Family
ID=19108434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001285254A Expired - Fee Related JP4024503B2 (ja) | 2001-09-19 | 2001-09-19 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6750511B2 (ja) |
| JP (1) | JP4024503B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4892172B2 (ja) * | 2003-08-04 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5034151B2 (ja) * | 2003-12-17 | 2012-09-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| TWI237348B (en) * | 2004-08-26 | 2005-08-01 | Mosel Vitelic Inc | Method of manufacturing trench metal oxide semiconductor field effect transistor |
| JP2006114834A (ja) * | 2004-10-18 | 2006-04-27 | Toshiba Corp | 半導体装置 |
| JP2006202931A (ja) | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| EP1742270A1 (en) * | 2005-07-06 | 2007-01-10 | STMicroelectronics S.r.l. | MOS transistor having a trench-gate and method of manufacturing the same |
| DE102006003932B4 (de) * | 2006-01-26 | 2010-09-16 | Infineon Technologies Austria Ag | Feldeffekthalbleiterbauelement mit einem Minoritätsladungsträger emittierenden Sourcegebiet in eine Bodyzone |
| JP5122762B2 (ja) * | 2006-03-07 | 2013-01-16 | 株式会社東芝 | 電力用半導体素子、その製造方法及びその駆動方法 |
| JP5091487B2 (ja) | 2007-01-09 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100920046B1 (ko) * | 2007-12-20 | 2009-10-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2009164183A (ja) | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4877286B2 (ja) * | 2008-07-08 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2010147380A (ja) * | 2008-12-22 | 2010-07-01 | Denso Corp | 半導体装置の製造方法 |
| KR101643338B1 (ko) * | 2009-06-15 | 2016-08-10 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터의 제조방법 |
| JP2011091086A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP5601816B2 (ja) * | 2009-10-27 | 2014-10-08 | 株式会社 日立パワーデバイス | 半導体装置の製造方法 |
| JP5630114B2 (ja) * | 2010-07-16 | 2014-11-26 | トヨタ自動車株式会社 | 炭化珪素半導体装置 |
| JP5732790B2 (ja) * | 2010-09-14 | 2015-06-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5480084B2 (ja) * | 2010-09-24 | 2014-04-23 | 株式会社東芝 | 半導体装置 |
| JP5729331B2 (ja) | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
| JP6290526B2 (ja) | 2011-08-24 | 2018-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP6524279B2 (ja) * | 2011-08-24 | 2019-06-05 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP5578165B2 (ja) * | 2011-12-06 | 2014-08-27 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5831526B2 (ja) * | 2013-01-17 | 2015-12-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
| KR20150078449A (ko) * | 2013-12-30 | 2015-07-08 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
| WO2016080322A1 (ja) | 2014-11-18 | 2016-05-26 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016086381A1 (zh) * | 2014-12-04 | 2016-06-09 | 冯淑华 | 沟槽栅功率半导体场效应晶体管 |
| KR101760266B1 (ko) * | 2015-10-30 | 2017-07-24 | 매그나칩 반도체 유한회사 | 파워 모스펫 및 이의 제조 방법 |
| KR102335489B1 (ko) * | 2016-12-13 | 2021-12-03 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP6869140B2 (ja) * | 2017-08-07 | 2021-05-12 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いたオルタネータ |
| JP7102919B2 (ja) * | 2018-05-10 | 2022-07-20 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
| JP7574558B2 (ja) | 2020-07-13 | 2024-10-29 | 富士電機株式会社 | 半導体装置 |
| JP7742791B2 (ja) | 2022-03-11 | 2025-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2024044959A (ja) * | 2022-09-21 | 2024-04-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN120111943A (zh) * | 2025-05-09 | 2025-06-06 | 强华时代(成都)科技有限公司 | 一种提高辐照能力的平面栅mosfet器件结构及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252969A (ja) * | 1985-08-30 | 1987-03-07 | Nippon Texas Instr Kk | 絶縁ゲ−ト型電界効果半導体装置 |
| JPH0294477A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| US5429970A (en) * | 1994-07-18 | 1995-07-04 | United Microelectronics Corporation | Method of making flash EEPROM memory cell |
| JP3517514B2 (ja) | 1996-03-27 | 2004-04-12 | 株式会社東芝 | 半導体装置 |
| SG55266A1 (en) * | 1997-01-15 | 1999-04-27 | Koninkl Philips Electronics Nv | Multi-tuner receiver |
| JP2002505524A (ja) * | 1998-02-27 | 2002-02-19 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 電気的にプログラミング可能なメモリセル装置およびその製造方法 |
| KR100275756B1 (ko) * | 1998-08-27 | 2000-12-15 | 김덕중 | 트렌치 절연 게이트 바이폴라 트랜지스터 |
| US6756272B1 (en) * | 1998-10-01 | 2004-06-29 | Nec Corporation | Method of manufacturing non-volatile semiconductor memory device |
| US6188105B1 (en) * | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
| US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
| US6534828B1 (en) * | 2000-09-19 | 2003-03-18 | Fairchild Semiconductor Corporation | Integrated circuit device including a deep well region and associated methods |
| US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| US6569738B2 (en) * | 2001-07-03 | 2003-05-27 | Siliconix, Inc. | Process for manufacturing trench gated MOSFET having drain/drift region |
-
2001
- 2001-09-19 JP JP2001285254A patent/JP4024503B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-19 US US10/246,468 patent/US6750511B2/en not_active Expired - Fee Related
-
2004
- 2004-02-17 US US10/778,072 patent/US6919249B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003092405A (ja) | 2003-03-28 |
| US6750511B2 (en) | 2004-06-15 |
| US6919249B2 (en) | 2005-07-19 |
| US20030075759A1 (en) | 2003-04-24 |
| US20040159885A1 (en) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
| CN110610981B (zh) | 功率半导体器件及其形成方法 | |
| KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
| JP5530602B2 (ja) | 半導体装置およびその製造方法 | |
| US8039346B2 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
| US6750508B2 (en) | Power semiconductor switching element provided with buried electrode | |
| CN100334731C (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| US8415747B2 (en) | Semiconductor device including diode | |
| US10243051B2 (en) | Transistor device with a field electrode that includes two layers | |
| JP2005285913A (ja) | 半導体装置およびその製造方法 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| JP4469524B2 (ja) | 半導体装置の製造方法 | |
| US9419128B2 (en) | Bidirectional trench FET with gate-based resurf | |
| CN103531614B (zh) | 电荷补偿半导体器件 | |
| KR19990062497A (ko) | 러그드형 dmos 전력 디바이스용 대칭 주입 펀치스루 스토퍼및 그 제조 방법 | |
| JP2005183547A (ja) | 半導体装置およびその製造方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| CN107833915A (zh) | 半导体器件 | |
| JP2026506322A (ja) | 自己整合トレンチ・シールド領域を有するゲート・トレンチ・パワー半導体デバイス及び関連する方法 | |
| JP2012059931A (ja) | 半導体装置 | |
| JP2010010583A (ja) | 半導体装置及びその製造方法 | |
| US20250120119A1 (en) | Gate trench power semiconductor devices having shaped deep support shields that reduce cell pitch and on-state resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |