JP4035689B2

JP4035689B2 - Manufacturing method of surface emitting semiconductor laser and surface emitting semiconductor laser

Info

Publication number: JP4035689B2
Application number: JP2001068344A
Authority: JP
Inventors: 哲朗西田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-03-12
Filing date: 2001-03-12
Publication date: 2008-01-23
Anticipated expiration: 2021-03-12
Also published as: JP2002270479A

Description

【０００１】
【発明の属する技術分野】
本発明は、安定性および操作性に優れた面発光型半導体レーザの製造方法および面発光型半導体レーザに関する。
【０００２】
【背景技術】
半導体装置の製造において、基板上に多層膜を形成する方法の一つとして、エピタキシャル成長がある。このエピタキシャル成長によれば、前記基板と同じ面方位を有する結晶からなる単結晶層を前記基板上に形成させることができる。このエピタキシャル成長は一般に、高温条件下で行われる。例えば、ＧａＡｓ基板上にＡｌＧａＡｓを含む多層膜をエピタキシャル成長にて形成する場合、約７００〜８００℃にて結晶成長を行なう必要がある。この場合、前記基板に形成された多層膜と前記基板との組成が異なるため、通常、前記多層膜と前記基板とは熱膨張率が異なる。このため、結晶成長後前記基板を常温に戻すと、前記基板と前記多層膜との間の熱膨張率の差によって、前記基板に反りが生じる。反りの発生は、素子の信頼性を低下させる等の原因となる。また、この場合、前記基板を用いて、例えば面発光型半導体レーザを製造する場合、前記多層膜の一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する。この工程において、前記基板に反りが生じていると、前記基板を均一にエッチングすることができず、前記柱状部を所定の形状に形成することができない。その結果、所望の特性を有する面発光型半導体レーザを得ることができない場合がある。
【０００３】
また、例えば、ガリウムナイトライド基板やサファイア基板に反りが発生すると、劈開が困難になる場合が多い。
【０００４】
以上説明したように、基板に発生した反りは、その後の半導体装置の製造プロセスに大きな影響を与えることがある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、安定性に優れた半導体装置が得られ、かつ操作性に優れた面発光型半導体レーザの製造方法および面発光型半導体レーザを提供することにある。
【０００６】
【課題を解決するための手段】
（半導体装置の製造方法）
本発明の半導体装置の製造方法は、以下の工程（ａ）および工程（ｂ）を含む。
【０００７】
（ａ）前記半導体基板上に、少なくとも１の層を形成する工程、および
（ｂ）前記半導体基板において前記少なくとも１の層が形成される面と反対側の面上に、反り補償層を形成する工程。
【０００８】
本発明によれば、前記半導体基板に反りが生じるのを防止することができる。
これにより、前記半導体基板に反りがない状態でその後の製造工程を行なうことにより、所望の特性を有する半導体装置を得ることができるため、安定性に優れた装置を得ることができる。また、例えば、その後の工程において前記半導体基板の劈開を行なう場合には、前記半導体基板の劈開を容易に行なうことができる等、半導体装置の製造プロセスにおける操作性の向上を図ることができる。
【０００９】
前記半導体装置の製造方法は、以下に示す（１）〜（８）の態様をとることができる。
【００１０】
（１）前記少なくとも１の層を形成した後、前記反り補償層を形成することができる。
【００１１】
この場合、前記多層膜を形成した後、前記反り補償層を形成する前に、前記少なくとも１の層上に保護層を形成することができる。
【００１２】
（２）前記反り補償層を形成した後、前記少なくとも１の層を形成することができる。
【００１３】
（３）前記反り補償層は、前記少なくとも１の層と前記半導体基板との熱膨張率の差を調整するために形成されることができる。
【００１４】
（４）前記反り補償層は、前記少なくとも１の層と熱膨張率がほぼ等しくなるよう形成することができる。
【００１５】
（５）前記反り補償層は、前記少なくとも１の層と熱膨張率が異なるように形成することができる。
【００１６】
（６）前記少なくとも１の層は、多層膜からなることができる。
【００１７】
（７）前記工程（ａ）において、
前記少なくとも１の層を、エピタキシャル成長により形成することができる。
【００１８】
（８）前記工程（ｂ）において、
前記反り補償層を、エピタキシャル成長により形成することができる。
【００１９】
（面発光型半導体レーザの製造方法）
本発明の面発光型半導体レーザの製造方法は、半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、以下の工程（ａ）〜工程（ｃ）を含む。
【００２０】
（ａ）前記半導体基板上に半導体多層膜を形成する工程、
（ｂ）前記半導体基板において前記半導体多層膜形成面と反対側の面上に、反り補償層を形成する工程、および
（ｃ）前記半導体多層膜の少なくとも一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する工程。
【００２１】
本発明の面発光型半導体レーザの製造方法は、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、
（ａ）前記半導体基板上に半導体多層膜を形成する工程、
（ｂ）前記半導体基板において前記半導体多層膜形成面と反対側の面上に、反り補償層を形成する工程、および
（ｃ）前記半導体多層膜の少なくとも一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する工程、
を含み、
前記反り補償層は、前記半導体多層膜と同じ成分からなる。
本発明の面発光型半導体レーザの製造方法において、
さらに、
（ｄ）前記反り補償層を除去する工程を含むことができる。
本発明の面発光型半導体レーザの製造方法において、
前記半導体基板は、ガリウム−砒素基板、インジウム−リン基板、ガリウムナイトライド基板、またはサファイア基板からなることができる。
本発明の面発光型半導体レーザは、
前記に記載のいずれかの製造方法で製造される。
本発明によれば、前述した本発明の半導体装置の製造方法と同様の作用および効果を有することができる。さらに、前記柱状部を形成するための工程において、前記半導体基板に反りが殆ど生じていない状態でエッチングを行なうことができるため、均一にエッチングをすることができる。これにより、前記柱状部の上面が前記半導体基板の表面にほぼ平行になるように、前記柱状部を形成することができる。その結果、所望の特性を有する半導体装置を得ることができる。なお、ここで、前記半導体基板の表面とは、前記半導体基板において前記共振器が設置されている面をいう。
【００２２】
前記面発光型半導体レーザの製造方法は、以下に示す（１）〜（４）の態様をとることができる。
【００２３】
（１）さらに下記の工程（ｄ）を含むことができる。
【００２４】
（ｄ）前記反り補償層を除去する工程。
【００２５】
（２）前記半導体基板は、ガリウム−砒素基板、インジウム−リン基板、ガリウムナイトライド基板、またはサファイア基板からなることができる。
【００２６】
（３）前記反り補償層は、前記半導体多層膜と同じ成分からなることができる。
【００２７】
（４）前記反り補償層は、ＳｉＯ₂、ＴｉＯ₂、ＳｉＮ、およびＴａ₂Ｏ₅のうち少なくとも１の材料からなることができる。
【００２８】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２９】
（第１の実施の形態）
（半導体装置の製造方法）
まず、本発明の第１の実施の形態の半導体装置の製造方法について、図１〜５を用いて説明する。図１〜図４は、本実施の形態の半導体装置の一製造工程を模式的に示す断面図である。図５は、図１〜図４に示す工程によって得られた半導体装置１００を模式的に示す断面図である。
【００３０】
なお、本実施の形態においては、半導体装置が面発光型半導体レーザである場合について説明するが、半導体装置は面発光型半導体レーザに限定されるわけではない。また、半導体基板上に積層される層は半導体多層膜に限定されない。すなわち、半導体基板上に少なくとも１の層を形成する工程を経て製造される半導体装置であれば、本発明を適用することができる。本発明が適用される半導体装置としては、面発光型半導体レーザのほか、例えば、ＬＥＤ素子、端面発光型半導体レーザ、フォトダイオード、ＨＢＴ等が挙げられる。また、後述する第２の実施形態の半導体装置の製造方法においても本実施の形態と同様に、上記の半導体装置に適用することができる。
【００３１】
本実施の形態の半導体装置の製造方法は、半導体基板１０１上に半導体多層膜１５０を形成する工程と、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に反り補償層１３０を形成する工程を含む。
【００３２】
（１）まず、図１に示すように、ｎ型ＧａＡｓからなる半導体基板１０１において、後の工程で半導体多層膜１５０が形成される面と反対側の面上に、反り補償層１３０を形成する。この反り補償層１３０は、半導体基板１０１と、後の工程にて形成される半導体多層膜１５０との熱膨張率の差を調整するために形成される。このため、反り補償層１３０は、半導体基板１０１と半導体多層膜１５０との熱膨張率の差に応じて、所定の熱膨張率および膜厚となるように形成される。
【００３３】
また、本実施の形態において、反り補償層１３０は、後述する半導体多層膜１５０と同様に、エピタキシャル成長によって形成される。この反り補償層１３０を形成するために用いるエピタキシャル成長方法は、後の工程で半導体多層膜１５０を形成する際に用いるエピタキシャル成長方法と同様の方法にて行なう。
【００３４】
また、本実施の形態においては、反り補償層１３０は、後述する半導体多層膜１５０と同様に、Ａｌ、Ｇａ、およびＡｓから構成される。反り補償層１３０の詳しい組成については後述する。一般に、Ａｌ、Ｇａ、およびＡｓを主成分とする層では、Ａｌの割合が増加するほど熱膨張率は小さくなる。したがって、反り補償層１３０はＡｌを含むため、ＧａＡｓからなる半導体基板１０１より熱膨張率が小さい。
【００３５】
また、反り補償層１３０のように、Ａｌ、Ｇａ、およびＡｓからなる単結晶層を形成するためのエピタキシャル成長は一般に、６００〜８００℃の高温条件下で行われる。このため、かかる高温条件下で反り補償層１３０を形成した後に半導体基板１０１を常温に戻すと、半導体基板１０１よりも反り補償層１３０のほうが、熱膨張率が小さいため、図２に示すように、半導体基板１０１に、反り補償層１３０側が凸にして反りが生じる。この反りは、後述する図３に示す工程において、半導体堆積層１５０をエピタキシャル成長によって形成するために再度高温条件下に戻すと解消する。
【００３６】
（２）つづいて、図３に示すように、半導体基板１０１において反り補償層１３０が形成された面と反対側の面上に、半導体多層膜１５０を形成する。本実施の形態において、この半導体多層膜１５０はエピタキシャル成長により形成される。例えば、ＭＯＣＶＤ法（Metal-Organic Chemical Vapor Deposition）、ＭＢＥ法（Molecular Beam Epitaxy）法、あるいはＬＰＥ法（Liquid Phase Epitaxy）を用いて組成を変調させながら半導体多層膜１５０を形成する。
【００３７】
エピタキシャル成長を行う際の温度は、半導体基板１０１の種類、あるいは半導体堆積層１５０を構成する層の種類や厚さによって適宜決定されるが、一般に、６００〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。
【００３８】
本実施の形態においては、前述したように、半導体基板１０１はＧａＡｓからなる。また、半導体多層膜１５０は、組成が異なる複数の層（後述する）から構成されている。半導体多層膜１５０を構成する各層は、Ａｌ、Ｇａ、およびＡｓのうち少なくとも１の成分を含む。半導体基板１０１と半導体多層膜１５０は組成が異なるため、通常、熱膨張率が異なる。前述したように、Ａｌ、Ｇａ、およびＡｓから構成される層の場合、Ａｌの割合が増加するほど熱膨張率は小さくなることから、ＧａＡｓからなる半導体基板１０１は、Ａｌ、Ｇａ、およびＡｓから構成される半導体多層膜１５０より熱膨張率が大きい。この熱膨張率の差を相殺するために、反り補償層１３０が設けられている。
【００３９】
本実施の形態においては、半導体多層膜１５０は、ｎ型Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.2Ｇａ_0.8Ａｓとを交互に積層した３１．５ペアの下部ＤＢＲミラー層、ｎ型Ａｌ_0.5Ｇａ_0.5Ａｓからなるｎ型クラッド層、例えば厚さ４ｎｍのＧａＡｓウエル層と厚さ４ｎｍのＡｌ_0.3Ｇａ_0.7Ａｓとのバリア層からなり、該ウエル層が３層で構成される量子井戸構造の活性層、ｐ型Ａｌ_0.5Ｇａ_0.5Ａｓからなるｐ型クラッド層、およびｐ型Ａｌ_0.9Ｇａ_0.1ＡｓとＡｌ_0.2Ｇａ_0.8Ａｓとを交互に積層した２５ペアの上部ＤＢＲミラー層（いずれも図示せず）を順に半導体基板１０１上に積層させることにより形成される。
【００４０】
ここで、最終的に得られる面発光型半導体レーザの共振波長をλとすると、上部ＤＢＲミラー層および下部ＤＢＲミラー層を構成する各層の膜厚は、λ／４となるように形成される。また、クラッド層および活性層の膜厚は、前記共振波長と同様に、λとなるように形成される。以上に示した半導体多層膜１５０を構成する各層の組成および膜厚から、本実施の形態の半導体装置１００においては、半導体多層膜１５０におけるＡｌの組成の平均を０．６と見積もることができる。これに基づいて、前述した反り補償層１３０は、Ａｌ_0.6Ｇａ_0.4Ａｓからなり、かつ半導体多層膜１５０と同じ膜厚に形成される。この結果、反り補償層１３０と半導体多層膜１５０との熱膨張率がほぼ等しくなる。これにより、半導体基板１０１上に形成された半導体多層膜１５０と、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に形成された反り補償層１３０とによって反りが相殺されるため、エピタキシャル成長工程後、この半導体基板１０１を常温に戻したときに、半導体基板１０１に反りが発生するのを防止することができる。
【００４１】
なお、本実施の形態においては、反り補償層１３０がＡｌ_0.6Ｇａ_0.4Ａｓからなる場合について示したが、反り補償層１３０の組成および膜厚はこれに限定されるわけではなく、半導体多層膜１５０の熱膨張率および膜厚に応じて決定することができる。例えば、反り補償層１３０におけるＡｌの割合をさらに大きくすることで、反り補償層１３０の熱膨張率をより小さくする一方、反り補償層１３０の膜厚を薄くする。この構成によれば、反り補償層１３０におけるＡｌの割合をさらに大きくすることで、反り補償層１３０の熱膨張率を半導体多層膜１５０の熱膨張率よりも小さくするとともに、反り補償層１３０の膜厚を半導体多層膜１５０の膜厚より薄く形成することで、半導体基板１０１の反りを相殺することができる。その結果、形成する反り補償層１３０の膜厚を小さくすることができる。
【００４２】
（３）以下、図３に示す半導体基板１０１を用いて、面発光型半導体レーザである半導体装置１００を製造する。この半導体装置１００の製造は、公知の方法を用いることができる。
【００４３】
まず、半導体多層膜１５０上に、フォトレジスト（図示しない）を塗布した後フォトリソグラフィにより該フォトレジストをパターニングすることにより、所定のパターンのレジスト層（図示しない）を形成する。ついで、このレジスト層をマスクとしてドライエッチング法により、半導体多層膜１５０のうち上部ＤＢＲミラー１０８から活性層１０５にかけてエッチングして、図４に示すように、半導体基板１０１上に、柱状部１１０を含む共振器１２０を形成する。共振器１２０は、下部ＤＢＲミラー１０３、活性層１０５、および上部ＤＢＲミラー１０８より構成される。
【００４４】
なお、上部ＤＢＲミラー１０８は、Ｚｎがドーピングされることによりｐ型にされ、下部ＤＢＲミラー１０３は、Ｓｅがドーピングされることによりｎ型とされる。したがって、上部ＤＢＲミラー１０８、不純物がドーピングされていない量子井戸活性層１０５、および下部ＤＢＲミラー１０３とで、ｐｉｎダイオードが形成される。
【００４５】
柱状部１１０は、図４に示すように、共振器１２０の少なくとも一部に形成された柱状の半導体堆積体であり、少なくとも上部ミラー１０８を含むものである。なお、柱状部１１０の形状は任意の形状をとることが可能である。
【００４６】
（４）続いて、モノシランを原料としたＣＶＤ法により、柱状部１１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。絶縁層１１２の種類はシリコン酸化膜に限定されるものではなく、窒化シリコン膜（ＳｉＮｘ膜）などの他の絶縁膜を用いてもよい。あるいは、ポリイミド等の樹脂材料を用いた埋め込み構造を用いてもよい。
【００４７】
さらに、上部ミラー１０８の上面に、真空蒸着法により金と亜鉛との合金からなる合金層（図示しない）を形成する。続いて、フォトリソグラフィ法を用いて前記合金層をパターニングして上部電極１１３を形成する。
【００４８】
次に、反り補償層１３０を除去した後、半導体基板１０１の裏面（半導体基板１００において共振器１２０が設置されている面と反対側の面）に、真空蒸着法により、金とゲルマニウムとの合金からなる下部電極１１５を形成する。最後に、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図５に示す半導体装置１００が得られる。
【００４９】
なお、上記工程では、反り補償層１３０を除去した後、半導体基板１０１の裏面に下部電極１１５を形成する方法について説明したが、反り補償層１３０を除去せずに、半導体基板１０１を貫通するコンタクト部（図示せず）を設けて、上部電極１１３と同じ側に上部電極を形成することもできる。
【００５０】
上記工程により得られた半導体装置１００の一般的な動作を以下に示す。
【００５１】
上部ＤＢＲミラー１０８、活性層１０５、および下部ＤＢＲミラー１０３で構成されるｐｉｎダイオードに、上部電極１１３と下部電極１１５とで順方向の電圧を印加すると、活性層１０５において、電子と正孔との再結合が起こり、前記再結合による発光が生じる。そこで生じた光が上部ミラー１０８と下部ミラー１０３との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、上部電極１１３の出射口１１６から半導体基板１０１に対して垂直方向にレーザ光が出射される。
【００５２】
なお、本実施の形態においては、半導体多層膜の熱膨張率が半導体基板の熱膨張率よりも小さい場合について示したが、半導体多層膜の熱膨張率が半導体基板の熱膨張率よりも大きくなる場合でも本発明を適用することができる。この場合、半導体基板より熱膨張率が大きな材料から反り補償層を形成し、この反り補償層を、半導体基板において半導体多層膜が形成される面と反対側の面上に形成することにより、半導体基板に反りが発生するのを防止することができる。
【００５３】
（作用および効果）
本実施の形態の半導体装置の製造方法によれば、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に、反り補償層１３０を形成することにより、半導体基板１０１に反りが生じるのを防止することができる。これにより、半導体基板１０１に反りがない状態で各工程を行なうことにより、所望の特性を有する半導体装置を得ることができるため、安定性に優れた装置を得ることができる。また、例えば、その後の工程において半導体基板１０１の劈開を行なう場合、劈開を容易に行なうことができる等、半導体装置の製造プロセスにおける操作性の向上を図ることができる。なお、本実施の形態では、半導体基板１０１がＧａＡｓ基板である場合について説明したが、例えば、半導体基板１０１がＧａＮ（ガリウムナイトライド）基板やサファイア基板である場合、反りの発生を防止することにより、劈開の困難性を回避できるという効果が特に大きい。
【００５４】
また、本実施の形態のように、半導体装置１００が面発光型半導体レーザである場合、柱状部１１０を形成するための工程（図４参照）において、半導体基板１０１に反りが殆ど生じていない状態でエッチングを行なうことができるため、均一にエッチングをすることができる。これにより、柱状部１１０の上面が半導体基板１０１の表面（半導体基板１０１において共振器１２０が設置されている面）にほぼ平行になるように柱状部１１０を形成することができる。その結果、所望の特性を有する半導体装置１００を得ることができる。
【００５５】
（第２の実施の形態）
（半導体装置の製造方法）
次に、本発明の第２の実施の形態の半導体装置の製造方法について、図６〜９を用いて説明する。図６〜９は、本実施の形態の半導体装置の一製造工程を模式的に示す断面図である。本実施の形態の製造方法によれば、第１の実施の形態の製造方法と同様に、図５に示す半導体装置１００を製造することができる。
【００５６】
本実施の形態の半導体装置の製造方法は、反り補償層２３０が半導体多層膜１５０よりも熱膨張率が低い材料からなる点、および半導体基板１０１上に半導体多層膜１５０を形成した後に反り補償層２３０を形成する点で、第１の実施の形態の半導体装置の製造方法と異なる。本実施の形態の半導体装置の製造方法において、この他の点については、第１の実施の形態の半導体装置の製造方法とほぼ同様である。このため、第１の実施の形態と同様の製造工程については説明を省略する。
【００５７】
（１）まず、図６に示すように、ｎ型ＧａＡｓからなる半導体基板１０１上に、６００〜８００℃の高温条件下でエピタキシャル成長により半導体多層膜１５０を形成する。本実施の形態において、この半導体多層膜１５０は、第１の実施の形態で形成する半導体多層膜１５０と同様の組成および構造を有する。続いて、半導体多層膜１５０上に、必要に応じて、例えばＳｉＯ₂、ＴｉＯ₂、ＳｉＮ等からなる保護層１６０を形成する。この保護層１６０は、半導体多層膜１５０の表面の荒れを防止するために形成され、半導体基板１０１全体の熱膨張率に影響を与えない程度の組成および膜厚に形成する。
【００５８】
この工程において、高温条件下で半導体多層膜１５０を形成した後に半導体基板１０１を常温に戻すと、半導体基板１０１と半導体多層膜１５０との間の熱膨張率の差により、図７に示すように、半導体基板１０１に、半導体多層膜１５０側が凸となるような反りが生じる。この反りは、後述する図８に示す工程において、反り補償層２３０を形成することにより相殺される。
【００５９】
（２）つづいて、図８に示すように、半導体基板１０１において半導体多層膜１５０が形成された面と反対側の面上に、反り補償層２３０を形成する。この反り補償層２３０は、第１の実施の形態の反り補償層１３０と同様に、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を調整するために設けられる。
【００６０】
反り補償層２３０は、半導体多層膜１５０よりも熱膨張率が低い材料からなる。本実施の形態において、このような反り補償層２３０としては、例えば、ＳｉＯ₂、ＴｉＯ₂、ＳｉＮ、およびＴａ₂Ｏ₅等が挙げられる。これらは、半導体基板１０１を構成するＧａＡｓ層よりも熱膨張率が小さいため、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を調整するのに適している。例えば、ＧａＡｓ層およびＡｌＡｓ層の熱膨張率はそれぞれ５．７〜７．３×１０⁶（Ｋ・１）、５．２×１０⁶（Ｋ・１）であるのに対し、ＳｉＯ₂の熱膨張率は約０．５×１０⁶（Ｋ・１）である。したがって、ＳｉＯ₂の熱膨張率はＧａＡｓ層やＡｌＡｓ層の熱膨張率の約１０〜１５分の１以下であるため、ＳｉＯ₂を反り補償層２３０に用いる場合、半導体多層膜１５０の約１０〜１５分の１程度の膜厚に形成すれば、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を十分調整することができる。
【００６１】
例えば、ＳｉＯ₂からなる反り補償層２３０を形成する場合、ＳｉＯ₂ＣＶＤ装置を用いて約５００℃にて成膜を行なうことにより、反り補償層２３０を形成する。
【００６２】
（３）以下の工程は、第１の実施の形態の半導体装置の製造方法とほぼ同様である。
【００６３】
すなわち、第１の実施の形態と同様に、図９に示すように、半導体基板１０１上に、柱状部１１０を含む共振器１２０を形成した後、柱状部１１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。さらに、上部ミラー１０８の上面、ならびに柱状部１１０の側面および上面の一部に上部電極１１３を形成した後、エッチング等によって反り補償層２３０を除去する。さらに、半導体基板１０１の裏面に下部電極１１５を形成した後、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図５に示す半導体装置１００が得られる。
【００６４】
なお、第１の実施形態の欄で説明したのと同様に、反り補償層２３０を除去せずに、半導体基板１０１を貫通するコンタクト部（図示せず）を設けて、上部電極１１３と同じ側に上部電極を形成することもできる。
【００６５】
また、本実施の形態においては、半導体基板１０１上に半導体多層膜１５０を形成した後、反り補償層２３０を形成する場合について説明したが、第１の実施の形態と同様に、半導体基板１０１上に反り補償層２３０を形成した後、半導体多層膜１５０を形成することもできる。
【００６６】
さらに、第１の実施の形態においても、本実施の形態と同様に、半導体基板１０１上に半導体多層膜１５０を形成した後、反り補償層１３０を形成することもできる。
【００６７】
（作用および効果）
本実施の形態の半導体装置の製造方法によれば、第１の実施の形態の半導体装置の製造方法と同様の作用および効果を有する。さらに、本実施の形態においては、反り補償層２３０が半導体多層膜１５０よりも熱膨張率が小さい材料から形成されていることにより、反り補償層２３０の膜厚をより小さくすることができる。これにより、反り補償層２３０の膜厚が半導体多層膜１５０よりもかなり小さい場合であっても、半導体基板１０１の反りを防止することができる。
【００６８】
なお、上記実施の形態では、半導体装置として、ＡｌＧａＡｓ系の材料からなる面発光型半導体レーザの製造方法について説明したが、その他の材料系を用いた半導体装置、例えばＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系、ＧａＮ系の化合物半導体装置、あるいはＳｉ系半導体装置にも本発明を適用できる。また、上記実施の形態では、ＧａＡｓ基板を用いた面発光型半導体レーザの例について説明したが、ＧａＡｓ基板のかわりにＩｎＰ基板、ＧａＮ基板、またはサファイア基板を用いた場合でも同様の作用および効果を得ることができる。また、上記の実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図２】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図３】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図４】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図５】図１〜図４に示す工程、もしくは図５〜図９に示す工程によって得られた半導体装置を模式的に示す断面図である。
【図６】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図７】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図８】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図９】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【符号の説明】
１００半導体装置
１０１半導体基板
１０３下部ミラー
１０５活性層
１０８上部ミラー
１１０柱状部
１１２絶縁層
１１３上部電極
１１５下部電極
１１６出射口
１１７絶縁層
１２０共振器
１３０，２３０反り補償層
１５０半導体多層膜
１６０保護層[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for manufacturing a surface emitting semiconductor laser excellent in stability and operability.And surface emitting semiconductor laserAbout.
[0002]
[Background]
In the manufacture of semiconductor devices, one method for forming a multilayer film on a substrate is epitaxial growth. According to this epitaxial growth, a single crystal layer made of a crystal having the same plane orientation as that of the substrate can be formed on the substrate. This epitaxial growth is generally performed under high temperature conditions. For example, when a multilayer film containing AlGaAs is formed on a GaAs substrate by epitaxial growth, it is necessary to perform crystal growth at about 700 to 800 ° C. In this case, since the multilayer film formed on the substrate and the substrate have different compositions, the multilayer film and the substrate usually have different coefficients of thermal expansion. For this reason, when the substrate is returned to room temperature after crystal growth, the substrate is warped due to a difference in thermal expansion coefficient between the substrate and the multilayer film. The occurrence of warpage causes a decrease in the reliability of the element. In this case, for example, when a surface emitting semiconductor laser is manufactured using the substrate, a part of the multilayer film is etched to form a resonator including at least a columnar part. In this step, if the substrate is warped, the substrate cannot be etched uniformly, and the columnar portion cannot be formed in a predetermined shape. As a result, a surface emitting semiconductor laser having desired characteristics may not be obtained.
[0003]
For example, when a gallium nitride substrate or a sapphire substrate is warped, cleavage is often difficult.
[0004]
As described above, the warp generated on the substrate may greatly affect the subsequent manufacturing process of the semiconductor device.
[0005]
[Problems to be solved by the invention]
  SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a surface emitting semiconductor laser that can obtain a semiconductor device having excellent stability and that has excellent operability.And surface emitting semiconductor laserIs to provide.
[0006]
[Means for Solving the Problems]
(Method for manufacturing semiconductor device)
The method for manufacturing a semiconductor device of the present invention includes the following steps (a) and (b).
[0007]
(A) forming at least one layer on the semiconductor substrate; and
(B) forming a warp compensation layer on a surface of the semiconductor substrate opposite to the surface on which the at least one layer is formed;
[0008]
According to the present invention, the semiconductor substrate can be prevented from warping.
Thus, a semiconductor device having desired characteristics can be obtained by performing the subsequent manufacturing process in a state where the semiconductor substrate is not warped, and thus a device having excellent stability can be obtained. Further, for example, when the semiconductor substrate is cleaved in a subsequent process, the operability in the manufacturing process of the semiconductor device can be improved such that the semiconductor substrate can be cleaved easily.
[0009]
The manufacturing method of the semiconductor device can take the following aspects (1) to (8).
[0010]
(1) After the formation of the at least one layer, the warp compensation layer can be formed.
[0011]
In this case, a protective layer can be formed on the at least one layer after the multilayer film is formed and before the warp compensation layer is formed.
[0012]
(2) After forming the warp compensation layer, the at least one layer can be formed.
[0013]
(3) The warpage compensation layer may be formed to adjust a difference in coefficient of thermal expansion between the at least one layer and the semiconductor substrate.
[0014]
(4) The warpage compensation layer may be formed so that the thermal expansion coefficient is substantially equal to that of the at least one layer.
[0015]
(5) The warpage compensation layer may be formed so as to have a coefficient of thermal expansion different from that of the at least one layer.
[0016]
(6) The at least one layer may be formed of a multilayer film.
[0017]
(7) In the step (a),
The at least one layer can be formed by epitaxial growth.
[0018]
(8) In the step (b),
The warpage compensation layer can be formed by epitaxial growth.
[0019]
(Method for manufacturing surface emitting semiconductor laser)
A method of manufacturing a surface-emitting semiconductor laser according to the present invention is a method of manufacturing a surface-emitting semiconductor laser in which a resonator is formed on a semiconductor substrate and emits light in a direction perpendicular to the semiconductor substrate. (A) to step (c) are included.
[0020]
(A) forming a semiconductor multilayer film on the semiconductor substrate;
(B) forming a warp compensation layer on a surface of the semiconductor substrate opposite to the semiconductor multilayer film forming surface; and
(C) Etching at least a part of the semiconductor multilayer film to form a resonator including a columnar part in at least a part.
[0021]
  The manufacturing method of the surface emitting semiconductor laser of the present invention is as follows:
  A method of manufacturing a surface-emitting type semiconductor laser in which a resonator is formed on a semiconductor substrate and emits light in a direction perpendicular to the semiconductor substrate,
  (A) forming a semiconductor multilayer film on the semiconductor substrate;
  (B) forming a warp compensation layer on a surface of the semiconductor substrate opposite to the semiconductor multilayer film forming surface; and
  (C) etching at least a part of the semiconductor multilayer film to form a resonator including a columnar part at least in part;
Including
  The warp compensation layer is made of the same component as the semiconductor multilayer film.
  In the method of manufacturing the surface emitting semiconductor laser of the present invention,
further,
  (D) A step of removing the warpage compensation layer may be included.
  In the method of manufacturing the surface emitting semiconductor laser of the present invention,
  The semiconductor substrate may be a gallium-arsenide substrate, an indium-phosphorus substrate, a gallium nitride substrate, or a sapphire substrate.
  The surface emitting semiconductor laser of the present invention is
  It is manufactured by any of the manufacturing methods described above.
  According to the present invention, the same operations and effects as those of the semiconductor device manufacturing method of the present invention described above can be obtained. Furthermore, in the step of forming the columnar portion, the etching can be performed in a state where the semiconductor substrate is hardly warped, so that the etching can be performed uniformly. Thereby, the columnar part can be formed such that the upper surface of the columnar part is substantially parallel to the surface of the semiconductor substrate. As a result, a semiconductor device having desired characteristics can be obtained. Here, the surface of the semiconductor substrate refers to a surface of the semiconductor substrate on which the resonator is installed.
[0022]
The manufacturing method of the surface emitting semiconductor laser can take the following aspects (1) to (4).
[0023]
(1) The following step (d) can be further included.
[0024]
(D) A step of removing the warp compensation layer.
[0025]
(2) The semiconductor substrate may be a gallium-arsenide substrate, an indium-phosphorus substrate, a gallium nitride substrate, or a sapphire substrate.
[0026]
(3) The warpage compensation layer may be made of the same component as the semiconductor multilayer film.
[0027]
(4) The warpage compensation layer is made of SiO.₂TiO₂, SiN, and Ta₂O_FiveOf at least one material.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0029]
(First embodiment)
(Method for manufacturing semiconductor device)
First, the manufacturing method of the semiconductor device of the 1st Embodiment of this invention is demonstrated using FIGS. 1 to 4 are cross-sectional views schematically showing one manufacturing process of the semiconductor device of the present embodiment. FIG. 5 is a cross-sectional view schematically showing the semiconductor device 100 obtained by the steps shown in FIGS.
[0030]
Note that in this embodiment, the case where the semiconductor device is a surface-emitting semiconductor laser will be described; however, the semiconductor device is not limited to the surface-emitting semiconductor laser. Moreover, the layer laminated | stacked on a semiconductor substrate is not limited to a semiconductor multilayer film. That is, the present invention can be applied to any semiconductor device manufactured through a process of forming at least one layer on a semiconductor substrate. As a semiconductor device to which the present invention is applied, in addition to the surface emitting semiconductor laser, for example, an LED element, an edge emitting semiconductor laser, a photodiode, an HBT, and the like can be given. The semiconductor device manufacturing method according to the second embodiment described later can also be applied to the above semiconductor device as in the present embodiment.
[0031]
The method for manufacturing a semiconductor device according to the present embodiment includes a step of forming a semiconductor multilayer film 150 on a semiconductor substrate 101 and a warp compensation layer on a surface of the semiconductor substrate 101 opposite to the surface on which the semiconductor multilayer film 150 is formed. Forming 130.
[0032]
(1) First, as shown in FIG. 1, in the semiconductor substrate 101 made of n-type GaAs, a warp compensation layer 130 is formed on the surface opposite to the surface on which the semiconductor multilayer film 150 is formed in a later step. . The warpage compensation layer 130 is formed to adjust the difference in thermal expansion coefficient between the semiconductor substrate 101 and the semiconductor multilayer film 150 formed in a later step. For this reason, the warpage compensation layer 130 is formed to have a predetermined thermal expansion coefficient and film thickness according to the difference in thermal expansion coefficient between the semiconductor substrate 101 and the semiconductor multilayer film 150.
[0033]
In the present embodiment, the warp compensation layer 130 is formed by epitaxial growth in the same manner as the semiconductor multilayer film 150 described later. The epitaxial growth method used to form the warp compensation layer 130 is the same as the epitaxial growth method used when forming the semiconductor multilayer film 150 in a later step.
[0034]
Further, in the present embodiment, the warp compensation layer 130 is made of Al, Ga, and As, similar to the semiconductor multilayer film 150 described later. The detailed composition of the warp compensation layer 130 will be described later. In general, in a layer mainly composed of Al, Ga, and As, the coefficient of thermal expansion decreases as the proportion of Al increases. Therefore, since the warp compensation layer 130 contains Al, the thermal expansion coefficient is smaller than that of the semiconductor substrate 101 made of GaAs.
[0035]
In addition, as in the warp compensation layer 130, epitaxial growth for forming a single crystal layer made of Al, Ga, and As is generally performed under a high temperature condition of 600 to 800 ° C. For this reason, when the semiconductor substrate 101 is returned to room temperature after the warp compensation layer 130 is formed under such a high temperature condition, the warp compensation layer 130 has a smaller coefficient of thermal expansion than the semiconductor substrate 101, and as shown in FIG. In addition, the warp compensation layer 130 side protrudes from the semiconductor substrate 101 and warps. This warpage is eliminated when the semiconductor deposition layer 150 is returned to a high temperature condition again in order to form the semiconductor deposition layer 150 by epitaxial growth in the step shown in FIG. 3 to be described later.
[0036]
(2) Subsequently, as shown in FIG. 3, a semiconductor multilayer film 150 is formed on the surface of the semiconductor substrate 101 opposite to the surface on which the warp compensation layer 130 is formed. In the present embodiment, the semiconductor multilayer film 150 is formed by epitaxial growth. For example, the semiconductor multilayer film 150 is formed while the composition is modulated using MOCVD (Metal-Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or LPE (Liquid Phase Epitaxy).
[0037]
The temperature at which the epitaxial growth is performed is appropriately determined depending on the type of the semiconductor substrate 101 or the type and thickness of the layer constituting the semiconductor deposition layer 150, but in general, it is preferably 600 to 800 ° C. Further, the time required for performing the epitaxial growth is also appropriately determined in the same manner as the temperature.
[0038]
In the present embodiment, as described above, the semiconductor substrate 101 is made of GaAs. The semiconductor multilayer film 150 is composed of a plurality of layers (described later) having different compositions. Each layer constituting the semiconductor multilayer film 150 includes at least one component of Al, Ga, and As. Since the semiconductor substrate 101 and the semiconductor multilayer film 150 have different compositions, they usually have different coefficients of thermal expansion. As described above, in the case of a layer composed of Al, Ga, and As, the coefficient of thermal expansion decreases as the Al ratio increases, so that the semiconductor substrate 101 composed of GaAs is composed of Al, Ga, and As. The coefficient of thermal expansion is larger than that of the semiconductor multilayer film 150 configured. In order to offset this difference in thermal expansion coefficient, a warp compensation layer 130 is provided.
[0039]
In the present embodiment, the semiconductor multilayer film 150 is made of n-type Al._0.9Ga_0.1As and Al_0.2Ga_0.831.5 pairs of lower DBR mirror layers stacked alternately with As, n-type Al_0.5Ga_0.5N-type cladding layer made of As, for example, a 4 nm thick GaAs well layer and a 4 nm thick Al layer_0.3Ga_0.7P-type Al, an active layer having a quantum well structure comprising a barrier layer with As and the well layer comprising three layers_0.5Ga_0.5P-type cladding layer made of As and p-type Al_0.9Ga_0.1As and Al_0.2Ga_0.8It is formed by laminating 25 pairs of upper DBR mirror layers (none of which are shown) alternately laminated with As on the semiconductor substrate 101 in order.
[0040]
Here, when the resonant wavelength of the finally obtained surface emitting semiconductor laser is λ, the thickness of each layer constituting the upper DBR mirror layer and the lower DBR mirror layer is formed to be λ / 4. Further, the film thickness of the cladding layer and the active layer is formed to be λ similarly to the resonance wavelength. From the composition and thickness of each layer constituting the semiconductor multilayer film 150 described above, in the semiconductor device 100 of the present embodiment, the average composition of Al in the semiconductor multilayer film 150 can be estimated as 0.6. Based on this, the warp compensation layer 130 described above is made of Al._0.6Ga_0.4It is made of As and has the same thickness as the semiconductor multilayer film 150. As a result, the thermal expansion coefficients of the warp compensation layer 130 and the semiconductor multilayer film 150 are substantially equal. Accordingly, the warpage is canceled by the semiconductor multilayer film 150 formed on the semiconductor substrate 101 and the warpage compensation layer 130 formed on the surface of the semiconductor substrate 101 opposite to the surface on which the semiconductor multilayer film 150 is formed. Therefore, it is possible to prevent the semiconductor substrate 101 from warping when the semiconductor substrate 101 is returned to room temperature after the epitaxial growth step.
[0041]
In this embodiment, the warp compensation layer 130 is made of Al._0.6Ga_0.4Although the case of As is shown, the composition and thickness of the warp compensation layer 130 are not limited to this, and can be determined according to the thermal expansion coefficient and thickness of the semiconductor multilayer film 150. For example, by further increasing the proportion of Al in the warp compensation layer 130, the thermal expansion coefficient of the warp compensation layer 130 is further reduced, while the thickness of the warp compensation layer 130 is reduced. According to this configuration, by further increasing the proportion of Al in the warp compensation layer 130, the thermal expansion coefficient of the warp compensation layer 130 is made smaller than the thermal expansion coefficient of the semiconductor multilayer film 150 and the film of the warp compensation layer 130 is formed. By forming the thickness to be smaller than the thickness of the semiconductor multilayer film 150, the warp of the semiconductor substrate 101 can be offset. As a result, the thickness of the warp compensation layer 130 to be formed can be reduced.
[0042]
(3) Hereinafter, the semiconductor device 100 which is a surface emitting semiconductor laser is manufactured using the semiconductor substrate 101 shown in FIG. A known method can be used for manufacturing the semiconductor device 100.
[0043]
First, a photoresist (not shown) is applied on the semiconductor multilayer film 150 and then patterned by photolithography to form a resist layer (not shown) having a predetermined pattern. Next, the resist layer is used as a mask to etch the semiconductor multilayer film 150 from the upper DBR mirror 108 to the active layer 105 by a dry etching method, so that the columnar portion 110 is included on the semiconductor substrate 101 as shown in FIG. A resonator 120 is formed. The resonator 120 includes a lower DBR mirror 103, an active layer 105, and an upper DBR mirror 108.
[0044]
The upper DBR mirror 108 is made p-type by doping with Zn, and the lower DBR mirror 103 is made n-type by doping with Se. Therefore, the upper DBR mirror 108, the quantum well active layer 105 not doped with impurities, and the lower DBR mirror 103 form a pin diode.
[0045]
As shown in FIG. 4, the columnar section 110 is a columnar semiconductor deposited body formed on at least a part of the resonator 120, and includes at least the upper mirror 108. In addition, the shape of the columnar part 110 can take an arbitrary shape.
[0046]
(4) Subsequently, an insulating layer 112 made of, for example, a silicon oxide film (SiOx film) is formed on the side surface of the columnar portion 110 and the upper surface of the lower mirror 103 by a CVD method using monosilane as a raw material. The type of the insulating layer 112 is not limited to the silicon oxide film, and other insulating films such as a silicon nitride film (SiNx film) may be used. Alternatively, an embedded structure using a resin material such as polyimide may be used.
[0047]
Further, an alloy layer (not shown) made of an alloy of gold and zinc is formed on the upper surface of the upper mirror 108 by vacuum deposition. Subsequently, the upper electrode 113 is formed by patterning the alloy layer using a photolithography method.
[0048]
Next, after removing the warp compensation layer 130, an alloy of gold and germanium is formed on the back surface of the semiconductor substrate 101 (the surface opposite to the surface on which the resonator 120 is installed in the semiconductor substrate 100) by vacuum deposition. A lower electrode 115 made of is formed. Finally, the structure obtained by the above process is heat-treated at 350 ° C., and the upper electrode 113, the resonator 120, and the lower electrode 115 are brought into ohmic contact. Through the above process, the semiconductor device 100 shown in FIG. 5 is obtained.
[0049]
In the above process, the method of forming the lower electrode 115 on the back surface of the semiconductor substrate 101 after removing the warp compensation layer 130 has been described. However, the contact penetrating the semiconductor substrate 101 without removing the warp compensation layer 130 is described. An upper electrode can be formed on the same side as the upper electrode 113 by providing a portion (not shown).
[0050]
A general operation of the semiconductor device 100 obtained by the above process will be described below.
[0051]
When a forward voltage is applied between the upper electrode 113 and the lower electrode 115 to a pin diode composed of the upper DBR mirror 108, the active layer 105, and the lower DBR mirror 103, the active layer 105 generates an electron and a hole. Recombination occurs, and light emission due to the recombination occurs. Stimulated emission occurs when the generated light reciprocates between the upper mirror 108 and the lower mirror 103, and the intensity of the light is amplified. When the optical gain exceeds the optical loss, laser oscillation occurs, and laser light is emitted in a direction perpendicular to the semiconductor substrate 101 from the emission port 116 of the upper electrode 113.
[0052]
In this embodiment, the case where the coefficient of thermal expansion of the semiconductor multilayer film is smaller than the coefficient of thermal expansion of the semiconductor substrate is shown, but the coefficient of thermal expansion of the semiconductor multilayer film is larger than the coefficient of thermal expansion of the semiconductor substrate. Even in this case, the present invention can be applied. In this case, a warpage compensation layer is formed from a material having a larger thermal expansion coefficient than the semiconductor substrate, and the warpage compensation layer is formed on the surface of the semiconductor substrate opposite to the surface on which the semiconductor multilayer film is formed. It is possible to prevent the substrate from warping.
[0053]
(Function and effect)
According to the manufacturing method of the semiconductor device of the present embodiment, the warpage compensation layer 130 is formed on the surface of the semiconductor substrate 101 opposite to the surface on which the semiconductor multilayer film 150 is formed, thereby warping the semiconductor substrate 101. Can be prevented from occurring. Thus, by performing each step in a state where the semiconductor substrate 101 is not warped, a semiconductor device having desired characteristics can be obtained, and thus a device with excellent stability can be obtained. In addition, for example, when the semiconductor substrate 101 is cleaved in the subsequent steps, the operability in the manufacturing process of the semiconductor device can be improved such that the cleaving can be easily performed. In the present embodiment, the case where the semiconductor substrate 101 is a GaAs substrate has been described. For example, when the semiconductor substrate 101 is a GaN (gallium nitride) substrate or a sapphire substrate, the occurrence of warpage is prevented. The effect of avoiding the difficulty of cleavage is particularly great.
[0054]
Further, when the semiconductor device 100 is a surface emitting semiconductor laser as in the present embodiment, the semiconductor substrate 101 is hardly warped in the step for forming the columnar portion 110 (see FIG. 4). Etching can be performed uniformly, so that etching can be performed uniformly. Thereby, the columnar portion 110 can be formed so that the upper surface of the columnar portion 110 is substantially parallel to the surface of the semiconductor substrate 101 (the surface on which the resonator 120 is provided in the semiconductor substrate 101). As a result, the semiconductor device 100 having desired characteristics can be obtained.
[0055]
(Second Embodiment)
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 6 to 9 are cross-sectional views schematically showing one manufacturing process of the semiconductor device of the present embodiment. According to the manufacturing method of the present embodiment, the semiconductor device 100 shown in FIG. 5 can be manufactured as in the manufacturing method of the first embodiment.
[0056]
In the method of manufacturing the semiconductor device of the present embodiment, the warpage compensation layer 230 is made of a material having a lower coefficient of thermal expansion than the semiconductor multilayer film 150, and the warpage compensation layer is formed after the semiconductor multilayer film 150 is formed on the semiconductor substrate 101. 230 is different from the manufacturing method of the semiconductor device of the first embodiment. In the semiconductor device manufacturing method of the present embodiment, the other points are almost the same as those of the semiconductor device manufacturing method of the first embodiment. For this reason, description of manufacturing steps similar to those of the first embodiment is omitted.
[0057]
(1) First, as shown in FIG. 6, a semiconductor multilayer film 150 is formed on a semiconductor substrate 101 made of n-type GaAs by epitaxial growth under a high temperature condition of 600 to 800 ° C. In the present embodiment, the semiconductor multilayer film 150 has the same composition and structure as the semiconductor multilayer film 150 formed in the first embodiment. Subsequently, on the semiconductor multilayer film 150, if necessary, for example, SiO.₂TiO₂Then, a protective layer 160 made of SiN or the like is formed. The protective layer 160 is formed to prevent the surface of the semiconductor multilayer film 150 from being roughened, and is formed to have a composition and film thickness that do not affect the thermal expansion coefficient of the entire semiconductor substrate 101.
[0058]
In this step, when the semiconductor substrate 101 is returned to room temperature after forming the semiconductor multilayer film 150 under a high temperature condition, the difference in thermal expansion coefficient between the semiconductor substrate 101 and the semiconductor multilayer film 150 causes a difference as shown in FIG. The semiconductor substrate 101 is warped such that the semiconductor multilayer film 150 side is convex. This warpage is offset by forming the warp compensation layer 230 in the step shown in FIG.
[0059]
(2) Subsequently, as shown in FIG. 8, a warp compensation layer 230 is formed on the surface of the semiconductor substrate 101 opposite to the surface on which the semiconductor multilayer film 150 is formed. The warp compensation layer 230 is provided to adjust the difference in thermal expansion coefficient between the semiconductor substrate 101 and the semiconductor multilayer film 150, similarly to the warp compensation layer 130 of the first embodiment.
[0060]
The warp compensation layer 230 is made of a material having a lower coefficient of thermal expansion than the semiconductor multilayer film 150. In the present embodiment, as such a warp compensation layer 230, for example, SiO 2₂TiO₂, SiN, and Ta₂O_FiveEtc. Since these have a smaller coefficient of thermal expansion than the GaAs layer constituting the semiconductor substrate 101, they are suitable for adjusting the difference in coefficient of thermal expansion between the semiconductor substrate 101 and the semiconductor multilayer film 150. For example, the thermal expansion coefficients of the GaAs layer and the AlAs layer are 5.7 to 7.3 × 10 6 respectively.⁶(K · 1), 5.2 × 10⁶(K · 1) vs. SiO₂Has a coefficient of thermal expansion of about 0.5 × 10⁶(K · 1). Therefore, SiO₂Since the thermal expansion coefficient of SiO2 is about 10-15 times or less of the thermal expansion coefficient of the GaAs layer or AlAs layer, SiO₂Is used for the warp compensation layer 230, the difference in thermal expansion coefficient between the semiconductor substrate 101 and the semiconductor multilayer film 150 can be sufficiently adjusted by forming the film thickness to be about 10-15 times that of the semiconductor multilayer film 150. Can do.
[0061]
For example, SiO₂When the warp compensation layer 230 made of₂The warpage compensation layer 230 is formed by performing film formation at about 500 ° C. using a CVD apparatus.
[0062]
(3) The following steps are substantially the same as those of the semiconductor device manufacturing method according to the first embodiment.
[0063]
That is, as in the first embodiment, as shown in FIG. 9, after the resonator 120 including the columnar part 110 is formed on the semiconductor substrate 101, the side surface of the columnar part 110 and the upper surface of the lower mirror 103 are formed. The insulating layer 112 made of, for example, a silicon oxide film (SiOx film) is formed. Furthermore, after the upper electrode 113 is formed on the upper surface of the upper mirror 108 and the side surfaces and part of the upper surface of the columnar portion 110, the warp compensation layer 230 is removed by etching or the like. Further, after the lower electrode 115 is formed on the back surface of the semiconductor substrate 101, the structure obtained through the above process is heat-treated at 350 ° C. so that the upper electrode 113, the resonator 120, and the lower electrode 115 are in ohmic contact. Through the above process, the semiconductor device 100 shown in FIG. 5 is obtained.
[0064]
As described in the first embodiment, a contact portion (not shown) penetrating the semiconductor substrate 101 is provided without removing the warp compensation layer 230, and the same side as the upper electrode 113 is provided. An upper electrode can also be formed.
[0065]
In this embodiment, the case where the warp compensation layer 230 is formed after the semiconductor multilayer film 150 is formed on the semiconductor substrate 101 has been described. However, as in the first embodiment, on the semiconductor substrate 101. Alternatively, the semiconductor multilayer film 150 can be formed after the warp compensation layer 230 is formed.
[0066]
Further, also in the first embodiment, the warp compensation layer 130 can be formed after the semiconductor multilayer film 150 is formed on the semiconductor substrate 101 as in the present embodiment.
[0067]
(Function and effect)
According to the manufacturing method of the semiconductor device of the present embodiment, the same operation and effect as the manufacturing method of the semiconductor device of the first embodiment are obtained. Furthermore, in the present embodiment, since the warp compensation layer 230 is formed of a material having a smaller thermal expansion coefficient than that of the semiconductor multilayer film 150, the thickness of the warp compensation layer 230 can be further reduced. Thereby, even when the thickness of the warp compensation layer 230 is considerably smaller than that of the semiconductor multilayer film 150, the warp of the semiconductor substrate 101 can be prevented.
[0068]
In the above embodiment, a method of manufacturing a surface emitting semiconductor laser made of an AlGaAs-based material has been described as the semiconductor device. The present invention can also be applied to GaInNAs-based, GaAsSb-based, GaN-based compound semiconductor devices, or Si-based semiconductor devices. In the above embodiment, an example of a surface emitting semiconductor laser using a GaAs substrate has been described. However, the same operation and effect can be obtained even when an InP substrate, GaN substrate, or sapphire substrate is used instead of a GaAs substrate. Obtainable. Further, in the above embodiment, even if the p-type and n-type in each semiconductor layer are interchanged, it does not depart from the spirit of the present invention.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing one manufacturing process in a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a cross sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
5 is a cross-sectional view schematically showing a semiconductor device obtained by the steps shown in FIGS. 1 to 4 or the steps shown in FIGS.
FIG. 6 is a cross-sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 7 is a cross sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 8 is a cross sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 9 is a cross sectional view schematically showing one manufacturing step in the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
[Explanation of symbols]
100 Semiconductor device
101 Semiconductor substrate
103 Lower mirror
105 Active layer
108 Upper mirror
110 Columnar part
112 Insulating layer
113 Upper electrode
115 Lower electrode
116 Outlet
117 Insulation layer
120 resonator
130,230 Warpage compensation layer
150 Semiconductor multilayer film
160 Protective layer

Claims

A method of manufacturing a surface-emitting type semiconductor laser in which a resonator is formed on a semiconductor substrate and emits light in a direction perpendicular to the semiconductor substrate,
(A) forming a semiconductor multilayer film on the semiconductor substrate;
(B) a step of forming a warp compensation layer on a surface of the semiconductor substrate opposite to the surface on which the semiconductor multilayer film is formed; and (c) etching at least a portion of the semiconductor multilayer film to at least a portion thereof. Forming a resonator including a columnar portion ;
Including
The method of manufacturing a surface emitting semiconductor laser, wherein the warp compensation layer is made of the same component as the semiconductor multilayer film.

In claim 1 ,
further,
(D) A method of manufacturing a surface emitting semiconductor laser, including a step of removing the warp compensation layer.

In claim 1 or 2 ,
The method of manufacturing a surface emitting semiconductor laser, wherein the semiconductor substrate is a gallium-arsenide substrate, an indium-phosphorus substrate, a gallium nitride substrate, or a sapphire substrate.

A surface-emitting type semiconductor laser manufactured by the manufacturing method according to claim 1.