JP4969765B2 - Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser - Google Patents
Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser Download PDFInfo
- Publication number
- JP4969765B2 JP4969765B2 JP2003297278A JP2003297278A JP4969765B2 JP 4969765 B2 JP4969765 B2 JP 4969765B2 JP 2003297278 A JP2003297278 A JP 2003297278A JP 2003297278 A JP2003297278 A JP 2003297278A JP 4969765 B2 JP4969765 B2 JP 4969765B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting laser
- surface emitting
- multilayer reflector
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光通信用の光源として用いられる面発光レーザや面発光レーザアレイ及び面発光レーザモジュールと、面発光レーザの製造方法に関するものである。 The present invention relates to a surface emitting laser, a surface emitting laser array and a surface emitting laser module used as a light source for optical communication, and a method for manufacturing the surface emitting laser.
光通信用の光源として用いられている半導体レーザの一つに、面発光レーザがある。面発光レーザは、基板に対して垂直方向に光を放射する半導体レーザであり、低消費電力・アレイ化の容易性・高コストパフォーマンス等の優れた特徴を有している。 One of semiconductor lasers used as a light source for optical communication is a surface emitting laser. A surface emitting laser is a semiconductor laser that emits light in a direction perpendicular to a substrate, and has excellent features such as low power consumption, ease of arraying, and high cost performance.
図2は、面発光レーザの断面を示す説明図である。この面発光レーザ30は、p型の半導体基板1の上面にp型の下部多層膜反射鏡2、下部クラッド層3、活性層4、上部クラッド層5およびn型の上部多層膜反射鏡6を有している。下部多層膜反射鏡2および上部多層膜反射鏡6は、複数のλ/4n(λは発振波長、nは材料の屈折率)という厚さの低屈折率層と高屈折率層とが交互に積層されている。下部クラッド層3、活性層4および上部クラッド層5は、共振器7を構成している。下部多層膜反射鏡6の一部、下部クラッド層3、活性層4および上部多層膜反射鏡6は、メサポスト8を形成している。メサポスト8の上面には、光出射部9を囲むリング状の上部電極11が形成されている。また、メサポスト8は、光出射部9および上部電極11の部分を除いて保護膜10により覆われている。また、保護膜10の表面には、上部電極11に一部が接するように、引き出し用電極12が形成されている。半導体基板1の下面には下部電極13を有している。
FIG. 2 is an explanatory view showing a cross section of the surface emitting laser. The
外部の電源より、下部電極13から引き出し用電極12に向かうように電流が供給される。下部電極13に供給された電流は、p型の半導体基板1、p型の下部多層膜反射鏡2、下部クラッド層3、活性層4、上部クラッド層5、n型の上部多層膜反射鏡6、上部電極11を通り、引き出し用電極12に至る。活性層4は注入された電流によって発光し、光出射部9から外部にレーザ光が放射される。なお、活性層4中の微小領域に電流が注入されるようにするために、電流狭窄層14を有し、開口部14’とその周囲をリング状に囲むAlOx膜15からなる、酸化電流狭窄構造を形成している。
A current is supplied from an external power source to the
面発光レーザとしては、半導体基板および活性層中の量子井戸層としてGaAsを用い、多層膜反射鏡としてAlx1Ga(1−x1)As/Alx2Ga(1−x2)As(0≦x1≦1、0≦x2≦1、x1<x2)を用いた発振波長0.85μm帯のものが既に実用化されており、広く用いられている。但し、x1およびx2は、AlGaAsをそれぞれ高屈折率層および低屈折率層とするようなAl組成値である。 As a surface emitting laser, GaAs is used as a quantum well layer in a semiconductor substrate and an active layer, and Al x1 Ga (1-x1) As / Al x2 Ga (1-x2) As (0 ≦ x1 ≦ ) is used as a multilayer mirror. An oscillation wavelength band of 0.85 μm using 1, 0 ≦ x2 ≦ 1, x1 <x2) has already been put into practical use and is widely used. However, x1 and x2 are Al composition values that make AlGaAs a high refractive index layer and a low refractive index layer, respectively.
一方で近年、GaInNAsからなる量子井戸活性層を備えた、発振波長が1.2μm以上の長波長帯面発光レーザが注目されている。GaInNAsは、他のInGaAsPなどの主な長波長帯の半導体材料と異なり、GaAs基板上に積層が容易であるため、半導体基板や多層膜反射鏡については0.85μm帯の面発光レーザと同様の材料を用いることができるという利点がある。 On the other hand, in recent years, attention has been focused on a long-wavelength surface emitting laser having a quantum well active layer made of GaInNAs and having an oscillation wavelength of 1.2 μm or more. Unlike other long-wavelength band semiconductor materials such as InGaAsP, GaInNAs can be easily stacked on a GaAs substrate, so that the semiconductor substrate and multilayer reflector are the same as the 0.85 μm band surface emitting laser. There is an advantage that a material can be used.
また、同様にGaAs基板上に積層が容易な長波長帯、例えば1.2μm以上の発振波長を実現することが可能な半導体材料として、GaInAs、GaInNAsSb、GaAsSbなどがある。 Similarly, there are GaInAs, GaInNAsSb, GaAsSb, and the like as semiconductor materials capable of realizing a long wavelength band that can be easily stacked on a GaAs substrate, for example, an oscillation wavelength of 1.2 μm or more.
次に、図2を参照して一般的な面発光レーザについて説明する。 Next, a general surface emitting laser will be described with reference to FIG.
まず、半導体基板1上にエピタキシャル成長法を用いて半導体エピタキシャル層を積層することにより、エピタキシャルウエハを作製する。すなわち、p型GaAsからなる半導体基板1上に、p型Alx1Ga(1−x1)As/Alx2Ga(1−x2)Asからなる下部多層膜反射鏡2、GaAsからなる下部クラッド層3、GaInNAs量子井戸層/GaNAs障壁層からなる量子井戸活性層4、GaAsからなる上部クラッド層5、n型Alx1Ga(1−x1)As/Alx2Ga(1−x2)Asからなる上部多層膜反射鏡6の順に積層する。但しp型の下部多層膜反射鏡2のうち、活性層4に近い低屈折率層の一層については、電流狭窄層とするために、Alx2Ga(1−x2)Asに代えてAlAsとする。AlAsはAlGaAsに比べて酸化されやすいので、電流狭窄層として適している。
First, an epitaxial wafer is produced by laminating a semiconductor epitaxial layer on the
次に、エピタキシャルウエハの全面に、以下のようにして多数の面発光レーザを作製する。まず、上部多層膜反射鏡6の最上面にSiNxなどからなる円形パターンの誘電体マスク(図示せず)をたとえば二次元状に形成し、このマスクを用いて、少なくとも電流狭窄層14よりも下までエッチングを行うことにより、円柱状のメサポスト8を形成する。続いて、水蒸気中で約400℃、20分間の処理を行うことにより電流狭窄層14をメサポスト8側面から酸化させてリング状のAlOx膜15を形成する。
次に、メサポスト8全体にSiNxなどからなる保護膜10をコーティングした後、プラズマエッチングによりメサポスト8の最上面の保護膜10を除去することで光出射部9を形成し、光出射部9にリング状のp型上部電極11を形成する。更に、p型上部電極11に一部が接するような引き出し用電極12を保護膜10上に形成する。その後、前記半導体基板1の裏面を研磨して適切な厚さとし、前記半導体基板1の裏面に下部電極13を形成する。
Next, a large number of surface emitting lasers are fabricated on the entire surface of the epitaxial wafer as follows. First, a circular pattern dielectric mask (not shown) made of SiN x or the like is formed on the uppermost surface of the
Next, after the
以上のようにして、半導体基板1上にたとえば二次元状に並んだ多数の面発光レーザが作製される。この段階で、プローブなどを用いて電源に接続すれば、個々の面発光レーザの動作特性を知ることもできる。これらの面発光レーザを、ダイシングソーまたはスクライバを用いて分離することにより、一個の素子からなる面発光レーザチップや、所望の素子数を持った面発光レーザアレイチップができる。
As described above, a large number of surface-emitting lasers, for example, arranged two-dimensionally on the
なお、ここではアレイ化に有利となる、p型の半導体基板を用いた場合について説明したが、n型の半導体基板を用いても良い。その場合、エピタキシャルウエハの構造は、下部多層膜反射鏡がn型、上部多層膜反射鏡がp型となる。 Here, the case where a p-type semiconductor substrate is used, which is advantageous for arraying, has been described, but an n-type semiconductor substrate may be used. In that case, the structure of the epitaxial wafer is n-type for the lower multilayer reflector and p-type for the upper multilayer reflector.
ところで、エピタキシャルウエハ上に作製された複数の面発光レーザを分離して面発光レーザチップへと素子化する場合の作業性の観点からは、エピタキシャルウエハの厚さは薄い方が望ましい。そのため、面発光レーザの横方向の素子サイズは、一個の素子からなるチップとしては300〜500μm角程度であるので、これに比して薄くなるように、例えば厚さが100〜200μm程度となるまで、上記作製方法で説明した半導体基板の裏面研磨が行われる。 By the way, from the viewpoint of workability when separating a plurality of surface emitting lasers fabricated on an epitaxial wafer into a surface emitting laser chip, it is desirable that the thickness of the epitaxial wafer is thin. Therefore, the element size in the lateral direction of the surface emitting laser is about 300 to 500 μm square as a single element chip. For example, the thickness is about 100 to 200 μm so as to be thinner. Up to now, the back surface polishing of the semiconductor substrate described in the above manufacturing method is performed.
一方、エピタキシャルウエハの厚さを薄くしすぎると、GaAs基板と低屈折率層との熱膨張係数の差に起因したエピタキシャルウエハの反りが生じるという問題がある。このエピタキシャルウエハの反りは、半導体基板厚さが薄いほど、また、多層膜反射鏡を構成するAlGaAs層の厚さが厚いほど顕著となる。多層膜反射鏡を構成する低屈折率層および高屈折率層の各層の厚さはλ/4nに設定されるので、1.3μmやそれ以上の長波長帯面発光レーザに対しては、それだけ前記各層の厚さが厚く設定されることになり、0.85μm帯等の面発光レーザの場合に比べて反りの影響がいっそう顕著になる。 On the other hand, if the thickness of the epitaxial wafer is made too thin, there is a problem in that the epitaxial wafer is warped due to the difference in thermal expansion coefficient between the GaAs substrate and the low refractive index layer. The warpage of the epitaxial wafer becomes more prominent as the semiconductor substrate thickness is thinner and as the thickness of the AlGaAs layer constituting the multilayer mirror is thicker. The thickness of each of the low refractive index layer and the high refractive index layer constituting the multilayer mirror is set to λ / 4n. Therefore, for a long-wavelength surface emitting laser of 1.3 μm or more, it is only that The thickness of each of the layers is set to be thick, and the influence of the warp becomes more remarkable as compared with the case of a surface emitting laser such as a 0.85 μm band.
エピタキシャルウエハの反りは、特に面発光レーザがアレイとして使われる場合に弊害をもたらす。アレイ化された面発光レーザアレイチップはサブアッセンブリ基板上などにマウントされて光モジュール等に組込まれるが、この時ウエハに反りがあると、マウントに支障をきたし、あるいは光モジュールの信頼性を損なう原因となる。 The warpage of the epitaxial wafer is detrimental especially when a surface emitting laser is used as an array. The arrayed surface-emitting laser array chip is mounted on a sub-assembly substrate and incorporated into an optical module or the like. However, if the wafer is warped at this time, the mounting is hindered or the reliability of the optical module is impaired. Cause.
弊害は上記したようにアレイ化される場合に限るものではない。たとえばエピタキシャル成長後のエピタキシャルウエハに面発光レーザを形成するための加工工程において、エピタキシャルウエハ面内での加工の均一性が低下したり、割れの発生により加工歩留まりが低下したりする原因ともなる。特に、下部電極を形成する段階では、半導体基板が研磨されて薄くなっているため、反りの影響が顕著になり、蒸着の不均一、ハンドリングやリソグラフィ工程における加工歩留まりの低下等の問題が起こり易い。
また、面発光レーザにおいては,チップ化またはアレイ化を行う前に素子検査が行われることが多い。エピタキシャルウエハに反りがあると素子検査の際、動作に支障をきたすことがあり、問題となっていた。
The adverse effect is not limited to the case where the array is formed as described above. For example, in a processing step for forming a surface emitting laser on an epitaxial wafer after epitaxial growth, the processing uniformity within the epitaxial wafer surface may be reduced, or the processing yield may be reduced due to the occurrence of cracks. In particular, at the stage of forming the lower electrode, since the semiconductor substrate is polished and thinned, the influence of warpage becomes prominent, and problems such as non-uniform deposition and reduced processing yield in handling and lithography processes are likely to occur. .
In surface emitting lasers, element inspection is often performed before chip formation or array formation. If the epitaxial wafer is warped, the device inspection may hinder the operation, which is a problem.
以上説明したような、エピタキシャルウエハの反りを抑制するために、特許文献1に示されるような方法が提案されている。これは、半導体基板における半導体多層膜と反対側の面上に反り補償層を設けることを特徴としている。
In order to suppress the warp of the epitaxial wafer as described above, a method as shown in
しかしながら、反り補償層を設ける方法によれば、作製すべき層をエピタキシャル成長した後、半導体基板の反対側にもエピタキシャル成長を行うため、半導体基板を裏返して再度エピタキシャル成長を行う必要がある。エピタキシャル成長の回数が増えることにより原料を余計に消費することになり、一般に原料は高価であることからコストアップにつながるという問題もある。 However, according to the method of providing the warp compensation layer, after epitaxially growing the layer to be manufactured, the epitaxial growth is also performed on the opposite side of the semiconductor substrate. Therefore, it is necessary to flip the semiconductor substrate and perform epitaxial growth again. As the number of times of epitaxial growth increases, the raw material is consumed excessively. In general, the raw material is expensive, leading to an increase in cost.
以上に鑑み、本発明の目的は、低コストで簡単な手段により、エピタキシャルウエハの反りを解消もしくは抑制して製造歩留まりおよび信頼性に優れた面発光レーザ、面発光レーザアレイ、面発光レーザモジュールおよび面発光レーザを製造する方法を提供することである。 In view of the above, an object of the present invention is to provide a surface emitting laser, a surface emitting laser array, a surface emitting laser module, and a surface emitting laser module which are excellent in manufacturing yield and reliability by eliminating or suppressing warping of an epitaxial wafer by simple means at low cost It is to provide a method of manufacturing a surface emitting laser.
本発明の請求項1に記載の発明は、GaAs半導体基板上に、Al x1 Ga (1−x1) As/Al x2 Ga (1−x2) As(0≦x1≦1、0≦x2≦1、x1<x2)からなる下部多層膜反射鏡と、下部クラッド層と、1.2μm以上の発振波長を有する活性層と、上部クラッド層と、Al x1 Ga (1−x1) As/Al x2 Ga (1−x2) As(0≦x1≦1、0≦x2≦1、x1<x2)からなる上部多層膜反射鏡と、を順次積層する工程と、その後、前記GaAs半導体基板を、前記半導体基板の厚さをy(μm)、前記下部多層膜反射鏡および前記上部多層膜反射鏡に含まれる低屈折率層の合計厚さをd(μm)としたときに、y(μm)>101.6+21.6×dの関係式を満足する厚さに研磨する工程と、を備えることを特徴とする面発光レーザの製造方法である。 According to the first aspect of the present invention, Al x1 Ga (1-x1) As / Al x2 Ga (1-x2) As (0 ≦ x1 ≦ 1, 0 ≦ x2 ≦ 1, a lower multilayer mirror made of x1 <x2), a lower cladding layer, an active layer having an oscillation wavelength of 1.2 μm or more, an upper cladding layer, and Al x1 Ga (1-x1) As / Al x2 Ga ( 1-x2) a step of sequentially laminating an upper multilayer reflector made of As (0 ≦ x1 ≦ 1, 0 ≦ x2 ≦ 1, x1 <x2), and then the GaAs semiconductor substrate is formed on the semiconductor substrate. When the thickness is y (μm) and the total thickness of the low refractive index layers included in the lower multilayer reflector and the upper multilayer reflector is d (μm), y (μm)> 101.6 + 21 Polishing to a thickness satisfying a relational expression of 6 × d; A method for manufacturing a surface emitting laser, characterized in that it comprises.
請求項2に記載の発明は、請求項1に記載の面発光レーザの製造方法において、前記低屈折率層は、Al 0.9 Ga 0.1 Asにより構成されていることを特徴とするものである。 According to a second aspect of the present invention, in the method for manufacturing a surface emitting laser according to the first aspect, the low refractive index layer is made of Al 0.9 Ga 0.1 As .
請求項3に記載の発明は、請求項1または2に記載の面発光レーザの製造方法において、前記活性層は少なくともその一部がGaInAs系、GaInNAs系、GaInNAsSb系、GaAsSb系からなる半導体材料のうちのいずれかまたは組合せで構成されていることを特徴とするものである。 According to a third aspect of the present invention, in the method for manufacturing a surface emitting laser according to the first or second aspect, the active layer is made of a semiconductor material comprising at least part of a GaInAs-based, GaInNAs-based, GaInNAsSb-based, or GaAsSb-based material. It is characterized by comprising any one or a combination of them .
請求項4に記載の発明は、請求項1乃至3のいずれか1項に記載の面発光レーザの製造方法において、前記GaAs半導体基板上に、前記下部多層膜反射鏡と、下部クラッド層と、前記活性層と、上部クラッド層と、前記上部多層膜反射鏡とを有する積層体を形成した後、前記積層体を前記下部多層膜反射鏡の少なくとも半分の厚さを残すようにエッチングして第1のメサポストを形成する第1のエッチング工程と、前記メサポストよりも外側の領域に存在する前記下部多層膜反射鏡を前記半導体基板が露出するまでエッチングして第2のメサポストを形成する第2のエッチング工程と、をさらに備えることを特徴とするものである。
請求項4の発明によれば、下部多層膜反射鏡の下部半分以上は、第1のエッチング工程により形成されるメサに含まれない。また、第2のエッチング工程により、各素子において、多層膜反射鏡が隣接素子との間で完全に分離される。
第1のエッチングが、前記下部多層膜反射鏡の少なくとも半分の厚さを残すように行われるため、下部多層膜反射鏡の多くの部分がメサポストに含まれず、素子抵抗の増大を避けることができる。さらに、メサポストよりも外側の領域に存在する下部多層膜反射鏡を半導体基板が露出するまでエッチングする第2のエッチング工程を有するため、低屈折率層が隣接素子との間で完全に分離され、エピタキシャルウエハの反りが抑制される。この方法は、従来の一般的な面発光レーザの作製方法と比べて、エッチング工程を一つ増やすだけでよいため、コストがかからずに反りを抑制することができる。
According to a fourth aspect of the present invention, in the method for manufacturing a surface-emitting laser according to any one of the first to third aspects, the lower multilayer reflector, a lower cladding layer, and the like on the GaAs semiconductor substrate, After forming a laminate having the active layer, the upper clad layer, and the upper multilayer reflector, the laminate is etched to leave at least half the thickness of the lower multilayer reflector. A first etching step for forming one mesa post, and a second mesa post for etching the lower multilayer reflector existing in a region outside the mesa post until the semiconductor substrate is exposed. And an etching step.
According to the invention of
Since the first etching is performed so as to leave at least half the thickness of the lower multilayer reflector, a large portion of the lower multilayer reflector is not included in the mesa post, and an increase in device resistance can be avoided. . Furthermore, since it has a second etching process for etching the lower multilayer reflector existing in the region outside the mesa post until the semiconductor substrate is exposed, the low refractive index layer is completely separated from adjacent elements, The warpage of the epitaxial wafer is suppressed. Since this method only requires one more etching process as compared with a conventional method for manufacturing a surface emitting laser, warping can be suppressed without incurring costs.
請求項5に記載の発明は、GaAs研磨基板上に、Alx1Ga(1−x1)As/Alx2Ga(1−x2)As(0≦x1≦1、0≦x2≦1、x1<x2)からなる下部多層膜反射鏡と、下部クラッド層と、1.2μm以上の発振波長を有する活性層と、上部クラッド層と、Alx1Ga(1−x1)As/Alx2Ga(1−x2)As(0≦x1≦1、0≦x2≦1、x1<x2)からなる上部多層膜反射鏡と、が順次積層された構造を備える面発光レーザであって、前記GaAs研磨基板は、前記GaAs研磨基板の厚さをy(μm)、前記下部多層膜反射鏡および前記上部多層膜反射鏡に含まれる低屈折率層の合計厚さをd(μm)としたときに、y(μm)>101.6+21.6×dの関係式を満足する厚さに研磨されていることを特徴とする面発光レーザである。 According to the fifth aspect of the present invention, Al x1 Ga (1-x1) As / Al x2 Ga (1-x2) As (0 ≦ x1 ≦ 1, 0 ≦ x2 ≦ 1, x1 <x2 ) is formed on a GaAs polished substrate. ), A lower cladding layer, an active layer having an oscillation wavelength of 1.2 μm or more, an upper cladding layer, and Al x1 Ga (1-x1) As / Al x2 Ga (1-x2). ) A surface-emitting laser having a structure in which an upper multilayer mirror made of As (0 ≦ x1 ≦ 1, 0 ≦ x2 ≦ 1, x1 <x2) is sequentially laminated, and the GaAs polishing substrate includes: When the thickness of the GaAs polishing substrate is y (μm) and the total thickness of the low refractive index layers included in the lower multilayer reflector and the upper multilayer reflector is d (μm), y (μm) > Thickness that satisfies the relational expression of> 101.6 + 21.6 × d It is a surface emitting laser according to claim being.
請求項6に記載の発明は、請求項5に記載の面発光レーザにおいて、前記低屈折率層は、Al0.9Ga0.1Asにより構成されていることを特徴とするものである。
請求項7に記載の発明は、請求項5または6に記載の面発光レーザにおいて、前記活性層は少なくともその一部がGaInAs系、GaInNAs系、GaInNAsSb系、GaAsSb系からなる半導体材料のうちのいずれかまたは組合せで構成されていることを特徴とするものである。
請求項8に記載の発明は、請求項5乃至7のいずれか1項に記載の面発光レーザを二次元または三次元状に配列した面発光レーザアレイである。
請求項9に記載の発明は、請求項5乃至8に記載の面発光レーザまたは面発光レーザアレイを用いた面発光レーザモジュールである。
The invention according to
The invention according to claim 7 is the surface emitting laser according to
The invention described in
The invention according to
本発明の面発光レーザの製造方法、面発光レーザ、その面発光レーザを用いた面発光レーザアレイおよび面発光レーザモジュールによれば、ウエハの反りが抑制される。本発明は、従来の一般的な面発光レーザと比べて、半導体基板の裏面研磨厚さを調整するだけで実現できるため、コストがかからずに反りを抑制することができる。 Method for manufacturing a surface-emitting laser of the present invention, a surface emitting laser, according to the surface emitting laser array and the surface-emitting laser module using the surface emitting laser, warping of U Movement is suppressed. Since the present invention can be realized only by adjusting the polishing thickness of the back surface of the semiconductor substrate as compared with a conventional general surface emitting laser, warpage can be suppressed without cost.
上記のように本発明によってウエハの反りを抑制することができるため、面発光レーザの製造を安定して行うことができる。また、反りのない安定した形状のアレイチップを作製できるため、このアレイチップを用いて信頼性に優れた光モジュールを提供することができる。 As described above, since the warpage of the wafer can be suppressed by the present invention, the surface emitting laser can be manufactured stably. In addition, since an array chip having a stable shape without warping can be manufactured, an optical module having excellent reliability can be provided using the array chip.
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[実施形態1]
本発明に係る面発光レーザの実施形態1を説明するが、面発光レーザの構造は半導体基板1の厚さを除いては従来とほぼ同一であるので、図2を参照して説明する。なお、面発光レーザの発振波長は1.3μmとし、多層膜反射鏡はAl0.9Ga0.1Asからなる低屈折率層とAl0.2Ga0.8Asにより形成した。半導体基板1として600μm厚さのp型GaAsからなる半導体基板1を用い、従来と同様の方法で、エピタキシャル成長を行い、半導体基板1上への面発光レーザ製造を行った。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[Embodiment 1]
ここで、半導体基板1の目標厚さを次の方法で決めた。
ここに、熱膨張係数およびヤング率の互いに異なる二層1、2からなるエピタキシャルウエハのモデルを考える。前述の(1)式は、エピタキシャルウエハの反りの尺度となる曲率半径ρ(反り量Bの逆数)と、層の厚さt、厚さ比m、ヤング率比n、熱膨張係数αとの関係として、下の式(1)’のように表すことができる。
B=1/ρ=(t1+t2){3(1+m)2+(1+mn)(m2+1/mn)}/{6(α2−α1)(T−T0)(1+m)2} (1)’
但し、添え字1、2は層1、2に対応し、層1は熱膨張係数の小さい層、層2は熱膨張係数の大きい層とする。また、m=t1/t2、n=η1/η2(ηはヤング率)である。また、Tはエピタキシャル成長温度、T0は室温である。
Here, the target thickness of the
Here, a model of an epitaxial wafer composed of two
B = 1 / ρ = (t 1 + t 2 ) {3 (1 + m) 2 + (1 + mn) (m 2 + 1 / mn)} / {6 (α 2 −α 1 ) (T−T 0 ) (1 + m) 2 } (1) '
However, the
ここで、GaAs基板とAlGaAs多層膜反射鏡からなるエピタキシャルウエハに、上のモデルを適用する。層1を、AlGaAs多層膜のうち低屈折率層(Al0.9Ga0.1As)の合計厚さを持つ層とし、層2をGaAs基板とする。α1=4.90×10−6/℃、α2=6.86×10−6/℃、η1=9.35×10−2Pa、η2=8.50×10−2Paを用いる。
式(1)’に数値を代入し、GaAs基板の厚さと低屈折率層の合計厚さとの関係として表したものを、反り値をパラメータとして図1に示す。この結果から、たとえば反り量BをB=0.52m−1、0.81m−1、1.40m−1(曲率半径ρはそれぞれρ=1.9m、1.2m、0.72m)とした場合、式(1)’は
t2=120.5+28.3t1 (3)’−1
t2=101.6+21.6t1 (3)’−2
t2=77.5+15.8t1 (3)’−3
と表せることになる。
Here, the above model is applied to an epitaxial wafer composed of a GaAs substrate and an AlGaAs multilayer mirror. The
FIG. 1 shows the relationship between the thickness of the GaAs substrate and the total thickness of the low-refractive index layers, with the warpage value as a parameter, by substituting numerical values into equation (1) ′. From this result, for example, warpage B and B = 0.52 m -1, 0.81 m -1, was 1.40 m -1 (radius of curvature [rho respectively ρ = 1.9m, 1.2m, 0.72m) and In the case, formula (1) ′ is t 2 = 120.5 + 28.3t 1 (3) ′ − 1
t 2 = 101.6 + 21.6 t 1 (3) ′ − 2
t 2 = 77.5 + 15.8 t 1 (3) ′ − 3
It can be expressed as
本実施形態1の場合、低屈折率層の厚さは一層当たりλ/4n、すなわち1.3μm/(4×2.98)であるので、上部多層膜反射鏡6および下部多層膜反射鏡2の層数が合計60ペアの場合、低屈折率層の合計厚さは6.5μmとなる。したがって、反りの許容値をたとえば0.81m−1とした場合、式(3)’−2を用いて、半導体基板厚さを242μm以上とすればよいことがわかる。また、上部多層膜反射鏡6および下部多層膜反射鏡2の層数(ペア数)を変えた場合は、それに応じて反りの許容値を満たすのに必要な半導体基板厚さも変わる。
In the case of the first embodiment, the thickness of the low refractive index layer is λ / 4n, that is, 1.3 μm / (4 × 2.98). Therefore, the
また、面発光レーザの素子分離化の観点からは、面発光レーザの厚さは薄い方が良いので、反りが許容値を満たすための半導体基板1の厚さの最小値、242μmとなるように半導体基板1の裏面研磨を行った。
Further, from the viewpoint of element separation of the surface emitting laser, it is preferable that the thickness of the surface emitting laser is small. Therefore, the minimum value of the thickness of the
その後、従来とほぼ同様の方法で、上部電極11および引き出し電極12の形成、また半導体基板裏面に下部電極13の形成を行った。
Thereafter, the
以上のようにして、半導体基板上に二次元状に並んだ多数の面発光レーザを作製する。また、これらの面発光レーザを、ダイシングソーまたはスクライバを用いて分離することにより、一個の素子からなる面発光レーザチップや、所望の素子数を持った面発光レーザアレイチップを得ることができた。 As described above, a number of surface emitting lasers arranged two-dimensionally on a semiconductor substrate are manufactured. Also, by separating these surface emitting lasers using a dicing saw or scriber, it was possible to obtain a surface emitting laser chip consisting of a single element or a surface emitting laser array chip having a desired number of elements. .
以上は、発振波長1.3μmの面発光レーザの作製方法について示したが、発振波長1.55μmの面発光レーザについても、式(3)’に基づいて研磨後の半導体基板厚さを設定することにより、エピタキシャルウエハの反りを抑制することができる。その場合、低屈折率層の厚さは一層当たりλ/4n、すなわち1.55μm/(4×2.98)であるので、上部多層膜反射鏡6および下部多層膜反射鏡2の層数が合計60ペアの場合、低屈折率層の合計厚さは7.8μmとなる。したがって、反りの許容値をたとえば0.8051m−1とした場合、式(3)’−2を用いて、半導体基板厚さを270μm以上とすればよいことがわかる。
The method for manufacturing a surface emitting laser with an oscillation wavelength of 1.3 μm has been described above. However, for a surface emitting laser with an oscillation wavelength of 1.55 μm, the thickness of the semiconductor substrate after polishing is set based on Expression (3) ′. Thereby, the curvature of an epitaxial wafer can be suppressed. In that case, since the thickness of the low refractive index layer is λ / 4n per layer, that is, 1.55 μm / (4 × 2.98), the number of layers of the
このように、式(3)’−2に基づいて決められた厚さになるよう、半導体基板1の裏面研磨を行うことにより、エピタキシャルウエハの反りが抑制され、結果として、下部電極13を蒸着する際にウエハ面内で均一な蒸着を行うことができた。また、ウエハにチップ化を施す前の素子検査において、安定した動作を行わせることができた。更に、アレイ化した場合、反りのないアレイチップが得られるので、光モジュールにアレイを組込む場合にサブアッセンブリ上へのマウントを安定して行うことができ、製造歩留まりや信頼性に優れた光モジュールを提供することができ。
In this way, by polishing the back surface of the
[実施形態2]
本発明に係る面発光レーザの製造方法の実施形態2を説明する。図3(a)(b)(c)は、本実施形態に係る製造方法の一部を表す説明図である。
面発光レーザの発振波長は1.3μmとする。半導体基板として600μm厚さのn型GaAsからなる半導体基板1を用い、従来と同様の方法で、エピタキシャル成長を行った。
[Embodiment 2]
The oscillation wavelength of the surface emitting laser is 1.3 μm. The
次に、エピタキシャルウエハの全面に、以下のようにして多数の面発光レーザを作製する。まず、上部n型多層膜反射鏡6の最上面にSiNxなどの誘電体層(図示せず)をプラズマCVD法などにより形成し、その上にフォトリソグラフィを用いて二次元状の円形パターンのレジスト(図示せず)を形成する。このレジストをマスクとして、誘電体層をプラズマエッチングすることにより、円形パターンの誘電体マスク21を形成した。この誘電体マスク21を用い、電流狭窄層14よりも下方で、かつ下部多層膜反射2の少なくとも半分以上の厚さを残した位置までエッチングを行うことにより、円柱状のメサポスト8を形成した(図3(a))。
Next, a large number of surface emitting lasers are fabricated on the entire surface of the epitaxial wafer as follows. First, a dielectric layer (not shown) such as SiN x is formed on the uppermost surface of the upper n-
続いて、水蒸気中で約400℃、20分間の処理を行うことにより電流狭窄層14をメサポスト8の側面側から酸化させてリング状のAlOx膜15を形成した(図3(b))。
ついで、誘電体マスク21を形成する場合と同様の方法で、メサポスト8よりも外側の領域までを覆うSiNxなどの誘電体からなる誘電体マスク22を形成し、これを用いて、残りの下部多層膜反射鏡2をエッチングして半導体基板1の露出部23を形成した(図3(c))。
Subsequently, the
Next, a
次に、従来とほぼ同様の方法で、保護膜の形成、光出射部の形成、上部電極および引き出し電極の形成、下部電極の形成を行った。 Next, a protective film, a light emitting portion, an upper electrode and an extraction electrode, and a lower electrode were formed by a method almost similar to the conventional method.
以上のようにして、半導体基板上にたとえば二次元状に並んだ多数の面発光レーザが作製される。また、これらの面発光レーザを、ダイシングソーまたはスクライバを用いて分離することにより、一個の素子からなる面発光レーザチップや、所望の素子数を持った面発光レーザアレイチップを得ることができた。 As described above, a large number of surface-emitting lasers, for example, arranged two-dimensionally on a semiconductor substrate are manufactured. Also, by separating these surface emitting lasers using a dicing saw or scriber, it was possible to obtain a surface emitting laser chip consisting of a single element or a surface emitting laser array chip having a desired number of elements. .
このように、本実施形態2では、メサポスト8を形成するエッチングと、メサポスト8よりも外側の領域に半導体基板1の露出部23を形成するエッチングを行うことが特徴である。
メサポスト8を形成するエッチングにおいては、エッチングを下部多層膜反射鏡2の少なくとも半分以上の厚さを残した位置まで行うため、下部多層膜反射鏡2の多くの部分がメサポスト8に含まれない状態となる。このような状態では、たとえばエッチングを半導体基板1の近くまで行ってメサポストを形成した場合に比べて、電流経路が広くなるため、素子抵抗を小さくことができる。特に、p型半導体基板を用いる場合に効果的である。これは、p型半導体基板上に面発光レーザを形成する場合、材料特性の上で低抵抗化が難しいp型AlGaAsを下部多層膜反射鏡として用いることになるためである。また、メサポストの高さを低くできるため、表面平坦化という観点で有利になる。
As described above, the second embodiment is characterized in that etching for forming the
In the etching for forming the
また、半導体基板の露出部23を形成するエッチングによって、後の研磨工程で半導体基板1が薄くなった際にエピタキシャルウエハ全体に生じる反りを防止することができる。結果として、下部電極を蒸着する際にエピタキシャルウエハ面内で均一な蒸着を行うことができる。また、チップ化を行う前の素子検査において、安定した動作を行わせることができる。加えて、ハンドリングやリソグラフィ工程における加工歩留まりの向上を達成することができる。更に、アレイ化した場合、反りのないアレイチップが得られるので、光モジュールにアレイを組込む場合にサブアッセンブリ上へのマウントを安定して行うことができ、製造歩留まりおよび信頼性に優れた光モジュールを提供することができる。
In addition, the etching that forms the exposed
半導体基板の露出部23は、たとえば図4に示されるように、実質的に隣接する面発光レーザとの境界を作る溝のような形状にするのが、特に好ましい。このようにすると、素子抵抗の観点から、電流の注入される経路が狭くなりすぎないようにすることができる。なお、図4(a)は図3(c)の状態を上から見た略図であり、図4(b)はその断面の略図である。なお、半導体基板の露出部23の形状はこれに限るものではなく、たとえば円を形作るようなものであっても良い。
As shown in FIG. 4, for example, the exposed
以上、実施形態1および実施形態2に本発明の具体的形態を説明したが、本発明の適用範囲は当然、これに限定されるものではない。たとえば、長波長帯で発光する量子井戸層を形成する半導体材料としてGaInNAsの例を示したが、GaInAs、GaInNAsSb、GaAsSbなどであっても良い。また、その構造も量子井戸の代わりに量子ドットであっても良い。また、発振波長が1.3μm帯の面発光レーザの製造方法を示したが、量子井戸層の組成や多層膜反射鏡の膜厚等の設計変更により1.55μm帯の面発光レーザを作製する場合においても本発明が適用可能である。特に、1.55μm帯の場合は多層膜反射鏡の厚さを更に厚くする必要があるため、それだけウエハの反りの問題が顕著になり、本発明の使用が効果的である。
As mentioned above, although the specific form of this invention was demonstrated to
また、実施形態1はp型半導体基板を用い、下部多層膜反射鏡をp型、上部多層膜反射鏡をn型とした場合について説明したが、上記のp型とn型を入れ替えたものにしてもかまわない。同様に実施形態2はn型半導体基板を用い、下部多層膜反射鏡をn型、上部多層膜反射鏡をp型とした場合について説明したが、上記のn型とp型を入れ替えたものにしてもかまわない。
加えて、実施形態1および2において、形成した引き出し電極12として50Ωに対応したマイクロストリップラインを用いると高周波変調電流を損失なく面発光レーザに印加することが可能となり、毎秒10ギガビット以上の高速光通信用の光源として有利となる。
なお、表面平坦化や引き出し電極下の寄生容量低減のためにメサポストをポリイミド等で埋め込んだ構造にしても良い。この場合、引き出し電極はポリイミド上に形成される。
In the first embodiment, a p-type semiconductor substrate is used, the lower multilayer reflector is p-type, and the upper multilayer reflector is n-type. However, the above p-type and n-type are interchanged. It doesn't matter. Similarly, the second embodiment has described the case where an n-type semiconductor substrate is used, the lower multilayer reflector is an n-type, and the upper multilayer reflector is a p-type, but the above-described n-type and p-type are interchanged. It doesn't matter.
In addition, in the first and second embodiments, when a microstrip line corresponding to 50Ω is used as the formed
Note that a mesa post may be embedded with polyimide or the like in order to planarize the surface or reduce the parasitic capacitance under the extraction electrode. In this case, the extraction electrode is formed on polyimide.
1 半導体基板
2 下部多層膜反射鏡
3 下部クラッド層
4 活性層
5 上部クラッド層
6 上部多層膜反射鏡
7 共振器
8 メサポスト
9 光出射部
10 保護膜
11 上部電極
12 引き出し用電極
13 下部電極
14 電流狭窄層
14’ 電流狭窄構造の開口部
15 AlOx膜
21 誘電体マスク
22 誘電体マスク
23 半導体基板の露出部
DESCRIPTION OF
Claims (9)
その後、前記GaAs半導体基板を、前記半導体基板の厚さをy(μm)、前記下部多層膜反射鏡および前記上部多層膜反射鏡に含まれる低屈折率層の合計厚さをd(μm)としたときに、y(μm)>101.6+21.6×dの関係式を満足する厚さに研磨する工程と、を備えることを特徴とする面発光レーザの製造方法。 A lower multilayer reflector made of Al x1 Ga (1-x1) As / Al x2 Ga (1-x2) As (0 ≦ x1 ≦ 1, 0 ≦ x2 ≦ 1, x1 <x2) on a GaAs semiconductor substrate; A lower clad layer, an active layer having an oscillation wavelength of 1.2 μm or more, an upper clad layer, Al x1 Ga (1-x1) As / Al x2 Ga (1-x2) As (0 ≦ x1 ≦ 1, A step of sequentially laminating an upper multilayer film reflecting mirror composed of 0 ≦ x2 ≦ 1, x1 <x2);
Then, the thickness of the GaAs semiconductor substrate is y (μm), and the total thickness of the low refractive index layers included in the lower multilayer reflector and the upper multilayer reflector is d (μm). And a step of polishing to a thickness satisfying a relational expression of y (μm)> 101.6 + 21.6 × d.
前記メサポストよりも外側の領域に存在する前記下部多層膜反射鏡を前記半導体基板が露出するまでエッチングして第2のメサポストを形成する第2のエッチング工程と、をさらに備えることを特徴とする請求項1乃至3のいずれか1項に記載の面発光レーザの製造方法。 On the GaAs semiconductor substrate, after forming a laminate having the lower multilayer reflector, the lower cladding layer, the active layer, the upper cladding layer, and the upper multilayer reflector, the laminate is A first etching step of forming a first mesa post by etching so as to leave at least half the thickness of the lower multilayer reflector;
And a second etching step of forming a second mesa post by etching the lower multilayer reflector existing in a region outside the mesa post until the semiconductor substrate is exposed. Item 4. The method for manufacturing a surface emitting laser according to any one of Items 1 to 3 .
前記GaAs研磨基板は、前記GaAs研磨基板の厚さをy(μm)、前記下部多層膜反射鏡および前記上部多層膜反射鏡に含まれる低屈折率層の合計厚さをd(μm)としたときに、y(μm)>101.6+21.6×dの関係式を満足する厚さに研磨されていることを特徴とする面発光レーザ。 In the GaAs polishing substrate, the thickness of the GaAs polishing substrate is y (μm), and the total thickness of the low refractive index layers included in the lower multilayer reflector and the upper multilayer reflector is d (μm). In some cases, the surface emitting laser is polished to a thickness satisfying a relational expression of y (μm)> 101.6 + 21.6 × d.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003297278A JP4969765B2 (en) | 2003-08-21 | 2003-08-21 | Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003297278A JP4969765B2 (en) | 2003-08-21 | 2003-08-21 | Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005072128A JP2005072128A (en) | 2005-03-17 |
| JP4969765B2 true JP4969765B2 (en) | 2012-07-04 |
Family
ID=34403191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003297278A Expired - Lifetime JP4969765B2 (en) | 2003-08-21 | 2003-08-21 | Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4969765B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4668102B2 (en) * | 2006-03-22 | 2011-04-13 | 古河電気工業株式会社 | Beauty laser equipment |
| JP5447719B2 (en) * | 2006-08-23 | 2014-03-19 | 株式会社リコー | Surface emitting laser array, optical scanning device and image forming apparatus provided with the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3788037B2 (en) * | 1998-06-18 | 2006-06-21 | 住友電気工業株式会社 | GaN single crystal substrate |
| GB2341974A (en) * | 1998-09-22 | 2000-03-29 | Secr Defence | Semiconductor device incorporating a superlattice structure |
| JP3965801B2 (en) * | 1998-10-05 | 2007-08-29 | 富士ゼロックス株式会社 | Surface emitting laser array device |
| JP2000299492A (en) * | 1999-04-15 | 2000-10-24 | Daido Steel Co Ltd | Quantum well light emitting diode |
| JP3619155B2 (en) * | 2001-01-17 | 2005-02-09 | キヤノン株式会社 | Surface emitting laser device, manufacturing method thereof, and driving method thereof |
| JP4035689B2 (en) * | 2001-03-12 | 2008-01-23 | セイコーエプソン株式会社 | Manufacturing method of surface emitting semiconductor laser and surface emitting semiconductor laser |
| JP2002359434A (en) * | 2001-03-29 | 2002-12-13 | Ricoh Co Ltd | Surface emitting laser element and surface emitting laser array using the surface emitting laser element |
| JP2003037335A (en) * | 2001-07-23 | 2003-02-07 | Furukawa Electric Co Ltd:The | Surface emitting semiconductor laser device |
| JP2003158340A (en) * | 2001-08-10 | 2003-05-30 | Furukawa Electric Co Ltd:The | Surface emitting semiconductor laser device |
| JP4115125B2 (en) * | 2001-12-13 | 2008-07-09 | 古河電気工業株式会社 | Surface emitting semiconductor laser device |
-
2003
- 2003-08-21 JP JP2003297278A patent/JP4969765B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005072128A (en) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5250999B2 (en) | Surface emitting semiconductor laser | |
| JP5304694B2 (en) | Surface emitting semiconductor laser | |
| US7720125B2 (en) | Surface light emitting laser element, surface light emitting laser array provided with it, electro-photographic system and optical communication system | |
| JP4872987B2 (en) | Surface emitting semiconductor laser | |
| JP5326677B2 (en) | Semiconductor laser and manufacturing method thereof | |
| JP4626686B2 (en) | Surface emitting semiconductor laser | |
| CN103311805B (en) | Semiconductor stack and vertical cavity surface emitting laser | |
| JP2006210429A (en) | Surface emitting semiconductor laser | |
| JP5434201B2 (en) | Semiconductor laser | |
| CN101145674A (en) | Vertical cavity surface emitting laser and method of manufacturing the same | |
| US20100202486A1 (en) | Vertical cavity surface emitting laser and method of manufacturing thereof | |
| US8218596B2 (en) | Vertical cavity surface emitting laser and method of manufacturing the same | |
| US20080151961A1 (en) | Vertical cavity surface-emitting laser and method of fabricating the same | |
| JP5093480B2 (en) | Surface emitting semiconductor laser and manufacturing method thereof | |
| JP5006242B2 (en) | Surface emitting semiconductor laser device | |
| WO2021192672A1 (en) | Surface-emitting laser, surface-emitting laser array, electronic apparatus, and method for manufacturing surface-emitting laser | |
| JP4969765B2 (en) | Surface emitting laser, surface emitting laser array and surface emitting laser module using the surface emitting laser, and method for manufacturing surface emitting semiconductor laser | |
| JP2010045249A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2008071829A (en) | Surface emitting semiconductor device | |
| JP2008153341A (en) | Surface emitting laser | |
| CN118739022A (en) | A surface emitting laser and its preparation method and application | |
| JP5932254B2 (en) | Vertical cavity surface emitting laser | |
| JP2008306126A (en) | Surface emitting laser | |
| JP2013115146A (en) | Surface-emitting laser element and manufacturing method therefor | |
| JP2009152296A (en) | Manufacturing method of surface emitting semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110315 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4969765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |