Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4035733B2 - 半導体装置の製造方法及び電気的接続部の処理方法 - Google Patents
[go: Go Back, main page]

JP4035733B2 - 半導体装置の製造方法及び電気的接続部の処理方法 - Google Patents

半導体装置の製造方法及び電気的接続部の処理方法 Download PDF

Info

Publication number
JP4035733B2
JP4035733B2 JP2005011763A JP2005011763A JP4035733B2 JP 4035733 B2 JP4035733 B2 JP 4035733B2 JP 2005011763 A JP2005011763 A JP 2005011763A JP 2005011763 A JP2005011763 A JP 2005011763A JP 4035733 B2 JP4035733 B2 JP 4035733B2
Authority
JP
Japan
Prior art keywords
electrical connection
semiconductor device
paste
manufacturing
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005011763A
Other languages
English (en)
Other versions
JP2006202905A (ja
Inventor
浩久 中山
史郎 佐藤
正宣 庄司
仁志 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005011763A priority Critical patent/JP4035733B2/ja
Priority to TW094145939A priority patent/TWI285931B/zh
Priority to US11/332,262 priority patent/US7608479B2/en
Priority to EP07017535A priority patent/EP1858070A3/en
Priority to KR1020060005386A priority patent/KR100687000B1/ko
Priority to EP06001010A priority patent/EP1684339A3/en
Priority to CNB2007101860221A priority patent/CN100570848C/zh
Priority to CNB2006100061439A priority patent/CN100444343C/zh
Publication of JP2006202905A publication Critical patent/JP2006202905A/ja
Application granted granted Critical
Publication of JP4035733B2 publication Critical patent/JP4035733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C2201/00—Paving elements
    • E01C2201/06—Sets of paving elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01971—Cleaning, e.g. oxide removal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法及び電気的接続部の処理方法に関する。
ＢＧＡやＣＳＰなどの半導体パッケージの外部端子としてハンダボールが使用されている。ハンダボールは、半導体パッケージのインターポーザの電気的接続部（ランド）に設けられる。通常、ランドの表面には、メッキ皮膜などの酸化防止膜が形成されており、こうすることによりランド表面の酸化を防止し、ハンダボールの搭載工程の信頼性向上を図っている。しかしながら、この従来の方法によれば、メッキ皮膜などの処理工程が増加するのみならず、例えばメッキ皮膜としてＮｉを使用した場合にはハンダ接合により硬くて脆い合金層が形成され、外部端子の機械的信頼性の低下を招くことがある。
特開２０００−１１４３１３号公報
本発明の目的は、外部端子の信頼性が向上する半導体装置の製造方法及び電気的接続部の処理方法を提供することにある。
（１）本発明に係る半導体装置の製造方法は、
（ａ）半導体基板と電気的に導通する電気的接続部に、酸を含むペーストを設けること、
（ｂ）前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
（ｃ）前記電気的接続部に導電部材を設けること、
を含む。本発明によれば、ペーストに含まれる酸により、電気的接続部の表面に被着している酸化膜を除去することができるので、その後に行う導電部材を設ける工程の信頼性が向上する。また、ペーストの塗布工程及び洗浄工程を行うことにより、酸化膜が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。
（２）この半導体装置の製造方法において、
前記導電部材はハンダからなってもよい。
（３）この半導体装置の製造方法において、
前記（ｃ）工程において、前記ハンダを前記電気的接続部にフラックスを介して設けてもよい。
（４）この半導体装置の製造方法において、
前記（ａ）工程で設ける前記ペーストは、前記（ｃ）工程で設けるフラックスと同一材料から構成されてもよい。これによれば、製造工程で用いる薬品点数を少なくすることができる。
（５）この半導体装置の製造方法において、
前記（ａ）工程で設ける前記ペーストは、前記（ｃ）工程で設けるフラックスよりも酸の比率が大きい材料から構成されてもよい。これによれば、電気的接続部の表面の酸化膜を効果的に除去することができる。
（６）この半導体装置の製造方法において、
前記（ａ）工程で設ける前記ペーストは、前記（ｃ）工程で設けるフラックスの酸よりも還元力の大きい酸を含む材料から構成されてもよい。これによれば、電気的接続部の表面の酸化膜を効果的に除去することができる。
（７）この半導体装置の製造方法において、
前記（ａ）及び（ｂ）工程を大気又は酸素雰囲気において行ってもよい。これにより、工程中に電気的接続部の表面に気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペーストとともに除去することができる。したがって、電気的接続部の導電面を確実に露出させることができる。
（８）この半導体装置の製造方法において、
前記ペーストの酸は、有機酸であってもよい。
（９）この半導体装置の製造方法において、
前記ペーストの酸は、無機酸であってもよい。
（１０）この半導体装置の製造方法において、
前記半導体基板は、インターポーザに搭載され、
前記電気的接続部は、インターポーザに形成されたランドであってもよい。
（１１）この半導体装置の製造方法において、
前記電気的接続部は、前記半導体基板に形成された電極パッドであってもよい。
（１２）この半導体装置の製造方法において、
前記半導体基板には、樹脂層が形成され、
前記電気的接続部は、前記樹脂層上に形成されたランドであってもよい。
（１３）この半導体装置の製造方法において、
複数の前記電気的接続部のそれぞれは、複数行複数列に配列され、
前記（ａ）及び（ｂ）工程を、前記複数行複数列の外側の端部に位置する電気的接続部に対して行ってもよい。
（１４）この半導体装置の製造方法において、
前記（ａ）及び（ｂ）工程を、前記複数行複数列の外側の角部に位置する電気的接続部に対して行ってもよい。これによれば、複数の電気的接続部が配列された複数行複数列のうちの角部は応力が最も加えられやすい。
（１５）この半導体装置の製造方法において、
前記複数の電気的接続部のそれぞれは、所定エリアを囲む領域に複数行複数列に配列され、
前記（ａ）及び（ｂ）工程を、前記所定エリアに最も近い内側の端部に対して行ってもよい。これによれば、例えばメッキ皮膜に起因した機械的信頼性の低下を招くことがないので、応力の加えられやすい電気的接続部に対して行うと効果的である。
（１６）本発明に係る電気的接続部の処理方法は、
（ａ）電気的接続部に酸を含むペーストを設けること、
（ｂ）導電部材を前記電気的接続部に設ける前に、前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
を含む。本発明によれば、ペーストに含まれる酸により、電気的接続部の表面に被着している酸化膜を除去することができるので、その後に行う導電部材を設ける工程の信頼性が向上する。また、ペーストの塗布工程及び洗浄工程を行うことにより、酸化膜が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。
（１７）この電気的接続部の処理方法において、
前記（ａ）及び（ｂ）工程を大気圧又は酸素雰囲気において行ってもよい。これにより、工程中に電気的接続部の表面に気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペーストとともに除去することができる。したがって、電気的接続部の導電面を確実に露出させることができる。
（１８）この電気的接続部の処理方法において、
前記ペーストの酸は、有機酸であってもよい。
（１９）この電気的接続部の処理方法において、
前記ペーストの酸は、無機酸であってもよい。
（２０）この電気的接続部の処理方法において、
前記電気的接続部は、マザーボードに形成され、
前記（ｂ）工程後に、電子部品を前記マザーボードの前記電気的接続部にハンダ接合してもよい。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１〜図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。この半導体装置の製造方法は、電気的接続部の処理方法を含む。
本実施の形態では、インターポーザ１０を用意する。インターポーザ１０には、半導体チップ（半導体基板）２０が搭載されている。すなわち、本実施の形態では、半導体チップ２０をパッケージ化した半導体パッケージ４０を用意する。
インターポーザ１０は、半導体チップ２０を搭載するための配線基板である。インターポーザ１０は半導体パッケージ４０の一部をなす。インターポーザ１０は、有機系の樹脂基板（例えばエポキシ基板、ポリイミド基板）であってもよいし、無機系の基板（例えばガラス基板、セラミック基板）であってもよく、あるいは有機系・無機系の複合構造の基板（例えばガラスエポキシ基板）であってもよい。
インターポーザ１０には、その両面に導電性材料からなる電気的接続部１２，１４が形成されている。電気的接続部１２，１４は、例えば配線パターンのランドであってもよく、金属（例えばＣｕ）により形成されている。また、インターポーザ１０の表面には保護膜（例えばソルダレジスト）１６が設けられている。保護膜１６は、電気的接続部１２，１４を避けて配線パターンの他の部分を保護している。例えば、保護膜１６は、電気的接続部１４（又は電気的接続部１２）の中央部を避けてその外周端部にオーバーラップして設けられている。
インターポーザ１０は、単層基板であってもよいし、多層基板であってもよい。いずれにしても電気的接続部１２，１４のそれぞれは相互に電気的に導通している。電気的接続部１２，１４の相互の電気的接続は、スルーホールにより図ることができる。
半導体チップ２０は、集積回路２２及びそれに電気的に接続されている電極パッド（例えばＡｌパッド）２４を有する。電極パッド２４は、半導体チップ２０の端部（例えば対向する２辺又は４辺）に位置することが一般的である。なお、半導体チップ２０の電極パッド２４側の表面には、パッシベーション膜２８が設けられている。
半導体チップ２０は、インターポーザ１０における電気的接続部１２側の面に搭載されている。これにより、電気的接続部１４は半導体チップ２０と電気的に導通する。半導体チップ２０の搭載形態としては、電極パッド２４の形成面をインターポーザ１０側に向けるフェースダウン型であってもよいし、それとは逆向きのフェースアップ型であってもよい。フェースダウン型の場合、電極パッド２４上にはバンプ（例えばＡｕバンプ）が設けられることが多い。その場合、半導体チップ２０（詳しくはバンプ）とインターポーザ１０（詳しくは電気的接続部１２）の両者の電気的接続は、異方性導電材料３０により図ることができる。異方性導電材料３０は、フィルム（ＡＣＦ）又はペースト（ＡＣＰ）のいずれであってもよい。異方性導電材料３０は、バインダ及びそのバインダに分散された複数の導電粒子を有し、導電粒子がバンプ及び電気的接続部１２の間に介在することにより両者間の電気的接続を図るものである。あるいは、フェースダウン型のその他の電気的接続として、導電樹脂ペーストによるもの、金属接合（例えばＡｕ−Ａｕ接合、Ａｕ−Ｓｎ接合又はハンダ接合）、絶縁樹脂の収縮力による形態を適用してもよい。また、金属接合の場合、半導体チップ２０とインターポーザ１０との間にアンダーフィル材（樹脂）を充填してもよい。なお、フェースアップ型の場合には、両者の電気的接続はワイヤにより図られ、全体が樹脂封止されることが多い。
本実施の形態では、図２（Ａ）〜図４に示すように、上述のインターポーザ１０の電気的接続部１４に外部端子６０を形成する。まず、図２（Ａ）〜図２（Ｃ）に示すように、電気的接続部の処理方法を説明する。
図２（Ａ）に示すように、電気的接続部１４の表面には、酸化膜１５が被着している。この酸化膜１５は、自然酸化、半導体チップ２０の搭載工程の加熱、又はインターポーザ１０の乾燥工程の加熱などに起因して形成されることが知られている。
最初に、電気的接続部１４にペースト５４を設ける（図２（Ｂ）参照）。ペースト５４は酸を含む。ペースト５４の酸は、無機酸又は有機酸のいずれであってもよい。無機酸として、ハロゲン化水素水溶液を使用してもよい。無機酸の具体例としては、臭酸（ＨＢｒ）、塩酸（ＨＣｌ）、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）などが挙げられる。有機酸の具体例としては、カルボン酸（ＲＣＯＯＨ）が挙げられる。無機酸は有機酸に比べて還元力が大きいので、無機酸を含むペースト５４を使用すると酸化膜１５を効果的に除去することができる。また、無機酸の中でも、塩酸、硫酸は、とりわけ還元力が大きいので（例えば臭酸よりも大きいので）より好ましい。
ペースト５４は、フラックスであってもよい。その場合、ペースト５４は、樹脂、活性剤、溶剤、チクソ剤を含むものであってもよい。樹脂としては、水溶性樹脂又はロジン系樹脂を用いることができる。フラックスの組成は、酸を含むものであれば特に限定されるものではない。例えば、フラックスの組成として、脂肪族グリコールエーテル、変性硬化ひまし油、グリセルエーテル、有機酸、有機アミンのハロゲン塩、ハンダ粉末が所定比率で混在していてもよい。
ペースト５４は、後述のハンダ付け用のフラックス５６（図３（Ａ）参照）と同一材料からなるものであってもよい。これによれば、製造工程で用いる薬品点数を少なくすることができる。あるいは、ペースト５４は、ハンダ付け用フラックス５６よりも酸の比率が大きい材料からなるものであってもよい。また、ペースト５４は、ハンダ付け用フラックス５６の酸よりも還元力の大きい酸を含む材料からなるものであってもよい。これらにより、電気的接続部１４の表面の酸化膜１５を効果的に除去することができる。
ペースト５４を設ける方法は、図２（Ａ）に示すように、ピン５０により液滴５２を転写するピン転写方式を適用してもよい。その他の方式として、印刷方式（例えばスクリーン印刷方式）、インクジェット方式、ディスペンサによる塗布方式などを適用してもよい。ペースト５４を設ける領域は、インターポーザ１０における電気的接続部１４を含む領域であればよく、例えば図２（Ｂ）に示すように、それぞれの電気的接続部１４ごとの複数領域にわけて設けてもよい。
図２（Ｂ）に示すように、ペースト５４を設けた後、電気的接続部１４の材料である金属の還元反応が終了するまで所定時間放置する。例えば、電気的接続部１４の材料が銅であり、臭酸を含むペースト５４を設けた場合には、以下の化学反応が起こる。
ＣｕＯ（酸化銅）＋２ＨＢｒ（臭酸）→ＣｕＢｒ２（臭化銅）＋Ｈ２Ｏ（水）
上記化学反応を促進するために加熱してもよい。あるいは、ペースト５４に含まれる酸の揮発を防止するため、加熱せずに常温で放置しておいてもよい。酸の揮発を防止することにより、上記化学反応を確実に起こすことができる。
その後、図２（Ｃ）に示すように、電気的接続部１４を洗浄することにより、ペースト５４を電気的接続部１４から除去する。こうして、ペースト５４とともに、電気的接続部１４の表面に被着している酸化膜１５を除去することができる。すなわち、電気的接続部１４の導電面を確実に露出させることができる。
上述のペースト５４の塗布工程及び洗浄工程を、大気又は酸素雰囲気において行ってもよい。これによれば、工程中に電気的接続部１４の表面に何らかの気体が被着した場合であっても、その気体は酸化膜として形成されることになるので、洗浄工程によりペースト５４とともに除去することができる。したがって、電気的接続部１４の導電面を確実に露出させることができる。なお、上述のペーストの塗布工程及び洗浄工程は、複数の電気的接続部１４の全てに対して行うことができる。
次に、電気的接続部１４上に導電部材を設ける。導電部材としてハンダを用いる場合には、図３（Ａ）及び図３（Ｂ）に示すように、電気的接続部１４にフラックス５６を介してハンダ５８を設けてもよい。ハンダ５８は、固形のハンダボールとして電気的接続部１４に搭載してもよい。ハンダ付け用のフラックス５６は、ハンダ５８の濡れ性向上及び完成後の外部端子６０の表面の酸化防止を図るためのもので、あらかじめハンダ５８を設ける前に電気的接続部１４に設けておいてもよい。ハンダ５８は、例えばスズ（Ｓｎ）を含む。
その後、図４に示すように、リフロー工程を経て、電気的接続部１４に外部端子６０を形成する。その後、外部端子６０に残存するフラックス５６を洗浄により除去する。
以上の工程を複数のインターポーザ１０の集合体において行った場合には、インターポーザ１０が得られるように個辺切断する。こうして、図４に示す半導体装置１を製造することができる。
本実施の形態に係る半導体装置の製造方法によれば、ペースト５４に含まれる酸により、電気的接続部１４の表面に被着している酸化膜１５を除去することができるので、その後に行うハンダ５８を設ける工程の信頼性が向上する。詳しくは、メッキ皮膜を形成しなくても電気的接続部１４の酸化防止が図られ、メッキ皮膜に起因する硬くて脆い合金層の形成を防止し、外部端子の機械的信頼性の低下を防止することができる。また、電気的接続部１４の表面の酸化防止を図ることにより、ハンダと電気的接続部１４の電気的導通を確実に達成することができる。さらに、ペースト５４の塗布工程及び洗浄工程を行うことにより、酸化膜１５が除去できるので、あらかじめメッキ皮膜を形成する工程に比べて製造工程が極めて簡単である。
次に、本実施の形態の変形例を説明する。図５は、外部端子の形成工程前のインターポーザの平面図である。本変形例では、複数の電気的接続部１４の一部に対して、上述のペースト５４の塗布工程及び洗浄工程を行う。
図５に示すように、複数の電気的接続部１４のそれぞれは、インターポーザ１０上に複数行複数列に配列されている。例えば複数の電気的接続部１４の配列形態は矩形であってもよい。そして、本変形例では、複数の電気的接続部１４のうち応力の加わりやすい位置に対して、上述のペースト５４の塗布工程及び洗浄工程を行う。その他の電気的接続部１４に対しては、酸化防止のためにメッキ皮膜を形成しておいてもよい。こうすることで、応力の加わりやすい部分の機械的強度を向上させるとともに、メッキ皮膜を形成することのメリット（例えば温度サイクル信頼性の向上）を奏することができる。なお、ここでの応力とは、インターポーザ１０又は半導体チップ２０の膨張又は収縮に起因して加えられる応力を含む。
例えば、複数行複数列の外側の端部（最も外側を含む）に位置する電気的接続部１４ａ（のみ）、あるいは複数行複数列の外側の角部に位置する電気的接続部１４ｂ（のみ）に対して、ペースト５４の塗布工程及び洗浄工程を行ってもよい。
また、図５に示すように、複数の電気的接続部１４のそれぞれが所定エリア６２（例えば半導体チップ搭載エリア）を囲む領域に複数行複数列に配列される場合、所定エリア６２に最も近い内側の端部（最も内側を含む）に位置する電気的接続部１４ｃ（のみ）、あるいは所定エリア６２の角部に対応する電気的接続部１４ｄ（のみ）に対して、ペースト５４の塗布工程及び洗浄工程を行ってもよい。また、電気的接続部１４ａ（又は電気的接続部１４ｂ）とともに、電気的接続部１４ｃ（又は電気的接続部１４ｄ）に対して、ペースト５４の塗布工程及び洗浄工程を行ってもよい。
なお、本変形例で使用される半導体装置は、ファンイン型、ファンアウト型又はファンインアウト型のいずれであってもよい。複数の電気的接続部１４は、ファンイン型であれば半導体チップ２０の搭載エリアの内側のみに設けられ、ファンアウト型であれば半導体チップ２０の搭載エリアの外側のみに設けられ、ファンインアウト型であれば半導体チップ２０の搭載エリアの内側及び外側に設けられる。
本変形例によれば、例えばメッキ皮膜に起因した機械的信頼性の低下を招くことがないので、応力の加えられやすい電気的接続部１４ａ〜１４ｄに対して行うと効果的である。
（第２の実施の形態）
図６〜図８は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
本実施の形態では、半導体基板１２０を用意し（図６参照）、半導体基板１２０の電極パッド（電気的接続部）１２４に対して、第１の実施の形態において説明したペーストの塗布工程及び洗浄工程を行い、外部端子１６０を形成する（図７参照）。外部端子１６０は導電部材からなり、例えばハンダ若しくは金（Ａｕ）などから形成してもよい。本工程をウエハ状態で行う場合には、半導体基板１２０として半導体ウエハを用意する。半導体ウエハは外部端子１６０の形成工程終了後に、複数の個辺の半導体チップを得るために切断される。
半導体基板１２０は、集積回路１２２及びそれに電気的接続されている電極パッド（Ａｌパッド）１２４を有する。電極パッド１２４は、半導体ウエハのそれぞれの半導体チップに対応する領域の端部（例えば対向する２辺又は４辺）に位置することが一般的である。なお、半導体基板１２０の電極パッド１２４側の表面には、パッシベーション膜１２８が設けられている。
図８に示すように、本実施の形態の変形例として、集積回路２２２上を含む領域に電極パッド２２４が設けられた半導体基板２２０を用意し、その半導体基板２２０の電極パッド２２４に対して上述のペーストの塗布工程及び洗浄工程を行ってもよい。複数の電極パッド２２４のそれぞれは、集積回路２２２上（詳しくはパッシベーション膜１２６上）に複数行複数列に配列されている。
本変形例によれば、電極パッド２２４が集積回路２２２上に配置されるため、応力により耐え得る構造が要求されるが、本変形例を適用することによりその要求が満たされる。
なお、本変形例は、第１の実施の形態の変形例に適用することも可能である。すなわち、複数の電極パッド２２４のうち機械的応力が加わりやすい位置に対してのみ、上述のペーストの塗布工程及び洗浄工程を行ってもよい。
（第３の実施の形態）
図９〜図１１は、本発明の第３の実施の形態に係る半導体装置の製造方法である。図１０は、図９のＸ−Ｘ線断面図である。
本実施の形態では、いわゆるウエハレベルにおいて再配置配線が施された半導体基板３２０を用意し（図１０参照）、半導体基板３２０の電気的接続部（例えばランド）３３２に対して、第１の実施の形態において説明したペーストの塗布工程及び洗浄工程を行い、外部端子３６０を形成する（図１１参照）。外部端子３６０は導電部材からなり、例えばハンダ又は金（Ａｕ）などから形成してもよい。本工程をウエハ状態で行う場合には、半導体基板３２０として半導体ウエハを用意する。半導体ウエハは外部端子３６０の形成工程終了後に、複数の個辺の半導体チップを得るために切断される。
半導体基板３２０は、集積回路３２２及びそれに電気的接続されている電極パッド（Ａｌパッド）３２４を有する。電極パッド３２４は、半導体ウエハのそれぞれの半導体チップに対応する領域の端部（例えば対向する２辺又は４辺）に位置することが一般的である。なお、半導体基板３２０の電極パッド３２４側の表面には、パッシベーション膜３２６が設けられている。
半導体基板３２０には、集積回路３２２側の面上に樹脂層３２８が形成されている。樹脂層３２８は、後述の配線層３３０の電気的接続部３３２の下地層である。樹脂層３２８は、例えば複数の電極パッド３２４の配列領域よりも内側に形成されている。樹脂層３２８の材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等が挙げられる。
半導体基板３２０には、電極パッド３２４と電気的に接続されている配線層３３０が形成されている。配線層３３０は、電極パッド３２４から樹脂層３２８上に至るように形成され、樹脂層３２８上に形成された電気的接続部（例えばランド）３３２を有する。配線層３３０は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれか１つ又は複数を積層することで形成することができる。なお、複数の電気的接続部３３２のそれぞれは、樹脂層３２８上に複数行複数列に配列されていてもよい。
また、半導体基板３２０には、配線層３３０の一部を覆うように樹脂層３３４が設けられている。樹脂層３３４は、配線層３３０の電気的接続部３３２（の少なくとも中央部）を避けて形成されている。樹脂層３３４は、ソルダレジストであってもよい。
図１１に示すように、半導体基板３２０の電気的接続部３３２に対して外部端子３６０を形成した後、外部端子３６０の根元部を補強するために、外部端子３６０の上端部を避ける領域に樹脂層３３６をさらに設けてもよい。
なお、本実施の形態は、第１の実施の形態の変形例に適用することも可能である。すなわち、複数の電気的接続部３３２のうち機械的応力が加わりやすい位置に対してのみ、上述のペーストの塗布工程及び洗浄工程を行ってもよい。
（第４の実施の形態）
図１２及び図１３は、本発明の第４の実施の形態に係る電気的接続部の処理方法を示す図である。
本実施の形態では、マザーボード４１０に形成された電気的接続部（例えばランド）４１２に対して、第１の実施の形態において説明したペーストの塗布工程及び洗浄工程を行う。マザーボード４１０には、電気的接続部４１２を避けて保護膜（例えばソルダレジスト）４１４が設けられている。
マザーボード４１０は、複数の電子部品を搭載するための基板であり、その例としては、リジッド基板、フレキシブル基板、フレキシブルリジッド基板、又はビルドアップ基板などが挙げられる。電子部品としては、例えば、半導体装置、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどが挙げられる。例えば、ペーストの塗布工程及び洗浄工程終了後に、電子部品として例えば半導体装置１をマザーボード４１０の電気的接続部４１２にハンダ接合してもよい（図１３参照）。
（第５の実施の形態）
本発明の第５の実施の形態に係る電子機器として、図１４にはノート型パーソナルコンピュータ１０００が示され、図１５には携帯電話２０００が示されている。本実施の形態に係る電子機器は、上述のいずれかの実施の形態により製造された半導体装置を内蔵する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の第１の実施の形態を説明する図である。 本発明の第１の実施の形態を説明する図である。 本発明の第１の実施の形態を説明する図である。 本発明の第１の実施の形態を説明する図である。 本発明の第１の実施の形態の変形例を説明する図である。 本発明の第２の実施の形態を説明する図である。 本発明の第２の実施の形態を説明する図である。 本発明の第２の実施の形態の変形例を説明する図である。 本発明の第３の実施の形態を説明する図である。 本発明の第３の実施の形態を説明する図である。 本発明の第３の実施の形態を説明する図である。 本発明の第４の実施の形態を説明する図である。 本発明の第４の実施の形態を説明する図である。 本発明の第５の実施の形態を説明する図である。 本発明の第５の実施の形態を説明する図である。
符号の説明
１０…インターポーザ １４…電気的接続部 ２０…半導体チップ（半導体基板）
５４…ペースト ５６…フラックス ５８…ハンダ ６０…外部端子
６２…所定エリア １２０…半導体基板 １２４…電極パッド １６０…外部端子
２２０…半導体基板 ２２４…電極パッド ３２０…半導体基板 ３２４…電極パッド
３２８…樹脂層 ３３２…電気的接続部 ３６０…外部端子 ４１０…マザーボード
４１２…電気的接続部

Claims (16)

  1. （ａ）半導体基板と電気的に導通する電気的接続部に、酸を含むペーストを設けること、
    （ｂ）前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
    （ｃ）前記電気的接続部にフラックスを介してハンダを設けること、
    を含み、
    前記ペーストは、前記フラックスと同一材料からなる半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ａ）及び（ｂ）工程を大気又は酸素雰囲気において行う半導体装置の製造方法。
  3. 請求項１又は請求項２のいずれかに記載の半導体装置の製造方法において、
    前記ペーストの酸は、有機酸である半導体装置の製造方法。
  4. 請求項１又は請求項２のいずれかに記載の半導体装置の製造方法において、
    前記ペーストの酸は、無機酸である半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板は、インターポーザに搭載され、
    前記電気的接続部は、インターポーザに形成されたランドである半導体装置の製造方法。
  6. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記電気的接続部は、前記半導体基板に形成された電極パッドである半導体装置の製造方法。
  7. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板には、樹脂層が形成され、
    前記電気的接続部は、前記樹脂層上に形成されたランドである半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
    複数の前記電気的接続部のそれぞれは、複数行複数列に配列され、
    前記（ａ）及び（ｂ）工程を、前記複数行複数列の外側の端部に位置する電気的接続部に対して行う半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記（ａ）及び（ｂ）工程を、前記複数行複数列の外側の角部に位置する電気的接続部に対して行う半導体装置の製造方法。
  10. 請求項８又は請求項９記載の半導体装置の製造方法において、
    前記複数の前記電気的接続部のそれぞれは、所定エリアを囲む領域に複数行複数列に配列され、
    前記（ａ）及び（ｂ）工程を、前記所定エリアに最も近い内側の端部に対して行う半導体装置の製造方法。
  11. （ａ）半導体基板と電気的に導通し、複数行複数列に配列された複数の電気的接続部のうち、前記複数行複数列の外側の角部に位置する第１の電気的接続部のみに酸を含むペーストを設けること、
    （ｂ）前記第１の電気的接続部を洗浄することにより、前記ペーストを前記第１の電気的接続部から除去すること、
    （ｃ）前記複数の電気的接続部にフラックスを介してハンダを設けること、
    を含み、
    前記ペーストは、前記フラックスと同一材料からなり、
    前記（ａ）工程よりも前に、前記複数の電気的接続部のうち、前記第１の電気的接続部以外の第２の電気的接続部にはメッキ被膜が形成されている半導体装置の製造方法。
  12. （ａ）半導体基板と電気的に導通し、所定のエリアを囲む領域に複数行複数列に配列された複数の電気的接続部のうち、前記複数行複数列の内側の角部に位置する第１の電気的接続部のみに酸を含むペーストを設けること、
    （ｂ）前記第１の電気的接続部を洗浄することにより、前記ペーストを前記第１の電気的接続部から除去すること、
    （ｃ）前記複数の電気的接続部にフラックスを介してハンダを設けること、
    を含み、
    前記ペーストは、前記フラックスと同一材料からなり、
    前記（ａ）工程よりも前に、前記複数の電気的接続部のうち、前記第１の電気的接続部以外の第２の電気的接続部にはメッキ被膜が形成されている半導体装置の製造方法。
  13. （ａ）電気的接続部に酸を含むペーストを設けること、
    （ｂ）前記電気的接続部を洗浄することにより、前記ペーストを前記電気的接続部から除去すること、
    （ｃ）前記電気的接続部にフラックスを介してハンダを設けること、
    を含み、
    前記ペーストは、前記フラックスと同一材料からなる電気的接続部の処理方法。
  14. 請求項１３記載の電気的接続部の処理方法において、
    前記（ａ）及び（ｂ）工程を大気圧又は酸素雰囲気において行う電気的接続部の処理方法。
  15. 請求項１３又は請求項１４記載の電気的接続部の処理方法において、
    前記ペーストの酸は、有機酸である電気的接続部の処理方法。
  16. 請求項１３又は請求項１４記載の電気的接続部の処理方法において、
    前記ペーストの酸は、無機酸である電気的接続部の処理方法。
JP2005011763A 2005-01-19 2005-01-19 半導体装置の製造方法及び電気的接続部の処理方法 Expired - Fee Related JP4035733B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005011763A JP4035733B2 (ja) 2005-01-19 2005-01-19 半導体装置の製造方法及び電気的接続部の処理方法
TW094145939A TWI285931B (en) 2005-01-19 2005-12-22 Method of manufacturing semiconductor device and method of treating electrical connection section
US11/332,262 US7608479B2 (en) 2005-01-19 2006-01-17 Method of manufacturing semiconductor device and method of treating electrical connection section
KR1020060005386A KR100687000B1 (ko) 2005-01-19 2006-01-18 반도체 장치의 제조 방법 및 전기적 접속부의 처리 방법
EP07017535A EP1858070A3 (en) 2005-01-19 2006-01-18 Method of manufacturing semiconductor device
EP06001010A EP1684339A3 (en) 2005-01-19 2006-01-18 Method of manufacturing semiconductor device and method of treating electrical connection section
CNB2007101860221A CN100570848C (zh) 2005-01-19 2006-01-19 半导体装置的制造方法以及电连接部的处理方法
CNB2006100061439A CN100444343C (zh) 2005-01-19 2006-01-19 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011763A JP4035733B2 (ja) 2005-01-19 2005-01-19 半導体装置の製造方法及び電気的接続部の処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007231338A Division JP2008047928A (ja) 2007-09-06 2007-09-06 半導体装置の製造方法及び電気的接続部の処理方法

Publications (2)

Publication Number Publication Date
JP2006202905A JP2006202905A (ja) 2006-08-03
JP4035733B2 true JP4035733B2 (ja) 2008-01-23

Family

ID=36263673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011763A Expired - Fee Related JP4035733B2 (ja) 2005-01-19 2005-01-19 半導体装置の製造方法及び電気的接続部の処理方法

Country Status (6)

Country Link
US (1) US7608479B2 (ja)
EP (2) EP1858070A3 (ja)
JP (1) JP4035733B2 (ja)
KR (1) KR100687000B1 (ja)
CN (2) CN100444343C (ja)
TW (1) TWI285931B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052790A1 (ja) * 2005-11-07 2007-05-10 Tyco Electronics Raychem K.K. Ｐｔｃデバイス
US20080038913A1 (en) * 2006-08-10 2008-02-14 International Business Machines Corporation Methods of forming aluminum-free wire bond pad and pad so formed
US20110005822A1 (en) * 2006-10-20 2011-01-13 Yuuki Momokawa Structure of a package for electronic devices and method for manufacturing the package
KR101044008B1 (ko) 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
TWI458054B (zh) * 2009-01-21 2014-10-21 新力股份有限公司 半導體裝置及半導體裝置之製造方法
US8214696B2 (en) 2009-02-02 2012-07-03 Lg Electronics Inc. Apparatus and method for transmitting signal using bit grouping in wireless communication system
EP2398046A1 (en) * 2010-06-18 2011-12-21 Nxp B.V. Integrated circuit package with a copper-tin joining layer and manufacturing method thereof
US20120002386A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method and Apparatus for Improving the Reliability of Solder Joints
CN102366861A (zh) * 2011-06-27 2012-03-07 吴江市精工铝字制造厂 一种铝合金焊接用助焊剂
JP2013143542A (ja) * 2012-01-12 2013-07-22 Tokyo Electron Ltd 半導体デバイス製造システム及び半導体デバイス製造方法
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR101985499B1 (ko) * 2017-12-28 2019-06-03 삼화콘덴서공업 주식회사 과전류 보호 기능을 가지는 금속 산화물 바리스터
CN110660747A (zh) 2018-06-28 2020-01-07 晟碟信息科技（上海）有限公司 包含加固角部支撑件的半导体装置
DE112023006195T5 (de) * 2023-06-23 2026-02-26 Scrona Ag Druckunterstützte Hybrid-Verbindungstechnik

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714517A (en) 1986-05-08 1987-12-22 National Semiconductor Corporation Copper cleaning and passivating for tape automated bonding
JPH0692034B2 (ja) * 1989-08-23 1994-11-16 ユーホーケミカル株式会社 無洗浄タイプのフラックス及びはんだペースト
US5127968A (en) 1989-08-16 1992-07-07 Yuho Chemicals Inc. Additive for fluxes and soldering pastes
JPH084953B2 (ja) 1991-04-17 1996-01-24 ユーホーケミカル株式会社 フラックス又ははんだペースト用腐食防止剤
JPH0763105B2 (ja) 1993-02-12 1995-07-05 日本電気株式会社 印刷配線板の製造方法
JP3247211B2 (ja) 1993-08-02 2002-01-15 富士通株式会社 配線用銅膜表面の酸化銅除去方法
US6025258A (en) 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
US6319810B1 (en) 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
US5643831A (en) 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US6528346B2 (en) 1994-01-20 2003-03-04 Fujitsu Limited Bump-forming method using two plates and electronic device
US6271110B1 (en) 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
JP3124224B2 (ja) * 1996-04-01 2001-01-15 富士通株式会社 はんだバンプ形成方法
DE19733731A1 (de) 1997-08-04 1999-02-25 Siemens Ag Integrierte elektrische Schaltung mit Passivierungsschicht
JP3896701B2 (ja) 1998-09-29 2007-03-22 ソニー株式会社 はんだ突起電極の製造方法
US6358847B1 (en) 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
KR20010045222A (ko) * 1999-11-03 2001-06-05 박종섭 반도체 소자의 범프 표면 처리 방법
JP2001156441A (ja) * 1999-11-29 2001-06-08 Nec Ibaraki Ltd Ｃｓｐ・ｂｇａのリペア工法
US6540127B2 (en) * 2000-06-22 2003-04-01 The Regents Of The University Of California Electrostatic methods and apparatus for mounting and demounting particles from a surface having an array of tacky and non-tacky areas
US6713880B2 (en) * 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP3500378B2 (ja) * 2001-02-07 2004-02-23 松下電器産業株式会社 半導体装置およびその製造方法
US6803650B2 (en) * 2001-02-23 2004-10-12 Silicon Bandwidth Inc. Semiconductor die package having mesh power and ground planes
US6693020B2 (en) 2001-03-12 2004-02-17 Motorola, Inc. Method of preparing copper metallization die for wirebonding
US20020180029A1 (en) * 2001-04-25 2002-12-05 Hideki Higashitani Semiconductor device with intermediate connector
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030119295A1 (en) * 2001-12-24 2003-06-26 Fang-Chu Chang Wafer and method of fabricating the same
JP2003224161A (ja) * 2002-01-30 2003-08-08 Sumitomo Bakelite Co Ltd 半導体パッケージ及びその製造方法
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
WO2003075340A2 (en) 2002-03-01 2003-09-12 Interuniversitair Microelektronica Centrum Method for obtaining metal to metal contact between a metal surface and a bonding pad.
JP2003258155A (ja) * 2002-03-05 2003-09-12 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3802824B2 (ja) 2002-03-05 2006-07-26 日本特殊陶業株式会社 配線基板の製造方法
US6899816B2 (en) * 2002-04-03 2005-05-31 Applied Materials, Inc. Electroless deposition method
US6720204B2 (en) 2002-04-11 2004-04-13 Chartered Semiconductor Manufacturing Ltd. Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding
US6818988B2 (en) * 2002-07-25 2004-11-16 International Business Machines Corporation Method of making a circuitized substrate and the resultant circuitized substrate
JP4120324B2 (ja) 2002-09-12 2008-07-16 沖電気工業株式会社 ボール電極形成方法
JP3929381B2 (ja) * 2002-10-04 2007-06-13 株式会社ルネサステクノロジ 半導体装置
JP3898628B2 (ja) * 2002-11-22 2007-03-28 日本特殊陶業株式会社 配線基板及び、その製造方法
JP2004207381A (ja) 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
EP1858070A3 (en) 2008-08-06
KR100687000B1 (ko) 2007-02-26
EP1684339A2 (en) 2006-07-26
CN1819133A (zh) 2006-08-16
KR20060084386A (ko) 2006-07-24
EP1858070A2 (en) 2007-11-21
JP2006202905A (ja) 2006-08-03
TWI285931B (en) 2007-08-21
CN100570848C (zh) 2009-12-16
US7608479B2 (en) 2009-10-27
CN101179039A (zh) 2008-05-14
CN100444343C (zh) 2008-12-17
US20060160347A1 (en) 2006-07-20
EP1684339A3 (en) 2007-03-14
TW200634958A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
CN102347319B (zh) 降低凸块桥接的堆叠封装结构
US7728429B2 (en) Semiconductor device having recessed connector portions
JP4035733B2 (ja) 半導体装置の製造方法及び電気的接続部の処理方法
TWI419300B (zh) 內建電子零件之基板及其製造方法
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP5897584B2 (ja) 半導体装置における鉛フリー構造
US6887778B2 (en) Semiconductor device and manufacturing method
KR101011840B1 (ko) 반도체 패키지 및 그의 제조 방법
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP5404513B2 (ja) 半導体装置の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN101656241A (zh) 具有基板支柱的封装结构及其封装方法
JP2006202969A (ja) 半導体装置およびその実装体
JP2009111307A (ja) 部品内蔵配線板
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008047928A (ja) 半導体装置の製造方法及び電気的接続部の処理方法
US7344971B2 (en) Manufacturing method of semiconductor device
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
CN113451248B (zh) 电子封装件及其支撑结构与制法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6007956B2 (ja) 部品内蔵配線板
JP2007116051A (ja) 半導体製造装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Ref document number: 4035733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees