JP4039367B2 - Manufacturing method of optical element mounting substrate - Google Patents
Manufacturing method of optical element mounting substrate Download PDFInfo
- Publication number
- JP4039367B2 JP4039367B2 JP2004007443A JP2004007443A JP4039367B2 JP 4039367 B2 JP4039367 B2 JP 4039367B2 JP 2004007443 A JP2004007443 A JP 2004007443A JP 2004007443 A JP2004007443 A JP 2004007443A JP 4039367 B2 JP4039367 B2 JP 4039367B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- marker
- mounting
- semiconductor laser
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は,光素子実装基板の製造方法及び光素子実装基板に関する。 The present invention relates to an optical element mounting substrate manufacturing method and an optical element mounting substrate.
従来,ボールレンズや円筒形の非球面レンズや光ファイバを高精度実装する光素子実装基板として,光素子実装基板がある。 Conventionally, there is an optical element mounting substrate as an optical element mounting substrate on which a ball lens, a cylindrical aspheric lens, and an optical fiber are mounted with high accuracy.
例えば、特開平10−149559号公報には、シリコン基板2の表面に融着されたL字型のサブマウントと、シリコン基板に接着すると共に、サブマウントの側面31,32の2面に密着するよう配置された偏光ビームスプリッタ6を配置して位置決めする形態が開示されている。
For example, in Japanese Patent Laid-Open No. 10-149559, an L-shaped submount fused to the surface of a
しかし,上記従来例で開示された光素子実装基板には、プリズム角部及びサブマウントとの接合する2面の角度の製造誤差などによっては片辺りが生じるなど安定した固定が妨げられることが懸念される。 However, there is a concern that the optical element mounting substrate disclosed in the above-mentioned conventional example may prevent stable fixing such as one side being generated due to a manufacturing error of the angle of the two surfaces joined to the prism corner and the submount. Is done.
また、偏光ビームスプリッタは、シリコン基板面と2面のサブマウント側面で密着されており、レーザ素子や光学部品などが搭載された光素子装置の運転時には、これらの線膨張係数さから応力が生じ、プリズムなどの光学部品などの位置ずれ,或いは剥離などが生じることが懸念される。 The polarizing beam splitter is in close contact with the silicon substrate surface and the two submount side surfaces, and stress is generated from these linear expansion coefficients during operation of the optical element device on which a laser element, an optical component, etc. are mounted. In addition, there is a concern that misalignment or peeling of optical components such as prisms may occur.
或いはそれらによって、ビームの光学部品に対する位置ずれが生じると光素子装置の効率的かを抑制することが好ましい。 Alternatively, it is preferable to suppress the efficiency of the optical element device when a positional deviation of the beam with respect to the optical component occurs.
そこで、本発明は、前記課題の何れかの解決に寄与することができる光素子実装基板を提供することにある。 Then, this invention is providing the optical element mounting board | substrate which can contribute to the solution of either of the said subjects.
上記目的を達成するために,本発明における解決手段は次のような手段である。
光素子実装基板を多層構造で構成する。大面積の基板を用いて積層構造を形成して、個別の光素子実装基板をダイシングにより分離する。概要としては、一方の基板に貫通孔を設け,もう一方の基板表面を光部品の搭載面とする。さらに,光部品搭載位置決めマーカーを予め設けたウエハに基準マーカーを設け,それを基にウエハレベルの高精度位置決め接合を行う。そして、個別の実装基板を切り出して分離する。以下詳述する。
(1)半導体レーザ素子搭載部と、前記半導体レーザ素子と光学的に連絡し、外部へレーザ光を出射する光部品の搭載部とを備えた光素子実装基板の製造方法であって、
第一の基板に第一の基準マーカーと貫通孔とを形成する工程と、
第二の基板に第二の基準マーカーと前記光部品搭載部に対応した光部品搭載用マーカーとを形成する工程と、
前記第一の基板と前記第二の基板とを、前記第一の基準マーカーと前記第二の基準マーカーとを対応させて、前記貫通孔部に前記光部品搭載用マーカーが位置するように接合する工程と、
前記接合した基板をダイシングして前記光素子実装基板を分離する工程と、を有することを特徴とする光素子実装基板の製造方法である。
In order to achieve the above object, the solving means in the present invention is as follows.
The optical element mounting substrate is configured with a multilayer structure. A laminated structure is formed using a large-area substrate, and individual optical element mounting substrates are separated by dicing. As a summary, a through hole is provided in one substrate, and the other substrate surface is used as a mounting surface for optical components. Further, a reference marker is provided on a wafer provided with an optical component mounting positioning marker in advance, and high-precision positioning bonding at the wafer level is performed based on the reference marker. Then, individual mounting boards are cut out and separated. This will be described in detail below.
(1) A method for manufacturing an optical element mounting substrate, comprising: a semiconductor laser element mounting portion; and an optical component mounting portion that optically communicates with the semiconductor laser element and emits laser light to the outside.
Forming a first reference marker and a through hole in the first substrate;
Forming a second reference marker and an optical component mounting marker corresponding to the optical component mounting portion on a second substrate;
The first substrate and the second substrate are joined so that the first reference marker and the second reference marker correspond to each other so that the optical component mounting marker is positioned in the through-hole portion. And a process of
And a step of dicing the bonded substrates to separate the optical device mounting substrate.
より具体的には、前記(1)は、前記第一の基板と前記第二の基板が接合された後、前記第一の基板の上に前記第一の基準マーカーに基づいて、前記第二の基板の前記光部品搭載用マーカーに対応する前記半導体レーザ素子の実装部に対応した位置に半導体レーザ素子搭載用マーカーを形成する工程を有する。 More specifically, in the above (1), after the first substrate and the second substrate are bonded, the second substrate is formed on the first substrate based on the first reference marker. Forming a semiconductor laser element mounting marker at a position corresponding to the mounting portion of the semiconductor laser element corresponding to the optical component mounting marker on the substrate.
或いは(1)において、第一の基板に第一の基準マーカーと貫通孔と、前記第一の基準マーカーに基づいて前記半導体レーザ素子の実装部に対応した位置に半導体レーザ素子搭載用マーカーを形成する工程を有する。 Alternatively, in (1), a first reference marker and a through hole are formed on the first substrate, and a semiconductor laser element mounting marker is formed at a position corresponding to the mounting portion of the semiconductor laser element based on the first reference marker. The process of carrying out.
このように形成することによって、異なる基板に形成された光部品搭載用マーカーと半導体レーザ素子搭載用マーカーの精度高い位置決めをサポートできるマーカーを形成できるので、積層構造にした光素子実装基板を容易に高精度にレーザや光部品を組み込むことができる。 By forming in this way, it is possible to form a marker capable of supporting high-precision positioning of the optical component mounting marker and the semiconductor laser device mounting marker formed on different substrates, so that an optical device mounting substrate having a laminated structure can be easily formed. Lasers and optical components can be incorporated with high accuracy.
なお、前記貫通孔は異方性エッチングを用いて形成されることが第一の基板の精度よい端面を形成する上で好ましい。 The through hole is preferably formed using anisotropic etching in order to form an accurate end surface of the first substrate.
また、前記第一の基板の前記半導体レーザ素子搭載部に導電性膜を形成する工程を有する。 In addition, the method includes a step of forming a conductive film on the semiconductor laser element mounting portion of the first substrate.
前記(1)において、前記第一の基板及び前記第二の基板はシリコン基板であり、前記第一の基板と前記第二の基板はガラス膜を介して積層されることを特徴とする。
(2)第一の基板と、基準マーカー及び光部品が実装される位置に対応して形成された光部品搭載用マーカーが形成された第二の基板とを接合する工程と、
前記基準マーカーに基づいて、前記第二の基板の前記光部品搭載用マーカーが形成された領域に対応する前記第一の基板の領域に貫通孔を形成する工程と、
前記基準マーカーに基づいて、第一の基板に前記半導体レーザ素子が実装される位置に対応して半導体レーザ素子搭載用マーカーを形成する工程と、
前記第一の基板と第二の基板をダイシングして前記光素子実装基板を分離する工程と、を有することを特徴とする光素子実装基板の製造方法である。
In (1), the first substrate and the second substrate are silicon substrates, and the first substrate and the second substrate are laminated via a glass film.
(2) joining the first substrate and the second substrate on which the optical component mounting marker formed corresponding to the position where the reference marker and the optical component are mounted;
Based on the reference marker, forming a through hole in a region of the first substrate corresponding to a region where the optical component mounting marker of the second substrate is formed;
Forming a semiconductor laser element mounting marker corresponding to a position where the semiconductor laser element is mounted on the first substrate based on the reference marker;
And a step of dicing the first substrate and the second substrate to separate the optical device mounting substrate .
第一基板と前記第二基板との接合面に沿って光素子搭載基板を貫通する溝が形成される形態であることが、基板間の安定性の観点で好ましい。 It is preferable from the viewpoint of stability between the substrates that the groove penetrating the optical element mounting substrate is formed along the bonding surface between the first substrate and the second substrate.
これらの形態によって、実装される光部品は実装面の面荒れ,反り,うねりの影響を受けずに,光部品と半導体レーザ素子との光軸をパッシブアライメント実装にて一致させることができる。パッシブアライメントにより光部品の実装コストを低減することもできる。 With these forms, the optical component to be mounted can be matched with the optical axis of the optical component and the semiconductor laser element by passive alignment mounting without being affected by surface roughness, warpage, and waviness of the mounting surface. Passive alignment can also reduce the mounting cost of optical components.
また,ウエハレベルの接合により,コスト低減が図れる。 In addition, cost can be reduced by wafer level bonding.
本発明によって、前記課題の少なくとも一つを解決するのに寄与できる光素子実装基板の製造方法及び光素子実装基板を提供することができる。 The present invention can provide an optical element mounting substrate manufacturing method and an optical element mounting substrate that can contribute to solving at least one of the above problems.
レーザビーム出射装置などの光素子装置の運転時においても、安定した信頼性の高い形態を容易に製造することができる。 A stable and reliable form can be easily manufactured even during operation of an optical element device such as a laser beam emitting device.
図1は本発明の第一の実施例である光素子実装基板1の斜視図である。
FIG. 1 is a perspective view of an optical
第一実施例の光素子実装基板1は,面方位{100}のシリコン基板2とガラス基板3とから構成される。
The optical
半導体レーザ素子の搭載部と,半導体レーザ素子から出射されるレーザ光を透過または反射させる光部品とを実装するための光素子実装基板である。 An optical element mounting substrate for mounting a mounting portion of a semiconductor laser element and an optical component that transmits or reflects laser light emitted from the semiconductor laser element.
酸化膜を介して半導体レーザに電気的に接続される薄膜電極8および薄膜はんだ10とを第一の面に備えている。また、半導体レーザを実装するための基準マーカー9が形成されている。光部品を実装するための基準マーカー7が第二の基板であるガラス基板3の第一の面に形成されている。第一基板の第二の面と第二基板の第一の面とを接合し形成され、第二の基板は第一の基板より積層方向に見て広い面積を有している。
A
シリコン基板2には貫通エッチング孔11が形成されている。この場合のエッチングにはシリコンの異方性エッチングが適用されている。なお,貫通エッチング孔11の形成に異方性エッチング以外の形成方法,例えばドライエッチングを用いる場合には,シリコン基板2の面方位はいずれの方位を用いても同様の効果を達成できる。また,貫通エッチング孔11の形成は,片側からのエッチングでも良いし,両面からのエッチングでも良い。
A through-
ガラス基板3は,たとえば、熱膨張係数がおよそ33×10−7/℃でシリコン基板2の熱膨張係数(23.3×10−7/℃)に近く,内部に4%程度のNa2Oを多く含むガラス(例えば,ホウケイ酸ガラス)で,シリコン基板2との陽極接合が可能なガラスである。さらに,このガラス基板3にはその表面すなわち第一の面にダイシングにより形成した溝5が形成されている。貫通エッチング孔11を備えたシリコン基板2と溝5を備えたガラス基板3とは,例えば陽極接合により接合され,一体の積層構造となっている。この結果,シリコン基板2の貫通エッチング孔11を通して,ガラス基板3の第一の面の一部である,角形非球面レンズやプリズム等の面実装が可能な光部品を搭載可能な光部品搭載面4が露出している。この光部品搭載面4は,ガラス基板の3の第一面であるため鏡面研磨加工が施してあり,エッチングによって形成した面に比べて平坦性が非常に高い。
For example, the
例えば、シリコンの異方性エッチングによるエッチング溝の場合,溝の底面に面荒れやうねりが発生することがある。角形(矩形)非球面レンズの大きさは小さくても1mm程度であるので,エッチング溝は深さ500μm最低でも必要となる。このような深いエッチング溝で,なおかつ大面積のエッチング溝を形成する場合,エッチング溝の底面にはエッチングむらが発生し,平坦な面とならない恐れがある。 For example, in the case of an etching groove by anisotropic etching of silicon, surface roughness or undulation may occur on the bottom surface of the groove. Since the size of the square (rectangular) aspherical lens is about 1 mm even if it is small, the etching groove is required even if the depth is 500 μm. When such a deep etching groove and a large-area etching groove are formed, etching unevenness occurs on the bottom surface of the etching groove, which may not be a flat surface.
例えば,図12はシリコンの異方性エッチングにて形成した,幅7.0mm,長さ7.0mm,深さ0.75mmのエッチング溝底面の状態を測定した結果である。この結果から,エッチング溝底面は平坦ではなく,この場合ではおよそ0.03mmの深さばらつきがあった。このように,エッチング溝底面の平坦性や面荒れの恐れがある。仮に,エッチングをドライエッチングにて行った場合でも,エッチング溝底面の面荒れを抑制し,平坦性を確保することは容易でない。 For example, FIG. 12 shows the result of measuring the bottom surface of an etching groove formed by anisotropic etching of silicon and having a width of 7.0 mm, a length of 7.0 mm, and a depth of 0.75 mm. From this result, the bottom of the etching groove was not flat, and in this case, there was a depth variation of about 0.03 mm. Thus, there is a risk of flatness and surface roughness of the etching groove bottom. Even if the etching is performed by dry etching, it is not easy to suppress the roughness of the bottom surface of the etching groove and ensure flatness.
従って,角形非球面レンズやプリズム等の面実装が可能な光部品をエッチング溝の底面に実装すると,それらは傾いて実装されることとなる。この結果,半導体レーザ素子と光部品との光結合を達成するためには,エッチング底面のうねりによる部品の傾きを補正するように固着しなければならない。実装が容易でなく,生産性を低下させる要因となる恐れがある。 Therefore, when optical components that can be surface-mounted, such as rectangular aspherical lenses and prisms, are mounted on the bottom surface of the etching groove, they are mounted inclined. As a result, in order to achieve optical coupling between the semiconductor laser element and the optical component, it must be fixed so as to correct the tilt of the component due to the waviness of the etching bottom surface. Mounting is not easy and may reduce productivity.
また,エッチング溝の底面に光部品を位置決め搭載するために,露光などによって高精度形状でしかも高精度に位置決め配置されたマーカーを形成することは困難である。なぜならエッチング溝の底面は基板表面からへこんでいるので,露光光の焦点がずれレジストの解像度が低下しパターン転写精度が低下するからである。さらには,エッチング溝底面へ塗布されたレジスト膜厚が溝の位置により変化するので,レジスト膜厚に対する最適露光光量が変化し,その結果パターン転写精度が低下,位置決めマーカーの形状が崩れるからである。マーカー機能を備えるパターンをエッチング溝の底面に形成することは容易ではない。 In addition, since the optical component is positioned and mounted on the bottom surface of the etching groove, it is difficult to form a marker that is positioned with high accuracy and high accuracy by exposure or the like. This is because the bottom surface of the etching groove is dented from the substrate surface, so that the focus of the exposure light is shifted and the resolution of the resist is lowered and the pattern transfer accuracy is lowered. Furthermore, since the resist film thickness applied to the bottom surface of the etching groove changes depending on the position of the groove, the optimum exposure light quantity with respect to the resist film thickness changes. As a result, the pattern transfer accuracy is lowered and the shape of the positioning marker is destroyed. . It is not easy to form a pattern having a marker function on the bottom surface of the etching groove.
このため、光部品と半導体レーザ素子との光軸を一致させるためには,アクティブアライメントすなわち半導体レーザ素子を実際に発光させて,光部品との光結合を行う手法を採用するが、部品の実装コストは割高で生産性が十分向上し難い。 For this reason, in order to make the optical axes of the optical component and the semiconductor laser element coincide with each other, active alignment, that is, a method in which the semiconductor laser element is actually emitted and optically coupled with the optical component is adopted. Cost is high and productivity is difficult to improve sufficiently.
本実施例のように形成することによって、角形非球面レンズやプリズム等の面実装が可能な光部品を,部品の傾き,回転,うねりを抑制した状態で溝の底面に面実装でき,なおかつあらかじめ位置決めされ,溝底面に形成された高精度マーカーを基準に,光部品をパッシブアライメント(半導体レーザ素子を発光させずに,部品を配置するだけで光結合をとることができる実装手法)にて実装できる。 By forming as in this embodiment, surface mountable optical components such as a square aspherical lens and prism can be surface mounted on the bottom surface of the groove with the tilt, rotation and undulation of the components suppressed, and in advance Optical components are mounted by passive alignment (a mounting technique that allows optical coupling by simply placing components without emitting a semiconductor laser element) based on a high-precision marker that is positioned and formed on the bottom of the groove. it can.
一方,シリコン基板2の表面である第一の面には,半導体レーザ素子を実装する設置部があり,半導体レーザ素子と電気的に接続される薄膜電極8と薄膜はんだ10とが酸化膜6を介して形成されている。また半導体レーザ素子を実装する設置部には,半導体レーザ素子の実装を高精度に行うために薄膜電極8の一部にマーカー9が形成されている。このマーカー9を基準に半導体レーザ素子が実装される。これにより,半導体レーザ素子の高精度位置決めおよび貫通エッチング孔11との高精度位置決めが行われる。このように、高さが大きくことなる領域間でも高精度の位置決め用マーカーが容易に形成できる。さらには,光部品搭載面4には,光部品の搭載位置を表す光部品搭載用マーカー7が形成されている。この光部品搭載用マーカー7を基準に面実装タイプの光部品が実装される。製造方法の内容で詳述するが,シリコン基板2を構成するシリコンウエハおよびガラス基板3を構成するガラスウエハの外周に形成された位置合わせマーカーを基準に各ウエハ同士がアライメントされ接合されるので,各位置合わせマーカーを基準に形成されたマーカー9および光部品搭載用マーカー7の相対位置関係を高精度に規定することができる。予め半導体レーザと光部品とが光結合を取ることが可能な位置にこれらのマーカーを形成しておけば,パッシブアライメントにより半導体レーザと光部品との光結合を容易に取ることができる。本実施例によれば,半導体レーザ搭載位置と光部品搭載位置との相対位置関係の高精度化,すなわち実装される半導体レーザと光部品との相対位置決めを容易に達成することができる。この理由は,光素子実装基板1の製造方法が,後述するように,ウエハレベルに製作している。この結果,高精度な位置決めを規定することができる。
On the other hand, on the first surface, which is the surface of the
次に,シリコン基板2とガラス基板3との陽極接合を容易に達成するために,シリコン基板2の裏面となる第二の面には酸化膜6が形成されていない。それ以外の面すなわち第一の面および貫通エッチング孔11の側面(斜面)には酸化膜6が形成されている。或いは第一面にシリコン酸化膜が形成され、何らかの条件によって第二の面にシリコン酸化膜が形成されている場合、その厚さは第二の面の酸化膜は第一の面の酸化膜より薄くなっている。
Next, in order to easily achieve anodic bonding between the
この場合,側面に酸化膜6が形成されているが,酸化膜6が無い場合でも本実施例の効果を同様に得ることができるので問題ない。
図1ではシリコン基板2がガラス基板3よりも厚く描かれているが,シリコン基板2とガラス基板3との厚さはおよそ同じでも,ガラス基板3のほうが厚くてもよい。
次に,溝5の形状について図2を用いて説明する。図2はシリコン基板1とガラス基板3とを分離した斜視図である。この図に示すように,ガラス基板3には溝5が形成されている。溝5は,ダイシングすなわち機械加工にて形成される。この溝5の断面形状は矩形になっているがこれ以外の断面形状でも問題ない。この溝5は,シリコン基板2とガラス基板3との陽極接合を大気中で容易に行うために設けた空気抜きの溝であり,必ずしもガラス基板3の第一の面にある必要はなく,シリコン基板2の第二の面にあってもよい。さらに,陽極接合時に空気の脱泡が行えるのであれば,この溝5は必ずしも必要がない。すなわち,陽極接合を真空中で行うのであれば,空気の脱泡の問題は解決するので必要がない。
In this case, the
Although the
Next, the shape of the
図3は,図1および図2で示した光素子実装基板1に半導体レーザ素子13と角形非球面レンズ12とを実装したときのレーザビーム出射装置を示す斜視図である。
なお、半導体レーザ素子13を光素子半導体基板にはんだを用いて設置し、その後、角形成球面レンズなどの光学部品を樹脂接着剤を用いて設置する。これにより、角形非球面レンズ12を樹脂製接着材などで容易に固定することができる。
図1で示したマーカー9を基準にして半導体レーザ素子13が光素子実装基板1に実装されている。半導体レーザ素子13はワイヤボンディング14や薄膜はんだ10を介して薄膜電極8に電気的に接続される。この構成にて,光素子実装基板1の外部から与えられる電気信号により,半導体レーザ素子13が発光し,レーザビームが出射される。
なお,出射されるレーザビームがシリコン基板2の第一の面と干渉・反射しないように,半導体レーザ素子13は,貫通エッチング孔11の側面とシリコン基板2の第一の面との稜線の部分に,そのレーザ出射口を備えた端面が位置するように実装されていることが好ましい。この状態がわかるように,図3のa-a'断面を図4に示す。半導体レーザ素子13のレーザ出射口15を備えた端面が貫通エッチング孔11の近傍に位置するように,半導体レーザ素子13がシリコン基板2の第一の面に実装される。また,角形非球面レンズ12がガラス基板3の第一の面である光部品搭載面4に実装されている。図4のように,角形非球面レンズ12はガラス基板3の研磨面である光部品搭載面4以外には接触しておらず,角形非球面レンズ12の底面と接触し,接着剤を用いた接着にて固定されている。レーザ素子を搭載する基板であるシリコン基板2の端部とは間隔を介して配置されている。
FIG. 3 is a perspective view showing a laser beam emitting device when the
The
A
The
当然ながら,光部品搭載面4に高精度に位置決め形成された光部品搭載用マーカー7を基準にして,角形非球面レンズ12が実装されている。この結果サブマウント端部から間隔を介してレンズ12が配置されているので,図3におけるX軸周り,Y軸周りに関する角形非球面レンズ12の倒れは発生しない。Z軸周り光軸ずれに関しては,マーカー9と光部品搭載用マーカー7との位置が高精度に規定されているために,半導体レーザ素子13と角形非球面レンズ12とを各対応のマーカーを基準に実装するだけで光軸の一致が達成されるので,光軸ずれの発生を抑制できる。パッシブアライメント実装により,半導体レーザ素子13と角形非球面レンズ12との光軸の一致に貢献できる。各マーカーの位置決めを高精度に達成するためのマーカー製作方法は,後述の製造方法の中で詳細に説明する。簡単に述べると,ホトマスク中の予め作製された基準マーカーを基にして,接合および全てのパターン形成を行う。なお,本実施例の場合,第一の面からシリコンの異方性エッチングにて貫通エッチング孔11を形成するので,その側面とガラス基板3の第一の面とのなす角度は一定であり,その角度は54.7°となる。
Naturally, the rectangular
次に,図8を用いて第一の実施例の製造方法を説明する。この製造方法では,はじめにシリコンの異方性エッチングによって貫通孔を形成し,その後,そのシリコン基板とガラス基板とをこれらを形成するシリコンウエハおよびガラスウエハに形成された基準マーカーを基準に位置決め,陽極接合により接合して二層基板構造を製作する。
具体的に例えば、エッチングにて第一基板であるシリコン基板2にウエハアライメント用の基準マーカー23と貫通エッチング孔11とを形成する。そして、貫通エッチング孔11を形成した第一基板に酸化膜6を形成する。次に、第一基板のマーカーが形成される面の反対側に位置する第二の面の酸化膜を除去する。そしてガラス製の第二基板の第一の基板と接合する側の第一の面にウエハアライメント用の基準マーカー22を形成し、光部品実装用の基準マーカー22を形成する。そして第一基板の第二の面と第二基板の第一の面とを前記各ウエハアライメント用の基準マーカーを基準に調整重ね合わせて積層して固定する。薄膜電極8と薄膜はんだ10と半導体レーザ素子実装用の基準マーカー9とを第一基板に形成したウエハアライメント用の基準マーカーを基準に第一基板の第一の面に酸化膜を介して形成する。そして、多層構造基板から個別の光素子実装基を切断して切り出す。切り出した光素子実装基板の第一の基板と第二の基板は共通する切断面を有している。
Next, the manufacturing method of a 1st Example is demonstrated using FIG. In this manufacturing method, through holes are first formed by anisotropic etching of silicon, and then the silicon substrate and the glass substrate are positioned with reference to the silicon wafer and the fiducial markers formed on the glass wafer. A two-layer substrate structure is manufactured by bonding.
Specifically, for example, the
ここで,図8は特徴的な構造をもつ光素子実装基板の製作法を理解しやすいように示した断面図である。そのため,図1に示した光素子実装基板の断面とは一致していない。図8の工程a)から工程g)に従って製造方法を説明する。
a)はじめに,厚さ750μm,面方位(100)のシリコン基板2の両面にSi3N4/SiO2薄膜19を成膜する。SiO2膜(例えば,膜厚120nm)は熱酸化により形成された熱酸化膜で,Si3N4膜(例えば,膜厚160nm)は減圧CVD(Chemical Vapor Deposition)法により成膜された膜である。次に,シリコン基板2の第一の面に形成されたこのSi3N4/SiO2薄膜19に貫通エッチング孔11を形成するための貫通エッチング用開口パターン20を設ける。それと同時に,シリコン基板2を構成するシリコンウエハの外周部のSi3N4/SiO2薄膜19に,ウエハ接合を高精度に行うために利用されるシリコン基準マーカー23を形成するためのマスクパターンが形成される。この場合のマスクパターンは,シリコン基板2の第一の面側に形成される。この方法には,従来の半導体技術で用いられるホトリソグラフィ(レジスト塗布,露光,現像,レジストパターン形成とレジストをマスク材としてSi3N4/SiO2薄膜19にパターンを転写する。)を適用し,Si3N4/SiO2薄膜19のエッチングにはRIE(Reactive Ion Etching)を適用する。
b)次に,Si3N4/SiO2薄膜19をマスク材として,濃度40wt%の水酸化カリウム水溶液(KOH)(温度70℃)にてシリコンの異方性エッチングを行う。このとき,シリコン基板2が貫通するまで,すなわち貫通エッチング孔11が形成されるまでエッチングする。それと共に,シリコン基準マーカー23がシリコンウエハ外周部でシリコン基板2の第一の面側に形成される。なお,貫通エッチングにより形成された側面21は,シリコンの{111}面から構成されている。この他に,エッチング液としてはテトラメチルアンモニウム水(TMAH)やエチレンジアミンピロカテコール水を用いることもできる。
Here, FIG. 8 is a cross-sectional view for easy understanding of a method of manufacturing an optical element mounting substrate having a characteristic structure. Therefore, it does not coincide with the cross section of the optical element mounting substrate shown in FIG. The manufacturing method will be described in accordance with steps a) to g) in FIG.
a) First, Si3N4 / SiO2
b) Next, using the Si3N4 / SiO2
c)次に,Si3N4/SiO2薄膜19を熱りん酸,BHF(HF+NH4F混合水溶液)を用いて順次剥離する。その後,熱酸化によりおよそ1μm厚さのシリコンの酸化膜6をシリコン基板2の表面に形成する。
c) Next, the Si3N4 / SiO2
d)さらに,シリコン基板2の第二の面を機械的に研磨し,シリコンの酸化膜6を除去する。
d) Further, the second surface of the
e)厚さ300μmのガラス基板3の第一の面にCr薄膜をスパッタにより成膜し,パターニングを行い,光部品搭載用マーカー7を形成する。それと同時に,ガラス基板3を構成するガラスウエハの外周部にガラス基準マーカー22を形成する。この場合,ガラスをエッチングすることで形成することが好ましい。第一の面と同様にCr薄膜を成膜し,ガラス基準マーカー22のパターンをエッチングにて形成しても良い。先に形成したシリコン基準マーカー23とガラス基準マーカー22との位置(パターンのセンタ)は予め一致するように,ホトマスクにこれらのマーカーパターンが配置されなければならない。Cr薄膜のエッチングにはウエットエッチングを適用してもよいし,ドライエッチングを適用しても良い。なお,Cr薄膜の成膜には真空蒸着法を用いても良い。次に,ガラス基板3の第一の面にダイシングにより深さ100μmの溝5を形成する。このとき,第三の実施例で説明する接着材逃げ溝18,例えば深さ50μmの溝を光部品搭載面4に製作することもできる。図1に示した第一の実施例では,接着材逃げ溝18は記載されていないが,図8では記載することにした。なお,ここでのCr薄膜は形成するパターン形状が目視かのうであれば他の組成の膜でも良い。次に,このガラス基板3と先のシリコン基板2とを大気中で陽極接合する。例えば,基板加熱温度400℃,印加電圧300Vにより接合が可能である。空気抜き用の溝5がガラス基板3に形成されているので,接合面に空気がたまることなく接合が可能である。ここで,接合方法について,図9を用いて追加説明する。シリコン基板2はシリコンウエハ25からなり,ガラス基板3はガラス基板26からなる。先に述べたように,シリコンウエハ25の外周部には,シリコン基準マーカー23が形成されており,ガラスウエハ26の外周部には,ガラス基準マーカー22が形成されている。
e) A Cr thin film is formed on the first surface of the
これらのマーカーは予め転写用のパターンと一緒にホトマスクに形成されているので,これらの配置箇所は高精度に例えば±0.5μmの位置精度で規定されている。なお,この場合のガラス基準マーカー22はガラス基板3(ガラスウエハ26)の第二の面に形成されている。これらのマーカーを顕微鏡で観察し,シリコン基準マーカー23をガラス基準マーカー22と位置が一致するように(マーカーのセンタが一致するように)移動させ,重ね合わせる。この後,先に示した接合条件により電圧を印可し,陽極接合を行う。このようにして,ウエハレベルでの高精度位置決めの陽極接合が達成される。なお,各マーカーは重ね合わせを容易に行うために,点対称の形状が好ましい。
Since these markers are formed in advance on the photomask together with the transfer pattern, their placement locations are defined with high accuracy, for example, with a positional accuracy of ± 0.5 μm. In this case, the
f)シリコン基板2上に半導体レーザ素子に電流電圧を印加するためのマーカー9付薄膜電極8および半導体レーザ素子をシリコン基板2に固着するための薄膜はんだ10を形成する。このときの薄膜電極8および薄膜はんだ10の形成は,ガラス基準マーカー22またはシリコン基準マーカー23を基準にパターン形成する。この結果,光部品搭載用マーカー7とマーカー9との位置関係が高精度に規定される。なお,薄膜電極の組成は,Au(例えば,膜厚500nm)/Pt(例えば,膜厚300nm)/Ti(例えば,膜厚100nm)薄膜が望ましい。成膜方法には,スパッタ法,真空蒸着法のいずれかを適用する。この場合,金属膜であればこれ以外の金属膜でもよく,その他に,Au/Ti薄膜,Al薄膜,Au/Cr薄膜,Au/Ni/Cr薄膜が考えられる。薄膜のパターニング方法には,ホトリソグラフィを用い,レジストパターンを形成し,これをマスクとしてイオンミリング法を適用することが好ましい。またリフトオフ法を用いてパターニングを行うことも可能である。特に,薄膜はんだ12を形成する場合は,リフトオフ法を用いることが適切と言える。ここで,レジストの塗布方法としては,スピン塗布法か,スプレー塗布法を用いることができる。
f) A
g)最後に,ダイシングにより,所望の形状(例えば,幅3mm,長さ4mm,厚さ約1mm)にシリコン基板2とガラス基板3とを切断する。
なお,工程b)での貫通エッチングは片面からでなく両面からエッチングを行っても良い。さらに,本製造方法では,半導体レーザ素子を搭載するためのマーカー9を薄膜電極8の形成と同時に製作する例について説明したが,上記工程b)にて貫通孔を形成するときに同時にシリコンの異方性エッチングによる逆ピラミッド形状の溝を形成し,それをマーカー9としてもよい。
g) Finally, the
Note that the through etching in step b) may be performed from both sides instead of from one side. Further, in the present manufacturing method, the example in which the
以上のような工程を順次経ることで本発明の第一の実施例である光素子実装基板1を得ることができる。
The optical
次に,図10を用いて第一の実施例の第二の製造方法を説明する。この製造方法では,はじめにシリコン基板とガラス基板とを陽極接合して二層構造の基板を製作し,その後シリコンの異方性エッチングによって貫通孔を形成する。例えば、シリコン製の第一基板の第一の面にエッチングマスク用薄膜を形成する。そして、ガラス製の第二基板の第二の面にウエハアライメント用の基準マーカーさらに第一の面に光部品実装用の基準マーカーを形成する。第一基板の第二の面と第二基板の第一の面とを接合し,多層構造基板とする。次に、第二基板のウエハアライメント用の基準マーカーを基準に貫通孔をエッチングにて形成する。そして、ウエハアライメント用の基準マーカーを基準に薄膜電極と薄膜はんだと光部品実装用の基準マーカーとを第一基板の第一の面に形成する。そして、多層構造基板を切断して個別の光素子実装基板を切り出す。 Next, the second manufacturing method of the first embodiment will be described with reference to FIG. In this manufacturing method, first, a silicon substrate and a glass substrate are anodically bonded to produce a two-layered substrate, and then through holes are formed by anisotropic etching of silicon. For example, an etching mask thin film is formed on the first surface of a first silicon substrate. Then, a reference marker for wafer alignment is formed on the second surface of the second substrate made of glass, and a reference marker for mounting optical components is formed on the first surface. The second surface of the first substrate and the first surface of the second substrate are joined to form a multilayer structure substrate. Next, a through hole is formed by etching with reference to a reference marker for wafer alignment of the second substrate. Then, a thin film electrode, a thin film solder, and a reference marker for mounting an optical component are formed on the first surface of the first substrate with reference to the reference marker for wafer alignment. Then, the multilayer structure substrate is cut to cut out individual optical element mounting substrates.
ここで,図10は特徴的な構造をもつ光素子実装基板の製作法を理解しやすいように示した断面図である。図10の工程a)から工程e)に従って製造方法を説明する。
a)はじめに,厚さ750μm,面方位(100)のシリコン基板2の両面にSi3N4/SiO2薄膜19を成膜する。SiO2膜(例えば,膜厚1μm)は熱酸化により形成された熱酸化膜で,Si3N4膜(例えば,膜厚160nm)は減圧CVD(Chemical Vapor Deposition)法により成膜された膜である。次に,シリコン基板2の裏面となる第二の面を研磨し,Si3N4/SiO2薄膜19を除去する。次に,ガラス基板3を構成するガラスウエハ26の外周部の第二の面にガラス基準マーカー22を形成する。この基準マーカー22を基準に,両面露光装置を用いてガラス基板3(ガラスウエハ26)の第一の面にRIEまたはウエットエッチングにてガラス基板をエッチングし,光部品搭載用マーカー7を形成する。なお,これらの形成方法には,従来の半導体技術で用いられるホトリソグラフィを適用する。さらに,第一の面に,ダイシングにより深さ100μmの溝5を形成する。次に,大気中でシリコン基板2とガラス基板3と陽極接合により固着する。溝5は空気抜き用の溝の役割をし,接合面に空気が滞留することを抑制する。このときのガラス基板3の厚さを300μmである。接合条件としては,例えば,基板加熱温度400℃,印加電圧300Vが挙げられる。
Here, FIG. 10 is a cross-sectional view for easy understanding of a method of manufacturing an optical element mounting substrate having a characteristic structure. The manufacturing method will be described in accordance with steps a) to e) in FIG.
a) First, Si3N4 / SiO2
b)次に,このSi3N4/SiO2薄膜19に貫通エッチング孔11を形成するための貫通エッチング用開口パターン20をシリコン基板2の第一の面に設ける。貫通エッチング用開口パターン20はすでにガラス基板3の第二の面に形成されたガラス基準マーカー22を基準にして両面露光装置を用いて形成する。これと同時にシリコン基板2を構成するシリコンウエハ25の外周部にシリコン基準マーカー23が第一の面に形成される。これらの方法には,従来の半導体技術で用いられるホトリソグラフィを適用し,Si3N4/SiO2薄膜19のエッチングにはRIE(Reactive Ion Etching)を適用する。
c)次に,Si3N4/SiO2薄膜19をマスク材として,濃度40wt%の水酸化カリウム水溶液(温度70℃)にてシリコンの異方性エッチングを行う。このとき,シリコン基板2が貫通し光部品搭載面4が露出するまで,すなわち貫通エッチング孔11が形成されるまでエッチングする。貫通エッチングにより形成された側面21は,シリコンの{111}面から構成されている。この他のエッチング液としては,テトラメチルアンモニウム水(TMAH)やエチレンジアミンピロカテコール水が挙げられる。次に,Si3N4/SiO2薄膜19のSi3N4薄膜を熱りん酸を用いて剥離する。これにより,シリコン基板2の第一の面には酸化膜6が形成されることとなる。
b) Next, a through
c) Next, using the Si3N4 / SiO2
d)シリコン基板2上に半導体レーザ素子に電流電圧を印加するためのマーカー9付薄膜電極8および半導体レーザ素子をシリコン基板2に固着するための薄膜はんだ11を形成する。これらは,シリコンウエハ25の外周で第一の面に形成されたシリコン基準マーカー23を基準にして形成する。この結果,マーカー9と光部品搭載用マーカー7との位置関係は高精度に規定される。ここでの薄膜電極8の組成は,Au(例えば,膜厚500nm)/Pt(例えば,膜厚300nm)/Ti(例えば,膜厚100nm)薄膜が望ましい。成膜方法には,スパッタ法,真空蒸着法のいずれかを適用する。この場合,金属膜であればこれ以外の金属膜でもよく,その他に,Au/Ti薄膜,Al薄膜,Au/Cr薄膜,Au/Ni/Cr薄膜が考えられる。薄膜のパターニング方法には,ホトリソグラフィを用い,レジストパターンを形成し,これをマスクとしてイオンミリング法を適用することが好ましい。またリフトオフ法を用いてパターニングを行うことも可能である。特に,薄膜はんだ10を形成する場合は,リフトオフ法を用いることが適切と言える。ここで,レジストの塗布方法としては,スピン塗布法か,スプレー塗布法を用いることができる。
d) A
e)最後に,ダイシングにより,所望の形状(例えば,幅3mm,長さ4mm,厚さ約1mm)にシリコン基板2とガラス基板3とを切断する。
なお,工程a),b)において,貫通エッチング用開口パターン20の形成を先に行って,その後シリコン基板2とガラス基板3との陽極接合を行っても良い。その際には,シリコン基板2を構成するシリコンウエハ25の第一の面に形成されたシリコン基準マーカー23とガラス基板3を構成するガラスウエハ26の第二の面に形成されたガラス基準マーカー22とを基準にして各マーカーを基準に,両ウエハを位置決め重ね合わせて陽極接合する。さらに,本製造方法では,半導体レーザ素子を搭載するためのマーカー9を薄膜電極8の形成と同時に製作する例について説明したが,上記工程c)にて貫通孔を形成するときに同時にシリコンの異方性エッチングによる逆ピラミッド形状の溝を形成し,それをマーカー9としてもよい。
e) Finally, the
In steps a) and b), the through
以上のような工程を順次経ることでも本発明の第一の実施例である光素子実装基板1を得ることができる。本製造方法では,図1に示した第一の実施例と異なり,側面21に酸化膜6が形成されないが,目的の効果を達成する上では問題ない。
The optical
本発明の実施例の形態の光素子実装基板は,二層構造であり上層基板に貫通エッチングを行って溝を形成し,下層基板の研磨された面を溝の底とするので,エッチングによる面荒れ,反り,うねりの影響を受けず,溝の底面を平坦面にすることができる。すなわち,加工精度の影響を受けず,平坦面を確保することができる。
この底面を角形非球面レンズやプリズム等の面実装が可能な光部品の実装面とする構造であるので,光部品の実装傾きを無くすことができると同時に,光部品の傾きを補正する必要がない。
本発明の光素子実装基板の製造方法には,ウエハレベルでマーカー形成,それを基準に位置決めそして接合を行う手法を採用しているので,光部品を配置する溝の底面に光部品の実装位置を示すマーカーを高精度でなおかつ高精度位置決めされた状態で形成することができる。
さらに,本発明の光素子実装基板は,光部品実装位置を示すマーカーと上層基板の第一面に形成された半導体レーザ素子実装位置を表すマーカーとの位置関係を高精度に規定することができるので,光部品と半導体レーザ素子との光軸をパッシブアライメント実装にて一致させることが可能となり,実装コスト低減に貢献できる。
最後に,本発明の光素子実装基板は,ウエハレベルで多数の光素子実装基板を一括して製作することができるので,製造コストの低減を図ることができる。
The optical element mounting substrate according to the embodiment of the present invention has a two-layer structure, and a groove is formed by performing through etching on the upper substrate, and the polished surface of the lower substrate is used as the bottom of the groove. The bottom surface of the groove can be made flat without being affected by roughening, warping or undulation. That is, a flat surface can be secured without being affected by the processing accuracy.
Since this bottom surface is a mounting surface for optical components that can be surface-mounted, such as rectangular aspherical lenses and prisms, it is possible to eliminate the mounting tilt of optical components and to correct the tilt of optical components. Absent.
The optical element mounting substrate manufacturing method of the present invention employs a method of forming a marker at the wafer level, positioning and bonding based on the marker, and mounting the optical component on the bottom surface of the groove where the optical component is placed. Can be formed with high accuracy and in a state of being positioned with high accuracy.
Furthermore, the optical element mounting substrate of the present invention can define the positional relationship between the marker indicating the optical component mounting position and the marker indicating the semiconductor laser element mounting position formed on the first surface of the upper substrate with high accuracy. Therefore, the optical axes of the optical component and the semiconductor laser element can be matched by passive alignment mounting, which can contribute to a reduction in mounting cost.
Finally, since the optical element mounting substrate of the present invention can be manufactured at the wafer level in a large number of optical element mounting substrates, the manufacturing cost can be reduced.
図5は本発明の第二の実施例である光素子実装基板1の斜視図である。基本的には第一の実施例で示した形態と同様であるが、以下の特徴を有する。
FIG. 5 is a perspective view of the optical
第二の実施例の光素子実装基板1は,面方位{100}のシリコン基板2と第二シリコン基板24とから構成される。第二シリコン基板24の面方位はいずれでもよい。シリコン基板2には貫通エッチング孔11が形成されている。この場合のエッチングにはシリコンの異方性エッチングが適用されている。さらに,シリコン基板2の裏面すなわち第二の面にダイシングにより形成したエア抜き溝16が形成されている。なお,貫通エッチング孔11の形成に異方性エッチングが効果的であるが、それ以外,例えばドライエッチングを用いる場合には,シリコン基板2の面方位はいずれの方位を用いてもよい。
第二シリコン基板24の表面すなわち第一面にはガラス薄膜17が成膜されている。例えば,このガラス薄膜17は,熱膨張係数がおよそ33×10−7/℃でシリコン基板2の熱膨張係数(23.3×10−7/℃)に近く,内部に4%程度のNa2Oを多く含むガラス(例えば,ホウケイ酸ガラス)である。このガラス薄膜17を用いて,貫通エッチング孔11を備えたシリコン基板2と第二シリコン基板24とは,陽極接合により接合され,一体となっている。この結果,シリコン基板2の貫通エッチング孔11を通して,第二シリコン基板24の第一の面の一部である光部品搭載面4を覆うガラス薄膜17が露出している。この光部品搭載面4は,ガラス薄膜17が成膜されているものの,鏡面研磨加工が施された第二シリコン基板24の第一の面であるため,エッチングによって形成した面に比べて平坦性が非常に高い。
The optical
A glass
一方,シリコン基板2の表面である第一の面には,半導体レーザ素子を実装する設置部があり,半導体レーザ素子と電気的に接続される薄膜電極8と薄膜はんだ10とが酸化膜6を介して形成されている。また半導体レーザ素子を実装する設置部には,半導体レーザ素子の実装を高精度に行うために薄膜電極8の一部にマーカー9が形成されている。このマーカー9を基準に半導体レーザ素子が実装される。これにより,半導体レーザ素子の高精度位置決めが行われる。さらには,光部品搭載面4には,光部品の搭載位置を表す光部品搭載用マーカー7が形成されている。このマーカー7を基準に面実装タイプの光部品が実装される。第一の実施例と同様に,半導体の転写技術を適用し,シリコン基板2を構成するシリコンウエハおよびガラス基板3を構成するガラスウエハの外周にそれぞれ形成された位置合わせマーカーを基準に各ウエハが接合されるので,各位置合わせマーカーを基準に形成されたマーカー9および光部品搭載用マーカー7の相対位置関係を高精度に規定することができる。本第二の実施例にてパッシブアライメントを達成するためには,予め光結合を取ることが可能な位置にこれらのマーカーを形成しておくことが必要である。なお,電気的絶縁性を確保するためには,シリコン基板2の第一の面に酸化膜6が必要である。
On the other hand, on the first surface, which is the surface of the
図5ではシリコン基板2が第二シリコン基板24よりも厚く描かれているが,シリコン基板2と第二シリコン基板24との厚さはおよそ同じでも,第二シリコン基板24のほうが厚くてもよい。
図6は,図5で示した光素子実装基板1に半導体レーザ素子13と角形非球面レンズ12とを実装したときのレーザビーム出射装置を示す斜視図である。図5で示したマーカー9を基準にして半導体レーザ素子13が光素子実装基板1に実装されている。半導体レーザ素子13はワイヤボンディング14や薄膜はんだ10を介して薄膜電極8に電気的に接続される。この結果,光素子実装基板1の外部から与えられた電気信号により,半導体レーザ素子13は発振し,レーザビームが出射される。なお,第一の実施例の実装例と同様に,半導体レーザ素子13は,出射されるレーザビームがシリコン基板2の第一の面と反射・干渉しないように実装される。
Although the
FIG. 6 is a perspective view showing a laser beam emitting apparatus when the
また,角形非球面レンズ12が第二シリコン基板24の第一の面を覆うガラス薄膜17の光部品搭載面4に実装されている。このときの角形非球面レンズ12は第二シリコン基板24の研磨面である光部品搭載面4で接触している。そして、シリコン基板2の端面から間隔を介して配置されている。或いは角形非球面レンズ12の底面とのみ接触し,接着剤を用いた接着にて固定されている。この結果,図6におけるX軸周り,Y軸周りに関する角形非球面レンズ12の倒れは発生せずに実装されている。さらに,角形非球面レンズ12は予め角形非球面レンズ12と半導体レーザ素子13との光結合が取れる位置を規定した光部品搭載用マーカー7を基準に接着材を用いて実装されるので,Z軸周りに関する位置ずれも発生しない。本第二の実施例の場合,シリコンの異方性エッチングにて貫通エッチング孔11が形成されるので,その側面と第二シリコン基板24の第一の面とのなす角度は一定であり,その角度は54.7°である。
A
次に,図11を用いて第二の実施例の製造方法を説明する。この製造方法では,はじめにシリコンの異方性エッチングによって貫通孔を形成し,その後,先の実施例でも説明した接合のために用いる基準マーカーを形成する。そのシリコン基板とガラス薄膜を第一の面に形成したシリコン基板とをこれらを形成するシリコンウエハおよび第二シリコンウエハに形成された基準マーカーを基準に位置決め,陽極接合により接合して二層基板構造を製作する。 Next, the manufacturing method of the second embodiment will be described with reference to FIG. In this manufacturing method, first, a through hole is formed by anisotropic etching of silicon, and then a reference marker used for bonding described in the previous embodiment is formed. The silicon substrate and the silicon substrate on which the glass thin film is formed on the first surface are positioned on the basis of the reference marker formed on the silicon wafer and the second silicon wafer on which the silicon substrate is formed, and bonded by anodic bonding to form a two-layer substrate structure Is produced.
例えば、エッチングにてシリコン製の第一基板の第一の面にウエハアライメント用の基準マーカーと貫通孔とを形成し、貫通孔を形成した第一基板に酸化膜を形成する。そして、第一基板の前記マーカーを記載した面の反対側の第二の面の酸化膜を除去する。次に、シリコン製の第二基板の第二の面にウエハアライメント用の基準マーカーさらにその反対側面である第一の面に光部品実装用の基準マーカーを形成する。第二基板の第一の面にガラスの薄膜を形成する。次に第一基板の第二の面と第二基板の第一の面とを各ウエハアライメント用の基準マーカーを基準に調整重ね合わせて接合して多層構造基板とする。そして、薄膜電極と薄膜はんだと半導体レーザ素子実装用の基準マーカーとを第一基板に形成した前記ウエハアライメント用の基準マーカーを基準に第一基板の第一の面に酸化膜を介して形成する。そして多層構造基板から個々の光素子実装基板を切り出す。 For example, a reference marker for wafer alignment and a through hole are formed on a first surface of a first substrate made of silicon by etching, and an oxide film is formed on the first substrate in which the through hole is formed. And the oxide film of the 2nd surface on the opposite side to the surface which described the said marker of a 1st board | substrate is removed. Next, a reference marker for wafer alignment is formed on the second surface of the second substrate made of silicon, and a reference marker for mounting optical components is formed on the first surface which is the opposite surface. A glass thin film is formed on the first surface of the second substrate. Next, the second surface of the first substrate and the first surface of the second substrate are adjusted and overlapped with reference to each wafer alignment reference marker to form a multilayer structure substrate. Then, the thin film electrode, the thin film solder, and the reference marker for mounting the semiconductor laser element are formed on the first substrate, and the first surface of the first substrate is formed through the oxide film with reference to the reference marker for wafer alignment. . Then, individual optical element mounting substrates are cut out from the multilayer structure substrate.
ここで,図11は特徴的な構造をもつ光素子実装基板1の製作法を理解しやすいように示した断面図である。そのため,図5に示した光素子実装基板1の断面とは一致していない。図11の工程a)から工程g)に従って製造方法を説明する。
a)はじめに,厚さ750μm,面方位(100)のシリコン基板2の両面にSi3N4/SiO2薄膜19を成膜する。SiO2膜(例えば,膜厚120nm)は熱酸化により形成された熱酸化膜で,Si3N4膜(例えば,膜厚160nm)は減圧CVD(Chemical Vapor Deposition)法により成膜された膜である。次に,シリコン基板2の第一の面に形成されたこのSi3N4/SiO2薄膜19に貫通エッチング孔11を形成するための貫通エッチング用開口パターン20を設ける。それと同時に,シリコン基板2を構成するシリコンウエハの外周部のSi3N4/SiO2薄膜19に,ウエハ接合を高精度に行うために利用されるシリコン基準マーカー23を形成するためのマスクパターンが形成される。この場合のマスクパターンは,シリコン基板2の第一の面側に形成される。この方法には,従来の半導体技術で用いられるホトリソグラフィを適用し,Si3N4/SiO2薄膜19のエッチングにはRIE(Reactive Ion Etching)を適用する。
b)次に,Si3N4/SiO2薄膜19をマスク材として,濃度40wt%の水酸化カリウム水溶液(温度70℃)にてシリコンの異方性エッチングを行う。このとき,シリコン基板2が貫通するまで,すなわち貫通エッチング孔11が形成されるまでエッチングする。それと同時に,シリコンウエハ外周部にシリコン基準マーカー23がシリコン基板2の第一の面側に形成される。なお,貫通エッチングにより形成された側面21は,シリコンの{111}面から構成されている。この他に,異方性エッチングを行うことが可能なエッチング液としては,テトラメチルアンモニウム水(TMAH)やエチレンジアミンピロカテコール水が挙げられる。
Here, FIG. 11 is a cross-sectional view shown for easy understanding of the manufacturing method of the optical
a) First, Si3N4 / SiO2
b) Next, using the Si3N4 / SiO2
c)次に,Si3N4/SiO2薄膜19を熱りん酸,BHF(HF+NH4F混合水溶液)を用いて順次剥離する。その後,熱酸化によりおよそ1μm厚さのシリコンの酸化膜6をシリコン基板2の表面に形成する。
c) Next, the Si3N4 / SiO2
d)さらに,シリコン基板2の第二の面を機械的に研磨し,シリコンの酸化膜6を除去する。そして,ダイシングによりエア抜き溝16をシリコン基板2の第二の面に形成する。
d) Further, the second surface of the
e)例えば,厚さ300μmの面方位(100)の第二シリコン基板24を準備し,その第一の面に先に示したシリコンの異方性エッチングにより,深さ10μm程度のエッチング溝より構成される光部品搭載用マーカー7を形成する。このとき,第二シリコン基板24を構成する第二シリコンウエハの外周部の第二の面に第二シリコン基準マーカーをエッチングにて形成する。この製作には,工程a)〜工程b)に示した方法を適用する以外にドライエッチングを用いることもできる。このとき,第三の実施例で説明する接着材逃げ溝18,例えば深さ50μmの溝を光部品搭載面4に製作することもできる。図5に示した第二の実施例では,接着材逃げ溝18は記載されていないが,図11では記載することにした。この後,第二シリコン基板24をその表面に自然酸化膜以外形成されていない状態にする。そして,その第一の面にガラス薄膜17をスパッタにより成膜する。例えば,この膜厚は1μmとする。なお,このときのガラス薄膜17は,内部に4%程度のNa2Oを多く含み,シリコン基板2や第二シリコン基板24と線膨張係数が近いホウケイ酸ガラスとする。先に形成されたシリコン基準マーカー23と第二シリコン基準マーカーとをアライメントにより重ね合わせて位置を固定して,ガラス薄膜17をインサート材として用いた陽極接合により,シリコン基板2と第二シリコン基板24とを大気中で接合する。例えば,基板加熱温度400℃,印加電圧50Vにより接合が可能である。エア抜き溝16がシリコン基板2に形成されているので,接合面に空気がたまることなく接合が可能である。接合時のアライメントは第一の実施例の製造方法で説明した,図9に示した手法と同様な方法で行うことができる。
e) For example, a
f)接合されたシリコン基板2上に半導体レーザ素子に電流電圧を印加するためのマーカー9付薄膜電極8および半導体レーザ素子をシリコン基板2に固着するための薄膜はんだ10を形成する。このときの薄膜電極8および薄膜はんだ10の形成は,シリコン基準マーカー23を基準にパターン形成する。この結果,光部品搭載用マーカー7とマーカー9との位置関係が高精度に規定される。なお,薄膜電極の組成は,Au(例えば,膜厚500nm)/Pt(例えば,膜厚300nm)/Ti(例えば,膜厚100nm)薄膜が望ましい。成膜方法には,スパッタ法,真空蒸着法のいずれかを適用する。この場合,金属膜であればこれ以外の金属膜でもよく,その他に,Au/Ti薄膜,Al薄膜,Au/Cr薄膜,Au/Ni/Cr薄膜が考えられる。薄膜のパターニング方法には,ホトリソグラフィを用い,レジストパターンを形成し,これをマスクとしてイオンミリング法を適用することが好ましい。またリフトオフ法を用いてパターニングを行うことも可能である。特に,薄膜はんだ12を形成する場合は,リフトオフ法を用いることが適切と言える。ここで,レジストの塗布方法としては,スピン塗布法か,スプレー塗布法を用いることができる。
f) A
g)最後に,ダイシングにより,所望の形状(例えば,幅3mm,長さ4mm,厚さ約1mm)にシリコン基板2と第二シリコン基板24とを切断する。
なお,工程b)での貫通エッチングは片面からでなく両面からエッチングを行っても良い。さらに,本製造方法では,半導体レーザ素子を搭載するためのマーカー9を薄膜電極8の形成と同時に製作する例について説明したが,上記工程b)にて貫通孔を形成するときに同時にシリコンの異方性エッチングによる逆ピラミッド形状の溝を形成し,それをマーカー9としてもよい。
以上のような工程を順次経ることで本発明の第二の実施例である光素子実装基板1を得ることができる。
g) Finally, the
Note that the through etching in step b) may be performed from both sides instead of from one side. Further, in the present manufacturing method, the example in which the
The optical
図7は本発明の第三の実施例である光素子実装基板1の斜視図である。本実施例は,シリコン基板2とガラス基板3とから成り,シリコン基板2にはシリコンのドライエッチング(DRIE:Deep Reactive Ion Etching)により形成された貫通エッチング孔11があり,さらには,ガラス基板3には光部品を接着する際の余分な接着材を逃がす接着材逃げ溝18が設けてある。この場合の接着材逃げ溝18はダイシングによる機械加工で形成された溝であり,光部品搭載用マーカー7を横断しない位置に形成され,光部品を搭載する面(領域)を横切るように形成されている。このように形成することで,余分な接着材を搭載面以外に効率よく接着材を逃がすことができる。
FIG. 7 is a perspective view of an optical
一方,ドライエッチングによる貫通エッチング孔11の側面には酸化膜6が形成されておらず,また,側面とガラス基板3の第一の面とのなす角度αは第一および第二の実施例のように54.7゜とはなっていない。本第三の実施例の場合,シリコンのDRIEにて貫通エッチング孔11が形成されるので,その側面とガラス基板3の第一の面とのなす角度αは,一定とならずエッチング条件によって変化する。通常αは90°と言われているがこの限りでない。例えば,逆テーパ形状となるαが90°より大きかったり,テーパ形状となるαが90°未満であったりする。図7に示した本第三の実施例では,逆テーパ形状すなわちαが90°より大きい場合について示している。このように,αの値が変化しても,本第三の実施例は本発明の意図する効果を十分に達成することができる。
本第三の実施例は,DRIEにより形成された貫通エッチング孔11の側面形状と角形非球面レンズやプリズムを実装するためのガラス基板3の光部品搭載面4の一部に接着材逃げ溝18とが形成されている点が,第一の実施例と異なる。これらの構造以外は,本第一の実施例と同様である。逆に,先にも述べたように第一の実施例や第二の実施例に接着材逃げ溝18を形成してもよい。本第三の実施例においても,マーカー9と光部品搭載用マーカー7とは高精度に位置決めされているので,半導体レーザ素子と角形非球面レンズやプリズム等の面実装タイプの光部品との光軸をパッシブアライメントにより容易に一致させることが可能である。
On the other hand, the
In the third embodiment, the side surface shape of the through-
次に,第三の実施例を用いた場合で,半導体レーザ素子13および角形非球面レンズ12を実装した場合の説明であるが,基本的には第一および第二の実施例と同様な手法にて実装を行う。すなわち,半導体レーザ素子13はマーカー9を基準に実装する。角形非球面レンズ12は光部品搭載面にのみ接触させ,光部品搭載用マーカー7を基準に接着材を用いて固着する。半導体レーザ素子13と角形非球面レンズ12との光軸は各マーカー基準配置によるパッシブアライメントにより達成される。
本光実装基板は,光通信用のレーザダイオードモジュールやホトダイオードモジュールにおいて,角形非球面レンズ等の面実装タイプの光部品を実装するための光学ベンチとして適用することができる。また,DVDやCD−RやCD―ROM等のメディアを用いた,光信号を読み出しまたは書き出しするデバイスにおいて,プリズムやレンズ等の光部品を実装するための光学ベンチとして利用することができる。
Next, a description will be given of the case where the
This optical mounting board can be applied as an optical bench for mounting surface-mounting type optical components such as a square aspheric lens in a laser diode module or a photodiode module for optical communication. Further, it can be used as an optical bench for mounting optical components such as a prism and a lens in a device that reads or writes an optical signal using a medium such as a DVD, CD-R, or CD-ROM.
1…光素子実装基板,2…シリコン基板,3…ガラス基板,4…光部品搭載面,5…溝,6…酸化膜,7…光部品搭載用マーカー,8…薄膜電極,9…マーカー,10…薄膜はんだ,11…貫通エッチング孔,12…角形非球面レンズ,13…半導体レーザ素子,14…ワイヤボンディング,15…レーザ出射口,16…エア抜き溝,17…ガラス薄膜,18…接着材逃げ溝,19…Si3N4/SiO2薄膜,20…貫通エッチング用開口パターン,21…側面,22…ガラス基準マーカー,23…シリコン基準マーカー,24…第二シリコン基板,25…シリコンウエハ,26…ガラスウエハ,101…シリコン基板,102…エッチング溝底面,103…半導体レーザ素子,104…矩形非球面レンズ,105…酸化膜,106…第一面
DESCRIPTION OF
Claims (7)
第一の基板に第一の基準マーカーと貫通孔とを形成する工程と、
第二の基板に第二の基準マーカーと前記光部品搭載部に対応した光部品搭載用マーカーとを形成する工程と、
前記第一の基板と前記第二の基板とを、前記第一の基準マーカーと前記第二の基準マーカーとを対応させて、前記貫通孔が形成された領域に前記光部品搭載用マーカーが位置するように接合する工程と、
前記接合した基板をダイシングして前記光素子実装基板を分離する工程と、を有することを特徴とする光素子実装基板の製造方法。 A method of manufacturing an optical element mounting substrate comprising: a semiconductor laser element mounting portion; and an optical component mounting portion that optically communicates with the semiconductor laser element and emits laser light to the outside.
Forming a first reference marker and a through hole in the first substrate;
Forming a second reference marker and an optical component mounting marker corresponding to the optical component mounting portion on a second substrate;
The optical component mounting marker is positioned in a region where the through hole is formed by associating the first substrate and the second substrate with the first reference marker and the second reference marker. A step of joining so as to
And a step of dicing the bonded substrates to separate the optical device mounting substrate.
第一の基板と、基準マーカーと光部品が実装される位置に対応して光部品搭載用マーカーとが設けられた第二の基板と、を接合する工程と、
前記基準マーカーに基づいて、前記第二の基板の前記光部品搭載用マーカーが形成された領域に対応する前記第一の基板の領域に貫通孔を形成する工程と、
前記基準マーカーに基づいて、第一の基板に前記半導体レーザ素子が実装される位置に対応して半導体レーザ素子搭載用マーカーを形成する工程と、
前記第一の基板と第二の基板をダイシングして前記光素子実装基板を分離する工程と、を有することを特徴とする光素子実装基板の製造方法。 In a method of manufacturing an optical element mounting substrate, comprising: a semiconductor laser element mounting portion; and an optical component mounting portion that optically communicates with the semiconductor laser element and emits laser light to the outside.
Bonding the first substrate and the second substrate provided with the optical component mounting marker corresponding to the position where the reference marker and the optical component are mounted;
Based on the reference marker, forming a through hole in a region of the first substrate corresponding to a region where the optical component mounting marker of the second substrate is formed;
Forming a semiconductor laser element mounting marker corresponding to a position where the semiconductor laser element is mounted on the first substrate based on the reference marker;
And a step of dicing the first substrate and the second substrate to separate the optical device mounting substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004007443A JP4039367B2 (en) | 2004-01-15 | 2004-01-15 | Manufacturing method of optical element mounting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004007443A JP4039367B2 (en) | 2004-01-15 | 2004-01-15 | Manufacturing method of optical element mounting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005202082A JP2005202082A (en) | 2005-07-28 |
| JP4039367B2 true JP4039367B2 (en) | 2008-01-30 |
Family
ID=34821065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004007443A Expired - Fee Related JP4039367B2 (en) | 2004-01-15 | 2004-01-15 | Manufacturing method of optical element mounting substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039367B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684065A (en) * | 2005-12-30 | 2012-09-19 | 奥斯兰姆奥普托半导体有限责任公司 | Vertically emitting, optically pumped semiconductor having an external resonator on a separate substrate |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007192662A (en) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | Angular velocity sensor |
| JP2009020275A (en) * | 2007-07-11 | 2009-01-29 | Oki Electric Ind Co Ltd | Optical communication module |
| GB2492785A (en) | 2011-07-12 | 2013-01-16 | Oclaro Technology Plc | Lens |
| JP7206494B2 (en) * | 2019-02-15 | 2023-01-18 | 日亜化学工業株式会社 | Method for manufacturing light-emitting device, light-emitting device |
-
2004
- 2004-01-15 JP JP2004007443A patent/JP4039367B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684065A (en) * | 2005-12-30 | 2012-09-19 | 奥斯兰姆奥普托半导体有限责任公司 | Vertically emitting, optically pumped semiconductor having an external resonator on a separate substrate |
| CN102684065B (en) * | 2005-12-30 | 2014-08-27 | 奥斯兰姆奥普托半导体有限责任公司 | Vertically emitting, optically pumped semiconductor having an external resonator on a separate substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005202082A (en) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8203207B2 (en) | Electronic device packages and methods of formation | |
| US10481355B2 (en) | Optical assembly | |
| US11385404B2 (en) | Markup system for optical system, carrier substrate, and method for manufacturing of same | |
| US20080247712A1 (en) | Optical assemblies and their methods of formation | |
| WO2006090805A1 (en) | Oscillatory gyro sensor | |
| KR100456672B1 (en) | Optical waveguide platform and manufacturing method thereof | |
| JP2003255194A (en) | Optical element mounting substrate and method of manufacturing the same | |
| JP4039367B2 (en) | Manufacturing method of optical element mounting substrate | |
| JP2007286340A (en) | Optical waveguide device and method of manufacturing the same | |
| WO2015141577A1 (en) | Optical fiber holding member, endoscope and method for producing optical fiber holding member | |
| JP4225179B2 (en) | Optical element mounting substrate and manufacturing method thereof | |
| JP5449041B2 (en) | Optical device manufacturing method | |
| KR100524672B1 (en) | Method of flip chip bonding utilizing slanted groove for optical passive alignment and optical module | |
| JP4729893B2 (en) | Manufacturing method of semiconductor optical device | |
| JP2995521B2 (en) | Method for manufacturing semiconductor laser module | |
| JP2007288025A (en) | Solid-state imaging device and manufacturing method thereof | |
| KR100353607B1 (en) | Method for aligning optical elements one another on v-groove substrate | |
| JP2001077337A (en) | Ccd package | |
| JP4967283B2 (en) | Semiconductor optical device | |
| JP3990361B2 (en) | Optical bench | |
| JPH07162098A (en) | Automatic positioning method for optical element array and optical fiber | |
| JP2002048939A (en) | Optical module | |
| JP2007309987A (en) | Optical module and manufacturing method therefor | |
| JP2001242349A (en) | Optical component mounting board and optical module using the same | |
| JP2001044308A (en) | Optical device mounting substrate, method of manufacturing the same, and optical module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |