JP4046178B2

JP4046178B2 - Chip resistor and manufacturing method thereof

Info

Publication number: JP4046178B2
Application number: JP2002082563A
Authority: JP
Inventors: 伸圭原; 宏一簑輪
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2002-03-25
Filing date: 2002-03-25
Publication date: 2008-02-13
Anticipated expiration: 2022-03-25
Also published as: JP2003282305A

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板に実装するチップ抵抗器、特に、バルクカセットから回路基板に実装される、いわゆるバルク実装に適したチップ抵抗器に関するものである。
【０００２】
【従来の技術】
図９は、チップ抵抗器の第１の従来例を製造方法とともに説明するための断面図である。図中、２１は絶縁基板、２２は上面電極、２３は下面電極、２４は抵抗体層、２５は第１保護層、２６は第２保護層、２７は側面電極、２８はニッケルメッキ層、２９はハンダメッキ層である。
【０００３】
アルミナ等を用いた絶縁基板２１の上面の左右両端部に一対の上面電極２２が形成され、絶縁基板２１の下面の左右両端部に一対の下面電極２３が形成されている。一対の上面電極２２の一部に重なるように、抵抗体層２４が形成されている。絶縁基板２１は、多数個のチップ抵抗器が作製できるように、多数個取りの絶縁基板を用いるのが普通である。多数個取りの絶縁基板は、分割用の溝によって個別の抵抗器領域に区画されており、分割用の溝は、抵抗体層２４の長手方向に直交する方向の１次分割用溝（縦溝ともいわれる。）と、抵抗体層２４の長手方向に平行する２次分割用溝（横溝ともいわれる。）とよりなっている。
【０００４】
上面電極２２は、ＡｇまたはＡｇ−Ｐｄの厚膜グレーズペーストによって絶縁基板２１の表面にスクリーン印刷され、焼成されて形成される。下面電極２３も同様にして形成される。その後、ＲｕＯ₂系等の抵抗ペーストをスクリーン印刷し、焼成して、抵抗体層２４が形成される。抵抗体層２４の表面に、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成して、第１保護層２５が形成される。ここで、抵抗値を修正するためにレーザ光を用いたトリミングが行なわれる。ついで、上面電極２２の一部と第１保護層２５とに重合するように、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成して、第２保護層２６が形成される。
【０００５】
１次分割用溝に沿って分割された後、Ａｇ等を含む導電ペーストを、上面電極２２の一部と短冊状に１次分割された絶縁基板２１の端面、および、下面電極２３とを覆うように塗布し、焼成して、側面電極２７が形成される。ついで、２次分割用溝に沿って２次分割して、各個片とした後、ニッケルメッキ層２８、ハンダメッキ層２９の順でメッキを施して、チップ抵抗器が製造される。
【０００６】
このようにして製造されたチップ抵抗器は、その上面は、両端部に比較して、第２保護層の表面部分が突出している。回路への実装に際して、図１０（Ａ）に示すように、バルクカセットから供給されたチップ抵抗器３０（輪郭のみを図示した。）が、その上面側が上になるように基板３１上のランド部３２に実装された場合には、電気的な接続に関しての問題はない。しかし、図１０（Ｂ）に示すように、チップ抵抗器３０の上面側が下になるように基板３１上のランド部３２に実装された場合には、電極の浮き上がりが発生することがあり、電気的な接続が達成できないという問題を生じる。
【０００７】
メッキ層を厚くして、メッキ層の表面の高さを第２保護層の表面の高さよりも高くすることが考えられるが、メッキ層を厚くするとメッキ工程に要する時間が長くなる。例えば、ニッケルメッキ１μｍ厚に要する時間が１時間程度であるとすれば、２０μｍ厚のメッキには２０時間を要することになる。したがって、電極部を第２保護層の厚さよりも高くする電極部の嵩上げ方法の採用も効率的な生産の面からは適当でない。側面電極２７を厚くすることも考えられるが、十分な厚さを得ることが困難であるばかりでなく、厚膜グレーズペーストは、乾燥，燒結工程での体積収縮率が大きいという問題がある。
【０００８】
特開平１０−３３５１０６号公報において、第八具体例として、同公報の図５および図７（ａ）を参照して説明されたチップ抵抗器では、抵抗体層を基板の端部にまで延長している。
【０００９】
図１１は、第２の従来例として、上記公報に記載された第八具体例のチップ抵抗器を説明するためのもので、図１１（Ａ）は断面図、図１１（Ｂ）は抵抗体層の形状を示す平面図、図１１（Ｃ）は図１１（Ｂ）のＣ−Ｃ線断面図、図１１（Ｄ）は参考例のＣ−Ｃ線断面図である。図中、図９と同様の部分には同じ符号を付して説明を省略する。
【００１０】
この第２の従来例では、電極部は、側面電極２７、ニッケルメッキ層２８、ハンダメッキ層２９で嵩上げがされるが、メッキ層を厚くすると、上述したように、厚さの確保に時間がかかる。嵩上げ分を側面電極２７を厚くして確保しようとすると、十分な厚さを得ることが困難であるばかりでなく、厚膜グレーズペーストは、乾燥，燒結工程での体積収縮率が大きいという問題がある。
【００１１】
さらに、抵抗体層２４は、第１の従来例と同様に、先に形成された上面電極２２の上に跨るように形成されるが、図１１（Ｂ）に示すように、上面電極２２の一部に抵抗体層２４が跨るので、その上に形成される側面電極２７の上面が、図１１（Ｃ）に示すように、丸みを帯びて、フラットにならず、チップ抵抗器の実装を行なう際に転がりやすく、搭載性が悪いという問題がある。
【００１２】
抵抗体層２４を先に形成し、その上に上面電極を形成するようにしても、図１１（Ｄ）に示すように、上面電極２２，側面電極２７の上面が丸みを帯びて、フラットにならないことは同様であり、チップ抵抗器の実装を行なう際に転がりやすく、搭載性が悪いという問題は避けられない。
【００１３】
【発明が解決しようとする課題】
本発明は、上述した事情に鑑みてなされたもので、上面側、下面側のいずれが上になるように実装されても、接続不良が生じることのなく、しかも、搭載性が良好なチップ抵抗器、および、その製造方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、絶縁基板の上面側の両端部側に上面電極が形成され、それぞれの前記上面電極の内側の端部から外側の端部までの１／２以上の長さにわたって該上面電極に重なるようにして前記上面電極間に抵抗体層が形成されたチップ抵抗器において、その両端部側には、前記上面電極の一部、下面、両側面および端面を取り囲むように導電性接着剤よりなる外部電極層が形成され、該外部電極層の上にメッキ層が形成されており、前記絶縁基板の上面側は、両端部と中央部とがほぼ同じ高さ、または、両端部が中央部よりも高い高さであり、前記抵抗体層は、前記外部電極のうち、前記絶縁基板の上面に形成された部分の下方まで延びているとともに、その両端部における幅が中央部における幅よりも広く、かつ、前記上面電極の幅とほぼ同じ幅となるように、さらに、前記両端部における前記幅の広い部分が前記上面電極の内側の端部よりも前記上面電極の内部にあるように形成されていることを特徴とするものである。
【００１７】
請求項２に記載の発明は、絶縁基板の上面側の両端部側に上面電極が形成され、それぞれの前記上面電極の内側の端部から外側の端部までの１／２以上の長さにわたって該上面電極に重なるようにして前記上面電極間に抵抗体層が形成されたチップ抵抗器において、その両端部側には、前記上面電極の一部、下面および端面を覆うように導電性接着剤よりなる外部電極層が形成され、該外部電極層の上にメッキ層が形成されており、前記絶縁基板の上面側は、両端部と中央部とがほぼ同じ高さ、または、両端部が中央部よりも高い高さであり、前記抵抗体層は、前記外部電極のうち、前記絶縁基板の上面に形成された部分の下方まで延びているとともに、その両端部における幅が中央部における幅よりも広く、かつ、前記上面電極の幅とほぼ同じ幅となるように、さらに、前記両端部における前記幅の広い部分が前記上面電極の内側の端部よりも前記上面電極の内部にあるように形成されていることを特徴とするものである。
【００１８】
請求項３に記載の発明は、請求項１または２に記載のチップ抵抗器において、前記絶縁基板の下面の両端部側に下面電極が形成され、該下面電極は、前記外部電極層に埋没していることを特徴とするものである。
【００１９】
請求項４に記載の発明は、請求項１ないし３のいずれか１項に記載のチップ抵抗器において、前記抵抗体層は、前記絶縁基板の両端に達するように形成されたものであることを特徴とするものである。
【００２０】
請求項５に記載の発明は、請求項１ないし３のいずれか１項に記載のチップ抵抗器において、前記抵抗体層は、前記絶縁基板の両端に達しないように両端から隙間をあけて形成されたものであることを特徴とするものである。
【００２２】
請求項６に記載の発明は、絶縁基板の上面側の両端部側に上面電極と、それぞれの前記上面電極の内側の端部から外側の端部までの１／２以上の長さにわたって前記上面電極に重なるように両上面電極間に抵抗体層を形成した後、両端部側に外部電極層を形成し、該外部電極層の上にメッキ層を形成するチップ抵抗器の製造方法において、前記外部電極層は、前記上面電極の一部、下面、両側面および端面を取り囲むように導電性接着剤により形成し、前記外部電極層は、メッキ層が形成された後の前記絶縁基板の上面側が、両端部と中央部とがほぼ同じ高さ、または、両端部が中央部よりも高くなる高さとなるように形成し、前記抵抗体層は、前記外部電極のうち、前記絶縁基板の上面に形成される部分の下方まで延びるように形成するとともに、その両端部における幅が中央部における幅よりも広く、かつ、前記上面電極の幅とほぼ同じ幅となるように、さらに、前記両端部における前記幅の広い部分が前記上面電極の内側の端部よりも前記上面電極の内部にあるように形成することを特徴とするものである。
【００２３】
請求項７に記載の発明は、請求項６に記載のチップ抵抗器の製造方法において、前記外部電極を形成する前に、前記絶縁基板の下面の両端部側に下面電極を形成することを特徴とするものである。
【００２５】
請求項８に記載の発明は、絶縁基板の上面側の両端部側に上面電極と、それぞれの上面電極の内側の端部から外側の端部までの１／２以上の長さにわたって該上面電極に重なるように両上面電極間に抵抗体層が形成されたチップ抵抗器の製造方法であって、前記上面電極間に形成される抵抗体層が前記上面電極間を結ぶ方向を横方向とし、該横方向と直交する方向を縦方向として、絶縁基板の表面に、上面電極および抵抗体層が形成された個片を縦方向および横方向に多数個形成した後、絶縁基板を分割してチップ抵抗器を製造する多数個取りのチップ抵抗器の製造方法において、前記絶縁基板の上面側に前記上面電極および前記抵抗体層を形成し、前記絶縁基板を縦方向に長い短冊状の基板となるように縦方向に分割した後、短冊状の基板の横方向の両端部側において、前記上面電極の一部、下面および端面を覆うように導電性接着剤よりなる外部電極層を形成し、ついで、個々の個片となるように横方向に分割した後、前記外部電極層の上にメッキ層を形成するとともに、前記外部電極層は、前記絶縁基板の上面側において、両端部と中央部とがほぼ同じ高さ、または、両端部が中央部よりも高くなる高さとなるように形成し、前記抵抗体層は、前記外部電極のうち、前記絶縁基板の上面に形成される部分の下方まで延びるように形成するとともに、その両端部における幅が中央部における幅よりも広く、かつ、前記上面電極の幅とほぼ同じ幅となるように、さらに、前記両端部における前記幅の広い部分が前記上面電極の内側の端部よりも前記上面電極の内部にあるように形成することを特徴とするものである。
【００２６】
請求項９に記載の発明は、請求項８に記載のチップ抵抗器の製造方法において、前記絶縁基板を縦方向に長い短冊状の基板となるように縦方向に分割する前に、前記絶縁基板の下面の両端部側に下面電極を形成することを特徴とするものである。
【００２７】
請求項１０に記載の発明は、請求項６ないし９のいずれか１項に記載のチップ抵抗器の製造方法において、前記抵抗体層を、前記絶縁基板の両端に達するように形成することを特徴とするものである。
【００２８】
請求項１１に記載の発明は、請求項６ないし９のいずれか１項に記載のチップ抵抗器の製造方法において、前記抵抗体層を、前記絶縁基板の両端に達しないように両端から隙間をあけて形成することを特徴とするものである。
【００２９】
【発明の実施の形態】
図１，図２は、本発明のチップ抵抗器の第１の実施の形態の一例を説明するためのもので、図１はチップ抵抗器の断面図、図２は実装状態の説明図である。図中、１は絶縁基板、２は上面電極、３は抵抗体層、４は第１保護層、５は第２保護層、６は外部電極層、７はニッケルメッキ層、８はハンダメッキ層である。
【００３０】
アルミナ等を用いた絶縁基板１の上面の左右両端部に一対の上面電極２が形成されている。一対の上面電極２の一部に重なるように、抵抗体層３が形成されている。抵抗体層３の表面には、第１保護層４としてガラス保護膜が形成され、その上に第２保護層５が形成されている。第２保護層５は、エポキシ樹脂等の樹脂膜やガラス保護膜を用いることができる。外部電極層６は、両端部において、上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面、絶縁基板１の両側面の５つの面に跨って形成されている。外部電極層６の材料は、導電性接着剤が用いられ、後述するように、浸漬（ディップ）や塗布により形成されている。外部電極層６の上には、ニッケルメッキ層７、ハンダメッキ層８の順でメッキが施されている。ハンダメッキ層８としては、Ｓｎ−Ｐｂのハンダ材料に限られるものではなく、Ｓｎ−ＡｇメッキやＳｎメッキを用いることができ、本明細書では、これらを含めて、ハンダとの接着性を良好にする層をハンダメッキ層と呼んでいる。
【００３１】
具体例における各層の厚さの一例を述べる。上面電極２の厚さは１０μｍ、抵抗体層３の厚さは１０μｍである。第１保護層４の厚さは５μｍであり、第２保護層５の厚さは１０μｍである。したがって、第２保護層５の表面の絶縁基板１の表面からの最大高さは３５μｍ程度となる。これに対して、外部電極層６の厚さは２０〜４０μｍであり、ニッケルメッキ層７の厚さは３μｍ、ハンダメッキ層８の厚さは３μｍである。したがって、ハンダメッキ層８の表面の絶縁基板１の表面からの高さは３６〜５６μｍとなり、ハンダメッキ層３の表面の高さは第２保護層５の表面の高さに比べて、１〜２１μｍ高くなる。
【００３２】
なお、ハンダメッキ層３の表面の高さと第２保護層５の表面の高さとの関係、すなわち、絶縁基板１の上面側における両端部の高さと中央部の高さは、上述した例では、両端部が中央部よりも１〜１１μｍ高いことになる。このように、両端部を中央部よりも高くすることにより、図１０（Ｂ）で説明したような浮き上がりが発生することを回避できる。
【００３３】
しかしながら、絶縁基板１の上面側において、両端部を中央部よりも高くすることに限られるものではない。両端部と中央部を同じ高さにしてもよく、多少であれば、例えば、１〜２μｍ程度であれば、両端部が中央部よりも低くても、浮き上がりや、チップ立ちが発生することはない。本明細書では、両端部と中央部とが同じ高さから、両端部が中央部よりもやや低くても、浮き上がりや、チップ立ちが発生しない高さまでを、両端部と中央部とがほぼ同じ高さと定義している。したがって、本発明では、絶縁基板１の上面側における、両端部と中央部との高さは、両端部と中央部とがほぼ同じ高さ、または、両端部が中央部よりも高くなるような高さとすることが要件である。
【００３４】
なお、上述した具体例の数値は一例であって、上記要件を満たす限りにおいて、上記の寸法に限られるものでないことは明らかであろう。
【００３５】
このチップ抵抗器は、上面側の中央部が、端部側に比して大きく突出する形状でないから、図２（Ａ）に示すように、バルクカセットから供給されたチップ抵抗器９が、その上面側が下になるように基板３１上のランド部３２に実装された場合でも、端部での浮き上がりが発生することはなく、電気的な接続に関しての問題は生じない。もちろん、図２（Ｂ）に示すように、チップ抵抗器９（輪郭のみを図示した。）の上面側が上になるように基板３１上のランド部３２に実装された場合に、電気的な接続に関しての問題は生じない。さらに、側面側にも電極が形成されているから、側面側を基板３１上のランド部３２に実装することも可能である。
【００３６】
図３は、図１で説明したチップ抵抗器の製造方法の実施の形態の一例を説明するための工程順の断面図、図４，図５は多数個取りの基板の説明図である。図中、図１と同様の部分には同じ符号を付して説明を省略する。Ｔはトリミング痕、１１は縦溝、１２は横溝である。なお、図３においては、１個のチップ抵抗器だけについての断面図を示したが、適宜の工程における多数個取りの絶縁基板については、図４，図５で図示した。
【００３７】
図３（Ａ）は、絶縁基板を示す。絶縁基板１は、アルミナ等よりなる絶縁体で構成され、従来技術に用いられているものと格別の相違はない。大量生産を容易にするために、多数個取りの絶縁基板が用いられるのが普通である。多数個取りの絶縁基板１は、図４（Ａ）に示すように、分割用の縦溝１１と横溝１２によって個別の抵抗器領域に区画されている。縦溝と呼ぶ溝は、抵抗体層の長手方向に直交する方向の溝とし、横溝と呼ぶ溝は、抵抗体層の長手方向に平行する溝とした。すなわち、横溝１２は、上面電極間に跨って形成される抵抗体が上面電極間を結ぶ方向に形成された溝であり、縦溝１１は、横方向と直交する方向に形成された溝である。
【００３８】
図３（Ｂ）は、上面電極形成工程である。絶縁基板１の表面に、ＡｇまたはＡｇ−Ｐｄ等の導電粒子を含む厚膜グレーズペーストをスクリーン印刷し、焼成されて上面電極２が形成される。多数個取りの基板では、図４（Ｂ）に示すように、縦溝１１に跨り、かつ、縦方向に隣り合う抵抗器領域では、電気的に分離されて形成される。上面電極２の上には、後述するように外部電極が形成されるから、上面電極２は、内部電極に相当する。
【００３９】
図３（Ｃ），図５（Ａ）は、抵抗膜形成工程である。ＲｕＯ₂系等の抵抗ペーストをスクリーン印刷し、焼成して、抵抗体層３が形成される。抵抗体層３は、両側の上面電極２における内側の端部同士の間が実質的に抵抗体として機能する有効領域であり、その外側は、上面電極２との電気的接続のために、上面電極２の上に重ねられている。図９で説明した第１の従来例では、抵抗体層２４と上面電極２２との抵抗体層２４の長手方向（横方向）の重ね合わせは僅かであるため、電極部の嵩上げのためには、抵抗体層２４の厚さの分も電極部を厚くしなければならない。本発明では、抵抗体層３は、それぞれの上面電極の内側の端部から外側の端部までの長さの１／２以上の長さにわたって上面電極に重なるように形成されている。したがって、抵抗体層３を前記外部電極６の下方まで延ばすことができ、抵抗体層３の厚さが電極部の嵩上げに加わるから、嵩上げ構造の実現が容易となる。なお、抵抗体層３が、上面電極２の内側の端部から外側の端部までの間で重なる長さは、１／２以上としたが、この長さが長い方がよく、２／３以上、さらには、３／４以上とするのが、より好ましい。もちろん、上面電極２の全長にわたって、抵抗体層３が重なってもよい。いずれにしても、抵抗体層３が、外部電極６の下方まで延びていることが不可欠である。
【００４０】
抵抗体層３の幅について説明する。抵抗体層３の幅は、絶縁基板１の幅の７０％程度が普通である。１００５型のチップ抵抗器では、抵抗体層３の幅は０．３５ｍｍ程度である。抵抗体層３の幅を広くすると、抵抗体層３の側部が保護層から露出される可能性が高くなり、安定な抵抗値が維持できないという問題が生じる。抵抗体層３の幅が絶縁基板１の幅に対して狭くなるほど、上記の問題は生じる可能性が低くなるが、図１１（Ｃ），（Ｄ）で説明した問題が生じる。本発明では、抵抗体層３は、その両端部における幅が中央部における幅よりも広くなるように形成されている。したがって、電極部の上面をフラットな形状に近づけることができる。すなわち、図５（Ｂ）に示すように、上面電極２の上における抵抗体層３の幅は、両側の上面電極２における内側の端部同士の間の幅より広くなるように形成されている。広げられた部分の幅は、上面電極２の幅とほぼ同じとする。長さ方向においても、パターンの位置合わせのためのマージンを考慮して、図５（Ｂ）に示すように、広げられた部分を上面電極２の内側の端部よりもδだけ上面電極２の内部にあるようにする。また、図５（Ｃ）に示すように、抵抗体層３の幅を端部側において徐々に広げるようにしてもよい。
【００４１】
図５で説明した抵抗体層３のパターンは、縦溝まで達していない。したがって、縦溝の位置においては抵抗体層３がないから、図５（Ａ）の絶縁基板１を縦溝を利用してクラッキングする際には、抵抗体層３はクラッキングされる必要がない。しかし、図６に示すように、抵抗体層３を縦溝まで形成してもよい。このようにした場合には、抵抗体層３は、縦溝を跨ぐように横方向につながるように形成することができる。
【００４２】
図３（Ｄ）は、第１保護層形成工程である。抵抗体層３の表面に、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成して、第１保護層４が形成される。第１保護層４は、次工程で用いられるレーザ光に対する保護膜として用いられるものであるが、省略してもよい。
【００４３】
図３（Ｅ）は、抵抗値修正工程である。抵抗値を修正して、所望の値とするために、抵抗値を測定しながら、レーザ光を用いてトリミングが行なわれる。部分的にトリミング痕Ｔが形成される。
【００４４】
図３（Ｆ）は、第２保護層形成工程である。上面電極２の一部と第１保護層４（第１保護層４を省略した場合は、抵抗体層３）とに重合するように、合成樹脂を塗布やスクリーン印刷して、固化させたり、あるいは、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成するなどにより、第２保護層５が形成される。合成樹脂による保護層は、ガラスに比べて、熱履歴を与えない点で有利である。第２保護層５は、抵抗体層３の有効領域から上面電極の２の一部の上方まで覆うように形成するのがよい。また、第２保護層５の縦方向のパターンは、横溝を越えて隣り合う個片の抵抗体層３まで縦方向に連続して、いわゆる、べた形状となるように形成されてもよく、あるいは、横溝に達しないようにそれぞれの抵抗体層ごとに独立するように形成されてもよい。
【００４５】
図３（Ｇ）は、分割工程と外部電極層形成工程である。縦溝に沿ってクラッキングする一次分割工程と、横溝に沿ってクラッキングする二次分割工程によって、各個片とした後、外部電極層６が形成される。外部電極層６の材料には、導電性接着剤が用いられ、両端部において、上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面、絶縁基板１の両側面の５つの面に跨って形成される。浸漬（ディップ）や塗布によって形成されるが、ディップによって、形成するのが好適である。導電性接着剤の成分、粘度や温度により厚さを調整できる。複数回のディップを行なうようにしてもよい。導電性接着剤としては、例えば、エポキシ樹脂に銀粒子を混入させたものを用いることができる。導電性接着剤の硬化のために、加熱処理が行なわれる。一例では、１５０〜２００℃で３〜５分間の加熱処理が行なわれる。なお、導電性接着剤の樹脂としては、エポキシ樹脂のほか、フェノール樹脂，キシレン樹脂，ウレタン樹脂など、適宜の樹脂を用いることができ、これらの樹脂において、熱可塑性のもの、あるいは、熱硬化性のものを用いることができる。樹脂に混入される導電性粒子としは、金，銀，銅，ニッケルなどの金属粒子や、合成樹脂粒子に金，銀，銅，ニッケルなどの金属被膜を施した粒子を用いることができる。
【００４６】
図３（Ｈ）は、ニッケルメッキ工程である。上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面、絶縁基板１の両側面の５つの面に跨って形成された外部電極層６の表面に電解メッキによりニッケルメッキが施されてニッケルメッキ層７が形成される。
【００４７】
図３（Ｉ）は、ハンダメッキ工程である。ニッケルメッキ層８の上に電解メッキによってハンダメッキ層８が形成される。ハンダメッキ層８は、Ｓｎ−Ｐｂメッキ、Ｓｎ−Ａｇメッキ、Ｓｎメッキ等のハンダに対して密着性の良好な材料により形成される。
【００４８】
なお、上述した工程において、上面電極形成工程と抵抗体層形成工程とは、その順序が逆であってもよい。すなわち、上面電極が形成された後に抵抗体層が形成されてもよく、先に抵抗体層が形成され、その後に上面電極が形成されてもよい。換言すれば、上面電極の上に抵抗体層が重ねられてもよく、抵抗体層の上に上面電極が重ねられてもよい。したがって、本発明は、チップ抵抗器の製造方法の発明においては、上面電極が形成された後に抵抗体層が形成されること、および、先に抵抗体層が形成され、その後に上面電極が形成されることの両者を包含するものであり、チップ抵抗器の発明においては、上面電極の上層に抵抗体層が重ねられた構造、および、抵抗体層の上層に上面電極が重ねられた構造の両者を包含するものである。
【００４９】
また、上述した実施の形態のチップ抵抗器では、絶縁基板の下面側に、外部電極層が直接形成されたものであるが、図９で説明したように、絶縁基板の下面側に厚膜グレーズペーストをスクリーン印刷し、焼成するなどの方法により、下面電極を形成した後に、外部電極層を形成してもよい。その際、図７に示すように、下面電極１０の長さａが、外部電極層６の長さｂよりも小さくして、外部電極層６が下面電極１０を乗り越えるようにして、下面電極１０が外部電極層６中に埋没するように構成すれば、電極の剥がれに対して有利である。もちろん、下面電極１０の長さａを、外部電極層６の長さｂよりも大きくしてもよい。
【００５０】
本発明のチップ抵抗器の第２の実施の形態の一例について説明する。第１の実施の形態では、導電性接着剤よりなる外部電極層が、両端部側の上面電極の一部、下面、両側面および端面を取り囲むように形成されているが、第２のの実施の形態では、導電性接着剤よりなる外部電極層が、両端部側の上面電極の一部、下面および端面を覆うように取り囲むように形成されている点が第１の実施の形態と相違する。
【００５１】
この実施の形態のチップ抵抗器の断面図は、図１と同様である。断面図では、チップ抵抗器の側面が現われていないから、層構造の断面を説明する限りにおいては、上述した図１の説明を援用して、説明を省略する。ただし、外部電極層６は、両端部において、両側面を除いて、上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面の３つの面を覆うように形成されていることを説明しておく。
【００５２】
この実施の形態のチップ抵抗器の製造方法の実施の形態の一例を説明するための工程順の断面図についても、図３における図３（Ｆ）の第２保護層形成工程までは同じであるので、図４〜図６を含めて、それらの説明を援用することとし、説明を省略する。
【００５３】
図３，図８を参照して、図３（Ｆ）の第２保護層形成工程以後の工程について説明する。
【００５４】
図８（Ａ）は、一次分割工程である。縦溝に沿って、クラッキングされて、個片が縦方向に短冊状に並んだ基板となる。
【００５５】
図３（Ｇ），図８（Ｂ）は、外部電極層形成工程である。短冊状に分割された基板の両端部側に、外部電極層６が形成される。なお、図８（Ｂ）では、一端側に外部電極層６が形成された状態を図示している。ついで、他端側にも外部電極層が形成される。外部電極層６の材料には、導電性接着剤が用いられ、両端部において、上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面に跨って形成される。浸漬（ディップ）、塗布や転写によって形成されるが、ディップによって、形成するのが好適である。導電性接着剤の成分、粘度や温度により厚さを調整できる。複数回のディップを行なうようにしてもよい。導電性接着剤としては、例えば、エポキシ樹脂にＡｇ粒子を混入させたものを用いることができる。導電性接着剤の硬化のために、加熱処理が行なわれる。一例では、１５０〜２００℃で３〜５分間の加熱処理が行なわれる。なお、導電性接着剤の樹脂としては、エポキシ樹脂のほか、フェノール樹脂，キシレン樹脂，ウレタン樹脂など、適宜の樹脂を用いることができ、これらの樹脂において、熱可塑性のもの、あるいは、熱硬化性のものを用いることができる。
【００５６】
外部電極層６が形成された絶縁基板は、横溝に沿って分割する二次分割工程において、個々の個片に分割される。
【００５７】
図３（Ｈ）は、ニッケルメッキ工程である。上面電極２の一部、絶縁基板１の端面、絶縁基板１の下面に跨って形成された外部電極層６の表面に電解メッキによりニッケルメッキが施されてニッケルメッキ層７が形成される。
【００５８】
図３（Ｉ）は、ハンダメッキ工程である。ニッケルメッキ層８の上に電解メッキによってハンダメッキ層８が形成される。ハンダメッキ層８は、Ｓｎ−Ｐｂメッキ、Ｓｎ−Ａｇメッキ、Ｓｎメッキ等のハンダに対して密着性の良好な材料により形成される。図３（Ｈ），（Ｉ）のメッキ工程は、第１の実施の形態と同様である。
【００５９】
なお、この実施の形態の製造工程においても、上面電極形成工程と抵抗体層形成工程とは、その順序が逆であってもよい。また、上述した実施の形態のチップ抵抗器では、絶縁基板の下面側に、外部電極層が直接形成されたものであるが、図９で説明したように、絶縁基板の下面側に厚膜グレーズペーストをスクリーン印刷し、焼成するなどの方法により、下面電極を形成した後に、外部電極層を形成してもよい。その際、図７に示すように、下面電極１０の長さａを、外部電極層６の長さｂよりも小さくして、外部電極層６が下面電極１０を乗り越えるようにして、下面電極１０が外部電極層６中に埋没するようにする構成のが、電極の剥がれに対して有利である。
【００６０】
なお、上述した第１の実施の形態、および、第２の実施の形態における一次分割工程および二次分割工程は、クラッキングによることに限られるものではない。ダイシングブレードを用いて分割する方法が採用されてもよく、この方法を採用した場合には、必ずしも縦溝，横溝がなくてもよい。
【００６１】
【発明の効果】
以上の説明から明らかなように、本発明によれば、導電性接着剤により電極部の嵩上げができ、電極部の表面の丸みも抑制できるので、バルク実装が可能となり、製造工程における時間短縮の面からも有効である。また、従来のチップ抵抗器では、端面電極の焼成時に６００℃以上の高温の加熱が行なわれているが、本発明では、外部電極層の硬化のための加熱温度も低くできるので、トリミング後の抵抗値にドリフトが生じることを低減できるという効果がある。さらに、第２電極を合成樹脂により形成した場合には、第２保護層の形成工程においても、高温に曝されることがないという利点がある。
【図面の簡単な説明】
【図１】本発明のチップ抵抗器の実施の形態の一例を説明するためのチップ抵抗器の断面図である。
【図２】図１のチップ抵抗器の実装状態の説明図である。
【図３】図１で説明したチップ抵抗器の製造方法の実施の形態の一例を説明するための工程順の断面図である。
【図４】図３における多数個取りの基板の一部を示す斜視図である
【図５】抵抗体層のパターンの一例の説明図である。
【図６】抵抗体層のパターンの他の例の説明図である。
【図７】本発明のチップ抵抗器の実施の形態の変形例の一例を説明するためのチップ抵抗器の断面図である。
【図８】本発明の他の実施の形態の製造工程のうちの一部の工程の説明図である。
【図９】チップ抵抗器の第１の従来例を製造方法とともに説明するための断面図である。
【図１０】図９のチップ抵抗器の実装状態の説明図である。
【図１１】チップ抵抗器の第２の従来例を説明するための断面図である。
【符号の説明】
１…絶縁基板、２…上面電極、３…抵抗体層、４…第１保護層、５…第２保護層、６…外部電極層、７…ニッケルメッキ層、８…ハンダメッキ層、９…チップ抵抗器、１０…下面電極、１１…縦溝、１２…横溝。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip resistor mounted on a circuit board, and more particularly to a chip resistor mounted on a circuit board from a bulk cassette and suitable for so-called bulk mounting.
[0002]
[Prior art]
FIG. 9 is a cross-sectional view for explaining a first conventional example of a chip resistor together with a manufacturing method. In the figure, 21 is an insulating substrate, 22 is a top electrode, 23 is a bottom electrode, 24 is a resistor layer, 25 is a first protective layer, 26 is a second protective layer, 27 is a side electrode, 28 is a nickel plating layer, 29 Is a solder plating layer.
[0003]
A pair of upper surface electrodes 22 are formed on the left and right ends of the upper surface of the insulating substrate 21 using alumina or the like, and a pair of lower surface electrodes 23 are formed on the left and right ends of the lower surface of the insulating substrate 21. A resistor layer 24 is formed so as to overlap a part of the pair of upper surface electrodes 22. As the insulating substrate 21, a multi-piece insulating substrate is usually used so that a large number of chip resistors can be manufactured. The multi-piece insulating substrate is divided into individual resistor regions by dividing grooves, and the dividing grooves are primary dividing grooves (vertical grooves) in a direction perpendicular to the longitudinal direction of the resistor layer 24. And secondary dividing grooves (also referred to as transverse grooves) parallel to the longitudinal direction of the resistor layer 24.
[0004]
The upper surface electrode 22 is formed by screen printing on the surface of the insulating substrate 21 with a thick film glaze paste of Ag or Ag—Pd and baking. The bottom electrode 23 is formed in the same manner. Then RuO₂Resistive layer 24 is formed by screen-printing and baking a resistor paste such as a system. The first protective layer 25 is formed on the surface of the resistor layer 24 by screen printing using a glass paste such as a lead borosilicate glass system and baking. Here, trimming using laser light is performed to correct the resistance value. Subsequently, the second protective layer 26 is formed by screen printing using a glass paste such as a lead borosilicate glass system and baking so as to be polymerized into a part of the upper surface electrode 22 and the first protective layer 25. .
[0005]
After being divided along the primary dividing groove, a conductive paste containing Ag or the like covers a part of the upper surface electrode 22 and the end surface of the insulating substrate 21 that is primarily divided into strips, and the lower surface electrode 23. The side electrode 27 is formed by coating and baking. Next, after secondary division along the secondary division grooves to form individual pieces, the nickel plating layer 28 and the solder plating layer 29 are plated in this order to manufacture a chip resistor.
[0006]
As for the chip resistor manufactured in this way, the surface part of the 2nd protective layer has projected the upper surface compared with both ends. When mounting on the circuit, as shown in FIG. 10 (A), the chip resistor 30 (only the outline is shown) supplied from the bulk cassette is placed on the land portion on the substrate 31 so that the upper surface side is on the upper side. When mounted on 32, there is no problem with electrical connection. However, as shown in FIG. 10B, when the chip resistor 30 is mounted on the land portion 32 on the substrate 31 so that the upper surface side of the chip resistor 30 is down, the electrode may be lifted up. The problem is that a typical connection cannot be achieved.
[0007]
Although it is conceivable that the surface of the plating layer is made higher than the surface of the second protective layer by increasing the thickness of the plating layer, the time required for the plating process becomes longer if the plating layer is thicker. For example, if the time required for nickel plating with a thickness of 1 μm is about 1 hour, plating with a thickness of 20 μm requires 20 hours. Therefore, it is not appropriate from the standpoint of efficient production to adopt a method for raising the electrode part to make the electrode part higher than the thickness of the second protective layer. Although it is conceivable to increase the thickness of the side electrode 27, it is not only difficult to obtain a sufficient thickness, but the thick film glaze paste has a problem that the volume shrinkage rate in the drying and sintering process is large.
[0008]
In the chip resistor described with reference to FIGS. 5 and 7A of the publication as an eighth specific example in Japanese Patent Laid-Open No. 10-335106, the resistor layer is extended to the end of the substrate. ing.
[0009]
FIGS. 11A and 11B are diagrams for explaining the chip resistor of the eighth example described in the above publication as a second conventional example. FIG. 11A is a cross-sectional view, and FIG. 11B is a resistor. FIG. 11C is a cross-sectional view taken along the line CC of FIG. 11B, and FIG. 11D is a cross-sectional view taken along the line CC of the reference example. In the figure, parts similar to those in FIG.
[0010]
In the second conventional example, the electrode portion is raised by the side electrode 27, the nickel plating layer 28, and the solder plating layer 29. However, when the plating layer is thickened, as described above, it takes time to secure the thickness. Take it. If the side electrode 27 is to be secured by thickening the side electrode 27, it is not only difficult to obtain a sufficient thickness, but also the thick film glaze paste has a problem that the volume shrinkage rate in the drying and sintering process is large. is there.
[0011]
Furthermore, the resistor layer 24 is formed so as to straddle the upper surface electrode 22 formed in the same manner as in the first conventional example. However, as shown in FIG. Since the resistor layer 24 partially spans, the upper surface of the side electrode 27 formed thereon is rounded and not flat as shown in FIG. There is a problem that it is easy to roll when performing, and the mountability is poor.
[0012]
Even if the resistor layer 24 is formed first and the top electrode is formed thereon, the top surfaces of the top electrode 22 and the side electrode 27 are rounded and flat as shown in FIG. What is not necessary is the same, and when mounting a chip resistor, it is easy to roll and the problem of poor mountability is inevitable.
[0013]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described circumstances, and a chip resistor having good mounting properties without causing poor connection even when mounted so that either the upper surface side or the lower surface side is on top. It is an object to provide a container and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
  Claim1According to the present invention, the upper surface electrodes are formed on both end portions on the upper surface side of the insulating substrate, and the upper surface electrodes extend over a length of ½ or more from the inner end portion to the outer end portion of each upper surface electrode. In a chip resistor in which a resistor layer is formed between the upper surface electrodes so as to overlap with each other, a conductive adhesive is provided on both ends thereof so as to surround a part, the lower surface, both side surfaces, and the end surface of the upper surface electrode. An external electrode layer is formed, and a plating layer is formed on the external electrode layer. On the upper surface side of the insulating substrate, both end portions and the central portion are substantially the same height, or both end portions are in the center. And the resistor layer is higher thanThe external electrode extends to a lower portion of the portion formed on the upper surface of the insulating substrate, andThe width at both ends is wider than the width at the centerIn addition, the wide portions of the both end portions are located inside the upper surface electrode rather than the inner end portion of the upper surface electrode so that the width is substantially the same as the width of the upper surface electrode.It is formed as follows.
[0017]
  Claim2According to the present invention, the upper surface electrodes are formed on both end portions on the upper surface side of the insulating substrate, and the upper surface electrodes extend over a length of ½ or more from the inner end portion to the outer end portion of each upper surface electrode. In a chip resistor in which a resistor layer is formed between the upper surface electrodes so as to overlap with each other, external ends made of a conductive adhesive are provided at both end portions so as to cover a part, the lower surface, and the end surface of the upper surface electrode. An electrode layer is formed, and a plating layer is formed on the external electrode layer. On the upper surface side of the insulating substrate, both end portions and the central portion are substantially the same height, or both end portions are higher than the central portion. The resistor layer has a high height,The external electrode extends to a lower portion of the portion formed on the upper surface of the insulating substrate, andThe width at both ends is wider than the width at the centerIn addition, the wide portions of the both end portions are located inside the upper surface electrode rather than the inner end portion of the upper surface electrode so that the width is substantially the same as the width of the upper surface electrode.It is formed as follows.
[0018]
  Claim3The invention described in claim1 or 2In the chip resistor described in 1), lower surface electrodes are formed on both ends of the lower surface of the insulating substrate, and the lower surface electrodes are buried in the external electrode layer.
[0019]
  Claim4The invention described in claim 1 to claim 13The chip resistor according to any one of the above, wherein the resistor layer is formed to reach both ends of the insulating substrate.
[0020]
  Claim5The invention described in claim 1 to claim 13In the chip resistor according to any one of the above, the resistor layer is formed with a gap from both ends so as not to reach both ends of the insulating substrate.
[0022]
  Claim6According to the invention described in the above, the upper surface electrode overlaps the upper surface electrode over a length of ½ or more from the inner end portion to the outer end portion of each upper surface electrode. In the method of manufacturing a chip resistor, in which the resistor layer is formed between both upper surface electrodes, an external electrode layer is formed on both ends, and a plating layer is formed on the external electrode layer. Is formed of a conductive adhesive so as to surround a part of the upper surface electrode, the lower surface, both side surfaces, and the end surface, and the external electrode layer has both end portions on the upper surface side of the insulating substrate after the plating layer is formed. And the central portion are formed to have substantially the same height, or both end portions are higher than the central portion.The external electrode is formed so as to extend below a portion formed on the upper surface of the insulating substrate, andThe width at both ends is wider than the width at the centerIn addition, the wide portions of the both end portions are located inside the upper surface electrode rather than the inner end portion of the upper surface electrode so that the width is substantially the same as the width of the upper surface electrode.It is formed as follows.
[0023]
  Claim7The invention described in claim6In the method of manufacturing a chip resistor described in (1), before forming the external electrode, the lower surface electrode is formed on both ends of the lower surface of the insulating substrate.
[0025]
  Claim8In the invention described in the above, the upper surface electrodes are disposed on both end sides on the upper surface side of the insulating substrate, and overlap with the upper surface electrodes over a length of ½ or more from the inner end portion to the outer end portion of each upper surface electrode. A method of manufacturing a chip resistor in which a resistor layer is formed between both upper surface electrodes, wherein a direction in which the resistor layer formed between the upper surface electrodes connects between the upper surface electrodes is a horizontal direction, and the horizontal direction The vertical direction is the direction perpendicular to the surface, and on the surface of the insulating substrate, a large number of pieces in which the upper electrode and the resistor layer are formed are formed in the vertical direction and the horizontal direction, and then the insulating substrate is divided into chip resistors. In the method of manufacturing a multi-chip chip resistor to be manufactured, the upper surface electrode and the resistor layer are formed on the upper surface side of the insulating substrate, and the insulating substrate is vertically formed so as to be a strip-shaped substrate that is long in the vertical direction. Lateral direction of the strip-shaped substrate after dividing in the direction On both end sides, an external electrode layer made of a conductive adhesive is formed so as to cover a part of the upper surface electrode, the lower surface and the end surface, and then divided in the lateral direction into individual pieces, A plating layer is formed on the external electrode layer, and the external electrode layer has substantially the same height at both end portions and the central portion on the upper surface side of the insulating substrate, or both end portions are higher than the central portion. The resistor layer is formed to have a height,The external electrode is formed so as to extend below a portion formed on the upper surface of the insulating substrate, andThe width at both ends is wider than the width at the centerIn addition, the wide portions of the both end portions are located inside the upper surface electrode rather than the inner end portion of the upper surface electrode so that the width is substantially the same as the width of the upper surface electrode.It is formed as follows.
[0026]
  Claim9The invention described in claim8In the method of manufacturing a chip resistor described in 1), before the insulating substrate is divided in the vertical direction so as to be a strip-like substrate that is long in the vertical direction, lower surface electrodes are formed on both end sides of the lower surface of the insulating substrate. It is characterized by this.
[0027]
  Claim10The invention described in claim6 to 9In the method of manufacturing a chip resistor according to any one of the above, the resistor layer is formed so as to reach both ends of the insulating substrate.
[0028]
  Claim11The invention described in claim6 to 9In the manufacturing method of the chip resistor according to any one of the above, the resistor layer is formed with a gap from both ends so as not to reach both ends of the insulating substrate.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
1 and 2 are diagrams for explaining an example of a first embodiment of a chip resistor according to the present invention. FIG. 1 is a sectional view of the chip resistor, and FIG. 2 is an explanatory diagram of a mounted state. . In the figure, 1 is an insulating substrate, 2 is a top electrode, 3 is a resistor layer, 4 is a first protective layer, 5 is a second protective layer, 6 is an external electrode layer, 7 is a nickel plating layer, and 8 is a solder plating layer. It is.
[0030]
A pair of upper surface electrodes 2 are formed on both left and right end portions of the upper surface of the insulating substrate 1 using alumina or the like. The resistor layer 3 is formed so as to overlap a part of the pair of upper surface electrodes 2. A glass protective film is formed as a first protective layer 4 on the surface of the resistor layer 3, and a second protective layer 5 is formed thereon. For the second protective layer 5, a resin film such as an epoxy resin or a glass protective film can be used. The external electrode layer 6 is formed across the five surfaces of a part of the upper surface electrode 2, the end surface of the insulating substrate 1, the lower surface of the insulating substrate 1, and both side surfaces of the insulating substrate 1 at both ends. A conductive adhesive is used as the material of the external electrode layer 6 and is formed by dipping or coating as will be described later. On the external electrode layer 6, the nickel plating layer 7 and the solder plating layer 8 are plated in this order. The solder plating layer 8 is not limited to Sn—Pb solder material, and Sn—Ag plating or Sn plating can be used. In this specification, including these, the adhesiveness to the solder is good. This layer is called a solder plating layer.
[0031]
An example of the thickness of each layer in a specific example will be described. The upper electrode 2 has a thickness of 10 μm, and the resistor layer 3 has a thickness of 10 μm. The thickness of the 1st protective layer 4 is 5 micrometers, and the thickness of the 2nd protective layer 5 is 10 micrometers. Therefore, the maximum height of the surface of the second protective layer 5 from the surface of the insulating substrate 1 is about 35 μm. In contrast, the thickness of the external electrode layer 6 is 20 to 40 μm, the thickness of the nickel plating layer 7 is 3 μm, and the thickness of the solder plating layer 8 is 3 μm. Accordingly, the height of the surface of the solder plating layer 8 from the surface of the insulating substrate 1 is 36 to 56 μm, and the height of the surface of the solder plating layer 3 is 1 to 1 compared to the height of the surface of the second protective layer 5. 21 μm higher.
[0032]
Note that the relationship between the surface height of the solder plating layer 3 and the surface height of the second protective layer 5, that is, the height of both end portions and the height of the central portion on the upper surface side of the insulating substrate 1, Both end portions are 1 to 11 μm higher than the central portion. Thus, by making both ends higher than the central portion, it is possible to avoid the occurrence of lifting as described with reference to FIG.
[0033]
However, the upper end side of the insulating substrate 1 is not limited to making both end portions higher than the central portion. Both ends and the center may be the same height, and if it is somewhat, for example, if it is about 1 to 2 μm, even if both ends are lower than the center, lifting and chip standing will not occur. Absent. In this specification, both ends and the central part are almost the same from the same height of the both ends and the central part to the height at which both ends are slightly lower than the central part and no lifting or chip standing occurs. It is defined as height. Therefore, in the present invention, the height of the both end portions and the central portion on the upper surface side of the insulating substrate 1 is such that the both end portions and the central portion are substantially the same height, or the both end portions are higher than the central portion. It is a requirement to have a height.
[0034]
It should be noted that the numerical values of the specific examples described above are merely examples, and are not limited to the above dimensions as long as the above requirements are satisfied.
[0035]
Since this chip resistor does not have a shape in which the central portion on the upper surface side protrudes greatly compared to the end portion side, the chip resistor 9 supplied from the bulk cassette, as shown in FIG. Even when it is mounted on the land portion 32 on the substrate 31 so that the upper surface side is on the lower side, there is no lifting at the end portion, and there is no problem with electrical connection. Of course, as shown in FIG. 2 (B), when the chip resistor 9 (only the outline is shown) is mounted on the land portion 32 on the substrate 31 so that the upper surface side is up, electrical connection is achieved. There will be no problem. Furthermore, since the electrode is formed also on the side surface side, the side surface side can be mounted on the land portion 32 on the substrate 31.
[0036]
FIG. 3 is a cross-sectional view in order of steps for explaining an example of the embodiment of the chip resistor manufacturing method described in FIG. 1, and FIGS. 4 and 5 are explanatory views of a multi-piece substrate. In the figure, the same parts as those in FIG. T is a trimming mark, 11 is a vertical groove, and 12 is a horizontal groove. 3 shows a cross-sectional view of only one chip resistor, but a multi-piece insulating substrate in an appropriate process is shown in FIGS. 4 and 5. FIG.
[0037]
FIG. 3A shows an insulating substrate. The insulating substrate 1 is composed of an insulator made of alumina or the like, and is not particularly different from that used in the prior art. In order to facilitate mass production, a multi-piece insulating substrate is usually used. As shown in FIG. 4A, the multi-piece insulating substrate 1 is divided into individual resistor regions by dividing vertical grooves 11 and horizontal grooves 12. Grooves called vertical grooves were grooves in a direction perpendicular to the longitudinal direction of the resistor layer, and grooves called horizontal grooves were grooves parallel to the longitudinal direction of the resistor layer. That is, the lateral groove 12 is a groove formed in a direction in which a resistor formed across the upper surface electrodes connects the upper surface electrodes, and the vertical groove 11 is a groove formed in a direction orthogonal to the lateral direction. .
[0038]
FIG. 3B shows the upper surface electrode forming step. A thick film glaze paste containing conductive particles such as Ag or Ag—Pd is screen-printed on the surface of the insulating substrate 1 and baked to form the upper surface electrode 2. In the multi-cavity substrate, as shown in FIG. 4B, the resistor regions straddling the longitudinal groove 11 and adjacent in the longitudinal direction are formed by being electrically separated. Since an external electrode is formed on the upper surface electrode 2 as will be described later, the upper surface electrode 2 corresponds to an internal electrode.
[0039]
FIG. 3C and FIG. 5A are resistance film forming steps. RuO₂Resistor layer 3 is formed by screen-printing and baking a resistor paste such as a system. The resistor layer 3 is an effective region in which the gap between the inner ends of the upper surface electrodes 2 on both sides substantially functions as a resistor, and the outer side is an upper surface for electrical connection with the upper surface electrode 2. Overlaid on the electrode 2. In the first conventional example described with reference to FIG. 9, the overlapping of the resistor layer 24 and the upper surface electrode 22 in the longitudinal direction (lateral direction) of the resistor layer 24 is slight. The electrode portion must also be thickened by the thickness of the resistor layer 24. In the present invention, the resistor layer 3 is formed so as to overlap the upper surface electrode over a length of ½ or more of the length from the inner end to the outer end of each upper surface electrode. Therefore, the resistor layer 3 can be extended to the lower side of the external electrode 6 and the thickness of the resistor layer 3 is added to the raising of the electrode portion, so that the raising structure can be easily realized. Note that the length in which the resistor layer 3 overlaps from the inner end portion to the outer end portion of the upper surface electrode 2 is set to 1/2 or more. As mentioned above, it is more preferable to set it as 3/4 or more. Of course, the resistor layer 3 may overlap over the entire length of the upper surface electrode 2. In any case, it is indispensable that the resistor layer 3 extends below the external electrode 6.
[0040]
  The width of the resistor layer 3 will be described. The width of the resistor layer 3 is usually about 70% of the width of the insulating substrate 1. In the 1005 type chip resistor, the width of the resistor layer 3 is about 0.35 mm. When the width of the resistor layer 3 is widened, there is a high possibility that the side portion of the resistor layer 3 is exposed from the protective layer, and a problem that a stable resistance value cannot be maintained occurs. As the width of the resistor layer 3 becomes narrower than the width of the insulating substrate 1, the above-described problem is less likely to occur, but the problem described in FIGS. 11C and 11D occurs. In the present invention, the resistor layer 3 is formed such that the width at both ends is wider than the width at the center. Therefore, the upper surface of the electrode portion can be brought close to a flat shape. That is, as shown in FIG. 5B, the width of the resistor layer 3 on the upper surface electrode 2 is formed to be wider than the width between the inner ends of the upper surface electrodes 2 on both sides. . The width of the widened portion is approximately the same as the width of the upper surface electrode 2.TheAlso in the length direction, in consideration of a margin for pattern alignment, as shown in FIG.Is also δOnly to be inside the top electrode 2To do.Further, as shown in FIG. 5C, the width of the resistor layer 3 may be gradually increased on the end side.
[0041]
The pattern of the resistor layer 3 described with reference to FIG. 5 does not reach the longitudinal groove. Therefore, since there is no resistor layer 3 at the position of the longitudinal groove, the resistor layer 3 does not need to be cracked when cracking the insulating substrate 1 of FIG. 5A using the longitudinal groove. However, as shown in FIG. 6, the resistor layer 3 may be formed up to the longitudinal groove. In this case, the resistor layer 3 can be formed so as to be connected in the horizontal direction so as to straddle the vertical groove.
[0042]
FIG. 3D shows a first protective layer forming step. The first protective layer 4 is formed on the surface of the resistor layer 3 by screen printing using a glass paste such as a lead borosilicate glass system and baking. The first protective layer 4 is used as a protective film against laser light used in the next step, but may be omitted.
[0043]
FIG. 3E shows a resistance value correcting step. In order to correct the resistance value to obtain a desired value, trimming is performed using laser light while measuring the resistance value. A trimming mark T is partially formed.
[0044]
FIG. 3F shows a second protective layer forming step. Applying or screen printing a synthetic resin to solidify a part of the upper surface electrode 2 and the first protective layer 4 (or the resistor layer 3 when the first protective layer 4 is omitted), Or the 2nd protective layer 5 is formed by screen-printing using glass paste, such as a lead borosilicate glass system, and baking. A protective layer made of a synthetic resin is advantageous in that it does not give a thermal history compared to glass. The second protective layer 5 is preferably formed so as to cover from the effective region of the resistor layer 3 to a part above the upper electrode 2. Further, the vertical pattern of the second protective layer 5 may be formed so as to have a so-called solid shape continuously in the vertical direction to the adjacent resistor layer 3 beyond the lateral groove, or The resistor layers may be formed independently so as not to reach the lateral grooves.
[0045]
FIG. 3G shows a dividing step and an external electrode layer forming step. The external electrode layer 6 is formed after being divided into individual pieces by a primary dividing step of cracking along the vertical grooves and a secondary dividing step of cracking along the horizontal grooves. A conductive adhesive is used as the material of the external electrode layer 6. At both ends, a part of the upper surface electrode 2, an end surface of the insulating substrate 1, a lower surface of the insulating substrate 1, and five surfaces on both sides of the insulating substrate 1 are used. It is formed across. Although it is formed by dipping or coating, it is preferable to form by dipping. The thickness can be adjusted by the component, viscosity and temperature of the conductive adhesive. Multiple dips may be performed. As the conductive adhesive, for example, an epoxy resin in which silver particles are mixed can be used. Heat treatment is performed to cure the conductive adhesive. In one example, heat treatment is performed at 150 to 200 ° C. for 3 to 5 minutes. In addition to the epoxy resin, an appropriate resin such as a phenol resin, a xylene resin, or a urethane resin can be used as the resin for the conductive adhesive. In these resins, thermoplastic resins or thermosetting resins can be used. Can be used. As the conductive particles mixed in the resin, metal particles such as gold, silver, copper and nickel, or particles obtained by applying a metal coating such as gold, silver, copper and nickel to the synthetic resin particles can be used.
[0046]
FIG. 3H shows a nickel plating process. Nickel plating is performed by electrolytic plating on a part of the upper electrode 2, the end surface of the insulating substrate 1, the lower surface of the insulating substrate 1, and the surface of the external electrode layer 6 formed across the five surfaces on both sides of the insulating substrate 1. Thus, the nickel plating layer 7 is formed.
[0047]
FIG. 3I shows a solder plating process. A solder plating layer 8 is formed on the nickel plating layer 8 by electrolytic plating. The solder plating layer 8 is formed of a material having good adhesion to solder such as Sn—Pb plating, Sn—Ag plating, or Sn plating.
[0048]
In the above-described steps, the order of the upper surface electrode forming step and the resistor layer forming step may be reversed. That is, the resistor layer may be formed after the upper surface electrode is formed, the resistor layer may be formed first, and then the upper surface electrode may be formed. In other words, the resistor layer may be overlaid on the upper surface electrode, or the upper surface electrode may be overlaid on the resistor layer. Therefore, according to the present invention, in the chip resistor manufacturing method invention, the resistor layer is formed after the upper surface electrode is formed, and the resistor layer is formed first, and then the upper surface electrode is formed. In the chip resistor invention, a structure in which a resistor layer is overlaid on an upper layer of the upper surface electrode and a structure in which an upper surface electrode is overlaid on an upper layer of the resistor layer It includes both.
[0049]
In the chip resistor of the above-described embodiment, the external electrode layer is directly formed on the lower surface side of the insulating substrate. As described with reference to FIG. 9, the thick film glaze is formed on the lower surface side of the insulating substrate. The external electrode layer may be formed after forming the bottom electrode by a method such as screen printing and baking the paste. At this time, as shown in FIG. 7, the length a of the lower electrode 10 is made smaller than the length b of the external electrode layer 6 so that the external electrode layer 6 gets over the lower electrode 10. If it is configured to be buried in the external electrode layer 6, it is advantageous against peeling of the electrode. Of course, the length a of the lower surface electrode 10 may be larger than the length b of the external electrode layer 6.
[0050]
An example of the second embodiment of the chip resistor of the present invention will be described. In the first embodiment, the external electrode layer made of a conductive adhesive is formed so as to surround a part of the upper surface electrode on both ends, the lower surface, both side surfaces, and the end surface. This embodiment is different from the first embodiment in that the external electrode layer made of a conductive adhesive is formed so as to surround part of the upper surface electrode on both ends, the lower surface, and the end surface. .
[0051]
The cross-sectional view of the chip resistor of this embodiment is the same as FIG. In the cross-sectional view, the side surface of the chip resistor does not appear. Therefore, as long as the cross section of the layer structure is described, the description of FIG. However, the external electrode layer 6 is formed so as to cover a part of the upper surface electrode 2, an end surface of the insulating substrate 1, and three surfaces of the lower surface of the insulating substrate 1 except for both side surfaces at both ends. Let me explain.
[0052]
The cross-sectional views in the order of steps for explaining an example of the embodiment of the chip resistor manufacturing method of this embodiment are the same up to the second protective layer forming step in FIG. Therefore, those descriptions including FIG. 4 to FIG. 6 are used, and the description is omitted.
[0053]
With reference to FIG. 3 and FIG. 8, the steps after the second protective layer forming step of FIG.
[0054]
FIG. 8A shows a primary division process. The substrate is cracked along the longitudinal grooves to form a substrate in which individual pieces are arranged in a strip shape in the longitudinal direction.
[0055]
FIG. 3G and FIG. 8B are external electrode layer forming steps. External electrode layers 6 are formed on both end sides of the substrate divided into strips. FIG. 8B shows a state in which the external electrode layer 6 is formed on one end side. Next, an external electrode layer is also formed on the other end side. A conductive adhesive is used as the material of the external electrode layer 6, and is formed so as to straddle part of the upper surface electrode 2, the end surface of the insulating substrate 1, and the lower surface of the insulating substrate 1 at both ends. It is formed by dipping (dip), coating or transfer, but it is preferable to form by dipping. The thickness can be adjusted by the component, viscosity and temperature of the conductive adhesive. Multiple dips may be performed. As the conductive adhesive, for example, an epoxy resin in which Ag particles are mixed can be used. Heat treatment is performed to cure the conductive adhesive. In one example, heat treatment is performed at 150 to 200 ° C. for 3 to 5 minutes. In addition to the epoxy resin, an appropriate resin such as a phenol resin, a xylene resin, or a urethane resin can be used as the resin for the conductive adhesive. In these resins, thermoplastic resins or thermosetting resins can be used. Can be used.
[0056]
The insulating substrate on which the external electrode layer 6 is formed is divided into individual pieces in a secondary dividing step of dividing along the lateral grooves.
[0057]
FIG. 3H shows a nickel plating process. Nickel plating is applied to the surface of the external electrode layer 6 formed across a part of the upper surface electrode 2, the end surface of the insulating substrate 1, and the lower surface of the insulating substrate 1 by electrolytic plating to form a nickel plating layer 7.
[0058]
FIG. 3I shows a solder plating process. A solder plating layer 8 is formed on the nickel plating layer 8 by electrolytic plating. The solder plating layer 8 is formed of a material having good adhesion to solder such as Sn—Pb plating, Sn—Ag plating, or Sn plating. The plating process in FIGS. 3H and 3I is the same as that in the first embodiment.
[0059]
In the manufacturing process of this embodiment, the order of the upper electrode forming process and the resistor layer forming process may be reversed. In the chip resistor of the above-described embodiment, the external electrode layer is directly formed on the lower surface side of the insulating substrate. As described with reference to FIG. 9, the thick film glaze is formed on the lower surface side of the insulating substrate. The external electrode layer may be formed after forming the bottom electrode by a method such as screen printing and baking the paste. At this time, as shown in FIG. 7, the length a of the lower electrode 10 is made smaller than the length b of the external electrode layer 6 so that the external electrode layer 6 gets over the lower electrode 10. The structure in which the electrode is buried in the external electrode layer 6 is advantageous for electrode peeling.
[0060]
The primary division process and the secondary division process in the first embodiment and the second embodiment described above are not limited to cracking. A method of dividing using a dicing blade may be employed, and when this method is employed, the vertical grooves and the lateral grooves are not necessarily required.
[0061]
【The invention's effect】
As is clear from the above description, according to the present invention, the conductive adhesive can increase the volume of the electrode part and also suppress the roundness of the surface of the electrode part, thereby enabling bulk mounting and reducing the time in the manufacturing process. It is also effective from the aspect. Further, in the conventional chip resistor, heating at a high temperature of 600 ° C. or higher is performed at the time of firing the end face electrode. However, in the present invention, the heating temperature for curing the external electrode layer can also be lowered. There is an effect that the drift in the resistance value can be reduced. Furthermore, when the second electrode is formed of a synthetic resin, there is an advantage that it is not exposed to a high temperature even in the second protective layer forming step.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a chip resistor for explaining an example of an embodiment of a chip resistor of the present invention.
FIG. 2 is an explanatory diagram of a mounted state of the chip resistor of FIG.
FIG. 3 is a cross-sectional view in order of steps for explaining an example of an embodiment of a method for manufacturing the chip resistor explained in FIG. 1;
4 is a perspective view showing a part of the multi-cavity substrate in FIG. 3;
FIG. 5 is an explanatory diagram of an example of a resistor layer pattern;
FIG. 6 is an explanatory diagram of another example of a resistor layer pattern;
FIG. 7 is a cross-sectional view of a chip resistor for explaining an example of a modification of the embodiment of the chip resistor of the present invention.
FIG. 8 is an explanatory diagram of a part of the manufacturing process according to another embodiment of the present invention.
FIG. 9 is a cross-sectional view for explaining a first conventional example of a chip resistor together with a manufacturing method.
10 is an explanatory diagram of a mounted state of the chip resistor of FIG. 9. FIG.
FIG. 11 is a cross-sectional view for explaining a second conventional example of a chip resistor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate, 2 ... Top electrode, 3 ... Resistor layer, 4 ... 1st protective layer, 5 ... 2nd protective layer, 6 ... External electrode layer, 7 ... Nickel plating layer, 8 ... Solder plating layer, 9 ... Chip resistor, 10... Bottom electrode, 11... Vertical groove, 12.

Claims

Upper surface electrodes are formed on both end sides on the upper surface side of the insulating substrate, and overlap the upper surface electrode over a length of ½ or more from the inner end to the outer end of each upper electrode. In the chip resistor in which the resistor layer is formed between the upper surface electrodes,
External electrode layers made of a conductive adhesive are formed on both end portions so as to surround a part of the upper surface electrode, the lower surface, both side surfaces, and the end surface,
A plating layer is formed on the external electrode layer,
On the upper surface side of the insulating substrate, both end portions and the central portion are substantially the same height, or both end portions are higher than the central portion,
The resistor layer extends below a portion of the external electrode formed on the upper surface of the insulating substrate, has a width at both end portions wider than a width at the center portion , and the upper electrode Further, the wide portions at the both end portions are formed so as to be inside the upper surface electrode rather than the inner end portions of the upper surface electrode so that the width is substantially the same as the width. Chip resistor.

Upper surface electrodes are formed on both end sides on the upper surface side of the insulating substrate, and overlap the upper surface electrode over a length of ½ or more from the inner end to the outer end of each upper electrode. In the chip resistor in which the resistor layer is formed between the upper surface electrodes,
On both end sides, an external electrode layer made of a conductive adhesive is formed so as to cover a part of the upper surface electrode, the lower surface and the end surface,
A plating layer is formed on the external electrode layer,
On the upper surface side of the insulating substrate, both end portions and the central portion are substantially the same height, or both end portions are higher than the central portion,
The resistor layer extends below a portion of the external electrode formed on the upper surface of the insulating substrate, has a width at both end portions wider than a width at the center portion , and the upper electrode Further, the wide portions at the both end portions are formed so as to be inside the upper surface electrode rather than the inner end portions of the upper surface electrode so that the width is substantially the same as the width. Chip resistor.

Wherein the lower electrode is formed on both ends of the lower surface of the insulating substrate, the lower surface electrode, the chip resistor according to claim 1 or 2, characterized in that it is buried in the outer electrode layer.

It said resistor layer, a chip resistor according to any one of claims 1 to 3, characterized in that said and is formed so as to reach both ends of the insulating substrate.

The resistor layer, the chip resistor according to any one of claims 1 to 3, characterized in that said and is formed with a gap from opposite ends so as not to reach both ends of the insulating substrate.

The upper surface electrodes on both ends of the upper surface side of the insulating substrate, and between the upper surface electrodes so as to overlap the upper surface electrode over a length of ½ or more from the inner end to the outer end of each upper electrode In the method of manufacturing a chip resistor, after forming the resistor layer, forming external electrode layers on both ends, and forming a plating layer on the external electrode layer,
The external electrode layer is formed of a conductive adhesive so as to surround a part, a lower surface, both side surfaces, and an end surface of the upper electrode, and the external electrode layer is an upper surface of the insulating substrate after the plating layer is formed. The side is formed so that both end portions and the central portion are substantially the same height, or both end portions are higher than the central portion,
The resistor layer is formed so as to extend below a portion of the external electrode formed on the upper surface of the insulating substrate, and the width at both ends thereof is wider than the width at the central portion , and the upper surface Further, the wide portion of the both end portions is formed so as to be inside the upper surface electrode rather than the inner end portion of the upper surface electrode so as to have substantially the same width as the electrode. Manufacturing method of chip resistor.

The method for manufacturing a chip resistor according to claim 6 , wherein before forming the external electrode, lower surface electrodes are formed on both end sides of the lower surface of the insulating substrate.
A method of manufacturing a chip resistor, comprising: forming a chip resistor.

An upper surface electrode on both ends of the upper surface side of the insulating substrate, and between the upper surface electrodes so as to overlap the upper surface electrode over a length of ½ or more from the inner end portion to the outer end portion of each upper surface electrode A method of manufacturing a chip resistor in which a resistor layer is formed, wherein a direction in which the resistor layer formed between the upper surface electrodes connects the upper surface electrodes is a horizontal direction, and a direction perpendicular to the horizontal direction is a vertical direction. As a direction, a large number of pieces each having a top electrode and a resistor layer formed on the surface of the insulating substrate are formed in the vertical direction and the horizontal direction, and then the insulating substrate is divided to manufacture a chip resistor. In the manufacturing method of the chip resistor,
The upper surface electrode and the resistor layer are formed on the upper surface side of the insulating substrate, and the insulating substrate is divided in the vertical direction so as to be a long strip-shaped substrate in the vertical direction, and then the lateral direction of the strip-shaped substrate is On both ends, an external electrode layer made of a conductive adhesive is formed so as to cover a part of the upper surface electrode, the lower surface and the end surface,
Next, after being divided horizontally into individual pieces, a plating layer is formed on the external electrode layer, and the external electrode layer has both end portions and a central portion on the upper surface side of the insulating substrate. Are approximately the same height, or both end portions are higher than the central portion,
The resistor layer is formed so as to extend below a portion of the external electrode formed on the upper surface of the insulating substrate, and the width at both ends thereof is wider than the width at the central portion , and the upper surface Further, the wide portion of the both end portions is formed so as to be inside the upper surface electrode rather than the inner end portion of the upper surface electrode so as to have substantially the same width as the electrode. Manufacturing method of chip resistor.

Wherein prior to splitting in the longitudinal direction such that the long strip-shaped substrate insulating substrate in a vertical direction, according to claim 8, characterized in that to form the lower electrode on both ends of the lower surface of the insulating substrate Manufacturing method of chip resistor.

10. The method of manufacturing a chip resistor according to claim 6 , wherein the resistor layer is formed so as to reach both ends of the insulating substrate.

10. The method of manufacturing a chip resistor according to claim 6 , wherein the resistor layer is formed with a gap from both ends so as not to reach both ends of the insulating substrate.