JP4048202B2

JP4048202B2 - 歪み補償増幅装置、増幅システムおよび無線基地局

Info

Publication number: JP4048202B2
Application number: JP2004542789A
Authority: JP
Inventors: 康人舟生; 孝朗佐々木; 洋巳宮本; 健大庭
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2008-02-20
Anticipated expiration: 2022-10-10
Also published as: WO2004034574A1; JPWO2004034574A1

Description

本発明は、一般に無線送信機において使用されるディジタルプレディストーション型歪み補償増幅装置に関し、具体的には、移動通信システムの無線基地局で使用されるディジタルプレディストーション型歪み補償増幅装置、および該増幅装置を具備する無線基地局に関する。

携帯通信システム、基幹通信システム、放送システム等の無線通信システムにおける無線基地局では、比較的大きな出力で無線信号を送信している。送信装置で使用される電力増幅器は、入力電力に対して線形な信号を出力することが望まれるが、実際には非線形な歪み成分を有する。この電力増幅器の非線形性に起因して、電力増幅器の出力信号に不要な信号成分が混入し、出力波形を歪ませてしまう。例えば、不要な信号成分に起因して、周波数スペクトル上でサイドローブが許容値を超えると、隣接チャネル妨害を生じてしまう。このような電力増幅器の非線形性に対処するため、フィルタ素子を利用して波形整形を行うことに加えて、従来行われている手法の１つにディジタルプリディストーション方式を採用するものがある。

図１は、この方式を採用して歪み補償を行う増幅装置１００のブロック図である。増幅装置１００は、ルック・アップ・テーブル１２０から読み出した歪み補償パラメータを利用して、ディジタル・ベースバンド信号である送信入力信号をプリディストーション信号（前置補償信号）に変換する。プリディストーション信号は、ディジタル・アナログ変換器１０４によりアナログ信号に変換される。変調器１０６は、この入力アナログ信号を用いた変調処理を行う。変調された信号は、例えば一般のセルラ電話システムの８００ＭＨｚ帯域や、ＩＭＴ２０００における２ＧＨｚ帯域の信号であり、電力増幅器１０８によって増幅され、図示されていないアンテナを通じて送信される。

また、送信信号の一部は、分配器１１０を通じて復調器１１２に供給される。復調器１１２では、復調処理を行って変調信号を出力する。復調後の信号は、アナログ・ディジタル変換器１１４によって、ディジタル信号に変換され、誤差検出回路１１６の一方の入力に結合される。誤差検出回路１１６の他方の入力には、遅延回路１１８により送信入力信号を遅延させることによって形成された遅延信号が入力される。遅延回路１１８における遅延量は、送信入力信号が分配器１１０を経て誤差検出回路１１６に至るまでの遅延に相当する量である。誤差検出回路１１６は、フィードバック信号および遅延信号の差分に基づいて、誤差信号を出力する。フィードバック信号は、増幅後の信号に基づくものであるが、分配器等によって減衰し、理想的には、遅延回路１１８からの信号と、アナログ・ディジタル変換器１１４からのフィードバック信号が一致するように形成される。すなわち、誤差検出回路１１６は、遅延回路１１８からの信号とフィードバック信号の差分を測定し、遅延回路１１８の遅延量を増減させ、その差分が小さくなるようにする。そして、差分が最小となるポイントに遅延量を固定し、以後ルックアップテーブル１２０における歪み補償パラメータの更新を行って、誤差検出回路１１６における誤差を小さくするような制御が行われる。更新後の歪み補償パラメータは、歪み補償回路１０２に与えられる。

歪み補償パラメータは、送信入力信号に対して所望の線形な送信出力信号が得られるように、予め送信入力信号のゲイン（振幅）および位相を変化させるためのパラメータ（逆歪み特性を与えるパラメータ）である。この逆歪み特性を有する信号は、変調器１０６や電力増幅器１０８等における歪みを受けるが、結果的には所望の出力が形成され、最終的に出力される。運用状態においては、例えば、遅延回路の遅延量の更新をルックアップテーブルの更新に対して間隔を長くとった周期で行うことで、運用状態での各種パラメータの更新が行われる。

なお、図１の説明では、簡単のため歪み補償回路１０２で処理される信号が単独の信号系列であるように描かれているが、変調器１０６において直交変調を施す場合は、Ｉｃｈ，Ｑｃｈの２系列の信号に、それぞれの処理が施される。

図１に示すような増幅装置１００には、アナログ素子が多数使用されている。例えば、電力増幅器は多数段により構成されるのが一般的であり、また、不要波を除去するフィルタの特性を急峻にするには多くの素子（インダクタおよびキャパシタ等）を要する。一般に、アナログ素子には個体差によるばらつきに加えて、温度変化、経年変化等による特性変動が生じ得る。この特性変動は、信号の伝搬時間すなわち信号経路の遅延量（および位相角）を変化させ得る。すなわち、増幅装置１００の送信入力信号から送信出力信号に至るまでの時間（およびフィードバック信号に至るまでの時間）が変化してしまう。この場合、増幅装置１００は、フィードバック信号および遅延信号の差分に基づいて、遅延量の変化を検出し、遅延回路１１８の遅延量を調整する。このようにして、増幅装置１００は、経年変化等による遅延量の変化に追従して、歪みの補償された送信信号を出力することができる。

ところで、無線基地局では、上記のような増幅装置を複数系列用意して並列運転し、各増幅装置からの出力を合成する手法を採用するものもある。複数の増幅出力の合成は、例えば、より大きな出力電力を得る目的で行われる。また、各系列にそれぞれアンテナを結合し、各系列の位相を調整しつつ増幅出力を空間的に合成することによって、所望の指向特性を有するアンテナ・ビームを作成する目的でも行われる（送信ダイバーシチ）。このような増幅出力の合成を行う場合には、各系列の遅延量（および位相）が正確に一致している必要がある。

しかしながら、上述したような温度変化、経年変化等によりアナログ素子の特性変動に起因して、信号経路の遅延量が変化すると、各系列の送信入力信号から送信出力信号までの遅延量等は互いに異なるものとなる。このため、時間的に異なる信号を合成することとなり、所望の大きな出力電力や、所望のアンテナ・ビーム・パターンが得られなくなってしまうことが懸念される。

特許文献１，２，３は、従来の歪み補償増幅装置を開示する。しかしながら、これらは何れも、複数の信号系列の増幅出力を良好に合成しようとするものではない。
特開昭６３−２０８３３０号公報特開２００１−１８９６８５号公報特開２００１−３４５７１８号公報

本発明の一般的課題は、温度変化や経年変化等よる素子の特性変動があったとしても、送信入力信号および送信出力信号間の遅延量を一定に維持することが可能な歪み補償増幅装置および増幅システムを提供することである。

本発明の具体的課題は、経年変化その他の素子の特性変動があったとしても、並列信号経路からの増幅出力を良好に合成することが可能な歪み補償増幅装置および増幅システムを提供することである。

本発明で使用されるディジタルプレディストーション型歪補償増幅装置は、送信入力信号を遅延させる第２遅延回路と、該遅延された信号に対して、歪み補償パラメータを利用して、前置歪み補償処理を施す歪み補償回路と、該歪み補償処理後の信号の増幅を行う増幅器と、該第２遅延回路で遅延させた信号を更に遅延させる第１遅延回路と、該第１遅延回路からの信号と前記増幅後の信号との差分に基づいて、前記歪み補償処理に用いる歪み補償パラメータを算出する算出部を備える。

本発明によれば、温度変化や経年変化等よる素子の特性変動があったとしても、送信入力信号および送信出力信号間の遅延量を一定に維持できるよう改善できる。

以下、本発明による実施例を説明する。

図２は、本願第１実施例によって形成された歪み補償を行う増幅装置２００のブロック図を示す。この増幅装置は、無線通信システムにおける無線基地局で使用することが可能である。図中左側の第２遅延回路に関連する部分を除いて、増幅装置２００は図１の増幅装置１００と概ね同様である。

増幅装置２００は、ルック・アップ・テーブル２２０から読み出した歪み補償パラメータを利用して、入力された信号（後述する第２遅延装置からの遅延入力信号）をプリディストーション信号（前置補償信号）に変換する歪み補償回路２０２を有する。プリディストーション信号は、ディジタル・アナログ変換器２０４によりアナログ信号に変換され、変調器２０６による変調処理が施され、電力増幅器２０８によって増幅され、図示されていないアンテナを通じて送信される。送信信号の一部は、分配器２１０を通じて復調器２１２に供給され、復調後にアナログ・ディジタル変換器２１４によってディジタル信号に変換され、誤差検出回路２１６の一方の入力に結合される。

増幅装置２００は、送信入力信号を遅延させることによって遅延入力信号を出力する第２遅延回路２２４と、遅延入力信号を更に遅延させることによって遅延信号を出力する第１遅延回路２１８とを有する。また、第２遅延回路２２４の出力（遅延入力信号）は、歪み補償回路２０２に入力される。増幅装置２００は、第１遅延回路２１８からの遅延信号とアナログ・ディジタル変換器２１４からのフィードバック信号との差分に基づいて誤差信号を形成し、これをルック・アップ・テーブル２２０に出力する誤差検出回路２１６を有する。第１遅延回路２１８における遅延量および第２遅延回路２２４における遅延量は、誤差検出回路２１６からの制御信号に基づいて決定される。尚、分配器２１０、復調器２１２、アナログ・ディジタル変換器２１４、誤差検出回路２１６およびルックアップテーブル２２０は、第１遅延回路からの信号と増幅後の信号の差分に基づいて、歪み補償回路２０２における前置歪み補償処理に用いる歪み補償パラメータを算出する算出部２２６を形成する。

動作を次に説明する。増幅装置２００の動作についても、歪み補償回路２０２で予め歪み補償処理を行うことによって、電力増幅器２０８等の非線形性を補償する点は、図１の増幅装置１００と共通する。ただし、本実施例では、歪み補償回路２０２の入力に、送信入力信号を直接入力するのではなく、それを時間Ｔ_２だけ遅延させた遅延入力信号を入力している点が異なる（遅延量Ｔ_２は、後述するΔＴとして規定される値より大きい値とすることが望ましい。）。

この遅延入力信号は、歪み補償増幅回路２０２に入力され、ルック・アップ・テーブル２２０からの歪み補償パラメータに従って、その振幅および位相が制御される。この制御は、以後の変調器２０６や電力増幅器２０８等に起因する非線形歪みを更に受けた後にも所望の出力が得られるように、遅延入力信号にこの非線形歪みに対する逆特性の歪みを与える歪み補償処理といわれるものである。このように振幅および位相の補償された遅延入力信号は、ディジタル・アナログ変換器２０４，変調器２０６，電力増幅器２０８を経て送信出力信号として出力され、後段のアンテナから送信される。送信出力信号の一部は分配器２１０によってフィードバックループに導かれ、復調器２１２およびアナログ・ディジタル変換器２１４を経て、誤差検出回路２１６における遅延入力信号との比較用のディジタル信号（フィードバック信号）に変換される。一方、第２遅延回路２２４からの遅延入力信号は、第１遅延回路２１８にも入力される。第１遅延回路２１８では、事前に設定された遅延量Ｔ_１だけ遅延させることによって、遅延信号を出力する。この遅延量Ｔ_１は、遅延入力信号が歪み補償回路２０２から分配器２１０を経て誤差検出回路２１６に至るまでの遅延に対応するように決められたものである。

誤差検出回路２１６は、この遅延信号とフィードバック信号とを比較して、誤差信号を形成する。この誤差信号のレベルが最小になるように適応制御を行うべく、ルック・アップ・テーブル２２０の歪み補償パラメータが更新される。適応制御は、最小二乗アルゴリズムや逐次修正アルゴリズムのような既存の適応アルゴリズムを利用して行うことが可能である。

次に、例えば経年変化に起因して、変調器２０６や電力増幅器２０８等で使用されるアナログ素子の特性が変化し、これらの素子を通過する際の遅延量が変化したと仮定する。より具体的には、歪み補償回路２０２の入力から分配器２１０を経て誤差検出回路２１６に至るまでの遅延量が、Ｔ_１からＴ_１＋ΔＴに変化したとする。遅延回路２１８での遅延量はＴ_１であり、フィードバック信号と遅延量ΔＴだけずれている。誤差検出回路２１６では上述した適応制御を行うことによって、この誤差信号を小さくする条件を見出し、遅延回路２１８への制御信号により結果的に第１遅延回路２１８の遅延量をＴ_１からＴ_１＋ΔＴとする方向へ変更する。こうして、誤差検出回路２１６は、時間的に等しい信号を比較することが可能になる。

従来の技術とは異なり、本願実施例では、第２遅延回路２２４は、誤差検出回路２１６からの制御信号に基づいて、遅延量をＴ_２からＴ_２−ΔＴに変更する。すなわち、送信入力信号をＴ_２−ΔＴだけ遅延させることによって、遅延入力信号を形成するようにする。尚、この−ΔＴは、第１遅延回路２１８に与えたΔＴと符号を反転させた値に相当する。第１および第２遅延回路２１８，２２４の遅延量をこのように設定すると、次のメリットがある。先ず、遅延回路の遅延量Ｔ_１の更新前においては、第２遅延回路２２４に入力された送信入力信号は、第２遅延回路２２４によりＴ_２の時間の遅延を受け、更に、歪み補償回路２０２〜分配器２１０の間で遅延Ｔｎを受けるため、第２遅延回路２２４の入力端から分配器２１０の出力端まで合計Ｔ_２＋Ｔｎ（１）の時間の遅延を受けていたこととなる。

次に、先に説明したように、変調器２０６や電力増幅器２０８等における遅延量の変化により、ＴｎがＴｎ＋ΔＴとなった場合には、誤差検出回路２１６において同じタイミングの信号同士を比較すべく、第１遅延回路２１８の遅延量がＴ_１＋ΔＴに更新されることとなる。そして、更に、第２遅延回路２２４の遅延量もＴ_２−ΔＴに更新される。

従って、結果的に、第１遅延回路２１８の遅延量更新後における、第２遅延回路２２４の入力端から分配器２１０の出力端までの遅延時間は、（Ｔ_２−ΔＴ）＋（Ｔｎ＋ΔＴ）＝Ｔ_２＋Ｔｎとなり、歪み補償処理のための遅延回路の遅延量の更新前の遅延量（１）（Ｔ_２＋Ｔｎ）と等しくなっている。これは、歪み補償処理のための遅延回路の遅延量の更新前後において、増幅装置２００について送信信号が入力されてから出力されるまでの時間（遅延時間）の一定化を図ることができることを意味する。遅延の変動量ΔＴは、正であっても負であってもよい。第１遅延回路２１８に導入する遅延量を相殺するような遅延が第２遅延回路２２４に導入されればよいからである。Ｔ_１＋Ｔ_２は例えば数十マイクロ秒であり、ΔＴは例えば数十ナノ秒である。

一般に、第２遅延回路２２４の入力から分配器２１０の出力までの遅延の変動量は、分配器２１０から誤差検出回路２１６の入力までの遅延の変動量に比較して大きい。前者は、アナログ・フィルタや多くの増幅段数を含み、より多くのアナログ素子を有するので、遅延量が大きいことに加えて、温度変化、経年変化等の影響を受けやすいからである。また、アナログ領域における遅延量の変動に加えて、ディジタル領域における遅延量の変動も理論上はあり得るが、ディジタル素子はアナログ素子とは異なり、主にクロック信号が正確であれば、そのような遅延量は無視し得る程度に小さい。従って、ΔＴの発生原因は歪み補償回路２０２〜分配器２１０の間に主に存在するとして、フィードバック系の遅延量の変動を無視し、第２遅延回路２２４に（−ΔＴ）を加える制御を行ったとしても、増幅装置２００の主信号の遅延時間をほぼ一定に維持することができる。

図３および図４は、図２の第１遅延回路２１８および第２遅延回路２２４に使用することの可能なメモリを示す。図３は、ＦＩＦＯ型メモリ(First in First out Memory)を利用して遅延回路を構成する場合の例を示す。入力信号としては、図２の送信入力信号又は遅延入力信号とすることが可能である。この種のメモリは、最初に格納されたデータ項目が、最初に取り出されるように構成される。データ１からデータＮまで順に書き込み、データＮ＋１以降はデータ１以降に上書きし、これをサイクリックに繰り返す。設定された遅延量に相当する時間だけ入力信号から遅れて、データ項目を順にサイクリックに出力から取り出すようにする。このようにして、遅延回路を構成することが可能である。

図４は、フリップ・フロップ回路のような遅延素子とセレクタを利用して遅延回路を構成する場合の例を示す。この遅延回路は、直列に結合された複数の遅延素子Ｔと、各遅延素子の出力に結合されたセレクタより成る。入力信号は、直列に接続された遅延素子の一方の側から入力され、クロックが進む毎に順次記憶内容がシフトされてゆく（図では、左側から右側に向かってシフトされてゆく）。セレクタは、制御信号に基づいて、各遅延素子の出力の内の何れかを選択して出力信号とする。例えば、最も右側の遅延素子の出力を選択すると、最大の遅延量（遅延素子の総数）だけ遅延した信号系列を出力することが可能である。

図５および図６は、図２に説明した増幅装置２００を複数用意して、並列運転させる場合の構成例を示す。図５は、送信入力信号を２つの増幅装置に入力し、各々の増幅装置からの出力を、合成器にて並列合成し、アンテナから出力するものである。各増幅装置について、ＡＢ間とＣＤ間の遅延時間を初期状態において一致させておけば、第１遅延回路２１８の遅延量の更新を行ったとしても、合成器等に入力されるタイミングは一致し、好適な合成を行うことができる。この例では、２つの増幅装置が回路的に並列に合成されているので、大きな電力が得られるのはもちろんのこと、一方が故障した場合であっても半分の出力で送信を維持することができ、停波に至らず信頼性の高いシステムを構築できる点で有利である。

図６も送信入力信号を２つの増幅装置に入力するまでは同じであるが、各増幅装置で増幅された信号を空間的に合成する点が異なる（ダイバーシチ合成）。この場合も、各増幅装置を通過するのに要する遅延量は、常に等しく維持されるので、良好に空間合成を行うことが可能になる。このように空間的に合成を行うと、図５のように送信前に回路的に合成する場合に比べて、合成時の電力損失が少なくてすむ点で有利である。また、複数のアンテナを用いると、単独のアンテナでは形成することの困難なビーム波形を容易に形成することが可能になる点でも有利である。図５および図６では簡単のため増幅回路数を２つにしているが、より多くの増幅装置を並列運転させることも可能である。

図７は、本願第２実施例による増幅システム７００のブロック図である。増幅システム７００は、送信入力信号をそれぞれ受信する第１および第２の増幅装置７０２，７０４を有する。第１および第２の増幅装置７０２，７０４は、図２に説明したものと同一の構成であるので、説明を省略する。これらの増幅装置の出力は、第１合成器７０６により回路的に合成され、図示されていないアンテナに結合される。本実施例による増幅システム７００は更に、これら増幅装置７０２，７０４の出力信号の間の位相差を検出する位相差検出器７０８を有する。上述したように、第１および第２の増幅システム７０２，７０４の遅延量は等しく維持されるのであるが、温度特性や経年変化等に加えて、出力信号のキャリアに起因した位相のずれが生じ得る。位相差検出回路７０８は、この位相差を検出して補償するものである。

位相差検出器７０８は、第１の増幅装置７０２の分配器２１０に結合された分配器７１０を有し、第１の増幅装置７０２の送信出力信号の一部を抽出する。抽出された信号は、減衰器７１２に入力される。減衰器７１２で適切なレベルに減衰させられた信号は、移相器７１４に入力され、信号の位相が調整される。移相器７１４の出力は第２合成器７１６の一方の入力に与えられる。なお、第１の増幅装置７０２の分配器２１０から抽出した信号レベルが充分に大きいならば、分配器２１０から抽出した信号を、復調器２１２に入力することに加えて、減衰器７１２または移相器７１４に入力することも可能である。第２の増幅装置７０４の送信出力信号も同様に、分配器７１８、減衰器７２０および移相器７２２を経て、第２合成器７１６の他方の入力に与えられる。第２合成器７１６は、各経路からの信号を合成した合成信号を出力する。レベル検出器７２４はその合成信号に基づいて位相差を検出し、それを制御装置７２６に与える。制御装置７２６は、第１の増幅装置７０２の歪み補償回路２０２に制御信号を与える。

移相器７１４，７２２では、第１合成器７０６で最大の合成出力が得られる場合に、第２合成器で最小の合成出力が得られるように位相が調整される。すなわち、逆位相で合成されるようにする。調整される位相は、信号間の相対的な量であるので、原理的には、２つの移相器７１４，７２２のうち何れか一方のみによって調整することが可能である。しかし、現実の調整の容易性等の観点からは、移相器を両信号経路に設けることが好ましい。

このようにして位相の調整された信号は、第２合成器７１６で合成される。第１合成器７０６で最大の合成出力が得られる場合に、第２合成器で最小の合成出力が得られるように位相が調整されているので、レベル検出器７２４で検出される信号レベルは、位相差の大きさを表現する。すなわち、合成出力が大きいこと及び小さいことは、検出される信号レベルが小さいこと及び大きいことに対応し、更には位相差が小さいこと及び大きいことに対応する。従って、位相差を小さくするには、検出される信号レベルを小さくするような制御が必要である。制御装置７２６では、最小二乗アルゴリズムや逐次近似アルゴリズムのような周知の適応アルゴリズムを利用して、レベル検出器７２４からの信号レベルを最小にするための位相差を見出す。制御装置は、その位相差を補償するように、遅延入力信号に適切な位相角を付与するよう第１の増幅装置７０２の歪み補償回路２０２に指示する。これにより、第１および第２の増幅装置７０２，７０４の遅延量だけでなく、両者の間の位相差をも調整した上で、信号を合成することが可能になる。

本実施例によれば、第１，第２の増幅装置７０２，７０４の構成を変更することなしに、単に位相検出回路７０６を付加することにより実現することができる。したがって、本実施例は増幅装置を変更せずに簡易に実現する観点から好ましい形態である。

本実施例では、送信出力の合成と位相差検出のための合成とを別々に行っているが、合成された送信出力の最適値からのずれを検出する観点からは、必ずしも別々に行う必要はない。第１合成器７０６からの出力の一部を抽出して、位相差を検出することも理論上は可能である。ただし、信号の抽出に関する信号損失を小さくして精度高く位相差を検出する観点からは、本実施例のように構成することが好ましい。合成前の小電力信号を抽出する際の信号損失量は、合成後の大電力信号を抽出する際の信号損失量より小さいので、精度高く信号を抽出することが可能だからである。

本実施例では、位相差を補償するために、制御装置７２６が歪み補償回路２０２に位相角を付与するよう指示している。しかし、このような指示を誤差検出器２１６に与えて補償を行うことも可能である。いずれにせよ、遅延入力信号に適切な位相角が付与されればよいからである。

また、本実施例では、第１の増幅装置７０２の側の信号の位相を調整するよう構成されているが、第２の増幅装置７０４の側を調整することや、両者を調整することも可能である。上述したように、調整される位相は信号間の相対的な量だからである。

本願実施例では、位相差検出回路７０８を、図５に示すような回路的に信号を合成する増幅システムに適用しているが、図６に示すようなダイバーシチ合成を行う増幅システムにも適用することが可能である。この場合は、第１合成器７０６を設けることなしに、分配器７１０および７１８の出力をそれぞれ独立したアンテナに結合すればよい。

図８は、本願第３実施例による増幅システム８００のブロック図を示す。増幅システム８００は、送信入力信号をそれぞれ受信する第１および第２の増幅装置８０２，８０４を有する。第１および第２の増幅装置７０２，７０４は、図２に説明したものとほぼ同様であるので、共通する部分の説明を省略する。これらの増幅装置の出力は、合成器８０６により回路的に合成され、図示されていないアンテナに結合される。本実施例による増幅システム８００は更に、第１の増幅装置８０２の復調器２１２に結合された第１スイッチ８０８を有する。第１スイッチ８０８の一方の入力Ａは、分配器２１０に結合される。増幅システム８００は、第２の増幅装置８０４の分配器２１０に結合された第２スイッチ８１０を有する。第２スイッチ８１０の一方の出力Ａは、第２の増幅装置８０４の復調器２１２に結合される。第２スイッチ８１０の他方の出力Ｂは、移相器８１２を介して第１スイッチ８０８の他方の入力Ｂに結合される。

増幅システム８００は、通常動作モードおよび位相調整モードの２つの動作モードを有する。通常動作モードでは、第１スイッチ８０８は一方の入力Ａを復調器２１２に出力し、第２スイッチ８１０は入力を一方の出力Ａから出力する。この動作モードでは、各増幅装置８０２，８０４がそれぞれ独立して並列運転を行い、図５で説明した場合と同様の動作を行う。

位相調整モードでは、第１スイッチ８０８は他方の入力Ｂを復調器２１２に出力し、第２スイッチ８１０は入力を他方の出力Ｂから出力する。この出力は、移相器８１２を介して第１スイッチ８０８の他方の入力Ｂに入力され、その結果第１の増幅器８０２の復調器２１２に入力される。移相器８１２では、第２の増幅装置８０４の分配器２１０から第１スイッチ８０８に至るまでの位相が、第１の増幅装置８０２の分配器２１０から第１スイッチ８０８に至るまでの位相に等しくなるように位相を調整する。

この動作モードでは、第１の増幅装置８０２は、自身の送信出力信号の代わりに、第２の増幅装置８０４の送信信号に基づいてフィードバック信号を形成し、誤差検出回路２１６で信号の比較が行われる。各増幅装置８０２，８０４の電力増幅器の通過位相が共に等しいならば、位相差はゼロである。しかしながら、各増幅装置間で通過位相が異なるならば、第１増幅装置８０２の誤差検出回路２１６により位相差が検出される。誤差検出回路２１６は、この位相差を補償するような位相角を与えるように、第２の増幅装置８０４の歪み補償回路２０２に指示を行う。なお、調整すべき位相差は、信号間の相対的な量なので、第２の増幅装置８０４の側でなく第１の増幅装置８０２の側を調整しても良い。位相の調整が終了すると、再びスイッチを切り替えて、通常動作モードに移行する。経年変化や温度変化等はさほど頻繁に生じるものではないので、第１，第２スイッチ８０８，８１０の切り替えもさほど頻繁に行う必要はない。例えば、数十分毎に行うことが可能である。

本実施例によれば、新たに追加する素子は、第１，第２スイッチ８０８，８１０および移相器８１２に過ぎない。したがって、本実施例は少ない素子数で位相を検出する観点から好ましい形態である。

本実施例は、図５に示すような回路的に信号を合成する増幅システムに適用されていが、図６に示すようなダイバーシチ合成を行う増幅システムに適用することも可能である。この場合は、合成器８０６を設けることなしに、各分配器２１０，２１０の出力をそれぞれ独立したアンテナに結合すればよい。

以上説明したように、本願実施例によれば、フィードバック信号と遅延信号との差分に基づいて第１遅延回路の遅延量が調整され、この遅延量を相殺するように第２遅延回路の遅延量が調整される。これにより、送信入力信号から送信出力信号までの遅延量は、経年変化による信号経路の遅延特性に変化が生じたとしても、実質的に一定に維持される。

本願実施例によれば、複数の信号経路内の各増幅装置が、遅延量を一定に維持することが可能であるので、等しく遅延した増幅出力を合成することが可能になり、回路的に又は空間的に出力を良好に合成することが可能になる。

本願実施例によれば、各増幅装置から出力される信号の位相差を検出し、この位相差を補償するようにプリディストーション信号（前置補償信号）の位相角を調整する。これにより、送信入力信号から送信出力信号までの遅延量だけでなく、搬送波による位相ずれをも調整し、更に良好な出力合成を行うことが可能になる。

本願実施例によれば、各増幅装置からの出力信号を合成する合成器によって、位相差を検出する。これにより、合成信号の最適値を直接的に探索することが可能になり、本願増幅システムを簡易且つ直接的に実現することが可能になる。

本願実施例によれば、信号経路を切り替えるスイッチが設けられ、増幅装置のフィードバック信号が、該増幅装置とは異なる他の増幅装置の送信出力信号に基づいて形成されるようにする。これにより、複雑な検出手段を設けることなしに、増幅装置内の誤差検出回路にて位相差の検出を行うことが可能になる。

以上、本発明を特定の実施例に基づいて説明してきたが、本発明はそれらに限定されるものではなく、ディジタル・プリディストーション方式の歪み補償を行う増幅装置に広く適用することが可能である。

従来の歪み補償増幅装置のブロック図である。本願第１実施例による歪み補償増幅装置のブロック図を示す。第１又は第２遅延回路に使用することの可能な遅延回路を示す概念図である。第１又は第２遅延回路に使用することの可能な遅延回路を示す概念図である。本願実施例による増幅装置を利用した増幅システムの概念図である。本願実施例による増幅装置を利用した増幅システムの概念図である。本願実施例による増幅システムのブロック図である。本願実施例による増幅システムのブロック図である。

Claims

ディジタルプレディストーション型歪み補償増幅装置において、送信入力信号を遅延させる第２遅延回路と、該遅延された信号に対して、歪み補償パラメータを利用して、前置歪み補償処理を施す歪み補償回路と、該歪み補償処理後の信号の増幅を行う増幅器と、該第２遅延回路で遅延させた信号を更に遅延させる第１遅延回路と、該第１遅延回路からの信号と前記増幅後の信号との差分に基づいて、前置歪み補償処理に用いる歪み補償パラメータを算出する算出部とを備え、前記算出部が、前記差分に基づいて、前記第１遅延回路の遅延量を変動させる制御、及び該変動方向と逆の変動を前記第２遅延回路の遅延量に与える制御を行う制御手段を備えることを特徴とするディジタルプレディストーション型歪み補償増幅装置。
前記第１遅延回路の遅延量の変動量の大きさが、前記第２遅延回路の遅延量の変動量の大きさに等しいことを特徴とする請求項１記載のディジタルプレディストーション型歪み補償増幅装置。
２以上のアンテナの各々に結合される増幅装置を有する増幅システムにおいて、前記増幅装置が、請求項１記載の歪み補償増幅装置より成ることを特徴とする増幅システム。
請求項３記載の増幅システムにおいて、各増幅装置から出力される送信出力信号の間の位相差を検出し、前記位相差を補償するように、前記歪み補償回路に入力された信号の位相角を調整することを特徴とする増幅システム。
請求項４記載の増幅システムにおいて、更に、２以上の増幅装置からの出力信号を合成する合成器を有し、前記合成器の出力信号レベルによって前記位相差が検出されることを特徴とする増幅システム。
請求項３記載の増幅システムにおいて、ある増幅装置のフィードバック信号が、該増幅装置とは異なる増幅装置の出力信号に基づいて形成されるように、信号経路を切り替えるスイッチを有することを特徴とする増幅システム。
２以上の増幅装置と、アンテナに結合され各増幅装置からの出力信号を合成する第１合成器を有する増幅システムにおいて、前記増幅装置が、請求項１記載の歪み補償増幅装置より成ることを特徴とする増幅システム。
請求項７記載の増幅システムにおいて、各増幅装置から出力される送信出力信号の間の位相差を検出し、前記位相差を補償するように、前記歪み補償回路に入力された信号の位相角を調整することを特徴とする増幅システム。
請求項８記載の増幅システムにおいて、更に、２以上の増幅装置からの出力信号を合成する第２合成器を有し、前記合成器の出力信号レベルによって前記位相差が検出されることを特徴とする増幅システム。
請求項７記載の増幅システムにおいて、ある増幅装置のフィードバック信号が、該増幅装置とは異なる増幅装置の出力信号に基づいて形成されるように、信号経路を切り替えるスイッチを有することを特徴とする増幅システム。
請求項１記載の歪み補償増幅装置において、前記第２遅延回路が、先入れ先出し型メモリより成ることを特徴とする歪み補償増幅装置。
請求項１記載の歪み補償増幅装置において、前記第２遅延回路が、直列に接続された複数の遅延素子と、前記複数の遅延素子のうち何れか１つの出力を選択するセレクタより成ることを特徴とする歪み補償増幅装置。
ディジタルプレディストーション型歪み補償増幅装置を備えた、移動通信システム用の無線基地局において、当該歪み補償増幅装置が、送信入力信号を遅延させる第２遅延回路と、該遅延された信号に対して、歪み補償パラメータを利用して、前置歪み補償処理を施す歪み補償回路と、該歪み補償処理後の信号の増幅を行う増幅器と、該第２遅延回路で遅延させた信号を更に遅延させる第１遅延回路と、該第１遅延回路からの信号と前記増幅後の信号との差分に基づいて、前置歪み補償処理に用いる歪み補償パラメータを算出する算出部とを備え、前記算出部が、前記差分に基づいて、前記第１遅延回路の遅延量を変動させる制御、及び該変動方向と逆の変動を前記第２遅延回路の遅延量に与える制御を行う制御手段を備えたことを特徴とする移動通信システム用の無線基地局。