JP4060437B2

JP4060437B2 - Manufacturing method of multilayer printed wiring board

Info

Publication number: JP4060437B2
Application number: JP12420498A
Authority: JP
Inventors: 隆苅谷
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1998-04-18
Filing date: 1998-04-18
Publication date: 2008-03-12
Anticipated expiration: 2018-04-18
Also published as: JPH11307932A

Description

【０００１】
【発明の属する技術分野】
この発明は、層間樹脂絶縁層にレーザにて通孔を穿設してバイアホールを形成する多層プリント配線板の製造方法に関するものである。
【０００２】
【従来の技術】
特開昭５８−６４０９７号にて、層間樹脂絶縁層にバイアホール用の開口を形成する際に、層間樹脂絶縁層の上層に穴の空いた金属層を形成し、この穴を介してレーザを照射することでレーザ光を絞り、小径の開口を形成する技術が示されている。
【０００３】
このレーザによる通孔の穿設について、図１２を参照して説明する。先ず、図２（Ａ）に示すように導体回路３３４の上層の層間樹脂絶縁層３５０に金属層３５２を形成し、該金属層３５２の上側にレジスト形成用のフィルム３５３を載置する。その後、露光・現像を行うことによりレジスト３５３に通孔３５３ａを穿設する（図１２（Ｂ））。引き続き、該レジストの非形成部、即ち、通孔３５３ａを介して露出している部分をエッチングして金属層３５２に通孔部３５２ａを設ける（図１２（Ｃ））。次に、レジスト３５３を剥離する（図１２（Ｄ））。その後、金属層３５３をコンフォートマスクとして用い、通孔部３５３ａにてレーザ光を絞り小径の開口３４８を形成する（図１２（Ｅ））。そして、該開口内に導体層を析出させることでバイアホールを形成していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した製造方法によって直径２０μｍ以下のバイアホールを形成した際に、バイアホールの径にばらつきが発生し、歩留りが低下することが判明した。即ち、微細な径のバイアホールを正確に形成できなかった。この原因を本発明者が研究したところ、レジスト３５３に通孔３５３ａを形成する図１２（Ｂ）に示す工程において、通孔３５３ａを２０μｍ（バイアホール径）に正確に形成できないことに原因があることを知見した。即ち、膜厚２０μｍのレジストフィルム３５３に直径２０μｍの通孔３５３ａをエッチングによって形成しようとしても、該通孔３５３ａ内へのエッチング液の回り込みにばらつきが生じ、通孔３５３ａの径を均一にできないためであることが判明した。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、微細径のバイアホールを形成することができる多層プリント配線板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため請求項１の多層プリント配線板の製造方法は、以下の（ａ）〜（ｅ）の工程を含むことを技術的特徴とする。
（ａ）導体層の上に層間樹脂絶縁層を形成する工程、
（ｂ）層間樹脂絶縁層上のバイアホール作成位置にレジストを形成する工程
（ｃ）該層間樹脂絶縁層の上に前記レジストを通孔部とする金属膜を形成する工程、
（ｄ）前記レジストにレーザを照射し、前記金属膜の通孔部を介して前記層間樹脂絶縁層に開口を形成する工程、
（ｅ）前記開口に金属層を設けバイアホールを形成する工程。
【０００７】
また、請求項２の発明は、請求項１の前記金属膜を形成する工程において、金属膜を無電解めっきにより形成することを特徴とする請求項１に記載の多層プリント配線板の製造方法。
【０００８】
請求項３の発明は、請求項１又は２の前記金属膜を形成する工程において、金属膜を無電解めっき及び電界めっきにより形成することを技術的特徴とする。
【０００９】
請求項４の発明は、請求項１〜３において、前記層間樹脂絶縁層を形成する工程において、形成した層間樹脂絶縁層の表面を粗化することを技術的特徴とする。
【００１０】
上記課題を解決するため請求項５の多層プリント配線板の製造方法は、以下の（ａ）〜（ｆ）の工程を含むことを技術的特徴とする。
（ａ）導体層の上に層間樹脂絶縁層を形成する工程、
（ｂ）前記層間樹脂絶縁層の表面にスパッタリングにより金属薄膜を形成する工程、
（ｃ）層間樹脂絶縁層の金属薄膜上のバイアホール作成位置にレジストを形成する工程
（ｄ）該層間樹脂絶縁層の上に前記レジストを通孔部とする金属膜を形成する工程、
（ｅ）前記レジストにレーザを照射し、前記金属膜の通孔部を介して前記層間樹脂絶縁層に開口を形成する工程、
（ｆ）前記開口に金属層を設けバイアホールを形成する工程。
【００１１】
請求項１の発明では、バイアホールを作成する位置にレジストを形成し、該レジストを通孔部とする金属膜を形成する。そして、レジストにレーザを照射し、該レジストを蒸発させ、金属膜の通孔部をレーザの絞りとして、即ち、金属膜をコンフォトマスクとして用いて層間樹脂絶縁層に開口を形成する。ここで、バイアホールの形成用の開口位置に合わせてレジストを形成、即ち、開口位置に合わせてレジストを残すので、詳細なエッチングを正確に行うことができる。このため、微細径のバイアホールを形成することが可能となる。
【００１２】
請求項２の発明では、金属膜を無電解めっきにより形成するため、簡易に形成することができる。
【００１３】
請求項３の発明では、金属膜を無電解めっき及び電解メッキにより形成するため、バイアホールの欠陥を防ぐことができる。
【００１４】
請求項４の発明では、層間樹脂絶縁層を粗化した後に金属膜を形成するため、層間樹脂絶縁層と層間樹脂絶縁層の上層に形成される導体層とを強固に接続させることができる。
【００１５】
請求項５の構成では、バイアホールを作成する位置にレジストを形成し、該レジストを通孔部とする金属膜を形成する。そして、レジストにレーザを照射し、該レジストを蒸発させ、金属膜の通孔部をレーザの絞りとして、即ち、金属膜をコンフォトマスクとして用いて層間樹脂絶縁層に開口を形成する。ここで、バイアホールの形成用の開口位置に合わせてレジストを形成、即ち、開口位置に合わせてレジストを残すので、詳細なエッチングを正確に行うことができる。このため、微細径のバイアホールを形成することが可能となる。また、この構成では、金属薄膜を層間樹脂絶縁層へスパッタリングすることにより形成するため、層間樹脂絶縁層の表面を粗化させることなく、層間樹脂絶縁層と導体層とを強固に接続させることができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る多層プリント配線板の製造方法について図を参照して説明する。
（第１実施形態）
ここでは、第１実施形態の多層プリント配線板の製造方法に用いるＡ．無電解めっき用接着剤、Ｂ．層間樹脂絶縁剤、Ｃ．樹脂充填剤、Ｄ．無電解めっき用レジストの組成について説明する。
【００１７】
Ａ．無電解めっき用接着剤調製用の原料組成物（上層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量２５００）の２５％アクリル化物を８０wt％の濃度でＤＭＤＧに溶解させた樹脂液を３５重量部、感光性モノマー（東亜合成製、アロニックスＭ３１５）３. １５重量部、消泡剤（サンノプコ製、Ｓ−６５）０. ５重量部、ＮＭＰ３. ６重量部を攪拌混合して得た。
【００１８】
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）１２重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径１. ０μｍのものを７. ２重量部、平均粒径０. ５μｍのものを３. ０９重量部、を混合した後、さらにＮＭＰ３０重量部を添加し、ビーズミルで攪拌混合して得た。
【００１９】
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−９０７）２重量部、光増感剤（日本化薬製、ＤＥＴＸ−Ｓ）０. ２重量部、ＮＭＰ１. ５重量部を攪拌混合して得た。
【００２０】
Ｂ．層間樹脂絶縁剤調製用の原料組成物（下層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量２５００）の２５％アクリル化物を８０wt％の濃度でＤＭＤＧに溶解させた樹脂液を３５重量部、感光性モノマー（東亜合成製、アロニックスＭ３１５）４重量部、消泡剤（サンノプコ製、Ｓ−６５）０. ５重量部、ＮＭＰ３. ６重量部を攪拌混合して得た。
【００２１】
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）１２重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径０. ５μｍのものを１４. ４９重量部、を混合した後、さらにＮＭＰ３０重量部を添加し、ビーズミルで攪拌混合して得た。
【００２２】
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−９０７）２重量部、光増感剤（日本化薬製、ＤＥＴＸ−Ｓ）０. ２重量部、ＮＭＰ１. ５重量部を攪拌混合して得た。
【００２３】
Ｃ．樹脂充填剤調製用の原料組成物
〔樹脂組成物▲１▼〕
ビスフェノールＡ型エポキシモノマー（油化シェル製、エピコート８２８）
１００重量部、表面に平均粒径１. ５μｍのＡｌ₂Ｏ₃球状粒子１５０重量部、Ｎ−メチルピロリドン（ＮＭＰ）３０重量部、レベリング剤（サンノプコ製、ペレノールＳ４）１. ５重量部を攪拌混合し、その混合物の粘度を２３±１℃で４５, ０００〜４９, ０００cps に調整した。
【００２４】
〔硬化剤組成物▲２▼〕
イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）６. ５重量部。
【００２５】
Ｄ．無電解めっき用レジストの原料組成物
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）１００重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）３２重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）６．４重量部、同じく感光性モノマーである多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３．２重量部を混合し、さらにレベリング剤（共栄社化学製、ポリフローＮｏ．７５）を全重量１００重量部に対して０．５重量部混合して撹拌混合して得た。
【００２６】
〔硬化剤組成物▲２▼〕
イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）３．４重量部、光開始剤（チバガイギー製、イルガキュアＩ−９０７）２重量部、光増感剤（日本化薬製、ＤＥＴＸ−Ｓ）０．２重量部、ＮＭＰ１．５重量部を撹拌混合して得た。
【００２７】
引き続き、プリント配線板の製造工程について図１乃至図９を参照して説明する。
（１）図１（Ａ）に示すように厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる基板３０の両面に１８μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした。まず、この銅張積層板３０Ａをドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることでスルーホール３６及び導体回路３４を形成する（図１（Ｂ））。
【００２８】
（２）この基板３０を水洗いし、乾燥した後、酸化浴（黒化浴）として、ＮａＯＨ（１０ｇ／ｌ），ＮａＣｌＯ₂（４０ｇ／ｌ），Ｎａ₃Ｏ₄ (６ｇ／ｌ）、還元浴として、ＮａＯＨ（１０ｇ／ｌ），ＮａＢＨ₄（６ｇ／ｌ）を用いた酸化−還元処理により、図１（Ｃ）に示すように導体回路３４及びスルーホール３６の表面に粗化層３８を設ける。
（３）上述したＣの樹脂充填剤調製用の原料組成物を混合混練して樹脂充填剤を得る。
【００２９】
（４）コア基板３０にマスクを用いて印刷を行い、充填剤４０をスルーホール３６内へ充填すると共に、基板３０の表面へ塗布する（図１（Ｄ）参照）。その後に充填剤４０を熱硬化させる。
【００３０】
（５）上記（４）の処理を終えた基板３０を、＃４００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、スルーホール３６のランド３６ａ及び導体回路３４の表面に樹脂充填剤が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨をＳｉＣ砥粒にて行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填剤４０を硬化した。
このようにして、スルーホール３６等に充填された樹脂充填剤４０の表層部およびスルーホールランド３６ａなどの上面の粗化層を除去して、基板３０の両面を図２（Ｅ）に示すように平滑化した。
【００３１】
（６）上記（５）の処理で露出したスルーホールランド３６ａ、導体回路３４上面に図２（Ｆ）に示すように、厚さ２. ５μｍのＣｕ−Ｎｉ−Ｐ合金からなる粗化層（凹凸層）４２を形成し、さらに、粗化層４２の表面に厚さ０. ３μｍのＳｎ層（図示せず）を設けた。
その形成方法は以下のようである。基板３０を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル０. ６ｇ／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０. １ｇ／ｌ、ｐＨ＝９からなる無電解めっき浴にてめっきを施し、導体回路３４上面およびスルーホールのランド３６ａ上面にＣｕ−Ｎｉ−Ｐ合金の粗化層４２を形成した。ついで、ホウフッ化スズ０. １mol ／ｌ、チオ尿素１. ０mol ／ｌ、温度５０℃、ｐＨ＝１. ２の条件でＣｕ−Ｓｎ置換反応させ、粗化層４２の表面に厚さ０. ３μｍのＳｎ層を設けた。
【００３２】
（７）上述した組成物Ｂの層間樹脂絶縁剤調製用の原料組成物を攪拌混合し、粘度１. ５ Pa ・ｓに調整して層間樹脂絶縁剤（下層用）を得た。
次いで、上述した組成物Ａの無電解めっき用接着剤調製用の原料組成物を攪拌混合し、粘度７Pa・ｓに調整して無電解めっき用接着剤溶液（上層用）を得た。
【００３３】
（８）上記（６）の基板３０（図２（Ｆ））の両面に、図２（Ｇ）に示すように上記（７）で得られた粘度１. ５Pa・ｓの層間樹脂絶縁剤（下層用）４４を調製後２４時間以内にロールコータで塗布し、水平状態で２０分間放置してから、６０℃で３０分の乾燥（プリベーク）を行う。次いで、上記（７）で得られた粘度７Pa・ｓの感光性の接着剤溶液（上層用）４６を調製後２４時間以内に塗布し、水平状態で２０分間放置してから、６０℃で３０分の乾燥（プリベーク）を行い、厚さ３５μｍの接着剤層５０を形成した。
【００３４】
（９）基板３０を、クロム酸に１９分間浸漬し、層間樹脂絶縁層５０の表面に存在するエポキシ樹脂粒子を溶解除去することにより、図３（Ｈ）に示すように当該層間樹脂絶縁層５０の表面を粗化面５１とし、その後、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板３０の表面に、パラジウム触媒（アトテック製）を付与することにより、層間樹脂絶縁層５０の表面に触媒核を付けた。
【００３５】
（１０）上述した組成Ｄを混合混練して無電解めっき用レジストを得る。この無電解めっき用レジスト５３αを層間樹脂絶縁層５０上に塗布する（図３（Ｉ））。その後、マスクを載置して、１００ mJ ／cm²で露光、０. ８％炭酸ナトリウムで現像処理し、後述するバイアホール用開口形成位置に図３（Ｊ）に示すように厚さ１５μｍで直径Ｄ１（２０μｍ）のめっきレジスト５３を形成する。ここでは、上述した組成の無電解めっき用レジストを用いているが、市販のレジストフィルムを用いることも可能である。
【００３６】
図１２を参照して上述した従来技術においては、レジストに通孔を設けるため、エッチング液の回り込みが不均一になり、通孔径を同一に形成することが困難であった。これに対して、本実施形態では、レジスト５３を残して周りをエッチングにより剥離するため、エッチング液の回り込みが均一になり正確に２０μｍ径のレジスト５３を形成することができる。
【００３７】
（１１）以下に示す組成の無電解銅めっき水溶液中に基板を浸漬して、図４（Ｋ）に示すようにレジスト４３に対応した位置に通孔部５２ａ（直径２０μｍ）を有する厚さ０. ６μｍの無電解めっき銅膜５２を形成する。
〔無電解めっき水溶液〕
ＥＤＴＡ１５０ｇ／ｌ
硫酸銅２０ｇ／ｌ
ＨＣＨＯ３０ ml ／ｌ
ＮａＯＨ４０ｇ／ｌ
α、α’−ビピリジル８０ mg ／ｌ
ＰＥＧ０. １ｇ／ｌ
〔無電解めっき条件〕
７０℃の液温度で３０分
【００３８】
（１２）炭酸レーザを照射することで、レジスト４３を蒸発させ、無電解めっき銅膜５２の通孔部５２ａをレーザ光の絞りとして、即ち、無電解めっき銅膜５２をコンフォトマスクとして用いて層間樹脂絶縁層５０に開口４８を形成する（図４（Ｌ））。ここで、上述したように正確な径にレジストを形成してあるため、２０μｍの径で均一な開口４８を形成できる。
【００３９】
引き続き、該開口４８の形成を完了した基板３０を、クロム酸に１分間浸漬し、開口内をデスミヤ処理し、その後、中和溶液（シンプイ社製）に浸浸した後に水洗いする。開口４８内の残さ除去は、クロム酸以外にも過マンガン酸、カリウムの水溶液に浸したり、或いは、Ｏ₂プラズマ、ＣＦ₄プラズマ、もしくはＯ₂とＣＦ₄混合ガスのプラズマを使用して除去できる。
【００４０】
（１３）この基板３０にパラジウム触媒（アトテック製）を付与してから、上記（１１）の無電解めっきと同様な組成の無電解銅めっき水溶液中に基板を浸漬して、開口４８内に無電解めっき銅膜５９を形成する（図４（Ｍ））。
【００４１】
（１４）上記（１２）で形成した無電解めっき銅膜５２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００mJ／cm²で露光、0.8 ％炭酸ナトリウムで現像処理し、図５（Ｎ）に示すように厚さ１５μｍのめっきレジスト５４を設けた。
【００４２】
（１５）ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、図５（Ｏ）に示すように厚さ１５μｍの電解めっき銅膜５６を形成した。

【００４３】
（１６）図５（Ｐ）に示すようにめっきレジスト５４を５％ＫＯＨで剥離除去した後、めっきレジスト５４下の無電解めっき膜５２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解めっき銅膜５２と電解めっき銅膜５６からなる厚さ18μｍの導体回路５８及びバイアホール６０を形成した。
【００４４】
さらに、７０℃で８００ｇ／ｌのクロム酸に３分間浸漬して、導体回路５８、バイアホール６０間の無電解めっき用接着剤層表面を１μｍエッチング処理し、表面のパラジウム触媒を除去した。
【００４５】
（１７）導体回路５８を形成した基板３０を、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電解めっき液に浸漬し、図６（Ｑ）に示すように該導体回路５８及びバイアホール６０の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層６２を形成する。
【００４６】
ついで、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度５０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、粗化層６２の表面に０．３μｍの厚さのＳｎ層を設けた（Ｓｎ層については図示しない）。
【００４７】
（１８）（２）〜（１７）の工程を繰り返すことにより、さらに上層の導体回路を形成する。即ち、基板３０の両面に、層間樹脂絶縁剤（下層用）をロールコ一夕で塗布し、絶縁剤層１４４を形成する。また、この絶縁剤層１４４の上に無電解めっき用接着剤（上層用）をロールコ一タを用いて塗布し、接着剤層１４６を形成する（図６（Ｒ）参照）。絶縁剤層１４４および接着剤層１４６から成る層間樹脂絶縁層１５０にレジストを形成し、無電解めっき銅膜を設け、レーザを照射して開口１４８を穿設する（図６（Ｓ）参照）。
【００４８】
その後、該開口内に無電解めっき銅膜１５６を形成する（図７（Ｔ）参照）。引き続き、無電解めっき銅膜１５２上に無電解めっきめっきレジスト１５４を設けた後、レジスト非形成部分に無電解めっき銅膜１５６を形成する（図７（Ｕ）参照）。そして、めっきレジスト１５４を除去した後、無電解めっきめっきレジスト１５４下の無電解めっき膜１５２を溶解除去し導体回路１５８及びバイアホール１６０を形成する。さらに、該導体回路１５８及びバイアホール１６０の表面に粗化層１６２を形成し、多層プリント配線板を完成する（図８（Ｖ）参照）。なお、この上層の導体回路を形成する工程においては、Ｓｎ置換は行わなかった。
【００４９】
（１９）そして、上述した多層プリント配線板にはんだバンプを形成する。先ず、基板３０にソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の乾燥処理を行った後、１０００ｍＪ／ｃｍ²の紫外線で露光し、ＤＭＴＧ現像処理した。
さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、図８（Ｗ）に示すようにパッド部分に対応する開口部７１を設けた（開口径２００μｍ）ソルダーレジスト層（厚み２０μｍ）７０を形成した。
【００５０】
（２０）引き続き、ソルダーレジスト層を補強用の樹脂組成物をソルダーレジストの開口群の周囲に塗布し、１０００ｍＪ／ｃｍ²で露光し、さらに８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、図９（Ｘ）に示すように厚さ４０μｍの補強層７８を形成した。
【００５１】
（２１）次に、ソルダーレジスト層７０及び補強層７８を形成した基板３０を、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、図９（Ｙ）に示すように開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板３０を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層７４を形成した。
【００５２】
（２２）そして、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることによりはんだバンプ７６を形成し、はんだパンプを有するプリント配線板を製造した。
【００５３】
第１実施形態の多層プリント配線板の製造方法では、微小バイアホールの径を均一に製造することができる。即ち、図１２を参照して上述した従来技術においては、レジストに通孔を設けるため、エッチング液の回り込みが不均一になり、通孔径を同一に形成することが困難であった。これに対して、本実施形態では、レジスト５３を残して周りをエッチングにより剥離するため、エッチング液の回り込みが均一になり正確に２０μｍのレジスト５３を形成することができ（図３（Ｊ）参照）、無電解めっき銅膜５２の通孔部５２ａの開口径Ｄ２を２０μｍにすることが可能となる（図４（Ｋ）参照）。従って、該２０μｍの通孔部５２ａによりレーザ光を絞ることで図４（Ｌ）に示すように２０μｍ径の開口４８を形成し、この開口４８に電解無電解めっき膜４６を析出させることでバイアホール６０を２０μｍ径で均一に形成することができる。
【００５４】
また、第１実施形態の構成では、上述したようにバイアホールの歩留まりを高めながら製造工程を簡略化できる。即ち、従来技術の製造方法では、レジスト３５３に通孔３５３ａを形成する際（図１２（Ｂ））、金属膜３５２に通孔部３５２ａを形成する際（図１２（Ｃ））、及び、レジストを除去する際（図１２（Ｄ））の３回エッチングを行った。これに対して、本実施形態では、無電解めっき用レジスト４３を形成する際にエッチングを行うが（図３（Ｊ））、通孔部５２ａを有する無電解めっき銅膜５２は、無電解めっきにより形成し（図４（Ｋ））、無電解めっき用レジスト４３の剥離は、層間樹脂絶縁層５０の開口形成と同時にレーザによって行うため（図４（Ｌ））、エッチングは１回で済む。
【００５５】
（第２実施形態）
引き続き、本発明の第２実施形態に係る多層プリント配線板の製造方法について図１０を参照して説明する。
第１実施形態では、図３（Ｈ）を参照して上述したように層間樹脂絶縁層５０の上面を粗化した後、図４（Ｋ）に示すように無電解めっき銅膜５２を析出させた。これに対して、第３実施形態では、図１０（Ａ）に示すように粗化することなく層間樹脂絶縁層５０の表面に銅スパッタ膜（金属薄膜）５５をスパッタリングにより形成する。その後、電解めっき用レジスト５３を形成し（図１０（Ｂ））、電解めっき銅膜５７を析出させる（図１０（Ｃ））。そして、電解めっき用レジスト５３にレーザを照射して、レジスト５３及びレジスト下の銅スパッタ膜５５を蒸発させ、層間樹脂絶縁層５０に開口４８を形成する（図１０（Ｄ））。その後、第１実施形態と同様に多層プリント配線板を製造する。なお、スパッタを行う金属としては、Ｃｕ以外にも、Ｃｕ／Ｃｒ、Ｎｉ、Ｔｉ、Ｍｏ等を用いることができ、スパッタでなくとも蒸着により金属膜を形成することができる。
【００５６】
この第３実施形態では、銅スパッタ膜５３を層間樹脂絶縁層５０へスパッタリングすることにより形成するため、層間樹脂絶縁層５０の表面を粗化させることなく、層間樹脂絶縁層５０と電解めっき銅膜５７とを強固に接続させることができる。
【００５７】
（第３実施形態）
引き続き、本発明の第３実施形態に係る多層プリント配線板の製造方法について図１１を参照して説明する。
上述した第１実施形態の製造方法では、無電解めっき用レジスト５３を形成した後、無電解めっき銅膜５２を析出させ、該無電解めっき銅膜５２をコンフォートマスクとして用いてレーザを照射した。これに対して、第３実施形態では、図１１（Ａ）に示すように無電解めっき銅膜５２の上に、電解めっきにより電解めっき銅膜５７を形成してから、図１１（Ｂ）に示すようにレーザを照射して層間樹脂絶縁層５０に開口４８を形成する。
【００５８】
上述した第１実施形態では、無電解めっき銅膜５２に欠損があると層間樹脂絶縁層５０にレーザによる穴が開いたが、第３実施形態では、無電解めっき銅膜５２の上に電解めっき銅膜５７を形成するため、かかる欠損の発生を防ぐことができる。
【００５９】
【発明の効果】
以上のように、本発明の多層プリント配線板の製造方法によれば、微小バイアホールの径を均一に製造することができ、多層プリント配線板の歩留りを高めることが可能となる。
【図面の簡単な説明】
【図１】図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図２】図２（Ｅ）、図２（Ｆ）、図２（Ｇ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図３】図３（Ｈ）、図（Ｉ）、図３（Ｊ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図４】図４（Ｋ）、図４（Ｌ）、図４（Ｍ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図５】図５（Ｎ）、図５（Ｏ）、図５（Ｐ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図６】図６（Ｑ）、図６（Ｒ）、図６（Ｓ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図７】図７（Ｔ）、図７（Ｕ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図８】図８（Ｖ）、図８（Ｗ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図９】図９（Ｘ）、図９（Ｙ）は、本発明の第１実施形態に係る多層プリント配線板の製造方法の工程図である。
【図１０】図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）、図１０（Ｄ）は、本発明の第２実施形態に係る多層プリント配線板の製造方法の工程図である。
【図１１】図１１（Ａ）、図１１（Ｂ）は、本発明の第３実施形態に係る多層プリント配線板の製造方法の工程図である。
【図１２】図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）、図１２（Ｄ）、図１２（Ｅ）は、従来技術に係る多層プリント配線板の製造方法の工程図である。
【符号の説明】
３０コア基板
３４導体回路（導体層）
３６スルーホール
４８開口
５０層間樹脂絶縁層
５２無電解めっき銅膜（金属膜）
５２ａ通孔部
５３無電解めっき用レジスト（レジスト）
５５銅スパッタ膜（金属薄膜）
５６電解めっき銅膜（金属層）
５７電解めっき銅膜（金属膜）
６０バイアホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer printed wiring board in which a via hole is formed by forming a through hole in an interlayer resin insulating layer with a laser.
[0002]
[Prior art]
In JP-A-58-64097, when forming an opening for a via hole in an interlayer resin insulation layer, a metal layer with a hole is formed in the upper layer of the interlayer resin insulation layer, and a laser is transmitted through this hole. A technique for narrowing a laser beam by irradiation and forming a small-diameter opening is shown.
[0003]
The drilling of the through holes by this laser will be described with reference to FIG. First, as shown in FIG. 2A, a metal layer 352 is formed on an interlayer resin insulation layer 350 that is an upper layer of the conductor circuit 334, and a resist-forming film 353 is placed on the metal layer 352. Thereafter, exposure and development are performed to form a through hole 353a in the resist 353 (FIG. 12B). Subsequently, a portion where the resist is not formed, that is, a portion exposed through the through-hole 353a is etched to provide a through-hole portion 352a in the metal layer 352 (FIG. 12C). Next, the resist 353 is removed (FIG. 12D). After that, using the metal layer 353 as a comfort mask, the laser beam is narrowed by the through-hole portion 353a to form an opening 348 having a small diameter (FIG. 12E). And a via hole was formed by depositing a conductor layer in the opening.
[0004]
[Problems to be solved by the invention]
However, when a via hole having a diameter of 20 μm or less is formed by the manufacturing method described above, it has been found that the diameter of the via hole varies and the yield decreases. That is, a via hole having a fine diameter could not be formed accurately. The present inventor has studied the cause, and in the process shown in FIG. 12B in which the through hole 353a is formed in the resist 353, the cause is that the through hole 353a cannot be accurately formed to 20 μm (via hole diameter). I found out. That is, even if the through-hole 353a having a diameter of 20 μm is formed by etching in the resist film 353 having a thickness of 20 μm, the etching solution circulates in the through-hole 353a and the diameter of the through-hole 353a cannot be made uniform. It turned out to be.
[0005]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a multilayer printed wiring board capable of forming a via hole having a fine diameter.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the multilayer printed wiring board manufacturing method according to claim 1 is technically characterized by including the following steps (a) to (e).
(A) forming an interlayer resin insulation layer on the conductor layer;
(B) A step of forming a resist at a via hole creation position on the interlayer resin insulation layer
(C) forming a metal film having the resist through hole on the interlayer resin insulation layer;
(D) irradiating the resist with a laser to form an opening in the interlayer resin insulating layer through a through-hole portion of the metal film;
(E) A step of forming a via hole by providing a metal layer in the opening.
[0007]
According to a second aspect of the present invention, in the step of forming the metal film according to the first aspect, the metal film is formed by electroless plating.
[0008]
The invention of claim 3 is characterized in that, in the step of forming the metal film of claim 1 or 2, the metal film is formed by electroless plating and electroplating.
[0009]
The invention of claim 4 is characterized in that, in the steps of forming the interlayer resin insulation layer, the surface of the formed interlayer resin insulation layer is roughened.
[0010]
In order to solve the above-mentioned problems, the method for producing a multilayer printed wiring board according to claim 5 is technically characterized by including the following steps (a) to (f).
(A) forming an interlayer resin insulation layer on the conductor layer;
(B) forming a metal thin film by sputtering on the surface of the interlayer resin insulation layer;
(C) forming a resist at a via hole creation position on the metal thin film of the interlayer resin insulation layer
(D) forming a metal film having the resist through hole on the interlayer resin insulation layer;
(E) irradiating the resist with a laser to form an opening in the interlayer resin insulating layer through a through-hole portion of the metal film;
(F) A step of forming a via hole by providing a metal layer in the opening.
[0011]
According to the first aspect of the present invention, a resist is formed at a position where a via hole is to be formed, and a metal film having the resist through hole is formed. Then, the resist is irradiated with a laser to evaporate the resist, and an opening is formed in the interlayer resin insulating layer using the through hole portion of the metal film as a laser aperture, that is, using the metal film as a comphoto mask. Here, since the resist is formed in accordance with the opening position for forming the via hole, that is, the resist is left in accordance with the opening position, detailed etching can be performed accurately. For this reason, a via hole having a fine diameter can be formed.
[0012]
In the invention of claim 2, since the metal film is formed by electroless plating, it can be easily formed.
[0013]
In the invention of claim 3, since the metal film is formed by electroless plating and electrolytic plating, defects in via holes can be prevented.
[0014]
In the invention of claim 4, since the metal film is formed after roughening the interlayer resin insulation layer, the interlayer resin insulation layer and the conductor layer formed on the interlayer resin insulation layer can be firmly connected.
[0015]
According to the fifth aspect of the present invention, a resist is formed at a position where a via hole is to be formed, and a metal film having the resist through hole is formed. Then, the resist is irradiated with a laser to evaporate the resist, and an opening is formed in the interlayer resin insulating layer using the through hole portion of the metal film as a laser aperture, that is, using the metal film as a comphoto mask. Here, since the resist is formed in accordance with the opening position for forming the via hole, that is, the resist is left in accordance with the opening position, detailed etching can be performed accurately. For this reason, a via hole having a fine diameter can be formed. Further, in this configuration, since the metal thin film is formed by sputtering the interlayer resin insulation layer, the interlayer resin insulation layer and the conductor layer can be firmly connected without roughening the surface of the interlayer resin insulation layer. it can.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method for manufacturing a multilayer printed wiring board according to an embodiment of the present invention will be described with reference to the drawings.
(First embodiment)
Here, A.I. used in the method for manufacturing a multilayer printed wiring board according to the first embodiment. B. Adhesive for electroless plating, Interlayer resin insulation, C.I. Resin filler, D.I. The composition of the electroless plating resist will be described.
[0017]
A. Raw material composition for preparing electroless plating adhesive (upper layer adhesive)
[Resin composition (1)]
35 parts by weight of a resin solution prepared by dissolving 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku, molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive monomer (manufactured by Toagosei Co., Ltd., Aronix M315) 3. It was obtained by stirring and mixing 15 parts by weight, 0.5 part by weight of an antifoaming agent (manufactured by San Nopco, S-65) and 3.6 parts by weight of NMP.
[0018]
[Resin composition (2)]
Polyethersulfone (PES) 12 parts by weight, epoxy resin particles (manufactured by Sanyo Chemical Co., Ltd., polymer pole) having an average particle diameter of 1.0 μm are 7.2 parts by weight, and those having an average particle diameter of 0.5 μm are 3.09 weights. Then, 30 parts by weight of NMP was further added and stirred and mixed with a bead mill.
[0019]
[Curing agent composition (3)]
Imidazole curing agent (manufactured by Shikoku Kasei, 2E 4MZ-CN) 2 parts by weight, photoinitiator (manufactured by Ciba Geigy, Irgacure I-907), 2 parts by weight, photosensitizer (manufactured by Nippon Kayaku, DETX-S) 0.2 Part by weight and 1.5 parts by weight of NMP were obtained by stirring and mixing.
[0020]
B. Raw material composition for preparing interlayer resin insulation (adhesive for lower layer)
[Resin composition (1)]
35 parts by weight of a resin solution prepared by dissolving 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku, molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive resin (Aronix M315, manufactured by Toagosei Co., Ltd.) Part, 0.5 part by weight of an antifoaming agent (Sanopco, S-65) and 3.6 parts by weight of NMP were obtained by stirring and mixing.
[0021]
[Resin composition (2)]
After mixing 12 parts by weight of polyethersulfone (PES) and 14.49 parts by weight of epoxy resin particles (manufactured by Sanyo Kasei, polymer pole) having an average particle size of 0.5 μm, 30 parts by weight of NMP were added, It was obtained by stirring and mixing with a bead mill.
[0022]
[Curing agent composition (3)]
Imidazole curing agent (manufactured by Shikoku Kasei, 2E 4MZ-CN) 2 parts by weight, photoinitiator (manufactured by Ciba Geigy, Irgacure I-907), 2 parts by weight, photosensitizer (manufactured by Nippon Kayaku, DETX-S) 0.2 Part by weight and 1.5 parts by weight of NMP were obtained by stirring and mixing.
[0023]
C. Raw material composition for resin filler preparation
[Resin composition (1)]
Bisphenol A type epoxy monomer (Oilized Shell, Epicoat 828)
100 parts by weight of Al with an average particle size of 1.5 μm on the surface ₂ O _Three 150 parts by weight of spherical particles, 30 parts by weight of N-methylpyrrolidone (NMP), and 1.5 parts by weight of a leveling agent (manufactured by Sannopco, Perenol S4) are stirred and mixed, and the viscosity of the mixture is 45,000 to 23 ± 1 ° C. Adjusted to 49,000 cps.
[0024]
[Curing agent composition (2)]
6.5 parts by weight of imidazole curing agent (manufactured by Shikoku Chemicals, 2E 4MZ-CN).
[0025]
D. Raw material composition of resist for electroless plating
[Resin composition (1)]
100 parts by weight of a photosensitizing oligomer (molecular weight 4000) obtained by acrylating 50% of an epoxy group of a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.), and 80% by weight of a bisphenol A type epoxy resin (oilified) dissolved in methyl ethyl ketone. Shell, Epicoat 1001) 32 parts by weight, polyvalent acrylic monomer as photosensitive monomer (Nippon Kayaku, R604) 6.4 parts by weight, polyvalent acrylic monomer also as photosensitive monomer (manufactured by Kyoeisha Chemical Co., DPE6A) 3.2 parts by weight were mixed, and a leveling agent (manufactured by Kyoeisha Chemical Co., Ltd., Polyflow No. 75) was further mixed by 0.5 parts by weight with respect to 100 parts by weight of the total weight and mixed to obtain.
[0026]
[Curing agent composition (2)]
Imidazole curing agent (manufactured by Shikoku Chemicals, 2E4MZ-CN) 3.4 parts by weight, photoinitiator (manufactured by Ciba Geigy, Irgacure I-907), 2 parts by weight, photosensitizer (manufactured by Nippon Kayaku, DETX-S) 0. 2 parts by weight and 1.5 parts by weight of NMP were obtained by stirring and mixing.
[0027]
Subsequently, the manufacturing process of the printed wiring board will be described with reference to FIGS.
(1) As shown in FIG. 1 (A), a copper clad laminate 30A in which 18 μm copper foil 32 is laminated on both surfaces of a substrate 30 made of a glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 1 mm. Used as starting material. First, the copper-clad laminate 30A is drilled, subjected to electroless plating, and etched into a pattern to form through holes 36 and conductor circuits 34 (FIG. 1B).
[0028]
(2) The substrate 30 is washed with water and dried, and then NaOH (10 g / l), NaClO is used as an oxidation bath (blackening bath). ₂ (40 g / l), Na _Three O _Four (6 g / l), NaOH (10 g / l), NaBH as a reducing bath _Four By oxidation-reduction treatment using (6 g / l), a roughened layer 38 is provided on the surfaces of the conductor circuit 34 and the through hole 36 as shown in FIG.
(3) The raw material composition for preparing the resin filler of C described above is mixed and kneaded to obtain a resin filler.
[0029]
(4) Printing is performed on the core substrate 30 using a mask, and the filler 40 is filled into the through holes 36 and applied to the surface of the substrate 30 (see FIG. 1D). Thereafter, the filler 40 is thermally cured.
[0030]
(5) The substrate 30 having been subjected to the above-described processing (4) is filled with resin on the surfaces of the lands 36a of the through holes 36 and the conductor circuits 34 by belt sander polishing using # 400 belt polishing paper (manufactured by Sankyori Chemical). Polishing was performed so that no agent remained, and then buffing for removing scratches due to the belt sander polishing was performed with SiC abrasive grains. Such a series of polishing was similarly performed on the other surface of the substrate.
Next, the resin filler 40 was cured by heat treatment at 100 ° C. for 1 hour and 150 ° C. for 1 hour.
In this way, the surface layer portion of the resin filler 40 filled in the through hole 36 and the like and the roughening layer on the upper surface such as the through hole land 36a are removed, and both surfaces of the substrate 30 are shown in FIG. Smoothed.
[0031]
(6) As shown in FIG. 2 (F), a roughened layer made of a Cu—Ni—P alloy having a thickness of 2.5 μm is formed on the upper surface of the through-hole land 36a and the conductor circuit 34 exposed by the process (5). An uneven layer) 42 was formed, and a 0.3 μm thick Sn layer (not shown) was further provided on the surface of the roughened layer 42.
The formation method is as follows. The substrate 30 is subjected to acid degreasing and soft etching, and then treated with a catalyst solution composed of palladium chloride and an organic acid to give a Pd catalyst. After activating the catalyst, copper sulfate 8 g / l, nickel sulfate 0 Plating in an electroless plating bath consisting of 6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, surfactant 0.1 g / l, pH = 9, A roughened layer 42 of Cu—Ni—P alloy was formed on the upper surface of the conductor circuit 34 and the upper surface of the land 36a of the through hole. Subsequently, a Cu—Sn substitution reaction was performed under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 50 ° C., pH = 1.2, and the thickness of the surface of the roughened layer 42 was 0.3 μm. The Sn layer was provided.
[0032]
(7) The raw material composition for preparing the interlayer resin insulation of the composition B described above was mixed by stirring and adjusted to a viscosity of 1.5 Pa · s to obtain an interlayer resin insulation (for the lower layer).
Subsequently, the raw material composition for preparing the electroless plating adhesive of the composition A described above was mixed by stirring and adjusted to a viscosity of 7 Pa · s to obtain an electroless plating adhesive solution (for the upper layer).
[0033]
(8) An interlayer resin insulating material having a viscosity of 1.5 Pa · s obtained in (7) above as shown in FIG. 2 (G) on both surfaces of the substrate 30 (FIG. 2 (F)) in (6) above. (For lower layer) 44 is applied with a roll coater within 24 hours after preparation, left in a horizontal state for 20 minutes, and then dried (prebaked) at 60 ° C. for 30 minutes. Next, the photosensitive adhesive solution (for upper layer) 46 having a viscosity of 7 Pa · s obtained in the above (7) was applied within 24 hours after preparation, left in a horizontal state for 20 minutes, and then 30 ° C. at 30 ° C. Minutes (pre-bake), and an adhesive layer 50 having a thickness of 35 μm was formed.
[0034]
(9) The substrate 30 is immersed in chromic acid for 19 minutes, and the epoxy resin particles existing on the surface of the interlayer resin insulation layer 50 are dissolved and removed, thereby removing the interlayer resin insulation layer 50 as shown in FIG. The surface of this was used as a roughened surface 51, and then immersed in a neutralized solution (manufactured by Shipley Co., Ltd.) and washed with water.
Furthermore, a catalyst nucleus was attached to the surface of the interlayer resin insulation layer 50 by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate 30 subjected to the roughening treatment (roughening depth: 3 μm).
[0035]
(10) The composition D described above is mixed and kneaded to obtain an electroless plating resist. The electroless plating resist 53α is applied on the interlayer resin insulation layer 50 (FIG. 3I). After that, a mask is placed and 100 mJ / cm ² Then, development is performed with 0.8% sodium carbonate, and a plating resist 53 having a thickness of 15 μm and a diameter D1 (20 μm) is formed at a via hole opening forming position, which will be described later, as shown in FIG. Here, a resist for electroless plating having the above-described composition is used, but a commercially available resist film can also be used.
[0036]
In the prior art described above with reference to FIG. 12, since the through holes are provided in the resist, the etching solution becomes uneven and it is difficult to form the through holes with the same diameter. On the other hand, in this embodiment, since the periphery is peeled off by etching while leaving the resist 53, the etching solution is uniformly circulated and the resist 53 having a diameter of 20 μm can be formed accurately.
[0037]
(11) A thickness of 0 having a through-hole 52a (diameter 20 μm) at a position corresponding to the resist 43 as shown in FIG. 4 (K) by immersing the substrate in an electroless copper plating aqueous solution having the following composition A 6 μm electroless plated copper film 52 is formed.
[Electroless plating aqueous solution]
EDTA 150 g / l
Copper sulfate 20 g / l
HCHO 30 ml / l
NaOH 40 g / l
α, α'-bipyridyl 80 mg / l
PEG 0.1 g / l
[Electroless plating conditions]
30 minutes at a liquid temperature of 70 ° C
[0038]
(12) By irradiating a carbonic acid laser, the resist 43 is evaporated, and the through hole 52a of the electroless plated copper film 52 is used as a diaphragm for laser light, that is, the electroless plated copper film 52 is used as a comphoto mask. Openings 48 are formed in the interlayer resin insulation layer 50 (FIG. 4L). Here, since the resist is formed with an accurate diameter as described above, a uniform opening 48 can be formed with a diameter of 20 μm.
[0039]
Subsequently, the substrate 30 on which the opening 48 has been formed is immersed in chromic acid for 1 minute, desmeared in the opening, and then immersed in a neutralizing solution (manufactured by Simpui Co., Ltd.) and then washed with water. The residue in the opening 48 can be removed by dipping in an aqueous solution of permanganic acid or potassium in addition to chromic acid, ₂ Plasma, CF _Four Plasma or O ₂ And CF _Four It can be removed using a mixed gas plasma.
[0040]
(13) A palladium catalyst (manufactured by Atotech) is applied to the substrate 30, and then the substrate is immersed in an electroless copper plating aqueous solution having the same composition as the electroless plating of the above (11). An electroplated copper film 59 is formed (FIG. 4M).
[0041]
(14) A commercially available photosensitive dry film is pasted on the electroless-plated copper film 52 formed in (12) above, and a mask is placed on the electroless plated copper film 52 to obtain 100 mJ / cm. ² And developed with 0.8% sodium carbonate, and a plating resist 54 having a thickness of 15 μm was provided as shown in FIG.
[0042]
(15) Next, electrolytic copper plating was performed on the resist non-formed portion under the following conditions to form an electrolytic plated copper film 56 having a thickness of 15 μm as shown in FIG.

[0043]
(16) After removing the plating resist 54 with 5% KOH as shown in FIG. 5 (P), the electroless plating film 52 under the plating resist 54 is dissolved by etching with a mixed solution of sulfuric acid and hydrogen peroxide. The conductor circuit 58 and the via hole 60 having a thickness of 18 μm made of the electroless plated copper film 52 and the electrolytic plated copper film 56 were formed.
[0044]
Further, it was immersed in 800 g / l chromic acid at 70 ° C. for 3 minutes, and the surface of the adhesive layer for electroless plating between the conductor circuit 58 and the via hole 60 was etched by 1 μm to remove the palladium catalyst on the surface.
[0045]
(17) The substrate 30 on which the conductor circuit 58 is formed is composed of copper sulfate 8 g / l, nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, and surface activity. It is immersed in an electroless plating solution having a pH of 9 comprising 0.1 g / l of an agent, and copper-nickel-phosphorus having a thickness of 3 μm is formed on the surface of the conductor circuit 58 and the via hole 60 as shown in FIG. A roughening layer 62 is formed.
[0046]
Next, a Cu—Sn substitution reaction was performed under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 50 ° C., pH = 1.2, and the surface of the roughened layer 62 had a thickness of 0.3 μm. The Sn layer was provided (the Sn layer is not shown).
[0047]
(18) By repeating the steps (2) to (17), a further upper conductor circuit is formed. That is, an interlayer resin insulating material (for the lower layer) is applied to both surfaces of the substrate 30 by a roll coater to form the insulating material layer 144. Further, an adhesive for electroless plating (for upper layer) is applied onto the insulating layer 144 by using a roll coater to form an adhesive layer 146 (see FIG. 6R). A resist is formed on the interlayer resin insulating layer 150 including the insulating layer 144 and the adhesive layer 146, an electroless plated copper film is provided, and an opening 148 is formed by laser irradiation (see FIG. 6S).
[0048]
Thereafter, an electroless plated copper film 156 is formed in the opening (see FIG. 7T). Subsequently, after an electroless plating plating resist 154 is provided on the electroless plating copper film 152, an electroless plating copper film 156 is formed in a portion where the resist is not formed (see FIG. 7U). Then, after removing the plating resist 154, the electroless plating film 152 under the electroless plating plating resist 154 is dissolved and removed to form the conductor circuit 158 and the via hole 160. Further, a roughened layer 162 is formed on the surfaces of the conductor circuit 158 and the via hole 160 to complete a multilayer printed wiring board (see FIG. 8 (V)). In the step of forming the upper conductor circuit, Sn substitution was not performed.
[0049]
(19) Then, solder bumps are formed on the multilayer printed wiring board described above. First, a solder resist composition is applied to the substrate 30 to a thickness of 20 μm, and after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, 1000 mJ / cm ² Were exposed to ultraviolet light and DMTG developed.
Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours, and openings 71 corresponding to the pad portions were formed as shown in FIG. A provided solder resist layer (thickness 20 μm) 70 (opening diameter 200 μm) was formed.
[0050]
(20) Subsequently, a resin composition for reinforcing the solder resist layer was applied around the opening group of the solder resist, and 1000 mJ / cm ² And then heat-treated at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, 150 ° C. for 3 hours, and a 40 μm thick reinforcing layer as shown in FIG. 9 (X) 78 was formed.
[0051]
(21) Next, the substrate 30 on which the solder resist layer 70 and the reinforcing layer 78 are formed is electroless with a pH of 5 comprising nickel chloride 30 g / l, sodium hypophosphite 10 g / l, and sodium citrate 10 g / l. It was immersed in a nickel plating solution for 20 minutes to form a nickel plating layer 72 having a thickness of 5 μm in the opening 71 as shown in FIG. Further, the substrate 30 was placed on an electroless gold plating solution composed of 2 g / l potassium gold cyanide, 75 g / l ammonium chloride, 50 g / l sodium citrate and 10 g / l sodium hypophosphite at 93 ° C. A gold plating layer 74 having a thickness of 0.03 μm was formed on the nickel plating layer by dipping for 2 seconds.
[0052]
(22) Then, a solder paste was printed on the opening 71 of the solder resist layer 70 and reflowed at 200 ° C. to form solder bumps 76, thereby producing a printed wiring board having a solder bump.
[0053]
In the method for manufacturing a multilayer printed wiring board according to the first embodiment, the diameter of the minute via hole can be manufactured uniformly. That is, in the prior art described above with reference to FIG. 12, since the through holes are provided in the resist, the etching solution does not circulate uniformly and it is difficult to form the same through hole diameter. In contrast, in the present embodiment, the periphery of the resist 53 is removed by etching while leaving the resist 53, so that the etching solution can be uniformly introduced and the resist 53 having a thickness of 20 μm can be formed accurately (see FIG. 3J). ), The opening diameter D2 of the through hole 52a of the electroless plated copper film 52 can be set to 20 μm (see FIG. 4K). Accordingly, by narrowing the laser beam by the 20 μm through hole 52a, an opening 48 having a diameter of 20 μm is formed as shown in FIG. 4L, and an electroless electroless plating film 46 is deposited in the opening 48, thereby forming a via. The holes 60 can be uniformly formed with a diameter of 20 μm.
[0054]
In the configuration of the first embodiment, as described above, the manufacturing process can be simplified while increasing the via hole yield. That is, in the conventional manufacturing method, when the through hole 353a is formed in the resist 353 (FIG. 12B), when the through hole 352a is formed in the metal film 352 (FIG. 12C), and the resist Etching was performed three times when removing (FIG. 12D). In contrast, in this embodiment, etching is performed when the electroless plating resist 43 is formed (FIG. 3J), but the electroless plated copper film 52 having the through holes 52a is electroless plated. (FIG. 4K), and the electroless plating resist 43 is peeled off by laser simultaneously with the formation of the opening of the interlayer resin insulating layer 50 (FIG. 4L), so that the etching only needs to be performed once.
[0055]
(Second Embodiment)
Next, a method for manufacturing a multilayer printed wiring board according to the second embodiment of the present invention will be described with reference to FIG.
In the first embodiment, after the upper surface of the interlayer resin insulating layer 50 is roughened as described above with reference to FIG. 3 (H), an electroless plated copper film 52 is deposited as shown in FIG. 4 (K). It was. On the other hand, in the third embodiment, as shown in FIG. 10A, a copper sputtered film (metal thin film) 55 is formed on the surface of the interlayer resin insulating layer 50 by sputtering without roughening. Thereafter, an electroplating resist 53 is formed (FIG. 10B), and an electroplated copper film 57 is deposited (FIG. 10C). Then, the resist 53 for electrolytic plating is irradiated with a laser to evaporate the resist 53 and the copper sputtered film 55 under the resist, thereby forming an opening 48 in the interlayer resin insulating layer 50 (FIG. 10D). Thereafter, a multilayer printed wiring board is manufactured as in the first embodiment. In addition to Cu, Cu / Cr, Ni, Ti, Mo, or the like can be used as a metal to be sputtered, and a metal film can be formed by vapor deposition without being sputtered.
[0056]
In the third embodiment, since the copper sputtered film 53 is formed by sputtering the interlayer resin insulating layer 50, the interlayer resin insulating layer 50 and the electrolytically plated copper film are not roughened without roughening the surface of the interlayer resin insulating layer 50. 57 can be firmly connected.
[0057]
(Third embodiment)
Next, a method for manufacturing a multilayer printed wiring board according to the third embodiment of the present invention will be described with reference to FIG.
In the manufacturing method of the first embodiment described above, after forming the electroless plating resist 53, the electroless plated copper film 52 is deposited, and the electroless plated copper film 52 is used as a comfort mask and irradiated with laser. On the other hand, in the third embodiment, as shown in FIG. 11A, an electroplated copper film 57 is formed on the electroless plated copper film 52 by electroplating, and then in FIG. As shown, an opening 48 is formed in the interlayer resin insulation layer 50 by laser irradiation.
[0058]
In the first embodiment described above, when there is a defect in the electroless plated copper film 52, a hole is formed in the interlayer resin insulating layer 50 by a laser. However, in the third embodiment, the electrolytic plating is performed on the electroless plated copper film 52. Since the copper film 57 is formed, the occurrence of such defects can be prevented.
[0059]
【The invention's effect】
As described above, according to the method for manufacturing a multilayer printed wiring board of the present invention, the diameter of the minute via holes can be manufactured uniformly, and the yield of the multilayer printed wiring board can be increased.
[Brief description of the drawings]
FIG. 1A, FIG. 1B, FIG. 1C, and FIG. 1D are process diagrams of a method for manufacturing a multilayer printed wiring board according to a first embodiment of the present invention. .
FIGS. 2E, 2F, and 2G are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
3 (H), FIG. (I), and FIG. 3 (J) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
4K, FIG. 4L, and FIG. 4M are process diagrams of the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
5 (N), FIG. 5 (O), and FIG. 5 (P) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
6 (Q), FIG. 6 (R), and FIG. 6 (S) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
7 (T) and FIG. 7 (U) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
8 (V) and 8 (W) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
9 (X) and FIG. 9 (Y) are process diagrams of a method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
FIGS. 10A, 10B, 10C, and 10D are process diagrams of a method for manufacturing a multilayer printed wiring board according to a second embodiment of the present invention. .
11A and 11B are process diagrams of a method for manufacturing a multilayer printed wiring board according to a third embodiment of the present invention.
12A, FIG. 12B, FIG. 12C, FIG. 12D, and FIG. 12E are process diagrams of a method for manufacturing a multilayer printed wiring board according to the prior art. is there.
[Explanation of symbols]
30 core substrate
34 Conductor circuit (conductor layer)
36 Through hole
48 opening
50 Interlayer resin insulation layer
52 Electroless plated copper film (metal film)
52a Through hole
53 Resist for electroless plating (resist)
55 Sputtered copper film (metal thin film)
56 Electroplated copper film (metal layer)
57 Electroplated copper film (metal film)
60 Bahia Hall

Claims

The manufacturing method of the multilayer printed wiring board characterized by including the process of the following (a)-(e).
(A) forming an interlayer resin insulation layer on the conductor layer;
(B) a step of forming a resist at a via hole creation position on the interlayer resin insulation layer (c) a step of forming a metal film having the resist through hole on the interlayer resin insulation layer;
(D) irradiating the resist with a laser to form an opening in the interlayer resin insulating layer through a through-hole portion of the metal film;
(E) A step of forming a via hole by providing a metal layer in the opening.

The method for producing a multilayer printed wiring board according to claim 1, wherein in the step of forming the metal film, the metal film is formed by electroless plating.

The method for producing a multilayer printed wiring board according to claim 1, wherein in the step of forming the metal film, the metal film is formed by electroless plating and electroplating.

The method for producing a multilayer printed wiring board according to claim 1, wherein in the step of forming the interlayer resin insulation layer, the surface of the formed interlayer resin insulation layer is roughened.

The manufacturing method of the multilayer printed wiring board characterized by including the process of the following (a)-(f).
(A) forming an interlayer resin insulation layer on the conductor layer;
(B) forming a metal thin film by sputtering on the surface of the interlayer resin insulation layer;
(C) a step of forming a resist at a via hole creation position on the metal thin film of the interlayer resin insulation layer (d) a step of forming a metal film having the resist through hole on the interlayer resin insulation layer;
(E) irradiating the resist with a laser to form an opening in the interlayer resin insulating layer through a through-hole portion of the metal film;
(F) A step of forming a via hole by providing a metal layer in the opening.