JP4065855B2

JP4065855B2 - 生体および化学試料検査装置

Info

Publication number: JP4065855B2
Application number: JP2004012596A
Authority: JP
Inventors: 義昭矢澤; 一希渡邊; 政男釜堀; 幸紀国本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-01-21
Filing date: 2004-01-21
Publication date: 2008-03-26
Anticipated expiration: 2024-01-21
Also published as: US20080061323A1; DE602004030054D1; EP1557884A2; TWI345057B; EP1950808B1; US20050156207A1; JP2005207797A; EP1950808A2; US7888708B2; EP1557884A3; EP1950808A3; TW200525145A

Description

本発明は、センサが試料に投入あるいは接触され、その結果をワイヤレスで外部装置に伝送するシステムあるいはそのセンサに関する。システムとしては、核酸、タンパク質、抗原、抗体などの生体物質を検出するシステム、または温度、圧力、光、イオン濃度など物理、化学量を計測するシステムが例示される。

特開２００２−１４０７２号公報（特許文献１）には、集積化センサ素子と称し、センサ部、センサ部の検出結果を示す信号を処理する制御部、外部との通信動作及び回路動作に必要なエネルギーを外部から受け取るアンテナとを一チップに集積した集積回路素子が開示されている。この集積化センサ素子のセンサ部としては、イオン感応性電界効果トランジスタ（Ion Sensitive Field Effect Transistor以下、ＩＳＦＥＴと称する）や、物質を含む気体もしくは液体と接することにより特性変化を生ずる有機膜を用いることが開示されている。

ＩＳＦＥＴを集積回路とモノリシックに集積するために適した構造として、非特許文献１や非特許文献２に開示されるようなextended gate structureがある。
また、ＳＯＩ構造の半導体集積回路装置において陽イオンが素子形成領域に侵入することにより素子の特性を劣化させたり、素子間の電気的絶縁性を劣化させたりする課題を検討したものとして、例えば特許文献２、特許文献３が見いだされた。

特開２００２−１４０７２号公報（図１）

特開平６−１７７２３３号公報（図１）特開平６−１７７２４２号公報（図２） J. van der Spiegel, I. Lauks, P. Chan, D. Babic, "The extended gate chemically-sensitive field-effective transistor as multi species microprobe, Sensors and Actuators" 4(1983) pp.291-298 K. Tsukada, Y. Miyahara, Y. Shibata, H. Miyagi, "An integrated micro multi-ion sensor using platinum-gate field effect transistors", Proc. Int. Conf. Solid-State Sensors and Actuators (Transducers ’91), San Francisco, USA, 1991, pp.218-221

遺伝子やタンパク質検査をはじめとして、生体および化学物質を簡便に計測できるシステムが求められている。こうした要求に応え、発明者らは半導体チップ上にＤＮＡなどの生体物質、化学物質、イオン、物理量などを計測するセンサと、センシングデータをワイヤレスでチップ外部に送信する機構を集積したワイヤレスセンサチップ（以下、センサチップと称する）の実現を検討している。特許文献１には、集積化センサ素子をどのようなデバイスとして実現するかについて記載されていない。特に、計測システムを低コストに実現するため、現在の半導体製造プロセスで容易に実現できるデバイスであることが望ましい。
また、センサチップが溶液に投入されて使用される場合にも信頼性を維持できるデバイスである必要がある。

上記課題を解決する手段の主なものは以下の通りである。
センサチップをＳＯＩ基板上に形成するが、ｐＭＯＳトランジスタが形成されるｎ型半導体領域とｎＭＯＳトランジスタが形成されるｐ型半導体領域とはｐｎ接合により分離する。これは、ｐ型半導体領域の基板電位としてセンサチップの最低電位を与え、ｎ型半導体領域の基板電位としてセンサチップの最高電位を与えることによって実現できる。

また、センサチップを構成する集積回路を、ＳＯＩ基板の埋込み絶縁層に達するｎ型（ｐ型）の半導体領域（ガードリング）で囲い、その外周をｐ型（ｎ型）の半導体領域とし、ガードリングはセンサチップの最高電位（最低電位）を与え、その外周の半導体領域はフローティングとする。
また、酸化膜層を通じての陽イオンの侵入を抑制するために、イオン非透過性絶縁膜によりチップを覆う。

遺伝子などの生体物質や化学物質の検出や、温度、圧力、ｐＨなどの物理化学量の計測に適したセンサチップを提供できる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、これらの図面について同一機能を有するものには同一符号をつけ、繰り返しとなる説明は省略している。
図２にセンサチップを用いた計測システムの一例を示す。まず、センサチップ２００について説明する。センサブロック１５０はＩＳＦＥＴ、温度計、フォトダイオードなどセンサで構成される。センサブロック１５０は複数のセンサを有しても良く、また複数種類のセンサを有してもよい。センサアナログブロック１５１は、センサブロック１５０からのセンシング信号を増幅する増幅器、増幅されたセンシング信号をディジタル信号に変換するＡ／Ｄ変換器等の信号処理回路やセンサブロック１５０を制御するセンサ制御回路を含む。通信制御回路ブロック１５２はセンサチップ２００とリーダ／ライタ２３０との通信制御を行う。ＲＦインタフェースブロック１５３は、リーダ／ライタ２３０からの信号を受信する受信回路、センシングデータを送信する送信回路、電源・クロックの生成を行う整流器を含む。ＲＦインタフェースブロック１５３は、データ通信や電力伝達をするコイル１５５と共振容量１５４に接続されている。

センシングデータはセンサアナログブロック１５１でディジタル信号に変換された後、ＲＦインタフェースブロック１５３で高周波信号に変換され、ＲＦ搬送波にのせてリーダ／ライタ２３０に送信される。また、センサチップに搭載される回路ブロック１５０〜１５３で消費される電力はリーダ／ライタ２３０のアンテナ２２１との誘導結合によって供給される。
測定制御装置２３１は、リーダ／ライタ２３０を制御してセンサチップ２００を用いてセンシングデータを収集し、センシングデータを処理する。

センサチップを用いた計測システムにおけるチップ利用形態の一例を図３Ａ〜Ｂに示す。図３Ａ〜Ｂはセンサチップを溶液に投入した状態でセンシングデータを得る場合の利用形態を示している。図３Ａに示すように、測定制御装置２３１は例えば計算機２６０で実現され、リーダ／ライタ２３０を介してセンサチップ２００からセンシングデータを収集している。プレート２４０には複数の反応槽２４１が設けられている。反応槽２４１を拡大して示した図が図３Ｂである。センサチップ２００は試料溶液２４２が入った反応槽２４１の中に投入され反応槽２４１の外に置かれたリーダ／ライタ側コイル２２１によって、電力の供給、制御信号の送信、センシングデータの受信が行われる。センサチップ２００とリーダ／ライタ２３０との通信には、電磁波、磁場変化あるいは電場変化のいずれかを用いることができる。

以下、センサとしてＩＳＦＥＴを用いたセンサチップを例にとって説明する。図４はセンサブロック１５０に含まれるセンサＳＮ、センサアナログブロック１５１に含まれる増幅器ＡＭＰ、バイアス回路１７４、定電流源１７５の回路構成例を示したものである。測定にあたり、ＩＳＦＥＴ１８４のゲート上部に設けられたイオン感応膜１７０と参照電極１７３は試料溶液２４２に接した状態とされる。ｐＨセンサを例にとって説明する。例えばｐＨセンサとして機能させるため、イオン感応膜１７０にＳｉ_３Ｎ_４膜（窒化珪素膜）を用いることができる。Ｓｉ_３Ｎ_４膜は試料溶液中の水素イオン（Ｈ^＋）と結合する。試料溶液中の水素イオン濃度に依存した量の水素イオンがＳｉ_３Ｎ_４膜に結合した状態で平衡に達する。一方、ＩＳＦＥＴ１８４のソース電位（基板電位）としては参照電極１７３の電位が基準電位として与えられている。理想的な参照電極は溶液の種類や濃度に対して電極−溶液界面の電位分布が変化しないという特性をもつ。この安定なソース電位に対して、水素イオンの濃度が高ければＳｉ_３Ｎ_４膜に結合する水素イオンの量も大きくなり、ＩＳＦＥＴ１８４のチャネル抵抗は低下する。一方、水素イオンの濃度が低ければＳｉ_３Ｎ_４膜に結合する水素イオンの量も小さくなり、ＩＳＦＥＴ１８４のチャネル抵抗は増大する。したがって、この変化を検出すれば試料溶液中の水素イオン濃度を測定することができる。

この変化を検出するために、定電流源１７５と増幅回路ＡＭＰが設けられている。ＩＳＦＥＴ１８４のドレイン電圧Ｖｄｓは定電流源１７９と抵抗１８１により与えられる一定電圧となるよう制御される。また、定電流源１７５がＩＳＦＥＴ１８４と直列に接続されていることにより、ＩＳＦＥＴ１８４のドレイン電流Ｉｄｓは一定電流とされる。水素イオン濃度に依存するチャネル抵抗とＶｄｓ／Ｉｄｓとのずれは、ノードＮ１の電位の変化として検出される。ボルテージホロアアンプ１７７を介して出力端子１８０からノードＮ１の電位を読み取ることにより、試料溶液中の水素イオンノードを測定する。

なお、バイアス回路１７４はＩＳＦＥＴ１８４による検出感度を高めるため、参照電極１７４の電位に所定のバイアス電位を与えるものである。また、センサチップの消費電力を抑えるため、定電流源１７５やバイアス回路１７４は図示しないセンサ制御回路によりセンサ動作を行わない場合には、電源の供給が停止されている。

図４の回路でノードＮ１の電位を検出するためには、ノードＮ１とノードＮ２との間は、高インピーダンスになっている必要がある。一方、一般的にデバイスを低コストで作成するためには、バルクＣＭＯＳで構成することが望ましい。本実施の形態のセンサチップと対比するため、センサチップを一般的なバルクＣＭＯＳで構成したと仮定する。図６はバルクＣＭＯＳで構成した場合のセンサチップの断面図である。詳細の説明はここでは省略するが、ノードＮ１はウェル１０６であり、ノードＮ１とノードＮ２との間は高インピーダンス状態であるから、このウェルはフローティングとされる。ここでセンサチップは低コストで作成するため、樹脂封止等されない状態、いわゆるベアチップで利用されるため、参照電極１７３に相当する電極１３１と基板１１８とは試料溶液により短絡されてしまう。このため、単純にバルクＣＭＯＳで作成したセンサチップではノードＮ１とノードＮ２との間を高インピーダンス状態に保つことができないことに発明者は気がついた。このように、試料溶液中で使用される可能性のあるセンサチップは、電極と半導体領域とが試料溶液を介して短絡されることを防止する必要がある。

図１に、本発明のセンサチップの断面構造を示す。センサとしてＩＳＦＥＴを用いており、図２で説明したように、センサ（ＩＳＦＥＴ）とワイヤレス通信機能とが同一半導体基板上に形成されている。センサチップは２つのＩＳＦＥＴを有し、第１のＩＳＦＥＴは目的とするイオンを選択的に取り込むイオン選択膜１３４を有し、第２のＩＳＦＥＴは第１のＩＳＦＥＴとは異なるイオン選択性を持つイオン選択膜１３５を有している。このイオン選択性の差により、試料溶液から膜内に取り込まれるイオンの量に第１のＩＳＦＥＴと第２のＩＳＦＥＴとの間で差が生じ、それぞれのＩＳＦＥＴのゲートは異なる電位をもつようになる。これをＩＳＦＥＴのチャネル伝導度（抵抗）の差として読取ることにより試料溶液中のイオン濃度を知ることができる。この構成の利点については図１０に関連して後述する。

低コスト化を実現するため一般のＣＭＯＳプロセスに加える変更を最小限にして、基板を試料溶液から電気的に分離でき、さらに信頼性の高い構造であることが望ましい。そこで、半導体基板としてＳＯＩ（Silicon on Insulator）基板を用いることでチップ裏面の電気的絶縁を実現する。また、チップ端面についてはチップ周辺にＳＯＩ基板の埋め込み絶縁層（Buried oxide 層、以下、ＢＯＸ層と称する）に達する不純物拡散層として構成されるガードリングを設け、ガードリングの内側にｐ型またはｎ型の不純物拡散層が形成される。そして、ガードリング外周の不純物拡散層はフローティング電位、ガードリング内側の不純物拡散層の電位は、異なる導電型の不純物拡散層の電位に対して逆バイアス方向となる電位とすることでｐｎ接合による絶縁構造とすることができる。

また、酸化膜の露出部からの陽イオンの侵入の抑制もデバイスの信頼性を高めるために重要である。チップ端面に酸化膜の露出部があるとナトリウムなどの陽イオンが侵入する。例えば、図６の構成では陽イオンは端面に露出した酸化珪素（ＳｉＯ_２）による層間絶縁膜１２０，１２２あるいは１２４を透過して侵入し、半導体基板１１８上に形成された素子の特性、たとえばＭＯＳトランジスタのしきい値電圧やｐｎ接合のリーク特性を変動させる原因となる。センサチップは低コスト化のため、パッケージングをしないでチップの状態で使用される場合を想定するため、チップレベルで陽イオンの侵入を抑制する必要があるのである。

このように、パッケージを施さないチップの状態で溶液中での使用に耐えるという仕様を満足するため、センサチップは第１にチップの裏面、端面を溶液から絶縁すること、第２にチップ端面からの陽イオンの侵入を遮断することがその信頼性のために重要である。

図１に示されるように、センサおよび各回路ブロックはＳＯＩ基板１００の上に形成される。ＳＯＩ基板にはＢＯＸ層の上に厚さ２μｍの単結晶シリコン層（ｐ型、１０Ωｃｍ）が形成されている。ｎＭＯＳトランジスタ（ここでは、絶縁ゲート型電界効果トランジスタの総称としてＭＯＳトランジスタの語を用いる）はｐ型ウェル１１０に、ｐＭＯＳトランジスタはｎ型ウェル１０７に形成される。これらのＭＯＳトランジスタは図２の回路ブロック１５１〜１５３に用いられるトランジスタである。また、センサを構成するＩＳＦＥＴは、ｎＭＯＳトランジスタと同じゲート構造をもつ。ＩＳＦＥＴのゲート１１７の電位はフローティングとなっており、配線層１２１，１２３，１３０を介してイオン感応膜１３４または参照用イオン感応膜１３５に接続されている。このような多層配線構造に適したＩＳＦＥＴの本構造はextended gate structureと呼ばれ（非特許文献１や非特許文献２を参照）、一般的なＭＯＳトランジスタ形成プロセスをほぼ変更することなく使える利点がある。もちろんＩＳＦＥＴの構造として、イオン感応膜１３４，１３５が直接ゲート１１７に配置された構造をとることも可能である。

隣接するｎＭＯＳトランジスタはフィールド絶縁膜１１４によって分離される。図１の例ではフィールド絶縁膜の厚さはＢＯＸ層に届かない厚さ、たとえば４５０ｎｍとしている。このように同じ導電型のＭＯＳトランジスタはフィールド絶縁膜によって分離される。さらに、異なる導電型であるＭＯＳトランジスタはフィールド絶縁膜で分離されるとともに、ｐｎ接合が逆方向にバイアスされるように各々のＭＯＳトランジスタが形成されるｎウェル及びｐウェルの電位を設定することによって分離される。このとき、フィールド絶縁膜の厚さを４５０ｎｍとすると、シリコン基板主面から下のフィールド絶縁膜の厚さは２００ｎｍ、主面から上のフィールド絶縁膜の厚さは２５０ｎｍとなる。ウェル拡散層の深さは約１０００ｎｍであるから、フィールド絶縁膜の下にはウェル拡散層があり、複数のＭＯＳトランジスタが同じウェルの中に形成されることになる。

ＭＯＳトランジスタ形成の後、第１の配線層１２１、第２の配線層１２３を形成している。次に、酸化絶縁膜１２４の上にイオン非透過性絶縁膜１２５を堆積する。このとき、イオン非透過性絶縁膜１２５の堆積前にチップ周辺部について酸化絶縁膜１２０，１２２，１２４を除去し、シリコン層１０９を露出させる。この後にイオン非透過性絶縁膜１２５を堆積することにより、チップ周辺部でイオン非透過絶縁膜１２５とシリコン層１０９とがシリコン層露出部１２７，１２８において接触し、酸化絶縁膜１２０，１２２，１２４による陽イオンの拡散通路が遮断される。

イオン非透過絶縁膜１２５としては、リンガラス（ＰＳＧ: Phosphosilicate glass）あるいは窒化珪素（Ｓｉ_３Ｎ_４）がある。ＰＳＧは酸化絶縁膜に拡散した陽イオンをリンによって捕獲する機能を有する。図１の例では、イオンの透過しにくい材料としてたとえば厚さ１５０ｎｍの窒化珪素層を用いる。窒化珪素はＰＳＧに比較して耐水性に優れる利点がある。

イオン非透過絶縁膜１２５の形成後、絶縁膜１２６を堆積し、イオン感応膜１３４，１３５への接続部１３０、コイル１３２および、疑似参照電極１３１を形成するための金属層を形成する。金属膜としてはたとえば厚さ１０μｍの銅を用いる。疑似参照電極とはセンサチップが溶液中に投入されたとき、溶液電位を参照することによりＩＳＦＥＴのゲートに対する基準電位を与える電極（図４の参照電極１７３）である。理想的な参照電極は溶液の種類や濃度に対して電極−溶液界面の電位分布が変化しないが、実用的にはこの条件を近似的に満たす電極として標準水素電極やＡｇ−ＡｇＣｌ電極などが用いられる。しかしこれらは半導体集積回路の形成プロセスとの整合性の観点から適当でない。そこで電極−溶液界面の電位分布が変化しないという特性を完全に満たすものではないが、少なくとも溶液に対して化学的に安定である材料を用い、参照電極として用いる（この意味で、すなわち理想的な参照電極ではないという意味で、ここでは「擬似」参照電極と呼んでいる）ことができる。

たとえば銅に対する接着金属層形成の後、厚さ１００ｎｍの金を形成する。金属層１３０，１３１，１３２の形成の前には絶縁層１２３，１２５，１２６を加工してスルーホールを形成し、集積回路部と必要な接続をする。金属層１３０，１３１，１３２を形成後、絶縁膜１３３を堆積してＩＳＦＥＴのゲート接続用電極１３０部にスルーホールを形成し、第１及び第２のＩＳＦＥＴのゲートに接続されるイオン感応膜１３４，１３５をそれぞれ形成する。図５Ａ〜Ｂはウェハ上に図１に示すチップが形成された状態を示している（２チップ分のみを示している）。図５Ａは断面図であり、図５Ｂは平面図である。但し、図５Ｂには完成品では直接見えないいくつかの層（半導体領域）のレイアウトを示している。領域１０５Ｒはガードリング、領域１０９はガードリング外周の領域、領域１０９上にイオン非透過性絶縁膜１２５と領域１０９との接触領域１２７，１２８が存在する。集積回路、センサ、コイル、イオン感応膜の形成が終了してウェハが完成した後、スクライブ領域（分離領域）１４０でダイシングして、チップ毎に分割される。

センサチップの電気的絶縁について図１及び図５Ａ，Ｂに示したセンサチップに基づき説明する。チップ裏面の電気的絶縁はＢＯＸ層１０２により実現される。また、チップ側面の電気的絶縁は次の構造によって実現される。シリコン層１０３の導電型をｐ型とし、チップ周辺にｐ型不純物拡散層１０９を配置し、その内側にＢＯＸ層１０２まで届くｎ型不純物拡散層１０５Ｒ（ガードリング）を配置した構造によって実現することができる。ｎ型不純物層１０５は、ＢＯＸ層１０２に到達する拡散深さを持つようにイオン打込み、拡散の条件の下で形成された拡散層として形成される。図５Ｂに示されるように、ガードリング１０５Ｒはチップ周辺に沿って配置され、チップ内の最高電位に接続される。その外側周囲のｐ型不純物拡散は電気的にフローティングにする。ガードリング１０５Ｒよりも内側のｐ型基板１０８およびｎＭＯＳトランジスタのｐ型ウェル１１０はチップの接地電位に設定され、ｐＭＯＳトランジスタのｎ型ウェル１０７、深いｎ型不純物拡散領域１０５はチップの最高電位に設定されている。チップの最高電位としては集積回路で使用されている電源電圧を用い、例えば３Ｖに設定する。

これにより、試料溶液の電位によってｐ型フローティング層１０９の電位が持ち上げられたとしてもガードリング層１０５Ｒとフローティング層１０９の間は逆方向にバイアスされており、電源電圧の範囲内ではセンサチップと溶液間の絶縁を保つことができる。また、チップの接地電位は疑似参照電極１７３を基準にしてバイアス電位１７４だけ異なっている。チップの集積回路で生成されるバイアス電位を電源電位以下に設定すれば、集積回路の絶縁は損なわれることはない。なお、フローティング層１０９をｎ型とする場合には、ガードリングをｐ型とし、チップの接地電位に設定しておけばよい。
なお、不純物拡散層の極性は以上の説明に限定されず、例えばｎ型ＳＯＩ基板にセンサチップを形成する場合であっても、適切な拡散層の極性、ウェル電位を与えることで同様の効果を得ることができる。

次にチップ端面からの陽イオンの拡散の抑制について説明する。まず、陽イオンの拡散経路についてみると、ＳＯＩ基板１００の主面から上に形成された部分はイオン非透過膜１２７によってチップ端面部分からの酸化絶縁膜を通路とする陽イオンの拡散経路は遮断されている。また、ＳＯＩ基板の主面より下側に存在する酸化珪素膜としてはＢＯＸ層１０２があり、ＢＯＸ層１０２は陽イオンの拡散経路となりうる。図１の構造で説明したように素子を分離するフィールド絶縁膜１１４の厚さはシリコン層１０３の厚さに比べて薄いためＢＯＸ層１０２には到達していない。したがってＢＯＸ層１０２はＳＯＩ基板１００の主面から上にある酸化膜層とは分離され、ＢＯＸ層１０２を通路として基板に拡散した陽イオンは基板主面に形成された集積回路を構成する素子には到達し得ない。また、ＢＯＸ層に拡散した陽イオンにより影響を受ける可能性のある領域としてはｎＭＯＳトランジスタのｐ型ウェル１１０、ｐＭＯＳトランジスタが形成されるｎ型ウェル１０７、そしてｐ型ウェル層を分離する深いｎ型分離層１０５がある。しかし、これらの領域は、前述の様にｐ型ウェルについては最低電位に固定され、ｎ型ウェル及び深いｎ型分離層については最高電位に固定されている。したがって、集積回路の動作に関わるＭＯＳトランジスタのチャネル領域、ソース・ドレインや拡散層抵抗を構成するｎ／ｐ型拡散層領域にはＢＯＸ層中の陽イオンの影響は及ばない。

このように、図１および図５に示すＭＯＳトランジスタおよびＩＳＦＥＴの構造はＳＯＩ基板を用いない場合と同じであり、ＳＯＩ基板特有の構造を必要としない。したがって汎用的な通常基板向けのプロセスによって製造することができる。また、レイアウトについてみると、ウェル電位の固定をＭＯＳトランジスタ毎に行う必要はなく、バルクＣＭＯＳと同様に、複数のＭＯＳトランジスタを含む共通のウェル内における任意の箇所で電位を設定するための配線とのコンタクト部を設ければよい。さらに、素子分離、ウェル電位の設定についてもＳＯＩ構造をもたない通常のシリコン基板の場合と同様のレイアウトルールによって集積回路を設計することが可能である。これにより、汎用のＭＯＳトランジスタプロセスを利用し、従来の回路設計データを活用することで、低コスト・迅速にチップ絶縁特性に優れた高安定動作、高信頼性のセンサチップを提供することが可能になる。

図７は、センサチップのデバイス構造の第１の変形例を示すものである。図１の構造との相違は、イオン非透過性絶縁膜１２５を堆積する前に、チップ周辺においてＢＯＸ層１０２より深い溝を形成し、その上にイオン非透過性絶縁膜１２５を堆積した点である。これにより、イオン非透過性絶縁膜１２５はＳＯＩ支持基板１０１と直接に接触する。したがって、チップ端面における電気的絶縁はイオン非透過性絶縁膜１２５によって実現され、また陽イオンの拡散経路もイオン非透過性絶縁膜１２５によって遮断される。この構造の特徴はＢＯＸ層１０２もチップ端面から遮断されることにより、チップ端面からチップ内部への陽イオンの拡散を抑制することが可能になる。したがってこの構造を採用すれば、図４に示すようなウェル１９０の電位が変動するような構成においても、ＢＯＸ層１０２に拡散する陽イオンの影響をなくすことが可能になる。

図８は、センサチップのデバイス構造の第２の変形例を示すものである。図１の構造との相違は、フィールド絶縁膜１１９の厚さをＢＯＸ上のシリコン膜の厚さに比べて同等以上とする。これによりＭＯＳトランジスタは絶縁膜によって分離されることによりＭＯＳトランジスタ間の素子分離耐圧やラッチアップ耐圧を向上することができる。ただし、この構造ではＢＯＸ層１０２から陽イオンが拡散すると素子特性に悪影響を与える。そのため、チップ周辺の構造を図７の構成と同様にしている。すなわち、チップ周辺はイオン非透過性絶縁膜１２５によって絶縁されるため、陽イオン拡散の問題は生じない。

この変形例では、フィールド絶縁膜１１９，１１８がＢＯＸ層に届く構造としているが、これを実現するため以下の方法がある。（１）ＢＯＸ層１０２上のシリコン層１０３を薄くする。例えば、シリコン層１０３の厚さを１５０ｎｍとし、フィールド絶縁膜厚を４５０ｎｍ（ＳＯＩ基板主面から下側への厚さ２００ｎｍ）とする。（２）シリコン層１０３の厚さを２μｍとし、素子分離領域に深溝を掘りそこに絶縁膜を堆積する。（３）シリコン層１０３の厚さを５００ｎｍとし、フィールド絶縁膜の厚さを１．５μｍにする。例えば（１）の方法をとった場合、ＭＯＳトランジスタのソース・ドレイン領域１１１，１１２，１１３はＢＯＸ層１０２に接触することになる。これによりソース・ドレイン領域とシリコン層との間の寄生容量あるいはフィールド絶縁膜上の配線とシリコン層との間の寄生容量を低減することができ、集積回路の消費電力の低減、動作速度の向上を図ることができる。

図９は、センサチップのデバイス構造の第３の変形例を示すものである。この構造の特徴は、チップ端面からの陽イオンの拡散経路の遮断のために金属配線１２９を用いている点である。集積回路やセンサが配置された領域の外側において、金属配線と層間のスルーホールを使って酸化珪素からなる層間絶縁膜による陽イオンの拡散経路を遮断する。例えば、チップの外周部にリング状の配線を設け、異なる配線層に形成されたリング状の配線を接続するリング状のスルーホールにより陽イオンの拡散経路を遮断できる。この構造によれば、通常のＭＯＳトランジスタの形成プロセスについて特別な変更を加えることなく、陽イオン拡散経路を遮断する構造を実現できる。なお、金属配線による陽イオン遮断とイオン非透過性絶縁膜による陽イオン遮断とを組み合わせて用いてもよい。

チップ端面の電気的絶縁については図９のデバイスでは図１のデバイスと同じく最高電位に固定されたｎ型不純物層からなるガードリング１０５Ｒと電位をフローティングにしたｐ型不純物層１０９で構成されるｐｎ接合によって実現している。これに代えて、図７または図８の構造と同様に、チップ周辺部に深溝構造を作成し、イオン非透過性絶縁膜により絶縁をとってもよい。

図１及び図７〜図９のデバイス構成は、イオン選択性の異なるイオン感応膜を有する第１のＩＳＦＥＴと第２のＩＳＦＥＴを有している例を示している。前述のとおり、例えば、図１の構造ではｎＭＯＳトランジスタのウェルは電源電位に、ｐＭＯＳトランジスタのウェルは接地電位に固定されるためＢＯＸ層を介して拡散してくる陽イオンの影響を受けにくいといえる。しかし、図４に示すような定ドレイン電圧・定ドレイン電流とするような増幅器の構成の場合、ＩＳＦＥＴが形成されるｎ型ウェル１０８は、高インピーダンスの電流源１７５を介して接地電位に接続され、ＩＳＦＥＴのゲート１７０の電位に応じて電流源１７５で設定されるドレイン電流が流れるような電位に変化する。つまり、ＩＳＦＥＴが構成されるｐウェルは接地電位に固定できないため、ＢＯＸ層から拡散した陽イオンによる影響を受ける可能性がある。

そのため、陽イオンの影響をさらに小さくするため、図１０に示すような参照用のＩＳＦＥＴ１８５を用いてセンサ回路を構成することができる。図１０のセンサ回路は第１のセンサ回路ＳＮＣ１とセンサ回路ＳＮＣ２を設け、これが共通の参照電極１７３及びバイアス電圧１７４により動作する。第１及び第２のセンサ回路ＳＮＣの動作は図４のセンサ回路と同様である。ここで、第１のセンサ回路ＳＮＣ１のＩＳＦＥＴ１８４（第１のＩＳＦＥＴ）は、目的とするイオン、分子等を選択的に捕獲する感応膜を有する測定用のＩＳＦＥＴであり、第２のセンサ回路ＳＮＣ２のＩＳＦＥＴ１８５（第２のＩＳＦＥＴ）は、ＩＳＦＥＴ１８４と異なるイオン、分子等の選択性をもつ感応膜を有する参照用のＩＳＦＥＴである。第１のセンサ回路ＳＮＣ１及び第２のセンサ回路ＳＮＣ２の出力差を比較器１８９により検出することによって、陽イオンの影響をキャンセルすることができる。

他の回路構成として図１１に示すような差動対による増幅器を用いることができる。図４の構成においては、ＩＳＦＥＴのウェルがフローティングになっているため、ＢＯＸ層からの陽イオンの影響が生じるおそれがある。図１１の構成では、ＩＳＦＥＴのｐ型ウェル電位は接地電位に固定されているため、ＢＯＸ層からの陽イオンの影響を排除することができる。

以上、本発明のセンサチップを説明するにあたり、ｐＨセンサを例としたが、本発明により実現できるセンサチップはｐＨセンサに限られるものではなく、例えばＤＮＡセンサも同様の構造で実現できる。図１２にＤＮＡセンサの場合のＩＳＦＥＴの部分構造を示す。ｐＨセンサではイオン選択性の感応膜をＩＳＦＥＴのゲート上に堆積したのに対し、ＤＮＡセンサではＩＳＦＥＴのゲート上に金属層３００を堆積し、金属層３００に対してプローブＤＮＡ３０１を付着させる。金属層３００の材質としてはプローブＤＮＡが付着しやすい物質であることが必要であり、例えば金を利用することができる。このようなＤＮＡチップのプローブＤＮＡに対してターゲットＤＮＡが特異的に結合する。ＤＮＡは負の電荷をもっているため、ターゲットＤＮＡがプローブＤＮＡと特異的結合することにより、ＩＳＦＥＴの電位が変化する。この特徴を利用して前述のｐＨセンサと同様に試料溶液中のターゲットＤＮＡの有無を検出することができる。

図１０に示すような参照用のＩＳＦＥＴを設ける場合には、（１）参照用のＩＳＦＥＴのゲート上に測定用のＩＳＦＥＴのプローブＤＮＡとは塩基配列の異なるプローブＤＮＡを付着させる、（２）参照用のＩＳＦＥＴのゲート上にはプローブＤＮＡを付着させない、という２つの構造がありうる。デバイスの作りやすさの面からは（２）の構造に利点がある。この場合、金属層３００として測定用のＩＳＦＥＴのゲートにはプローブＤＮＡを付着させやすい金属を用い、参照用のＩＳＦＥＴのゲートにはプローブＤＮＡを付着させにくい金属を用いればよい。

さらにタンパク質等の有機物質も本発明のセンサチップを用いて検出可能である。タンパク質が正・負いずれの電荷も持たない場合には、あらかじめ検出したいタンパク質を電荷で修飾する前処理を行っておく。これにより、抗原・抗体反応によりタンパク質がＩＳＦＥＴに特異的に結合すると、ＩＳＦＥＴのゲート電位が変化する。これにより試料溶液中の有機物質の検出を行うことができる。

さらにＩＳＦＥＴに限られず、他のセンサ、例えば温度センサ、フォトダイオード、歪みセンサなどを用いることができる。フォトダイオードをセンサとして利用したセンサチップの構成を図１３Ａに示す。ｐ型層１４１とｎ型層１４２によりフォトダイオードが形成されており、図２で説明した各回路ブロックがセンサチップに集積されている。

図１３Ｂにフォトダイオードを利用した光センサ回路の一例を示す。最初にφresがオン状態（「H」とする）となる。これによりフォトダイオード１５０に接続されたリセットＭＯＳトランジスタ１５１がオンになり、ノードＰＤ（１）はリセット電位Ｖｐｄ０に充電される。充電後、リセットＭＯＳトランジスタ１５１はオフになり、フォトダイオード１５０は電荷蓄積モードに入って試料からの光信号の蓄積を開始する。時間経過とともにノードＰＤ（１）の電位は入射した光量に応じてリセット電位Ｖｐｄ０から減少し始める。信号蓄積時間経過後，ソースフォロワＭＯＳトランジスタ１５２を介して出力ノードＶｏｕｔの電圧減少分を読み取ることによって光量を計測することができる。

フォトダイオードは、生物発光を用いた計測、例えばＢＡＭＰＥＲ法（Bioluminometry法によるＤＮＡのSNPs（single nucleotide polymorphisms）解析）のセンサとして利用できる。ＢＡＭＰＥＲ（Bioluminometric Assay with Modified Primer Extension Reactions）法では、プライマーＤＮＡの３’末端が変位を検出しようとする位置にくるように設計し、相補鎖合成を行わせる。プライマーの相補鎖伸長は３’末端がターゲットにマッチしているか否かにより大きく左右され、マッチしていると相補鎖伸長は起きるが、マッチしていないと相補鎖伸長は殆ど起きない。これを利用してSNPsの識別を行う。反応式を図１４に示す。

すなわち、ＤＮＡポリメラーゼ存在下での反応基質dNTP（デオキシヌクレオチド３リン酸）のＤＮＡ相補鎖合成の副産物としてピロリン酸（PPi; inorganic pyrophosphate）ができる。これをＡＰＳ（adenosine5 phosphosulfate）とＡＴＰ sulfurylaseの存在下で反応させるとＡＴＰが生成される。ＡＴＰはルシフェリンとルシフェラーゼ存在下で反応して光を発し、これを測定することで相補鎖伸長を検出する。発光反応によりピロリン酸が生成するので、発光はＡＰＳを消費して持続する。この相補鎖伸長に伴う発光をフォトダイオードで検出する。
図１の構造を作製するプロセスフローの一例を図１５Ａ〜Ｇに示す。製造工程別に断面図を示している。

（Ａ）素子を形成するＳＯＩ基板を形成する。ここでＢＯＸ層は０．５μm、ＢＯＸ層上シリコン層の導電型はｐ型、比抵抗１０Ωｃｍ、厚さ１．５μｍとする。

（Ｂ）素子分離のためのフィールド絶縁膜を形成する。シリコン窒化膜をパターニングしてフィールド絶縁膜の領域を規定する。酸化膜の形成は、ウェット酸化雰囲気で１１００℃の熱処理によって行う。酸化膜厚は４５０ｎｍとなるように酸化時間を調整する。

（Ｃ）ウェル間の分離およびチップ周辺の絶縁領域にレジストの窓を開け、ＢＯＸ層に到達するような深いｎ型不純物拡散層形成のため、リンをイオン打ち込みし、１２００℃、１２０分の拡散を行う。続いてレジストのパターンニングによりｐ／ｎ型ウェルの不純物であるボロン／リンをイオン打ち込みして、１１００℃、５０minの熱拡散をする。

（Ｄ）ＭＯＳトランジスタ形成ではまず、しきい値電圧を調整するためＢＦ_２をイオン打ち込みする。次に高耐圧型のＭＯＳトランジスタのゲート絶縁膜として、ウェット酸化雰囲気において８５０℃の熱処理により厚さ２５nmの酸化膜を形成する。続いて通常耐圧型ＭＯＳトランジスタを形成する部分の高耐圧ゲート酸化膜を除去し、ウェット酸化雰囲気中において８００℃で熱処理し、８nmのゲート酸化膜を形成する。そしてゲートとなるポリシリコン、タングステンシリサイドを堆積し、ゲート形状に加工する。次にＭＯＳトランジスタの電界緩和用の不純物としてｎＭＯＳ領域にはリンを、ｐＭＯＳ領域にはボロンをイオン打ち込みし、８５０℃で１０minの熱処理をおこなう。ソース、ドレインとなる高濃度不純物層を形成するためｎＭＯＳ領域にはヒ素、ｐＭＯＳ領域にはＢＦ_２をイオン打ち込みする。そして８５０℃、２０minでアニールする。

（Ｅ）配線・層間絶縁膜形成としてまず第１層目の配線とＭＯＳトランジスタとの絶縁層となる窒化シリコン層、シリコン酸化膜層を堆積し、コンタクトホール用のパターニングをする。続いて窒化チタンおよびタングステンからなるバリア層を堆積した後、アルミニウムを堆積して配線としてパターニングする。次に第２層目の配線層との絶縁膜としてシリコン酸化膜を堆積し、配線間の導通をとるためのスルーホールを形成し、窒化チタンおよびタングステンからなるバリア層を堆積した後、アルミニウムを堆積して配線としてパターニングする。同様にして第３層目の配線層を形成する。

（Ｆ）保護膜（イオン非透過性膜）として窒化シリコン膜を形成し、コイル用パッド部のパターニングしてパッド上のパッシベーション膜を除去する。

（Ｇ）通信用コイルとして銅をメッキにより形成する。ＩＳＦＥＴのゲートに接続された開口部には必要に応じてイオン感応膜が形成される。

本発明はセンサチップ、特に遺伝子など生体物質や物理化学量を安価、簡便に検査するセンサチップ及びセンサチップをもちいて検査を行う計測システムに利用することができる。

本発明のセンサチップの断面構造を示す図である。センサチップを用いたワイヤレスセンシングシステムの構成を示すブロック図である。図３Ａはセンサチップの利用方法の一例を示す図であり、図３Ｂはその反応槽を示す図である。センサチップのセンサとしてＩＳＦＥＴを用いたセンサ回路の構成を示す図である。図５Ａはウェハレベルでのセンサチップの断面図であり、図５Ｂはウェハレベルでのセンサチップの平面図である。センサチップをバルクＣＭＯＳプロセスで作成した場合に想定される構造を示す図である。本発明のセンサチップの別の断面構造を示す図である。本発明のセンサチップの別の断面構造を示す図である。本発明のセンサチップの別の断面構造を示す図である。ＩＳＦＥＴを用いたセンサ回路の別の構成を示す図である。ＩＳＦＥＴを用いたセンサ回路の別の構成を示す図である。ＤＮＡチップとして機能するセンサチップのセンサ（ＩＳＦＥＴ）部分を示す図である。センサチップのセンサとしてフォトダイオードを用いたセンサチップの断面図である。プライマーの相補鎖伸長の反応式である。図１のセンサチップの製造プロセスフローを示す図である。

符号の説明

１００：ＳＯＩ（Silicon on Insulator）基板、１０１：ＳＯＩ基板における支持基板、１０２：ＳＯＩ基板におけるＢＯＸ層、１０３：ＢＯＸ層上のシリコン層、１０５：深いｎ型不純物拡散領域、１０６：ＩＳＦＥＴのウェルを構成するｐ型不純物拡散領域、１０７：ｐチャネルＭＯＳのウェルを構成するｎ型不純物拡散領域、１０８：ＩＳＦＥＴが形成されるｐ型ウェル下部のウェルを構成する不純物が及ばない領域、１０９：チップ周辺部に配置され、フローティング電位にされたｐ型不純物領域、１１０：ｎチャネルＭＯＳのウェルを構成するｐ型不純物領域、１１１：ｐチャネルＭＯＳのソース・ドレインを構成するｐ型不純物領域、１１２：ＩＳＦＥＴのソース・ドレインを構成するｎ型不純物領域、１１３：ｎチャネルＭＯＳのソース・ドレインを構成するｎ型不純物領域、１１４：素子を分離する酸化膜、１１５：ｎチャネルＭＯＳのゲート、１１６：ｐチャネルＭＯＳのゲート、１１７：ＩＳＦＥＴのゲート、１１８：チップ端面に位置するＢＯＸ層まで達する厚さを有する素子分離用の酸化膜、１１９：ＢＯＸ層まで達する厚さを有する素子分離用の酸化膜、１２０：第１層目の配線の下に形成された層間絶縁膜、１２１：第１層目の配線、１２２：層間絶縁膜、１２３：第２層目の配線、１２４：層間絶縁膜、１２５：イオン非透過性絶縁膜、１２６：絶縁膜、１２７：絶縁膜とシリコンの接合部分、１２８：絶縁膜とシリコンの接続部分、１２９：絶縁膜とシリコンの接続部分、１３０：ＩＳＦＥＴのゲートに接続する金属層、１３１：疑似参照電極を形成する金属層、１３２：コイルを形成する金属層、１３３：絶縁膜、１３４：ＩＳＦＥＴのゲートに接続するイオン感応膜、１３５：レファレンス用のＩＳＦＥＴのゲートに接続するイオン感応膜、１３６：ワイヤレスセンサチップの端面および裏面を覆う絶縁膜、１３７：金属層、１４０：スクライブ領域、１４１：フォトダイオードのアノードを構成するウェル、１４２：フォトダイオードのカソードを構成する拡散層、１４３：フォトダイオードのリセット用ＭＯＳトランジスタのゲート、１４４：フォトダイオードのカソード電位を検出するための電極、１５０：センサブロック、１５１：センサ制御・アナログ回路ブロック、１５２：通信制御回路ブロック、１５３：ＲＦインタフェースブロック、１５４：容量、１５５：コイル、１６０：ワイヤレスセンサチップ側のコイル、１６１：コイルと回路との接続部、１６２：コイルと回路との接続部、１６３：ＩＳＦＥＴのイオン感応膜の表面、１６４：疑似参照電極の表面、１６５：参照用ＩＳＦＥＴのイオン感応膜の表面、１７０：ＩＳＦＥＴのイオン感応膜、１７１：ＩＳＦＥＴのドレイン、１７２：ＩＳＦＥＴのソース、１７３：疑似参照電極、１７４：バイアス電源、１７５：電流源、１７６：増幅器、１７７：増幅器、１７８：電源、１７９：電流源、１８０：出力端子、１８１：抵抗、１８２：抵抗、１８３：電流源、１８４：ＩＳＦＥＴ、１８５：参照用ＩＳＦＥＴ、１８６：増幅器、１８７：増幅器、１８９：増幅器、１９０：ＩＳＦＥＴが形成された基板、１９１：ＩＳＦＥＴと差動対を形成するＦＥＴ、１９２：カレントミラーを構成するＦＥＴ、１９３：カレントミラーを構成するＦＥＴ、１９４：電流源を構成するＦＥＴ、１９５：増幅器、２００：ワイヤレスセンサチップ、２２１：リーダ・ライタ側コイル、２３０：リーダ・ライタ、２３１：測定制御装置、２４０：試料プレート、２４１：反応槽、２４２：試料溶液、２５０：リーダ・ライタ、２５１：リーダ・ライタ側コイル、２５２：搬送波、２５３：ワイヤレスセンサチップとリーダ・ライタ側コイル、２５４：試料プレートとリーダ・ライタおよび制御装置、２６０：制御装置。

Claims

支持基板，埋め込み絶縁層，半導体層が順に積層されたＳＯＩ基板と、前記半導体層上に形成された集積回路とを有する半導体集積回路装置で構成されたセンサチップであって、
前記集積回路は、センサ部と、前記センサ部からのセンシング信号を信号処理する信号処理回路と、外部装置との通信を制御する通信制御回路と、前記信号処理回路で信号処理された前記センシング信号を高周波信号に変換するインターフェース回路と、前記高周波信号を前記外部装置に送信するコイル及び共振容量とを有し、
前記半導体層が、前記半導体層表面から前記埋め込み絶縁層に達するように設けられ、前記集積回路の形成領域を取り囲むように形成されたｎ型不純物拡散層と、前記半導体層の外周側面から前記ｎ型不純物拡散層の外周側面に達するように設けられ、前記ｎ型不純物拡散層を取り囲むように形成されたｐ型不純物拡散層とを有し、
前記ｎ型不純物拡散層に前記集積回路の最高電位を供給し、前記ｐ型不純物拡散層をフローティングとしたことを特徴とするセンサチップ。
支持基板，埋め込み絶縁層，半導体層が順に積層されたＳＯＩ基板と、前記半導体層上に形成された集積回路とを有する半導体集積回路装置で構成されたセンサチップであって、
前記集積回路は、センサ部と、前記センサ部からのセンシング信号を信号処理する信号処理回路と、外部装置との通信を制御する通信制御回路と、前記信号処理回路で信号処理された前記センシング信号を高周波信号に変換するインターフェース回路と、前記高周波信号を前記外部装置に送信するコイル及び共振容量とを有し、
前記半導体層が、前記半導体層表面から前記埋め込み絶縁層に達するように設けられ、前記集積回路の形成領域を取り囲むように形成されたｐ型不純物拡散層と、前記半導体層の外周側面から前記ｐ型不純物拡散層の外周側面に達するように設けられ、前記ｐ型不純物拡散層を取り囲むように形成されたｎ型不純物拡散層とを有し、
前記ｐ型不純物拡散層に前記集積回路の最低電位を供給し、前記ｎ型不純物拡散層をフローティングとしたことを特徴とするセンサチップ。
前記センサチップが、パッケージされることなく試料溶液に接した状態で用いられることを特徴とする請求項１又は２に記載のセンサチップ。
前記集積回路が、イオン感応性電界効果トランジスタを有することを特徴とする請求項１〜３の何れかに記載のセンサチップ。
前記半導体層の外周側面が、イオン非透過性絶縁膜で覆われていることを特徴とする請求項１〜３の何れかに記載のセンサチップ。
前記イオン非透過性絶縁膜が、リンガラス層又は窒化珪素層であることを特徴とする請求項５に記載のセンサチップ。
反応層と、リーダ／ライタと、前記リーダ／ライタに接続されるアンテナと、前記反応層に投入されるセンサチップとを含む計測システムであって、
前記センサチップは、支持基板，埋め込み絶縁層，半導体層が順に積層されたＳＯＩ基板と、前記半導体層上に形成された集積回路とを有し、前記集積回路によって、前記アンテナからの信号を受信し、又は、前記アンテナを介して前記リーダ／ライタにセンシングデータを送信することが可能に構成され、
前記半導体層が、前記半導体層表面から前記埋め込み絶縁層に達するように設けられ、前記集積回路の形成領域を取り囲むように形成されたｎ型不純物拡散層と、前記半導体層の外周側面から前記ｎ型不純物拡散層の外周側面に達するように設けられ、前記ｎ型不純物拡散層を取り囲むように形成されたｐ型不純物拡散層とを有し、
前記ｎ型不純物拡散層に前記集積回路の最高電位を供給し、前記ｐ型不純物拡散層をフローティングとしたことを特徴とする計測システム。
反応層と、リーダ／ライタと、前記リーダ／ライタに接続されるアンテナと、前記反応層に投入されるセンサチップとを含む計測システムであって、
前記センサチップは、支持基板，埋め込み絶縁層，半導体層が順に積層されたＳＯＩ基板と、前記半導体層上に形成された集積回路とを有し、前記集積回路によって、前記アンテナからの信号を受信し、又は、前記アンテナを介して前記リーダ／ライタにセンシングデータを送信することが可能に構成され、
前記半導体層が、前記半導体層表面から前記埋め込み絶縁層に達するように設けられ、前記集積回路の形成領域を取り囲むように形成されたｐ型不純物拡散層と、前記半導体層の外周側面から前記ｐ型不純物拡散層の外周側面に達するように設けられ、前記ｐ型不純物拡散層を取り囲むように形成されたｎ型不純物拡散層とを有し、
前記ｐ型不純物拡散層に前記集積回路の最低電位を供給し、前記ｎ型不純物拡散層をフローティングとしたことを特徴とする計測システム。
前記センサチップが、パッケージされることなく試料溶液に接した状態で用いられることを特徴とする請求項７又は８に記載の計測システム。
前記センサチップの電力が、前記アンテナと前記センサチップとの誘導結合によって供給されることを特徴とする請求項７〜９の何れかに記載の計測システム。
前記集積回路が、イオン感応性電界効果トランジスタを有することを特徴とする請求項７〜１０の何れかに記載の計測システム。
前記半導体層の外周側面が、イオン非透過性絶縁膜で覆われていることを特徴とする請求項７〜１０の何れかに記載の計測システム。
前記イオン非透過性絶縁膜が、リンガラス層又は窒化珪素層であることを特徴とする請求項１２に記載の計測システム。