JP4067928B2

JP4067928B2 - Method for manufacturing gallium nitride compound semiconductor device and method for processing gallium nitride compound semiconductor layer

Info

Publication number: JP4067928B2
Application number: JP2002282448A
Authority: JP
Inventors: 真也布上; 正明小野村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2008-03-26
Anticipated expiration: 2022-09-27
Also published as: JP2004119772A

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法に関する。
【０００２】
【従来の技術】
近年、ＩｎＧａＡｌＮなどの窒化ガリウム系化合物半導体を用いた青色発光半導体レーザが開発されており、光ディスクなどの高密度情報処理用の光源として期待されている。
【０００３】
光ディスクシステム等への応用では、レーザの出射ビームを極小スポットに絞ることが必要であり、基本横モード発振が不可欠である。このような窒化ガリウム系化合物半導体レーザとして、従来、リッジ構造のレーザが多く報告され、また販売されている（例えば、特許文献１及び２参照。）。このリッジ構造のレーザの発振閾値および横モードの制御などの素子特性は、リッジ部の深さおよびリッジ部の幅に依存する。特に、リッジ部の幅は約２μｍ以下の非常に狭い幅であり、リッジ部に電極を形成する等の工程においては精密なプロセス制御が要求される。
【０００４】
【特許文献１】
特開２０００−４０６３公報（図２等）
【０００５】
【特許文献２】
特開２００１−１６０６５０公報（図１等）
【０００６】
【発明が解決しようとする課題】
従来のリッジ構造を有する窒化ガリウム系化合物半導体レーザには、以下に述べる問題点がある。
【０００７】
まず、従来、リッジ構造の半導体レーザのリッジ或いはエッチング端面を形成する工程において、レジスト、ＳｉＯ₂、Ｎｉ等がドライエッチング用マスクとして用いられる。しかし、金属であるＮｉをマスクに用いた場合、ＧａＮに対するエッチング選択比（被エッチング材料のエッチング速度Ｒｅとマスク材のエッチング速度Ｒｍの比、即ちＲｅ／Ｒｍ。）が高いことが期待できるものの、Ｎｉを剥離するためのエッチング液によりデバイスや結晶にダメージが入り、デバイスプロセスに適用することは困難である。また、レジストやＳｉＯ₂をマスクに用いた場合、ＧａＮに対するエッチング選択比は十分ではなく、エッチング中にマスクが後退する。マスクが後退する場合、エッチング側壁に縦縞状に凹凸が形成されたり、エッチング側壁が垂直に形成されず斜めに形成され易い。
【０００８】
実際の半導体レーザプロセスに用いた場合、ストライプに沿ってリッジ幅が変動し、光の散乱損失の原因となったり、リッジ幅の制御性劣化の原因となる。また、エッチング端面形成ではエッチング端面が８５°程度のテーパとなったりして垂直な端面を得ることができず、このために光の閉じ込めが低下するなどの問題があった。垂直で平滑なエッチングを達成するためには、ＧａＮに対して優れたエッチング選択比を有しデバイスプロセスに適した材料のエッチングマスクを用いる必要があるが、かかる材料は未だ見出されていない。
【０００９】
また、従来のＧａＮ系半導体レーザはサファイア或いは炭化珪素からなる基板上に形成されるのが一般的である。しかし、かかる基板とＧａＮ系半導体レーザ構造層間の熱膨張係数の差のために、ウエハーには大きな反りが発生する。この反りは、例えば、直径約５ｃｍのＧａＮ系半導体レーザ構造層を成長したウエハーを水平面上に置いた場合、ウエハー中心部と端部との高さの差は数十μｍにも及ぶことが本発明者により見出されている。
【００１０】
このため、リッジ上部にｐ側電極用の窓を形成する工程が困難となる。即ち、通常は、リッジ上部にｐ側電極用の窓を形成するために、ガラスマスク等を用いた光リソグラフィによるパターン転写を行う。しかし、上記したように、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスクとの密着性は良好であるが、ウエハー端部ではガラスマスクとの密着性は劣化する。さらにウエハー中心部では、リッジとガラスマスクのパターン開口部との位置は一致するものの、ウエハー端部では位置ズレが生じてしまう。このため、従来のプロセスでは、ウエハー端部でｐ側電極の形成される位置がリッジ上部からずれてしまうという問題があった。
【００１１】
これにより、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。即ち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかないことが本発明者により確かめられている。
【００１２】
以上のように、従来の窒化ガリウム系化合物半導体レーザの製造方法では、リッジ幅の制御が困難であるとともに、狭いリッジ上部への電極形成の歩留まりが極端に悪いという課題があった。また、このような基板の反りによる歩留まり低下の問題は、窒化ガリウム系化合物半導体レーザ以外の他の窒化ガリウム系化合物半導体発光素子や、窒化ガリウム系化合物半導体素子にもあった。
【００１３】
本発明は、上記実情に鑑みてなされたものであり、その目的は、歩留まりが高い窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法を提供することである。
【００１４】
【課題を解決するための手段】
（構成）
前述した課題を解決するために、本発明の第１の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１５】
また、本発明の第２の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１６】
また、本発明の第３の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第２の膜をパターニングし、パターニングされた当該第２の膜をマスクとして弗素含有エッチャントを用いたエッチングにより前記第１の膜をパターニングし、さらに塩素含有エッチャントを用いて前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００１７】
また、本発明の第４の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上に電極を形成する工程とを具備することを特徴とする。
【００１８】
また、本発明の第５の窒化ガリウム系化合物半導体素子の製造方法は、第１導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第１導電型の窒化ガリウム系化合物半導体層上に窒化ガリウム系化合物半導体の発光層を形成する工程と、この発光層上に第２導電型の窒化ガリウム系化合物半導体層を形成する工程と、この第２導電型の窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングしてリッジ部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記リッジ部の両側に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記リッジ部の両側に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記リッジ部上に電極を形成する工程とを具備することを特徴とする。
【００１９】
また、本発明の第６の窒化ガリウム系化合物半導体素子の製造方法は、窒化ガリウム系化合物半導体層上に第１の膜を形成する工程と、この第１の膜上に、弗素含有エッチャント及び塩素含有エッチャントに対するエッチング速度が当該第１の膜よりも小さい第２の膜を形成する工程と、前記第１の膜及び第２の膜をパターニングする工程と、パターニングされた前記第２の膜をマスクとして塩素含有エッチャントを用いたエッチングにより、前記窒化ガリウム系化合物半導体層をエッチングして凹部を形成する工程と、パターニングされた前記第１の膜の側壁を弗素含有エッチャントにより選択的にエッチングして当該第１の膜の幅を前記第２の膜の幅よりも狭くする工程と、パターニングされた前記第２の膜上及び前記凹部内に、弗素含有エッチャントに対するエッチング速度が前記第１の膜よりも小さい第３の膜を形成する工程と、パターニングされた前記第１の膜を弗素含有エッチャントにより除去することにより、前記凹部内に前記第３の膜を残しながら当該第１の膜上の前記第２の膜及び第３の膜を除去する工程と、前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面領域を素子領域として半導体素子を形成する工程とを具備することを特徴とする。
【００２０】
本発明の第１〜第６の窒化ガリウム系化合物半導体素子の製造方法において、以下の構成を備えることが特に好ましい。
【００２１】
（１）前記第１の膜はＳｉＯ₂膜であり、前記第２の膜はＺｒＯ₂、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂から選ばれる材料の膜であること。
【００２２】
（２）前記第３の膜はＺｒＯ₂、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂から選ばれる材料の膜であること。
【００２３】
（３）前記弗素含有エッチャントは弗化アンモニウム又は弗化水素酸であること。
【００２４】
（４）前記塩素含有エッチャントは塩素ガスであること。
【００２５】
（５）第３の膜は端面コート用の複数の酸化膜であること。ここで、ＳｉＯ₂膜は表面には出ない。
【００２６】
（６）前記窒化ガリウム系化合物半導体層の前記第１の膜を除去した表面の上から前記凹部内の前記第３の膜上にかけて前記電極を形成すること。
【００２７】
（７）前記電極を前記リッジ部上から前記リッジ部の両側の前記第３の膜上にかけて形成すること。
【００２８】
（８）前記第２の膜を成膜した後に、当該第２の膜に対して酸素雰囲気中で熱処理を行うこと。
【００２９】
（９）前記第３の膜を成膜した後に、当該第３の膜に対して酸素雰囲気中で熱処理を行うこと。
【００３０】
（１０）前記第１の膜及び第２の膜をパターニングする工程において、リフトオフによるパターニングを用いること。
【００３１】
（１１）前記第１の膜及び第２の膜をパターニングする工程において、ドライエッチングを用いること。
【００３２】
（１２）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第２導電型の窒化ガリウム系化合物半導体層をエッチングする工程と前記第３の膜を形成する工程との間に行うこと。
【００３３】
（１３）前記第１の膜の幅を前記第２の膜の幅よりも狭くする工程は、前記第１の膜をパターニングする工程と同時か、或いは当該工程に引き続いて行うこと。
【００３４】
また、本発明の窒化ガリウム系化合物半導体層の加工方法は、窒化ガリウム系化合物半導体層上にＺｒＯ₂、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂から選ばれる材料のパターンを形成し、このパターンをマスクとして前記窒化ガリウム系化合物半導体層を塩素含有エッチャントによりエッチングすることを特徴とする。
【００３５】
ここで、前記塩素含有エッチャントは塩素ガスであることが好ましい。
【００３６】
（作用）
本発明者は、塩素ガスを用いた反応性プラズマにより窒化ガリウム系化合物半導体をエッチングする際、ＺｒＯ₂膜のエッチング選択比は６．８であり、ＳｉＯ₂膜のそれ（２．５）の２倍以上であることを実験により見出した。レジストは１より小さかった。したがって、ＺｒＯ₂膜をマスクとして塩素含有エッチャントによりエッチングを行えば、窒化ガリウム系化合物半導体を高選択比でエッチングでき、側面が垂直に近く平滑なリッジ部等を容易に形成することも可能となる。
【００３７】
また、ＺｒＯ₂膜は室温での電子ビーム蒸着法やスパッタ蒸着法により成膜した場合は、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントによりエッチングされるものの、特に成膜後に酸素雰囲気中で熱処理を行うことにより、弗化アンモニウムや弗化水素酸等の弗素含有エッチャントに殆どエッチングされなくなるという性質がある。
【００３８】
したがって、ＳｉＯ₂膜等の弗素含有エッチャントにより容易にエッチングされる膜の上に上記ＺｒＯ₂膜を形成し、かかるＺｒＯ₂膜をマスクとして塩素含有エッチャントによりＳｉＯ₂膜等及び窒化ガリウム系化合物半導体をエッチングすることにより、凹部やリッジ部を容易に形成することができる。さらに、同じＺｒＯ₂膜をマスクとして上記ＳｉＯ₂膜等の側壁を上記弗素含有エッチャントにより選択的にエッチングすることにより、ＳｉＯ₂膜の幅をＺｒＯ₂膜の幅よりも狭くすることができ、その後凹部やリッジ部両側を別のＺｒＯ₂膜で埋め込む際に、リッジ部等の側部における当該ＺｒＯ₂膜の段切れを促進することが可能となる。埋め込んだＺｒＯ₂膜に対してＳｉＯ₂膜等を弗素含有エッチャントにより良好な選択比でエッチングすることができるので、凹部やリッジ部両側へのＺｒＯ₂膜の選択的な埋め込み構造を容易に形成することが可能である。
【００３９】
これにより、側面が垂直に近く平滑なリッジ部等を容易に形成することができる他、リッジ部等の上面に対して合わせずれなく電極をコンタクトさせることが可能であり、歩留まりの高い窒化ガリウム系化合物半導体素子の製造方法を提供することができる。
【００４０】
以上の効果は、ＺｒＯ₂膜以外に、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂においても確認することができた。
【００４１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照にしつつ詳細に説明する。
【００４２】
（第１の実施形態）
最初に、本発明による窒化ガリウム系化合物半導体層の加工方法について、ＺｒＯ₂膜をマスクとしてＧａＮ系半導体層をドライエッチングする工程を例に説明する。
【００４３】
まず、ＧａＮ系半導体層上にＺｒＯ₂膜を電子ビーム蒸着法やスパッタ蒸着法等により堆積する。次に、このＺｒＯ₂膜上にレジストを塗布し、光リソグラフィーによりパターンを形成する。さらに、当該レジストをマスクとして弗化アンモニウムを用いたウエットエッチング法あるいは反応性イオンエッチング（ＲＩＥ）によりＺｒＯ₂膜をエッチングし、ＺｒＯ₂膜へパターンを転写する。さらに、レジストを除去することによりＺｒＯ₂のマスクパターンを形成できる。
【００４４】
さらに、このＺｒＯ₂パターンをマスクとして、塩素ガスを含むエッチングガスを用いたドライエッチング法によりＧａＮ系半導体層をエッチングし、パターンをＧａＮ系半導体層に転写する。ここでドライエッチング法としては電子サイクロトロン共鳴―反応性イオンビームエッチング（ＥＣＲ−ＲＩＢＥ）や誘導結合プラズマ−反応性イオンエッチング（ＩＣＰ−ＲＩＥ）等を用いることができる。
【００４５】
なお、ＺｒＯ₂のマスクパターンを形成する方法としては、リフトオフによる方法も適用することができる。すなわち、ＧａＮ系半導体素上にレジストを塗布し、光リソグラフィーによりパターンを形成する。次に、ＺｒＯ₂膜を室温で電子ビーム蒸着法やスパッタ蒸着法により堆積する。次に、レジストを剥離液により剥離する。この時、レジスト上に堆積したＺｒＯ₂膜も一緒に剥離除去され、ＧａＮ膜上に堆積したＺｒＯ₂膜のみが残り、ＺｒＯ₂膜のパターンが形成される。
【００４６】
図１１（ａ）に示すように、従来のＳｉＯ₂マスク３０２を用いた場合、マスク３０２の後退により、リッジ部（凸部）３０１ａにおいて約８５°の傾斜を持つエッチング側壁しか得られず、また縦縞状の凹凸が形成され、リッジ部３０１ａの幅の揺らぎの原因となる。ここで、２０１はサファイア基板、２０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４７】
一方、図１１（ｂ）に示すように、本発明によるＺｒＯ₂マスク３０３を用いたドライエッチング法によれば、マスク３０３の後退はなく、リッジ部（凸部）３０１ｂにおいて垂直で平坦性も良好な側壁が得られ、リッジ部３０１ｂの幅の制御も容易であった。図１１（ｂ）において、１０１はサファイア基板、１０２はＧａＮバッファ層、３０１は窒化ガリウム系化合物半導体層である。
【００４８】
本発明では、マスクとしてＺｒＯ₂の場合について説明したが、ドライエッチング時にプラズマあるいはイオンに晒される最表面層がＺｒＯ₂膜であれば、マスクは多層膜により構成されていてもよい。
（第２の実施形態）
既に述べたように、ＺｒＯ₂膜は電子ビーム蒸着あるいはスパッタ蒸着しただけでは、弗化アンモニウム液によりエッチングされるが、酸素雰囲気下で熱処理を行うことにより、弗化アンモニウム液等の酸に対してもエッチングされなくなる。一方、ＳｉＯ₂膜は同じ条件で熱処理しても弗化アンモニウムによりエッチングされる。すなわち、マスクをＺｒＯ₂とＳｉＯ₂の二層より構成した場合、マスクを熱処理することにより、ウエットエッチングによりＳｉＯ₂層のみを選択的にエッチングすることが可能である。本発明の第２の実施形態はこの性質を利用するものであり、リッジ構造の両側にＺｒＯ₂膜等の絶縁膜をリフトオフにより選択的に形成する方法である。
【００４９】
以下、本実施形態について説明する。図１乃至図３は、本発明による窒化ガリウム系化合物半導体素子の製造方法に係る実施形態を示す工程断面図である。
【００５０】
まず、図１（ａ）に示すように、サファイア基板１上にＧａＮバッファ層２を形成し、このＧａＮバッファ層２上にＧａＮ系半導体層（例えばＧａＮ層）３を形成する。
【００５１】
次に、図１（ｂ）に示すようにＧａＮ系半導体層３上に第１の酸化膜としてＳｉＯ₂膜４をＣＶＤ法、電子ビーム蒸着法、スパッタ蒸着法等の方法により堆積する。さらに、第２の酸化膜としてＺｒＯ₂膜５を電子ビーム蒸着法やスパッタ蒸着法等の方法により堆積する。その後、酸素雰囲気下で３００℃以上８００℃以下の温度で熱処理を行う。この工程により、ＺｒＯ₂膜５は弗化アンモニウムにエッチングされないようになる。
【００５２】
次に、ＺｒＯ₂膜５上にレジストを塗布し、光リソグラフィーにより図１（ｃ）のようにレジストパターン６を形成する。さらに、図１（ｄ）に示すように当該レジストパターン６をマスクとして反応性イオンエッチング（ＲＩＥ）によりＺｒＯ₂膜５をエッチングし、パターンを転写する。続けて、ＳｉＯ₂膜４をエッチングする。その後、レジストパターン６を除去し、図２（ｅ）のようなＺｒＯ₂膜５とＳｉＯ₂膜４との二層よりなるマスクパターンを形成する。
【００５３】
次に、このマスクパターンを用い塩素ガスを含むエッチングガスを用いてドライエッチング法によりＧａＮ系半導体層２をエッチングし凸部３ａを形成する（図２（ｆ））。ここでドライエッチング法としてはＥＣＲ−ＲＩＢＥやＩＣＰ−ＲＩＥを用いることができる。
【００５４】
次に、弗化アンモニウム液に試料を浸け、ＳｉＯ₂膜４の側壁部をエッチングにより後退させて、図２（ｇ）のようにＳｉＯ₂膜４の側壁に凹み４ａを形成する。上述したように、ＺｒＯ₂膜５は酸素雰囲気下で熱処理を施しているため、弗化アンモニウム液に対してエッチングされず、ＳｉＯ₂膜４のみが選択的にエッチングされる。
【００５５】
次に、図２（ｈ）のように第３の酸化膜であるＺｒＯ₂膜７ａ、７ｂを電子ビーム蒸着法やスパッタ蒸着法等により堆積する。この時、前記の側壁部の凹み４ａにはＺｒＯ₂膜は堆積されない。したがって、ＺｒＯ₂膜５上にＺｒＯ₂膜７ａが、ＧａＮ系半導体層２の凸部３ａの両側にＺｒＯ₂膜７ｂがそれぞれ形成されることになる。
【００５６】
次に、図３に示すように試料を弗化アンモニウム液に浸す。ここで、弗化アンモニウム液は前記側壁の凹み部４ａより第１の酸化膜のＳｉＯ₂膜４に達し、ＳｉＯ₂膜４はエッチング除去される。この際、ＳｉＯ₂膜４とともにＳｉＯ₂膜４上に堆積した第２の酸化膜であるＺｒＯ₂マスク５と、第３の酸化膜ＺｒＯ₂７ｂが同時に除去される。
【００５７】
以上の工程により、ＧａＮ系半導体層２の凸部３ａの両側部分（エッチング溝側壁部およびエッチング溝底面部）にＺｒＯ₂絶縁膜７ａが選択的に形成される。すなわち、図３に示すように、エッチングで形成された凸部３ａ上部のみに開口部を有するＺｒＯ₂絶縁膜７ａの構造を容易に実現できる。すなわち、本発明では、エッチングにより凸部３ａを形成するためのマスクを、ＺｒＯ₂絶縁膜７ａ形成時のリフトオフ用のマスクとしても使用しているため、例えば幅２μｍ以下の絶縁膜開口部であっても、ウエハーの反りに影響されることなく、正確に形成することができる。
【００５８】
また、本発明によるＺｒＯ₂膜５をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、ＧａＮ系半導体層２の凸部３ａにおいて垂直で平坦性も良好な側壁が得られ、凸部３ａの幅の制御も容易であった。
【００５９】
なお、開口部を有するＺｒＯ₂絶縁膜に囲まれた窒化ガリウム系化合物半導体領域には、発光素子の他に、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等、他の半導体素子を形成することも可能である。
【００６０】
以上説明した実施形態では、別のＳｉＯ₂／ＺｒＯ₂マスクの形成方法を用いてもよい。例えば、レジストマスクを用いたリフトオフプロセスにより、ＳｉＯ₂膜、ＺｒＯ₂膜を順に堆積してパターン形成してもよい。また、ＳｉＯ₂膜上にリフトオフプロセスによりＺｒＯ₂マスクパターンを形成し、エッチングによりＳｉＯ₂膜へパターンを転写してもよい。すなわち、本発明では、ＳｉＯ₂／ＺｒＯ₂の二種類の酸化膜よりなるマスクを形成し、これを、窒化ガリウム系化合物半導体のドライエッチング用および絶縁膜のリフトオフ用のマスクとして用いることが本質的であり、パターンの形成方法にはよらない。
【００６１】
【実施例】
（実施例）
以下、本発明の実施例を用いて、本発明によるＧａＮ系半導体発光素子の製造方法について具体的に説明する。
【００６２】
図４は、本発明の実施例に係わる窒化ガリウム系化合物半導体レーザの概略断面図である。サファイア基板１０１上には、窒化ガリウム系化合物半導体１０２〜１１０が形成されている。すなわち、基板１０１上には、ＧａＮバッファ層１０２、ｎ−ＧａＮコンタクト層１０３、ｎ−ＧａＡｌＮクラッド層１０４、ｎ−ＧａＮ導波層１０５、ＩｎＧａＮ多重量子井戸（ＭＱＷ）活性層１０６、ｎ−ＧａＡｌＮオーバーフロー防止層１０７、ｐ−ＧａＮ導波層１０８、ｐ−ＧａＡｌＮクラッド層１０９、ｐ−ＧａＮコンタクト層１１０が順次積層されている。
【００６３】
ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９の一部はｐ−ＧａＡｌＮクラッド層１０９の途中までエッチング除去され、ストライプ状のリッジ１０９ａが形成されている。図１に示すレーザの図中上側の面上（リッジ１０９ａの両側部）には、ＺｒＯ₂膜１１１が形成されている。そして、ＺｒＯ₂膜１１１には開口部が設けられており、この開口部においてリッジ１０９ａ上面が露呈している。後述するように、本実施形態では、このＺｒＯ₂膜１１１の開口部をリフトオフにより形成している。
【００６４】
一方、ｐ側電極１１２は、この開口部を介してｐ−ＧａＮコンタクト層１１０に接するように蒸着されている。また、他方側の電極であるｎ側電極１１３は、ｐ−ＧａＮコンタクト層１１０からｎ−ＧａＡｌＮクラッド層１０４までが部分的に除去されて露呈したｎ−ＧａＮコンタクト層１０３に蒸着されている。
【００６５】
本実施例の特徴の１つは、ＳｉＯ₂膜およびＺｒＯ₂膜の二層よりなるマスクを用いてリッジ１０９ａ形成のドライエッチングを行い、さらにＺｒＯ₂膜１１１形成に同じマスクを用いることにより、リッジ上部に電極形成用のＺｒＯ₂膜開口部を位置ずれなく形成した点である。これにより、ＺｒＯ₂膜の開口に形成されるｐ側電極１１２と、リッジ１０９ａ上面との位置ずれがなくなる。
【００６６】
次に、本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法について、図５〜図７を用いて具体的に説明する。
【００６７】
まず、図５（ａ）に示すように、サファイア基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ法）により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板１０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層１０２、膜厚４μｍのｎ−ＧａＮコンタクト層１０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層１０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層１０５、Ｉｎ_0.25Ｇａ_0.75Ｎ井戸層／Ｉｎ_0.05Ｇａ_0.95Ｎ障壁層からなる多重量子井戸の活性層１０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層１０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層１０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層１０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層１１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００６８】
次に、図５（ｂ）に示すように、ｐ−ＧａＮコンタクト層１１０上にＳｉＯ₂層１２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、電子ビーム蒸着装置によりＺｒＯ₂層１２２を５００ｎｍ堆積した。
【００６９】
その後、酸素を含む雰囲気中、５００℃で１０分間保持し熱処理を行った。この熱処理により、ＺｒＯ₂の弗化アンモニウムに対するエッチングは無視できるようになり、ＳｉＯ₂層１２１との選択比をほぼ無限大にすることができる。
【００７０】
ポジレジストを塗布し、光露光プロセスにより幅２μｍのレジストパターンを形成する。次に、ＣＦ₄およびＨ₂をエッチングガスとする反応性イオンエッチングによりＺｒＯ₂層１２２およびＳｉＯ₂層１２１をエッチングした。エッチング後、レジストを除去し、図５（ｃ）のように、上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ₂層１２１およびＺｒＯ₂層１２２よりなる幅２μｍのマスクを形成することができる。なお、この工程において、ＣＦ₄およびＨ₂をエッチングガスとする反応性イオンエッチング等によりＺｒＯ₂層１２２をパターニングした後、レジストを除去し、さらにパターニングされたＺｒＯ₂層１２２をマスクとしてＣＦ₄およびＨ₂をエッチングガスとする反応性イオンエッチング等によりＳｉＯ₂層１２１をパターニングすることも可能である。
【００７１】
次に、図６（ｄ）に示すように、ＳｉＯ₂層１２１／ＺｒＯ₂層１２２からなるマスクを用いて、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９を深さ０.５μｍまでドライエッチングして、リッジ１０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００７２】
次に、図６（ｅ）に示すように、弗化アンモニウム液によりＳｉＯ₂層１２１の側壁のみを選択的にエッチングし、リッジ側壁に深さ２００ｎｍ程度の小さな凹み１２１ａを形成した。なお、この側壁の選択的なエッチング工程は、ＳｉＯ₂層１２１のパターニング工程と、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程との間に行うこともできる。また、ＺｒＯ₂層１２２からなるマスクを用いて弗化アンモニウム液によりＳｉＯ₂層１２１をエッチングしてパターニングを行う場合は、この側壁の選択的なエッチング工程を同時に行うこともできる。
【００７３】
次に、図６（ｆ）に示すように、電子ビーム蒸着装置により、上記ドライエッチングでマスクとして用いたＳｉＯ₂層１２１／ＺｒＯ₂層１２２からなるマスクをそのまま用いて、全面にＺｒＯ₂膜を５００ｎｍ堆積させた。ここで、ｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９のドライエッチング工程によりこれらの層に形成された凹部（リッジ１０９ａ両側）にはＺｒＯ₂膜１１１が堆積し、当該マスク上にはＺｒＯ₂膜１１１´が堆積した。あらかじめ形成したＳｉＯ₂層１２１の側壁の凹み１２１ａの部分にはＺｒＯ₂膜は形成されない。
【００７４】
次に、この構造を弗化アンモニウムに浸すことによりＳｉＯ₂層１２１をエッチング除去でき、これにより、ＳｉＯ₂層１２１上に堆積したＺｒＯ₂層１２２とＺｒＯ₂膜１１１´も同時に除去することができた。この工程において、ＺｒＯ₂膜１１１をｐ−ＧａＮコンタクト層１１０とｐ−ＧａＡｌＮクラッド層１０９に形成された凹部に選択的に残すことができる（図７（ｇ））。
次に、図７（ｈ）に示すように、ｎ側電極１１０を形成するためのエッチングを行った。具体的には、まず、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターン１２３を形成する。その後、ＣＦ₄とＨ₂ガスを用いた反応性イオンエッチング（ＲＩＥ）によりレジストパターン１２３に覆われていない部分のＺｒＯ₂層１１１をエッチング除去した後、再度、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットする。
【００７５】
次に、レジストパターン１２３をマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層１０３が露出するまで部分的にエッチング除去した（図７（ｈ））。
【００７６】
次に、レジストパターン１２３を除去し、リフトオフプロセスにより、図７（ｉ）に示すように、ｎ側電極１１２及びｐ側電極１１３を形成した。これにより、図４に示した半導体レーザが得られる。
【００７７】
本実施形態の製造方法では、リッジ形成のためのドライエッチング用マスクを、絶縁膜形成用のマスクとしても使用しており、この絶縁膜（ＺｒＯ₂膜１１１）の開口の位置とリッジ１０９ａの位置とが極めて高い精度で一致する。即ち、ウエハーに反りがある場合でも、リッジ１０９ａの形成とＺｒＯ₂膜１１１の開口形成とを同一マスクパターンを用いてセルフアラインに行うことができる。その結果、リッジ１０９ａの位置とｐ側電極１１２の位置とが極めて高い精度で一致し、ウエハーに反りがあってもｐ側電極１１２を極めて高い歩留まりで形成できる。
【００７８】
また、本発明によるＺｒＯ₂層１２２をマスクとして用いたドライエッチング法によれば、マスクの後退はなく、リッジ１０９ａにおいて垂直で平坦性も良好な側壁が得られ、リッジ１０９ａの幅の制御も容易であった。
【００７９】
（比較例）
従来は、リッジに開口を有する絶縁膜としてＳｉＯ₂膜が用いられており、リッジと開口の位置合わせが容易でなく製造歩留まりが悪かった。本発明者は、このようなリッジ構造を有するレーザを製造した。以下に、かかる製造方法を比較例として説明する。
【００８０】
図８乃至図１０は、当該比較例の製造方法を示す工程断面図である。まず、図８（ａ）に示すように、サファイア基板２０１上に、有機金属気相成長法により窒化ガリウム系化合物半導体積層構造を形成する。すなわち、基板２０１上に、膜厚１０〜２００ｎｍのＧａＮバッファ層２０２、膜厚４μｍのｎ−ＧａＮコンタクト層２０３、膜厚０．６μｍのｎ−ＧａＡｌＮクラッド層２０４、膜厚０．１μｍのｎ−ＧａＮ光ガイド層２０５、Ｉｎ_0.25Ｇａ_0.75Ｎ井戸層／Ｉｎ_0.05Ｇａ_0.95Ｎ障壁層からなる多重量子井戸の活性層２０６、ｐ−ＧａＡｌＮからなるキャリアオーバーフロー防止層２０７、膜厚０．１μｍのｐ−ＧａＮ光ガイド層２０８、膜厚０．６μｍのｐ−ＧａＡｌＮクラッド層２０９、膜厚０．１μｍのｐ−ＧａＮコンタクト層２１０、を順次形成する。その後、ウエハーを成長装置から取り出す。
【００８１】
次に、ｐ−ＧａＮコンタクト層２１０上にＳｉＯ₂層２２１を熱ＣＶＤ法により４００ｎｍ堆積した。その後、ポジレジストを塗布し、光露光プロセスにより幅２μｍのストライプ状のレジストパターンを形成する。次に、ＣＦ₄およびＨ₂をエッチングガスとする反応性イオンエッチングによりＳｉＯ₂層２２１をエッチングした。さらに、レジストを除去し、図８（ｂ）に示すように上記窒化ガリウム系化合物半導体積層構造上にＳｉＯ₂層２２１よりなる幅２μｍのマスクを形成することができる。
【００８２】
次に、図８（ｃ）に示すように、ＳｉＯ₂層２２１からなるマスクを用いて、ｐ−ＧａＮコンタクト層２１０とｐ−ＧａＡｌＮクラッド層２０９を深さ０.５μｍまでドライエッチングして、リッジ２０９ａを形成する。具体的には、誘導結合型の反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置中にウエハーをセットし、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件でエッチングを行う。この時、基板温度は２５℃に制御する。
【００８３】
次に、半導体レーザ構造層上にレジストを塗布し、光露光プロセスによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、塩素ガスをエッチングガスとして用い、プラズマ発生用ＲＦパワー５００Ｗ、基板バイアス用ＲＦパワー２００Ｗの条件で、ｎ−ＧａＮコンタクト層２０３が露出するまで部分的にエッチング除去した（図９（ｄ））。
【００８４】
次に、上記レジストパターンを除去し、図９（ｅ）に示すように全面にＳｉＯ₂膜２１１を形成した。さらに、この構造上にレジストを塗布し、光露光プロセスによりレジストパターン２２２を形成する（図９（ｆ））。しかしながら、このレジストパターン２２２を形成する工程において、リッジ２０９ａに対してレジストパターン２２２の開口位置がずれてしまう問題が生じた。
【００８５】
図１２を用いてこのレジストパターン２２２の形成工程について詳細に説明する。通常は、リッジ２０９ａ（図１２では４００ａ、４００ｂの部分に相当。）上部にｐ側電極形成用の窓を形成するために、ガラスマスク４０１（４０２は遮光部、４０３は露光光。）を用いた光リソグラフィによるパターン転写を行う。しかし、ウエハーには大きな反りが存在するため、ウエハー中心部ではガラスマスク４０１との密着性は良好であるが、ウエハー端部ではガラスマスク４０１との密着性は劣化する。さらに、ウエハー中心部ではリッジ４００ａとガラスマスク４０１のパターン開口部との位置は一致するものの、ウエハー端部ではリッジ４００ｂとガラスマスク４０１のパターン開口部との間で位置ずれが生じてしまう。このため、上記比較例のプロセスでは、図１２に示すようにウエハー端部においてレジストパターン２２２の開口位置（ｐ側電極の形成される位置）がリッジ４００ｂ（２０９ａ）上部からずれてしまうという問題があった。本比較例においては、図９（ｆ）に示すように、レジストパターン２２２の開口の側壁２２２ａは、リッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８６】
次に、図９（ｆ）に示すようにレジストパターン２２２をマスクとしてＳｉＯ₂膜２１１のパターニングを行った。ウエハー端部ではレジストパターン２２２の開口位置がリッジ２０９ａの位置とずれているため、ＳｉＯ₂膜２１１の側壁はリッジ２０９ａ上及びリッジ２０９側部に位置してしまった。
【００８７】
次に、図１０（ｇ）に示すように、全面に電極となる金属膜を堆積した。レジストパターン２２２の開口内にはｐ側電極として金属膜２１２ａが、レジストパターン２２２上には金属膜２１２ａ´が形成された。さらに、レジストパターン２２２を除去してリフトオフプロセスを行うことにより、レジストパターン２２２上に堆積した金属膜２１２ａ´も同時に除去し、ｐ側電極として金属膜２１２ａを残した（図１０（ｈ））。しかしながら、ウエハー端部ではｐ側電極２１２ａはリッジ２０９ａに対してずれて形成されている。
【００８８】
次に、図１０（ｉ）に示すように、ｐ側電極２１２ａに対して電極パッド２１２ｂを形成した。また、ｎ−ＧａＮコンタクト層２０３上のＳｉＯ₂膜２１１にはコンタクトホールを開口し、このコンタクトホール内にｎ側電極２１３を形成した。以上の工程により比較例による半導体レーザが得られる。
【００８９】
本比較例による半導体レーザでは、上記したようにウエハー端部ではｐ側電極２１２ａがリッジ２０９ａに対してずれて形成されているので、ウエハー端部のレーザ素子では、抵抗が上昇し素子が破壊されることがある。また逆に、電流リークが発生しレーザ発振が得られなくなる場合もあった。すなわち、ウエハーの端部ほどレーザ素子の歩留まりが低下していた。良好な特性のレーザ素子が得られるのは、ウエハーの中心付近２０％程度以下の領域しかなかった。
【００９０】
なお、本実施形態及び実施例は上記の記載に限定されない。例えば、上記実施形態及び実施例では、第１の膜としてＳｉＯ₂膜、第２の膜としてＺｒＯ₂膜を用いたが、これに限定されない。第２の膜としてはＺｒＯ₂膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９１】
また、第３の膜としてＺｒＯ₂膜を用いたが、これに限定されない。第３の膜としてはＺｒＯ₂膜が一番好ましい効果が得られたが、その他、ＳｉＯ、Ｔａ₂Ｏ₃、Ｌａ₂Ｏ₅、ＣｅＯ₂、ＨｆＯ₂等の他の材料の膜を使うことも可能であることが確かめられた。また、これらの材料から選ばれる少なくとも二つの材料を互いに混ぜ合わせたり積層したりして組み合わせて用いることも可能である。
【００９２】
さらにまた、上記実施形態及び実施例では、窒化ガリウム系化合物半導体層を２層エッチングした例を示したが、これに限られず、一層のみをエッチングしても良いし、３層以上をエッチングしても良いことは言うまでもない。
【００９３】
また、弗素含有エッチャント及び塩素含有エッチャントはそれぞれ、ガス、液体、溶液の各状態を含むものである。上記実施形態及び実施例に用いたエッチャントがエッチングの効果が大きいが、これらに限定されず、他のエッチャントを使用することも可能である。
【００９４】
また、以上説明した実施例では、窒化窒化ガリウム系化合物半導体レーザに対する適用例を示したが、本発明の製造方法をＬＥＤ等の他の窒化ガリウム系化合物半導体発光素子、ＭＥＳＦＥＴ、ＭＯＳＦＥＴ等のトランジスタや、ダイオード等の他の半導体素子の製造に対しても適用することが可能である。
【００９５】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００９６】
【発明の効果】
本発明の窒化ガリウム系化合物半導体層の加工方法によれば、凸部の幅を精密に制御することができ、かつ平滑な凸部側壁を得ることが可能である。また、本発明の窒化ガリウム系化合物半導体素子の製造方法によれば、絶縁膜の開口部の位置と凸部の位置とを精度良く一致させることができ、素子形成の歩留まりを向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第２の実施形態に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図２】図１に続く工程断面図。
【図３】図２に続く工程断面図。
【図４】本発明の実施例に係る窒化ガリウム系化合物半導体素子の構造を示す断面図。
【図５】本発明の実施例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図６】図５に続く工程断面図。
【図７】図６に続く工程断面図。
【図８】比較例に係る窒化ガリウム系化合物半導体素子の製造方法を示す工程断面図。
【図９】図８に続く工程断面図。
【図１０】図９に続く工程断面図。
【図１１】第１の実施形態に係るエッチングにおける側壁形状と従来のエッチングにおける側壁形状を比較する断面図。
【図１２】ウエハー端部においてレジストパターンの開口位置がリッジ位置からずれる問題を説明する図。
【符号の説明】
１基板
２バッファ層
３ＧａＮ系半導体層
３ａ凸部
４ＳｉＯ₂膜
４ａ凹み
５ＺｒＯ₂膜
６レジストパターン
７ａ、７ｂＺｒＯ₂膜
１０１基板
１０２バッファ層
１０３ｎ−コンタクト層
１０４ｎ−クラッド層
１０５ｎ−光ガイド層
１０６ＭＱＷ活性層
１０７ｐ−オーバーフロー防止層
１０８ｐ−光ガイド層
１０９ｐ−クラッド層
１０９ａリッジ
１１０ｐ−コンタクト層
１１１ＺｒＯ₂膜
１１２ｎ側電極
１１３ｐ側電極
１２１ＳｉＯ₂膜
１２１ａ凹み
１２２ＺｒＯ₂膜
１２３レジストパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a gallium nitride compound semiconductor element and a method for processing a gallium nitride compound semiconductor layer.
[0002]
[Prior art]
In recent years, blue light emitting semiconductor lasers using gallium nitride compound semiconductors such as InGaAlN have been developed and are expected as light sources for high-density information processing such as optical disks.
[0003]
In application to an optical disk system or the like, it is necessary to focus the laser beam to a minimum spot, and fundamental transverse mode oscillation is indispensable. As such a gallium nitride compound semiconductor laser, conventionally, many ridge structure lasers have been reported and sold (see, for example, Patent Documents 1 and 2). The element characteristics such as the oscillation threshold and lateral mode control of the laser having the ridge structure depend on the depth of the ridge portion and the width of the ridge portion. In particular, the width of the ridge portion is a very narrow width of about 2 μm or less, and precise process control is required in processes such as forming electrodes on the ridge portion.
[0004]
[Patent Document 1]
JP 2000-4063 (FIG. 2 etc.)
[0005]
[Patent Document 2]
JP 2001-160650 A (FIG. 1 etc.)
[0006]
[Problems to be solved by the invention]
The conventional gallium nitride compound semiconductor laser having a ridge structure has the following problems.
[0007]
First, in the conventional process of forming a ridge or etching end face of a semiconductor laser having a ridge structure, a resist, SiO, ₂ Ni, etc. are used as a mask for dry etching. However, when Ni, which is a metal, is used as a mask, it can be expected that the etching selectivity to GaN (ratio of the etching rate Re of the material to be etched and the etching rate Rm of the mask material, that is, Re / Rm) is high. The etching solution for peeling Ni damages the device and the crystal, and it is difficult to apply to the device process. Resist and SiO ₂ Is used as a mask, the etching selectivity to GaN is not sufficient, and the mask recedes during etching. When the mask is retracted, unevenness is formed in vertical stripes on the etching side wall, or the etching side wall is not formed vertically but is easily formed obliquely.
[0008]
When used in an actual semiconductor laser process, the ridge width fluctuates along the stripe, causing light scattering loss and deterioration of the ridge width controllability. In addition, when the etching end face is formed, the etching end face becomes a taper of about 85 ° and a vertical end face cannot be obtained, which causes a problem that light confinement is lowered. In order to achieve vertical and smooth etching, it is necessary to use an etching mask of a material having an excellent etching selectivity with respect to GaN and suitable for a device process, but such a material has not yet been found.
[0009]
Conventional GaN-based semiconductor lasers are generally formed on a substrate made of sapphire or silicon carbide. However, due to the difference in thermal expansion coefficient between the substrate and the GaN-based semiconductor laser structure layer, the wafer is greatly warped. For example, when a wafer on which a GaN-based semiconductor laser structure layer having a diameter of about 5 cm is grown is placed on a horizontal plane, the difference in height between the center and end of the wafer can reach several tens of μm. Found by the inventor.
[0010]
This makes it difficult to form a p-side electrode window on the ridge. That is, normally, in order to form a window for the p-side electrode on the ridge, pattern transfer by photolithography using a glass mask or the like is performed. However, as described above, since there is a large warp in the wafer, the adhesion to the glass mask is good at the center of the wafer, but the adhesion to the glass mask is deteriorated at the wafer edge. Further, although the position of the ridge and the pattern opening of the glass mask coincide with each other at the center of the wafer, a positional shift occurs at the edge of the wafer. For this reason, the conventional process has a problem that the position at which the p-side electrode is formed at the edge of the wafer is displaced from the top of the ridge.
[0011]
As a result, in the laser element at the edge of the wafer, the resistance may increase and the element may be destroyed. On the contrary, there is a case where current leakage occurs and laser oscillation cannot be obtained. In other words, the yield of the laser element was reduced toward the edge of the wafer. It has been confirmed by the present inventor that a laser element having good characteristics can be obtained only in an area of about 20% or less near the center of the wafer.
[0012]
As described above, in the conventional method for manufacturing a gallium nitride compound semiconductor laser, there are problems that it is difficult to control the ridge width and that the yield of electrode formation on the narrow ridge is extremely poor. In addition, the problem of yield reduction due to the warpage of the substrate is also present in gallium nitride compound semiconductor light emitting devices other than gallium nitride compound semiconductor lasers and gallium nitride compound semiconductor devices.
[0013]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing a gallium nitride compound semiconductor element and a method for processing a gallium nitride compound semiconductor layer having a high yield.
[0014]
[Means for Solving the Problems]
(Constitution)
In order to solve the above-described problem, a first method of manufacturing a gallium nitride compound semiconductor device according to the present invention includes a step of forming a first film on a gallium nitride compound semiconductor layer, A step of forming a second film whose etching rate for the fluorine-containing etchant and the chlorine-containing etchant is lower than that of the first film, patterning the second film, and masking the patterned second film. Patterning the first film by etching using a fluorine-containing etchant, and further etching the gallium nitride compound semiconductor layer using a chlorine-containing etchant to form a recess, and the patterned first film The side walls of the film are selectively etched with a fluorine-containing etchant to make the width of the first film narrower than the width of the second film. Forming a third film having a lower etching rate with respect to the fluorine-containing etchant than the first film on the patterned second film and in the recess; and patterning the first film Removing the second film and the third film on the first film while removing the film with a fluorine-containing etchant while leaving the third film in the recess; and Forming an electrode on the surface of the compound semiconductor layer from which the first film has been removed.
[0015]
The second method for manufacturing a gallium nitride compound semiconductor device according to the present invention includes a step of forming a first conductivity type gallium nitride compound semiconductor layer, and a step of forming the first conductivity type gallium nitride compound semiconductor layer on the first conductivity type gallium nitride compound semiconductor layer. A step of forming a light emitting layer of the gallium nitride compound semiconductor, a step of forming a second conductivity type gallium nitride compound semiconductor layer on the light emitting layer, and a step of forming on the second conductivity type gallium nitride compound semiconductor layer. A step of forming a first film, a step of forming a second film on the first film, the etching rate of which is lower than that of the first film, with respect to the fluorine-containing etchant and the chlorine-containing etchant; The first film is patterned by etching using a fluorine-containing etchant using the patterned second film as a mask, and further containing chlorine. Etching the second-conductivity-type gallium nitride compound semiconductor layer with an etchant to form a ridge portion; and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant The step of making the width of the first film narrower than the width of the second film, and the etching rate for the fluorine-containing etchant on the patterned second film and on both sides of the ridge portion are the first film. Forming a smaller third film, and removing the patterned first film with a fluorine-containing etchant, leaving the third film on both sides of the ridge portion. The method includes a step of removing the second film and the third film, and a step of forming an electrode on the ridge portion.
[0016]
The third method for manufacturing a gallium nitride compound semiconductor device according to the present invention includes a step of forming a first film on a gallium nitride compound semiconductor layer, and a fluorine-containing etchant and chlorine on the first film. Forming a second film having a lower etching rate than the first film, and patterning the second film, and using the fluorine-containing etchant using the patterned second film as a mask. Etching the gallium nitride compound semiconductor layer using a chlorine-containing etchant to form a recess, and forming a fluorine-containing etchant on the side wall of the patterned first film. A step of selectively etching to make the width of the first film narrower than the width of the second film, and patterning. Forming a third film having a lower etching rate than the first film on the second film and in the recess, and forming the patterned first film on the fluorine-containing etchant. Removing the second film and the third film on the first film while leaving the third film in the recess, and removing the second film and the third film from the first film. Forming a semiconductor element using the surface region from which the first film is removed as an element region.
[0017]
The fourth method for producing a gallium nitride compound semiconductor device of the present invention includes a step of forming a first film on a gallium nitride compound semiconductor layer, and a fluorine-containing etchant and chlorine on the first film. A step of forming a second film having an etching rate lower than that of the first film, a step of patterning the first film and the second film, and a mask of the patterned second film. Etching the gallium nitride compound semiconductor layer by etching using a chlorine-containing etchant to form a recess, and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant. The step of making the width of the first film narrower than the width of the second film, and the inclusion of fluorine on the patterned second film and in the recess A step of forming a third film having an etching rate with respect to the etchant smaller than that of the first film, and removing the patterned first film with a fluorine-containing etchant to thereby form the third film in the recess. Removing the second film and the third film on the first film while leaving an electrode, and forming an electrode on the surface of the gallium nitride compound semiconductor layer from which the first film has been removed And a process.
[0018]
The fifth method of manufacturing a gallium nitride compound semiconductor device according to the present invention includes a step of forming a first conductivity type gallium nitride compound semiconductor layer, and a step of forming on the first conductivity type gallium nitride compound semiconductor layer. A step of forming a light emitting layer of the gallium nitride compound semiconductor, a step of forming a second conductivity type gallium nitride compound semiconductor layer on the light emitting layer, and a step of forming on the second conductivity type gallium nitride compound semiconductor layer. A step of forming a first film, a step of forming a second film on the first film, the second film having an etching rate lower than that of the first film with respect to the fluorine-containing etchant and the chlorine-containing etchant; And patterning the second film and the second film, and etching using a chlorine-containing etchant using the patterned second film as a mask. Etching the um-based compound semiconductor layer to form a ridge portion; and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant to reduce the width of the first film to the second A step of narrowing the width of the film, and a step of forming a third film having an etching rate with respect to a fluorine-containing etchant smaller than that of the first film on the patterned second film and on both sides of the ridge portion. And removing the patterned first film with a fluorine-containing etchant, leaving the third film on both sides of the ridge portion, and the second film and the third film on the first film. The method includes a step of removing the film and a step of forming an electrode on the ridge portion.
[0019]
The sixth method for producing a gallium nitride compound semiconductor device according to the present invention includes a step of forming a first film on a gallium nitride compound semiconductor layer, and a fluorine-containing etchant and chlorine on the first film. A step of forming a second film having an etching rate lower than that of the first film, a step of patterning the first film and the second film, and a mask of the patterned second film. Etching the gallium nitride compound semiconductor layer by etching using a chlorine-containing etchant, and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant. The step of making the width of the first film narrower than the width of the second film, and the inclusion of fluorine on the patterned second film and in the recess A step of forming a third film having an etching rate with respect to the etchant smaller than that of the first film, and removing the patterned first film with a fluorine-containing etchant to thereby form the third film in the recess. A step of removing the second film and the third film on the first film while leaving a semiconductor element, and a surface region from which the first film of the gallium nitride compound semiconductor layer is removed as a device region Forming the step.
[0020]
In the manufacturing method of the 1st-6th gallium nitride type compound semiconductor element of this invention, it is especially preferable to provide the following structures.
[0021]
(1) The first film is made of SiO. ₂ And the second film is ZrO. ₂ , SiO, Ta ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ A film made of a material selected from
[0022]
(2) The third film is ZrO ₂ , SiO, Ta ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ A film made of a material selected from
[0023]
(3) The fluorine-containing etchant is ammonium fluoride or hydrofluoric acid.
[0024]
(4) The chlorine-containing etchant is chlorine gas.
[0025]
(5) The third film is a plurality of oxide films for end face coating. Where SiO ₂ The film does not come out on the surface.
[0026]
(6) Forming the electrode from above the surface of the gallium nitride compound semiconductor layer from which the first film has been removed to the third film in the recess.
[0027]
(7) The electrode is formed from the ridge portion to the third film on both sides of the ridge portion.
[0028]
(8) After the second film is formed, heat treatment is performed on the second film in an oxygen atmosphere.
[0029]
(9) After forming the third film, heat-treating the third film in an oxygen atmosphere.
[0030]
(10) Patterning by lift-off is used in the step of patterning the first film and the second film.
[0031]
(11) Use dry etching in the step of patterning the first film and the second film.
[0032]
(12) The step of making the width of the first film narrower than the width of the second film is the step of etching the gallium nitride compound semiconductor layer of the second conductivity type and the third film. What to do during the process.
[0033]
(13) The step of making the width of the first film narrower than the width of the second film is performed simultaneously with the step of patterning the first film or following the step.
[0034]
In addition, the method for processing a gallium nitride compound semiconductor layer according to the present invention includes: ZrO on the gallium nitride compound semiconductor layer. ₂ , SiO, Ta ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ A pattern of a material selected from the above is formed, and the gallium nitride compound semiconductor layer is etched with a chlorine-containing etchant using this pattern as a mask.
[0035]
Here, the chlorine-containing etchant is preferably chlorine gas.
[0036]
(Function)
When the present inventors etched a gallium nitride compound semiconductor by reactive plasma using chlorine gas, ZrO ₂ The etching selectivity of the film is 6.8 and SiO ₂ It was found by experiment that it was more than twice that of the membrane (2.5). The resist was less than 1. Therefore, ZrO ₂ If etching is performed with a chlorine-containing etchant using the film as a mask, the gallium nitride-based compound semiconductor can be etched with a high selection ratio, and a smooth ridge portion or the like whose side surfaces are nearly vertical can be easily formed.
[0037]
ZrO ₂ The film is etched by a fluorine-containing etchant such as ammonium fluoride or hydrofluoric acid when it is formed by an electron beam vapor deposition method or a sputter vapor deposition method at room temperature. As a result, there is a property that etching is hardly performed on a fluorine-containing etchant such as ammonium fluoride or hydrofluoric acid.
[0038]
Therefore, SiO ₂ On the film that is easily etched by a fluorine-containing etchant such as a film, the above ZrO ₂ Forming a film, such ZrO ₂ Using the film as a mask, a chlorine-containing etchant makes SiO ₂ By etching the film or the like and the gallium nitride compound semiconductor, the concave portion and the ridge portion can be easily formed. Furthermore, the same ZrO ₂ Using the film as a mask, the above SiO ₂ By selectively etching the sidewall of the film or the like with the fluorine-containing etchant, SiO 2 ₂ The width of the film is ZrO ₂ The width of the film can be narrower than the width of the film. ₂ When embedding with a film, the ZrO on the side of the ridge or the like ₂ It becomes possible to promote film breakage. Embedded ZrO ₂ SiO against the film ₂ A film or the like can be etched with a good selectivity by using a fluorine-containing etchant. ₂ It is possible to easily form a selective buried structure of the film.
[0039]
This makes it possible to easily form a smooth ridge or the like whose side surface is nearly vertical, and to contact the electrode without any misalignment with the upper surface of the ridge or the like, and a high yield gallium nitride system. A method of manufacturing a compound semiconductor device can be provided.
[0040]
The above effects are achieved by ZrO. ₂ Besides films, SiO, Ta ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ It was also possible to confirm.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0042]
(First embodiment)
First, regarding a processing method of a gallium nitride compound semiconductor layer according to the present invention, ZrO ₂ A process of dry etching the GaN-based semiconductor layer using the film as a mask will be described as an example.
[0043]
First, ZrO on the GaN-based semiconductor layer ₂ The film is deposited by electron beam vapor deposition, sputter vapor deposition, or the like. Next, this ZrO ₂ A resist is applied on the film, and a pattern is formed by photolithography. Further, ZrO is formed by wet etching using ammonium fluoride or reactive ion etching (RIE) using the resist as a mask. ₂ Etching the film, ZrO ₂ Transfer the pattern to the film. Furthermore, ZrO is removed by removing the resist. ₂ The mask pattern can be formed.
[0044]
Furthermore, this ZrO ₂ Using the pattern as a mask, the GaN-based semiconductor layer is etched by a dry etching method using an etching gas containing chlorine gas, and the pattern is transferred to the GaN-based semiconductor layer. As the dry etching method, electron cyclotron resonance-reactive ion beam etching (ECR-RIBE), inductively coupled plasma-reactive ion etching (ICP-RIE), or the like can be used.
[0045]
ZrO ₂ As a method of forming the mask pattern, a lift-off method can also be applied. That is, a resist is applied on the GaN-based semiconductor element, and a pattern is formed by photolithography. Next, ZrO ₂ The film is deposited at room temperature by electron beam evaporation or sputtering. Next, the resist is stripped with a stripping solution. At this time, ZrO deposited on the resist ₂ The ZrO deposited on the GaN film was peeled off and removed together. ₂ Only the film remains, ZrO ₂ A film pattern is formed.
[0046]
As shown in FIG. 11 (a), conventional SiO ₂ When the mask 302 is used, only the etching sidewall having an inclination of about 85 ° is obtained in the ridge portion (convex portion) 301a due to the receding of the mask 302, and vertical stripe-shaped irregularities are formed, and the width of the ridge portion 301a is increased. Cause fluctuations. Here, 201 is a sapphire substrate, 202 is a GaN buffer layer, and 301 is a gallium nitride compound semiconductor layer.
[0047]
On the other hand, as shown in FIG. ₂ According to the dry etching method using the mask 303, there is no receding of the mask 303, vertical and good flatness sidewalls are obtained in the ridge portion (convex portion) 301b, and the width of the ridge portion 301b can be easily controlled. It was. In FIG. 11B, 101 is a sapphire substrate, 102 is a GaN buffer layer, and 301 is a gallium nitride compound semiconductor layer.
[0048]
In the present invention, ZrO is used as a mask. ₂ However, the outermost surface layer exposed to plasma or ions during dry etching is ZrO. ₂ If it is a film, the mask may be composed of a multilayer film.
(Second Embodiment)
As already mentioned, ZrO ₂ The film is etched by an ammonium fluoride solution only by electron beam evaporation or sputter deposition, but is not etched even by an acid such as an ammonium fluoride solution by performing a heat treatment in an oxygen atmosphere. On the other hand, SiO ₂ The film is etched by ammonium fluoride even under heat treatment under the same conditions. That is, the mask is made of ZrO ₂ And SiO ₂ When the two layers are formed, the mask is heat-treated, and the wet etching is performed to form SiO. ₂ It is possible to selectively etch only the layer. The second embodiment of the present invention makes use of this property, and ZrO is formed on both sides of the ridge structure. ₂ In this method, an insulating film such as a film is selectively formed by lift-off.
[0049]
Hereinafter, this embodiment will be described. 1 to 3 are process cross-sectional views illustrating an embodiment of a method for manufacturing a gallium nitride compound semiconductor device according to the present invention.
[0050]
First, as shown in FIG. 1A, a GaN buffer layer 2 is formed on a sapphire substrate 1, and a GaN-based semiconductor layer (for example, GaN layer) 3 is formed on the GaN buffer layer 2.
[0051]
Next, as shown in FIG. 1B, SiO 1 is formed on the GaN-based semiconductor layer 3 as a first oxide film. ₂ The film 4 is deposited by a method such as CVD, electron beam evaporation, or sputtering. Further, as the second oxide film, ZrO ₂ The film 5 is deposited by a method such as an electron beam vapor deposition method or a sputter vapor deposition method. Thereafter, heat treatment is performed at a temperature of 300 ° C. to 800 ° C. in an oxygen atmosphere. By this process, ZrO ₂ Film 5 will not be etched by ammonium fluoride.
[0052]
Next, ZrO ₂ A resist is applied on the film 5, and a resist pattern 6 is formed by photolithography as shown in FIG. Further, as shown in FIG. 1D, ZrO is formed by reactive ion etching (RIE) using the resist pattern 6 as a mask. ₂ The film 5 is etched to transfer the pattern. Next, SiO ₂ The film 4 is etched. Thereafter, the resist pattern 6 is removed, and ZrO as shown in FIG. ₂ Film 5 and SiO ₂ A two-layer mask pattern with the film 4 is formed.
[0053]
Next, using this mask pattern, the GaN-based semiconductor layer 2 is etched by a dry etching method using an etching gas containing chlorine gas to form a convex portion 3a (FIG. 2 (f)). Here, ECR-RIBE or ICP-RIE can be used as the dry etching method.
[0054]
Next, the sample is immersed in an ammonium fluoride solution, and SiO 2 ₂ The side wall of the film 4 is retracted by etching, and SiO 2 is obtained as shown in FIG. ₂ A recess 4 a is formed on the side wall of the film 4. As mentioned above, ZrO ₂ Since the film 5 is heat-treated in an oxygen atmosphere, it is not etched with respect to the ammonium fluoride solution. ₂ Only the film 4 is selectively etched.
[0055]
Next, as shown in FIG. 2H, the third oxide film, ZrO, is formed. ₂ The films 7a and 7b are deposited by an electron beam vapor deposition method, a sputter vapor deposition method, or the like. At this time, ZrO is formed in the recess 4a of the side wall. ₂ No film is deposited. Therefore, ZrO ₂ ZrO on the film 5 ₂ The film 7a is formed on both sides of the projection 3a of the GaN-based semiconductor layer 2 with ZrO. ₂ Each film 7b is formed.
[0056]
Next, the sample is immersed in an ammonium fluoride solution as shown in FIG. Here, the ammonium fluoride liquid is formed in the first oxide film SiO 2 from the recess 4a on the side wall. ₂ The film 4 is reached and SiO ₂ The film 4 is etched away. At this time, SiO ₂ SiO with film 4 ₂ ZrO which is the second oxide film deposited on the film 4 ₂ Mask 5 and third oxide film ZrO ₂ 7b is removed simultaneously.
[0057]
Through the above steps, ZrO is formed on both side portions (etching groove side wall portion and etching groove bottom surface portion) of the protrusion 3a of the GaN-based semiconductor layer 2. ₂ An insulating film 7a is selectively formed. That is, as shown in FIG. 3, ZrO having an opening only on the top of the convex portion 3a formed by etching. ₂ The structure of the insulating film 7a can be easily realized. That is, in the present invention, a mask for forming the convex portion 3a by etching is used as ZrO. ₂ Since it is also used as a lift-off mask at the time of forming the insulating film 7a, for example, even an insulating film opening having a width of 2 μm or less can be formed accurately without being affected by the warpage of the wafer.
[0058]
Also, ZrO according to the present invention ₂ According to the dry etching method using the film 5 as a mask, there is no receding of the mask, a side wall that is vertical and has good flatness is obtained in the convex portion 3a of the GaN-based semiconductor layer 2, and the width of the convex portion 3a is also controlled. It was easy.
[0059]
ZrO having an opening ₂ In the gallium nitride compound semiconductor region surrounded by the insulating film, other semiconductor elements such as a transistor such as MESFET and MOSFET, a diode, and the like can be formed in addition to the light emitting element.
[0060]
In the embodiment described above, another SiO ₂ / ZrO ₂ A mask forming method may be used. For example, by a lift-off process using a resist mask, SiO ₂ Membrane, ZrO ₂ A film may be sequentially deposited to form a pattern. In addition, SiO ₂ ZrO on the film by lift-off process ₂ A mask pattern is formed, and SiO 2 is etched. ₂ The pattern may be transferred to the film. That is, in the present invention, SiO ₂ / ZrO ₂ It is essential to form a mask made of two types of oxide films, and to use it as a mask for dry etching of a gallium nitride compound semiconductor and for lift-off of an insulating film, and it does not depend on the pattern formation method. .
[0061]
【Example】
(Example)
Hereinafter, a method for manufacturing a GaN-based semiconductor light-emitting device according to the present invention will be described in detail with reference to examples of the present invention.
[0062]
FIG. 4 is a schematic sectional view of a gallium nitride-based compound semiconductor laser according to an embodiment of the present invention. Gallium nitride compound semiconductors 102 to 110 are formed on the sapphire substrate 101. That is, on the substrate 101, a GaN buffer layer 102, an n-GaN contact layer 103, an n-GaAlN cladding layer 104, an n-GaN waveguide layer 105, an InGaN multiple quantum well (MQW) active layer 106, an n-GaAlN overflow. The prevention layer 107, the p-GaN waveguide layer 108, the p-GaAlN clad layer 109, and the p-GaN contact layer 110 are sequentially stacked.
[0063]
A portion of the p-GaN contact layer 110 and the p-GaAlN cladding layer 109 is etched away to the middle of the p-GaAlN cladding layer 109 to form a striped ridge 109a. On the upper surface of the laser shown in FIG. 1 (on both sides of the ridge 109a), ZrO ₂ A film 111 is formed. And ZrO ₂ The film 111 is provided with an opening, and the upper surface of the ridge 109a is exposed in this opening. As will be described later, in this embodiment, this ZrO ₂ The opening of the film 111 is formed by lift-off.
[0064]
On the other hand, the p-side electrode 112 is deposited so as to be in contact with the p-GaN contact layer 110 through this opening. The n-side electrode 113 which is the other side electrode is deposited on the n-GaN contact layer 103 which is exposed by partially removing the p-GaN contact layer 110 to the n-GaAlN cladding layer 104.
[0065]
One of the features of this embodiment is that SiO ₂ Membrane and ZrO ₂ Using a two-layer mask of the film, dry etching for forming the ridge 109a is performed, and then ZrO ₂ By using the same mask for forming the film 111, ZrO for electrode formation is formed on the ridge. ₂ This is that the film opening is formed without positional deviation. As a result, ZrO ₂ There is no positional deviation between the p-side electrode 112 formed in the opening of the film and the upper surface of the ridge 109a.
[0066]
Next, a method for manufacturing a gallium nitride-based compound semiconductor device according to an embodiment of the present invention will be specifically described with reference to FIGS.
[0067]
First, as shown in FIG. 5A, a gallium nitride compound semiconductor multilayer structure is formed on a sapphire substrate 101 by metal organic chemical vapor deposition (MOCVD). That is, on the substrate 101, a GaN buffer layer 102 having a thickness of 10 to 200 nm, an n-GaN contact layer 103 having a thickness of 4 μm, an n-GaAlN cladding layer 104 having a thickness of 0.6 μm, and an n− having a thickness of 0.1 μm. GaN light guide layer 105, In _0.25 Ga _0.75 N well layer / In _0.05 Ga _0.95 A multiple quantum well active layer 106 made of an N barrier layer, a carrier overflow prevention layer 107 made of p-GaAlN, a p-GaN light guide layer 108 having a thickness of 0.1 μm, and a p-GaAlN cladding layer 109 having a thickness of 0.6 μm. Then, a p-GaN contact layer 110 having a thickness of 0.1 μm is sequentially formed. Thereafter, the wafer is removed from the growth apparatus.
[0068]
Next, as shown in FIG. 5B, SiO 2 is deposited on the p-GaN contact layer 110. ₂ Layer 121 was deposited to 400 nm by thermal CVD. After that, ZrO by an electron beam evaporation system ₂ Layer 122 was deposited 500 nm.
[0069]
Then, it heat-processed by hold | maintaining for 10 minutes at 500 degreeC in the atmosphere containing oxygen. By this heat treatment, ZrO ₂ Etching for ammonium fluoride becomes negligible and SiO ₂ The selection ratio with the layer 121 can be made almost infinite.
[0070]
A positive resist is applied, and a resist pattern with a width of 2 μm is formed by a light exposure process. Next, CF _Four And H ₂ By reactive ion etching using as etching gas ₂ Layer 122 and SiO ₂ Layer 121 was etched. After the etching, the resist is removed, and as shown in FIG. ₂ Layer 121 and ZrO ₂ A 2 μm wide mask made of the layer 122 can be formed. In this process, CF _Four And H ₂ ZrO by reactive ion etching, etc. using as etching gas ₂ After patterning layer 122, the resist is removed and further patterned ZrO. ₂ CF using layer 122 as a mask _Four And H ₂ SiO2 by reactive ion etching, etc. using as etching gas ₂ It is also possible to pattern the layer 121.
[0071]
Next, as shown in FIG. ₂ Layer 121 / ZrO ₂ Using the mask composed of the layer 122, the p-GaN contact layer 110 and the p-GaAlN cladding layer 109 are dry-etched to a depth of 0.5 μm to form the ridge 109a. Specifically, a wafer is set in an inductively coupled reactive ion etching (ICP-RIE) apparatus, chlorine gas is used as an etching gas, and the plasma generation RF power is 500 W and the substrate bias RF power is 200 W. Etching is performed. At this time, the substrate temperature is controlled to 25 ° C.
[0072]
Next, as shown in FIG. ₂ Only the side wall of the layer 121 was selectively etched to form a small recess 121a having a depth of about 200 nm on the ridge side wall. Note that the selective etching process of the sidewall is performed using SiO. ₂ It can also be performed between the patterning step of the layer 121 and the dry etching step of the p-GaN contact layer 110 and the p-GaAlN cladding layer 109. ZrO ₂ SiO 2 with ammonium fluoride solution using a mask consisting of layer 122 ₂ In the case where patterning is performed by etching the layer 121, the selective etching process of the sidewall can be performed simultaneously.
[0073]
Next, as shown in FIG. 6 (f), the SiO beam used as a mask in the above dry etching by an electron beam evaporation apparatus. ₂ Layer 121 / ZrO ₂ Using the mask made of the layer 122 as it is, the entire surface is made of ZrO. ₂ A film was deposited to 500 nm. Here, in the recesses (on both sides of the ridge 109a) formed in these layers by the dry etching process of the p-GaN contact layer 110 and the p-GaAlN cladding layer 109, ZrO ₂ A film 111 is deposited and ZrO is deposited on the mask. ₂ A film 111 'was deposited. Pre-formed SiO ₂ In the portion of the recess 121a on the side wall of the layer 121, ZrO ₂ No film is formed.
[0074]
Next, this structure is immersed in ammonium fluoride to form SiO. ₂ Layer 121 can be etched away, thereby allowing SiO ₂ ZrO deposited on layer 121 ₂ Layer 122 and ZrO ₂ The film 111 ′ could also be removed at the same time. In this process, ZrO ₂ The film 111 can be selectively left in the recesses formed in the p-GaN contact layer 110 and the p-GaAlN cladding layer 109 (FIG. 7G).
Next, as shown in FIG. 7H, etching for forming the n-side electrode 110 was performed. Specifically, first, a resist is applied on the semiconductor laser structure layer, and a resist pattern 123 is formed by a light exposure process. Then CF _Four And H ₂ ZrO in a portion not covered with the resist pattern 123 by reactive ion etching (RIE) using a gas ₂ After removing the layer 111 by etching, the wafer is set again in an inductively coupled reactive ion etching (ICP-RIE) apparatus.
[0075]
Next, etching is partially removed until the n-GaN contact layer 103 is exposed using the resist pattern 123 as a mask and chlorine gas as an etching gas under the conditions of plasma generating RF power 500 W and substrate bias RF power 200 W. (FIG. 7 (h)).
[0076]
Next, the resist pattern 123 was removed, and an n-side electrode 112 and a p-side electrode 113 were formed by a lift-off process as shown in FIG. As a result, the semiconductor laser shown in FIG. 4 is obtained.
[0077]
In the manufacturing method of this embodiment, the dry etching mask for forming the ridge is also used as the mask for forming the insulating film, and this insulating film (ZrO ₂ The position of the opening of the film 111) coincides with the position of the ridge 109a with extremely high accuracy. That is, even when the wafer is warped, the formation of the ridge 109a and the ZrO ₂ The opening of the film 111 can be self-aligned using the same mask pattern. As a result, the position of the ridge 109a coincides with the position of the p-side electrode 112 with extremely high accuracy, and the p-side electrode 112 can be formed with a very high yield even when the wafer is warped.
[0078]
Also, ZrO according to the present invention ₂ According to the dry etching method using the layer 122 as a mask, there is no receding of the mask, a vertical and good flat side wall is obtained in the ridge 109a, and the width of the ridge 109a can be easily controlled.
[0079]
(Comparative example)
Conventionally, SiO as an insulating film having an opening in the ridge. ₂ Since a film was used, the positioning of the ridge and the opening was not easy, and the manufacturing yield was poor. The inventor manufactured a laser having such a ridge structure. Below, this manufacturing method is demonstrated as a comparative example.
[0080]
8 to 10 are process cross-sectional views illustrating the manufacturing method of the comparative example. First, as shown in FIG. 8A, a gallium nitride compound semiconductor multilayer structure is formed on a sapphire substrate 201 by metal organic vapor phase epitaxy. That is, a GaN buffer layer 202 having a thickness of 10 to 200 nm, an n-GaN contact layer 203 having a thickness of 4 μm, an n-GaAlN cladding layer 204 having a thickness of 0.6 μm, and an n− having a thickness of 0.1 μm are formed on the substrate 201. GaN light guide layer 205, In _0.25 Ga _0.75 N well layer / In _0.05 Ga _0.95 A multi-quantum well active layer 206 made of an N barrier layer, a carrier overflow prevention layer 207 made of p-GaAlN, a p-GaN light guide layer 208 having a thickness of 0.1 μm, and a p-GaAlN cladding layer 209 having a thickness of 0.6 μm. Then, a p-GaN contact layer 210 having a thickness of 0.1 μm is sequentially formed. Thereafter, the wafer is removed from the growth apparatus.
[0081]
Next, SiO is formed on the p-GaN contact layer 210. ₂ A layer 221 was deposited to 400 nm by a thermal CVD method. Thereafter, a positive resist is applied, and a stripe-like resist pattern having a width of 2 μm is formed by an optical exposure process. Next, CF _Four And H ₂ SiO 2 by reactive ion etching using as etching gas ₂ Layer 221 was etched. Further, the resist is removed, and SiO 2 is deposited on the gallium nitride compound semiconductor multilayer structure as shown in FIG. ₂ A 2 μm-wide mask made of the layer 221 can be formed.
[0082]
Next, as shown in FIG. ₂ Using the mask made of the layer 221, the p-GaN contact layer 210 and the p-GaAlN cladding layer 209 are dry-etched to a depth of 0.5 μm to form the ridge 209a. Specifically, a wafer is set in an inductively coupled reactive ion etching (ICP-RIE) apparatus, chlorine gas is used as an etching gas, and the plasma generation RF power is 500 W and the substrate bias RF power is 200 W. Etching is performed. At this time, the substrate temperature is controlled to 25 ° C.
[0083]
Next, a resist is applied on the semiconductor laser structure layer, and a resist pattern is formed by a light exposure process. Thereafter, this resist pattern was used as a mask, chlorine gas was used as an etching gas, and etching was partially removed until the n-GaN contact layer 203 was exposed under the conditions of RF power for plasma generation of 500 W and RF power for substrate bias of 200 W. (FIG. 9 (d)).
[0084]
Next, the resist pattern is removed, and SiO 2 is deposited on the entire surface as shown in FIG. ₂ A film 211 was formed. Further, a resist is applied on this structure, and a resist pattern 222 is formed by a light exposure process (FIG. 9F). However, in the step of forming the resist pattern 222, there arises a problem that the opening position of the resist pattern 222 is shifted with respect to the ridge 209a.
[0085]
The formation process of this resist pattern 222 is demonstrated in detail using FIG. Usually, a glass mask 401 (402 is a light shielding portion and 403 is exposure light) is used to form a p-side electrode forming window on the ridge 209a (corresponding to portions 400a and 400b in FIG. 12). Pattern transfer by optical lithography that has been performed. However, since the wafer has a large warp, the adhesion to the glass mask 401 is good at the center of the wafer, but the adhesion to the glass mask 401 is deteriorated at the wafer edge. Furthermore, although the positions of the ridge 400a and the pattern opening of the glass mask 401 coincide with each other at the center of the wafer, a positional shift occurs between the ridge 400b and the pattern opening of the glass mask 401 at the wafer end. For this reason, in the process of the comparative example, as shown in FIG. 12, the opening position of the resist pattern 222 (position where the p-side electrode is formed) is shifted from the upper portion of the ridge 400b (209a) at the wafer edge. there were. In this comparative example, as shown in FIG. 9F, the side wall 222a of the opening of the resist pattern 222 is located on the ridge 209a and on the side of the ridge 209.
[0086]
Next, as shown in FIG. 9F, the resist pattern 222 is used as a mask to form SiO. ₂ The film 211 was patterned. Since the opening position of the resist pattern 222 is shifted from the position of the ridge 209a at the wafer edge, SiO 2 ₂ The side walls of the film 211 are located on the ridge 209a and on the side of the ridge 209.
[0087]
Next, as shown in FIG. 10G, a metal film serving as an electrode was deposited on the entire surface. A metal film 212 a was formed as a p-side electrode in the opening of the resist pattern 222, and a metal film 212 a ′ was formed on the resist pattern 222. Further, by removing the resist pattern 222 and performing a lift-off process, the metal film 212a ′ deposited on the resist pattern 222 was also removed at the same time, leaving the metal film 212a as the p-side electrode (FIG. 10H). However, the p-side electrode 212a is formed offset from the ridge 209a at the wafer end.
[0088]
Next, as shown in FIG. 10I, an electrode pad 212b was formed on the p-side electrode 212a. In addition, SiO on the n-GaN contact layer 203 ₂ A contact hole was opened in the film 211, and an n-side electrode 213 was formed in the contact hole. The semiconductor laser according to the comparative example is obtained through the above steps.
[0089]
In the semiconductor laser according to this comparative example, since the p-side electrode 212a is formed so as to be shifted from the ridge 209a at the wafer end as described above, the resistance increases in the laser element at the wafer end and the element is destroyed. Sometimes. On the contrary, there is a case where current leakage occurs and laser oscillation cannot be obtained. In other words, the yield of the laser device was reduced toward the edge of the wafer. Only a region of about 20% or less near the center of the wafer could obtain a laser element with good characteristics.
[0090]
In addition, this embodiment and an Example are not limited to said description. For example, in the above embodiment and example, the first film is SiO. ₂ ZrO as the film and the second film ₂ Although a film is used, the present invention is not limited to this. As the second film, ZrO ₂ The most preferable effect was obtained with the film. ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ It has been confirmed that it is possible to use films of other materials. It is also possible to use a combination of at least two materials selected from these materials by mixing or laminating each other.
[0091]
As the third film, ZrO ₂ Although a film is used, the present invention is not limited to this. The third film is ZrO ₂ The most preferable effect was obtained with the film. ₂ O _Three , La ₂ O _Five , CeO ₂ , HfO ₂ It has been confirmed that it is possible to use films of other materials. It is also possible to use a combination of at least two materials selected from these materials by mixing or laminating each other.
[0092]
Furthermore, in the above-described embodiments and examples, an example in which two layers of a gallium nitride compound semiconductor layer are etched is shown, but the present invention is not limited to this, and only one layer may be etched, or three or more layers may be etched. It goes without saying that it is also good.
[0093]
The fluorine-containing etchant and the chlorine-containing etchant include gas, liquid, and solution states, respectively. Although the etchant used in the above embodiment and examples has a large etching effect, the present invention is not limited to this, and other etchants can be used.
[0094]
In the above-described embodiments, application examples to gallium nitride compound semiconductor lasers have been shown. However, the manufacturing method of the present invention can be applied to other gallium nitride compound semiconductor light emitting devices such as LEDs, transistors such as MESFETs, MOSFETs, etc. It can also be applied to the manufacture of other semiconductor elements such as diodes.
[0095]
In addition, various modifications can be made without departing from the spirit of the present invention.
[0096]
【The invention's effect】
According to the method for processing a gallium nitride-based compound semiconductor layer of the present invention, it is possible to precisely control the width of the convex portion and to obtain a smooth convex side wall. Further, according to the method for manufacturing a gallium nitride compound semiconductor device of the present invention, the position of the opening of the insulating film and the position of the projection can be made to coincide with each other accurately, and the yield of device formation can be improved. It is.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a gallium nitride-based compound semiconductor device according to a second embodiment of the present invention.
FIG. 2 is a process cross-sectional view subsequent to FIG. 1;
FIG. 3 is a process cross-sectional view following FIG. 2;
FIG. 4 is a cross-sectional view showing the structure of a gallium nitride compound semiconductor device according to an example of the present invention.
FIG. 5 is a process cross-sectional view illustrating a method of manufacturing a gallium nitride compound semiconductor device according to an example of the present invention.
FIG. 6 is a process cross-sectional view subsequent to FIG. 5;
FIG. 7 is a process cross-sectional view subsequent to FIG. 6;
FIG. 8 is a process cross-sectional view illustrating a method for manufacturing a gallium nitride-based compound semiconductor device according to a comparative example.
FIG. 9 is a process cross-sectional view subsequent to FIG. 8;
FIG. 10 is a process cross-sectional view subsequent to FIG. 9;
FIG. 11 is a cross-sectional view comparing the sidewall shape in etching according to the first embodiment with the sidewall shape in conventional etching.
FIG. 12 is a view for explaining a problem that the opening position of the resist pattern is shifted from the ridge position at the wafer edge.
[Explanation of symbols]
1 Substrate
2 Buffer layer
3 GaN-based semiconductor layer
3a Convex
4 SiO ₂ film
4a dent
5 ZrO ₂ film
6 resist pattern
7a, 7b ZrO ₂ film
101 substrate
102 Buffer layer
103 n-contact layer
104 n-cladding layer
105 n-light guide layer
106 MQW active layer
107 p-overflow prevention layer
108 p-light guide layer
109 p-cladding layer
109a Ridge
110 p-contact layer
111 ZrO ₂ film
112 n-side electrode
113 p-side electrode
121 SiO ₂ film
121a dent
122 ZrO ₂ film
123 resist pattern

Claims

Forming a first film on the gallium nitride-based compound semiconductor layer, and forming a second film having a lower etching rate than the first film on the first film with respect to the fluorine-containing etchant and the chlorine-containing etchant. Patterning the second film, patterning the first film by etching using a fluorine-containing etchant using the patterned second film as a mask, and further using the chlorine-containing etchant Etching the gallium nitride compound semiconductor layer to form a recess; and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant to reduce the width of the first film A step of narrower than the width of the film, and the fluorine-containing etchant on the patterned second film and in the recess. Forming a third film having a lower etching rate than the first film, and removing the patterned first film with a fluorine-containing etchant to leave the third film in the recess. While removing the second film and the third film on the first film, and forming an electrode on the surface of the gallium nitride compound semiconductor layer from which the first film has been removed, The manufacturing method of the gallium nitride type compound semiconductor element characterized by comprising.

Forming a first conductive type gallium nitride compound semiconductor layer; forming a gallium nitride compound semiconductor light emitting layer on the first conductive type gallium nitride compound semiconductor layer; A step of forming a second conductivity type gallium nitride compound semiconductor layer; a step of forming a first film on the second conductivity type gallium nitride compound semiconductor layer; and a step of forming fluorine on the first film. Forming a second film having a lower etching rate than the first film with respect to the etchant containing chlorine and the chlorine-containing etchant; patterning the second film; and using the patterned second film as a mask, containing fluorine Patterning the first film by etching using an etchant, and further using the chlorine-containing etchant, the second conductivity type gallium nitride compound semiconductor layer Etching to form a ridge portion, and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant to make the width of the first film narrower than the width of the second film Forming a third film having a lower etching rate than the first film on the patterned second film and on both sides of the ridge portion, and the patterned film. Removing the second film and the third film on the first film while removing the first film with a fluorine-containing etchant while leaving the third film on both sides of the ridge portion; And a step of forming an electrode on the ridge portion. A method of manufacturing a gallium nitride-based compound semiconductor device.

Forming a first film on the gallium nitride-based compound semiconductor layer, and forming a second film having a lower etching rate than the first film on the first film with respect to the fluorine-containing etchant and the chlorine-containing etchant. Patterning the second film, patterning the first film by etching using a fluorine-containing etchant using the patterned second film as a mask, and further using the chlorine-containing etchant Etching the gallium nitride compound semiconductor layer to form a recess; and selectively etching the sidewall of the patterned first film with a fluorine-containing etchant to reduce the width of the first film A step of narrower than the width of the film, and the fluorine-containing etchant on the patterned second film and in the recess. Forming a third film having a lower etching rate than the first film, and removing the patterned first film with a fluorine-containing etchant to leave the third film in the recess. While removing the second film and the third film on the first film, and forming a semiconductor element using the surface region of the gallium nitride compound semiconductor layer from which the first film is removed as an element region A process for producing a gallium nitride-based compound semiconductor device.

Forming a first film on the gallium nitride-based compound semiconductor layer, and forming a second film having a lower etching rate than the first film on the first film with respect to the fluorine-containing etchant and the chlorine-containing etchant. Etching the gallium nitride compound semiconductor layer by forming, patterning the first film and the second film, and etching using a chlorine-containing etchant using the patterned second film as a mask Forming a recess, and selectively etching the side wall of the patterned first film with a fluorine-containing etchant to make the width of the first film smaller than the width of the second film. On the patterned second film and in the recess, the etching rate with respect to the fluorine-containing etchant is smaller than that of the first film. Forming the first film and removing the patterned first film with a fluorine-containing etchant, leaving the third film in the recess, and the second film on the first film. And a step of removing the third film, and a step of forming an electrode on the surface of the gallium nitride compound semiconductor layer from which the first film has been removed. Device manufacturing method.

Forming a first conductive type gallium nitride compound semiconductor layer; forming a gallium nitride compound semiconductor light emitting layer on the first conductive type gallium nitride compound semiconductor layer; A step of forming a second conductivity type gallium nitride compound semiconductor layer; a step of forming a first film on the second conductivity type gallium nitride compound semiconductor layer; and a step of forming fluorine on the first film. Forming a second film having a lower etching rate than the first film with respect to the etchant containing chlorine and the chlorine-containing etchant; patterning the first film and the second film; and patterning the second film Etching the second-conductivity-type gallium nitride compound semiconductor layer by etching using a chlorine-containing etchant using the above film as a mask, and forming a ridge portion; Selectively etching the sidewall of the turned first film with a fluorine-containing etchant to make the width of the first film narrower than the width of the second film; and patterning the second film Forming a third film having a lower etching rate with respect to the fluorine-containing etchant than the first film on the film and on both sides of the ridge, and removing the patterned first film with the fluorine-containing etchant; Thus, a step of removing the second film and the third film on the first film while leaving the third film on both sides of the ridge portion, and a step of forming an electrode on the ridge portion A method for producing a gallium nitride compound semiconductor device, comprising:

Forming a first film on the gallium nitride-based compound semiconductor layer, and forming a second film having a lower etching rate than the first film on the first film with respect to the fluorine-containing etchant and the chlorine-containing etchant. Etching the gallium nitride compound semiconductor layer by forming, patterning the first film and the second film, and etching using a chlorine-containing etchant using the patterned second film as a mask Forming a recess, and selectively etching the side wall of the patterned first film with a fluorine-containing etchant to make the width of the first film smaller than the width of the second film. On the patterned second film and in the recess, the etching rate with respect to the fluorine-containing etchant is smaller than that of the first film. Forming the first film and removing the patterned first film with a fluorine-containing etchant, leaving the third film in the recess, and the second film on the first film. And a step of removing the third film, and a step of forming a semiconductor element using the surface region of the gallium nitride compound semiconductor layer from which the first film has been removed as an element region. For manufacturing a semiconductor compound semiconductor device.

7. The method of manufacturing a gallium nitride-based compound semiconductor device according to claim 4, wherein patterning by lift-off is used in the step of patterning the first film and the second film.

8. The first film according to claim 1, wherein the first film is a SiO2 film, and the second film is a film made of a material selected from ZrO2, SiO, Ta2O3, La2O5, CeO2, and HfO2. The manufacturing method of the gallium nitride-type compound semiconductor element of description.

9. The method of manufacturing a gallium nitride-based compound semiconductor device according to claim 8, wherein the third film is a film made of a material selected from ZrO2, SiO, Ta2O3, La2O5, CeO2, and HfO2.

10. The method of manufacturing a gallium nitride compound semiconductor device according to claim 1, wherein the fluorine-containing etchant is ammonium fluoride or hydrofluoric acid.

11. The method for manufacturing a gallium nitride-based compound semiconductor device according to claim 1, wherein the chlorine-containing etchant is chlorine gas.