JP4070093B2 - Circuit board stacking connection method - Google Patents
Circuit board stacking connection method Download PDFInfo
- Publication number
- JP4070093B2 JP4070093B2 JP2002211908A JP2002211908A JP4070093B2 JP 4070093 B2 JP4070093 B2 JP 4070093B2 JP 2002211908 A JP2002211908 A JP 2002211908A JP 2002211908 A JP2002211908 A JP 2002211908A JP 4070093 B2 JP4070093 B2 JP 4070093B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- connection
- pin
- printed
- upper circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数枚の回路基板を間隔あけて積層接続する方法に関し、特にすでに電子部品が実装されている回路基板を積層接続するのに好適な方法に関するものである。
【0002】
【従来の技術】
すでに電子部品が実装されている2枚の回路基板を対向配置し、間隔をあけて接続する手段としては、一方の回路基板にはんだ付けにより接続ピンを立て、この接続ピンの先端に他方の回路基板をはんだ付けすることが考えられる。
【0003】
【発明が解決しようとする課題】
しかしフローはんだ付けでは、回路基板の外周付近の接続ピンしかはんだ付けができない。その理由は、回路基板中央部でフローはんだ付けを行なおうとすると、すでに実装されている電子部品がはんだ浴に浸漬されることになり、電子部品が損傷してしまうからである。またリフローはんだ付けでは、クリームはんだを印刷する必要があるが、回路基板にすでに電子部品が実装されている場合には表面に大きな凹凸があるため、はんだを印刷することができない。
【0004】
本発明の目的は、以上のような問題点を解決した回路基板の積層接続方法を提供することにある。
【0005】
【課題を解決するための手段】
本発明に係る一つの回路基板積層接続方法は、下層回路基板の上層回路基板との接続位置に接続ピンを立て、接続ピンを立てた下層回路基板上に、上面に前記接続ピンの上端部が露出するように印刷台を形成し、この印刷台の上面に前記接続ピンと接触するようにクリームはんだを印刷し、前記印刷台の上に上層回路基板を載置した後、加熱して、接続ピンと上層回路基板をはんだ付けすることを特徴とするものである。
【0006】
本発明に係るもう一つの回路基板積層接続方法は、下層回路基板の上層回路基板と接続する位置に、高さ方向の中間にストッパを有する接続ピンを立て、前記接続ピンに対応する位置にピン孔を形成した印刷シートを用意し、この印刷シートの上面の前記ピン孔に対応する位置にクリームはんだを印刷し、この印刷シート上に上層回路基板を両者のピン孔が一致するように重ね合わせ、重ね合わせたものを前記接続ピンのストッパ上に載置した後、加熱して、接続ピンと上層回路基板をはんだ付けすることを特徴とするものである。
【0007】
本発明に係るもう一つの回路基板積層接続方法は、下層回路基板の上層回路基板と接続する位置に、高さ方向の中間にストッパを有する接続ピンを立て、前記接続ピンに対応する位置にピン孔を形成した印刷シートを用意し、この印刷シートの上面の前記ピン孔に対応する位置にクリームはんだを印刷し、この印刷シートを前記接続ピンのストッパ上に載置し、さらに印刷シート上に上層回路基板を載置した後、加熱して、接続ピンと上層回路基板をはんだ付けすることを特徴とするものである。
【0008】
いずれの積層接続方法の場合も、印刷台又は印刷シートは、接続ピンと上層回路基板をはんだ付けした後に除去することが好ましい。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
【0010】
図1(A)〜(E)は本発明の一実施形態を示す。図において、10は下層回路基板、12は上層回路基板、14は接続ピンである。下層回路基板10及び上層回路基板12は両面又は片面に電子部品(図示せず)が実装されているものである。
【0011】
この実施形態では、まず(A)のように下層回路基板10の、上層回路基板との接続位置に接続ピン14を立てる。接続ピン14は全て同じ高さである。下層回路基板10には接続ピン14を立てる位置にピン孔(スルーホール)が形成されており、接続ピン14は下端部をそのピン孔に挿入した状態で、下層回路基板10にはんだ付けされる。
【0012】
次に(B)のように下層回路基板10上に、はんだ印刷用の印刷台16を形成する。印刷台16は上面に接続ピン14の上端部が露出する厚さに形成する。また印刷台16の上面には、上層回路基板12の下面に実装されている電子部品を収容するための凹部18が形成されている。印刷台16の上面の凹部18以外の領域は平らである。
【0013】
次に印刷台16上に、はんだ印刷用のスクリーン(図示せず)を配置して、(C)のように接続ピン14の上端部を囲むように(又は覆うように)クリームはんだ20を印刷する。次に(D)に示すように印刷台16上に上層回路基板12を載置する。上層回路基板12には予め接続ピン14の上端部が挿入されるピン孔が形成されている。この状態で、全体をリフロー炉に入れて加熱した後、冷却すると、接続ピン14と上層回路基板12がはんだ付けされ、下層回路基板10と上層回路基板12が接続ピン14により電気的に接続された状態となる。
【0014】
その後、印刷台16を除去すると、(E)のような2層型の積層回路基板を得ることができる。印刷台16は、はんだ付け後に除去することが好ましいので、はんだ付け後の除去が容易な材料を使用するとよい。そのような材料としては、例えば適当な溶剤で溶去できる有機材料、あるいは平板状に固めることが可能で、加熱すると崩れやすくなるような粉体などを使用するとよい。
【0015】
図2(A)〜(D)は本発明の他の実施形態を示す。この実施形態では、まず(A)のように下層回路基板10に、高さ方向の中間にストッパ22を有する接続ピン14を立てる。全ての接続ピン14は高さが同じであり、ストッパ22の高さも同じである。
【0016】
次に(B)に示すような印刷シート24を用意する。この印刷シート24は、各接続ピンに対応する位置に接続ピン14を通すピン孔(図示せず)を形成し、かつ上層回路基板12の下面に実装された電子部品に相当する位置に開口26を形成し、さらに上面に前記孔を塞ぐように(又は孔を囲むように)クリームはんだ20を印刷したものである。印刷シート24の上面は平らであるので、クリームはんだ20の印刷は容易である。
【0017】
次にこの印刷シート24の上に上層回路基板12を両者のピン孔(28は上層回路基板12のピン孔)が一致するように重ね合わせる。すると、上層回路基板12の下面の電子部品は印刷シート24の開口26に入り、クリームはんだ20は印刷シート24と上層回路基板12に挟まれる。この状態で印刷シート24と上層回路基板12のピン孔に接続ピン14の上端部を挿通するようにして、印刷シート24をストッパ22の上に載せる。
【0018】
すると(C)のようになる。この状態で全体をリフロー炉に入れて加熱した後、冷却すると、接続ピン14と上層回路基板12がはんだ付けされ、下層回路基板10と上層回路基板12が接続ピン14により電気的に接続された状態となる。このままでも実用上問題はないが、印刷シート24は不要であるので除去すると、(D)のような2層型の積層回路基板が得られる。はんだ付け後の印刷シート24の除去を容易にするため、印刷シート24には、薄くて破りやすい材料例えば紙などを使用するとよい。
【0019】
この実施形態によると、下層回路基板10の上面及び上層回路基板12の下面に電子部品が実装されていても、支障なく下層回路基板10と上層回路基板12との接続を行なうことができる。
【0020】
図2の実施形態では、印刷シート24上に上層回路基板12を重ね合わせて、重ね合わせたものを接続ピンのストッパ22上に載せるようにしたが、この順序を変えて、先に印刷シート24を接続ピンのストッパ22上にのせ、その上に上層回路基板12を載置するようにしてもよい。ただしこの場合は、印刷シート24として、ストッパ22上に載せたときにたわみが生じないようにある程度剛性のあるものを使用する必要がある。
【0021】
以上の各実施形態では2層型の積層回路基板を組み立てる場合を説明したが、同様にして3層以上の積層回路基板を組み立てることもできる。
【0022】
【発明の効果】
以上説明したように本発明によれば、印刷台又は印刷シートを設けることにより、クリームはんだの印刷、リフローはんだ付けによる回路基板の積層接続が可能となるので、回路基板の周辺部だけでなく、中央部にも接続ピンを立てることができ、接続箇所を規制されない、自由度の高い積層接続を行なうことができる。
【図面の簡単な説明】
【図1】 (A)〜(E)は本発明に係る回路基板積層接続方法の一実施形態を工程順に示す斜視図。
【図2】 (A)〜(D)は本発明に係る回路基板積層接続方法の他の実施形態を工程順に示す斜視図。
【符号の説明】
10:下層回路基板
12:上層回路基板
14:接続ピン
16:印刷台
18:凹部
20:クリームはんだ
22:ストッパ
24:印刷シート
26:開口
28:ピン孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of stacking and connecting a plurality of circuit boards at intervals, and more particularly to a method suitable for stacking and connecting circuit boards on which electronic components are already mounted.
[0002]
[Prior art]
Two circuit boards on which electronic components are already mounted are arranged opposite to each other, and as a means of connecting with a gap, a connection pin is erected on one circuit board by soldering, and the other circuit is connected to the tip of this connection pin. It is conceivable to solder the board.
[0003]
[Problems to be solved by the invention]
However, in flow soldering, only connection pins near the outer periphery of the circuit board can be soldered. The reason is that if flow soldering is performed at the center of the circuit board, the electronic component already mounted is immersed in the solder bath, and the electronic component is damaged. In reflow soldering, cream solder needs to be printed. However, when an electronic component is already mounted on a circuit board, the solder cannot be printed because there are large irregularities on the surface.
[0004]
An object of the present invention is to provide a method for stacking and connecting circuit boards that solves the above-described problems.
[0005]
[Means for Solving the Problems]
In one circuit board stacking connection method according to the present invention, a connection pin is set up at a connection position with an upper circuit board of a lower circuit board, and an upper end portion of the connection pin is formed on the upper surface of the lower circuit board on which the connection pin is set up. A printing stand is formed so as to be exposed, cream solder is printed on the upper surface of the printing stand so as to be in contact with the connection pins, and an upper circuit board is placed on the printing stand, and then heated to connect the connection pins. The upper layer circuit board is soldered.
[0006]
Another circuit board laminated connection method according to the present invention is such that a connection pin having a stopper in the middle in the height direction is set up at a position to be connected to the upper circuit board of the lower circuit board, and the pin is positioned at a position corresponding to the connection pin. Prepare a printed sheet with holes, print cream solder at the position corresponding to the pin holes on the upper surface of the printed sheet, and overlay the upper circuit board on this printed sheet so that the pin holes on both sides match. The superposed product is placed on the stopper of the connection pin and then heated to solder the connection pin and the upper circuit board.
[0007]
Another circuit board laminated connection method according to the present invention is such that a connection pin having a stopper in the middle in the height direction is set up at a position to be connected to the upper circuit board of the lower circuit board, and the pin is positioned at a position corresponding to the connection pin. A printed sheet having holes formed therein is prepared, and cream solder is printed at a position corresponding to the pin hole on the upper surface of the printed sheet, and the printed sheet is placed on the stopper of the connection pin, and further on the printed sheet. After the upper circuit board is mounted, the connection pins and the upper circuit board are soldered by heating.
[0008]
In any of the stacked connection methods, it is preferable that the printing stand or the printed sheet is removed after the connection pins and the upper circuit board are soldered.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0010]
1A to 1E show an embodiment of the present invention. In the figure, 10 is a lower circuit board, 12 is an upper circuit board, and 14 is a connection pin. The
[0011]
In this embodiment, first, as shown in (A), the
[0012]
Next, a
[0013]
Next, a solder printing screen (not shown) is placed on the printing table 16, and the
[0014]
Thereafter, when the
[0015]
2A to 2D show another embodiment of the present invention. In this embodiment, first, a
[0016]
Next, a
[0017]
Next, the
[0018]
Then, it becomes like (C). In this state, the whole was put in a reflow furnace, heated, and then cooled, the
[0019]
According to this embodiment, even if electronic components are mounted on the upper surface of the
[0020]
In the embodiment of FIG. 2, the
[0021]
In each of the embodiments described above, the case of assembling a two-layered laminated circuit board has been described. However, a laminated circuit board having three or more layers can be similarly assembled.
[0022]
【The invention's effect】
As described above, according to the present invention, by providing a printing stand or a printing sheet, printing of cream solder and circuit board laminated connection by reflow soldering are possible, so that not only the peripheral part of the circuit board, A connection pin can be set up also in the central portion, and a highly flexible laminated connection can be performed without restricting the connection location.
[Brief description of the drawings]
1A to 1E are perspective views showing an embodiment of a circuit board laminated connection method according to the present invention in the order of steps;
FIGS. 2A to 2D are perspective views showing another embodiment of a circuit board laminated connection method according to the present invention in the order of steps;
[Explanation of symbols]
10: Lower circuit board
12: Upper circuit board
14: Connection pin
16: Printing stand
18: Recess
20: Cream solder
22: Stopper
24: Printing sheet
26: Opening
28: Pin hole
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211908A JP4070093B2 (en) | 2002-07-22 | 2002-07-22 | Circuit board stacking connection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211908A JP4070093B2 (en) | 2002-07-22 | 2002-07-22 | Circuit board stacking connection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055859A JP2004055859A (en) | 2004-02-19 |
| JP4070093B2 true JP4070093B2 (en) | 2008-04-02 |
Family
ID=31934976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211908A Expired - Fee Related JP4070093B2 (en) | 2002-07-22 | 2002-07-22 | Circuit board stacking connection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4070093B2 (en) |
-
2002
- 2002-07-22 JP JP2002211908A patent/JP4070093B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004055859A (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170256497A1 (en) | Electronic component built-in substrate and method for manufacturing the same | |
| JP2001511951A (en) | Multi-layer board | |
| JP2004140018A (en) | Method for manufacturing multilayer substrate, multilayer substrate, and mobile device using the same | |
| JP3879347B2 (en) | Module board bonding method | |
| JP4070093B2 (en) | Circuit board stacking connection method | |
| JPH11214819A (en) | Wiring board and method of manufacturing the same | |
| CN101087495A (en) | Method for manufacturing multilayer printed circuit board without via hole | |
| JP2000049038A (en) | Multilayer ceramic capacitors | |
| JP3493291B2 (en) | Multilayer circuit board | |
| US8997343B2 (en) | Method for manufacturing multilayer printed circuit board | |
| JP3960905B2 (en) | Surface mount type circuit module | |
| JP2001036237A (en) | Method for manufacturing multilayer printed circuit board | |
| JP4072415B2 (en) | Flexible circuit board | |
| JPH03280496A (en) | Electronic copmponent mounting structure and method of packaging | |
| JP3656304B2 (en) | Method for manufacturing flexible circuit board | |
| JP4461641B2 (en) | Multilayer chip thermistor and manufacturing method thereof | |
| JP2000133546A (en) | Laminated ceramic chip component and manufacture thereof | |
| JPS6298791A (en) | flexible printed sheet | |
| JP3423445B2 (en) | LAMINATED COMPONENT AND ITS MANUFACTURING METHOD | |
| JPS59211295A (en) | Solderless connection printed circuit board | |
| JPH10163631A (en) | Multi-layer printed circuit board and its manufacturing method | |
| JPS5932151Y2 (en) | Multilayer connection structure of flexible printed wiring board | |
| JP2002009192A (en) | Multilayer wiring board and semiconductor device | |
| JP2004241436A (en) | Laminated ceramic board | |
| JPH08116175A (en) | Multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |