JP4079092B2

JP4079092B2 - 半導体基板

Info

Publication number: JP4079092B2
Application number: JP2004017586A
Authority: JP
Inventors: 晴光藤田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2004-01-26
Filing date: 2004-01-26
Publication date: 2008-04-23
Anticipated expiration: 2024-01-26
Also published as: JP2005210029A; CN101131969B; TW200531199A; CN101131969A; TWI300604B; CN2826695Y

Description

本発明は、半導体基板に係わり、特にスクライブエリアに設けられるテスト用の半導体素子の保護に関するものである。

半導体装置は、通常一枚の半導体基板表面に複数の集積回路（ＩＣ）が同時に形成され、集積回路形成の最終工程でダイシングソーを使用してスクライブラインに沿ってチップに分離されることにより得られる。
一方、半導体基板の表面には集積回路形成プロセス中に形成された膜の欠陥やその他様々な結晶欠陥が分布しており、これらの欠陥が半導体基板表面に形成される集積回路の不良を生じさせているが、不良となった集積回路は半導体基板をチップに分割する前に検出し取り除くことが望ましい。そこで、半導体素子の特性あるいは半導体形成プロセス途中における種々のプロセス値を確認するためのモニター素子をチップ領域外に形成し、チップに分割する前にこれらのモニター素子を用いて特性検査を行っており、これによりＩＣチップを実装する前にその良否を推定することが可能となる。このようなモニター素子は、スクライブライン上に形成することができ、この場合には特性測定後の不要となったモニター素子はスクライブ時にダイシングソーによって破断される。

スクライブエリアは、チップ分離のための分離溝（スクライブライン）の加工が許容される所定の幅をもった集積回路形成領域間の線状領域であるが、従来よりスクライブエリアを利用してテスト用のモニター素子を形成する手法はいくつか提案されている。例えば、スクライブエリアの有効利用のために、スクライブライン又はその周辺に回路の基本特性又は製造パラメータを測定するためのモニター素子を形成する技術が開示されている（例えば、特許文献１参照。）。
また、モニター素子の面積を大きくし、結晶欠陥に起因する耐圧不良等の検出精度を高める目的で、スクライブラインに沿ってモニター素子を形成する技術が示されている（例えば、特許文献２参照。）。

図１０はスクライブエリア内のモニター素子の配置例を示す平面図である。図１０においては４個の集積回路形成領域１の間に十文字状のスクライブエリア２が走っており、このスクライブエリア２内に特性測定用の接続パッドを有するモニター素子３が形成されている。４はダイシングが容易にできるように、パッシベーションを除去したパッシベーション開口部である。
このようにモニター素子はあきスペースであるスクライブエリア２を利用して形成され、半導体形成工程が終了した後、スクライブエリア２に沿って切断し、ＩＣチップを得ている。

一方、集積回路（ＩＣ）を備えた半導体チップ（チップ領域）では、チップに切断した時に切断面から水分や不純物が侵入して特性不良の原因となるのを防ぐために、集積回路の保護構造として集積回路周囲をシールリングで囲む構造が採られている。（例えば、特許文献３参照。）。

図１１は集積回路形成領域１に形成された集積回路用のシールリング構造の一例を示す断面図である。シリコン基板１１の表面には、複数の集積回路形成領域１が形成されている。各集積回路形成領域１には、多数の集積回路及び多層の配線により構成されたもので、その周辺部には外部からの水分や不純物等の侵入を防ぐため、シールリング構造が採用されている。
このシールリング構造にあっては、シリコン基板１１の表面に形成されたフィールド酸化膜１２の端部を覆って集積回路形成領域１を取り囲むように第１の層間絶縁膜１４と、１層目の配線材層１６と、第２の層間絶縁膜１８と、２層目の配線材層２０と、パッシベーション２２とが順次形成されている。また、層間絶縁膜１４，１８としては、ＣＶＤ酸化膜やシリカ溶液をスピンコートして形成した塗布酸化膜（ Spin on Glass：ＳＯＧ）等が多用され、パッシベーション２２としては、プラズマＣＶＤで形成される窒化シリコン膜が多用されている。
特開昭５７−１１３２４１号公報特開昭５９−１４６６３号公報特開平７−３７８３９号公報

図１２は、従来の半導体装置のスクライブエリアのモニター素子周辺を拡大して示す平面図である。図に示すように、集積回路形成領域１を囲むように集積回路形成領域用シールリング５が設けられているが、スクライブエリア２上のモニター素子形成領域３１に形成されたモニター素子３の周辺にはシールリングのようなものは設けられていない。
図１３に、図１２の線Ｅ−Ｅ’に沿った断面図を示す。スクライブエリア２の最表面は強固なパッシベーション２２で覆われているが、パッシベーション開口部４は強固なパッシベーションを除去して層間絶縁膜のＣＶＤ酸化膜やＳＯＧ（Spin on Glass)膜１５−２が露出している。ＣＶＤ酸化膜やＳＯＧ膜は水分を通過させるので遮蔽能力が低く、モニター素子の保護構造としては不十分である。

このように従来のＩＣチップでは、集積回路周辺部には水分侵入を阻止する対策が施されているものの、モニター素子には水分侵入に対する配慮が何らなされておらず、モニター素子が設けられたＩＣチップではスクライブラインのパッシベーション開口部４から侵入する水分によって層間絶縁膜中に固定電荷が発生し、モニター素子の特性が不安定になり、チップ内部の状況を正確に把握するというモニター素子本来の目的を達成できない場合があった。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、スクライブライン上に配置されたモニター素子形成領域をシールリングで取囲み、外部からの水分その他の不純物の侵入を阻止してモニター素子の特性を安定化させることにある。

上記課題を解決するため、本発明の半導体基板は、スクライブラインにより区切られた複数の集積回路形成領域を有し、前記スクライブラインにパッシベーション開口部とモニター素子形成領域とを形成した半導体基板であって、前記集積回路形成領域の周囲を取り囲む集積回路形成領域用のシールリングと、前記モニター素子形成領域の周囲を取り囲むモニター素子用シールリングを有するとともに、前記集積回路形成領域用のシールリングの幅が前記モニター素子用シールリングの幅よりも大きい半導体基板とした。
このようにモニター素子の周囲を囲む専用のシールリングを有する構造とすれば、モニター素子形成領域に水分や不純物が侵入することがなく、モニター素子の特性が不安定になることもないので正確なモニタリングができるようになる。

本発明の半導体基板においては、前記モニター素子用シールリングがシリコン基板に接続されているものとすることができる。
モニター素子の周囲を取り囲むモニター素子用シールリングをシリコン基板に接続することにより、ウエル電位が安定し、モニタリングの際の測定精度が向上する効果がある。

また、本発明の半導体基板においては、前記モニター素子用シールリングの一部が、集積回路形成領域用のシールリングを兼ねているものとすることができる。
このような構造とすることにより、スクライブライン形成領域のスペースを有効利用できるので、スクライブラインの幅を狭くすることが可能となる。
さらに、本発明の半導体基板においては、モニター素子形成領域と隣接するパッショベーション開口部との間の前記モニター素子用シールリングの一部を除去したものであっても良い。
このような構造とすることにより、モニター素子形成領域の層間絶縁膜中の水分の拡散速度をモニターするのに役立つものとなる。

また、前記集積回路形成領域用のシールリングは絶縁層を介した複数のメタル層の集積構造をなし、かつ各メタル層はコンタクトホールを通して互いに接続し、さらに前記モニター素子用シールリングは絶縁層を介した複数のメタル層の集積構造をなし、かつ各メタル層はヴィアホールにより互いに絶縁することが好ましい。
このような構造のシールリングとすれば、集積回路形成領域用のシールリングでは長期信頼性が十分確保でき、モニター素子用のシールリングではシールリングの占める面積を削減することができるようになる。

本発明によれば、モニター素子形成領域をメタル層、酸化物層及びヴィアホールからなるシールリングで囲むので、スクライブエリア上に配置されているパッシベーション開口部から侵入してくる水分や不純物に対して完全な防護手段として働き、モニター素子の特性を安定化させ、かつ半導体特性を正確にモニターすることができるようになる。また、集積回路形成領域用シールとモニター素子形成領域用シールリングの一部を兼用することにより、シールリング形成領域の幅を狭くすることができるので、基板１枚当たりのチップ収率を向上させることが可能となる。

次に、図を使用して本発明を具体的に説明する。なお、構造を判り易く説明するため、各図面における縮尺は必ずしも正確には描かれていない。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。
図においては紙面の上下に集積回路形成領域１，１が有り、集積回路形成領域用シールリング５，５に挟まれてスクライブエリア２が走っている。集積回路形成領域用シールリング５は、集積回路形成領域１を取り囲むように形成されている。半導体基板にはこのような集積回路形成領域１が縦横に多数配列されているが、この図では説明に必要な一部のみを取り出して描いてある。
紙面左側は、ダイシング時に邪魔になる強固なパッシベーション膜を除去したパッシベーション開口部４が配置されている。紙面右側にはモニター素子用シールリング６に取り囲まれたモニター素子形成領域３１が配置され、その中にモニター素子３が形成されている。本実施形態では、モニター素子用シールリング６はモニター素子形成領域３１の周囲に形成してあり、集積回路形成領域用シールリング５よりも幅狭く形成してある。

図２は、図１の線Ａ−Ａ’に沿ったモニター素子用シールリング６の断面図である。本発明の第１の実施形態に係わる半導体基板のモニター素子用シールリング６は、層間絶縁膜を挟んで３層のメタル層１Ｍ，２Ｍ，３Ｍからなり、メタル間にある層間絶縁膜には平面視でモニター素子の周囲を取り囲む連続したパターンとなるヴィアホール１９が設けられていて、層間絶縁膜を遮断する構造となっている。すなわち、シリコン基板上にフィールド酸化膜１２が形成されており、その上に第１の層間絶縁膜１４−１となるＣＶＤ酸化膜が形成されている。ＣＶＤ酸化膜の上には第１のメタル層１Ｍが形成されている。第１のメタル層１Ｍの上には、ＣＶＤ酸化膜１４−２、ＳＯＧ膜１５−１及びＣＶＤ酸化膜１４−３からなる第２の層間絶縁膜１３が形成されている。その上には第２のメタル層２Ｍと、ＣＶＤ酸化膜１４−４、ＳＯＧ膜１５−２及びＣＶＤ酸化膜１４−５からなる第３の層間絶縁膜１７が形成されている。そして、ＣＶＤ酸化膜１４−５の上には第３のメタル層３Ｍが形成され、その上の最表面にはパッシベーション２２が形成されている。このような断面構造を有するモニター素子用シールリング６が、モニター素子形成領域３１の周囲に形成されている。

上述のように、本発明で使用するモニター素子用シールリングは、ＣＶＤ酸化膜、ＳＯＧ及びＣＶＤ酸化膜の３層からなる層間絶縁膜にヴィアホールを設けて、各層間絶縁膜を遮断している。このような断面構造のモニター素子用シールリングが、モニター素子形成領域を取り囲むようにして形成されている。本発明で使用するモニター素子用シールリングでは、層間絶縁膜、特に水分の浸透に弱いＳＯＧが遮断されているので、外部からの水分の侵入を阻止することが可能となる。図に示すように、本発明で使用するモニター素子用シールリングは、垂直方向にメタル層及びヴィアホールが積層してあるので、図３に示す集積回路形成領域用シールリングに比較して幅狭く構成することができる。

図３は、図１の線Ｂ−Ｂ’に沿った集積回路形成領域用シールリング５の断面図である。この例では４層の配線用メタル層１Ｍ，２Ｍ，３Ｍ，４Ｍを有する集積回路形成領域用シールリングの例を示している。すなわち、図示省略のフィールド酸化膜の上に第１の層間絶縁膜となるＣＶＤ酸化膜１４−１が形成されている。第１の層間絶縁膜の上には、第１のメタル層１Ｍが形成されている。第１のメタル層１Ｍの上には、ＣＶＤ酸化膜１４−２、ＳＯＧ１５−１及びＣＶＤ酸化膜１４−３からなる第２の層間絶縁膜１３が形成されている。その上には第２のメタル層２Ｍと、ＣＶＤ酸化膜１４−４、ＳＯＧ１５−２及びＣＶＤ酸化膜１４−５からなる第３の層間絶縁膜１７が形成されている。第１のメタル層１Ｍと第２のメタル層２Ｍとはコンタクトホール２３で直接接続されている。コンタクトホール２３内にはサイドウオール２１が形成されており、メタル層１Ｍ，２Ｍの接続を確実にしている。さらにその上には、詳細な説明は省略するが、第３のメタル層３Ｍ、第４のメタル層４Ｍが同様の構造で形成されており、最表面にはパッシベーション２２が形成されている。このように集積回路形成領域用シールリングでは、長期信頼性が十分確保できるようにその幅はある程度広い幅が必要となる。これに対してモニター素子の保護は短期間で良いので、モニター素子用のシールリングの方はヴィアホール、メタル幅共に集積回路形成領域用シールリングより小さい配線ルールで形成されていれば充分である。したがってシールリングの占める面積を削減することができる。

次に、本発明の半導体基板の製造方法の概略について説明する。集積回路形成方法は、従来と同様であり説明も煩雑になるので省略し、ここでは主としてモニター素子用シールリングの形成方法を中心に説明する。
モニター素子用シールリングの形成は、モニター素子、電極、配線、絶縁膜など必要な部位と同時に一体として形成する。一例としてｐ型基板を使用した場合について説明する。
先ず、シリコン基板表面に素子を形成するためのｐ型不純物添加領域（ｐウエル：ｐwell）を形成する。
次いで、素子分離用のフィールド酸化膜を形成する。この上に、モニター素子形成用のゲート電極を形成する。さらに、ＬＤＤ（ lightly doped drain ）構造の素子を形成し、ＳＤ領域を形成する。
次いで基板全面に第１の層間絶縁膜としてＣＶＤ酸化膜を形成する。さらに、ＣＶＤ酸化膜にコンタクトホールを形成する。

次に、スクライブライン用のシールリング部に、第１のメタル層を形成する。
次いで、ＣＶＤ酸化膜、ＳＯＧ及びＣＶＤ酸化膜の３層を順次積層して第２の層間絶縁膜を形成する。
次いで、第２の層間絶縁膜にエッチングにより第１のヴィアホールを形成して第２の層間絶縁膜を遮断する。

さらに同様にして、第２のメタル層、第３の層間絶縁膜、第２のヴィアホール、第３のメタル層を順次形成する。
最後に、モニター素子形成領域全面に窒化珪素膜等の強固な膜からなるパッシベーションを形成する。

（第２の実施形態）
図４は、本発明の第２の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。
第２の実施形態が先の第１の実施形態と異なる点は、モニター素子用シールリングをシリコン基板のウエルに接続した点である。図４では、さらに測定用のウエルパッド７とモニター素子用シールリング６とを接続してある。
このような構造とすることにより、モニター素子のウエル電位を安定させ、モニター素子の測定精度を向上させることができる。
さらにスクライブラインの加工（ドライエッチングやその後のウエットクリーニング）による腐食やエッチング面の荒れが発生しにくくなるなどの利点がある。

図５は、図４の線Ｃ−Ｃ’に沿ったモニター素子用シールリング部の断面図である。モニター素子用シールリングの構造は、図２とほぼ同じであるので詳しい説明は省略する。図に示すように本実施形態では、モニター素子用シールリング６は基板のｐウエル領域中のｐ^＋ウエル取り出し部８上に接続されている点が、図２と異なっている。

図６は、図４の線Ｄ−Ｄ’に沿った集積回路形成領域用シールリング部の断面図である。集積回路形成領域用シールリングの構造は、図３とほぼ同じであるので詳しい説明は省略する。図に示すように本実施形態では、集積回路形成領域用シールリング５は基板のｐ^＋ウエル取り出し部８の上に接続されている点が、図３と異なっている。
第２の実施形態に係わる半導体基板のモニター素子用シールリングの製造方法も、先の第１の実施形態の場合と同様であるので、説明は省略する。

（第３の実施形態）
図７は、本発明の第３の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。
第３の実施形態では、図の上下のモニター素子用シールリング６−１，６−２は、集積回路形成領域用シールリング５，５と兼用させており、これから連続して集積回路形成領域用シールリングと同じ構造に形成されている。紙面左右のモニター素子用シールリング６−２，６−２は集積回路形成領域用シールリング５，５から連続しているが、これらはモニター素子形成領域を保護するために、別個に形成されたシールリングである。集積回路形成領域用シールリング５やモニター素子用シールリング６ー１，６−２の構造は、いずれも先の第１の実施形態あるいは第２の実施形態と同様であるので、詳しい説明は省略する。
このような兼用構造とすることにより、シールリングの面積をより減少させることができるので、スクライブラインの幅を全体に、又は一部分のみ狭くすることが可能となる。

（第４の実施形態）
図８は、本発明の第４の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。
第４の実施形態が先の第３の実施形態と異なる点は、モニター素子３がスクライブエリア２の中央ではなく、いずれか一方（図８では紙面上方）に寄せて配置してある点である。これはクラッキングを防止するためである。その他の構造は先の第１から第３の実施形態の場合と同様であるので、詳しい説明は省略する。

（第５の実施形態）
図９は、本発明の第５の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。
第５の実施形態ではモニター素子形成領域３１と隣接するパッシベーション開口部４との間の前記モニター素子形成領域を取り囲むモニター素子用シールリング６−２の一部を除去して、シール開口部６１を形成してある。

このような構造とすることにより、シール開口部６１には水分を遮断するヴィアホールが無いので、ＳＯＧを通してパッシベーション開口部の水分がモニター素子形成領域に侵入する。モニター素子形成領域の層間膜中の水分の拡散速度を、モニター素子特性の変化状況をモニターすることで、集積回路に利用する素子の耐性の評価や集積回路の不良発生時のシミュレーション等に役立てることが可能となる。

本発明の第１の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。図１の線Ａ−Ａ’に沿った断面図である。図１の線Ｂ−Ｂ’に沿った断面図であるである。本発明の第２の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。図４の線Ｃ−Ｃ’に沿った断面図である。図４の線Ｄ−Ｄ’に沿った断面図である。本発明の第３の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。本発明の第４の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。本発明の第５の実施形態に係わる半導体基板のモニター素子周辺の平面配置を示す図である。スクライブライン上のモニター素子の配置例を示す平面図である。集積回路のシールリング構造の一例を示す断面図である。従来の半導体装置のスクライブライン上のモニター素子周辺を拡大して示す平面図である。図１２の線Ｅ−Ｅ’に沿った断面図である。

符号の説明

１・・・・・集積回路形成領域、２・・・・・スクライブライン、３・・・・・モニター素子、４・・・・・パッシベーション開口部、５・・・・・集積回路形成領域用シールリング、６・・・・・モニター素子用シールリング、１１・・・・・シリコン基板、１２・・・・・フィールド酸化膜、１４・・・・・層間絶縁膜、１６・・・・・配線材層、１８・・・・・層間絶縁膜、２０・・・・・配線材層、２２・・・・・パッシベーション、３１・・・・・モニター素子形成領域、６１・・・・・・シール開口部

Claims

スクライブラインにより区切られた複数の集積回路形成領域を有し、前記スクライブラインにパッシベーション開口部とモニター素子形成領域とを形成した半導体基板であって、前記集積回路形成領域の周囲を取り囲む集積回路形成領域用のシールリングと、前記モニター素子形成領域の周囲を取り囲むモニター素子用シールリングを有するとともに、
前記集積回路形成領域用のシールリングの幅が前記モニター素子用シールリングの幅よりも大きいことを特徴とする半導体基板。
前記モニター素子用シールリングがシリコン基板に接続されていることを特徴とする請求項１に記載の半導体基板。
前記モニター素子用シールリングの一部が、集積回路形成領域用のシールリングを兼ねているものであることを特徴とする請求項１または請求項２に記載の半導体基板。
モニター素子形成領域と隣接するパッショベーション開口部との間の前記モニター素子用シールリングの一部を除去してなることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体基板。
前記集積回路形成領域用のシールリングは絶縁層を介した複数のメタル層の集積構造をなし、かつ各メタル層はコンタクトホールを通して互いに接続されており、さらに前記モニター素子用シールリングは絶縁層を介した複数のメタル層の集積構造をなし、かつ各メタル層はヴィアホールにより互いに絶縁されてなることを特徴とする請求項１に記載の半導体基板。