JP4081549B2 - トンネル接合素子を用いた同調回路 - Google Patents

Description

本発明は、トンネル接合素子を用いた同調回路に関し、特に、２個の１波長のトンネル接合素子を用いた同調回路に関する。

超伝導体−絶縁体−超伝導体のサンドイッチ構造（ＳＩＳ構造）を有するトンネル接合（ＳＩＳ接合）は、構造上大きな静電容量を持ち、単体では高周波信号を短絡してしまう。従って、入力信号をＳＩＳ接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路を集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δｆ／ｆ₀ がＳＩＳ接合の１／ωＣ_J Ｒ_N で制限される。ここで、ωは角周波数、Ｃ_J はＳＩＳ接合の静電容量、Ｒ_N は正常抵抗である。従って、比帯域として２０％を確保するためには、その中心周波数ｆ₀ においてωＣ_J Ｒ_N 積の値が５程度であることが必要になる。ωＣ_J Ｒ_N 積はＳＩＳ接合の臨界電流密度Ｊ_C に強く依存しており、Ｊ_C ＝ωＣ_S Ｉ_C Ｒ_N ／（ωＣ_J Ｒ_N ）で関係付けられる。ここで、Ｃ_S はＳＩＳ接合の単位面積当たりの静電容量、Ｉ_C は臨界電流である。例えば、単位面積当たりの接合容量を１００ｆＦ／μｍ² と仮定すると、ＡＬＭＡ（アタカマ大型ミリ波サブミリ波干渉計）の最も高い周波数帯であるＢａｎｄ１０（７８９〜９５０ＧＨｚ）では、Ｎｂ接合を用いると約２０ｋＡ／ｃｍ² 、ＮｂＮ接合を用いると約４０ｋＡ／ｃｍ² の高臨界電流密度が必要になる。

現在のＳＩＳ接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性が劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Ｂａｎｄ１０のような波長が極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμｍ² 程度にする必要があるため、低雑音かつ広帯域特性を有するＳＩＳ接合素子を用いたミクサの実現は困難であった。

そこで、本発明者は、テラヘルツ帯において比較的大きなＳＩＳ接合を用いた同調回路として、ＳＩＳ接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるＳＩＳミクサを提案している。しかし、本発明者の検討によれば、このようなＳＩＳミクサにおいて、動作帯域は従来と同様にほぼ１／ωＣ_J Ｒ_N で制限され、広帯域動作には依然として高臨界電流密度のＳＩＳ接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、１／ωＣ_J Ｒ_N よりも広い比帯域を得ることができるＳＩＳミクサを提案している（例えば、特許文献１参照）。
特開２００３−２１８４１５号公報

前述のように、本発明者は、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって１／ωＣ_J Ｒ_N よりも広い比帯域を得ることができるＳＩＳミクサについて提案している。しかし、本発明者の検討によれば、このようなＳＩＳミクサの設計は、設計者の経験に依っているために、設計結果が最適な設計値（最適解）となっているとは限らなかった。そこで、本発明者は、低雑音かつ広帯域特性について最適化された同調回路を設計することができる設計装置について検討した。この設計装置は、処理対象である同調回路の構成を、２個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路と言う限られた構成とすることにより、信号源における反射損失と比帯域とを入力するのみで、当該入力性能を実現できる最適な回路パラメータを得るものである。

しかし、この設計装置についての検討の過程で、本発明者は、以下のような問題を見出した。

即ち、前述のような分布定数型ＳＩＳ接合とその間を接続するマイクロストリップ線路とで構成する同調回路の広帯域動作のためには、ＳＩＳ接合の特性インピーダンスＺ_J とマイクロストリップ線路の特性インピーダンスＺ_m との比Ｚ_J ：Ｚ_m を大きくする必要がある。通常、Ｚ_m の値の上限は３０Ω程度であるので、Ｚ_J を極めて小さく（例えば１．３〜１．４Ω程度に）しなければ、広帯域動作を実現することができない。ところで、ＳＩＳ接合の上下の超伝導体（Ｓ）としては、Ｎｂ（ニオブ）よりもＮｂＮ（窒化ニオブ）の方がその臨界温度が高いので好ましい。しかし、ＮｂＮは、そのインダクタンス成分が大きいため特性インピーダンスが大きいので、このＺ_J の値を実現できない。そこで、上下の電極１０２、１０５’としてＮｂＮを用いる場合、図１４（ａ）に示すように、その上部電極１０５’がＳＩＳ接合の幅方向においてオーバーハングするように形成している。即ち、接合幅Ｗ_J よりも上部電極幅Ｗ_s ’を広く形成する。これにより、オーバーハング部分の寄生キャパシタンスの働きによって、ＳＩＳ接合の特性インピーダンスを前述のような小さな値（例えば、１Ω程度）としている（図１４（ｂ）の点線ａ参照）。なお、図１４（ａ）において、絶縁体基板は省略しており、１０３は層間絶縁膜、１０４はトンネル絶縁膜である（図１等参照）。

ところが、このようなオーバーハングが存在する場合、図１４（ｂ）の実線ａに示すように、ＳＩＳ接合の幅に依存して位相速度が変化してしまうことが判った。なお、図中の矢印は当該曲線の縦軸を示す。従って、２個の半波長のＳＩＳ接合素子を設計しても、前述の理由で意図的に形成したオーバーハングによって半波長を製造時に保てなくなり、最適設計ではなくなる可能性があることが判った。一方、オーバーハングが存在しない場合、図１４（ｂ）の実線ｂに示すように、ＳＩＳ接合の幅に依存して位相速度が変化することはないことが判った。しかし、オーバーハングが無ければ、上下の電極としてＮｂＮを用いた場合、特性インピーダンスが大きい（図１４（ｂ）の点線ｂ）ので必要なＺ_J の値を実現できず、結果として、臨界温度の高いＮｂＮを用いることが極めて難しい。そこで、本発明者は、ＳＩＳ接合の接合長を半波長の２倍（又は、整数倍）の１波長とすることにより、当該ＳＩＳ接合の特性インピーダンスを、同じ接合幅を有するＳＩＳ接合の半分の特性インピーダンスにでき、かつ、そのままの回路パラメータで低雑音かつ広帯域特性を維持できるのではないかと考えた。

本発明は、２個の１波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とを用いた同調回路を提供することを目的とする。

本発明のトンネル接合素子を用いた同調回路は、２個の１波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における上部電極のオーバーハングが無いトンネル接合素子と、これらの間を接続する半波長のマイクロストリップ線路とからなる。

本発明のトンネル接合素子を用いた同調回路によれば、２個の１波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用する。これにより、上部電極がＳＩＳ接合の幅方向においてオーバーハングしない形状として（接合幅Ｗ_J と上部電極幅Ｗ_s とを実質的に等しくして、図２参照）接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともＳＩＳ接合の特性インピーダンスＺ_J を極めて小さく（例えば１．３〜１．４Ω程度に）する。これにより、Ｚ_J とマイクロストリップ線路の特性インピーダンスＺ_m との比Ｚ_J ：Ｚ_m を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができる。また、そのような同調回路において、ＳＩＳ接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いＮｂＮを使用することができる。また、そのような同調回路について、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。

（同調回路の構成）
本発明の同調回路は、図１に示す２個の１波長（ｄ_J ）のＳＩＳ接合素子Ｊ１、Ｊ２とこの間を接続する半波長（ｄ_m ）のマイクロストリップ線路Ｍとからなる。図１（ａ）は同調回路の平面図であり、図１（ｂ）は同調回路の断面図であり、図１（ａ）における３ｂ−３ｂ切断線に沿う断面を示す。図１（ａ）は後述する図５（ａ）に対応する。また、図２（ａ）はＳＩＳ接合素子Ｊ１（及びＪ２）の３ｂ−３ｂ切断線に直交する切断面を併せて示す斜視図であり、図２（ｂ）はマイクロストリップ線路Ｍの３ｂ−３ｂ切断線に直交する切断面を併せて示す斜視図である。

２個のＳＩＳ接合Ｊ１、Ｊ２を用いる理由は以下の通りである。即ち、前述のように、複数のＳＩＳ接合を用いることによって１／ωＣ_J Ｒ_N よりも広い十分な比帯域を得ることができる。しかし、一方で、３個以上のＳＩＳ接合素子を用いると、同調には不要なジョセフソン電流を磁場を印加して消去する場合に、ＳＩＳ接合素子の間で相互に打ち消し合うことができない。２個であれば、同一形状のＳＩＳ接合を用いることにより、確実にジョセフソン電流を相互に打ち消し合うことができる。従って、本発明の２個のＳＩＳ接合素子Ｊ１、Ｊ２は同一形状である。

ＳＩＳ接合Ｊ１、Ｊ２を１波長とする理由は、半波長となる周波数付近において、後述する（４）式を利用するために半波長とした上で、接合長を２倍（又は、整数倍）として、信号源に近いＳＩＳ接合Ｊ１の純抵抗部を信号源側（Ｚ_s 側）に移動する近似を利用した上で、その特性インピーダンスを小さくする（半分とする）ためである。マイクロストリップ線路Ｍを半波長とする理由は、半波長となる周波数付近において、後述する（４）式を利用して、信号源に近いＳＩＳ接合Ｊ１の純抵抗部を信号源側（Ｚ_s 側）に移動する近似を利用するためである。

２個のＳＩＳ接合素子Ｊ１、Ｊ２は、前述のように準粒子トンネル電流による損失を有する伝送線路として扱うために、かつ、１／ωＣ_J Ｒ_N よりも広い十分な比帯域を得るために、細長い形状とされる。ここで、細長いとは、単一の伝搬モードを維持しうる形状であることを意味する。この例における伝搬モードはＴＥＭモードであるので、他の伝搬モードが生じないように、ＳＩＳ接合素子Ｊ１、Ｊ２の長さ（接合長）ｄ_J が１波長であるのに対して、その幅（接合幅：ｄ_J に直交する方向の寸法）が例えば１／６波長以下とされる。

ＳＩＳ接合素子（トンネル接合素子）Ｊ１、Ｊ２は、図１（ｂ）に示すように、超電導体からなる上部電極（Ｓ）及び下部電極（Ｓ）と、これらの間に形成される絶縁膜（Ｉ）とからなるトンネル接合からなる。マイクロストリップ線路Ｍは、上部線路と下部線路（及びその層間絶縁膜）とからなる。そして、ＳＩＳ接合素子の上部電極及び下部電極と、マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる。

この例では、ＳＩＳ接合素子Ｊ１、Ｊ２の下部電極とマイクロストリップ線路Ｍの下部線路は、超伝導体である第１ＮｂＮ（窒化ニオブ）層１０２からなる。第１ＮｂＮ層１０２は、絶縁体である単結晶ＭｇＯ基板１０１上にエピタキシャル成長により２００ｎｍの厚さに形成されたグランド電極（グランドプレーン）である。グランド電極１０２の幅は、図１（ａ）に示すように、ＳＩＳ接合素子Ｊ１、Ｊ２及びマイクロストリップ線路Ｍの幅に比べて十分に（５〜１０倍程度）広くされる。従って、マイクロストリップ線路Ｍはコプレナー導波路となる。第１ＮｂＮ層１０２の上には、エピタキシャル成長により２００ｎｍの厚さに形成した層間絶縁膜であるＭｇＯ膜１０３が形成される。ＭｇＯ膜１０３にトンネル部分の開口を形成した後、露出した第１ＮｂＮ層１０２の上に、ＭｇＯ膜からなるトンネル絶縁膜１０４がエピタキシャル成長により極めて薄く（例えば、１ｎｍ）形成される。ＳＩＳ接合素子Ｊ１、Ｊ２の上部電極とマイクロストリップ線路Ｍの上部線路は、超伝導体である第２ＮｂＮ層１０５からなる。第２ＮｂＮ層１０５は、ＭｇＯ層間膜１０３上にエピタキシャル成長により４００ｎｍの厚さに形成した配線及び電極である。ＳＩＳ接合（トンネル接合）Ｊ１、Ｊ２はＮｂＮ／ＭｇＯ／ＮｂＮからなる。従って、全ＮｂＮ同調回路である。

この例において、ＳＩＳ接合素子Ｊ１、Ｊ２の上部電極１０５は、図２（ａ）に示すように、その接合幅の方向に、オーバーハングの無い形状とされる。即ち、接合幅Ｗ_J と上部電極幅Ｗ_s とを実質的に等しくなるように形成する。これは、接合幅に依存して位相速度が変化することを防止するためである。接合長方向においては、ＳＩＳ接合素子Ｊ１、Ｊ２の上部電極１０５は、オーバーハングの無い形状とされるが、オーバーハングが形成されいても良い。一方、マイクロストリップ線路Ｍの上部線路１０５は、図２（ｂ）に示すように、幅Ｗ_M （≠Ｗ_s ）で形成される。なお、図２においては、絶縁体である基板１０１を省略している。

（設計原理）
次に、本発明のトンネル接合素子を用いた同調回路の設計において用いられる原理について、図３乃至図５を参照して説明する。

この設計原理に従うために、最初に、図３に示すように、同調回路の構成を一旦置き換える。即ち、本発明の同調回路は、前述のように、２個の１波長のＳＩＳ接合素子Ｊ１、Ｊ２とこの間を接続する半波長のマイクロストリップ線路Ｍとからなる。これは図３（ａ）のように図示することができる。一方、最適な回路パラメータを得るための設計原理を適用可能な同調回路は、２個の半波長のＳＩＳ接合素子Ｊ１、Ｊ２とこの間を接続する半波長のマイクロストリップ線路Ｍとからなる。これは図３（ｂ）のように図示することができる。そこで、図３（ａ）の同調回路を一旦図３（ｂ）の同調回路に置き換えて、回路パラメータを得た後に、図３（ａ）の同調回路に再度置き換える（戻す）。置き換えることができる理由については後述する。図３（ｂ）のＳＩＳ接合素子Ｊ１’の特性インピーダンスをＺ_J （Ｊ１’）とすると、図３（ａ）のＳＩＳ接合素子Ｊ１（及びＪ２）の特性インピーダンスＺ_J （Ｊ１）は、波長を半波長から１波長へ２倍にしたので、Ｚ_J （Ｊ１’）／２となる。ＳＩＳ接合素子Ｊ２’及びＪ２についても同様である。半波長のマイクロストリップ線路Ｍの特性インピーダンスはＺ_m で、図３（ａ）と図３（ｂ）とで変化がない。

以上のように、同調回路の構成を一旦置き換えた上で、以下のようにして同調回路を設計する。即ち、トンネル接合素子の中で特に細長い構造を持つＳＩＳ接合は、図４（ａ）に示すように、伝送線路パラメータを用いて表すことができる。これは、細長い構造を持つＳＩＳ接合は、マイクロストリップ線路を構成するため、周知のように、準粒子トンネル電流による損失を有する伝送線路として扱うことができるためである。図４（ａ）において、ＳＩＳ接合の特性インピーダンスをＺ_J 、長さ（接合長）をｄ_J 、伝搬定数をγ_J ＝α_J ＋ｊβ_J とする。α_J は前記損失による減衰定数、β_J は位相定数である。

この伝送線路が開放端であるとすると、その入力インピーダンスＺ_inは、
Ｚ_in＝Ｚ_J ｃｏｔｈ（γ_J ｄ_J ） ・・（１）式
となる。もし、この伝送線路が、
ｓｉｎ（α_J ｄ_J ）≒α_J ｄ_J ・・（２）式
を満たすような低損失な線路であるならば、（１）式は、
Ｚ_in＝Ｚ_J ×（Ｚ_J ／α_J ｄ_J ・ｃｏｓ（β_J ｄ_J ）＋ｊＺ_J ・ｓｉｎ（β_J ｄ_J ））／（Ｚ_J ・ｃｏｓ（β_J ｄ_J ）＋ｊＺ_J ／α_J ｄ_J ・ｓｉｎ（β_J ｄ_J ））・・（３）式
のように、書き直すことができる。

この（３）式は、図４（ｂ）に示す回路の入力インピーダンスを表す。従って、前述の条件の下では、図４（ａ）に示す開放端の分布定数型ＳＩＳ接合は、図４（ｂ）に示す無損失伝送線路（即ち、α_J ＝０の線路）の終端に純抵抗負荷Ｚ_J ／α_J ｄ_J を持つ回路と等価であると言える。以上から、分布定数型ＳＩＳ接合のリアクタンス周波数変動成分は、単純に純抵抗に接続された無損失伝送線路によるものであると考えて良い。

このようなリアクタンス周波数変動成分を効率よく同調する方法としては、半波長バンドパスフィルター構造の利用が考えられる。そして、通常、半波長バンドパスフィルターは、低インピーダンス線路と高インピーダンス線路で構成される。そこで、低インピーダンス線路にはＳＩＳ接合を割り当て、高インピーダンス線路にはマイクロストリップ線路を割り当てる。そして、このようなフィルターの設計には、周知のフィルター設計理論、例えばチェビシェフ理論を採用することができる。チェビシェフ理論は広帯域インピーダンス整合回路と同様であるため、周知のように、フィルター回路構造によって広帯域にインピーダンス特性を制御することができ、本発明のフィルター構造に適している（R. E. Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed.,Chap. 5, p.303. ）。

（設計方法）
同調回路の設計において、フィルター回路構造として、図５（ａ）にその素子構造を示すように、２個の半波長（長さｄ_J ）のＳＩＳ接合素子（トンネル接合素子）とこの間を接続する半波長（長さｄ_m 、ｄ_J ≠ｄ_m ）のマイクロストリップ線路とからなる、最も単純な３段のバンドパスフィルター構造の同調回路を設定する。この同調回路の設計において、通常のバンドパスフィルターの設計と異なるのは、フィルター構造を構成する伝送線路の一部に損失があること、及び、それに伴って入出力インピーダンスを同一にしないことである。そこで、本発明の設計装置及び方法においては、終端負荷抵抗と異なる信号源インピーダンスＺ_s を想定し、これと同調回路との最大反射損失とその比帯域とを設計条件として入力し、その時のＳＩＳ接合における臨界電流密度を最小にするような最適解を求める。この最適解が３段のバンドパスフィルター構造における各々のフィルター、即ち、ＳＩＳ接合及びマイクロストリップ線路の特性インピーダンス（の比）である。

なお、この時、このような同調回路には、１／４波長インピーダンス整合回路（Ｔ）を付加することによって、信号源インピーダンスを自由に制御することができる。従って、信号源インピーダンスＺ_s の値は制限を受けない。これにより、上記最適解は自由に信号源インピーダンスＺ_s を選択して求めることができる。

前述のように、このような同調回路の一部は損失を含んでいるので、等価回路を用いて回路を簡易化すると、（２）式により、当該同調回路における分布定数型ＳＩＳ接合を純抵抗と無損失伝送線路で記述する。更に、ＳＩＳ接合の位相β_J ｄ_J がπ付近、即ち、分布定数型ＳＩＳ接合が半波長となる周波数（中心周波数）付近において、
α_J ｄ_J ｔａｎ（β_J ｄ_J ）＜＜１ ・・（４）式
を満たす条件下では、信号源に近いＳＩＳ接合の純抵抗部を信号源側（Ｚ_s 側）に移動することができる。即ち、図５（ａ）の素子構造におけるＳＩＳ接合を図４（ｂ）の簡易等価回路で置換すると、ａ−ａ’間に接続されるはずの信号源に近いＳＩＳ接合の純抵抗部を、信号源側（Ｚ_s 側）に移動することができる。従って、図５（ａ）に示す回路を図５（ｂ）に示す回路に書き直すことができる。

次に、終端負荷抵抗Ｒ_L で回路定数を規格化し、図５（ｃ）のように回路を３つに分割して考える。この図５（ｃ）の回路を簡易回路モデルと言うこととする。簡易回路モデルにおいて、ａ−ａ’から負荷側は無損失伝送線路から成る通常の３段バンドパスフィルター構造となる。このフィルター部分はチェビシェフ理論を適用して設計するが、ＳＩＳ接合の臨界電流密度を最小にする条件に従う必要がある。

即ち、終端負荷抵抗Ｒ_L 及びａ−ａ’に接続している半波長線路の規格化した特性インピーダンスはα_J ｄ_J となる。α_J は減衰定数であるため、ＳＩＳ接合の臨界電流密度が低いほど規格化した特性インピーダンスは低い値をとる。当該線路が（２）式を満たす場合、α_J ｄ_J ＜＜１であるので、従って、ＳＩＳ接合の臨界電流密度が低い伝送線路ほど１Ωである規格化終端負荷抵抗との比が大きくなる。フィルター理論に依れば、周知のように、この比が大きくなるほどフィルター特性の最大反射係数として大きな値をとる（前述のR. E. Collinの論文）。従ってフィルター部分（ａ−ａ’から負荷側（右側）の回路）に対する信号源インピーダンスを１Ωとした場合の回路の反射係数をρと置いたとき、このρが与えられた条件下で最大の値を取るようにすれば、最小臨界電流密度を得る条件となる。

この解を求めるために、まずρを用いて同調回路のインピーダンスを記述する。ａ−ａ’から負荷側の入力インピーダンスをＺ_f とすると、ρとの関係式は周知のように、
ρ＝｜（１−Ｚ_f ）／（１＋Ｚ_f ）｜ ・・（５）式
となる。これからＺ_f はρを用いて表すと、
Ｚ_f ＝（１＋ρ）／（１−ρ）又はＺ_f ＝（１−ρ）／（１＋ρ） ・・（６）式
となる。同調回路の入力インピーダンスＺ_inは、図５に示すように、Ｚ_f に１Ωが並列に接続されているので、
Ｚ_in＝（１±ρ）／２ ・・（７）式
となる。いま、信号源と同調回路との反射係数をあるρ_s の値以下にするよう設計することを考えると、Ｒ_L で規格化した信号源インピーダンスＺ_s ’を用いてその関係式を記述すると、
ρ_s ≦｜（Ｚ_s ’−Ｚ_in）／（Ｚ_s ’＋Ｚ_in）｜ ・・（８）式
が得られる。従って、ρはＺ_s ’の関数となり、ρを最大にするようなＺ_s ’が求まることになる。

（同調回路の設計）
同調回路に対する信号源インピーダンスとの反射損失が−１０ｄＢ以下でその比帯域が２０％という条件を満たす同調回路を設計した。即ち、「反射損失−１０ｄＢ」及び「比帯域２０％」が、設計条件である。

反射損失−１０ｄＢからρ_s ＝０．３１４が求まるので、（７）式及び（８）式をグラフ化すると図６のようになる。網かけを施した領域が反射係数ρの条件を満たす。ρが最大値となるのは、Ｚ_s ’＝０．４０９のときであり、その最大値は０．５７５となる。この反射係数の最大値「０．５７５」が求まる。

従って、終端負荷抵抗Ｒ_L で回路定数を規格化した同調回路の信号源インピーダンスＺ_s ’＝０．４０９とすれば、同調回路との反射係数ρ_s ＝０．３１４以下を達成しながら、図５（ｃ）のａ−ａ’から負荷側のフィルター回路構造における反射係数ρを最大値０．５７５とすることができる。この結果から、フィルター部分の設計においてチェビシェフ理論を適用するに当たり、反射係数ρ＝０．５７５、比帯域Δｆ／ｆ₀ ＝２０％の条件でフィルター設計を行えば同調回路の最適解が得られる。即ち、「反射係数ρ＝０．５７５」「比帯域Δｆ／ｆ₀ ＝２０％」と言う設計条件が得られる。

そこで、周知の広帯域チェビシェフ特性を有する半波長フィルターの設計原理（前述のR. E. Collinの論文）を適用して、回路パラメータを算出する。通常、フィルター特性は位相θと反射係数ρの関係で記述される。基本的な３段半波長チェビシェフフィルター特性は中心周波数（位相ではπ）とその前後の周波数の合計３点において反射係数が０となるように設計される。図７（ａ）は、最大反射係数が０．５７５となるようなフィルターの代表的特性を表すρ−θ特性を示す。図７（ｂ）は、当該フィルターの回路パラメータを示す。フィルター設計は広帯域１／４波長インピーダンス整合回路の設計を基本にしており、中心の位相をπ/2として記述しているため、比帯域が４０％となっている。フィルターでの位相は２θとなるため、比帯域は２０％となる。

従って、図５（ａ）に示す同調回路の回路パラメータとして、図７（ｂ）に示すように、Ｒ_L ：Ｚ_J ：Ｚ_m ：Ｚ_s ＝１：０．１２：２．６９：０．４１が得られる。これが図３（ｂ）の同調回路の回路パラメータ（フィルター部分のインピーダンス比）である。

この同調回路の周波数特性を計算すると、図８（ａ）に示すインピーダンス特性と、図８（ｂ）に示す反射損失が得られる。周波数は中心周波数で規格化してある。図８から、設計通りに、信号源インピーダンスと同調回路の反射損失−１０ｄＢ以下で、比帯域２０％を達成しているのが判る。図８（ａ）のスミスチャートから判るように、信号源インピーダンスを低めに選ぶことによって、通常のチェビシェフ特性（インピーダンス軌跡の交点がチャートの中心を通る、つまり３点の周波数で反射係数が０）からはずし、その結果、図５（ｃ）におけるρの最大値を得ていることが判る。これから、最小臨界電流密度が求まり、α_J ｄ_J ＝０．１２を満たす。しかし、実際には、ＳＩＳ接合材料に依存する磁場侵入長や単位面積あたりの静電容量などにより線路内波長が異なるため、最小臨界電流密度は、実際のデバイス設計で、以下のように求めた。

（ミクサの設計）
分布定数型の２個のＳＩＳ接合からなる同調回路を有するミクサとして、入力光学系に無反射層付きＭｇｏ超半球レンズとツインスロットアンテナから成る準光学型ミクサを設計する。従って、図１は当該ミクサチップの同調回路を示す。ツインスロットアンテナ（図示せず）の給電点Ｐはコプレナー導波路を用いて中心に配置する（図１参照）。中心周波数を８７０ＧＨｚとして設計し、その付近でのアンテナインピーダンスは約６５Ωとなる（例えば、J. Zmuidzinas, N. G. Ugras, D. Miller, M. Gaidis, H. G. LeDuc,“Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., vol. 5, pp. 3053-3056, 1995. ／又は、M. Gaidis, H. G. LeDuc, M. Bin, D. Miller, J. A. Stern and J. Zmuidzinas, “Characterization of low-noise quasi-optical SIS mixers for the submillimeter band,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.1130-1139, 1996. ）。同調回路は一方のコプレナー導波路の中心導体をグランドプレーンとして集積化される。同調回路には、アンテナインピーダンスと整合させるための１／４波長インピーダンストランスフォーマーＴが付加される。ミクサは、前述のように、単結晶ＭｇＯ基板を用いたエピタキシャルＮｂＮ／ＭｇＯ／ＮｂＮ技術で作製することとし、同調回路はＮｂＮ／ＭｇＯ／ＮｂＮトンネル接合とＮｂＮ／ＭｇＯ／ＮｂＮマイクロストリップ線路で構成される（例えば、A. Kawakami, Z. Wang, and S. Miki,“Low-loss epitaxial NbN/MgO/NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., vol. 11, pp. 80-83, 2001. ／又は、A. Kawakami, Z. Wang, and S. Miki,“Fabrication and characterization of epitaxial NbN/MgO/NbN Josephson tunnel junctions, ” J. Appl. Phys., vol. 90, pp. 4796-4799, 2001.）。

同調回路の設計は、簡易回路モデルでの解析結果を利用し、中心周波数に対して比帯域２０％（１７４ＧＨｚ）、反射損失−１０ｄＢ以下で行った。設計で用いた設計パラメータを図９に示す。なお、これらの設計パラメータの値は主に実測値に基づいているが、エピタキシャルＮｂＮ／ＭｇＯ／ＮｂＮ接合の単位面積あたりの静電容量に関してはエピタキシャル成長のＮｂＮ／ＡｌＮ／ＮｂＮ接合と同じと仮定した（Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN/AlN/NbN tunnel junctions for submillimeter wave SIS mixers,” IEEE Trans. Appl. Supercond., vol. 7, pp. 2797-2800, 1997. ）。同調回路の設計に必要な超伝導マイクロストリップ線路及びＳＩＳ接合伝送線路の特性インピーダンスと伝搬定数の計算は、本発明者等による文献Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. A. V. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.により周知であるので、これに従う。

まず、設計条件を満たすために必要なＳＩＳ接合の最低臨界電流密度の値を、前述のようにして求める。計算例として図１０に示すように、中心周波数８７０ＧＨｚにおいて幅１μｍを持つＳＩＳ伝送線路のα_J ｄ_J ＝０．１２の値を臨界電流密度に対してプロットした。この図から、α_J ｄ_J ＝０．１２を満たす臨界電流密度として約１６ｋＡ／ｃｍ² （Ｃ_S ＝１１０ｆＦ／μｍ² ）が得られる。従来の設計手法による値４０ｋＡ／ｃｍ² と比較すると、半分以下とすることができる。

この後、図３（ｂ）から図３（ａ）への置換を行う。即ち、前述のようにして求めた回路パラメータを利用しつつ、低い特性インピーダンスを実現する。半波長のＳＩＳ接合素子について、図４（ａ）に示すように、その特性インピーダンスをＺ_J 、長さ（接合長）をｄ_J 、伝搬定数をγ_J ＝α_J ＋ｊβ_J とする。この半波長のＳＩＳ接合素子と接合長のみが異なる（１波長である）ＳＩＳ接合素子を考える。この１波長のＳＩＳ接合素子の特性インピーダンスはＺ_J 、接合長は２ｄ_J 、伝搬定数はγ_J ＝α_J ＋ｊβ_J となる。そして、α_J ｄ_J ＜＜１，β_J ｄ_J ≒πの場合、この１波長のＳＩＳ接合素子の入力インピーダンスＺ_inはＺ_in＝Ｚ_J ｃｏｔｈ（２γ_J ｄ_J ）≒Ｚ_J ／２・ｃｏｔｈ（γ_J ｄ_J ）となる。

図１１は、当該条件下でのＳＩＳ接合素子の特性インピーダンスを示す。図１１から、このような１波長のＳＩＳ接合素子の入力インピーダンスの実部ａ及び虚部ｂは、各々、半波長のＳＩＳ接合素子の入力インピーダンスの実部ｃ及び虚部ｄと等しいことが判る。従って、α_J ｄ_J ＜＜１，β_J ｄ_J ≒πが成立する場合、半波長のＳＩＳ接合素子は、これと接合長のみが異なる１波長のＳＩＳ接合素子と等価であると言うことができる。そして、このような１波長のＳＩＳ接合素子の入力インピーダンスはＺ_J ／２・ｃｏｔｈ（γ_J ｄ_J ）であるから、（１）式との比較から、当該半波長のＳＩＳ接合素子のそれの１／２であることが判る。このことから、回路パラメータの算出に利用した図３（ｂ）の半波長のＳＩＳ接合素子は、接合長のみが異なる図３（ａ）の１波長のＳＩＳ接合素子に置き換えることができる。

以上により求めた回路パラメータ（特性インピーダンス比）に近くなるように設計した同調回路の概略を図１２に示す。図１２（ａ）は、オーバーハングの無い２個の１波長のＳＩＳ接合素子Ｊ１、Ｊ２と半波長のマイクロストリップ線路Ｍとからなる同調回路を示す。即ち、本発明（図３（ａ））の同調回路の一例である。図１２（ｂ）は、比較のために、オーバーハングの有る２個の半波長のＳＩＳ接合素子Ｊ１’、Ｊ２’と半波長のマイクロストリップ線路Ｍとからなる同調回路を示す。即ち、図３（ｂ）の同調回路の一例である。

図１２（ａ）において、ＳＩＳ接合素子Ｊ１、Ｊ２の接合長は４．２μｍであり、接合幅は０．９μｍであり、上部電極幅Ｗ_S も同様の０．９０μｍである（図２（ａ）参照）。なお、この例では、接合長の方向においても、オーバーハングは形成されていない。マイクロストリップ線路Ｍの線路長は３５．２μｍであり、線幅は１．０μｍである。図１２（ｂ）において、ＳＩＳ接合素子Ｊ１、Ｊ２の接合長は２．９μｍであり、接合幅Ｗ_J は１．３μｍであり、上部電極幅Ｗ_S ’は３．０μｍである（図１４（ａ）参照）。マイクロストリップ線路Ｍの線路長は３５．２μｍであり、線幅は１．０μｍである。即ち、変化は無く、半波長のマイクロストリップ線路のままである。

図１３（ａ）において、曲線ａ及びｂは、各々、図１２（ａ）及び図１２（ｂ）の同調回路の同調回路の入力側から負荷側を見たときのインピーダンス軌跡を示す。図１３（ｂ）において、曲線ａ及びｂは、各々、図１２（ａ）及び図１２（ｂ）の同調回路のアンテナインピーダンスを一定値の６５Ωとしたときの反射損失特性を示す。これらは６５Ωで規格化されている。これらから、前述の設計原理の通りに、終端に置かれた半波長接合の周波数依存性をもつリアクタンス成分を、同調回路によって良く補償していることが判る。なお、同調回路に１／４波長インピーダンストランスフォーマーＴ（図１において同じ）を付加したことにより、比帯域は設計値２０％以上の値が得られた。更に、半波長のＳＩＳ接合をオーバーハングの無い１波長のＳＩＳ接合を置換した場合でも、接合の反射損失特性は、図１３（ａ）に示すように、比帯域を広く保つことができることが判る。

以上説明したように、本発明によれば、トンネル接合素子を用いた同調回路によれば、２個の１波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる構成を採用することにより、上部電極がＳＩＳ接合の幅方向においてオーバーハングしない形状として（接合幅Ｗ_J と上部電極幅Ｗ_s とを実質的に等しくして）接合幅に依存して位相速度が変化することを防止し、かつ、オーバーハングが無くともＳＩＳ接合の特性インピーダンスＺ_J を極めて小さくすることにより、Ｚ_J とマイクロストリップ線路の特性インピーダンスＺ_m との比Ｚ_J ：Ｚ_m を大きくして、低雑音かつ広帯域特性について最適化された同調回路を得ることができ、ＳＩＳ接合の上下の超伝導体として、インダクタンス成分が大きいため特性インピーダンスが大きいにもかかわらず、臨界温度が高いＮｂＮを使用することができ、信号源における反射損失と比帯域とに基づいて、当該入力性能を実現できる最適な回路パラメータを得ることができる。

トンネル接合素子を用いた同調回路を示す平面図及び断面図である。 トンネル接合素子を用いた同調回路を示す斜視図である。 トンネル接合素子を用いた同調回路を示す回路構成図である。 トンネル接合素子を用いた同調回路の設計原理説明図である。 トンネル接合素子を用いた同調回路の設計原理説明図である。 トンネル接合素子を用いた同調回路の設計例を示す図である。 トンネル接合素子を用いた同調回路の設計例を示す図である。 トンネル接合素子を用いた同調回路の設計例を示す図である。 トンネル接合素子を用いた同調回路の設計パラメータを示す図である。 トンネル接合素子を用いた同調回路の設計例を示す図である。 トンネル接合素子を用いた同調回路の置換説明図である。 トンネル接合素子を用いた同調回路の置換説明図である。 トンネル接合素子を用いた同調回路の設計例を示す図である。 本発明の背景を示す図である。

符号の説明

１０１ 単結晶ＭｇＯ基板
１０２ 第１ＮｂＮ層
１０３ ＭｇＯ膜
１０４ トンネル絶縁膜
１０５ 第２ＮｂＮ層
Ｊ１、Ｊ２ ＳＩＳ接合素子
Ｍ マイクロストリップ線路
Ｔ インピーダンストランスフォーマー（インピーダンス整合回路）

Claims (4)

1. ２個の１波長のトンネル接合素子であって、超電導体からなる上部電極及び下部電極とこれらの間に形成されるトンネル接合とからなり、少なくとも当該接合の幅方向における前記上部電極のオーバーハングが無いトンネル接合素子と、
   これらの間を接続する半波長のマイクロストリップ線路とからなる
   ことを特徴とするトンネル接合素子を用いた同調回路。
2. 前記マイクロストリップ線路は、上部線路と下部線路とからなり、
   前記トンネル接合素子の上部電極及び下部電極と、前記マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる
   ことを特徴とする請求項１記載のトンネル接合素子を用いた同調回路。
3. 前記トンネル接合素子の上部電極及び下部電極と前記マイクロストリップ線路の上部線路及び下部線路とは、ＮｂＮ層からなる
   ことを特徴とする請求項２記載のトンネル接合素子を用いた同調回路。
4. 信号源と前記信号源に近いトンネル接合素子との間を、インピーダンス整合回路として働く１／４波長のマイクロストリップ線路で接続することにより、前記信号源のインピーダンスを調整する
   ことを特徴とする請求項１記載のトンネル接合素子を用いた同調回路。

Images