JP4086607B2 - 回路装置の製造方法 - Google Patents
回路装置の製造方法 Download PDFInfo
- Publication number
- JP4086607B2 JP4086607B2 JP2002281889A JP2002281889A JP4086607B2 JP 4086607 B2 JP4086607 B2 JP 4086607B2 JP 2002281889 A JP2002281889 A JP 2002281889A JP 2002281889 A JP2002281889 A JP 2002281889A JP 4086607 B2 JP4086607 B2 JP 4086607B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- manufacturing
- circuit device
- conductive
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/042—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
- H05K1/186—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Electroplating Methods And Accessories (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特にエッチングの工程に於いてバリヤ層となる第３の導電膜を介して積層された２枚の導電膜を用いた薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。従来の半導体装置に関する技術として、絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置がある（例えば、特許文献１参照）。
【０００３】
図１６〜図１８は、フレキシブルシート５０をインターポーザー基板として採用するものである。尚、各図の上に示す図面は、平面図、下に示す図面は、Ａ−Ａ線の断面図である。
【０００４】
まず図１６に示すフレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。
【０００５】
続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、図１７の如く、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００６】
最後に、図１８（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。
【０００７】
その後、図１８（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。しかもフレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、図１７の様にダイシングされ、個々に分離される。
【０００８】
また図１８（Ｃ）に示す断面図は、フレキシブルシート５０の両面に電極として５１Ａと５１Ｄが形成されているものである。このフレキシブルシート５０は、一般に、両面がパターニングされてメーカーから供給されている。
【０００９】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【００１０】
【発明が解決しようとする課題】
上述したフレキシブルシート５０を用いた半導体装置は周知の金属フレームを用いないので、極めて小型で薄型のパッケージ構造を実現できる利点を有するが、実質的にフレキシブルシート５０の表面に設けた１層の銅箔パターン５１のみで配線を行うものである。これはフレキシブルシートが柔らかいために導電膜のパターン形成前後で歪みが発生し、積層する層間の位置ズレが大きく多層配線構造には適さない問題点があった。
【００１１】
多層配線構造を実現するにはシートの歪みを抑えるための支持強度が必要となるため、フレキシブルシート５０を約２００μｍと十分に厚くする必要があり、薄型化に逆行することになる。
【００１２】
更に製造方法においては、前述した製造装置、例えばダイボンター、ワイヤーボンダー、トランスファーモールド装置、リフロー炉等に於いて、フレキシブルシート５０が搬送されて、ステージまたはテーブルと言われる部分に装着される。
【００１３】
しかしフレキシブルシート５０のベースとなる絶縁樹脂の厚みは５０μｍ程度と薄くすると、表面に形成される銅箔パターン５１の厚みも９〜３５μｍと薄い場合、図１９に示すように反ったりして搬送性が非常に悪く、また前述したステージやテーブルへの装着性が悪い欠点があった。これは、絶縁樹脂自身が非常に薄いために依る反り、銅箔パターン５１と絶縁樹脂との熱膨張係数との差による反りが考えられる。
【００１４】
また開口部５２の部分は、モールドの際に上から加圧されるため、ボンディングパッド５１Ａの周辺を上に反らせる力が働き、ボンディングパッド５１Ａの接着性を悪化させることもあった。
【００１５】
またフレキシブルシート５０を構成する樹脂材料自身にフレキシブル性が無かったり、熱伝導性を高めるためにフィラーを混入すると、堅くなる。この状態でワイヤーボンダーでボンディングするとボンディング部分にクラックが入る場合がある。またトランスファーモールドの際も、金型が当接する部分でクラックが入る場合がある。これは図１９に示すように反りがあるとより顕著に現れる。
【００１６】
今まで説明したフレキシブルシート５０は、裏面に電極が形成されないものであったが、図１８（Ｃ）に示すように、フレキシブルシート５０の裏面にも電極５１Ｄが形成される場合もある。この時、電極５１Ｄが前記製造装置と当接したり、この製造装置間の搬送手段の搬送面と当接するため、電極５１Ｄの裏面に損傷が発生する問題があった。この損傷が入ったままで電極として成るため、後に熱が加わったりすることにより電極５１Ｄ自身にクラックが入る問題点やマザーボードへの半田接続時に半田濡れ性が低下する問題点もあった。
【００１７】
またフレキシブルシート５０の裏面に電極５１Ｄが設けられると、トランスファーモールドの際、ステージに面接触できない問題点が発生する。この場合、前述したようにフレキシブルシート５０が堅い材料で成ると、電極５１Ｄが支点となり、電極５１Ｄの周囲が下方に加圧されるため、フレキシブルシート５０にクラックを発生させる問題点があった。
【００１８】
本発明者は斯かる問題点を解決するために、薄い第１の導電膜と厚い第２の導電膜を、第３の導電膜を介して積層させた積層板を用いることを提案した。
【００１９】
【課題を解決するための手段】
本発明の回路装置の製造方法は、前記第１の導電膜と前記第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、前記第１の導電膜を所望のパターンにエッチングすることにより前記導電配線層を形成する工程と、前記導電配線層をマスクとして用いて前記第３の導電膜を除去することで、選択的に除去された前記第１の導電膜および前記第３の導電膜の積層体により前記導電配線層を構成する工程と、樹脂シートを前記第２の導電膜に重ねて真空プレスすることにより、前記第２の導電膜の上面、前記導電配線層の上面および側面を被覆する絶縁層を形成する工程と、前記絶縁層の一部を除去することで前記導電配線層の上面を部分的に露出させる工程と、前記絶縁層の上面に接着材を介して半導体素子を固着して、前記半導体素子と前記導電配線層とを電気的に接続する工程と、前記半導体素子を封止樹脂層で被覆する工程と、前記第２の導電膜を除去する工程と、を具備することを特徴とする。
【００３７】
上記のように、第１の導電膜を薄く形成して、第３の導電膜をバリヤ層とすることで、第１の導電膜を部分的に除去することにより形成される導電配線層を微細に形成することができる。例えば、第１の導電膜として銅を採用し、第３の導電膜として銀を採用した場合、塩化第２銅または塩化第２鉄が含まれた溶液を使用して第１の導電膜をエッチングすると、銀がエッチングされずにバリヤ層として機能する。
【００３８】
更に本発明では、第１の導電膜を部分的に除去することにより形成された導電配線層１１Ａをマスクとして用いて、第３の導電膜を部分的に除去している。この第３の導電膜の部分的な除去は、エッチングまたは電界剥離で行うことができる。エッチングにより第３の導電膜を部分的に除去する場合は、第１の導電膜を除去する際に用いたものとは異なるエッチング液が使用される。
【００３９】
【発明の実施の形態】
本発明の回路装置の製造方法について、図１〜図１５を参照して説明する。
【００４０】
本発明の回路装置の製造方法は、第１の導電膜１１と第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を準備する工程と、第１の導電膜１１を所望のパターンにエッチングすることにより導電配線層１１Ａを形成する工程と、導電配線層１１Ａをマスクとして用いて第３の導電膜１３を除去する工程と、第３の導電膜１３を除去することで露出した第２の導電膜１２の表面部、導電配線層１１Ａおよび第３の導電膜１３の端面を絶縁層１５で被覆する工程と、絶縁層１５の一部を除去することで導電配線層１１Ａを部分的に露出させる工程と、前記絶縁層上に半導体素子を固着して前記半導体素子と前記導電配線層とを電気的に接続する工程と、半導体素子１９を封止樹脂層２２で被覆する工程と、第２の導電膜１２を除去して第３の導電膜１３を裏面に露出させる工程と、第３の導電膜１３の所望個所に外部電極２４を形成する工程とから構成されている。このような各工程を以下にて説明する。
【００４１】
本発明の第１の工程は、図１に示すように、薄い第１の導電膜１１と厚い第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を準備することにある。
【００４２】
積層板１０の表面は、実質全域に第１の導電膜１１が形成され、第３の導電膜１３を介して、裏面にも実質全域に第２の導電膜１２が形成されるものである。第１の導電膜１１および第２の導電膜１２は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料から成る。第１の導電膜１１、第２の導電膜１２および第３の導電膜１３は、メッキ法、蒸着法またはスパッタ法で形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。なお、第１の導電膜１１および第２の導電膜１２としてはＡｌ、Ｆｅ、Ｆｅ−Ｎｉ、公知のリードフレーム材等でも良い。
【００４３】
第３の導電膜１３の材料は、第１の導電膜１１および第２の導電膜１２を除去する際に使用されるエッチング液に、エッチングされない材料が採用される。また、第３の導電膜１３裏面には半田等から成る外部電極２４が形成されるので、外部電極２４の付着性も考慮される。具体的に、第３の導電膜１３の材料としては金、銀、パラジュームから成る導電材料を採用することができる。
【００４４】
第１の導電膜の厚さは、微細なパターンを形成するために薄く形成され、その厚さは５〜３５μｍ程度である。第２の導電パターンは、全体を機械的に支持するために厚く形成され、その厚さは７０〜２００μｍ程度である。第３の導電膜１３は、第１の導電膜１１および第２の導電膜１２をエッチングする際にバリヤ層として機能し、その厚さは１〜１０μｍ程度に形成される。
【００４５】
本発明の特徴とする点は、第２の導電膜１２を第１の導電膜１１よりも厚く形成するところにある。第１の導電膜は厚さが５〜３５μｍ程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。第２の導電膜１２は厚さが７０〜２００μｍ程度で良く、支持強度を持たせる点が重視される。
【００４６】
従って、第２の導電膜１２を厚く形成することにより、積層板１０の平坦性を維持でき、後の工程の作業性を向上させることができる。
【００４７】
更には、第２の導電膜１２は、色々な工程を経るために傷が入ってしまう。しかし厚い第２の導電膜１２は後の工程で除去するため、完成品である回路装置に傷が残ってしまうのを防止することができる。また平坦性を維持しながら封止樹脂を硬化できるので、パッケージの裏面も平坦にでき、積層板１０の裏面に形成される外部電極もフラットに配置できる。よって、実装基板上の電極と積層板１０裏面の電極とを当接でき、半田不良を防止することができる。
【００４８】
次に上記した積層板１０の具体的な製造方法について述べる。積層板１０は、電気メッキによる積層または圧延接合により製造することができる。電気メッキにより積層板１０を製造する場合は、先ず第２の導電膜１２を用意する。そして、第２の導電膜１２の裏面に電極を設けて、電界メッキ法により第３の導電膜を積層させる。その後に同じく電界メッキ法により、第３の導電膜上に第１の導電膜を積層させる。圧延により積層板を製造する場合は、板状に用意された第１の導電膜１１、第２の導電膜１２および第３の導電膜１３を、ロール等により圧力を加えて接合させる。
【００４９】
本発明の第２の工程は、図２および図３に示す如く、第１の導電膜１１を所望のパターンにエッチングして導電配線層１１Ａを形成することにある。
【００５０】
第１の導電膜１１上に所望のパターンのホトレジストＰＲで被覆し、ボンディングパッドや配線を形成する導電配線層１１Ａをケミカルエッチングにより形成する。第１の導電膜１１はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。第１の導電膜１１をエッチングすることにより、第３の導電膜１３もエッチング液に接触するが、第３の導電膜１３の材料は塩化第２鉄および塩化第２銅にエッチングされないものであるので、第３の導電膜１３の表面でエッチングはストップする。このことから、第１の導電膜１１は厚さが５〜３５μｍ程度に形成されているので、第１の導電配線層５は５０μｍ以下のファインパターンに形成できる。また、図３に示すように、レジストＰＲは、導電配線層１１Ａを形成した後に除去される。
【００５１】
本発明の特徴は、第１の導電膜１１をエッチングする工程に於いて、第３の導電膜１３でエッチングをストップさせることにある。本工程でエッチングされる第１の導電膜１１は主にＣｕから形成されており、Ｃｕを部分的に除去するエッチング液としては、塩化第２鉄または塩化第２銅が使用される。それに対して、第３の導電膜１３は塩化第２鉄および塩化第２銅にエッチングされない導電性材料から形成されているので、エッチングは第３の導電膜１３の表面でストップする。第３の導電膜１３の材料としては、金、銀およびパラジュームを採用することができる。
【００５２】
本発明の第３の工程は、図４に示す如く、導電配線層１１Ａをマスクとして用いて第３の導電膜１３を除去することにある。
【００５３】
前工程で形成された第１の導電膜１１より成る導電配線層１１Ａをマスクとして用いて、第３の導電膜１３を選択的に除去する。第３の導電膜１３を選択的に除去する方法としては２つの方法を採用することができる。第１の方法は、第３の導電膜１３のみを除去する液を用いてエッチングする方法である。第２の方法は、電界剥離により第３の導電膜１３のみを除去する方法である。
【００５４】
第１の方法であるエッチングにより第３の導電膜１３を部分的に除去する方法を説明する。この方法で使用するエッチング液は、第３の導電膜１３をエッチングし且つ導電配線層１１Ａおよび第２の導電膜１２にはエッチングされないものが使用される。例えば、導電配線層１１Ａおよび第２の導電膜１２がＣｕを主体とする材料から形成され、第３の導電膜１３がＡｇ膜である場合は、ヨウ素系のエッチング液を使用することにより第３の導電膜１３のみを除去することができる。第３の導電膜１３がエッチングされることにより、第２の導電膜１２はヨウ素系のエッチング液に接触するが、例えばＣｕから成る第２の導電膜１２はヨウ素系のエッチング液にはエッチングされない。従って、ここでのエッチングは、第２の導電膜１２の表面でストップする。このことから、図２のレジストＰＲは、本工程後に除去しても良い。
【００５５】
第２の方法である電界剥離により第３の導電膜１３のみを除去する方法を説明する。先ず、金属イオンを含む溶液と第３の導電膜１３を接触させる。そして溶液の方にプラスの電極を設け、積層板１０にマイナスの電極を設けて直流電流を流す。このことにより、電界法によるメッキ膜形成と逆の原理で第３の導電膜１３のみが除去される。ここで使用する溶液は、第３の導電膜１３を構成する材料をメッキ処理する際に用いるものである。従って、この方法では、第３の導電膜１３のみが剥離される。
【００５６】
本発明の第４の工程は、図５から図７を参照して導電配線層１１Ａおよび第３の導電膜１３を絶縁層１５で被覆する工程である。
【００５７】
図５を参照して、第３の導電膜１３、導電配線層１１Ａおよび部分的に露出した第２の導電膜１２表面は絶縁層１５で被覆される。具体的には、部分的に除去された第３の導電膜１３および導電配線層１１Ａの上面および側面（端面）が絶縁層１５で被覆されている。また、部分的に露出した第２の導電膜１２の表面も絶縁層１５で被覆されている。絶縁層１５による被覆は、真空プレスまたはラミネートによる方法で行うことができる。真空プレスは、熱硬化性樹脂から成るプリプレグシートを重ねて真空でプレスする方法であり、複数枚の積層板１０を一括して処理することができる。ラミネートによる方法は、積層板１０を１枚ずつローラーを用いて、熱硬化性樹脂または感光性樹脂シートを塗布する。この方法では、アフターキュアの工程はバッチ処理により別工程で行うが、厚みを精度良くコントロールできるメリットを有する。
【００５８】
次に、図６を参照して、絶縁層１５上に載置予定の半導体素子１９との電気的接続を行うために、絶縁層１５を部分的に除去して孔１６を設ける。孔１６の底部から露出する導電配線層１１Ａはボンディングパッドとなる部分である。絶縁層１５が感光性の材料から成る場合は、公知のリソグラフィ工程にて、絶縁層１５を部分的に除去して孔１６を設けることができる。また、孔１６はレーザーにより形成することもできる。この方法では絶縁層１５を取り除き、孔１６の底に導電配線層１１Ａを露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁層１５を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００５９】
次に、図７を参照して、孔１６から露出してボンディングパッドとなる導電配線層１１Ａの表面にメッキ層２１を形成する。メッキ層２１の形成は電界メッキ法で金または銀を付着させることにより行うことができ、この場合は第２の導電膜１２をメッキ電極として用いることができる。このとき第２の導電膜１２およびメッキ電極取り出し部以外の裏面にメッキが付着しないようレジストで保護する。このレジストは表面メッキ部を治具で囲う部分治具メッキでは不要である。
【００６０】
本発明の第５の工程は、図８に示す如く、絶縁層１５上に半導体素子１９を固着して半導体素子１９と導電配線層１１Ａとを電気的に接続する工程である。
【００６１】
半導体素子１９はベアチップのまま絶縁層１５上に絶縁性接着樹脂でダイボンドされる。半導体素子１９とその下の導電配線層１１Ａとは絶縁層１５で電気的に絶縁されるので。導電配線層１１Ａは半導体素子１９の下でも自由に配線できる。
【００６２】
また、半導体素子１９の各電極パッドは周辺に設けた導電配線層１１Ａの一部であるボンデイングパッドにボンディングワイヤー２０で接続されている。半導体素子１９はフェイスダウンで実装されても良い。この場合、半導体素子１９の各電極パッド表面に半田ボールやバンプが設けられ、積層板１０の表面には半田ボールの位置に対応した部分に導電配線層１１Ａから成るボンディングパッドと同様の電極が設けられる。
【００６３】
ワイヤーボンデインクの時の積層板１０を用いるメリットについて述べる。一般にＡｕ線のワイヤーボンディングの際は、２００℃〜３００℃に加熱される。この時、第２の導電膜１２が薄いと、積層板１０が反り、この状態でボンディングヘッドを介して積層板１０が加圧されると、積層板１０に傷が発生する可能性がある。しかし、第２の導電膜１２自体が厚く形成されることでこれらの問題を解決することができる。
【００６４】
本発明の第６の工程は、図９に示す如く、半導体素子１９およびボンディングワイヤ２０を封止樹脂層２２で被覆することにある。
【００６５】
積層板１０は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【００６６】
本工程では、モールドキャビティーの下金型に積層板１０はフラットで当接される必要があるが、厚い第２の導電膜１２がこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層１３の収縮が完全に完了するまで、第２の導電膜１２によってパッケージの平坦性を維持している。すなわち、本工程までの積層板１０の機械的支持の役割は第２の導電膜１２により担われている。
【００６７】
本発明の第７の工程は、図１０に示す如く、第２の導電膜１２を除去して第３の導電膜１３を裏面に露出させることにある。
【００６８】
本工程では、第２の導電膜１２をマスクなしで全面が除去されるようにエッチングする。このエッチングは、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、第２の導電膜１２は全面的に除去される。このように第２の導電膜１２は全面的に除去することにより第３の導電膜１３は絶縁層１５から露出する。上述したように、第３の導電膜１３は第２の導電膜１２をエッチングする溶液にはエッチングされない材料から形成されているので、本工程に於いては第３の導電膜１３はエッチングされない。
【００６９】
本発明の特徴は、第２の導電膜１２をエッチングにより除去する工程に於いて、第３の導電膜１３がバリヤ層となることで、絶縁層１７および第３の導電膜１３から成る裏面が平坦に形成されることにある。第２の導電膜１２はエッチングにより全面的に除去されるので、エッチングの最終段階では、第３の導電膜１３もエッチング液に接触する。上述したように、第３の導電膜１３は、Ｃｕから成る第２の導電膜１２をエッチングする塩化第２鉄および塩化第２銅にはエッチングされない材料から成る。従って、第３の導電膜の下面でエッチングはストップするので、第３の導電膜１３はエッチングのバリヤ層として機能している。なお、本工程以後では、封止樹脂層２２により全体が機械的に支持されている。
【００７０】
本発明の第８の工程は、図１１から図１３に示す如く、第３の導電膜１３の所望個所に外部電極２４を形成することにある。
【００７１】
この時Ａｇのマイグレーションが問題視される環境で使用されるような場合には、オーバーコート樹脂で導電膜１３を覆う前に、第３の導電膜１３を選択エッチングして除去した方が良い。先ず図１１を参照して、第３の導電膜１３は外部電極２４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂２３で大部分を被覆する。次に、図１２を参照して、半田クリームのスクリーン印刷及び半田のリフローによりこの露出部分に外部電極２４を形成する。
【００７２】
最後に、図１３を参照して、積層板１０には回路装置が多数マトリックス状に形成されているので、封止樹脂層２２およびオーバーコート樹脂２３をダイシングしてそれらを個々の回路装置に分離する。
【００７３】
本工程に於いては、封止樹脂層２２およびオーバーコート樹脂２３をダイシングすることにより、個々の回路装置に分離できるので、ダイシングを行うダイサーの摩耗を減少させることができる。
【００７４】
図１４を参照して、具体化された本発明の製造方法による回路装置を説明する。点線で示すパターンは導電配線層１１Ａである。半導体素子１９を取り巻くように、導電配線層１１Ａよりなるボンディングパッドが設けられており、半導体素子１９の下方に対応する領域に導電配線層１１Ａよりなるパッドが形成されている。このことから、半導体素子１９の下方の領域にも導電配線層１１Ａよりなるパターンを形成することができることが分かる。また導電配線層１１Ａではファインパターンが形成でき、更に多くの外部電極２４を形成できる。
【００７５】
斯かる構造であれば、２００以上パッドを有する半導体素子１９でも、導電配線層１１Ａのファインパターンを利用してファインパターン化された所望の導電パターンを形成することができるので、外部電極２４から外部回路への接続が行える。
【００７６】
図１５を参照して、具体化された他の形態の回路装置１Ａを説明する。ここでは、回路装置１Ａは、点線で示す導電配線層１１Ａが形成され、導電配線層１１Ａ上に、半導体素子１９、チップ部品２５およびベアのトランジスタ２６が実装されている。チップ部品２５としては、抵抗、コンデンサ、ダイオード、コイル等の受動部品・能動部品を全般的に採用することができる。また、内蔵される部品同士は、導電配線層１１Ａまたはボンディングワイヤ２０を介して電気的に接続されている。
【００７７】
【発明の効果】
本発明によれば、薄く形成された第１の導電膜１１をエッチングして導電配線層１１Ａを形成する工程に於いて、バリヤ層として第３の導電膜１３を設けることにより、所定の深さでエッチングをストップさせることができる。従って、第１の導電膜１１を薄く形成することにより、導電配線層１１Ａを微細に形成することができる利点を有する。
【００７８】
また、第２の導電膜１２を裏面からのエッチングにより全面的に除去する工程に於いて、第３の導電膜１３がバリヤ層として機能することにより、絶縁層１５とそこから露出する第３の導電膜とから成る裏面を平坦に形成することができる利点を有する。このことから完成品である回路装置の裏面の平坦性を向上させることができるので、その品質を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の回路装置の製造方法を説明する断面図である。
【図２】 本発明の回路装置の製造方法を説明する断面図である。
【図３】 本発明の回路装置の製造方法を説明する断面図である。
【図４】 本発明の回路装置の製造方法を説明する断面図である。
【図５】 本発明の回路装置の製造方法を説明する断面図である。
【図６】 本発明の回路装置の製造方法を説明する断面図である。
【図７】 本発明の回路装置の製造方法を説明する断面図である。
【図８】 本発明の回路装置の製造方法を説明する断面図である。
【図９】 本発明の回路装置の製造方法を説明する断面図である。
【図１０】 本発明の回路装置の製造方法を説明する断面図である。
【図１１】 本発明の回路装置の製造方法を説明する断面図である。
【図１２】 本発明の回路装置の製造方法を説明する断面図である。
【図１３】 本発明の回路装置の製造方法を説明する断面図である。
【図１４】 本発明により製造された回路装置を説明する平面図である。
【図１５】 本発明により製造された回路装置を説明する平面図である。
【図１６】 従来の半導体装置の製造方法を説明する図である。
【図１７】 従来の半導体装置の製造方法を説明する図である。
【図１８】 従来の半導体装置の製造方法を説明する図である。
【図１９】 従来のフレキシブルシートを説明する図である。
【符号の説明】
１０ 積層板
１１ 第１の導電膜
１１Ａ 導電配線層
１２ 第２の導電膜
１３ 第３の導電膜
１５ 絶縁層
１６ 孔
１９ 半導体素子
２０ ボンディングワイヤ
２１ メッキ層
２２ 封止樹脂層
２３ オーバーコート樹脂
２４ 外部電極
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特にエッチングの工程に於いてバリヤ層となる第３の導電膜を介して積層された２枚の導電膜を用いた薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。従来の半導体装置に関する技術として、絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置がある（例えば、特許文献１参照）。
【０００３】
図１６〜図１８は、フレキシブルシート５０をインターポーザー基板として採用するものである。尚、各図の上に示す図面は、平面図、下に示す図面は、Ａ−Ａ線の断面図である。
【０００４】
まず図１６に示すフレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。
【０００５】
続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、図１７の如く、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００６】
最後に、図１８（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。
【０００７】
その後、図１８（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。しかもフレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、図１７の様にダイシングされ、個々に分離される。
【０００８】
また図１８（Ｃ）に示す断面図は、フレキシブルシート５０の両面に電極として５１Ａと５１Ｄが形成されているものである。このフレキシブルシート５０は、一般に、両面がパターニングされてメーカーから供給されている。
【０００９】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【００１０】
【発明が解決しようとする課題】
上述したフレキシブルシート５０を用いた半導体装置は周知の金属フレームを用いないので、極めて小型で薄型のパッケージ構造を実現できる利点を有するが、実質的にフレキシブルシート５０の表面に設けた１層の銅箔パターン５１のみで配線を行うものである。これはフレキシブルシートが柔らかいために導電膜のパターン形成前後で歪みが発生し、積層する層間の位置ズレが大きく多層配線構造には適さない問題点があった。
【００１１】
多層配線構造を実現するにはシートの歪みを抑えるための支持強度が必要となるため、フレキシブルシート５０を約２００μｍと十分に厚くする必要があり、薄型化に逆行することになる。
【００１２】
更に製造方法においては、前述した製造装置、例えばダイボンター、ワイヤーボンダー、トランスファーモールド装置、リフロー炉等に於いて、フレキシブルシート５０が搬送されて、ステージまたはテーブルと言われる部分に装着される。
【００１３】
しかしフレキシブルシート５０のベースとなる絶縁樹脂の厚みは５０μｍ程度と薄くすると、表面に形成される銅箔パターン５１の厚みも９〜３５μｍと薄い場合、図１９に示すように反ったりして搬送性が非常に悪く、また前述したステージやテーブルへの装着性が悪い欠点があった。これは、絶縁樹脂自身が非常に薄いために依る反り、銅箔パターン５１と絶縁樹脂との熱膨張係数との差による反りが考えられる。
【００１４】
また開口部５２の部分は、モールドの際に上から加圧されるため、ボンディングパッド５１Ａの周辺を上に反らせる力が働き、ボンディングパッド５１Ａの接着性を悪化させることもあった。
【００１５】
またフレキシブルシート５０を構成する樹脂材料自身にフレキシブル性が無かったり、熱伝導性を高めるためにフィラーを混入すると、堅くなる。この状態でワイヤーボンダーでボンディングするとボンディング部分にクラックが入る場合がある。またトランスファーモールドの際も、金型が当接する部分でクラックが入る場合がある。これは図１９に示すように反りがあるとより顕著に現れる。
【００１６】
今まで説明したフレキシブルシート５０は、裏面に電極が形成されないものであったが、図１８（Ｃ）に示すように、フレキシブルシート５０の裏面にも電極５１Ｄが形成される場合もある。この時、電極５１Ｄが前記製造装置と当接したり、この製造装置間の搬送手段の搬送面と当接するため、電極５１Ｄの裏面に損傷が発生する問題があった。この損傷が入ったままで電極として成るため、後に熱が加わったりすることにより電極５１Ｄ自身にクラックが入る問題点やマザーボードへの半田接続時に半田濡れ性が低下する問題点もあった。
【００１７】
またフレキシブルシート５０の裏面に電極５１Ｄが設けられると、トランスファーモールドの際、ステージに面接触できない問題点が発生する。この場合、前述したようにフレキシブルシート５０が堅い材料で成ると、電極５１Ｄが支点となり、電極５１Ｄの周囲が下方に加圧されるため、フレキシブルシート５０にクラックを発生させる問題点があった。
【００１８】
本発明者は斯かる問題点を解決するために、薄い第１の導電膜と厚い第２の導電膜を、第３の導電膜を介して積層させた積層板を用いることを提案した。
【００１９】
【課題を解決するための手段】
本発明の回路装置の製造方法は、前記第１の導電膜と前記第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、前記第１の導電膜を所望のパターンにエッチングすることにより前記導電配線層を形成する工程と、前記導電配線層をマスクとして用いて前記第３の導電膜を除去することで、選択的に除去された前記第１の導電膜および前記第３の導電膜の積層体により前記導電配線層を構成する工程と、樹脂シートを前記第２の導電膜に重ねて真空プレスすることにより、前記第２の導電膜の上面、前記導電配線層の上面および側面を被覆する絶縁層を形成する工程と、前記絶縁層の一部を除去することで前記導電配線層の上面を部分的に露出させる工程と、前記絶縁層の上面に接着材を介して半導体素子を固着して、前記半導体素子と前記導電配線層とを電気的に接続する工程と、前記半導体素子を封止樹脂層で被覆する工程と、前記第２の導電膜を除去する工程と、を具備することを特徴とする。
【００３７】
上記のように、第１の導電膜を薄く形成して、第３の導電膜をバリヤ層とすることで、第１の導電膜を部分的に除去することにより形成される導電配線層を微細に形成することができる。例えば、第１の導電膜として銅を採用し、第３の導電膜として銀を採用した場合、塩化第２銅または塩化第２鉄が含まれた溶液を使用して第１の導電膜をエッチングすると、銀がエッチングされずにバリヤ層として機能する。
【００３８】
更に本発明では、第１の導電膜を部分的に除去することにより形成された導電配線層１１Ａをマスクとして用いて、第３の導電膜を部分的に除去している。この第３の導電膜の部分的な除去は、エッチングまたは電界剥離で行うことができる。エッチングにより第３の導電膜を部分的に除去する場合は、第１の導電膜を除去する際に用いたものとは異なるエッチング液が使用される。
【００３９】
【発明の実施の形態】
本発明の回路装置の製造方法について、図１〜図１５を参照して説明する。
【００４０】
本発明の回路装置の製造方法は、第１の導電膜１１と第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を準備する工程と、第１の導電膜１１を所望のパターンにエッチングすることにより導電配線層１１Ａを形成する工程と、導電配線層１１Ａをマスクとして用いて第３の導電膜１３を除去する工程と、第３の導電膜１３を除去することで露出した第２の導電膜１２の表面部、導電配線層１１Ａおよび第３の導電膜１３の端面を絶縁層１５で被覆する工程と、絶縁層１５の一部を除去することで導電配線層１１Ａを部分的に露出させる工程と、前記絶縁層上に半導体素子を固着して前記半導体素子と前記導電配線層とを電気的に接続する工程と、半導体素子１９を封止樹脂層２２で被覆する工程と、第２の導電膜１２を除去して第３の導電膜１３を裏面に露出させる工程と、第３の導電膜１３の所望個所に外部電極２４を形成する工程とから構成されている。このような各工程を以下にて説明する。
【００４１】
本発明の第１の工程は、図１に示すように、薄い第１の導電膜１１と厚い第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を準備することにある。
【００４２】
積層板１０の表面は、実質全域に第１の導電膜１１が形成され、第３の導電膜１３を介して、裏面にも実質全域に第２の導電膜１２が形成されるものである。第１の導電膜１１および第２の導電膜１２は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料から成る。第１の導電膜１１、第２の導電膜１２および第３の導電膜１３は、メッキ法、蒸着法またはスパッタ法で形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。なお、第１の導電膜１１および第２の導電膜１２としてはＡｌ、Ｆｅ、Ｆｅ−Ｎｉ、公知のリードフレーム材等でも良い。
【００４３】
第３の導電膜１３の材料は、第１の導電膜１１および第２の導電膜１２を除去する際に使用されるエッチング液に、エッチングされない材料が採用される。また、第３の導電膜１３裏面には半田等から成る外部電極２４が形成されるので、外部電極２４の付着性も考慮される。具体的に、第３の導電膜１３の材料としては金、銀、パラジュームから成る導電材料を採用することができる。
【００４４】
第１の導電膜の厚さは、微細なパターンを形成するために薄く形成され、その厚さは５〜３５μｍ程度である。第２の導電パターンは、全体を機械的に支持するために厚く形成され、その厚さは７０〜２００μｍ程度である。第３の導電膜１３は、第１の導電膜１１および第２の導電膜１２をエッチングする際にバリヤ層として機能し、その厚さは１〜１０μｍ程度に形成される。
【００４５】
本発明の特徴とする点は、第２の導電膜１２を第１の導電膜１１よりも厚く形成するところにある。第１の導電膜は厚さが５〜３５μｍ程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。第２の導電膜１２は厚さが７０〜２００μｍ程度で良く、支持強度を持たせる点が重視される。
【００４６】
従って、第２の導電膜１２を厚く形成することにより、積層板１０の平坦性を維持でき、後の工程の作業性を向上させることができる。
【００４７】
更には、第２の導電膜１２は、色々な工程を経るために傷が入ってしまう。しかし厚い第２の導電膜１２は後の工程で除去するため、完成品である回路装置に傷が残ってしまうのを防止することができる。また平坦性を維持しながら封止樹脂を硬化できるので、パッケージの裏面も平坦にでき、積層板１０の裏面に形成される外部電極もフラットに配置できる。よって、実装基板上の電極と積層板１０裏面の電極とを当接でき、半田不良を防止することができる。
【００４８】
次に上記した積層板１０の具体的な製造方法について述べる。積層板１０は、電気メッキによる積層または圧延接合により製造することができる。電気メッキにより積層板１０を製造する場合は、先ず第２の導電膜１２を用意する。そして、第２の導電膜１２の裏面に電極を設けて、電界メッキ法により第３の導電膜を積層させる。その後に同じく電界メッキ法により、第３の導電膜上に第１の導電膜を積層させる。圧延により積層板を製造する場合は、板状に用意された第１の導電膜１１、第２の導電膜１２および第３の導電膜１３を、ロール等により圧力を加えて接合させる。
【００４９】
本発明の第２の工程は、図２および図３に示す如く、第１の導電膜１１を所望のパターンにエッチングして導電配線層１１Ａを形成することにある。
【００５０】
第１の導電膜１１上に所望のパターンのホトレジストＰＲで被覆し、ボンディングパッドや配線を形成する導電配線層１１Ａをケミカルエッチングにより形成する。第１の導電膜１１はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。第１の導電膜１１をエッチングすることにより、第３の導電膜１３もエッチング液に接触するが、第３の導電膜１３の材料は塩化第２鉄および塩化第２銅にエッチングされないものであるので、第３の導電膜１３の表面でエッチングはストップする。このことから、第１の導電膜１１は厚さが５〜３５μｍ程度に形成されているので、第１の導電配線層５は５０μｍ以下のファインパターンに形成できる。また、図３に示すように、レジストＰＲは、導電配線層１１Ａを形成した後に除去される。
【００５１】
本発明の特徴は、第１の導電膜１１をエッチングする工程に於いて、第３の導電膜１３でエッチングをストップさせることにある。本工程でエッチングされる第１の導電膜１１は主にＣｕから形成されており、Ｃｕを部分的に除去するエッチング液としては、塩化第２鉄または塩化第２銅が使用される。それに対して、第３の導電膜１３は塩化第２鉄および塩化第２銅にエッチングされない導電性材料から形成されているので、エッチングは第３の導電膜１３の表面でストップする。第３の導電膜１３の材料としては、金、銀およびパラジュームを採用することができる。
【００５２】
本発明の第３の工程は、図４に示す如く、導電配線層１１Ａをマスクとして用いて第３の導電膜１３を除去することにある。
【００５３】
前工程で形成された第１の導電膜１１より成る導電配線層１１Ａをマスクとして用いて、第３の導電膜１３を選択的に除去する。第３の導電膜１３を選択的に除去する方法としては２つの方法を採用することができる。第１の方法は、第３の導電膜１３のみを除去する液を用いてエッチングする方法である。第２の方法は、電界剥離により第３の導電膜１３のみを除去する方法である。
【００５４】
第１の方法であるエッチングにより第３の導電膜１３を部分的に除去する方法を説明する。この方法で使用するエッチング液は、第３の導電膜１３をエッチングし且つ導電配線層１１Ａおよび第２の導電膜１２にはエッチングされないものが使用される。例えば、導電配線層１１Ａおよび第２の導電膜１２がＣｕを主体とする材料から形成され、第３の導電膜１３がＡｇ膜である場合は、ヨウ素系のエッチング液を使用することにより第３の導電膜１３のみを除去することができる。第３の導電膜１３がエッチングされることにより、第２の導電膜１２はヨウ素系のエッチング液に接触するが、例えばＣｕから成る第２の導電膜１２はヨウ素系のエッチング液にはエッチングされない。従って、ここでのエッチングは、第２の導電膜１２の表面でストップする。このことから、図２のレジストＰＲは、本工程後に除去しても良い。
【００５５】
第２の方法である電界剥離により第３の導電膜１３のみを除去する方法を説明する。先ず、金属イオンを含む溶液と第３の導電膜１３を接触させる。そして溶液の方にプラスの電極を設け、積層板１０にマイナスの電極を設けて直流電流を流す。このことにより、電界法によるメッキ膜形成と逆の原理で第３の導電膜１３のみが除去される。ここで使用する溶液は、第３の導電膜１３を構成する材料をメッキ処理する際に用いるものである。従って、この方法では、第３の導電膜１３のみが剥離される。
【００５６】
本発明の第４の工程は、図５から図７を参照して導電配線層１１Ａおよび第３の導電膜１３を絶縁層１５で被覆する工程である。
【００５７】
図５を参照して、第３の導電膜１３、導電配線層１１Ａおよび部分的に露出した第２の導電膜１２表面は絶縁層１５で被覆される。具体的には、部分的に除去された第３の導電膜１３および導電配線層１１Ａの上面および側面（端面）が絶縁層１５で被覆されている。また、部分的に露出した第２の導電膜１２の表面も絶縁層１５で被覆されている。絶縁層１５による被覆は、真空プレスまたはラミネートによる方法で行うことができる。真空プレスは、熱硬化性樹脂から成るプリプレグシートを重ねて真空でプレスする方法であり、複数枚の積層板１０を一括して処理することができる。ラミネートによる方法は、積層板１０を１枚ずつローラーを用いて、熱硬化性樹脂または感光性樹脂シートを塗布する。この方法では、アフターキュアの工程はバッチ処理により別工程で行うが、厚みを精度良くコントロールできるメリットを有する。
【００５８】
次に、図６を参照して、絶縁層１５上に載置予定の半導体素子１９との電気的接続を行うために、絶縁層１５を部分的に除去して孔１６を設ける。孔１６の底部から露出する導電配線層１１Ａはボンディングパッドとなる部分である。絶縁層１５が感光性の材料から成る場合は、公知のリソグラフィ工程にて、絶縁層１５を部分的に除去して孔１６を設けることができる。また、孔１６はレーザーにより形成することもできる。この方法では絶縁層１５を取り除き、孔１６の底に導電配線層１１Ａを露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁層１５を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００５９】
次に、図７を参照して、孔１６から露出してボンディングパッドとなる導電配線層１１Ａの表面にメッキ層２１を形成する。メッキ層２１の形成は電界メッキ法で金または銀を付着させることにより行うことができ、この場合は第２の導電膜１２をメッキ電極として用いることができる。このとき第２の導電膜１２およびメッキ電極取り出し部以外の裏面にメッキが付着しないようレジストで保護する。このレジストは表面メッキ部を治具で囲う部分治具メッキでは不要である。
【００６０】
本発明の第５の工程は、図８に示す如く、絶縁層１５上に半導体素子１９を固着して半導体素子１９と導電配線層１１Ａとを電気的に接続する工程である。
【００６１】
半導体素子１９はベアチップのまま絶縁層１５上に絶縁性接着樹脂でダイボンドされる。半導体素子１９とその下の導電配線層１１Ａとは絶縁層１５で電気的に絶縁されるので。導電配線層１１Ａは半導体素子１９の下でも自由に配線できる。
【００６２】
また、半導体素子１９の各電極パッドは周辺に設けた導電配線層１１Ａの一部であるボンデイングパッドにボンディングワイヤー２０で接続されている。半導体素子１９はフェイスダウンで実装されても良い。この場合、半導体素子１９の各電極パッド表面に半田ボールやバンプが設けられ、積層板１０の表面には半田ボールの位置に対応した部分に導電配線層１１Ａから成るボンディングパッドと同様の電極が設けられる。
【００６３】
ワイヤーボンデインクの時の積層板１０を用いるメリットについて述べる。一般にＡｕ線のワイヤーボンディングの際は、２００℃〜３００℃に加熱される。この時、第２の導電膜１２が薄いと、積層板１０が反り、この状態でボンディングヘッドを介して積層板１０が加圧されると、積層板１０に傷が発生する可能性がある。しかし、第２の導電膜１２自体が厚く形成されることでこれらの問題を解決することができる。
【００６４】
本発明の第６の工程は、図９に示す如く、半導体素子１９およびボンディングワイヤ２０を封止樹脂層２２で被覆することにある。
【００６５】
積層板１０は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【００６６】
本工程では、モールドキャビティーの下金型に積層板１０はフラットで当接される必要があるが、厚い第２の導電膜１２がこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層１３の収縮が完全に完了するまで、第２の導電膜１２によってパッケージの平坦性を維持している。すなわち、本工程までの積層板１０の機械的支持の役割は第２の導電膜１２により担われている。
【００６７】
本発明の第７の工程は、図１０に示す如く、第２の導電膜１２を除去して第３の導電膜１３を裏面に露出させることにある。
【００６８】
本工程では、第２の導電膜１２をマスクなしで全面が除去されるようにエッチングする。このエッチングは、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、第２の導電膜１２は全面的に除去される。このように第２の導電膜１２は全面的に除去することにより第３の導電膜１３は絶縁層１５から露出する。上述したように、第３の導電膜１３は第２の導電膜１２をエッチングする溶液にはエッチングされない材料から形成されているので、本工程に於いては第３の導電膜１３はエッチングされない。
【００６９】
本発明の特徴は、第２の導電膜１２をエッチングにより除去する工程に於いて、第３の導電膜１３がバリヤ層となることで、絶縁層１７および第３の導電膜１３から成る裏面が平坦に形成されることにある。第２の導電膜１２はエッチングにより全面的に除去されるので、エッチングの最終段階では、第３の導電膜１３もエッチング液に接触する。上述したように、第３の導電膜１３は、Ｃｕから成る第２の導電膜１２をエッチングする塩化第２鉄および塩化第２銅にはエッチングされない材料から成る。従って、第３の導電膜の下面でエッチングはストップするので、第３の導電膜１３はエッチングのバリヤ層として機能している。なお、本工程以後では、封止樹脂層２２により全体が機械的に支持されている。
【００７０】
本発明の第８の工程は、図１１から図１３に示す如く、第３の導電膜１３の所望個所に外部電極２４を形成することにある。
【００７１】
この時Ａｇのマイグレーションが問題視される環境で使用されるような場合には、オーバーコート樹脂で導電膜１３を覆う前に、第３の導電膜１３を選択エッチングして除去した方が良い。先ず図１１を参照して、第３の導電膜１３は外部電極２４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂２３で大部分を被覆する。次に、図１２を参照して、半田クリームのスクリーン印刷及び半田のリフローによりこの露出部分に外部電極２４を形成する。
【００７２】
最後に、図１３を参照して、積層板１０には回路装置が多数マトリックス状に形成されているので、封止樹脂層２２およびオーバーコート樹脂２３をダイシングしてそれらを個々の回路装置に分離する。
【００７３】
本工程に於いては、封止樹脂層２２およびオーバーコート樹脂２３をダイシングすることにより、個々の回路装置に分離できるので、ダイシングを行うダイサーの摩耗を減少させることができる。
【００７４】
図１４を参照して、具体化された本発明の製造方法による回路装置を説明する。点線で示すパターンは導電配線層１１Ａである。半導体素子１９を取り巻くように、導電配線層１１Ａよりなるボンディングパッドが設けられており、半導体素子１９の下方に対応する領域に導電配線層１１Ａよりなるパッドが形成されている。このことから、半導体素子１９の下方の領域にも導電配線層１１Ａよりなるパターンを形成することができることが分かる。また導電配線層１１Ａではファインパターンが形成でき、更に多くの外部電極２４を形成できる。
【００７５】
斯かる構造であれば、２００以上パッドを有する半導体素子１９でも、導電配線層１１Ａのファインパターンを利用してファインパターン化された所望の導電パターンを形成することができるので、外部電極２４から外部回路への接続が行える。
【００７６】
図１５を参照して、具体化された他の形態の回路装置１Ａを説明する。ここでは、回路装置１Ａは、点線で示す導電配線層１１Ａが形成され、導電配線層１１Ａ上に、半導体素子１９、チップ部品２５およびベアのトランジスタ２６が実装されている。チップ部品２５としては、抵抗、コンデンサ、ダイオード、コイル等の受動部品・能動部品を全般的に採用することができる。また、内蔵される部品同士は、導電配線層１１Ａまたはボンディングワイヤ２０を介して電気的に接続されている。
【００７７】
【発明の効果】
本発明によれば、薄く形成された第１の導電膜１１をエッチングして導電配線層１１Ａを形成する工程に於いて、バリヤ層として第３の導電膜１３を設けることにより、所定の深さでエッチングをストップさせることができる。従って、第１の導電膜１１を薄く形成することにより、導電配線層１１Ａを微細に形成することができる利点を有する。
【００７８】
また、第２の導電膜１２を裏面からのエッチングにより全面的に除去する工程に於いて、第３の導電膜１３がバリヤ層として機能することにより、絶縁層１５とそこから露出する第３の導電膜とから成る裏面を平坦に形成することができる利点を有する。このことから完成品である回路装置の裏面の平坦性を向上させることができるので、その品質を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の回路装置の製造方法を説明する断面図である。
【図２】 本発明の回路装置の製造方法を説明する断面図である。
【図３】 本発明の回路装置の製造方法を説明する断面図である。
【図４】 本発明の回路装置の製造方法を説明する断面図である。
【図５】 本発明の回路装置の製造方法を説明する断面図である。
【図６】 本発明の回路装置の製造方法を説明する断面図である。
【図７】 本発明の回路装置の製造方法を説明する断面図である。
【図８】 本発明の回路装置の製造方法を説明する断面図である。
【図９】 本発明の回路装置の製造方法を説明する断面図である。
【図１０】 本発明の回路装置の製造方法を説明する断面図である。
【図１１】 本発明の回路装置の製造方法を説明する断面図である。
【図１２】 本発明の回路装置の製造方法を説明する断面図である。
【図１３】 本発明の回路装置の製造方法を説明する断面図である。
【図１４】 本発明により製造された回路装置を説明する平面図である。
【図１５】 本発明により製造された回路装置を説明する平面図である。
【図１６】 従来の半導体装置の製造方法を説明する図である。
【図１７】 従来の半導体装置の製造方法を説明する図である。
【図１８】 従来の半導体装置の製造方法を説明する図である。
【図１９】 従来のフレキシブルシートを説明する図である。
【符号の説明】
１０ 積層板
１１ 第１の導電膜
１１Ａ 導電配線層
１２ 第２の導電膜
１３ 第３の導電膜
１５ 絶縁層
１６ 孔
１９ 半導体素子
２０ ボンディングワイヤ
２１ メッキ層
２２ 封止樹脂層
２３ オーバーコート樹脂
２４ 外部電極
Claims (15)
- 第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、
前記第１の導電膜を所望のパターンにエッチングすることにより導電配線層を形成する工程と、
前記導電配線層をマスクとして用いて前記第３の導電膜を除去することで、選択的に除去された前記第１の導電膜および前記第３の導電膜の積層体により前記導電配線層を構成する工程と、
樹脂シートを前記第２の導電膜に重ねて真空プレスすることにより、前記第２の導電膜の上面、前記導電配線層の上面および側面を被覆する絶縁層を形成する工程と、
前記絶縁層の一部を除去することで前記導電配線層の上面を部分的に露出させる工程と、
前記絶縁層の上面に接着材を介して半導体素子を固着して、前記半導体素子と前記導電配線層とを電気的に接続する工程と、
前記半導体素子を封止樹脂層で被覆する工程と、
前記第２の導電膜を除去する工程と、
を具備することを特徴とする回路装置の製造方法。 - 前記絶縁層を形成する工程では、
前記樹脂シートとしてプリプレグシートを用いることを特徴とする請求項１記載の回路装置の製造方法。 - 前記第２の導電膜を除去する工程では、
前記第２の導電膜を除去して前記第３の導電膜を裏面に露出させることを特徴とする請求項１記載の回路装置の製造方法。 - 前記第２の導電膜を除去する工程の後に、
露出した前記第３の導電膜の所望個所に外部電極を形成する工程と、を更に具備することを特徴とする請求項３記載の回路装置の製造方法。 - 前記導電配線層を形成する工程では、
前記第１の導電膜を前記第３の導電膜の主面までエッチングすることを特徴とする請求項１記載の回路装置の製造方法。 - 前記導電配線層を形成する工程では、
前記第１の導電膜のみをエッチングする溶液を用いることを特徴とする請求項１記載の回路装置の製造方法。 - 前記エッチングを行う前記溶液として、塩化第２銅または塩化第２鉄が含まれた溶液を使用することを特徴とする請求項６記載の回路装置の製造方法。
- 前記第３の導電膜を除去する工程では、
前記第３の導電膜は、電界剥離により除去されることを特徴とする請求項１記載の回路装置の製造方法。 - 前記第３の導電膜を除去する工程では、
前記第３の導電膜のみをエッチングする溶液を用いたエッチングで前記第３の導電膜を除去することを特徴とする請求項１記載の回路装置の製造方法。 - 前記第３の導電膜を除去する工程では、
前記溶液として、ヨウ素系の溶液が用いられることを特徴とする請求項９記載の回路装置の製造方法。 - 前記第２の導電膜を除去する工程では、
前記第２の導電膜を全面エッチングすることを特徴とする請求項１記載の回路装置の製造方法。 - 前記第２の導電膜が、前記第１の導電膜よりも厚く形成されることを特徴とする請求項１記載の回路装置の製造方法。
- 前記絶縁層は熱可塑性樹脂、熱硬化性樹脂又は感光性樹脂であることを特徴とする請求項１記載の回路装置の製造方法。
- 前記第１の導電膜および前記第２の導電膜は銅を主材料とした金属であり、前記第３の導電膜は銀を主材料とした金属であることを特徴とする請求項１記載の回路装置の製造方法。
- 前記半導体素子は、絶縁性接着材を介して前記絶縁層の上面に固着されることを特徴とする請求項１記載の回路装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281889A JP4086607B2 (ja) | 2002-09-26 | 2002-09-26 | 回路装置の製造方法 |
| TW092122219A TWI228813B (en) | 2002-09-26 | 2003-08-13 | Method for manufacturing circuit device |
| KR1020030064690A KR100639737B1 (ko) | 2002-09-26 | 2003-09-18 | 회로 장치의 제조 방법 |
| US10/668,492 US7045393B2 (en) | 2002-09-26 | 2003-09-23 | Method for manufacturing circuit devices |
| CNB031603343A CN1254860C (zh) | 2002-09-26 | 2003-09-26 | 电路装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002281889A JP4086607B2 (ja) | 2002-09-26 | 2002-09-26 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119730A JP2004119730A (ja) | 2004-04-15 |
| JP4086607B2 true JP4086607B2 (ja) | 2008-05-14 |
Family
ID=32276219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002281889A Expired - Fee Related JP4086607B2 (ja) | 2002-09-26 | 2002-09-26 | 回路装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7045393B2 (ja) |
| JP (1) | JP4086607B2 (ja) |
| KR (1) | KR100639737B1 (ja) |
| CN (1) | CN1254860C (ja) |
| TW (1) | TWI228813B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3704304B2 (ja) * | 2001-10-26 | 2005-10-12 | 新光電気工業株式会社 | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
| JP2004119727A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4052915B2 (ja) * | 2002-09-26 | 2008-02-27 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2004119729A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119726A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4115228B2 (ja) * | 2002-09-27 | 2008-07-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP5629969B2 (ja) | 2008-09-29 | 2014-11-26 | 凸版印刷株式会社 | リードフレーム型基板の製造方法と半導体装置の製造方法 |
| US7830024B2 (en) * | 2008-10-02 | 2010-11-09 | Advanced Semiconductor Engineering, Inc. | Package and fabricating method thereof |
| WO2010112983A1 (en) * | 2009-03-31 | 2010-10-07 | Stmicroelectronics (Grenoble 2) Sas | Wire-bonded semiconductor package with a coated wire |
| KR20180089607A (ko) * | 2017-01-31 | 2018-08-09 | 삼성디스플레이 주식회사 | 증착용 마스크의 제조 방법 |
| TWI848733B (zh) * | 2023-06-02 | 2024-07-11 | 前源科技股份有限公司 | 電子元件的接合方法與巨量轉移電子元件的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3357848B2 (ja) | 1998-10-28 | 2002-12-16 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4509437B2 (ja) * | 2000-09-11 | 2010-07-21 | Ｈｏｙａ株式会社 | 多層配線基板の製造方法 |
| JP2003007918A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2003007916A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119727A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4052915B2 (ja) | 2002-09-26 | 2008-02-27 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2004119729A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2004119726A (ja) | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP4115228B2 (ja) | 2002-09-27 | 2008-07-09 | 三洋電機株式会社 | 回路装置の製造方法 |
-
2002
- 2002-09-26 JP JP2002281889A patent/JP4086607B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-13 TW TW092122219A patent/TWI228813B/zh not_active IP Right Cessation
- 2003-09-18 KR KR1020030064690A patent/KR100639737B1/ko not_active Expired - Fee Related
- 2003-09-23 US US10/668,492 patent/US7045393B2/en not_active Expired - Lifetime
- 2003-09-26 CN CNB031603343A patent/CN1254860C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI228813B (en) | 2005-03-01 |
| US7045393B2 (en) | 2006-05-16 |
| CN1254860C (zh) | 2006-05-03 |
| US20040106235A1 (en) | 2004-06-03 |
| TW200408097A (en) | 2004-05-16 |
| KR20040030301A (ko) | 2004-04-09 |
| JP2004119730A (ja) | 2004-04-15 |
| KR100639737B1 (ko) | 2006-10-30 |
| CN1497691A (zh) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007158150A (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
| KR100658023B1 (ko) | 회로 장치의 제조 방법 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP4086607B2 (ja) | 回路装置の製造方法 | |
| JP2005277001A (ja) | 回路装置およびその製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2011124555A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4679000B2 (ja) | 板状体 | |
| JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
| JP2006173234A (ja) | 半導体装置およびその製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JP2004063808A (ja) | 半導体装置のパッケージ構造とその製造方法 | |
| JP2009302427A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4320841B2 (ja) | 複合リードフレームおよびそれを用いた半導体装置 | |
| JP2002222895A (ja) | 半導体装置およびその製造方法 | |
| JP2003243434A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007266643A (ja) | 回路装置の製造方法 | |
| KR20120016968A (ko) | 리드 프레임 및 이의 제조 방법 | |
| JP2017069397A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |