JP4089752B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、窒化ガリウム（ＧａＮ）系化合物半導体を用いた発光ダイオード（ＬＥＤ）、半導体レーザなどの半導体発光素子、あるいはトランジスタ等の半導体装置の製造方法に係り、特にこれらの半導体装置に用いることが可能な低抵抗でｐ型のＧａＮ系化合物半導体層を良好に形成することができる半導体装置の製造方法に関する。

ＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、ＩｎＧａＡｌＮ等のＧａＮ系化合物半導体を用いた青色半導体発光素子（青色ＬＥＤ、青色レーザなど）は公知である。この種の半導体発光素子は、一般的にサファイア（Ａｌ_２Ｏ_３）より成る絶縁性基板の上にＧａ_ｘＡｌ_１−ｘＮ（但し、０≦ｘ≦１）で表されるＧａＮ系化合物半導体層を周知の気相エピタキシャル成長方法などで堆積して構成されている。

即ち、従来のこの種の半導体発光素子は図５に示すように、サファイア等から成る絶縁性基板１１の一方の主面（上面）に気相エピタキシャル成長方法によって、ＧａＮ系化合物半導体層から成るバッファ層１２、このバッファ層１２の上に形成されたＧａＮ系化合物半導体層からなるｎ型クラッド層６３、このｎ型クラッド層６３の上に気相エピタキシャル成長方法によって形成されたＧａＮ系化合物半導体層から成る活性層６４、及びこの活性層６４の上に形成されたＧａＮ系化合物半導体層から成るｐ型クラッド層６５からなる半導体積層構造を堆積している。更に、この半導体積層構造の一方の主面（上面）に露出したｐ型クラッド層６５にはアノード電極１９が形成されている。ｐ型クラッド層６５と活性層６４の一部には図示のように切欠け部が形成されており、この切欠け部の底部においてｎ型クラッド層６３の上面の一部が露出している。カソード電極１８はこの切欠け部の底部に露出したｎ型クラッド層６３に電気的に接続されている。

なお、サファイア基板１１の代わりに炭化珪素（ＳｉＣ）等から成る低抵抗性基板の上に同様な半導体積層構造を堆積し、この半導体積層構造の最上面と最下面にそれぞれアノード電極１９とカソード電極１８を形成した半導体発光素子も公知である。この半導体発光素子によれば電流を半導体積層構造の縦方向に流すことができ、上述の半導体発光素子のように半導体積層構造に切欠け部を形成する必要がない。

ところで、上述の半導体発光素子において、絶縁性基板又は低抵抗性基板の上面に形成されるＧａＮ系化合物半導体層は、周知のＭＯＣＶＤ（有機金属化合物気相成長）法やＭＢＥ（分子線エピタキシー）法等によって形成される。なお、ＭＢＥ法では良質な膜を形成し難いため、ＭＯＣＶＤ法で形成するのが一般的である。ここで、半導体層を特定の導電型（ｎ型又はｐ型）にするには、半導体層の中にこの導電型を決定するための不純物を導入する必要があり、ＧａＮ系化合物半導体においてはｎ型の不純物としてシリコン（Ｓｉ）、ｐ型の不純物としてマグネシウウム（Ｍｇ）や亜鉛（Ｚｎ）が通常用いられている。勿論、これ以外の不純物を用いることもある。

従来この種の半導体発光素子の製造方法において問題とされていたのは、このようなＭＯＣＶＤ法によってもｐ型のＧａＮ系化合物半導体層を良好に形成することができないということである。つまり、ｐ型のＧａＮ系化合物半導体層を形成するためには、上述のようにＭＯＣＶＤ法等により半導体層を気相エピタキシャル成長させる際にｐ型不純物としてのＭｇやＺｎを導入するのであるが、単にｐ型不純物を膜内に導入しても低抵抗なｐ型のＧａＮ系化合物半導体層とはならず、形成された膜はかなり高い抵抗値を示す高抵抗半導体層となってしまう。

この問題点を解決する手段として、上述のようにして形成された高抵抗半導体層に対して電子線を照射することでその抵抗値を低くする方法（第１の従来技術）が公知となっている（例えば、非特許文献１等参照）。

また、高抵抗半導体層に電子線を照射する代わりに、水素ガスを含まない雰囲気下で熱処理を施すことによって半導体層の低抵抗化を図る方法（第２の従来技術）が発表されている（例えば、特許文献、若しくは非特許文献２等参照）。この方法によれば、電子線照射による場合に比べて生産性の点で有利であり、実用化が期待された。

更に、特許文献２には、ｐ型のＡｌ_ｘＧａ_１−ｘＮ系化合物半導体層の上にｎ型半導体層を気相成長で形成させ、ｎ型半導体層でｐ型のＡｌ_ｘＧａ_１−ｘＮ系化合物半導体層を被覆した状態で、ガス供給を止めて、成長温度から基板を冷却することにより低抵抗ｐ型のＧａＮ系化合物半導体層を得ようとする技術（第３の従来技術）が示されている。この第３の従来技術を提案した発明者らは、ｐ型半導体層の低抵抗化の理由は不明であるとしている。しかし、第３の従来技術によれば、気相成長後のアニーリング処理や電子線照射の必要を回避することが出来る。
特開平５−１８３１８９号公報 特開平８−８４６０号公報 天野ら：ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、第２８巻、第Ｌ２２１２頁乃至第Ｌ２２１４頁 中村ら：ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、第３１巻、第１２５８頁乃至第１２６６頁

しかし、第１の従来技術は、たとえ半導体層の低抵抗化が図れたとしても、半導体ウエハ全体に電子線を走査する必要があり生産性の点において望ましくない。

第２の従来技術においては、成長室内の雰囲気を水素ガスの含まれない雰囲気に切り替える必要があり、バルブ操作等が煩雑である。また、水素ガスに比べると窒素等は、ガス精製技術上、高純度化が困難であり、雰囲気ガスからのコンタミネーションの問題がある。更に、成長室内の雰囲気を窒素ガスに切り替えると、窒素は水素ガスに比べて熱伝導率が低いので成長室内の温度分布に変化を来たす。このため、ガスを切り替えることによって、成長室内の温度が一時的に上昇し、成長室内部からの付着物からの不純物が再蒸発して絶縁基板上に形成した半導体膜中に混入する欠点がある。

第３の従来技術によれば、目的とするデバイス（半導体装置）の動作には寄与しないｎ型半導体層を形成している。従って、最終的には、動作には寄与しないｎ型半導体層を反応性イオンエッチング（ＲＩＥ）等の手法により除去し、ｐ型半導体層を露出させ、更に、この露出したｐ型半導体層に電極を設けるという工程が必要である。つまり、目的とするデバイス（半導体装置）の最終構造としては必須でない半導体層を堆積する工程と、この必須でない半導体層を除去する工程が、余分に追加され、工程数が増大するので、生産性に問題があった。

そこで、本発明は、ｐ型のＧａＮ系化合物半導体層を良好に形成し、この良好なｐ型のＧａＮ系化合物半導体層を用いた生産性の良い新たな半導体装置の製造方法を提供することを目的とする。

即ち、本発明の目的は、アクセプタ不純物の活性化率が高く、高いキャリア密度が得ることが容易に可能なＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明の他の目的は、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下して、作業手順を簡素化し、しかも、アクセプタ不純物の活性化率を高くし、高いキャリア密度を実現できるＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、高純度に精製可能な水素ガスを、一貫して使用してエピタキシャル成長を行い、不純物混入を低く押さえ、しかも、アクセプタ不純物の活性化率が高いＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、ガスを切り替えることによって、成長室内の温度が一時的に上昇することを回避し、このガス切り替え時に、成長室内部からの付着物（不純物）が再蒸発によるコンタミネーションを防止し、しかも、アクセプタ不純物の活性化率が高いＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、光学的特性や電気的特性の優れたＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、半導体装置の最終構造としては必須でない余分な半導体層を堆積する工程や、この必須でない半導体層を除去する工程を余分に追加することなく、簡単な工程で、アクセプタ不純物の活性化率を高くし、高いキャリア密度を実現できるＧａＮ系化合物半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、製造工程が少なく、歩留まりの高いＧａＮ系化合物半導体装置の製造方法を提供することである。

上記目的を達成するため、本発明は、（イ）第１の基板温度において、水素ガスを含む雰囲気中で、ｐ型ドーパントガスを導入しながらエピタキシャル成長することにより、ｐ型ＧａＮ系化合物半導体層を堆積する工程と、（ロ）ｐ型ＧａＮ系化合物半導体層の上に、第２の基板温度において、水素ガスを含む雰囲気中で、ｎ型ドーパントガスを導入しながらエピタキシャル成長することにより、禁制帯幅が前記ｐ型窒化ガリウム系化合物半導体層よりも小さいｎ型ＧａＮ系化合物半導体層を堆積する工程と、（ハ）水素ガスを含む雰囲気中で、第１及び第２の基板温度より低く、且つ原子状水素をｐ型ＧａＮ系化合物半導体層に溶解させる温度範囲に存在する第３の基板温度まで冷却する工程と、（ニ）ｎ型ＧａＮ系化合物半導体層に接して、金属薄膜を堆積する工程とを少なくとも有する半導体装置の製造方法であることである。ここで、「ｎ型ドーパントガス」とは、モノシラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）等のシリコン（Ｓｉ）を含む化合物ガス、若しくはジエチルセレン（ＤＥＳｅ）、ジエチルテルル（ＤＥＴｅ）等のVI族元素を含む化合物ガスが該当する。また、「ｐ型ドーパントガス」とは、ジメチル亜鉛（ＤＭＺ）、ビスシクロペンタジエニールマグネシウム（Ｃｐ_２Ｍｇ）等のII族元素を含む化合物ガスが該当する。また、「原子状水素をｐ型ＧａＮ系化合物半導体層に溶解させる温度範囲」は、後述する「溶解安定化温度」に対応する温度範囲であり、この温度範囲は、例えば、ＧａＮの場合は、８００℃程度以下の温度である。

本発明によれば、ｐ型ＧａＮ系化合物半導体層の表面をｎ型ＧａＮ系化合物半導体層で被覆した状態で、「溶解安定化温度」よりも高い成長温度である第２の基板温度から、「溶解安定化温度」より低い第３の基板温度まで冷却するようにしているので、水素ガスを含む雰囲気中で基板を冷却しても、この基板温度の下降の過程において原子状水素がｐ型ＧａＮ系化合物半導体層に溶け込むのを有効に防止できる。この結果、原子状水素がｐ型ＧａＮ系化合物半導体層中に安定して存在することが防止され、ｐ型不純物元素（アクセプタ元素）の活性化率が向上し、抵抗率（比抵抗）の低いｐ型ＧａＮ系化合物半導体層が得られる。

また、本発明によれば、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下できる。即ち、成長室内の雰囲気ガスを、水素ガスを含まないガスに切り替える必要がなく、バルブ操作等の作業手順が簡素化できる。また、窒素（Ｎ_２）ガス等に比べると水素ガスの方がより高純度に精製可能であるため、不純物混入がより低く押さえられる利点がある。更に、成長室内の雰囲気を窒素ガスに切り替えると、窒素は水素ガスに比べて熱伝導率が低いので成長室内の温度分布に変化を来たす虞がある。即ち、ガスを切り替えることによって、成長室内の温度が一時的に上昇し、成長室内部からの付着物（不純物）が再蒸発してエピタキシャル成長膜中に混入する虞がある。本発明によれば、このような問題が生じないので、ディープレベルや結晶欠陥の原因となる意図しない不純物や残留不純物の密度が低く、高品位のエピタキシャル成長膜を得ることが可能となる。

また、本発明によれば、ｎ型ＧａＮ系化合物半導体層を半導体装置の動作に寄与する領域として全部又は一部を残存させるので、工程が簡単化する。

本発明において、ｎ型ＧａＮ系化合物半導体層が原子状水素の溶解を有効に阻止できるのは、このｎ型ＧａＮ系化合物半導体層とこの下のｐ型ＧａＮ系化合物半導体層等との間にヘテロ接合又はｐｎ接合（若しくはｐｉｎ接合）に基づく電位障壁が形成されることにある。つまり、この電位障壁は、ｎ型ＧａＮ系化合物半導体層からｐ型ＧａＮ系化合物半導体層に向かって電位レベルの高くなる障壁を構築する。このため、原子状水素がｎ型ＧａＮ系化合物半導体層を透過し、ｐ型ＧａＮ系化合物半導体層へ溶解する過程が、この電位障壁によって阻止される。したがって、原子状水素の溶解を阻止する目的のためには、この電位障壁は高い方が望ましい。従って、ｎ型ＧａＮ系化合物半導体層の不純物密度は、５×１０^１８ｃｍ^−３以上の高不純物密度であることが好ましい。

本発明において、ｎ型ＧａＮ系化合物半導体層のｐ型ＧａＮ系化合物半導体層との界面近傍の不純物密度をｎ型ＧａＮ系化合物半導体層の固溶度以上の高い値とすることで、原子状水素がｐ型ＧａＮ系化合物半導体層へ溶解することを有効に阻止する電位障壁が形成できる。

さらに、本発明において、ｎ型ＧａＮ系化合物半導体層のｐ型ＧａＮ系化合物半導体層との界面近傍に、ｎ型不純物原子のみからなる１乃至５分子層を形成することで、原子状水素がｐ型ＧａＮ系化合物半導体層へ溶解を有効に阻止する電位障壁が形成できる。

さらに、本発明において、ｎ型ＧａＮ系化合物半導体層の禁制帯幅を、ｐ型ＧａＮ系化合物半導体層の禁制帯幅よりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔＥ_Ｃによる電位障壁の高さを加えることが出来るので、原子状水素がｐ型ＧａＮ系化合物半導体層へ溶解を有効に阻止するための高い電位障壁が形成できる。

さらに、本発明において、第１及び第２の基板温度は、いずれも原子状水素をｐ型ＧａＮ系化合物半導体層に溶解させる温度範囲に属さないことが通常である。即ち、気相エピタキシャル成長時の基板温度は、「溶解安定化温度」より高く、ガス状水素及びこのガス状水素が熱で分解した原子状水素は、気相エピタキシャル成長時においては半導体層中のそれぞれの構成元素とは結合しない。このため、ガス状水素及び原子状水素は、半導体層の格子間に存在しないか、又は半導体層内に安定して存在できず、エピタキシャル成長膜の上面に吸着（付着）した状態になっている。

本発明において、更に工程を付加してもかまわない。例えば、ｎ型ＧａＮ系化合物半導体層に接して、金属薄膜を堆積する工程後に、水素ガスを含まない雰囲気中で、熱処理（シンタリング）することにより、ｎ型ＧａＮ系化合物半導体層に接する電極層を形成する工程とを更に付加してもかまわない。この「電極層」は、半導体装置に電流や電圧を印加するための低コンタクト抵抗のオーミック電極層である。このように、水素ガスを含まない雰囲気中で熱処理して電極層を形成することにより、気相エピタキシャル成長工程以外のプロセス中において、原子状水素がｐ型ＧａＮ系化合物半導体層へ混入することを有効に防止出来る。

また、同様に、水素ガスを含まない雰囲気中で、ｐ型ＧａＮ系化合物半導体層の少なくとも一部をドライエッチングして除去する工程を更に有す付加してもかまわない。気相エッチング、光励起エッチング、プラズマエッチング、イオンエッチング等のドライエッチングに用いるガスを、水素ガスを含まない雰囲気とすることで、気相エピタキシャル成長工程以外のプロセス中において、原子状水素がｐ型ＧａＮ系化合物半導体層へ混入することを有効に防止出来る。

本発明によれば、アクセプタ不純物の活性化率が高く、高いキャリア密度が得られる。つまり、抵抗率の低いｐ型ＧａＮ系化合物半導体層を簡単に形成できる。

また、本発明によれば、エピタキシャル成長時のキャリアガスとして用いた水素ガスの含まれる雰囲気のままで成長室内の温度を低下できるので作業手順が簡素化できる。

さらに、本発明によれば、高純度に精製可能な水素ガスを、一貫して使用してエピタキシャル成長を完了出来るので、不純物混入を低く押さえることが可能である。

さらに、本発明によれば、ガスを切り替えることによって、成長室内の温度が一時的に上昇することもないにので、ガス切り替え時に、成長室内部からの付着物（不純物）が再蒸発もない。このため、意図しない不純物や残留不純物の密度が低い。つまり、不純物密度の制御性が高く、高品位のエピタキシャル成長膜を得ることが可能となる。また、エピタキシャル成長膜の表面モホロジーも良好である。

さらに、本発明によれば、半導体発光素子への応用においては発光強度が大きく、半導体集積回路への応用においては消費電力の小さいＧａＮ系化合物半導体装置の製造方法を提供することができる。

さらに、本発明によれば、ｎ型ＧａＮ系化合物半導体層を半導体装置の動作に寄与する領域として残存させるので、工程数の増大もなく、工程が簡単化する。このため、製造が低く、歩留まりの高いＧａＮ系化合物半導体装置の製造方法を提供することができる。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

図１（ｃ）は本発明の実施の形態に係る半導体発光素子の構造を示す断面図である。図１（ｃ）に示すように、本発明の実施の形態に係る半導体発光素子は、絶縁性基板としてのｃ面を主面としたサファイア基板１１上に、バッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３が順に堆積されている。バッファ層１２の厚みは約２５ｎｍ程度である。ｐ型クラッド層１５の厚みは、約２μｍで、このｐ型クラッド層１５の不純物密度は約３×１０^１８ｃｍ^−３である。活性層１４は、真性（ｉ型）のＩｎＧａＮ（窒化インジウムガリウム）半導体層から構成されている。「真性（ｉ型）」とは、故意には不純物を添加（ドープ）していないという意味であり、現実の結晶成長技術のレベルを考慮すれば、ある程度の残留不純物は許容することに留意すべきである。従って、活性層１４は不純物密度５×１０^１５ｃｍ^−３程度以下のｐ型半導体層でもかまわない。この活性層１４の厚みは約２ｎｍである。ｎ型クラッド層１３の厚みは約０．５μｍで、その不純物密度は約５×１０^１８ｃｍ^−３である。

そして、図１（ｃ）に示すように、ｐ型クラッド層１５、活性層１４及びｎ型クラッド層１３の一部が、エッチング除去されて凹部（切り欠き部）８１が形成されている。この凹部（切り欠き部）８１の底面に露出したｐ型クラッド層１５に対して、アノード電極１９が形成され、ｎ型クラッド層１３に対してカソード電極１８が形成されている。カソード電極１８は、ｎ型クラッド層１３に対して、低抵抗性オーミック接触する金属薄膜、例えば、チタン（Ｔｉ）が厚さ２０ｎｍ、金（Ａｕ）が厚さ４００ｎｍ程度積層した２層構造が採用されている。一方、アノード電極１９としては、ｐ型クラッド層１５に対して低抵抗性オーミック接触する金属薄膜、例えば、ニッケル（Ｎｉ）が厚さ２０ｎｍ、金（Ａｕ）が厚さ４００ｎｍ堆積された２層構造が採用されている。ｐ型クラッド層１５への低抵抗性オーミック接触する金属薄膜としては、Ｎｉ／Ａｕの積層構造のほかに、パラジウム（Ｐｄ）、Ｔｉ、白金（Ｐｔ），インジウム（Ｉｎ）の単層、あるいはＮｉやＡｕを含めた積層構造、合金でも可能である。ｎ型クラッド層１３への低抵抗性オーミック接触する金属薄膜としては、Ｔｉ、Ａｕのほかに、Ａｌ、Ｉｎの単層、あるいはＴｉやＡｕを含めた積層構造や合金も可能である。

図１（ｃ）に示す本発明の実施の形態に係る半導体発光素子は、図５に示した従来の半導体発光素子とは、サファイア基板の上面に形成された各半導体層の導電型が反対になっていることに留意すべきである。また、ｐ型クラッド層１５中のアクセプタ不純物の活性化率を高めるために、ｐ型クラッド層１５に関連したプロセスが従来の半導体発光素子の製造方法と相違している。以下、本発明の実施の形態に係る半導体発光素子の製造方法を、図１の工程断面図を参照しながら詳述する。

（イ）まず、出発母材となるサファイア基板１１を用意する。このサファイア基板１１は、有機洗浄および酸洗浄をほどこしたのち、ＭＯＣＶＤ装置のチャンバ（成長室）内に配置し、水素ガス（Ｈ_２）雰囲気中で、１１００℃、１０分程度の熱処理等を施して、表面の自然酸化膜等を除去する。なお、絶縁性基板としてはサファイア基板１１以外を用いることもできるが、ＧａＮ系化合物半導体材料との格子定数の相違などを考慮するとサファイア基板１１が実用的である。

（ロ）次に、サファイア基板１１を約６００℃まで加熱し、このサファイア基板１１の一方の主面上にバッファ層１２を形成する。さらに、サファイア基板１１の温度を１０４０℃まで昇温し、図１（ａ）に示すように、バッファ層１２の上に、第１の基板温度で本発明のｐ型ＧａＮ系化合物半導体層となるｐ型クラッド層１５、活性層１４、第２の基板温度でｎ型ＧａＮ系化合物半導体層となるｎ型クラッド層１３を順次連続的に堆積する。そして、バッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３の連続的堆積が完了したら、サファイア基板１１の温度を、水素ガスの含まれる雰囲気中で第３の基板温度（室温近傍）まで低下させる。

（ハ）次に、サファイア基板１１の温度が室温近傍まで低下したら、サファイア基板１１をＭＯＣＶＤ装置から取り出す。本発明の実施の形態では、半導体積層構造の最上層に位置するｎ型半導体層１３がキャップ層として機能すると同時に、そのままｎ型クラッド層１３として機能するので、従来技術（第３の従来技術）のようにｎ型クラッド層１３の除去工程は不要である。従って、サファイア基板１１をＭＯＣＶＤ装置から取り出したら、直ちに、ｐ型クラッド層１５の露出工程に移る。即ち、半導体積層構造の最上層となるｎ型クラッド層１３の上面にフォトレジストやシリコン酸化膜（ＳｉＯ_２）などから成るマスク（図示省略）を形成する。このマスクは、ｐ型クラッド層１５を露出させる凹部（切り欠き部）８１に対応する位置に開口パターンを有する。続いて、周知のドライエッチング装置内に配置して、このマスクの開口パターンを通じて、ｎ型クラッド層１３、活性層１４及びｐ型クラッド層１５の一部を、ＲＩＥ法等によりドライエッチングし凹部（切り欠き部）８１を形成する。この結果、図１（ｂ）に示すように、ｎ型クラッド層１３、活性層１４の一部が除去されて、更にｐ型クラッド層１５の一部が凹部（切り欠き部）８１の底面に露出する。本発明の実施の形態では、この凹部（切り欠き部）８１を形成するドライエッチングも、実質的に水素ガスを含まない雰囲気中で行う。即ち、エッチングガスとして塩素ガス（Ｃｌ_２）を用いて、ｎ型クラッド層１３、活性層１４及びｐ型クラッド層１５の一部をエッチング除去する。このようにすることによって、このドライエッチング工程中にｐ型クラッド層１５内に原子状水素が溶解することを良好に阻止できる。なお、ドライエッチングにおける基板温度を４００℃未満の比較的低い温度とすれば、水素ガスを含む雰囲気中でエッチングしてもｐ型クラッド層１５内への原子状水素溶解はさほど生じないと考えられる。このような場合には、水素ガスを若干含む雰囲気内でエッチングし、凹部（切り欠き部）８１を形成することもできる。

（ニ）最後に、凹部（切り欠き部）８１の底部のｐ型クラッド層１５に対する低抵抗性オーミック接触する金属薄膜として、ニッケル（Ｎｉ）を２０ｎｍ、金（Ａｕ）を４００ｎｍ、周知の真空蒸着法やスパッタ法などを用いて形成する。また、ｎ型クラッド層１３に対する低抵抗性オーミック接触する金属薄膜としてチタン（Ｔｉ）を２０ｎｍ、金を４００ｎｍ程度形成する。これらの低抵抗性オーミック接触する金属薄膜をいわゆるリフトオフ法を用いてパターニングし、その後熱処理（シンタリング）をすれば、ｐ型クラッド層１５にアノード電極１９が、ｎ型クラッド層１３にカソード電極１８が形成され、図１（ｃ）に示す半導体発光素子が得られる。低抵抗性オーミック接触を得るためのシンタリングは基板温度４００℃程度において、窒素（Ｎ_２）、ヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガス等の水素ガスを含まない雰囲気中で行う。

さて、上述の半導体発光素子の製造方法において、（ロ）の工程で説明した、サファイア基板１１上にバッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３を、ＭＯＣＶＤ法によって、連続的に気相エピタキシャル成長する工程を、詳細に説明すれば、以下の(i)乃至(v)に示すようになる。

(i）サファイア基板１１をＭＯＣＶＤ装置の成長室内に配置後、先ず、成長室内にまずトリメチルガリウムガス（Gａ(CH_３)_３：以下、「ＴＭＧガス」という）、ＮＨ_３（アンモニア）ガスを供給してサファイア基板１１の上面にＧａＮから成るバッファ層１２を形成する。ＴＭＧガスとＮＨ_３ガスはそれぞれＧａ源とＮ源となるものである。バッファ層１２は、サファイアの絶縁性基板１１の上に積層するエピタキシャル成長層の結晶性を良好にするためのものである。即ち、絶縁性基板となるサファイア基板１１とその上に形成されるＧａＮ系化合物半導体材料とは格子定数が大幅に異なっているため、この格子定数の違いによる応力を緩和するために形成する半導体層である。このバッファ層１２は、この層の上方に形成されるｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３の形成に比べて低温で形成される。本発明の実施の形態では、サファイア基板１１の加熱温度を約６００℃とした後、ＴＭＧガスの流量即ちＧａの供給量を約４．３μモル／分、ＮＨ_３ガスの流量即ちＮの供給量を約１７．９ｍモル／分としてバッファ層１２を形成した。

（ii）続いて、サファイア基板１１の加熱温度を約１０４０℃（第１の基板温度）とし、成長室内にＴＭＧガス、ＮＨ_３ガス及びＣｐ_２Ｍｇガスを供給してサファイア基板１１の上面にｐ型ＧａＮから成るクラッド層（ｐ型ＧａＮ系化合物半導体層）１５を形成する。本発明の実施の形態では、ＴＭＧガスの流量を約４．３μモル／分、ＮＨ_３ガスの流量を約５３．６ｍモル／分、Ｃｐ_２Ｍｇガスの流量即ちＭｇの供給量を約０．１２μモル／分とした。このｐ型クラッド層１５の形成時において成長室内にはｐ型導電型不純物の活性化を阻害する水素ガスが多量に含まれているが、この気相エピタキシャル成長時の雰囲気温度は原子状水素の溶解安定化温度よりもかなり高い温度となっているので、気相エピタキシャル成長層中に原子状水素は溶解しないと考えられる。即ち、特定の不純物が半導体材料中に溶解して安定化する温度（以下、便宜上「溶解安定化温度」と称する）はその物質毎にほぼ決まっており、この溶解安定化温度よりもかなり高い温度や低い温度では不純物は半導体材料中に安定して存在することができず、結果として半導体材料の表面に吸着した状態（析出とも言えるかもしれない）となっていると考えられる。ここで、原子状水素の溶解安定化温度は４００℃〜８００℃よりもかなり低い温度であると考えられる。このことからすると、上述のＭＯＣＶＤ等による膜成長温度は１０４０℃程度であるため、原子状水素はこの気相エピタキシャル成長時においては半導体領域内に安定して存在できず、成長膜の上面に吸着（付着）した状態になっていると考えられる。

(iii）続いて、サファイア基板１１の加熱温度を８００℃とし、成長室内にＴＭＧガス、ＮＨ_３ガス及びトリメチルインジウムガス（In(CH_３)_３：以下、「ＴＭＩガス」という）を供給してｐ型クラッド層１５の上にＩｎＧａＮ半導体層から成る活性層１４を形成する。本発明の実施の形態では、ＴＭＧガスの供給量を約１．１μモル／分、ＮＨ_３ガスの流量を約６７ｍモル／分、ＴＭＩガスの流量即ちＩｎの供給量を約４．５μモル／分とした。

（iv）続いて、サファイア基板１１の加熱温度を１０４０℃（第２の基板温度）とし、成長室内にＴＭＧガス、ＮＨ_３ガス、モノシランガスを供給して、図１（ａ）に示すように、活性層１４の上にｎ型ＧａＮから成るｎ型クラッド層（ｎ型ＧａＮ系化合物半導体層）１３を形成する。本発明の実施の形態では、ＴＭＧガスの流量即ちＧａの供給量を約４．３μモル／分、ＮＨ_３ガスの流量即ちＮの供給量を約５３．６ｍモル／分、モノシランガスの流量即ちＳｉの供給量を約２．５ｎモル／分とした。

(v)こうして、図１（ａ）に示すように、サファイア基板１１の一方の主面上にバッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３からなる半導体積層構造を順次連続的に形成した後、成長室内の温度を（第３の基板温度まで）低下させる。成長室内の温度を低下させる過程において、半導体積層構造は原子状水素の溶解安定化温度に曝されるが、キャップ層として機能するｎ型クラッド層１３の存在によって原子状水素の溶解が有効に阻止される。また、成長室内を水素ガスが含まれない雰囲気（例えば、窒素雰囲気）にする必要がないため、実施の形態と同様に水素ガスの含まれる雰囲気のままで成長室内の温度を低下させることができ、不純物の混入を有効に防止することができる。

以上のようにすれば、上述の（ロ）の工程に係る、バッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３の連続エピタキシャル成長が実現できる。

連続エピタキシャル成長の最上層となるｎ型クラッド層１３は、この下に活性層１４を介して形成されたｐ型クラッド層１５内にｐ型不純物の活性化を妨げる原子状水素が溶解することを阻止する膜として機能するため、その不純物密度と厚みは重要である。即ち、ｎ型クラッド層１３が原子状水素の溶解を阻止できるのは、このｎ型クラッド層１３と、この下のｉ型活性層１４と、さらにこの下のｐ型クラッド層１５とによりｐｉｎ接合が形成され、このｐｉｎ接合に基づく電位障壁が形成されることにある（活性層１４が残留不純物の存在によりｐ型であれば、ｎ型クラッド層１３と、この下のｐ型活性層１４とによりｐｎ接合が形成され、このｐｎ接合に基づく電位障壁が形成されることになる）。つまり、このｐｉｎ接合（若しくはｐｎ接合）に伴う電位障壁は、ｎ型クラッド層１３から活性層１４を介してｐ型クラッド層１５に向かって電位レベルの高くなる障壁を構築する。このため、原子状水素がｎ型クラッド層１３を透過し、ｐ型クラッド層１５へ溶解する過程が、このｐｉｎ接合（若しくはｐｎ接合）によって阻止される。したがって、原子状水素溶解を阻止する上ではこの電位障壁は高い方が望ましく、この為にはｎ型クラッド層１３の不純物密度は高い方が好ましい。一方、原子状水素の溶解はこのｐｉｎ接合（若しくはｐｎ接合）に基づく電位障壁によって阻止されるが、ｎ型クラッド層１３の存在自体も原子状水素溶解の阻止にある程度寄与すると考えられるし、またｐｉｎ接合（若しくはｐｎ接合）をｎ型クラッド層１３とｐ型クラッド層１５との間に良好に形成する観点からしても、このｎ型クラッド層１３を余り薄く形成することは望ましくない。以上を鑑みて、本発明の実施の形態では、ｎ型クラッド層１３の不純物密度を約５×１０^１８ｃｍ^−３とし、ｎ型クラッド層１３の厚みを約０．５μｍとした。さらに、原子状水素がｐ型クラッド層１５へ溶解するを有効に阻止する電位障壁を形成するためには、ｎ型クラッド層１３のｐ型クラッド層１５との界面近傍の不純物密度を５×１０^１９ｃｍ^−３以上とすればよい。あるいは、ｎ型クラッド層１３の活性層１４との界面近傍の不純物密度をｎ型クラッド層１３の固溶度以上の高い値とすることで、原子状水素がｐ型クラッド層１５へ溶解を有効に阻止する電位障壁が形成できる。

さらに、ｎ型クラッド層１３の活性層１４との界面近傍に、いわゆるデルタ（δ）ドープのように、ｎ型不純物原子のみからなる１乃至５分子層を形成することで、原子状水素がｐ型クラッド層１５へ溶解を有効に阻止する電位障壁が形成できる。

一方、ｎ型クラッド層１３の禁制帯幅Ｅ_ｇを、活性層１４及びｐ型クラッド層１５の禁制帯幅Ｅ_ｇよりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔＥ_Ｃによる電位障壁の高さを加えることが出来るので、原子状水素がｐ型クラッド層１５へ溶解を有効に阻止するための高い電位障壁が形成できる。

本発明の実施の形態に係る半導体発光素子の製造方法においては、上述したようにしてサファイア基板１１の上にバッファ層１２、第１の基板温度でｐ型クラッド層１５、活性層１４、第２の基板温度でｎ型クラッド層１３を順次連続的に形成した後、成長室内の温度を室温近傍の第３の基板温度まで低下させている。成長室内の温度を低下させる過程において、半導体積層構造は原子状水素の溶解安定化温度に曝されるため、ｎ型クラッド層１３を形成しない従来の製造方法では成長室内の雰囲気中に含まれる原子状水素がｐ型クラッド層１５中に溶解してしまう。このため、従来の製造方法において、この原子状水素の溶解を防止するためには、成長室の温度を低下させる過程において成長室内を水素ガスが含まれない雰囲気にする必要があった。

一方、本発明の実施の形態では、上述のようにｎ型クラッド層１３の存在によって原子状水素の溶解が有効に阻止されるため、成長室内を水素ガスが含まれない雰囲気（例えば、窒素雰囲気）にする必要がない。このため、本発明の実施の形態では水素ガスの含まれる雰囲気のままで成長室内の温度を低下させている。この結果、成長室内の雰囲気を水素ガスの含まれない雰囲気に切り替える必要がなく、成長プロセスが簡素化できる。また、窒素等に比べると水素ガスの方がより高純度に精製可能であるため、成長室内の温度を低下させる段階においてチャンバー内において半導体積層構造内への不純物混入がより低く押さえられる利点がある。更に、成長室内の雰囲気を窒素ガスに切り替えに伴う成長室内部からの付着物からの不純物が再蒸発の問題もない。

また、本発明の実施の形態に係る半導体発光素子（青色ＬＥＤ）の製造方法によれば、キャップ層をデバイス（青色ＬＥＤ）の動作に寄与するｎ型クラッド層１３によって構成するので、キャップ層を除去する工程は不要であり、工程数の増大もなく、工程が簡略化するという利点がある。

（その他の実施の形態）
上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。以下に示すように、当業者には様々な代替実施の形態、実施例及び運用技術が可能であることは、上記の説明から明らかとなろう。

例えば、上記の実施の形態の説明においては、ＧａＮからなるｎ型クラッド層１３を用いた場合について説明したが、ｎ型クラッド層は、ＧａＮ以外のＧａＮ系化合物半導体層を用いることが可能である。例えば、ｎ型不純物としてシリコン（Ｓｉ）やセレン（Ｓｅ）を導入したＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（0＜ｘ≦1、0＜ｙ≦1、ｘ+ｙ≦1）を用いても良い。Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎを用いることにより、ｐ型クラッド層との界面に電位障壁の高さの高いバリアを形成し、原子状水素の溶解をより有効に阻止できる。

また、上記の実施の形態の説明においては、活性層１４は故意には不純物を添加（ドープ）していない真性（ｉ型）領域であり、この真性（ｉ型）領域は、ある程度の残留不純物は許容できる半導体領域であるとして説明した。しかし、活性層１４に積極的に不純物をドープしても良い。例えば、ｐ型不純物（アクセプタ）をドープして、不純物密度８×１０^１５ｃｍ^−３乃至１×１０^１６ｃｍ^−３程度のｐ型半導体層から成る活性層１４を用いてもかまわない。

更に、以下のような変形例も可能である。

（変形例１）
上記の実施の形態の説明においては、絶縁性基板としてのサファイア基板１１を用いた場合について説明したが、絶縁性基板１１の代わりに図２に示す炭化珪素（ＳｉＣ）などから成る低抵抗性基板２１，２２を使用してもよい。この場合は、電流をデバイスの縦方向に流すタイプの半導体発光素子となる。

図２は、本発明の実施の形態の変形例に係る半導体発光素子の模式的な断面図であり、ｐ型ＳｉＣ基板２２の上面にバッファ層１２、ｐ型クラッド層１５、活性層１４、ｎ型クラッド層１３が順次形成されている。そして、ｐ型ＳｉＣ基板２２の下面にアノード電極１９が形成され、ｎ型クラッド層１３の上面にカソード電極１８が形成されている。図２に示す構造では、半導体積層構造の最上層に位置するｎ型半導体層１３がキャップ層として機能すると同時に、そのままｎ型クラッド層１３として機能するので、電極形成前に、これをエッチングにより除去する工程は不要である。

（変形例２：半導体レーザ）
さらに、本発明は、図３に示すような、半導体レーザにも適用できる。図３は、サファイア基板等の絶縁性基板２３上に形成されたＧａＮ系の青色半導体レーザの模式的な構造例である。図３に示すように厚さ７０μｍの絶縁性基板２３の上に、厚さ５０ｎｍのｎ型ＧａＮからなるバッファ層１２、厚さ４μｍのｎ型ＧａＮからなるｎ型コンタクト層３３、厚さ 0.５μｍのｎ型Ａｌ_ｘ Ｇａ_１−ｘ Ｎからなるｎ型クラッド層３４、厚さ３０ｎｍの真性（ｉ型）のＧａＮからなるｎ側光ガイド層３５、多重量子井戸（ＭＱＷ）構造を有する活性層（以下において、「ＭＱＷ活性層」という）３６、厚さ３０ｎｍの真性（ｉ型）のＧａＮからなるｐ側光ガイド層３７、第１の基板温度で形成された、厚さ0.５μｍのｐ型Ａｌ_ｘ Ｇａ_１−ｘ Ｎからなるｐ型クラッド層３８、同じく第１の基板温度で形成された厚さ１μｍのｐ型ＧａＮからなるｐ型コンタクト層３９が順に堆積された半導体積層構造を形成している。そして、この第１の基板温度で形成されたｐ型コンタクト層３９の上部に部分的に、即ち、中央部にストライプ状の開口部を有するようにして、第２の基板温度で、厚さ 0.２μｍのｎ型ＧａＮからなるｎ型キャップ層４０が堆積され、半導体積層構造の最上層を形成している。ｎ型キャップ層４０は、製造工程の途中においては、ｐ型コンタクト層３９の上部の全面に、第２の基板温度で、一旦堆積され、アノード電極１９形成前に、エッチングにより、図３に断面を示すストライプ形状にパターニングされ除去されている。このｎ型キャップ層４０は、製造工程の途中においてはこの下に形成されたｐ型クラッド層１５内にｐ型不純物の活性化を妨げる原子状水素が溶解することを阻止する膜として機能する層であると同時に、製造工程の完了後は、電流通路を制限する電流狭窄層として機能する層である。図１の例と同様に、連続エピタキシャル成長の終了後、第３の基板温度まで冷却し、その後水素ガスを含まないガスを用いたＲＩＥ法等で、半導体積層構造の一部をｎ型コンタクト層３３が表面に現われるまでエッチングし凹部（切り欠き部）を形成し、凹部底面に露出したｎ型コンタクト層３３の表面に、下からチタン（Ｔｉ）、金（Ａｕ）、Ｔｉ、Ａｕの順序で積層してカソード電極１８を形成している。カソード電極１８を構成する各金属層の厚みは、夫々２０ｎｍ、４００ｎｍ、２０ｎｍ、１μｍである。又、ｐ型コンタクト層３９及びｎ型キャップ層４０の上には、下から白金（Ｐｔ）、Ｔｉ、Ｐｔ、Ｔｉの順序で積層してアノード電極１９が形成されている。アノード電極１９を構成する各金属層の厚みは、夫々２０ｎｍ、４００ｎｍ、２０ｎｍ、１μｍである。或いは、アノード電極１９を、下からパラジウム（Ｐｄ）、Ｔｉ、Ｐｔ、Ｔｉを、この順序で積層して形成してもよい。低抵抗性オーミック接触のカソード電極１８及びアノード電極１９を得るためのシンタリングは、基板温度４００℃程度において、Ｎ_２ガス、Ｈｅガス、Ａｒガス等の水素ガスを含まない雰囲気中で行う。

ＭＱＷ活性層３６は、Ｉｎ_ｘ Ｇａ_１−ｘ Ｎ化合物半導体層のＩｎの組成ｘの周期的な変化を用いた超格子構造である。具体的には、厚さ２．５ｎｍで、Ｉｎの組成ｘ = 0.20からなる量子井戸層と、厚さ２．５ｎｍで、Ｉｎの組成ｘ = 0.05のバリア層とが交互に２０周期ほど積層されている。

図３の半導体積層構造を構成する各層の不純物密度は、例えば、ｎ型コンタクト層３３が 2×10^１８cm^−３、ｎ型クラッド層３４が 5×10^１７cm^−３、ｐ型クラッド層３８が 5 ×10^１７cm^−３、ｐ型コンタクト層３９が 2×10^１９cm^−３である。そして、ｎ型キャップ層４０の不純物密度は、約５×１０^１８ｃｍ^−３である。

（変形例３：半導体レーザ）
さらに、本発明は、図４に示すような、半導体レーザにも適用できる。図４は、ｎ型ＳｉＣ基板等からなるｎ型の低抵抗性基板２４上に形成されたＭＱＷ活性層３６を有するＧａＮ系の青色半導体レーザの模式的な構造例である。低抵抗性基板２４を用い、この低抵抗性基板２４の下面にカソード電極１８が配置されていることが、図３とは異なる。他は図３と同様であり、第１の基板温度で形成されたｐ型コンタクト層３９の上部に、第２の基板温度で形成されたｎ型キャップ層４０が部分的に残存し、ｐ型コンタクト層３９に対してアノード電極１９が形成されている。このアノード電極１９は、連続エピタキシャル成長の終了後、第３の基板温度まで冷却し、その後水素ガスを含まないガスを用いたＲＩＥ法等で、ｎ型キャップ層４０の一部をｐ型コンタクト層４０が表面に現われるまでエッチングした後に形成したものである。その他は、図３と同様であるので、説明を省略する。

（変形例４：トランジスタ）
また、本発明は、これらの半導体発光素子以外に、トランジスタや半導体集積回路等の半導体装置を製造することも可能である。例えば、絶縁ゲート型ＳＩＴや絶縁ゲート型ＦＥＴは、サファイア基板等の絶縁性基板、若しくはＳｉＣ基板等の低抵抗性基板の上にバッファ層を介して、所定の厚さのｐ型半導体層を形成し、このｐ型半導体層の上に本発明のｎ型キャップ層を形成する工程により実現できる。すなわち、絶縁ゲート型ＳＩＴは以下のようにすれば製造できる。

（イ）まず、サファイア基板を用意し、このサファイア基板の上面にバッファ層１２を形成する。さらに、バッファ層１２の上に、厚さ０．５μｍないし１μｍのＧａＮからなる第１のｐ型半導体層、第１の基板温度において、厚さ０．５μｍないし１μｍのＩｎ_０．２Ｇａ_０．８Ｎからなる第２のｐ型半導体層、及び第２の基板温度において、厚さ０．２μｍないし０．５μｍのＩｎ_０．３Ａｌ_０．３Ｇａ_０．４Ｎからなるｎ型キャップ層を、連続的に減圧ＭＯＣＶＤで堆積し、半導体積層構造を形成する。半導体積層構造の形成が完了したら、サファイア基板の温度を、水素ガスの含まれる雰囲気中で室温近傍（第３の基板温度）まで低下させる。

（ロ）そして、フォトリソグラフィー技術及びＲＩＥを用いて、ドレイン領域及びソース領域となるｎ型キャップ層の部分を選択的に残し、他のｎ型キャップ層は、エッチング除去して、チャネル領域となる第２のｐ型半導体層を露出させる。さらに第２のｐ型半導体層を０．２μｍないし０．５μｍエッチングしてリセスゲート構造としても良い。

（ニ）そして露出したチャネル領域となる第２のｐ型半導体層の上にゲート絶縁膜を堆積する。このゲート絶縁膜の上の全面にアルミニウム（Ａｌ）等の金属膜を真空蒸着法やスパッタリング法で堆積する。そして、ｎ型ドレイン領域及びｎ型ソース領域の間のゲート絶縁膜の上のみに、このアルミニウム等の金属を選択的に残すように、フォトリソグラフィー技術及び反応性イオンエッチング（ＲＩＥ）を用いて、パターニングしてゲート電極を形成する。

（ホ）そして、ｎ型ドレイン領域及びｎ型ソース領域の表面に、リフトオフ法を用いて、Ｔｉ／Ａｕ／Ｔｉ／Ａｕなどの金属を、真空蒸着法やスパッタリング法で堆積し、それぞれドレイン電極及びソース電極を形成すれば絶縁ゲート型ＳＩＴが完成する。低抵抗性オーミック接触のドレイン電極及びソース電極を得るためのシンタリングは、基板温度４００℃程度において、Ｎ_２ガス、Ｈｅガス、Ａｒガス等の水素ガスを含まない雰囲気中で行う。

また、ｎ型ドレイン領域及びｎ型ソース領域を構成する化合物半導体層の禁制帯幅を、第２のｐ型半導体層の禁制帯幅よりも小さくして、ヘテロ接合を形成すれば、ヘテロ接合界面に於ける伝導帯の不連続量ΔＥ_Ｃによる電位障壁の高さを加えることが出来るので、原子状水素が第２のｐ型半導体層へ溶解を有効に阻止するための高い電位障壁が形成できると同時に、ｎ型ドレイン領域及びｎ型ソース領域に対して、より低いコンタクト抵抗でオーミック電極が形成できる。

上記の絶縁ゲート型ＳＩＴの製造工程において、ゲート絶縁膜の代わりに、第２のｐ型半導体層を構成するＩｎ_０．２Ｇａ_０．８Ｎより禁制帯幅の大きなＧａＮをチャネル領域の上に堆積しても良い。こうすれば、Ｉｎ_０．２Ｇａ_０．８Ｎ／ＧａＮヘテロ構造のゲート構造により、高電子移動度トランジスタ（ＨＥＭＴ）と同様な動作が可能である。

一方、サファイア基板を用意し、このサファイア基板の上面にバッファ層１２を形成し、さらに、バッファ層１２の上に、厚さ０．５μｍないし１μｍのＩｎ_０．２Ｇａ_０．８Ｎからなるからなるｎ型のコレクタ層、第１の基板温度において、厚さ０．１μｍないし０．５μｍのＩｎ_０．２Ｇａ_０．８Ｎからなるｐ型のベース層、及び第２の基板温度において、厚さ０．２μｍないし０．５μｍのＧａＮからなるｎ型キャップ層を連続的に減圧ＭＯＣＶＤで堆積し、半導体積層構造を形成すれば、ｎ型キャップ層をワイドエミッタ層とするヘテロ接合バイポーラトランジスタ（ＨＢＴ）を構成することもできる。この場合は、半導体積層構造の形成が完了したら、サファイア基板の温度を、水素ガスを含む雰囲気中で室温近傍（第３の基板温度）まで低下させ、ｎ型キャップ層をワイドエミッタ層となる部分を残して、水素ガスを含まない雰囲気中でエッチングにより除去する。さらに、エッチングにより露出したベース層を、水素ガスを含まない雰囲気中でさらにエッチングし、ｎ型のコレクタ層を露出させる。水素ガスを含まない雰囲気中で、エッチングにより露出したベース層からベース電極を取り出し、ｎ型キャップ層の上部にエミッタ電極を、エッチングにより露出したコレクタ層にコレクタ電極を形成すればｎｐｎ型バイポーラトランジスタを製造することも可能である。このｎｐｎ型バイポーラトランジスタを青色光を検出するフォトトランジスタとして用いても良い。同様に接合ゲート型の縦型ＳＩＴを製造することも可能であることは、上記の説明から容易に理解できるであろう。さらに、この縦型ＳＩＴやバイポーラトランジスタをマトリクス状に集積化して、青色光を検出するイメージセンサを製造することも可能である。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の実施の形態に係る半導体発光素子の製造方法を示す模式的な工程断面図である。 本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である（変形例１）。 本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である（変形例２：半導体レーザ）。 本発明の他の実施の形態に係る半導体発光素子の構造を示す模式的な断面図である（変形例３：半導体レーザ）。 従来の半導体発光素子の構造を示す模式的な断面図である。

符号の説明

１１ サファイア基板
１２ バッファ層
１３，３４ ｎ型クラッド層
１４ 活性層
１５，３８ ｐ型クラッド層
１８ カソード電極
１９ アノード電極
２２ ｐ型ＳｉＣ基板
２４ 低抵抗性基板
２３ 絶縁性基板
３３ ｎ型コンタクト層
３５ ｎ側光ガイド層
３６ 多重量子井戸（ＭＱＷ）活性層
３７ ｐ側光ガイド層
３９ ｐ型コンタクト層
８１ 凹部（切り欠き部）

Claims (8)

1. 第１の基板温度において、水素ガスを含む雰囲気中で、ｐ型ドーパントガスを導入しながらエピタキシャル成長することにより、ｐ型窒化ガリウム系化合物半導体層を堆積する工程と、
   前記ｐ型窒化ガリウム系化合物半導体層の上に、第２の基板温度において、前記水素ガスを含む雰囲気中で、ｎ型ドーパントガスを導入しながらエピタキシャル成長することにより、禁制帯幅が前記ｐ型窒化ガリウム系化合物半導体層よりも小さいｎ型窒化ガリウム系化合物半導体層を堆積する工程と、
   前記水素ガスを含む雰囲気中で、前記第１及び第２の基板温度より低く、且つ原子状水素を前記ｐ型窒化ガリウム系化合物半導体層に溶解させる温度範囲に存在する第３の基板温度まで冷却する工程と、
   前記ｎ型窒化ガリウム系化合物半導体層に接して、金属薄膜を堆積する工程
   とを少なくとも有する半導体装置の製造方法。
2. 前記冷却する工程後に、前記ｎ型窒化ガリウム系化合物半導体層を前記ｐ型窒化ガリウム系化合物半導体層が露出するまで選択的にエッチングし、該エッチングにより残した前記ｎ型窒化ガリウム系化合物半導体層のパターンにより、ドレイン領域及びソース領域を形成する工程と、
   前記ドレイン領域及び前記ソース領域の間に露出した前記ｐ型窒化ガリウム系化合物半導体の上に、ゲート絶縁膜を堆積する工程と、
   前記ドレイン領域及び前記ソース領域の間の前記ゲート絶縁膜の上にゲート電極を形成する工程
   とを更に有し、前記金属薄膜を堆積する工程により、前記ドレイン領域の上にドレイン電極を、前記ソース領域の上にソース電極を形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記冷却する工程後に、前記ｎ型窒化ガリウム系化合物半導体層を前記ｐ型窒化ガリウム系化合物半導体層が露出するまで選択的にエッチングし、該エッチングにより残した前記ｎ型窒化ガリウム系化合物半導体層のパターンにより、ドレイン領域及びソース領域を形成する工程と、
   前記ドレイン領域及び前記ソース領域の間に露出した前記ｐ型窒化ガリウム系化合物半導体の上に、前記ｐ型窒化ガリウム系化合物半導体よりも禁制帯幅の大きな窒化ガリウム系化合物半導体層を堆積する工程と、
   前記ドレイン領域及び前記ソース領域の間の前記ｐ型窒化ガリウム系化合物半導体よりも禁制帯幅の大きな窒化ガリウム系化合物半導体層の上にゲート電極を形成する工程
   とを更に有し、前記金属薄膜を堆積する工程により、前記ドレイン領域の上にドレイン電極を、前記ソース領域の上にソース電極を形成することを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記ｎ型窒化ガリウム系化合物半導体層の選択的なエッチング後、露出した前記ｐ型窒化ガリウム系化合物半導体層を更に選択的にエッチングし、リセスゲートを形成する工程を更に有することを特徴とする請求項２又は３に記載の半導体装置の製造方法。
5. 前記ｎ型窒化ガリウム系化合物半導体層を堆積する工程は、前記ｐ型窒化ガリウム系化合物半導体層との界面に、前記ｎ型窒化ガリウム系化合物半導体層の固溶度以上の不純物密度の層を形成した後に開始することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 前記固溶度以上の不純物密度の層が、ｎ型不純物原子のみからなる１乃至５分子層であることを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記金属薄膜を堆積する工程後に、前記水素ガスを含まない雰囲気中で、熱処理することにより、前記ｎ型窒化ガリウム系化合物半導体層に接する電極層を形成する工程を更に有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
8. 前記第１及び第２の基板温度は、前記原子状水素を前記ｐ型窒化ガリウム系化合物半導体層に溶解させる温度範囲に属さないことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。

Images