JP4090084B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4090084B2 JP4090084B2 JP35480396A JP35480396A JP4090084B2 JP 4090084 B2 JP4090084 B2 JP 4090084B2 JP 35480396 A JP35480396 A JP 35480396A JP 35480396 A JP35480396 A JP 35480396A JP 4090084 B2 JP4090084 B2 JP 4090084B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- semiconductor device
- germanium
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 99
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 97
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 97
- 229910052732 germanium Inorganic materials 0.000 claims description 60
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000012298 atmosphere Substances 0.000 claims description 16
- 238000004151 rapid thermal annealing Methods 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 9
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 9
- 239000011701 zinc Substances 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 239000010408 film Substances 0.000 description 178
- 230000008569 process Effects 0.000 description 64
- 239000010409 thin film Substances 0.000 description 60
- 239000000463 material Substances 0.000 description 41
- 239000010407 anodic oxide Substances 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010587 phase diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- 239000008151 electrolyte solution Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 238000005243 fluidization Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018140 Al-Sn Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910018564 Al—Sn Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- -1 alkyl metals Chemical class 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本明細書で開示する発明は、アルミニウムまたはアルミニウムを主成分とする電極や配線を有する半導体装置およびその作製方法に関する。
【0002】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ(以下TFTと称する)を作製する技術が急速に発達している。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【0003】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの画素それぞれにTFT(画素TFTと称する)を配置し、各画素電極に出入りする電荷をTFTのスイッチング機能により制御するものである。
【0004】
また、この画素TFTを駆動するためのTFT(便宜上回路TFTと称する)を周辺駆動回路に組み込み、画素TFTが配置された表示用画素部と、回路TFTが配置された駆動回路部とを同一基板上に形成した集積化回路が一般的となってきている。
【0005】
即ち、このような集積化回路には、数百万個もの画素TFTと数百個以上の回路TFTから形成されている。このような構成においては、当然のことながら生産歩留りの低さが問題となる。
【0006】
例えば、1個の画素TFTが動作しなければ、それに接続された画素電極は表示素子としての機能を失うことになる。これは、いわゆる点欠陥の原因となる。例えば、ノーマリブラックの液晶表示装置であれば、白色表示した時に点欠陥が黒点として表示され、外観を非常に害してしまう。
【0007】
また、回路TFTが動作しなければ、その回路TFTから駆動電圧を印加される画素TFT全てがスイッチング素子として機能しなくなる。これは、いわゆる線欠陥の原因となり、液晶表示装置として致命的な障害となる。
【0008】
従って、アクティブマトリクス型液晶表示装置は、数百万個ものTFTが長期的に正常、かつ、安定した動作を維持しうるものでなくてはならない。
しかしながら、点欠陥や線欠陥を完全に排除するのは極めて困難であるのが現状である。
【0009】
上記の点欠陥や線欠陥は、TFTの動作不要に主に起因するものである。TFTの動作不良の主な原因の1つに、コンタクト不良が挙げられる。
【0010】
コンタクト不良とは、配線電極とTFTの活性層(薄膜半導体層で構成される)やゲイト電極との電気的な接続箇所(以後、コンタクトと呼ぶ)が、接続不良を起こした時に生ずる動作不良のことである。特に、プレーナー型TFTでは、配線電極とTFTとは細い開孔(コンタクトホール)を介して電気的に接続されるため、コンタクト不良は重大な問題となっている。
【0011】
コンタクト不良は半導体素子特性の早期劣化の主原因であり、大電流が流れる場合や高温動作において特に劣化が加速される。従って、コンタクトの信頼性が半導体素子の信頼性を決めるとまで言われている。
【0012】
一般的に、アクティブマトリクス型液晶表示装置における画素表示領域の場合、ゲイト電極はそのまま画素表示領域外へ引き出されるため、TFTの活性層とのコンタクトしか存在しない。
【0013】
また、周辺駆動回路の場合は、数十万〜数百万個のコンタクトが存在する。特にゲイト電極のコンタクトがあること、大電流動作に伴う温度上昇があることは、コンタクトに対して画素表示領域以上の信頼性が要求されることを意味する。
【0014】
コンタクト不良の原因は、大別して3つを挙げられる。
その1つとしては、配線電極を形成する導電性膜と、TFTのソース/ドレインを形成する半導体膜とが、オーミック接合により接触していないことが挙げられる。
【0015】
これは、接合面に絶縁性の被膜、例えば金属酸化物等が形成されたりすることによる。また、半導体膜表面近傍の状態(不純物濃度、欠陥準位密度、清浄度等)が、コンタクトの性能を大きく左右する。
【0016】
第2の原因としては、配線電極を形成する導電性膜のカバレッジが悪く、コンタクトホール内で断線していることが挙げられる。
この場合、配線電極の成膜方法や成膜条件によって改善を図る必要がある。
【0017】
また、第3の原因としては、コンタクトホールの断面形状等に起因する配線電極の断線が挙げられる。コンタクトホールの断面形状は、コンタクト部に覆われた絶縁物(SiN、SiO2 等)のエッチング条件に強く依存する。
【0018】
特に、オーバーエッチングにより形成されるえぐれやブローホール(巣)はカバレッジを著しく悪化させるため重大な問題となっている。その例として、ゲイト電極にえぐれが形成される様子を図14を用いて説明する。
【0019】
図14に示されるのは、プレーナ型薄膜トランジスタのゲイト電極と配線を接続させるためのコンタクトホール部分の拡大図である。
【0020】
図14(A)において、101は陽極酸化可能な材料からなる金属材料、ここではAl(アルミニウム)を主成分とする材料からなるゲイト電極である。なお、ゲイト電極101の下はゲイト絶縁膜や半導体層等が存在するが図の簡略化のため省略する。
【0021】
102はゲイト電極101を電解溶液中で陽極酸化することによって形成される陽極酸化膜(Al2 O3 を主成分とする)である。この陽極酸化膜102は非常に緻密で強固な膜であり、加熱処理工程において加えられる熱からゲイト電極101を保護して、ヒロックやウィスカーの発生を抑制する役割をはたす。
【0022】
ヒロックやウィスカーは、アルミニウムの異常成長に起因する針状あるいは刺状の突起物のことである。
【0023】
さらにゲイト電極102の上には、103で示される層間絶縁膜が成膜されている。この層間絶縁膜103としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いることができる。
【0024】
そして、図14(A)に示すように層間絶縁膜103をウェットエッチング法もしくはドライエッチング法によってエッチングして、コンタクトホール104を形成する。
【0025】
このコンタクトホール104を形成するためには、まず珪化膜である層間絶縁膜103をエッチングし、次いで、陽極酸化膜102をエッチングしなければならない。
【0026】
しかし、陽極酸化膜102は非常に緻密で強固な膜であるためエッチングに時間を要してしまう。そのため、等方性エッチングの際には横方向にもかなりエッチングが進行し、図14(B)に示されるようなえぐれ部分105が形成されてしまう。
【0027】
この状態で配線電極106を形成した時の様子を図14(C)に示す。このような場合、図14(C)に示すように、えぐれ部分105は配線電極106で被覆することができず、断線を引き起こす原因となる。このような状態は往々にしてコンタクト不良の要因となる。
【0028】
また、陽極酸化膜のエッチング終了時のオーバーエッチングが長いとゲイト電極101のエッチングが少しずつ進行してしまい、ブローホールが形成される場合もある。この場合もコンタクト不良の要因となる。
【0029】
また、アルミニウム電極でなるゲイト電極101が露呈した段階でアルミニウムの表面に自然酸化膜が形成されてしまい、この酸化膜の存在もコンタクト不良の要因となる。
【0030】
この問題を避けるには、電極材料として他の金属材料やシリサイド材料等を用いるればよいが、低抵抗性を有するというアルミニウムの特質を考えると、一概に、このような対策が得策とはいえない。
【0031】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記問題を解決してコンタクト不良による半導体装置の動作不良を低減することを課題とする。
【0032】
特に電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いた場合に、コンタクト不良を排除する技術を提供することを課題とする。
【0033】
そして、コンタクトの信頼性を改善することで、半導体装置を用いたデバイスや液晶表示装置の長期信頼性を改善することを課題とする。また、液晶表示装置の点欠陥や線欠陥を排除して、製造工程の歩留りの向上を課題とする。
【0034】
【課題を解決するための手段】
上記の課題を解決するための本明細書で開示する半導体装置の構成の1つは、アルミニウムまたはアルミニウムを主成分とする材料同士がコンタクトした構成を有し、
前記両材料の界面および/またはその近傍には、12〜15族に属する元素が他の領域に比較して高濃度に存在していることを特徴とする。
【0035】
また、他の発明に係る半導体装置の構成は、
アルミニウムまたはアルミニウムを主成分とする材料と、
前記材料上に形成された絶縁膜と、
を有する構造において、
前記絶縁膜にはコンタクトホールが形成され、
前記アルミニウムまたはアルミニウムを主成分とする材料と配線材料とが前記コンタクトホールにおいてコンタクトしており、
前記アルミニウムまたはアルミニウムを主成分とする材料と配線材料との界面および/またはその近傍において、12〜15族に属する元素が他の領域に比較して高濃度に存在していることを特徴とする。
【0036】
また、他の半導体装置の構成は、
絶縁ゲート型電界効果半導体装置であって、
層間絶縁膜に形成されたコンタクトホールを介して半導体装置の少なくとも一部と電気的に接続されたアルミニウムまたはアルミニウムを主成分とする材料からなる配線電極を有し、
前記配線電極は450 ℃以下の温度で前記配線電極に実質的に流動性をもたらす元素を含有することを特徴とする。
【0037】
また、上記の課題を解決するために、本発明に係る半導体装置の作製方法の構成は、
アルミニウムまたはアルミニウムを主成分とする材料同士がコンタクトした構成を形成するに際し、
前記両材料の間に12〜15族に属する元素または当該元素を所定量含んだ層を形成する工程と、
加熱処理を加え前記元素を流動化させる工程と、
を有することを特徴とする。
【0038】
更に、本発明に係る半導体装置の作製方法の他の構成は、
アルミニウムまたはアルミニウムを主成分とする材料と、
前記材料上に形成された絶縁膜と、
を有する構造において、
前記絶縁膜にコンタクトホールを形成し、その底部において前記アルミニウムまたはアルミニウムを主成分とする材料を露呈させる工程と、
少なくとも前記コンタクトホールの底部において12〜15族に属する元素でなる膜、または当該元素を所定量含有する膜を形成する工程と、
前記膜上に配線を形成する材料を形成する工程と、
加熱処理を施し、前記12〜15族に属する元素を流動化させる工程と、
を有することを特徴とする。
【0039】
本発明に係る半導体装置の作製方法の他の構成は、
半導体材料と、
前記材料上に形成された絶縁膜と、
を有する構造において、
前記絶縁膜にコンタクトホールを形成し、その底部において前記半導体材料を露呈させる工程と、
少なくとも前記底部において12〜15族に属する元素の膜、または当該元素を所定量含有する膜を形成する工程と、
前記膜上にアルミニウムまたはアルミニウムを主成分とする材料を形成する工程と、
加熱処理を施し、前記12〜15族に属する元素を流動化させる工程と、
を有することを特徴とする。
【0040】
また、他の発明の構成は、
絶縁ゲート型電界効果半導体装置の作製方法であって、
層間絶縁膜に形成されたコンタクトホールを介して半導体装置の少なくとも一部と電気的に接続されるアルミニウムまたはアルミニウムを主成分とする材料でなる配線電極を形成する工程と、
前記配線電極を加熱処理して、前記配線電極に実質的な流動性をもたらす工程と、
を有し、
前記配線電極には、450 ℃以下の温度で前記配線電極に対して流動性をもたらす一種または複数種の元素が添加されていることを特徴とする。
【0041】
本明細書で開示する発明は、特に配線を形成する材料としてアルミニウムまたはアルミニウムを主成分としたものを用いる場合に顕著な効果を得ることができるものである。
【0042】
本発明において、12〜15族(旧2B〜5B族)に属する元素というのは、図13に示す元素表のZnから始まり、Biで終わる元素のことをいう。また所定量というのは、人為的にその量を制御して導入した量のことをいう。
【0043】
12〜15族に属する元素としては、特にゲルマニウム、スズ、ガリウム、亜鉛、インジウム、アンチモンから選ばれた一種または複数種類のものが用いられる。
【0044】
また、本発明において、配線電極にアルミニウムまたはアルミニウムを主成分とする材料を用いる場合には、配線電極に流動性をもたらす工程(リフロー工程)の温度は、アルミニウムの耐熱性を考慮して450 ℃以下に抑えなくてはならない。
【0045】
450 ℃以下の温度で配線電極に対して流動性をもたらす元素としては、前述の12〜15族に属する元素、例えば、ゲルマニウム、スズ、ガリウム、亜鉛、鉛、インジウム、アンチモン等が挙げられる。例えばゲルマニウムは、アルミニウムに対して20〜40原子%の濃度で含有されるのが望ましい。
【0046】
そして、リフロー工程で用いる加熱手段は電熱炉で加熱する手段、紫外光、赤外光等の強光を照射する手段のいずれによっても良い。例えば、強光を利用する加熱手段としてはRTA(ラピッド・サーマル・アニール)と呼ばれる技術が知られている。
【0047】
また、他の発明に係る半導体装置の作製方法の構成は、
絶縁ゲート型電界効果半導体装置の作製方法であって、
層間絶縁膜に形成されたコンタクトホールを介して半導体装置の少なくとも一部と電気的に接続されるゲルマニウムを主成分とする薄膜およびアルミニウムを主成分とする薄膜でなる積層膜を形成する工程と、
前記積層膜を加熱処理して、前記積層膜に実質的な流動性をもたらす工程とを有することを特徴とする。
【0048】
上記の構成においては、コンタクトホール内に形成されたゲルマニウムを主成分とする薄膜およびアルミニウムを主成分とする薄膜でなる積層膜を、加熱処理を施すことで化合させて、いわゆる合金層を形成する。勿論、この合金層は450 ℃以下の温度のリフロー工程により容易に流動性を示す。
【0049】
この際、リフロー工程で用いる加熱手段は電熱炉で加熱する手段、紫外光、赤外光等の強光を照射する手段のいずれによっても良い。例えば、強光を利用する加熱手段としてはRTA(ラピッド・サーマル・アニール)と呼ばれる技術が知られている。
【0050】
【発明の実施の形態】
例えば図1に示すような構成において、アルミニウムでなるゲイト電極208に対して、アルミニウムでなる配線317をコンタクトさせる場合、図1(A)に示すように、ゲイトコンタクトホールの形成後、図1(B)に示すようにゲルマニウム膜300と、アルミニウム膜315を積層する。そして、加熱処理(リフロー工程)を行う。
【0051】
上記リフロー工程によって、図1(C)に示すように、アルミニウムとゲルマニウムとでなる混合層320が形成される。この混合層320が形成されることで、コンタクト部の隙間が埋められ、またアルミニウムでなる電極208の露呈した表面に形成されている自然酸化膜が排除されて良好なコンタクトが形成される。
【0052】
【実施例】
〔実施例1〕
本実施例は、薄膜トラジスタの作製工程に関するものであり、配線電極としてアルミニウム、ゲルマニウム、銅で構成される合金を用いてリフロー工程を施す例を示す。本実施例における薄膜トランジスタ(TFT)の作製工程例を図1、図2に示す。
【0053】
図2は、図1(A)の構成を作製するための工程図である。図2に従って作製工程を説明する。
まず、図2(A)に示すように、絶縁表面を有したガラス基板201を用意して、下地膜となる酸化窒化珪素(SiOx Ny で示される)202を2000Åの厚さに成膜する。
【0054】
基板としては、ガラス基板の他に石英基板を用いることができる。また多層構造を有する集積回路において、適当な絶縁膜を基体として用いることもできる。また下地膜としては、酸化珪素膜や窒化珪素膜を用いることができる。
【0055】
その上に、図示しない500Åの厚さの非晶質珪素膜をプラズマCVD法や減圧熱CVD法により形成し、適当な結晶化方法により結晶化させる。この結晶化は加熱によるものでも、レーザー光の照射によるものでもよい。また、結晶化の際に結晶化を助長する元素(例えばNi)を添加する方法でもよい。
【0056】
次に、前記非晶質珪素膜を結晶化して得られた結晶性珪素膜をパターニングして、活性層を構成する島状の半導体層203を形成する。
【0057】
その上に、後にゲイト絶縁膜として機能する酸化珪素膜204を1500Åの厚さに形成する。この酸化珪素膜204の形成方法は、プラズマCVD法や減圧熱CVD法によれば良い。
【0058】
次に、アルミニウムまたはアルミニウムを主成分とする材料からなる金属薄膜205を4000Åの厚さに形成する。このアルミニウム膜205は、後にゲイト電極208を構成するものである。勿論、アルミニウムの他に陽極酸化可能な材料、例えば、タンタル、ニオブ等を用いることも可能である。
【0059】
次に、電解溶液中でアルミニウム膜205を陽極として、陽極酸化を行う。電解溶液としては、3%の酒石酸のエチレングリコール溶液をアンモニア水で中和して、PH=6.92に調整したものを使用する。また、白金を陰極として、化成電流5mA、到達電圧10Vの条件で処理する。
この結果、図示しない緻密な陽極酸化膜がアルミニウム膜205の表面に形成される。この緻密な膜質を有する陽極酸化膜の膜厚は、電圧印加時間を制御することで制御することができる。
【0060】
この緻密な陽極酸化膜は、次に形成されるフォトレジストとアルミニウム膜205との密着性を高める効果を奏するものである。(図2(A))
【0061】
こうして、図2(A)の構成が得られたら、図示しないレジストマスクを配置し、アルミニウム膜205をパターニングする。そして、後にゲイト電極208と陽極酸化膜206、207を構成する図示しないアルミニウムのパターンを形成する。
【0062】
次に、2度目の陽極酸化を行い、多孔質状の陽極酸化膜206を形成する。電解溶液は3%のシュウ酸水溶液とし、上記のアルミニウムのパターンを陽極とし、白金を陰極として化成電流2〜3mA、到達電圧8Vとして処理する。
【0063】
この時陽極酸化は基板に対して平行な方向に進行する。これは図示しないレジストマスクが上面に存在し、そこでは陽極酸化が進行しないからである。
【0064】
ここでは、電圧印加時間を制御することで多孔質の陽極酸化膜206の長さを制御する。本実施例では、陽極酸化膜206の膜厚を0.7 μmの長さとする。
【0065】
さらに、専用の剥離液でレジストマスクを除去した後、3度目の陽極酸化を行い、図2(B)の状態を得る。
【0066】
この時、電解溶液は3%の酒石酸のエチレングリコール溶液をアンモニア水で中和して、PH=6.92に調整したものを使用する。そして、白金を陰極として化成電流5〜6mA、到達電圧100Vとして処理する。
【0067】
この際形成される陽極酸化膜207は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生ずるダメージや加熱工程の熱からゲイト電極208を保護する効果を有する。
【0068】
この陽極酸化工程では、多孔質項の陽極酸化膜206中に電解溶液が侵入するので、陽極酸化膜207がアルミニウムパターンの周囲に形成される。図2(B)において、陽極酸化されずに残存したアルミニウムパターンが実質的なゲイト電極208となる。
【0069】
次いで、イオンドーピング法により、島状の半導体層203に不純物を注入する。ここでば、Nチャネル型TFTを作製するために、不純物としてP(リン)を用いる。なお、Pチャネル型TFTを形成するのであれば、B(ボロン)を利用する。
【0070】
まず、図2(B)の状態で1度目のイオンドーピングを行う。なお、P(リン)の注入は加速電圧60〜90kV、ドーズ量0.2 〜5 ×1015原子/cm2 で行う。本実施例では、加速電圧80kV、ドーズ量1×1015原子/cm2 としてイオンドーピングを行う。
【0071】
すると、ゲイト電極208、多孔質の陽極酸化膜206がマスクとなり、後にソース/ドレインとなる領域209、210が自己整合的に形成される。(図2(C)参照)
【0072】
次に、図2(C)に示す様に、多孔質状の陽極酸化膜206を除去して、2度目のドーピングを行う。なお、2度目のP(リン)の注入は加速電圧60〜90kV、ドーズ量0.1 〜5 ×1014原子/cm2 で行う。本実施例では、加速電圧80kV、ドーズ量1×1014原子/cm2 とする。
【0073】
すると、ゲイト電極208がマスクとなり、ソース領域209、ドレイン領域210と比較して不純物濃度の低い、低濃度不純物領域211、212が自己整合的に形成される。
【0074】
同時に、ゲイト電極208の直下は不純物が全く注入されないため、TFTのチャネルとして機能する領域213が自己整合的に画定される。また、陽極酸化膜207の膜厚分だけゲイト電圧の印加されないオフセット領域(図示せず)が形成される。
【0075】
上記低濃度不純物領域212は、チャネル領域213とドレイン領域210との間に高電界が形成されることを抑制する効果をもつ。この領域は一般にLDD(ライトドープドレイン)領域と称されている。
【0076】
次に、KrFエキシマレ−ザ−光の照射によるレーザーアニール及び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネルギ−密度は250 〜300mJ/cm2 とし、熱アニ−ルは300 〜450 ℃(1hr)で行う。
【0077】
このアニール工程により、イオンド−ピング工程で損傷を受けた、島状の半導体層203の結晶性を改善することができる。また、この時、350 ℃1hr の水素化処理を付加することによって、より結晶性を改善することができる。
【0078】
次に、図2(D)に示すように、酸化窒化珪素膜からなる第1の層間絶縁膜214をプラズマCVD法により形成する。この層間絶縁膜214は、酸化珪素膜や窒化珪素膜でもよい。また、これらの絶縁膜の多層構造としてもよい。
【0079】
次に、図1(A)に示すように、ソース電極およびゲイト電極とTFTとを電気的に接続させるためのコンタクトホールを形成する。本実施例では、このコンタクトホールの形成をバファードフッ酸を用いたウェットエッチング法により行う。
【0080】
この際、ソースコンタクト部とゲイトコンタクト部の開孔を同時に形成する。即ち、半導体層に対するコンタクトホールの形成とゲイト電極に対するコンタクトホールの形成を同時に行う。この手法は、パターニング回数を減らし、工程を簡略化する上で望ましい手段である。
【0081】
まず、ソースコンタクト部では第1の層間絶縁膜214、ゲイト絶縁膜204の順にエッチングされ、島状の半導体層203のソース領域209が露出される。この状態において、ゲイトコンタクト部では陽極酸化膜207のエッチングレートが小さいためエッチングはまだ進行中である。
【0082】
また、陽極酸化膜207をフッ酸系のエッチャントでエッチングすると、不均一にエッチングが進むためエッチャントが浸透した箇所からゲイト電極208のエッチングも同時に進行してしまう。
【0083】
従って、陽極酸化膜207のエッチングが終了した時点では、ソースコンタクトホール部ではオーバーエッチングが進み、ゲイトコンタクトホール部ではゲイト電極208が浸食されて、それぞれのコンタクトホール部には図1(A)のようなえぐれ部分が形成されてしまう。
【0084】
このような状態は、程度の問題とはいえ不可避的に発生してしまうものであり、コンタクト不良の大きな要因となる。
【0085】
この問題を解決するためには、それぞれのコンタクトホールの形成を個別に行うことが必要となる。しかし、それぞれのコンタクトホールの形成を個別に行った場合、フォトリソグラフィー工程が増えることになり、工程の簡略化(低コスト化)という点で不利になってしまう。
【0086】
本実施例では、図1(A)に示すような状態になってしまった場合に確実にコンタクトを形成できるようにするために、以下に示すような構成を採用する。
【0087】
まず、図1(A)に示すようなコンタクトホールを形成した後に、図1(B)に示すようにゲルマニウムの極薄い膜300をプラズマCVD法で成膜する。
【0088】
成膜条件は以下の通りである。なお、ゲルマニウム膜300の膜厚は200〜300Åとする。
成膜温度・・・200 ℃
成膜ガス・・・GeH4 :20SCCM H2 :380SCCM
成膜圧力・・・1.0 torr
印加電力・・・20W
【0089】
次に、金属薄膜315をスパッタ法により4000Åの厚さに成膜する。本実施例では金属薄膜315としてアルミニウムに銅を2wt%添加したアルミニウム膜を形成する。なお、銅を添加するのは、アルミニウムの異常成長に起因するヒロックやウィスカーの発生を抑制するためである。
【0090】
図1(B)の状態ではえぐれ部分やブローホールを完全には被覆しきれないため、コンタクトホール内で断線している可能性が高い。この時、ゲイト電極208上部に設けられたコンタクトホールのみに注目した様子を図3(A)を用いて説明する。
【0091】
図3はゲイト電極208上に成膜した層間絶縁膜214に設けられたコンタクトホール401の断面形状を示しており、コンタクトホール401内部にはゲルマニウム膜300および金属薄膜315が成膜されている。即ち、図1(B)において、ゲイト電極208上部のコンタクトホールの拡大断面図に相当する。
【0092】
成膜した状態では、図3(A)に示す様に金属薄膜315はコンタクトホール401の底部においてカバレッジ不良による断線を起こしている可能性が高い(402で示される円内)。
【0093】
また、コンタクトホール401の側壁はスパッタ法では厚い膜を形成しにくく、所望の膜厚よりも極端に薄くなっていることが多い(403で示される円内)。
【0094】
また、コンタクトホール401の開孔部入口では、成膜した金属薄膜315が迫り出し(404で示される円内)、場合によっては接触して開孔部入口を塞いでしまい、コンタクトホール内部に巣(カスプ)を形成してしまうこともありうる。
【0095】
そこで、本実施例では、金属膜315の成膜工程の次にリフロー工程を行う。この工程は、加熱により金属薄膜315を流動化させ、アルミニウムでなる電極208とアルミニウムでなる膜315とのコンタクトを確実なものとするための工程である。
【0096】
このリフロー工程はアルミニウムでなるゲイト電極208の耐熱性を考慮して、375 〜450 ℃の温度範囲で行う必要がある(本実施例では、陽極酸化膜207で保護されているため、通常より耐熱性が増している)。
【0097】
本実施例では、電熱炉内において450 ℃、1時間の加熱処理を行う。その際、処理雰囲気は真空中、窒素等の不活性雰囲気中、水素雰囲気中とすれば良い。
【0098】
この加熱処理により、まず図示しないゲルマニウム膜と金属薄膜315との界面において反応が起こり、アルミニウムと銅とゲルマニウムを組成に持つ合金層320が形成される。
【0099】
この反応はゲルマニウムおよびアルミニウムの拡散により徐々に進行し、やがて金属薄膜315の下層付近はゲルマニウムを含有した組成を持つようになる。このため、400 ℃の温度で流動性を示すようになり、リフロー工程が進行する。
【0100】
このリフロー工程により金属薄膜315の下層付近は流動性を持ち、えぐれ部分やブローホールのすきまを断線することなく被覆していく。従って、金属薄膜315の断線箇所または接触不良の箇所はすべて短絡され、完全にゲイト電極208(またはソース領域209)と電気的に接続させることができる。
【0101】
リフロー工程終了後のコンタクトホールの拡大断面図を図3(B)に示す。リフロー工程によって一時的に流動性を持った金属薄膜315は、断線箇所または接触不良箇所を被覆してコンタクトホール内部を埋める。なお、金属薄膜315の下層には合金層320が形成されている。
【0102】
また、ゲイト電極208の露呈した表面に存在している自然酸化膜も上記リフロー工程において除去され、その存在に起因するコンタクト不良を抑制することができる。
【0103】
なお、図4に示すように、アルミニウムとゲルマニウムとの共晶点は最低で424℃であるが、上記のゲルマニウムの流動化は400℃程度でも行わすことができる。しかし、このリフロー工程における加熱温度は375℃以上で行うことがその効果の再現性から好ましい。また、その上限は、アルミニウムの耐熱性を考慮して450℃以下とすることが好ましい。
【0104】
以上の工程を経た後、金属薄膜315、合金層320をパターニングして、ソース電極316、ゲイト電極317を形成する。
【0105】
なお、このパーニングによってソース電極316とゲイト電極317を形成した後に、前記リフロー工程を実施してもよい。
【0106】
次いで、第2の層間絶縁膜318を成膜する。本実施例では、まず図示しない窒化珪素膜または酸化窒化珪素膜でソース電極316およびゲイト電極317を覆う。これは、樹脂材料を密着性よく成膜するための緩衝膜に相当する。
【0107】
その上に第2の層間絶縁膜318として樹脂からなる材料を積層する。この樹脂材料は酸化珪素や窒化珪素に比較して低い比誘電率を有するものを選択できるので、後に形成される透明電極とTFTとの間に形成される容量の影響を低減させることができる。
【0108】
また、第2の層間絶縁膜318として用いた樹脂からなる材料は、デバイス上面を平坦化するのに優れているため、均一な電圧を透明電極から液晶(図示せず)に加えることができる。
【0109】
最後に、ITOでなる透明電極319を形成して図1(C)に示すようなアクティブマトリクス型の液晶表示装置の画素領域に配置される薄膜トランジスタ(TFT)が作製される。
【0110】
本実施例の工程に従って作製されたTFTはコンタクトホールの形状によらず良好なコンタクトを示すため、配線または電極の断線によるTFTの動作不良といった問題の恐れがない。
【0111】
本実施例に示すような構成は、アクティブマトリクス型の液晶表示装置のみではなく、EL型表示装置、EC型表示装置や他の薄膜集積回路に利用することができる。
【0112】
〔実施例2〕
本実施例は、実施例1においてリフロー工程の前後にチタン膜を成膜する例を示す。本実施例における薄膜トランジスタ(TFT)の作製工程例は実施例1と同様であるので省略する。
【0113】
まず、リフロー工程前にチタン膜を成膜する場合を説明する。この場合は図1(A)のようにコンタクトホールを形成したら、次に図示しない500 Åの厚さのTi(チタン )を成膜する。Tiは凹凸に対する被覆性に優れるため、えぐれ部分やブローホールをある程度被覆することが可能である。
【0114】
また、Ti膜はソース領域において、後に形成される配線の成分であるアルミニウムと、活性層の成分であるシリコンとが反応してシリサイドを形成するのを防止する効果を持つ。さらに、チタン膜とアルミニウム膜は接触角が小さい(濡れ性が良い)という特徴を有している。
【0115】
従って、まずTi膜で良好なオーミック接触を取っておき、次いで配線電極を形成した後にリフロー工程を行うことでより確実なコンタクトを実現できる。
【0116】
次に、リフロー工程後にチタン膜を成膜する場合を説明する。この場合は図1(B)において、金属薄膜315の上に図示しないチタン膜を500 Åの厚さに成膜する。このTi膜は、電流を取り出す際に出力端子と配線電極とのオーミック接触を高める効果を持つ。
【0117】
〔実施例3〕
実施例1では図1(B)に示すように、ゲルマニウム膜300上に配線電極となる金属薄膜315を成膜したのに対し、本実施例では実施例1とは逆に金属薄膜315上にゲルマニウム膜300を成膜する例を示す。なお、説明は図1を用いて行なう。
【0118】
図1(A)に示す状態が得られたら、まず、配線電極となる金属薄膜315を成膜する。そして、その上にゲルマニウム膜300を成膜する。成膜条件は実施例1に従えば良い。また、勿論ゲルマニウム膜以外にスズ膜、ガリウム膜、亜鉛膜などを用いても構わない。
【0119】
本実施例の様な構成とすると、アルミニウムを主成分とする金属薄膜315の表面がゲルマニウム膜300に覆われているため大気中に露出されない。即ち、金属薄膜315の表面に絶縁物が形成されないので、後の取り出し電極との間に良好なオーミック接触を確保することができる。
【0120】
また、リフロー工程においては金属薄膜315の表面状態および表面形状が大きく影響するため、金属薄膜315の表面に形成された絶縁物は金属薄膜315のリフローを阻害する要因となる。本実施例はその様な要因を排除するという点でも効果的な手段である。
【0121】
なお、本実施例を実施するにあたって、実施例2に示した様にコンタクトホール内に下地膜としてチタン膜を設ける構成を組み合わせることが好ましい。コンタクトホール底部がシリコン膜である場合には、アルミニウムを主成分とする金属薄膜との間にシリサイドを形成してしまうからである。
【0122】
また、実施例1と組み合わせてゲルマニウム膜−金属薄膜−ゲルマニウム膜の様なサンドウィッチ構造とすることも可能である。この場合、より確実にリフロー工程を実施することができる。
【0123】
〔実施例4〕
本実施例は、実施例1に示す構成において、膜300の成膜方法としてスパッタ法を用いる例である。本実施例においては、金属薄膜(アルミニウム膜)315をスパッタ法により成膜する際において、ターゲットとしてその表面にゲルマニウム膜を成膜したものを用いる。
【0124】
このようなターゲットを用いると、最初にゲルマニウム膜300が成膜され、ついでアルミニウム膜315が成膜される。
【0125】
本実施例においては、ターゲット上に成膜されるゲルマニウム膜の膜厚を制御することにより、ゲルマニウム膜300の膜厚、さらにはリフロー工程における流動化の状態を制御することができる。
【0126】
〔実施例5〕
本実施例は、実施例1または実施例2においてアルミニウムまたはアルミニウムを主成分とする配線電極に対しゲルマニウム以外の金属元素を用いた場合の例を示す。薄膜トランジスタ(TFT)の作製工程例は実施例1と同様であるので省略する。
【0127】
実施例1または実施例2で用いたゲルマニウムと同様の効果を有する元素として12〜15族に属する元素、例えば、スズ、ガリウム、亜鉛、鉛、インジウム、アンチモンなどの元素が挙げられる。
【0128】
ここでは、参考図例として図4〜10にアルミニウムと、ゲルマニウム(Ge)、スズ(Sn)、ガリウム(Ga)、亜鉛(Zn)、鉛(Pb)、インジウム(In)、アンチモン(Sb)の各元素とからなる合金の二元系相図を示す。
【0129】
本実施例では、配線材料はアルミニウムを主成分とするため、リフロー工程の温度は450 ℃以下にする必要がある。各相図によると、アンチモンを除く各元素がアルミニウムに対して概略以下の濃度となって存在していると450 ℃でも析出物のない液相状態で存在しうることが判る。
Ge:25〜32原子%(図4)
Sn:85原子%以上(図5)
Ga:45原子%以上(図6)
Zn:65原子%以上(図7)
Pb:99原子%以上(図8)
In:98原子%以上(図9)
【0130】
これらの各種元素の濃度は相図において共晶点が存在する各元素の含有率から求めた値である。実際には、共晶点に満たない温度において流動性を有するようになるので±数十%、好ましくは±15%、さらに好ましくは±25%ぐらいの濃度範囲を持たせることができる。
【0131】
なお、図10においてアルミニウムとアンチモンの合金は450 ℃で液相状態とはならないが、薄膜であれば、液相状態となる温度が下がると推量されるため、リフロー材料として一応利用することができる。
【0132】
〔実施例6〕
本実施例は、リフロー工程における加熱処理をRTA(ラピッド・サーマル・アニール)によって行う例を示す。本実施例における薄膜トランジスタ(TFT)の作製工程例は実施例1と同様であるので省略する。
【0133】
RTAとは、被処理体に対して赤外光や紫外光等の強光をランプ等により照射するアニール方法である。この特徴は、昇温速度および降温速度が速く、処理時間が数秒〜数十秒と短いため、実質的に最表面の薄膜のみを加熱できることである。即ち、例えばガラス基板上の薄膜のみを1000℃程度の極めて高温でアニールすることが可能となる。
【0134】
実施例1においてリフロー工程を450 ℃以下で行わなければならない理由は、アルミニウムでなるゲイト電極の耐熱性を考慮しての事である。
【0135】
しかし、本実施例で示すRTA技術を応用すれば、ゲイト電極の耐熱性を超えた温度の加熱が可能となるので、リフロー温度の許容範囲が拡がる。従って、リフローに利用する金属元素の選択の幅を広げることができる。
【0136】
また、RTA処理は数秒〜数十秒の極めて短時間で行われるため、生産性の面からも非常に有効な手段である。
【0137】
〔実施例7〕
本実施例は、アルミニウムを主成分とする配線電極に対してスパッタ法によりゲルマニウムを添加する方法の例を示す。本実施例における薄膜トランジスタ(TFT)の作製工程例は実施例1と同様であるので省略する。
【0138】
なお、450℃以下、好ましくは400℃以下の温度でリフロー工程を行なうためには、ゲルマニウムの含有率を20〜40原子%とすることが望ましい。このゲルマニウムの添加濃度は図4において共晶点が存在するゲルマニウムの含有率(30原子%)を基に求めた値である。実際には、共晶点に満たない温度において流動性を有するようになるので、20〜40原子%という値は妥当であろう。
【0139】
まず、層間絶縁膜に対してコンタクトホールが形成されたら、20〜40原子%のゲルマニウムを含有したアルミニウムを主成分とする配線電極を直接成膜する。本実施例では2%の銅を添加したアルミニウムターゲットの上にゲルマニウム粒を置いてスパッタを行う。勿論、実施例4に示す方法でスパッタを行うのであっても良い。
【0140】
この様にすることにより、確実にリフローを行なうことができる配線電極を形成することが容易に実現できる。
【0141】
この場合、成膜開始直後はゲルマニウムを含有しているが次第にゲルマニウムを含有しない組成となる。しかし、リフローはえぐれ部分やブローホールに接している面で起こればよい現象であるので、このような組成でも問題とはならない。
【0142】
勿論、アルミニウムとゲルマニウムとの合金または積層構造でなる既成のターゲットを用いたスパッタ法によっても良い。また、配線電極をゲルマニウムを含有した層と含有しない層とで構成される多層構造とすることも可能である。
【0143】
こうして成膜された金属薄膜は375 〜450 ℃、1hr のリフロー工程により容易に流動性を示すようになるため、コンタクトホール内のえぐれ部分やブローホールは断線することなく確実に被覆することができる。そして確実なコンタクトを形成することができる。
【0144】
〔実施例8〕
本実施例は、図1に示す構成において、ゲルマニウム膜300またはゲルマニウムを含有した金属薄膜315を成膜する方法として、熱CVD法を利用する例を示す。本実施例における薄膜トランジスタ(TFT)の作製工程は実施例1と同様であるので省略する。
【0145】
図1(A)に示すようにコンタクトホールが形成されたら、20〜40原子%のゲルマニウムを含有したアルミニウムを主成分とする金属薄膜315を直接成膜する。本実施例では成膜ガスとして、アルキルメタルであるDMAH(ジメチル・アルミニウム・ハイドライド)およびGeH4 を使用する。
【0146】
なお、成膜ガスとしてGeH4 のみを用いれば、膜300としてゲルマニウム膜のみを成膜することができる。
【0147】
ここでは、成膜温度を250 〜270 ℃とする。この場合、成膜レートが4500Å/min程度となる。また、抵抗率はバルクに近い値であり2.95μΩcmを示す。
【0148】
こうして成膜された金属薄膜315はリフロー工程により容易に流動性を示す。従って、コンタクトホール内のえぐれ部分やブローホールを断線することなく被覆することができ、確実なコンタクトを形成することができる。
【0149】
〔実施例9〕
実施例1ではゲルマニウム膜300をプラズマCVD法で成膜する例を示したが、スパッタ法で成膜するのであっても良い。本実施例ではスパッタ装置として図11に示す様な構成のマルチチャンバー(クラスターツール)構造の装置を用いる例を示す。
【0150】
図11に示すマルチチャンバー構造のスパッタ装置は、各反応室に異なる組成(異なる元素の場合も含む)でなるターゲットを設けることで異なる組成の薄膜を連続的に積層することができる。
【0151】
ここで図11に示すスパッタ装置の簡単な構成を説明する。10は被処理基板、11は装置本体となる共通室、12は基板10を搬送する搬送機構である。基板10は装置本体11に取り付けられたロードロック室13、14から搬入・搬出される。なお、15、16はロードロック室13、14に設置された基板搬送カセットである。さらに、ロードロック室13、14はゲイト弁17、18によって共通室11とは密閉遮断されている。
【0152】
共通室11には、第1の反応室19、第2の反応室20、第3の反応室21が設けられており、第1から第3の反応室のそれぞれはゲイト弁22、23、24によって共通室11とは密閉遮断されている。なお、25で示されるのは加熱室であり、基板10に薄膜を成膜する際の前処理としてプレヒートを行なう場合などに使用する。また、加熱室25も共通室11とはゲイト弁26によって密閉遮断されている。
【0153】
次に、以上の様な構成でなるスパッタ装置を用いて異なる組成の薄膜でなる積層構造を形成する例を示す。
【0154】
例えば、第1の反応室19にアルミニウム(Al)ターゲットを設け、第2の反応室20にゲルマニウム(Ge)ターゲットを設け、第3の反応室21にスズ(Sn)ターゲットを設けた構成とする。すると、大気開放しないまま、連続的に各ターゲットを用いて成膜することで、Ge−Al−Sn積層構造やAl−Ge−Sn積層構造等の所望の積層構造を得ることが可能となる。
【0155】
リフロー工程において、リフロー処理を施す金属薄膜の表面形状および表面状態は、リフロー工程に大きく影響する重要な因子である。例えば、大気中においてアルミニウムを主成分とする薄膜表面には自然酸化物がただちに形成されるが、この自然酸化物がリフローを阻害する要因ともなる。また、自然酸化物は絶縁性であるので、他の導電性薄膜とのオーミック接触をも阻害する。
【0156】
しかしながら、本実施例では大気に曝すことなく異なる組成の金属薄膜を積層することが可能であり、上述の様な問題を招くことがない。特に、アルミニウム表面は酸化されやすいので、大気開放しないで積層できるという本実施例の方法は非常に有効である。
【0157】
〔実施例10〕
実施例4ではスパッタ法を用いてゲルマニウム膜を成膜する例を示したが、実施例4による場合、1回成膜処理を行なうと使用済のターゲットの表面からゲルマニウム膜がなくなることが問題となりうる。
【0158】
即ち、本実施例を連続的に行なうためには専用のターゲット(アルミニウム膜とゲルマニウム膜が本実施例を1回実施するのに最低限必要な量だけ積層されたターゲットなど)を準備し、その交換を随時行なうなどの操作が必要となってしまい、スループット、コストの面で問題となる。
【0159】
その解決案の一つとして、「ターゲット自体にゲルマニウム膜を成膜する機能」をスパッタ装置に備えることが考えられる。即ち、以下に示す様なステップで成膜工程を繰り返せばよい。
【0160】
(1)第1のターゲットを用いてGe/Al積層膜を成膜する。
(2)成膜が終了したら、被処理基板を切り換えると同時に第1のターゲットを第2のターゲットと切り換える。
(3)第2のターゲットを用いてGe/Al積層膜を成膜している間に、別の反応室で第1のターゲットに対してゲルマニウム膜を成膜する。
【0161】
以上のステップを繰り返して、常にゲルマニウム膜を表面に堆積したアルミニウムターゲットを利用することが可能である。この場合、図11に示した様なマルチチャンバーを利用することもできる。また、ターゲット切り換え用の搬送機構およびターゲットにゲルマニウム膜を成膜する成膜装置を、本発明に使用するスパッタ装置に具備することもできる。
【0162】
〔実施例11〕
本実施例では、本発明によるリフロー工程がコンタクトホール内部における配線の断線不良に対して極めて有効な技術であることを実験事実をもって説明する。また、リフロー工程の処理雰囲気を水素雰囲気とした場合の例についても言及する。説明には図12のSEM写真を用いる。
【0163】
図12(A)、(B)、(C)に示すのはコンタクトホール内部の断面であり、コンタクトホールの内径は約2μm、層間絶縁膜は約0.8 μmである。また、コンタクトホールを埋め込む配線構造は下層からTi(500Å)/Al-Si( 10000Å)/Sn( 50Å) となっている。
【0164】
配線をかなり厚めに形成したのはリフロー効果をより顕著に確認できるサンプルを作製するためである。また、3層構造でなる配線の形成は、図11に示した様なマルチチャンバーのスパッタ装置を用いて連続的に行った。
【0165】
以上の構造でなる配線構造を形成した後、以下の条件でリフロー工程を施した基板について、コンタクトホールの断面をSEM観察した。
(A) リフロー工程前のイニシャル状態
(B) 窒素雰囲気における450 ℃、1時間のリフロー工程後の状態
(C) 3%水素雰囲気における450 ℃、1時間のリフロー工程後の状態
【0166】
まず、図12(A)に示すのはリフロー工程前のイニシャル状態のコンタクトホール断面であり、この状態ではコンタクトホール底部(ホール側壁に近い領域)において配線材料の断線不良が確認される。本発明のリフロー工程とは、この様な断線不良を改善するための技術である。
【0167】
次に、図12(B)に示すのは窒素雰囲気において450 ℃、1時間のリフロー工程を施した後のコンタクトホール断面である。図12(B)を見ると、リフロー効果によって配線形状は全体的になだらかになっていることが判る。またイニシャル状態では断線していた部分も、リフローによる配線材料の流動により断線不良が改善されている。
【0168】
さらに、図12(C)に示すのは3%水素雰囲気(窒素希釈)において450 ℃、1時間のリフロー工程を施した後のコンタクトホール断面である。図12(C)において明らかな様に、全体的な配線形状は一層なだらかなものとなり、コンタクトホール内部における配線材料のコンタクト状態は極めて良好なものとなっていることが確認できる。
【0169】
以上の様に、図12(A)、(B)、(C)を見比べれば、本発明のリフロー工程はコンタクトホール内部における配線の断線不良を改善する上で明らかに有効な技術であることが理解できる。
【0170】
特に、リフロー工程の処理雰囲気を水素雰囲気とすることで配線材料の流動化が促進され、より確実なコンタクト形状を実現できることが判る。なお、リフロー工程を水素雰囲気とした場合に配線の流動化が促進される理由は定かではないが、本発明者らは配線表面の自然酸化物が水素の還元効果によって配線材料の流動化の妨げとならない程度に除去されたためと推測している。
【0171】
【発明の効果】
アルミニウムを主成分とする配線電極にコンタクトを形成する際に、ゲルマニウムやスズ等の元素を用いたリフロー工程を施すことにより、当該元素の作用によって確実なコンタクトを形成することができる。
【0172】
その結果、コンタクトホール内にえぐれ部分やブローホールが形成された場合においても良好なコンタクトをとることが可能となり、TFTの信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図1】 実施例1のTFTの作製工程を示す図であり、リフロー工程の説明図。
【図2】 実施例1のTFTの作製工程を示す図。
【図3】 実施例1のゲートコンタクトホールの断面を示す図。
【図4】 アルミニウムとゲルマニウムでなる合金の二元系相図。
【図5】 アルミニウムとスズでなる合金の二元系相図。
【図6】 アルミニウムとガリウムでなる合金の二元系相図。
【図7】 アルミニウムと亜鉛でなる合金の二元系相図。
【図8】 アルミニウムと鉛でなる合金の二元系相図。
【図9】 アルミニウムとインジウムでなる合金の二元系相図。
【図10】 アルミニウムとアンチモンでなる合金の二元系相図。
【図11】 実施例9のスパッタ装置の構成を示す図。
【図12】 実施例11の薄膜の断面を示す電子顕微鏡写真。
【図13】 元素周期律表を示す。
【図14】 従来例のコンタクトホールの拡大断面を示す図。
【符号の説明】
101 ゲイト電極
102 陽極酸化膜
103 層間絶縁膜
104 コンタクトホール
105 えぐれ部分
106 配線電極
201 ガラス基板(または石英基板)
202 下地膜(酸化窒化珪素膜)
203 島状の半導体層
204 ゲイト絶縁膜(酸化珪素膜)
205 金属薄膜
206 多孔質の陽極酸化膜
207 緻密な陽極酸化膜
208 ゲイト電極
209 ソース領域
210 ドレイン領域
211 低濃度不純物領域
212 低濃度不純物領域
213 チャネル形成領域
214 第1の層間絶縁膜(酸化窒化珪素膜)
300 リフローを行うための元素でなる膜または当該元素を含む膜
315 金属薄膜
316 ソース電極
317 ゲイト電極
318 第2の層間絶縁膜(樹脂材料)
319 透明電極
401 コンタクトホール[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a semiconductor device having an electrode or a wiring whose main component is aluminum or aluminum, and a manufacturing method thereof.
[0002]
[Prior art]
Recently, a technique for manufacturing a thin film transistor (hereinafter referred to as TFT) on an inexpensive glass substrate has been rapidly developed. The reason is that the demand for active matrix liquid crystal display devices has increased.
[0003]
In an active matrix liquid crystal display device, a TFT (referred to as a pixel TFT) is arranged in each of millions of pixels arranged in a matrix, and the charges entering and exiting each pixel electrode are controlled by the switching function of the TFT. is there.
[0004]
Further, a TFT for driving the pixel TFT (referred to as a circuit TFT for convenience) is incorporated in the peripheral drive circuit, and the display pixel portion in which the pixel TFT is disposed and the drive circuit portion in which the circuit TFT is disposed are formed on the same substrate. Integrated circuits formed above are becoming common.
[0005]
That is, such an integrated circuit is formed of millions of pixel TFTs and hundreds or more of circuit TFTs. In such a configuration, of course, a low production yield becomes a problem.
[0006]
For example, if one pixel TFT does not operate, the pixel electrode connected thereto loses its function as a display element. This causes so-called point defects. For example, in the case of a normally black liquid crystal display device, a point defect is displayed as a black dot when white is displayed, which greatly damages the appearance.
[0007]
If the circuit TFT does not operate, all the pixel TFTs to which a drive voltage is applied from the circuit TFT do not function as a switching element. This causes a so-called line defect and becomes a fatal obstacle for the liquid crystal display device.
[0008]
Therefore, the active matrix type liquid crystal display device must be capable of maintaining normal and stable operation of millions of TFTs in the long term.
However, it is very difficult to completely eliminate point defects and line defects.
[0009]
The above point defects and line defects are mainly caused by the unnecessary operation of the TFT. One of the main causes of TFT malfunction is contact failure.
[0010]
A contact failure is a malfunction that occurs when a connection failure occurs between the wiring electrode and the TFT active layer (consisting of a thin film semiconductor layer) or a gate electrode (hereinafter referred to as a contact). That is. In particular, in a planar type TFT, since the wiring electrode and the TFT are electrically connected via a thin opening (contact hole), contact failure is a serious problem.
[0011]
Contact failure is a major cause of early deterioration of semiconductor element characteristics, and the deterioration is accelerated particularly when a large current flows or during high-temperature operation. Therefore, it is said that the reliability of the contact determines the reliability of the semiconductor element.
[0012]
Generally, in the case of a pixel display region in an active matrix liquid crystal display device, the gate electrode is directly pulled out of the pixel display region, so that there is only contact with the active layer of the TFT.
[0013]
In the case of a peripheral drive circuit, there are hundreds of thousands to millions of contacts. In particular, the presence of a gate electrode contact and the increase in temperature associated with a large current operation mean that the contact is required to have a reliability higher than that of the pixel display region.
[0014]
There are three main causes of contact failure.
One of them is that the conductive film forming the wiring electrode and the semiconductor film forming the source / drain of the TFT are not in contact with each other by ohmic junction.
[0015]
This is because an insulating film such as a metal oxide is formed on the bonding surface. Further, the state in the vicinity of the semiconductor film surface (impurity concentration, defect level density, cleanliness, etc.) greatly affects the performance of the contact.
[0016]
As a second cause, the coverage of the conductive film forming the wiring electrode is poor, and the wire is broken in the contact hole.
In this case, improvement is required depending on the film forming method and film forming conditions of the wiring electrode.
[0017]
Further, as a third cause, disconnection of the wiring electrode due to the cross-sectional shape of the contact hole or the like can be cited. The cross-sectional shape of the contact hole is the insulator covered with the contact part (SiN, SiO 2 Etc.) strongly depends on the etching conditions.
[0018]
In particular, burrs and blowholes (nests) formed by over-etching are serious problems because they significantly deteriorate coverage. As an example, a state in which a gap is formed on the gate electrode will be described with reference to FIG.
[0019]
FIG. 14 is an enlarged view of a contact hole portion for connecting a gate electrode and a wiring of a planar type thin film transistor.
[0020]
In FIG. 14A,
[0021]
An anodic oxide film 102 (Al is formed by anodizing the
[0022]
Hillocks and whiskers are needle-like or stab-like projections resulting from abnormal growth of aluminum.
[0023]
Further, an
[0024]
Then, as shown in FIG. 14A, the
[0025]
In order to form the
[0026]
However, since the
[0027]
FIG. 14C shows a state when the
[0028]
Further, if the overetching at the end of the etching of the anodic oxide film is long, the etching of the
[0029]
In addition, a natural oxide film is formed on the aluminum surface when the
[0030]
In order to avoid this problem, other metal materials or silicide materials may be used as the electrode material. However, considering the characteristics of aluminum that it has low resistance, such measures are generally good. Absent.
[0031]
[Problems to be solved by the invention]
An object of the invention disclosed in this specification is to solve the above-described problem and reduce malfunction of a semiconductor device due to contact failure.
[0032]
In particular, it is an object of the present invention to provide a technique for eliminating contact defects when aluminum or a material containing aluminum as a main component is used as an electrode.
[0033]
Then, it is an object to improve long-term reliability of a device using a semiconductor device or a liquid crystal display device by improving contact reliability. Another object is to improve the yield of the manufacturing process by eliminating point defects and line defects in the liquid crystal display device.
[0034]
[Means for Solving the Problems]
One of the configurations of the semiconductor device disclosed in this specification for solving the above-described problem has a configuration in which aluminum or a material containing aluminum as a main component is in contact with each other.
An element belonging to
[0035]
In addition, the configuration of a semiconductor device according to another invention is as follows:
Aluminum or a material based on aluminum;
An insulating film formed on the material;
In the structure having
Contact holes are formed in the insulating film,
The aluminum or aluminum-based material and the wiring material are in contact with each other in the contact hole,
An element belonging to Group 12 to 15 is present at a higher concentration than other regions at and / or in the vicinity of the interface between the aluminum or the material mainly composed of aluminum and the wiring material. .
[0036]
In addition, the configuration of other semiconductor devices is as follows:
An insulated gate field effect semiconductor device comprising:
A wiring electrode made of aluminum or a material containing aluminum as a main component and electrically connected to at least a part of the semiconductor device through a contact hole formed in the interlayer insulating film;
The wiring electrode contains an element that substantially provides fluidity to the wiring electrode at a temperature of 450 ° C. or lower.
[0037]
In order to solve the above-described problem, the structure of the method for manufacturing a semiconductor device according to the present invention is as follows.
In forming a configuration in which aluminum or a material mainly composed of aluminum is in contact with each other,
Forming an element belonging to Group 12-15 between the two materials or a layer containing a predetermined amount of the element;
Adding a heat treatment to fluidize the element;
It is characterized by having.
[0038]
Furthermore, another structure of the method for manufacturing a semiconductor device according to the present invention is as follows:
Aluminum or a material based on aluminum;
An insulating film formed on the material;
In the structure having
Forming a contact hole in the insulating film and exposing the aluminum or a material mainly composed of aluminum at a bottom thereof;
Forming a film made of an element belonging to Group 12-15 at least at the bottom of the contact hole, or a film containing a predetermined amount of the element;
Forming a material for forming wiring on the film;
Applying heat treatment to fluidize the elements belonging to Group 12-15,
It is characterized by having.
[0039]
Another structure of the method for manufacturing a semiconductor device according to the present invention is as follows:
Semiconductor materials,
An insulating film formed on the material;
In the structure having
Forming a contact hole in the insulating film and exposing the semiconductor material at a bottom thereof;
Forming a film of an element belonging to Group 12-15 at least at the bottom, or a film containing a predetermined amount of the element;
Forming aluminum or a material mainly composed of aluminum on the film;
Applying heat treatment to fluidize the elements belonging to Group 12-15,
It is characterized by having.
[0040]
In addition, the configuration of other inventions is as follows:
A method for manufacturing an insulated gate field effect semiconductor device, comprising:
Forming a wiring electrode made of aluminum or a material containing aluminum as a main component and electrically connected to at least a part of the semiconductor device through a contact hole formed in the interlayer insulating film;
Heat treating the wiring electrode to provide substantial fluidity to the wiring electrode;
Have
The wiring electrode is characterized by adding one or a plurality of elements that provide fluidity to the wiring electrode at a temperature of 450 ° C. or lower.
[0041]
The invention disclosed in this specification can obtain a remarkable effect particularly when aluminum or a material containing aluminum as a main component is used as a material for forming a wiring.
[0042]
In the present invention, an element belonging to Group 12 to 15 (formerly 2B to 5B) refers to an element that starts with Zn and ends with Bi in the element table shown in FIG. The predetermined amount means an amount introduced by artificially controlling the amount.
[0043]
As the element belonging to Group 12-15, one or more elements selected from germanium, tin, gallium, zinc, indium and antimony are used.
[0044]
In the present invention, when aluminum or a material containing aluminum as a main component is used for the wiring electrode, the temperature in the step of bringing fluidity to the wiring electrode (reflow step) is 450 ° C. in consideration of the heat resistance of aluminum. Must be kept below.
[0045]
Examples of the element that brings fluidity to the wiring electrode at a temperature of 450 ° C. or lower include the elements belonging to the above-mentioned
[0046]
The heating means used in the reflow process may be any of means for heating in an electric furnace and means for irradiating intense light such as ultraviolet light and infrared light. For example, a technique called RTA (rapid thermal annealing) is known as a heating means using strong light.
[0047]
In addition, the structure of a method for manufacturing a semiconductor device according to another invention is as follows.
A method for manufacturing an insulated gate field effect semiconductor device, comprising:
Forming a thin film mainly composed of germanium and a thin film composed mainly of aluminum, which are electrically connected to at least a part of the semiconductor device through contact holes formed in the interlayer insulating film; and
And heat-treating the laminated film to bring about substantial fluidity to the laminated film.
[0048]
In the above structure, a so-called alloy layer is formed by combining the thin film mainly composed of germanium and the thin film mainly composed of aluminum formed in the contact hole by heat treatment. . Of course, this alloy layer easily exhibits fluidity by a reflow process at a temperature of 450 ° C. or lower.
[0049]
At this time, the heating means used in the reflow process may be either a means for heating in an electric furnace or a means for irradiating strong light such as ultraviolet light or infrared light. For example, a technique called RTA (rapid thermal annealing) is known as a heating means using strong light.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
For example, in the configuration shown in FIG. 1, when the
[0051]
By the reflow process, a
[0052]
【Example】
[Example 1]
The present embodiment relates to a manufacturing process of a thin film transistor, and shows an example in which a reflow process is performed using an alloy composed of aluminum, germanium, and copper as a wiring electrode. An example of a manufacturing process of a thin film transistor (TFT) in this embodiment is shown in FIGS.
[0053]
FIG. 2 is a process diagram for manufacturing the structure of FIG. The manufacturing process will be described with reference to FIG.
First, as shown in FIG. 2A, a
[0054]
As a substrate, a quartz substrate can be used in addition to a glass substrate. In an integrated circuit having a multilayer structure, an appropriate insulating film can also be used as a substrate. As the base film, a silicon oxide film or a silicon nitride film can be used.
[0055]
An amorphous silicon film having a thickness of 500 mm (not shown) is formed thereon by a plasma CVD method or a low pressure thermal CVD method, and is crystallized by an appropriate crystallization method. This crystallization may be by heating or by laser light irradiation. Alternatively, a method of adding an element (for example, Ni) that promotes crystallization during crystallization may be used.
[0056]
Next, the crystalline silicon film obtained by crystallizing the amorphous silicon film is patterned to form the island-shaped
[0057]
On top of this, a
[0058]
Next, a metal
[0059]
Next, anodization is performed in the electrolytic solution using the
As a result, a dense anodic oxide film (not shown) is formed on the surface of the
[0060]
This dense anodic oxide film has an effect of improving the adhesion between the photoresist to be formed next and the
[0061]
When the structure of FIG. 2A is obtained in this way, a resist mask (not shown) is arranged and the
[0062]
Next, a second anodic oxidation is performed to form a porous
[0063]
At this time, anodic oxidation proceeds in a direction parallel to the substrate. This is because a resist mask (not shown) exists on the upper surface, and anodic oxidation does not proceed there.
[0064]
Here, the length of the porous
[0065]
Further, after removing the resist mask with a dedicated stripping solution, a third anodic oxidation is performed to obtain the state of FIG.
[0066]
At this time, an electrolytic solution is used in which 3% of an ethylene glycol solution of tartaric acid is neutralized with ammonia water and adjusted to PH = 6.92. And it processes as a formation current 5-6mA and the ultimate voltage 100V by using platinum as a cathode.
[0067]
The
[0068]
In this anodic oxidation process, the electrolytic solution penetrates into the porous
[0069]
Next, an impurity is implanted into the island-shaped
[0070]
First, the first ion doping is performed in the state of FIG. P (phosphorus) is implanted at an acceleration voltage of 60 to 90 kV and a dose of 0.2 to 5 × 10. 15 Atom / cm 2 To do. In this embodiment, the acceleration voltage is 80 kV and the dose amount is 1 × 10. 15 Atom / cm 2 Ion doping is performed as follows.
[0071]
As a result, the
[0072]
Next, as shown in FIG. 2C, the porous
[0073]
Then, the
[0074]
At the same time, since no impurity is implanted immediately below the
[0075]
The low
[0076]
Next, laser annealing and thermal annealing are performed by irradiation with KrF excimer laser light. In this embodiment, the energy density of the laser light is 250 to 300 mJ / cm. 2 The thermal annealing is performed at 300 to 450 ° C. (1 hr).
[0077]
By this annealing process, the crystallinity of the island-shaped
[0078]
Next, as shown in FIG. 2D, a first
[0079]
Next, as shown in FIG. 1A, contact holes for electrically connecting the source and gate electrodes and the TFT are formed. In this embodiment, this contact hole is formed by a wet etching method using buffered hydrofluoric acid.
[0080]
At this time, the source contact portion and the gate contact portion are simultaneously formed. That is, a contact hole for the semiconductor layer and a contact hole for the gate electrode are formed simultaneously. This technique is a desirable means for reducing the number of times of patterning and simplifying the process.
[0081]
First, in the source contact portion, the first
[0082]
Further, when the
[0083]
Therefore, when the etching of the
[0084]
Such a state inevitably occurs although it is a problem of a degree, and becomes a big cause of contact failure.
[0085]
In order to solve this problem, it is necessary to form each contact hole individually. However, if each contact hole is formed individually, the number of photolithography processes increases, which is disadvantageous in terms of process simplification (cost reduction).
[0086]
In the present embodiment, the following configuration is employed in order to reliably form a contact when the state shown in FIG.
[0087]
First, after forming a contact hole as shown in FIG. 1A, an extremely
[0088]
The film forming conditions are as follows. The film thickness of the
Deposition temperature ... 200 ℃
Deposition gas ... GeH Four : 20SCCM H 2 : 380SCCM
Deposition pressure ... 1.0 torr
Applied power: 20W
[0089]
Next, a metal
[0090]
In the state of FIG. 1 (B), the hollow portion and the blow hole cannot be completely covered, so there is a high possibility that the contact hole is broken. At this time, a state where attention is paid only to the contact hole provided in the upper part of the
[0091]
FIG. 3 shows a cross-sectional shape of the
[0092]
In the deposited state, as shown in FIG. 3A, the metal
[0093]
In addition, it is difficult to form a thick film on the side wall of the
[0094]
In addition, at the entrance of the opening portion of the
[0095]
Therefore, in this embodiment, a reflow process is performed after the film formation process of the
[0096]
This reflow process needs to be performed in the temperature range of 375 to 450 ° C. in consideration of the heat resistance of the
[0097]
In this embodiment, heat treatment is performed at 450 ° C. for 1 hour in an electric furnace. At this time, the treatment atmosphere may be a vacuum, an inert atmosphere such as nitrogen, or a hydrogen atmosphere.
[0098]
By this heat treatment, a reaction first occurs at the interface between a germanium film (not shown) and the metal
[0099]
This reaction gradually proceeds by the diffusion of germanium and aluminum, and eventually the vicinity of the lower layer of the metal
[0100]
By this reflow process, the vicinity of the lower layer of the metal
[0101]
FIG. 3B shows an enlarged cross-sectional view of the contact hole after the reflow process. The metal
[0102]
In addition, the natural oxide film present on the exposed surface of the
[0103]
As shown in FIG. 4, the eutectic point of aluminum and germanium is at least 424 ° C., but the fluidization of germanium can be performed at about 400 ° C. However, it is preferable from the reproducibility of the effect that the heating temperature in this reflow process is 375 degreeC or more. Further, the upper limit is preferably set to 450 ° C. or less in consideration of the heat resistance of aluminum.
[0104]
After the above steps, the metal
[0105]
Note that the reflow process may be performed after the
[0106]
Next, a second
[0107]
A material made of resin is stacked thereon as the second
[0108]
In addition, since the material made of resin used for the second
[0109]
Finally, a
[0110]
Since the TFT manufactured according to the process of this embodiment shows a good contact regardless of the shape of the contact hole, there is no fear of a problem such as a malfunction of the TFT due to the disconnection of the wiring or the electrode.
[0111]
The structure shown in this embodiment can be used not only for an active matrix liquid crystal display device but also for an EL display device, an EC display device, and other thin film integrated circuits.
[0112]
[Example 2]
This example shows an example in which a titanium film is formed before and after the reflow process in Example 1. An example of a manufacturing process of a thin film transistor (TFT) in this example is the same as that in Example 1, and thus description thereof is omitted.
[0113]
First, the case where a titanium film is formed before the reflow process will be described. In this case, after the contact hole is formed as shown in FIG. 1A, a 500 mm thick Ti (titanium) film is formed next. Since Ti is excellent in coverage with respect to unevenness, it is possible to cover a hollow portion and a blow hole to some extent.
[0114]
In addition, the Ti film has an effect of preventing the formation of silicide by reacting aluminum, which is a component of wiring to be formed later, with silicon, which is a component of the active layer, in the source region. Furthermore, the titanium film and the aluminum film are characterized by a small contact angle (good wettability).
[0115]
Therefore, a more reliable contact can be realized by first maintaining good ohmic contact with the Ti film and then performing the reflow process after forming the wiring electrode.
[0116]
Next, a case where a titanium film is formed after the reflow process will be described. In this case, in FIG. 1B, a titanium film (not shown) is formed on the metal
[0117]
Example 3
In the first embodiment, as shown in FIG. 1B, a metal
[0118]
When the state shown in FIG. 1A is obtained, first, a metal
[0119]
With the configuration as in this embodiment, since the surface of the metal
[0120]
Further, in the reflow process, the surface state and surface shape of the metal
[0121]
In carrying out this embodiment, it is preferable to combine a structure in which a titanium film is provided as a base film in the contact hole as shown in the second embodiment. This is because when the bottom of the contact hole is a silicon film, silicide is formed between the metal thin film mainly composed of aluminum.
[0122]
Further, a sandwich structure such as germanium film-metal thin film-germanium film can be formed in combination with the first embodiment. In this case, the reflow process can be performed more reliably.
[0123]
Example 4
This embodiment is an example in which a sputtering method is used as a method for forming the
[0124]
When such a target is used, a
[0125]
In this embodiment, by controlling the film thickness of the germanium film formed on the target, it is possible to control the film thickness of the
[0126]
Example 5
This example shows an example in which a metal element other than germanium is used for aluminum or a wiring electrode mainly composed of aluminum in Example 1 or Example 2. An example of a manufacturing process of a thin film transistor (TFT) is the same as that in Example 1, and thus the description thereof is omitted.
[0127]
Examples of the element having the same effect as germanium used in Example 1 or Example 2 include elements belonging to
[0128]
Here, as reference examples, FIGS. 4 to 10 show aluminum, germanium (Ge), tin (Sn), gallium (Ga), zinc (Zn), lead (Pb), indium (In), and antimony (Sb). The binary phase diagram of the alloy which consists of each element is shown.
[0129]
In this embodiment, since the wiring material is mainly composed of aluminum, the temperature of the reflow process needs to be 450 ° C. or lower. According to each phase diagram, it can be seen that if each element except antimony is present at a concentration substantially below that of aluminum, it can exist in a liquid phase state without precipitates even at 450 ° C.
Ge: 25-32 atomic% (Fig. 4)
Sn: 85 atomic% or more (Fig. 5)
Ga: 45 atomic% or more (Fig. 6)
Zn: 65 atomic% or more (Fig. 7)
Pb: 99 atomic% or more (Fig. 8)
In: 98 atomic% or more (Fig. 9)
[0130]
The concentration of these various elements is a value obtained from the content of each element having a eutectic point in the phase diagram. Actually, since it has fluidity at a temperature less than the eutectic point, it can have a concentration range of ± several tens of percent, preferably ± 15%, more preferably ± 25%.
[0131]
In FIG. 10, the alloy of aluminum and antimony does not enter a liquid phase state at 450 ° C., but if it is a thin film, it is presumed that the temperature at which it enters the liquid phase decreases, so it can be used as a reflow material. .
[0132]
Example 6
The present embodiment shows an example in which the heat treatment in the reflow process is performed by RTA (rapid thermal annealing). An example of a manufacturing process of a thin film transistor (TFT) in this example is the same as that in Example 1, and thus description thereof is omitted.
[0133]
RTA is an annealing method in which an object to be processed is irradiated with intense light such as infrared light or ultraviolet light with a lamp or the like. This feature is that the temperature rise rate and the temperature fall rate are fast and the processing time is as short as several seconds to several tens of seconds, so that only the outermost thin film can be heated. That is, for example, only the thin film on the glass substrate can be annealed at an extremely high temperature of about 1000 ° C.
[0134]
The reason why the reflow process must be performed at 450 ° C. or less in Example 1 is that the heat resistance of the gate electrode made of aluminum is taken into consideration.
[0135]
However, if the RTA technique shown in this embodiment is applied, heating at a temperature exceeding the heat resistance of the gate electrode becomes possible, so that the allowable range of the reflow temperature is expanded. Therefore, the range of selection of the metal element used for reflow can be expanded.
[0136]
Further, since the RTA process is performed in a very short time of several seconds to several tens of seconds, it is a very effective means from the viewpoint of productivity.
[0137]
Example 7
This embodiment shows an example of a method of adding germanium to a wiring electrode containing aluminum as a main component by a sputtering method. An example of a manufacturing process of a thin film transistor (TFT) in this example is the same as that in Example 1, and thus description thereof is omitted.
[0138]
In order to perform the reflow process at a temperature of 450 ° C. or lower, preferably 400 ° C. or lower, the germanium content is desirably 20 to 40 atomic%. The addition concentration of germanium is a value obtained on the basis of the germanium content (30 atomic%) where the eutectic point exists in FIG. In practice, a value of 20 to 40 atomic% would be reasonable because it will have fluidity at temperatures below the eutectic point.
[0139]
First, when a contact hole is formed in the interlayer insulating film, a wiring electrode mainly composed of aluminum containing 20 to 40 atomic% germanium is directly formed. In this embodiment, germanium grains are placed on an aluminum target to which 2% copper is added, and sputtering is performed. Of course, sputtering may be performed by the method shown in the fourth embodiment.
[0140]
In this way, it is possible to easily form a wiring electrode that can be reliably reflowed.
[0141]
In this case, the composition contains germanium immediately after the start of film formation, but gradually does not contain germanium. However, since reflow is a phenomenon that has only to occur on the surface that is in contact with the hollow portion or the blowhole, such a composition does not cause a problem.
[0142]
Needless to say, a sputtering method using an existing target formed of an alloy of aluminum and germanium or a laminated structure may be used. In addition, the wiring electrode may have a multilayer structure including a layer containing germanium and a layer not containing germanium.
[0143]
The metal thin film formed in this way easily exhibits fluidity by a reflow process at 375 to 450 ° C. for 1 hour, so that the burrs and blowholes in the contact hole can be reliably coated without disconnection. . A reliable contact can be formed.
[0144]
Example 8
This embodiment shows an example in which a thermal CVD method is used as a method of forming the
[0145]
When the contact hole is formed as shown in FIG. 1A, a metal
[0146]
As a film forming gas, GeH Four If only is used, only a germanium film can be formed as the
[0147]
Here, the film forming temperature is set to 250 to 270 ° C. In this case, the film formation rate is about 4500 L / min. The resistivity is close to the bulk and is 2.95 μΩcm.
[0148]
The metal
[0149]
Example 9
In the first embodiment, the
[0150]
The sputtering apparatus having a multi-chamber structure shown in FIG. 11 can continuously deposit thin films having different compositions by providing targets having different compositions (including different elements) in each reaction chamber.
[0151]
Here, a simple configuration of the sputtering apparatus shown in FIG. 11 will be described.
[0152]
The
[0153]
Next, an example of forming a laminated structure composed of thin films having different compositions using the sputtering apparatus configured as described above will be described.
[0154]
For example, an aluminum (Al) target is provided in the
[0155]
In the reflow process, the surface shape and surface state of the metal thin film subjected to the reflow process are important factors that greatly affect the reflow process. For example, a natural oxide is immediately formed on the surface of a thin film containing aluminum as a main component in the atmosphere, and this natural oxide also becomes a factor that hinders reflow. Further, since the natural oxide is insulative, it also inhibits ohmic contact with other conductive thin films.
[0156]
However, in this embodiment, metal thin films having different compositions can be laminated without being exposed to the atmosphere, and the above-described problems are not caused. In particular, since the aluminum surface is easily oxidized, the method of this embodiment that can be laminated without opening to the atmosphere is very effective.
[0157]
Example 10
In Example 4, an example in which a germanium film is formed by sputtering is shown. However, in the case of Example 4, if the film forming process is performed once, the germanium film disappears from the surface of the used target. sell.
[0158]
That is, in order to carry out this embodiment continuously, a dedicated target (a target in which an aluminum film and a germanium film are laminated in the minimum amount necessary for carrying out this embodiment once) is prepared. An operation such as performing replacement as needed becomes necessary, which causes problems in terms of throughput and cost.
[0159]
As one of the solutions, it can be considered that the sputtering apparatus has “a function of forming a germanium film on the target itself”. That is, the film forming process may be repeated in the following steps.
[0160]
(1) A Ge / Al laminated film is formed using a first target.
(2) When film formation is completed, the first target is switched to the second target simultaneously with switching the substrate to be processed.
(3) While the Ge / Al laminated film is formed using the second target, a germanium film is formed on the first target in another reaction chamber.
[0161]
By repeating the above steps, it is possible to always use an aluminum target having a germanium film deposited on its surface. In this case, a multi-chamber as shown in FIG. 11 can be used. Moreover, the sputtering apparatus used in the present invention can also include a target switching mechanism and a film forming apparatus for forming a germanium film on the target.
[0162]
Example 11
In this embodiment, the fact that the reflow process according to the present invention is an extremely effective technique for the disconnection failure of the wiring inside the contact hole will be described with experimental facts. An example in which the treatment atmosphere of the reflow process is a hydrogen atmosphere will also be mentioned. The SEM photograph of FIG. 12 is used for the description.
[0163]
12A, 12B, and 12C show a cross section inside the contact hole. The inner diameter of the contact hole is about 2 μm, and the interlayer insulating film is about 0.8 μm. The wiring structure that embeds the contact hole is Ti (500 mm) / Al-Si (10000 mm) / Sn (50 mm) from the bottom.
[0164]
The reason why the wiring is formed to be considerably thick is to produce a sample in which the reflow effect can be confirmed more remarkably. The wiring having a three-layer structure was continuously formed by using a multi-chamber sputtering apparatus as shown in FIG.
[0165]
After the wiring structure having the above structure was formed, the cross section of the contact hole was observed by SEM for the substrate subjected to the reflow process under the following conditions.
(A) Initial state before reflow process
(B) State after 450 ° C., 1 hour reflow process in nitrogen atmosphere
(C) State after 450 ° C., 1 hour reflow process in 3% hydrogen atmosphere
[0166]
First, FIG. 12A shows an initial contact hole cross section before the reflow process, and in this state, a disconnection failure of the wiring material is confirmed at the bottom of the contact hole (a region near the hole side wall). The reflow process of the present invention is a technique for improving such disconnection failure.
[0167]
Next, FIG. 12B shows a cross section of a contact hole after a reflow process at 450 ° C. for 1 hour in a nitrogen atmosphere. From FIG. 12B, it can be seen that the wiring shape is generally smooth due to the reflow effect. In addition, even in the initial state, the disconnection failure is improved due to the flow of the wiring material due to reflow.
[0168]
Further, FIG. 12C shows a contact hole cross section after a reflow process at 450 ° C. for 1 hour in a 3% hydrogen atmosphere (diluted with nitrogen). As is apparent from FIG. 12C, it can be confirmed that the overall wiring shape becomes gentler and the contact state of the wiring material inside the contact hole is extremely good.
[0169]
As described above, comparing FIGS. 12A, 12B, and 12C, the reflow process of the present invention is clearly an effective technique for improving the disconnection failure of the wiring inside the contact hole. Can understand.
[0170]
In particular, it can be seen that by making the treatment atmosphere of the reflow process a hydrogen atmosphere, fluidization of the wiring material is promoted and a more reliable contact shape can be realized. Although the reason why the fluidization of the wiring is promoted when the reflow process is performed in a hydrogen atmosphere is not clear, the present inventors hinder the fluidization of the wiring material due to the natural oxide on the wiring surface due to the reduction effect of hydrogen. It is estimated that it was removed to the extent that it does not become.
[0171]
【The invention's effect】
When a contact is formed on a wiring electrode containing aluminum as a main component, a reliable contact can be formed by the action of the element by applying a reflow process using an element such as germanium or tin.
[0172]
As a result, good contact can be obtained even when a hollow portion or a blow hole is formed in the contact hole, and the reliability of the TFT can be greatly improved.
[Brief description of the drawings]
FIGS. 1A and 1B are diagrams illustrating a manufacturing process of a TFT of Example 1, and an explanatory diagram of a reflow process. FIGS.
2 is a diagram showing a manufacturing process of a TFT of Example 1. FIG.
3 is a view showing a cross section of a gate contact hole of Example 1. FIG.
FIG. 4 is a binary phase diagram of an alloy composed of aluminum and germanium.
FIG. 5 is a binary phase diagram of an alloy made of aluminum and tin.
FIG. 6 is a binary phase diagram of an alloy of aluminum and gallium.
FIG. 7 is a binary phase diagram of an alloy composed of aluminum and zinc.
FIG. 8 is a binary phase diagram of an alloy of aluminum and lead.
FIG. 9 is a binary phase diagram of an alloy of aluminum and indium.
FIG. 10 is a binary phase diagram of an alloy composed of aluminum and antimony.
11 is a diagram showing a configuration of a sputtering apparatus of Example 9. FIG.
12 is an electron micrograph showing a cross section of the thin film of Example 11. FIG.
FIG. 13 shows a periodic table of elements.
FIG. 14 is an enlarged cross-sectional view of a conventional contact hole.
[Explanation of symbols]
101 Gate electrode
102 Anodized film
103 Interlayer insulation film
104 Contact hole
105
106 Wiring electrode
201 Glass substrate (or quartz substrate)
202 Base film (silicon oxynitride film)
203 Island-like semiconductor layer
204 Gate insulating film (silicon oxide film)
205 Metal thin film
206 Porous anodic oxide film
207 Dense anodic oxide film
208 Gate electrode
209 Source area
210 Drain region
211 Low concentration impurity region
212 Low concentration impurity region
213 channel formation region
214 First interlayer insulating film (silicon oxynitride film)
300 Film made of element for reflow or film containing the element
315 Metal thin film
316 Source electrode
317 Gate electrode
318 Second interlayer insulating film (resin material)
319 Transparent electrode
401 Contact hole
Claims (5)
前記絶縁ゲート型電界効果半導体装置上に層間絶縁膜を形成し、
前記層間絶縁膜に前記絶縁ゲート型電界効果半導体装置の一部に達するコンタクトホールを形成し、
前記コンタクトホールにおいて前記絶縁ゲート型電界効果半導体装置の一部と電気的に接続されるゲルマニウム、スズ、ガリウム、亜鉛、鉛、インジウム、アンチモンのいずれかを有する第1の膜を形成し、
前記第1の膜上にアルミニウムを主成分とする金属膜と、前記金属膜上のゲルマニウム、スズ、ガリウム、亜鉛、鉛、インジウム、アンチモンのいずれかを有する第2の膜とを真空中で大気開放することなく連続的に形成した後、
加熱処理することによって前記第1の膜と前記金属膜と前記第2の膜との積層膜に流動性をもたらすことを特徴とする半導体装置の作製方法。Forming an insulated gate field effect semiconductor device;
Forming an interlayer insulating film on the insulated gate field effect semiconductor device;
Forming a contact hole reaching a part of the insulated gate field effect semiconductor device in the interlayer insulating film;
Forming a first film having any of germanium, tin, gallium, zinc, lead, indium, and antimony electrically connected to a part of the insulated gate field effect semiconductor device in the contact hole;
A metal film containing aluminum as a main component on the first film, and a second film containing any of germanium, tin, gallium, zinc, lead, indium, and antimony on the metal film in a vacuum. After forming continuously without opening,
A method for manufacturing a semiconductor device, wherein heat treatment is performed to provide fluidity to a stacked film of the first film, the metal film, and the second film.
前記絶縁ゲート型電界効果半導体装置の一部は半導体層であることを特徴とする半導体装置の作製方法。In claim 1 ,
A method for manufacturing a semiconductor device, wherein a part of the insulated gate field effect semiconductor device is a semiconductor layer.
前記絶縁ゲート型電界効果半導体装置の一部はゲート電極であることを特徴とする半導体装置の作製方法。In claim 1 ,
The method for manufacturing a semiconductor device, wherein a portion of said insulated gate field effect semiconductor device is a Gate electrode.
前記加熱処理はRTA(ラピッド・サーマル・アニール)によって行うことを特徴とする半導体装置の作製方法。In any one of Claim 1 thru | or 3 ,
The method for manufacturing a semiconductor device, wherein the heat treatment is performed by RTA (rapid thermal annealing).
前記加熱処理は水素雰囲気中で行うことを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 4 ,
A method for manufacturing a semiconductor device, wherein the heat treatment is performed in a hydrogen atmosphere.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35480396A JP4090084B2 (en) | 1995-12-20 | 1996-12-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-349667 | 1995-12-20 | ||
| JP34966795 | 1995-12-20 | ||
| JP35144595 | 1995-12-25 | ||
| JP7-351445 | 1996-01-16 | ||
| JP2307396 | 1996-01-16 | ||
| JP8-23073 | 1996-01-16 | ||
| JP35480396A JP4090084B2 (en) | 1995-12-20 | 1996-12-20 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH09260385A JPH09260385A (en) | 1997-10-03 |
| JPH09260385A5 JPH09260385A5 (en) | 2004-12-09 |
| JP4090084B2 true JP4090084B2 (en) | 2008-05-28 |
Family
ID=27457893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35480396A Expired - Fee Related JP4090084B2 (en) | 1995-12-20 | 1996-12-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4090084B2 (en) |
-
1996
- 1996-12-20 JP JP35480396A patent/JP4090084B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260385A (en) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5716110B2 (en) | Semiconductor device | |
| US5736750A (en) | MIS semiconductor device and method of fabricating the same | |
| JPH07106594A (en) | Semiconductor device and manufacturing method thereof | |
| KR100313125B1 (en) | Method for manufacturing Thin Film Transistor | |
| US6225218B1 (en) | Semiconductor device and its manufacturing method | |
| KR100458702B1 (en) | Manufacturing apparatus and method of semiconductor device | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH06232160A (en) | Manufacture of thin film transistor | |
| JPH1065174A (en) | Thin film transistor and method of manufacturing the same | |
| JP3565993B2 (en) | Method for manufacturing semiconductor device | |
| JP3804881B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP4090084B2 (en) | Method for manufacturing semiconductor device | |
| JP4657361B2 (en) | Semiconductor device | |
| JP3804945B2 (en) | Method for manufacturing thin film transistor | |
| JP3382130B2 (en) | Method for manufacturing thin film transistor | |
| JP3556241B2 (en) | Method for manufacturing insulated gate semiconductor device | |
| JP4402070B2 (en) | Method for manufacturing semiconductor device | |
| JP2009027200A (en) | Insulated gate-type semiconductor device and method of manufacturing the same | |
| JPH0621465A (en) | Semiconductor device and fabrication thereof | |
| JP4417327B2 (en) | Method for manufacturing semiconductor device | |
| JP4247165B2 (en) | Method for manufacturing insulated gate type semiconductor device | |
| JP2000277750A (en) | Semiconductor device and manufacture of the same | |
| KR0139322B1 (en) | Insulated Gate Thin Film Transistor | |
| JP3360057B2 (en) | Semiconductor device | |
| JP2002270855A (en) | Insulated gate field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070619 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |