JP4111963B2 - Capacitor manufacturing method - Google Patents
Capacitor manufacturing method Download PDFInfo
- Publication number
- JP4111963B2 JP4111963B2 JP2005152606A JP2005152606A JP4111963B2 JP 4111963 B2 JP4111963 B2 JP 4111963B2 JP 2005152606 A JP2005152606 A JP 2005152606A JP 2005152606 A JP2005152606 A JP 2005152606A JP 4111963 B2 JP4111963 B2 JP 4111963B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- capacitor
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、例えばDRAM(Dynamic Random Access Memory)におけるメモリセルの電荷蓄積等のために用いられるキャパシタの製造方法に関する。 The present invention relates to a method of manufacturing a capacitor used for, for example, charge storage of a memory cell in a DRAM (Dynamic Random Access Memory).
スタックトキャパシタ(stacked capacitor)として、その容量絶縁膜が高い誘電率と絶縁耐圧をもつ酸化タンタル(Ta2 O5 )で構成されたものがある。層間絶縁膜の開口部の内壁に非晶質シリコンが形成され、熱処理によって多結晶化および導電化され、下部電極となっている。このポリシリコンの下部電極の表面にシリコン窒化膜(SiN)が形成され、更に、酸化タンタルの容量絶縁膜が形成され、更に窒化チタン膜(TiN)の上部電極が形成されている。 As a stacked capacitor, there is one in which a capacitive insulating film is made of tantalum oxide (Ta 2 O 5 ) having a high dielectric constant and a withstand voltage. Amorphous silicon is formed on the inner wall of the opening of the interlayer insulating film, and is polycrystallized and conductive by heat treatment to form a lower electrode. A silicon nitride film (SiN) is formed on the surface of the lower electrode of polysilicon, a capacitive insulating film of tantalum oxide, and an upper electrode of a titanium nitride film (TiN).
ここで、実効電極表面積を増加させて静電容量を増加するために、非晶質シリコンの表面に半球状の結晶粒群からなるHSG(Hemi Spherical Grain)核を形成することが行われる。すなわち、下部電極のもとになる非晶質シリコンの表面の酸化膜を除去し、表面凹凸部を形成する。表面凹凸部に対して、化学気相成長(CVD)法で更に非晶質シリコン膜を堆積し、これを下部電極とする。次いで、化学薬液で洗浄して酸化膜を除去し、半球状の結晶粒群からなるHSG(Hemi Spherical Grain)核を形成し、熱処理を施してHSG−Siの形成を行う。そして、その上に上記のシリコン窒化膜、酸化タンタルの容量絶縁膜、窒化チタン膜の上部電極が形成される。
ところで、酸化タンタルの キャパシタには、次のような課題がある。HSG−Si形成の際などに発生するパーティクルまたはHSG−Siのグレインバウンダリ(結晶粒界)の突部に局所的に電界が集中するため、TDDB(Time Dependent Dielectric Breakdown)特性が劣化する。また、酸化タンタル膜は電位障壁が小さくなるために、大きなリーク電流が発生する。 By the way, tantalum oxide The capacitor has the following problems. Since the electric field is locally concentrated at the protrusions of particles or HSG-Si grain boundaries (crystal grain boundaries) generated during the formation of HSG-Si, TDDB (Time Dependent Dielectric Breakdown) characteristics deteriorate. In addition, since the tantalum oxide film has a small potential barrier, a large leakage current is generated.
また、下部電極形成〜配線工程などで水素シンター(熱処理)やNH3 ガスを用いた成膜など還元性ガスを用いることがあるが、その還元性ガスにより酸化タンタル膜が金属タンタルに還元され、TDDB特性が劣化する。 In addition, reducing gas such as hydrogen sintering (heat treatment) or film formation using NH 3 gas may be used in the lower electrode formation to wiring process, etc., but the tantalum oxide film is reduced to metal tantalum by the reducing gas, The TDDB characteristic is deteriorated.
また、上部電極の形成後の配線工程などで、層間絶縁膜、コンタクトでの密着層形成のためにプラズマ処理を行うことがあるが、そのプラズマ処理により酸化タンタル膜がダメージを受け、TDDB特性が劣化する。 Also, in the wiring process after the formation of the upper electrode, plasma treatment may be performed to form an interlayer insulating film and an adhesion layer at the contact. However, the tantalum oxide film is damaged by the plasma treatment, and the TDDB characteristic is reduced. to degrade.
本発明は、このような事情に鑑みて創作したものであって、大容量でリーク電流が少なくTDDB特性の劣化が少ない高誘電率の金属酸化膜を用いたキャパシタおよびその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a capacitor using a metal oxide film having a high dielectric constant, a high capacity, a small leakage current, and a low TDDB characteristic, and a method for manufacturing the same. With the goal.
また、本発明による第1のキャパシタの製造方法は、半導体基板上の層間絶縁膜に開口部を形成する工程と、前記開口部の内壁に表面凹凸部を有する多結晶シリコンからなる下部電極を形成する工程と、前記表面凹凸部を有する下部電極の表面を酸化してケミカル酸化膜を形成する工程と、その後、前記下部電極の前記表面凹凸部の表面を前記ケミカル酸化膜を介して窒化して、前記ケミカル酸化膜を酸窒化シリコン膜に改質する工程と、その後、前記酸窒化シリコン膜上に金属酸化膜からなる容量絶縁膜を形成する工程と、前記容量絶縁膜上に上部電極を形成する工程とを含むものである。 According to another aspect of the present invention, there is provided a first capacitor manufacturing method comprising: forming an opening in an interlayer insulating film on a semiconductor substrate; and forming a lower electrode made of polycrystalline silicon having an uneven surface on the inner wall of the opening. Forming a chemical oxide film by oxidizing the surface of the lower electrode having the surface irregularities, and then nitriding the surface of the surface irregularities of the lower electrode via the chemical oxide film , forming a step of modifying the chemical oxide film on the silicon oxynitride film, then forming a capacitor insulating film made of a metal oxide film on the silicon oxynitride film, an upper electrode on the capacitive insulating film The process to perform is included.
上記の構成によると、酸窒化シリコン膜を形成する前に、下部電極の表面凹凸部の表面にケミカル酸化膜を形成するようにしている。これにより、パーティクル突部または表面凹凸部の境界突部をケミカル酸化膜が丸め、突部に電界集中が生じるのを抑制する。その結果、突部に起因するリーク電流の増加とTDDB特性の劣化とを抑制することができる。 According to the above configuration, the chemical oxide film is formed on the surface of the surface uneven portion of the lower electrode before the silicon oxynitride film is formed. As a result, the chemical oxide film rounds the boundary protrusions of the particle protrusions or the surface irregularities, thereby suppressing the occurrence of electric field concentration in the protrusions. As a result, it is possible to suppress an increase in leakage current due to the protrusion and deterioration of the TDDB characteristics.
前記ケミカル酸化膜を形成する工程は、前記下部電極の前記表面凹凸部を洗浄して前記表面凹凸部のシリコン清浄表面を露出させ、続いて酸化力のある薬液でウェット処理を行うことで実現できる。これにより、パーティクル突部または表面凹凸部の境界突部に対する酸化による丸めは、その効率が良くなる。 The step of forming the chemical oxide film can be realized by cleaning the surface uneven portion of the lower electrode to expose the silicon clean surface of the surface uneven portion, and subsequently performing a wet treatment with a chemical solution having oxidizing power. . Thereby, the rounding by oxidation with respect to the boundary protrusion of a particle protrusion or a surface uneven | corrugated | grooved part improves the efficiency.
また、本発明による第2のキャパシタの製造方法は、第1のキャパシタの製造方法において、前記上部電極を形成する工程は、前記上部電極として窒化チタン膜を650℃〜700℃の堆積温度で形成するものである。 In the second capacitor manufacturing method according to the present invention, in the first capacitor manufacturing method, the step of forming the upper electrode includes forming a titanium nitride film as the upper electrode at a deposition temperature of 650 ° C. to 700 ° C. To do.
上記の構成によると、容量絶縁膜上に上部電極であるTiN膜を650℃〜700℃で形成することにより、比較的低温である550℃〜650℃に比べてTiN形成の原料ガスの一つであるNH3 がTiN膜中に取り込まれるのを抑止する。そのため、容量絶縁膜である金属酸化膜の還元を抑制し、TDDB特性の寿命を更に向上させる。成膜温度が650℃未満であれば、還元作用を有するNH3 の膜中への残留が過多になる。また、700℃より高くなると、ドーパントの再拡散が発生し、不純物プロファイルが変わることによりデバイス特性に悪影響を与えることになるからである。 According to the above configuration, by forming the TiN film as the upper electrode on the capacitive insulating film at 650 ° C. to 700 ° C., one of the source gases for forming TiN as compared with 550 ° C. to 650 ° C., which is a relatively low temperature. NH 3 is suppressed from being taken into the TiN film is. Therefore, the reduction of the metal oxide film that is a capacitive insulating film is suppressed, and the life of the TDDB characteristic is further improved. If the film forming temperature is less than 650 ° C., the remaining NH 3 having a reducing action in the film becomes excessive. On the other hand, when the temperature is higher than 700 ° C., dopant re-diffusion occurs, and the device profile is adversely affected by changing the impurity profile.
上記のキャパシタの製造方法において、前記ケミカル酸化膜を形成する工程は、過酸化水素水、オゾン水または硝酸水などの酸化力のある薬液に浸すことで、下部電極の表面を酸化することが好ましい。酸化力は、硝酸>オゾン水>過酸化水素水の順序である。これらを条件に応じて使い分けることにより、スループットの向上を図り、生産能力を向上する。 In the method for manufacturing a capacitor, the step of forming the chemical oxide film preferably oxidizes the surface of the lower electrode by immersing in a chemical solution having oxidizing power such as hydrogen peroxide water, ozone water, or nitric acid water. . The oxidizing power is in the order of nitric acid> ozone water> hydrogen peroxide water. By using these properly according to conditions, the throughput is improved and the production capacity is improved.
上記のキャパシタの製造方法において、上部電極を形成する工程は、容量絶縁膜を酸素雰囲気中で熱処理した後に行うことが好ましい。酸素補給により、容量絶縁膜の欠陥の密度が低減する。 In the above-described capacitor manufacturing method, the step of forming the upper electrode is preferably performed after the capacitor insulating film is heat-treated in an oxygen atmosphere. By supplying oxygen, the density of defects in the capacitor insulating film is reduced.
また、本発明の第1のキャパシタの製造方法によると、酸窒化シリコン膜を形成する前に下部電極の表面凹凸部のシリコン清浄表面を露出させ、次いで、酸化作用のある薬液でウェット処理を行って表面凹凸部の表面にケミカル酸化膜を形成する。これにより、下部電極の表面のパーティクル突部または表面凹凸部の境界突部をケミカル酸化膜が丸める効果を奏する。すなわち、高誘電率の金属酸化膜を用いたキャパシタにおいて、パーティクル突部または表面凹凸部の境界突部の発生によるリーク電流の増加とTDDB特性の劣化とを抑制することができる。 In addition, according to the first method for manufacturing a capacitor of the present invention, the silicon clean surface of the surface uneven portion of the lower electrode is exposed before the silicon oxynitride film is formed, and then wet treatment is performed with a chemical solution having an oxidizing action. Then, a chemical oxide film is formed on the surface of the surface irregularities. As a result, the chemical oxide film has the effect of rounding the particle protrusions on the surface of the lower electrode or the boundary protrusions of the surface irregularities. That is, in a capacitor using a metal oxide film having a high dielectric constant, it is possible to suppress an increase in leakage current and deterioration of TDDB characteristics due to generation of a particle protrusion or a boundary protrusion of a surface uneven portion.
また、本発明の第2のキャパシタの製造方法によると、上記の作用効果に加え、容量絶縁膜上に上部電極であるTiN膜を650℃〜700℃で形成する。これにより、TiN形成の原料ガスであるNH3 がTiN膜中に取り込まれるのを抑止できるため、容量絶縁膜である金属酸化膜の還元を抑制する効果を奏する。すなわち、高誘電率の金属酸化膜を用いたキャパシタにおいて、TDDB特性の寿命を更に向上させることができる。 According to the second method for manufacturing a capacitor of the present invention, in addition to the above-described effects, a TiN film as an upper electrode is formed on the capacitor insulating film at 650 ° C. to 700 ° C. Thereby, since NH 3 which is a raw material gas for forming TiN can be prevented from being taken into the TiN film, there is an effect of suppressing reduction of the metal oxide film which is a capacitive insulating film. That is, in the capacitor using the metal oxide film having a high dielectric constant, the life of the TDDB characteristic can be further improved.
(補助的説明)
本発明の実施の形態を説明する前に、理解を容易にするために、まず、実施の形態の基礎になっている比較例について説明する。
(Subsidiary explanation)
Before describing the embodiment of the present invention, a comparative example that is the basis of the embodiment will be described first in order to facilitate understanding.
容量絶縁膜として、高い誘電率と絶縁耐圧をもつ酸化タンタル(Ta2 O5 )膜を用いたスタックトキャパシタについてFIG.15、FIG.16を用いて説明する。シリコン基板11の表面に容量用拡散層12を形成し、全面にシリコン酸化膜で層間絶縁膜13を形成する。層間絶縁膜13にコンタクト孔14を形成し、非晶質シリコンを充填して下部電極15を形成する。更に層間絶縁膜13aを形成し、開口部14aを形成する。開口部14aの内壁に下部電極15aを形成し、パターニング後、表面の酸化膜を除去し、表面凹凸部16を形成する。表面凹凸部16に対して、減圧の化学気相成長(LPCVD)法で非晶質のシリコン膜(a−Si膜)を堆積する。そして、a−Si膜を微細加工し、下部電極のパターニングを行う。次いで、化学薬液で洗浄し、a−Si膜表面の酸化膜を除去する。高真空の反応炉の中に挿入し、a−Si膜表面に半球状の結晶粒群からなるHSG(Hemi Spherical Grain)核を形成し、熱処理を施してHSG−Siの形成を行う。
Regarding a stacked capacitor using a tantalum oxide (Ta 2 O 5 ) film having a high dielectric constant and withstand voltage as a capacitor insulating film, FIG. 15, FIG. 16 will be described. A
熱処理でa−Si膜は多結晶化する。次に、PH3アニールを施すことにより、多結晶化したSiを導電化し、下部電極15aとする。そして、アンモニア(NH3 )ガスの雰囲気中において熱処理することにより、ポリシリコン膜の下部電極15aの表面を窒化し、SiN膜17を形成する。更に、容量絶縁膜18となるSiO2 、SiON、Ta2 O5 などを形成した後、TiCl4 とNH3 を原料としてCVD法によりTiN膜による上部電極19を形成し、キャパシタを完成する。
The a-Si film is polycrystallized by the heat treatment. Next, by performing PH3 annealing, the polycrystallized Si is made conductive to form the
このTa2 O5 キャパシタおよびその製造方法には、次のような課題がある。 This Ta 2 O 5 capacitor and its manufacturing method have the following problems.
HSG−Si形成の際などに発生するパーティクルまたはHSG−Siのグレインバウンダリ(結晶粒界)形状により、パーティクル、HSG−Siグレインバウンダリの突部に局所的に電界が集中し、TDDB(Time Dependent Dielectric Breakdown)特性が劣化する。また、電位障壁が小さくなるために、大きなリーク電流が発生する。 Due to the particles generated during HSG-Si formation or the grain boundary (crystal grain boundary) of HSG-Si, the electric field is locally concentrated on the protrusions of the particles and HSG-Si grain boundary, and TDDB (Time Dependent Dielectric) Breakdown characteristics are degraded. In addition, since the potential barrier becomes small, a large leakage current is generated.
また、下部電極形成〜配線工程などで水素シンター(熱処理)やNH3 ガスを用いた成膜など還元性ガスを用いることがあるが、その還元性ガスによりTa2 O5 膜が還元され、TDDB特性が劣化する。 In some cases, a reducing gas such as hydrogen sintering (heat treatment) or film formation using NH 3 gas is used in the lower electrode formation to wiring process, etc., but the Ta 2 O 5 film is reduced by the reducing gas, and TDDB. Characteristics deteriorate.
また、上部電極19の形成後の配線工程などで、層間絶縁膜、コンタクトでの密着層形成のためにプラズマ処理を行うことがあるが、そのプラズマ処理によりTa2 O5 膜がダメージを受け、TDDB特性が劣化する。
Further, in the wiring process after the formation of the
この比較例での不都合を解消するために、本発明における実施の形態には以下のような工夫がなされている。 In order to eliminate the inconvenience in this comparative example, the following devices are devised in the embodiment of the present invention.
(実施の形態の説明)
以下、本発明にかかわるキャパシタおよびその製造方法の実施の形態を図面に基づいて詳細に説明する。
(Description of Embodiment)
Embodiments of a capacitor and a method for manufacturing the same according to the present invention will be described below in detail with reference to the drawings.
(実施の形態1)
本発明の実施の形態1のキャパシタの製造方法を、フローを示すFIG.1と、工程断面図を示すFIG.2〜FIG.9を用いて説明する。
(Embodiment 1)
The manufacturing method of the capacitor according to the first embodiment of the present invention is shown in FIG. 1 and FIG. 2-FIG. 9 will be used for explanation.
第1の工程では、ドライエッチングによるセル領域形成に伴って層間絶縁膜3aを形成する(FIG.2参照)。
In the first step, an
第2の工程では、層間絶縁膜3aの開口部4aに下部電極5a用の非晶質シリコンの堆積を行う(FIG.3参照)。
In the second step, amorphous silicon for the
第3の工程では、ウェット洗浄により非晶質シリコン表面の酸化膜を除去する。 In the third step, the oxide film on the amorphous silicon surface is removed by wet cleaning.
第4の工程では、非晶質シリコン表面にHSG−Siの表面凹凸部6を形成する(FIG.4参照)。
In the fourth step, the
第5の工程では、非晶質シリコンからなる下部電極5aのパターニングを行う(FIG.5参照)。
In the fifth step, the
第6の工程では、非晶質シリコンのHSG−Siの表面にケミカル酸化膜7を形成する(FIG.6参照)。要点の箇所を拡大図示している(FIG.7〜FIG.9も同様)。
In the sixth step, a
第7の工程では、ケミカル酸化膜7を窒化処理により改質して酸窒化シリコン膜8を形成する(FIG.7参照)。
In the seventh step, the
第8の工程では、酸窒化シリコン膜8上に容量絶縁膜9を形成する(FIG.8参照)。
In the eighth step, a capacitive insulating
第9の工程では、RTA(Rapid Thermal Anneal)またはRTO(Rapid Thermal Oxidation)を行う。 In the ninth step, RTA (Rapid Thermal Anneal) or RTO (Rapid Thermal Oxidation) is performed.
第10の工程では、上部電極10を形成する(FIG.9参照)。
In the tenth step, the
以下、上記の各工程につき、順次に説明する。 Hereinafter, each of the above steps will be described sequentially.
(1)FIG.2に示すように、シリコン基板1の表面に容量用拡散層2を形成する。そして、全面に層間絶縁膜3を形成する。層間絶縁膜3は、シリコン酸化膜あるいはBPSG膜(ボロンガラスとリンガラスを含むシリコン酸化膜)で構成する。この層間絶縁膜3に容量用拡散層2の表面に達するコンタクト孔4を形成し、コンタクト孔4に非晶質シリコンを充填し、容量用拡散層2と接続する下部電極5を形成する。次いで、下部電極5の上部に更に層間絶縁膜3aを形成し、メモリセル領域を形成するためにドライエッチング(D/E)を行い、層間絶縁膜3aに開口部4aを形成する。
(1) FIG. As shown in FIG. 2, a
(2)次に、FIG.3に示すように、反応ガスとしてSiH4 あるいはSi2 H6 を用いて、減圧CVD(Chemical Vapor Deposition)法で、a(アモルファス)−Si膜5a(膜厚は25〜50nm)を堆積する。ここで成膜温度は、500℃〜550℃の範囲に設定する。
(2) Next, FIG. As shown in FIG. 3, an a (amorphous) -
(3)その後、FIG.4に示すように、上記の半導体基板をフッ酸と純水との混合薬液である希フッ酸中に浸漬し、a−Si膜表面の自然酸化膜等の除去(酸化膜除去)を行う。ここで、希フッ酸中のフッ素濃度は0.50vol.%とする。 (3) Then, FIG. As shown in FIG. 4, the semiconductor substrate is immersed in dilute hydrofluoric acid that is a mixed chemical solution of hydrofluoric acid and pure water, and the natural oxide film and the like on the surface of the a-Si film are removed (oxide film removal). Here, the fluorine concentration in dilute hydrofluoric acid was 0.50 vol. %.
(4)続いて、プロセスチャンバーの高真空の反応炉の中に半導体基板を挿入し、熱処理(圧力は1×10-5 Pa程度、温度は600℃〜650℃程度、SiH4 流量は50sccm)を施す。これにより、a−Si膜表面にHSG核を形成し、更に半球状結晶粒であるHSG−Siの形成を行う。この熱処理でa−Si膜は多結晶化する。次に、PH3アニールを施すことにより表面凹凸部6を有する多結晶化したSi膜を導電化し、下部電極5aとする。このようにして、表面に表面凹凸部6を有する多結晶シリコンからなるキャパシタの下部電極5aを形成する。
(4) Subsequently, a semiconductor substrate is inserted into a high-vacuum reactor in the process chamber, and heat treatment (pressure is about 1 × 10 −5 Pa, temperature is about 600 ° C. to 650 ° C., SiH 4 flow rate is 50 sccm) Apply. As a result, HSG nuclei are formed on the surface of the a-Si film, and HSG-Si which is hemispherical crystal grains is further formed. The a-Si film is polycrystallized by this heat treatment. Next, the polycrystalline Si film having the
(5)次に、FIG.5に示すように、フォトリソグラフィ技術とドライエッチング技術とで下部電極5aを微細加工し、パターニングする。
(5) Next, FIG. As shown in FIG. 5, the
(6)次いで、FIG.6に示すように、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、HSG−Siの表面凹凸部6の表面の自然酸化膜等の除去(酸化膜除去)を行う。そして、過酸化水素水、オゾン水、硝酸水などの酸化作用のある薬液に浸すことにより、HSG−Si表面に、酸化シリコン膜換算で0.5〜1.5nmのケミカル酸化膜7を形成する。
(6) Next, FIG. As shown in FIG. 6, it is immersed in dilute hydrofluoric acid, which is a mixed chemical solution of hydrofluoric acid and pure water, and the surface of the
ここで、ケミカル酸化膜7の膜厚が0.5nm未満では、膜厚制御が困難である。また、ケミカル酸化膜7の膜厚が2.0nmより大きいと、SiO2 膜と金属酸化膜とのキャパシタの直列構造となり、容量低下が顕著となる。したがって、ケミカル酸化膜7の膜厚は0.5〜1.5nmであることが好ましい。
Here, if the film thickness of the
なお、上記の薬液は、硝酸水>オゾン水>過酸化水素水の順序で酸化性が高いので、酸化力のある薬液の選択によりスループットの向上が図れ、生産能力を向上させることができる。 In addition, since said chemical | medical solution has high oxidizability in order of nitric acid water> ozone water> hydrogen peroxide water, a throughput can be improved by selecting the chemical | medical solution with oxidizing power, and it can improve production capacity.
(7)次に、FIG.7に示すように、窒素雰囲気中で圧力を30Pa、RFパワーを250W、ウエハステージ温度400℃でプラズマ処理する。これにより、ケミカル酸化膜7を介してHSG−Si表面を窒化して、ケミカル酸化膜7を膜厚1.0〜3.5nmの酸窒化シリコン膜8に改質する。
(7) Next, FIG. As shown in FIG. 7, plasma treatment is performed in a nitrogen atmosphere at a pressure of 30 Pa, an RF power of 250 W, and a wafer stage temperature of 400 ° C. Thereby, the HSG-Si surface is nitrided through the
(8)次に、FIG.8に示すように、CVD法により、酸窒化シリコン膜8上にTa2 O5 の容量絶縁膜9を8〜12nm形成する。形成条件としては、圧力が30Pa程度、温度は450℃〜500℃程度、原料ガスであるペンタエトキシタンタル(Ta(OC2 H5 )5 )は0.1cc程度、O2 ガスは500sccm程度である。
(8) Next, FIG. As shown in FIG. 8, a Ta 2 O 5 capacitive insulating
(9)その後、Ta2 O5 膜の緻密化および酸素補給による欠陥密度の低減のため、酸素雰囲気中で800℃、90sec程度のRTA(瞬時熱アニール)の熱処理を行う。 (9) After that, heat treatment of RTA (instantaneous thermal annealing) at 800 ° C. for about 90 seconds is performed in an oxygen atmosphere in order to densify the Ta 2 O 5 film and reduce the defect density by supplying oxygen.
(10)最後に、FIG.9に示すように、TiCl4 (17.5sccm)とNH3 (400sccm)を原料としてCVD法により、圧力40Pa、成膜温度550℃〜650℃で上部電極10になるTiN膜を形成する。更に、その上に上部電極10をパターニングするためのマスクになるレジストパターン(図示せず)を形成する。このレジストパターンをマスクとしてTiN膜の不要部分をエッチングし、TiN膜からなる上部電極10を形成して、Ta2 O5 キャパシタの製造を完了する。
(10) Finally, FIG. As shown in FIG. 9, a TiN film to be the
以上の本実施の形態のキャパシタおよびその製造方法では、次のような利点がある。 The capacitor and the manufacturing method thereof according to the present embodiment described above have the following advantages.
Ta2 O5 膜(金属酸化膜)からなる容量絶縁膜9の形成前に、導電化された下部電極5aのHSG−Siに対するウェット処理でケミカル酸化膜7を形成している。これにより、下部電極5aのHSG−Si上に発生したパーティクル突部、またはHSG−Siグレインバウンダリ突部を丸めることができる。その結果、突部に電界集中が生じるのを抑制し、リーク電流の減少とTDDB特性の寿命の延長とを図ることができる。
Prior to the formation of the capacitive insulating
また、導電化されたHSG−Siの表面にケミカル酸化膜7を形成することにより、Ta2 O5 膜より優れた電位障壁を形成し、リーク電流の減少とTDDB特性の寿命の延長とを図ることができる。
Further, by forming the
本実施の形態によれば、上記のようなリーク電流が少なく、TDDB特性の寿命が十分に長いキャパシタを、最高でも800℃、90secという比較的低いサーマルバジェット(thermal budget)で製造することができる。 According to the present embodiment, a capacitor with a small leakage current and a sufficiently long TDDB characteristic life can be manufactured with a relatively low thermal budget of 800 ° C. and 90 sec at the maximum. .
(実施の形態2)
次に、本発明の実施の形態2のキャパシタの製造方法を説明する。本実施の形態は、FIG.9の工程で、上部電極10になるTiN膜の成膜温度を実施の形態1(550℃〜650℃)よりも高くするものである(50℃〜100℃程度高く)。
(Embodiment 2)
Next, a method for manufacturing the capacitor according to the second embodiment of the present invention will be described. This embodiment is shown in FIG. In
実施の形態1と同様にして、FIG.2〜FIG.8の工程を実行する。その後、FIG.9に示すように、TiCl4 (17.5sccm)とNH3 (400sccm)を原料としてCVD法により、圧力40Pa、成膜温度650℃〜700℃で上部電極10になるTiN膜を形成する。このTiN膜の成膜温度は、実施の形態1の場合の550℃〜650℃に比べて、50℃〜100℃程度高い。これは、NH3 は還元作用を有するが、TiN膜中へのNH3 の残留濃度を低減し、TDDB特性の劣化を抑制するためである。
In the same manner as in the first embodiment, FIG. 2 to FIG.
成膜温度が650℃未満(例えば、630℃)のTiN膜形成では、TiN膜中へのNH3 の残留濃度が650℃以上(例えば、680℃)に比べて過剰となる。一方、700℃より高くなると、ドーパントの再拡散が発生し、不純物プロファイルが変わってデバイス特性に影響することが考えられる。したがって、TiN膜の成膜温度は650℃〜700℃に設定する。 In the formation of a TiN film having a film formation temperature of less than 650 ° C. (for example, 630 ° C.), the residual concentration of NH 3 in the TiN film becomes excessive as compared with 650 ° C. or more (for example, 680 ° C.). On the other hand, when the temperature is higher than 700 ° C., it is considered that dopant re-diffusion occurs and the impurity profile is changed to influence the device characteristics. Therefore, the deposition temperature of the TiN film is set to 650 ° C. to 700 ° C.
その後、その上に上部電極10をパターニングするためのマスクになるレジストパターン(図示せず)を形成する。このレジストパターンをマスクとしてTiN膜の不要部分をエッチングし、TiN膜からなる上部電極10を形成して、Ta2 O5 キャパシタの製造を完了する。
Thereafter, a resist pattern (not shown) serving as a mask for patterning the
以上のように、本実施の形態のキャパシタの製造方法では、実施の形態1の利点に加え、TiN膜の成膜温度を高温化することにより、TiN膜中へのNH3 の残留濃度を低下させTa2 O5 膜の還元作用を抑制するので、TDDB特性の劣化を抑制する働きがある。 As described above, in the capacitor manufacturing method of the present embodiment, in addition to the advantages of the first embodiment, by increasing the deposition temperature of the TiN film, the residual concentration of NH 3 in the TiN film is reduced. Since the reducing action of the Ta 2 O 5 film is suppressed, it has a function of suppressing the deterioration of the TDDB characteristics.
(実施の形態の測定結果)
次に、FIG.10〜FIG.14を参照しつつ、本実施の形態の測定結果を説明する。
(Measurement results of the embodiment)
Next, FIG. 10-FIG. The measurement result of the present embodiment will be described with reference to FIG.
FIG.10は、実施の形態1において、FIG.6のケミカル酸化膜形成工程の有無によるTDDB特性グラフである。測定環境は、64Kbit規模で、測定温度100℃であった。 FIG. 10 is the same as that shown in FIG. 6 is a TDDB characteristic graph according to the presence or absence of a chemical oxide film formation process of No. 6. The measurement environment was a 64 Kbit scale and a measurement temperature of 100 ° C.
ケミカル酸化膜形成ステップの有無により、TDDB特性の寿命がケミカル酸化膜処理無しの場合に約1年であったのに対して、ケミカル酸化膜処理ありの場合に約25年と、約1桁、長寿命化していることが分かった。ここでTDDB特性の寿命は0.825Vでの寿命推定で行った。計算の根拠は次のとおりである。 Depending on the presence or absence of the chemical oxide film formation step, the lifetime of the TDDB characteristic was about 1 year without the chemical oxide film treatment, but about 25 years with the chemical oxide film treatment, about 1 digit, It was found that the service life was extended. Here, the lifetime of the TDDB characteristic was estimated by the lifetime at 0.825V. The basis for the calculation is as follows.
0.825Vに対応する寿命の値は、比較例の場合は7.5であり、本発明の実施の形態では8.9である。 The lifetime value corresponding to 0.825 V is 7.5 in the comparative example, and 8.9 in the embodiment of the present invention.
換算すると、
107.5(sec)=x1(年)×(60×60×24×365)
より、
x1=1.0(年)
108.9(sec)=x2(年)×(60×60×24×365)
より、
x2=25.2(年)
FIG.11は、実施の形態1において、FIG.6のケミカル酸化膜形成工程の有無によるリーク電流−電圧特性グラフである。測定環境は室温であった。
When converted,
10 7.5 (sec) = x1 (year) × (60 × 60 × 24 × 365)
Than,
x1 = 1.0 (year)
10 8.9 (sec) = x2 (year) × (60 × 60 × 24 × 365)
Than,
x2 = 25.2 (year)
FIG. 11 is the same as FIG. 6 is a leakage current-voltage characteristic graph depending on the presence or absence of a chemical oxide film forming step of FIG. The measurement environment was room temperature.
正バイアス印加時と負バイアス印加時とも、ケミカル酸化膜があるものは、ないものに比べて、リークレベルが約1桁、改善していることが分かる。 It can be seen that both when the positive bias is applied and when the negative bias is applied, the leakage level is improved by about one digit compared to the case where the chemical oxide film is present but not.
FIG.12は、実施の形態2において、FIG.9のTiN膜の成膜温度を低温(630℃)で処理した場合と高温(680℃)で処理した場合のTDDB特性グラフである。測定環境は、64Kbit規模で、測定温度100℃であった。 FIG. 12 corresponds to the FIG. 9 is a TDDB characteristic graph when the TiN film is formed at a low temperature (630 ° C.) and at a high temperature (680 ° C.). The measurement environment was a 64 Kbit scale and a measurement temperature of 100 ° C.
上部電極であるTiN膜の低温成膜の場合には、TDDB特性の寿命が約25年であった。これに対して、ケミカル酸化膜処理ありの高温成膜の場合は、約10万年を超え、大幅に長寿命化していることが分かった。ここでTDDB特性の寿命は0.825Vでの寿命推定で行った。計算の根拠は次のとおりである。 In the case of forming the TiN film as the upper electrode at a low temperature, the lifetime of the TDDB characteristic was about 25 years. In contrast, in the case of high-temperature film formation with a chemical oxide film treatment, it has been found that the life has been significantly extended over about 100,000 years. Here, the lifetime of the TDDB characteristic was estimated by the lifetime at 0.825V. The basis for the calculation is as follows.
0.825Vに対応する寿命の値は、低温成膜の場合は8.9、高温成膜の場合は10.2である。 The lifetime value corresponding to 0.825 V is 8.9 for low temperature film formation and 10.2 for high temperature film formation.
換算すると、
108.9(sec)=x2(年)×(60×60×24×365)
より、
x2≒25.2(年)
1012.7(sec)=x3(年)×(60×60×24×365)
より、
x3≒15.9×104(年)
次に、本発明の実施の形態のキャパシタ構造と比較例のキャパシタ構造のSIMS(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)による分析結果をFIG.13に示す。FIG.14にFIG.13で用いたサンプルの処理フローを示す。
When converted,
10 8.9 (sec) = x2 (year) × (60 × 60 × 24 × 365)
Than,
x2 ≒ 25.2 (years)
10 12.7 (sec) = x3 (year) × (60 × 60 × 24 × 365)
Than,
x3 ≒ 15.9 × 10 4 (year)
Next, SIMS (Secondary Ion Mass Spectroscopy) analysis results of the capacitor structure of the embodiment of the present invention and the capacitor structure of the comparative example are shown in FIG. It is shown in FIG. FIG. 14 in FIG. The processing flow of the sample used in 13 is shown.
FIG.13において、m/e=18の酸素の強度分布をみると、本発明の実施の形態(ケミカル酸化膜あり)の場合、比較例と比較してPoly−Si側へより多く分布していることが分かる。これは、FIG.6のケミカル酸化により形成された酸化シリコン層(ケミカル酸化膜)が、FIG.7のプラズマ処理による酸窒化シリコン膜への改質処理を経て、FIG.8の容量絶縁膜形成後のRTA処理により酸化シリコン層の一部酸素が下部電極側へ拡散したことを示している。
FIG. 13 shows that the oxygen intensity distribution at m / e = 18 is more distributed to the Poly-Si side in the embodiment of the present invention (with chemical oxide film) as compared with the comparative example. I understand. This is shown in FIG. 6 is a silicon oxide layer (chemical oxide film) formed by chemical oxidation of FIG. 7 is subjected to the modification treatment to the silicon oxynitride film by the plasma treatment of FIG. 8 shows that part of oxygen in the silicon oxide layer has diffused to the lower electrode side by the RTA treatment after the
比較例の場合、FIG.17に示すように、SIMS分析のサンプルは、Bare−Si上に仮想HSG−SiとしてPoly−Siを620℃で200nm成膜後、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、Si膜表面の自然酸化膜等の除去(酸化膜除去)を行う。ここで、希フッ酸のフッ素濃度は0.50vol.%である。その後、実施の形態1および2と同様のプラズマ窒化処理、容量絶縁膜であるTa2 O5 膜(10nm)の形成後に、酸素雰囲気中で800℃、90secのRTO処理を行った。
In the case of the comparative example, FIG. As shown in FIG. 17, a sample of SIMS analysis was prepared by depositing a poly-Si film as a virtual HSG-Si on Bare-Si at 200 nm at 620 ° C., and then in dilute hydrofluoric acid, which is a mixed chemical solution of hydrofluoric acid and pure water. Immersion is performed to remove the natural oxide film on the Si film surface (oxide film removal). Here, the fluorine concentration of dilute hydrofluoric acid was 0.50 vol. %. Thereafter, the same plasma nitriding treatment as in
また、本発明の実施の形態の場合、FIG.14に示すように、Bare−Si上に仮想HSG−SiとしてPoly−Siを620℃で200nm成膜後、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、Si膜表面の自然酸化膜等の除去(酸化膜除去)を行う。続いて、オゾン水処理することでケミカル酸化膜を1.1nm程度形成する。ここで、希フッ酸のフッ素濃度は0.50vol.%である。その後、実施の形態1および2と同様のプラズマ窒化処理、容量絶縁膜であるTa2 O5 膜(10nm)を形成した後に、酸素雰囲気中で800℃、90secのRTO処理を行った。
In the case of the embodiment of the present invention, FIG. As shown in FIG. 14, after forming Poly-Si as virtual HSG-Si on Bare-Si at 200 nm at 620 ° C., it is immersed in dilute hydrofluoric acid, which is a mixed chemical solution of hydrofluoric acid and pure water, and the surface of the Si film The natural oxide film is removed (oxide film removal). Subsequently, a chemical oxide film is formed to a thickness of about 1.1 nm by treating with ozone water. Here, the fluorine concentration of dilute hydrofluoric acid was 0.50 vol. %. Thereafter, the same plasma nitriding treatment as in
本発明は、上記した実施の形態のみに限定されるものではなく、その技術的思想の範囲内で種々に変形して実施することが可能である。 The present invention is not limited to the above-described embodiment, and can be variously modified and implemented within the scope of its technical idea.
本発明のキャパシタは、リーク電流が少なく、経時的絶縁破壊(TDDB)寿命が充分に長い高誘電率の絶縁膜を備えた、DRAMにおけるメモリセルの電荷蓄積用のキャパシタ等として有用である。 The capacitor of the present invention is useful as a capacitor for storing electric charge of a memory cell in a DRAM, which has a high dielectric constant insulating film having a small leakage current and a sufficiently long dielectric breakdown (TDDB) life.
1,11 シリコン基板
2,12 容量用拡散層
3,13 層間絶縁膜(下層)
3a,13a 層間絶縁膜(上層)
4,14 コンタクト孔
5,15 下部電極(下部)
5a,15a 下部電極(上部)
6,16 表面凸部(HSG−Si)
7 ケミカル酸化膜
8 酸窒化シリコン膜
17 窒化シリコン膜
9,18 容量絶縁膜(Ta2O5膜)
10,19 上部電極(TiN膜)
1,11
3a, 13a Interlayer insulation film (upper layer)
4,14
5a, 15a Lower electrode (upper)
6,16 Surface convex part (HSG-Si)
7
10,19 Upper electrode (TiN film)
Claims (5)
前記開口部の内壁に表面凹凸部を有する多結晶シリコンからなる下部電極を形成する工程と、
前記表面凹凸部を有する下部電極の表面を酸化してケミカル酸化膜を形成する工程と、
その後、
前記下部電極の前記表面凹凸部の表面を前記ケミカル酸化膜を介して窒化して、前記ケミカル酸化膜を酸窒化シリコン膜に改質する工程と、
その後、
前記酸窒化シリコン膜上に金属酸化膜からなる容量絶縁膜を形成する工程と、
前記容量絶縁膜上に上部電極を形成する工程と、
を含むキャパシタの製造方法。 Forming an opening in an interlayer insulating film on a semiconductor substrate;
Forming a lower electrode made of polycrystalline silicon having surface irregularities on the inner wall of the opening;
Oxidizing the surface of the lower electrode having the surface irregularities to form a chemical oxide film;
afterwards,
Nitriding the surface of the surface uneven portion of the lower electrode through the chemical oxide film, and modifying the chemical oxide film into a silicon oxynitride film;
afterwards,
Forming a capacitive insulating film made of a metal oxide film on the silicon oxynitride film;
Forming an upper electrode on the capacitive insulating film;
The manufacturing method of the capacitor containing this.
前記下部電極の前記表面凹凸部を洗浄して前記表面凹凸部のシリコン清浄表面を露出させ、
続いて酸化力のある薬液でウェット処理を行う、
ことを特徴とする請求項1に記載のキャパシタの製造方法。 The step of forming the chemical oxide film includes:
Cleaning the surface irregularities of the lower electrode to expose the silicon clean surface of the surface irregularities;
Subsequently, wet treatment is performed with a chemical solution having oxidizing power.
The method of manufacturing a capacitor according to claim 1 .
前記上部電極として窒化チタン膜を650℃〜700℃の堆積温度で形成する、
ことを特徴とする請求項1に記載のキャパシタの製造方法。 The step of forming the upper electrode includes:
A titanium nitride film is formed as the upper electrode at a deposition temperature of 650 ° C. to 700 ° C .;
The method of manufacturing a capacitor according to claim 1 .
過酸化水素水、オゾン水または硝酸水などの酸化力のある薬液に浸すことで、下部電極の表面を酸化する、
ことを特徴とする請求項1に記載のキャパシタの製造方法。 The step of forming the chemical oxide film includes:
The surface of the lower electrode is oxidized by immersing it in a chemical solution with oxidizing power such as hydrogen peroxide, ozone or nitric acid.
The method of manufacturing a capacitor according to claim 1 .
前記容量絶縁膜を酸素雰囲気中で熱処理した後に行う、
ことを特徴とする請求項1に記載のキャパシタの製造方法。 The step of forming the upper electrode includes:
Performed after heat-treating the capacitive insulating film in an oxygen atmosphere;
The method of manufacturing a capacitor according to claim 1 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005152606A JP4111963B2 (en) | 2004-06-10 | 2005-05-25 | Capacitor manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004172939 | 2004-06-10 | ||
| JP2005152606A JP4111963B2 (en) | 2004-06-10 | 2005-05-25 | Capacitor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006024899A JP2006024899A (en) | 2006-01-26 |
| JP4111963B2 true JP4111963B2 (en) | 2008-07-02 |
Family
ID=35797926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005152606A Expired - Fee Related JP4111963B2 (en) | 2004-06-10 | 2005-05-25 | Capacitor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4111963B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3589801B2 (en) * | 1996-07-29 | 2004-11-17 | 松下電器産業株式会社 | Method of forming oxide film on semiconductor substrate surface |
| JPH11145133A (en) * | 1997-11-10 | 1999-05-28 | Kobe Steel Ltd | Silicon semiconductor device |
| JP2000243752A (en) * | 1999-02-17 | 2000-09-08 | Sony Corp | Method for forming silicon oxynitride film and method for manufacturing p-type semiconductor device |
| JP2001156024A (en) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | TiN-based thin film and method of forming the same, film-forming apparatus, film structure including TiN-based thin film, method of manufacturing the same, and semiconductor device |
| JP2001267530A (en) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2002057155A (en) * | 2000-08-08 | 2002-02-22 | Fujitsu Ltd | Method for producing tantalum pentoxide film |
| JP4051922B2 (en) * | 2001-12-04 | 2008-02-27 | 株式会社日立製作所 | Manufacturing method of MIS capacitor made of tantalum pentoxide |
| JP2004087733A (en) * | 2002-08-26 | 2004-03-18 | Fujitsu Ltd | Method for manufacturing semiconductor device |
-
2005
- 2005-05-25 JP JP2005152606A patent/JP4111963B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006024899A (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| JPH1117153A (en) | Method for forming capacitor of semiconductor device | |
| JP2004200550A (en) | Method for manufacturing semiconductor device | |
| US6057189A (en) | Method of fabricating capacitor utilizing an ion implantation method | |
| CN1327496C (en) | Method for manufacturing semiconductor device with duoble space walls | |
| US20050124113A1 (en) | Method for fabricating semiconductor device | |
| US5378645A (en) | Method of making a semiconductor device with a capacitor | |
| JP4233735B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR100351238B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100588888B1 (en) | Manufacturing method of capacitor having tantalum oxide film as insulating film | |
| JP4111963B2 (en) | Capacitor manufacturing method | |
| US7326626B2 (en) | Capacitor and method for manufacturing the same | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| KR20010017212A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100540476B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR20000041429A (en) | Method for fabricating capacitor which can prevent oxidation of bottom electrode | |
| JP2007165733A (en) | Semiconductor device and manufacturing method thereof | |
| KR20000005609A (en) | Method for fabricating semiconductor devices and thin dielectric film used therefor | |
| KR100268782B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100424715B1 (en) | Method of manufacturing capacitor in semiconductor device | |
| KR100504434B1 (en) | Method of forming capacitor | |
| KR100395903B1 (en) | Method for forming the capacitor line bottom plug of semiconductor device | |
| KR100875648B1 (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4111963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |