JP4111963B2 - キャパシタの製造方法 - Google Patents

Description

本発明は、例えばＤＲＡＭ（Dynamic Random Access Memory）におけるメモリセルの電荷蓄積等のために用いられるキャパシタの製造方法に関する。

スタックトキャパシタ（stacked capacitor）として、その容量絶縁膜が高い誘電率と絶縁耐圧をもつ酸化タンタル（Ｔａ₂ Ｏ₅ ）で構成されたものがある。層間絶縁膜の開口部の内壁に非晶質シリコンが形成され、熱処理によって多結晶化および導電化され、下部電極となっている。このポリシリコンの下部電極の表面にシリコン窒化膜（ＳｉＮ）が形成され、更に、酸化タンタルの容量絶縁膜が形成され、更に窒化チタン膜（ＴｉＮ）の上部電極が形成されている。

ここで、実効電極表面積を増加させて静電容量を増加するために、非晶質シリコンの表面に半球状の結晶粒群からなるＨＳＧ（Hemi Spherical Grain）核を形成することが行われる。すなわち、下部電極のもとになる非晶質シリコンの表面の酸化膜を除去し、表面凹凸部を形成する。表面凹凸部に対して、化学気相成長（ＣＶＤ）法で更に非晶質シリコン膜を堆積し、これを下部電極とする。次いで、化学薬液で洗浄して酸化膜を除去し、半球状の結晶粒群からなるＨＳＧ（Hemi Spherical Grain）核を形成し、熱処理を施してＨＳＧ−Ｓｉの形成を行う。そして、その上に上記のシリコン窒化膜、酸化タンタルの容量絶縁膜、窒化チタン膜の上部電極が形成される。
特開２００２−１２４６５０号（第５−７頁、第３−１０図）

ところで、酸化タンタルの キャパシタには、次のような課題がある。ＨＳＧ−Ｓｉ形成の際などに発生するパーティクルまたはＨＳＧ−Ｓｉのグレインバウンダリ（結晶粒界）の突部に局所的に電界が集中するため、ＴＤＤＢ（Time Dependent Dielectric Breakdown）特性が劣化する。また、酸化タンタル膜は電位障壁が小さくなるために、大きなリーク電流が発生する。

また、下部電極形成〜配線工程などで水素シンター（熱処理）やＮＨ₃ ガスを用いた成膜など還元性ガスを用いることがあるが、その還元性ガスにより酸化タンタル膜が金属タンタルに還元され、ＴＤＤＢ特性が劣化する。

また、上部電極の形成後の配線工程などで、層間絶縁膜、コンタクトでの密着層形成のためにプラズマ処理を行うことがあるが、そのプラズマ処理により酸化タンタル膜がダメージを受け、ＴＤＤＢ特性が劣化する。

本発明は、このような事情に鑑みて創作したものであって、大容量でリーク電流が少なくＴＤＤＢ特性の劣化が少ない高誘電率の金属酸化膜を用いたキャパシタおよびその製造方法を提供することを目的とする。

また、本発明による第１のキャパシタの製造方法は、半導体基板上の層間絶縁膜に開口部を形成する工程と、前記開口部の内壁に表面凹凸部を有する多結晶シリコンからなる下部電極を形成する工程と、前記表面凹凸部を有する下部電極の表面を酸化してケミカル酸化膜を形成する工程と、その後、前記下部電極の前記表面凹凸部の表面を前記ケミカル酸化膜を介して窒化して、前記ケミカル酸化膜を酸窒化シリコン膜に改質する工程と、その後、前記酸窒化シリコン膜上に金属酸化膜からなる容量絶縁膜を形成する工程と、前記容量絶縁膜上に上部電極を形成する工程とを含むものである。

上記の構成によると、酸窒化シリコン膜を形成する前に、下部電極の表面凹凸部の表面にケミカル酸化膜を形成するようにしている。これにより、パーティクル突部または表面凹凸部の境界突部をケミカル酸化膜が丸め、突部に電界集中が生じるのを抑制する。その結果、突部に起因するリーク電流の増加とＴＤＤＢ特性の劣化とを抑制することができる。

前記ケミカル酸化膜を形成する工程は、前記下部電極の前記表面凹凸部を洗浄して前記表面凹凸部のシリコン清浄表面を露出させ、続いて酸化力のある薬液でウェット処理を行うことで実現できる。これにより、パーティクル突部または表面凹凸部の境界突部に対する酸化による丸めは、その効率が良くなる。

また、本発明による第２のキャパシタの製造方法は、第１のキャパシタの製造方法において、前記上部電極を形成する工程は、前記上部電極として窒化チタン膜を６５０℃〜７００℃の堆積温度で形成するものである。

上記の構成によると、容量絶縁膜上に上部電極であるＴｉＮ膜を６５０℃〜７００℃で形成することにより、比較的低温である５５０℃〜６５０℃に比べてＴｉＮ形成の原料ガスの一つであるＮＨ₃ がＴｉＮ膜中に取り込まれるのを抑止する。そのため、容量絶縁膜である金属酸化膜の還元を抑制し、ＴＤＤＢ特性の寿命を更に向上させる。成膜温度が６５０℃未満であれば、還元作用を有するＮＨ₃ の膜中への残留が過多になる。また、７００℃より高くなると、ドーパントの再拡散が発生し、不純物プロファイルが変わることによりデバイス特性に悪影響を与えることになるからである。

上記のキャパシタの製造方法において、前記ケミカル酸化膜を形成する工程は、過酸化水素水、オゾン水または硝酸水などの酸化力のある薬液に浸すことで、下部電極の表面を酸化することが好ましい。酸化力は、硝酸＞オゾン水＞過酸化水素水の順序である。これらを条件に応じて使い分けることにより、スループットの向上を図り、生産能力を向上する。

上記のキャパシタの製造方法において、上部電極を形成する工程は、容量絶縁膜を酸素雰囲気中で熱処理した後に行うことが好ましい。酸素補給により、容量絶縁膜の欠陥の密度が低減する。

また、本発明の第１のキャパシタの製造方法によると、酸窒化シリコン膜を形成する前に下部電極の表面凹凸部のシリコン清浄表面を露出させ、次いで、酸化作用のある薬液でウェット処理を行って表面凹凸部の表面にケミカル酸化膜を形成する。これにより、下部電極の表面のパーティクル突部または表面凹凸部の境界突部をケミカル酸化膜が丸める効果を奏する。すなわち、高誘電率の金属酸化膜を用いたキャパシタにおいて、パーティクル突部または表面凹凸部の境界突部の発生によるリーク電流の増加とＴＤＤＢ特性の劣化とを抑制することができる。

また、本発明の第２のキャパシタの製造方法によると、上記の作用効果に加え、容量絶縁膜上に上部電極であるＴｉＮ膜を６５０℃〜７００℃で形成する。これにより、ＴｉＮ形成の原料ガスであるＮＨ₃ がＴｉＮ膜中に取り込まれるのを抑止できるため、容量絶縁膜である金属酸化膜の還元を抑制する効果を奏する。すなわち、高誘電率の金属酸化膜を用いたキャパシタにおいて、ＴＤＤＢ特性の寿命を更に向上させることができる。

（補助的説明）
本発明の実施の形態を説明する前に、理解を容易にするために、まず、実施の形態の基礎になっている比較例について説明する。

容量絶縁膜として、高い誘電率と絶縁耐圧をもつ酸化タンタル（Ｔａ₂ Ｏ₅ ）膜を用いたスタックトキャパシタについてＦＩＧ．１５、ＦＩＧ．１６を用いて説明する。シリコン基板１１の表面に容量用拡散層１２を形成し、全面にシリコン酸化膜で層間絶縁膜１３を形成する。層間絶縁膜１３にコンタクト孔１４を形成し、非晶質シリコンを充填して下部電極１５を形成する。更に層間絶縁膜１３ａを形成し、開口部１４ａを形成する。開口部１４ａの内壁に下部電極１５ａを形成し、パターニング後、表面の酸化膜を除去し、表面凹凸部１６を形成する。表面凹凸部１６に対して、減圧の化学気相成長（ＬＰＣＶＤ）法で非晶質のシリコン膜（ａ−Ｓｉ膜）を堆積する。そして、ａ−Ｓｉ膜を微細加工し、下部電極のパターニングを行う。次いで、化学薬液で洗浄し、ａ−Ｓｉ膜表面の酸化膜を除去する。高真空の反応炉の中に挿入し、ａ−Ｓｉ膜表面に半球状の結晶粒群からなるＨＳＧ（Hemi Spherical Grain）核を形成し、熱処理を施してＨＳＧ−Ｓｉの形成を行う。

熱処理でａ−Ｓｉ膜は多結晶化する。次に、ＰＨ３アニールを施すことにより、多結晶化したＳｉを導電化し、下部電極１５ａとする。そして、アンモニア（ＮＨ₃ ）ガスの雰囲気中において熱処理することにより、ポリシリコン膜の下部電極１５ａの表面を窒化し、ＳｉＮ膜１７を形成する。更に、容量絶縁膜１８となるＳｉＯ₂ 、ＳｉＯＮ、Ｔａ₂ Ｏ₅ などを形成した後、ＴｉＣｌ₄ とＮＨ₃ を原料としてＣＶＤ法によりＴｉＮ膜による上部電極１９を形成し、キャパシタを完成する。

このＴａ₂ Ｏ₅ キャパシタおよびその製造方法には、次のような課題がある。

ＨＳＧ−Ｓｉ形成の際などに発生するパーティクルまたはＨＳＧ−Ｓｉのグレインバウンダリ（結晶粒界）形状により、パーティクル、ＨＳＧ−Ｓｉグレインバウンダリの突部に局所的に電界が集中し、ＴＤＤＢ（Time Dependent Dielectric Breakdown）特性が劣化する。また、電位障壁が小さくなるために、大きなリーク電流が発生する。

また、下部電極形成〜配線工程などで水素シンター（熱処理）やＮＨ₃ ガスを用いた成膜など還元性ガスを用いることがあるが、その還元性ガスによりＴａ₂ Ｏ₅ 膜が還元され、ＴＤＤＢ特性が劣化する。

また、上部電極１９の形成後の配線工程などで、層間絶縁膜、コンタクトでの密着層形成のためにプラズマ処理を行うことがあるが、そのプラズマ処理によりＴａ₂ Ｏ₅ 膜がダメージを受け、ＴＤＤＢ特性が劣化する。

この比較例での不都合を解消するために、本発明における実施の形態には以下のような工夫がなされている。

（実施の形態の説明）
以下、本発明にかかわるキャパシタおよびその製造方法の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本発明の実施の形態１のキャパシタの製造方法を、フローを示すＦＩＧ．１と、工程断面図を示すＦＩＧ．２〜ＦＩＧ．９を用いて説明する。

第１の工程では、ドライエッチングによるセル領域形成に伴って層間絶縁膜３ａを形成する（ＦＩＧ．２参照）。

第２の工程では、層間絶縁膜３ａの開口部４ａに下部電極５ａ用の非晶質シリコンの堆積を行う（ＦＩＧ．３参照）。

第３の工程では、ウェット洗浄により非晶質シリコン表面の酸化膜を除去する。

第４の工程では、非晶質シリコン表面にＨＳＧ−Ｓｉの表面凹凸部６を形成する（ＦＩＧ．４参照）。

第５の工程では、非晶質シリコンからなる下部電極５ａのパターニングを行う（ＦＩＧ．５参照）。

第６の工程では、非晶質シリコンのＨＳＧ−Ｓｉの表面にケミカル酸化膜７を形成する（ＦＩＧ．６参照）。要点の箇所を拡大図示している（ＦＩＧ．７〜ＦＩＧ．９も同様）。

第７の工程では、ケミカル酸化膜７を窒化処理により改質して酸窒化シリコン膜８を形成する（ＦＩＧ．７参照）。

第８の工程では、酸窒化シリコン膜８上に容量絶縁膜９を形成する（ＦＩＧ．８参照）。

第９の工程では、ＲＴＡ（Rapid Thermal Anneal）またはＲＴＯ(Rapid Thermal Oxidation)を行う。

第１０の工程では、上部電極１０を形成する（ＦＩＧ．９参照）。

以下、上記の各工程につき、順次に説明する。

（１）ＦＩＧ．２に示すように、シリコン基板１の表面に容量用拡散層２を形成する。そして、全面に層間絶縁膜３を形成する。層間絶縁膜３は、シリコン酸化膜あるいはＢＰＳＧ膜（ボロンガラスとリンガラスを含むシリコン酸化膜）で構成する。この層間絶縁膜３に容量用拡散層２の表面に達するコンタクト孔４を形成し、コンタクト孔４に非晶質シリコンを充填し、容量用拡散層２と接続する下部電極５を形成する。次いで、下部電極５の上部に更に層間絶縁膜３ａを形成し、メモリセル領域を形成するためにドライエッチング（Ｄ／Ｅ）を行い、層間絶縁膜３ａに開口部４ａを形成する。

（２）次に、ＦＩＧ．３に示すように、反応ガスとしてＳｉＨ₄ あるいはＳｉ₂ Ｈ₆ を用いて、減圧ＣＶＤ（Chemical Vapor Deposition）法で、ａ（アモルファス）−Ｓｉ膜５ａ（膜厚は２５〜５０ｎｍ）を堆積する。ここで成膜温度は、５００℃〜５５０℃の範囲に設定する。

（３）その後、ＦＩＧ．４に示すように、上記の半導体基板をフッ酸と純水との混合薬液である希フッ酸中に浸漬し、ａ−Ｓｉ膜表面の自然酸化膜等の除去（酸化膜除去）を行う。ここで、希フッ酸中のフッ素濃度は０．５０ｖｏｌ．％とする。

（４）続いて、プロセスチャンバーの高真空の反応炉の中に半導体基板を挿入し、熱処理（圧力は１×１０^-5 Ｐａ程度、温度は６００℃〜６５０℃程度、ＳｉＨ₄ 流量は５０ｓｃｃｍ）を施す。これにより、ａ−Ｓｉ膜表面にＨＳＧ核を形成し、更に半球状結晶粒であるＨＳＧ−Ｓｉの形成を行う。この熱処理でａ−Ｓｉ膜は多結晶化する。次に、ＰＨ３アニールを施すことにより表面凹凸部６を有する多結晶化したＳｉ膜を導電化し、下部電極５ａとする。このようにして、表面に表面凹凸部６を有する多結晶シリコンからなるキャパシタの下部電極５ａを形成する。

（５）次に、ＦＩＧ．５に示すように、フォトリソグラフィ技術とドライエッチング技術とで下部電極５ａを微細加工し、パターニングする。

（６）次いで、ＦＩＧ．６に示すように、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、ＨＳＧ−Ｓｉの表面凹凸部６の表面の自然酸化膜等の除去（酸化膜除去）を行う。そして、過酸化水素水、オゾン水、硝酸水などの酸化作用のある薬液に浸すことにより、ＨＳＧ−Ｓｉ表面に、酸化シリコン膜換算で０．５〜１．５ｎｍのケミカル酸化膜７を形成する。

ここで、ケミカル酸化膜７の膜厚が０．５ｎｍ未満では、膜厚制御が困難である。また、ケミカル酸化膜７の膜厚が２．０ｎｍより大きいと、ＳｉＯ₂ 膜と金属酸化膜とのキャパシタの直列構造となり、容量低下が顕著となる。したがって、ケミカル酸化膜７の膜厚は０．５〜１．５ｎｍであることが好ましい。

なお、上記の薬液は、硝酸水＞オゾン水＞過酸化水素水の順序で酸化性が高いので、酸化力のある薬液の選択によりスループットの向上が図れ、生産能力を向上させることができる。

（７）次に、ＦＩＧ．７に示すように、窒素雰囲気中で圧力を３０Ｐａ、ＲＦパワーを２５０Ｗ、ウエハステージ温度４００℃でプラズマ処理する。これにより、ケミカル酸化膜７を介してＨＳＧ−Ｓｉ表面を窒化して、ケミカル酸化膜７を膜厚１．０〜３．５ｎｍの酸窒化シリコン膜８に改質する。

（８）次に、ＦＩＧ．８に示すように、ＣＶＤ法により、酸窒化シリコン膜８上にＴａ₂ Ｏ₅ の容量絶縁膜９を８〜１２ｎｍ形成する。形成条件としては、圧力が３０Ｐａ程度、温度は４５０℃〜５００℃程度、原料ガスであるペンタエトキシタンタル（Ｔａ（ＯＣ₂ Ｈ₅ ）₅ ）は０．１ｃｃ程度、Ｏ₂ ガスは５００ｓｃｃｍ程度である。

（９）その後、Ｔａ₂ Ｏ₅ 膜の緻密化および酸素補給による欠陥密度の低減のため、酸素雰囲気中で８００℃、９０ｓｅｃ程度のＲＴＡ（瞬時熱アニール）の熱処理を行う。

（１０）最後に、ＦＩＧ．９に示すように、ＴｉＣｌ₄ （１７．５ｓｃｃｍ）とＮＨ₃ （４００ｓｃｃｍ）を原料としてＣＶＤ法により、圧力４０Ｐａ、成膜温度５５０℃〜６５０℃で上部電極１０になるＴｉＮ膜を形成する。更に、その上に上部電極１０をパターニングするためのマスクになるレジストパターン（図示せず）を形成する。このレジストパターンをマスクとしてＴｉＮ膜の不要部分をエッチングし、ＴｉＮ膜からなる上部電極１０を形成して、Ｔａ₂ Ｏ₅ キャパシタの製造を完了する。

以上の本実施の形態のキャパシタおよびその製造方法では、次のような利点がある。

Ｔａ₂ Ｏ₅ 膜（金属酸化膜）からなる容量絶縁膜９の形成前に、導電化された下部電極５ａのＨＳＧ−Ｓｉに対するウェット処理でケミカル酸化膜７を形成している。これにより、下部電極５ａのＨＳＧ−Ｓｉ上に発生したパーティクル突部、またはＨＳＧ−Ｓｉグレインバウンダリ突部を丸めることができる。その結果、突部に電界集中が生じるのを抑制し、リーク電流の減少とＴＤＤＢ特性の寿命の延長とを図ることができる。

また、導電化されたＨＳＧ−Ｓｉの表面にケミカル酸化膜７を形成することにより、Ｔａ₂ Ｏ₅ 膜より優れた電位障壁を形成し、リーク電流の減少とＴＤＤＢ特性の寿命の延長とを図ることができる。

本実施の形態によれば、上記のようなリーク電流が少なく、ＴＤＤＢ特性の寿命が十分に長いキャパシタを、最高でも８００℃、９０ｓｅｃという比較的低いサーマルバジェット（thermal budget）で製造することができる。

（実施の形態２）
次に、本発明の実施の形態２のキャパシタの製造方法を説明する。本実施の形態は、ＦＩＧ．９の工程で、上部電極１０になるＴｉＮ膜の成膜温度を実施の形態１（５５０℃〜６５０℃）よりも高くするものである（５０℃〜１００℃程度高く）。

実施の形態１と同様にして、ＦＩＧ．２〜ＦＩＧ．８の工程を実行する。その後、ＦＩＧ．９に示すように、ＴｉＣｌ₄ （１７．５ｓｃｃｍ）とＮＨ₃ （４００ｓｃｃｍ）を原料としてＣＶＤ法により、圧力４０Ｐａ、成膜温度６５０℃〜７００℃で上部電極１０になるＴｉＮ膜を形成する。このＴｉＮ膜の成膜温度は、実施の形態１の場合の５５０℃〜６５０℃に比べて、５０℃〜１００℃程度高い。これは、ＮＨ₃ は還元作用を有するが、ＴｉＮ膜中へのＮＨ₃ の残留濃度を低減し、ＴＤＤＢ特性の劣化を抑制するためである。

成膜温度が６５０℃未満（例えば、６３０℃）のＴｉＮ膜形成では、ＴｉＮ膜中へのＮＨ₃ の残留濃度が６５０℃以上（例えば、６８０℃）に比べて過剰となる。一方、７００℃より高くなると、ドーパントの再拡散が発生し、不純物プロファイルが変わってデバイス特性に影響することが考えられる。したがって、ＴｉＮ膜の成膜温度は６５０℃〜７００℃に設定する。

その後、その上に上部電極１０をパターニングするためのマスクになるレジストパターン（図示せず）を形成する。このレジストパターンをマスクとしてＴｉＮ膜の不要部分をエッチングし、ＴｉＮ膜からなる上部電極１０を形成して、Ｔａ₂ Ｏ₅ キャパシタの製造を完了する。

以上のように、本実施の形態のキャパシタの製造方法では、実施の形態１の利点に加え、ＴｉＮ膜の成膜温度を高温化することにより、ＴｉＮ膜中へのＮＨ₃ の残留濃度を低下させＴａ₂ Ｏ₅ 膜の還元作用を抑制するので、ＴＤＤＢ特性の劣化を抑制する働きがある。

（実施の形態の測定結果）
次に、ＦＩＧ．１０〜ＦＩＧ．１４を参照しつつ、本実施の形態の測定結果を説明する。

ＦＩＧ．１０は、実施の形態１において、ＦＩＧ．６のケミカル酸化膜形成工程の有無によるＴＤＤＢ特性グラフである。測定環境は、６４Ｋｂｉｔ規模で、測定温度１００℃であった。

ケミカル酸化膜形成ステップの有無により、ＴＤＤＢ特性の寿命がケミカル酸化膜処理無しの場合に約１年であったのに対して、ケミカル酸化膜処理ありの場合に約２５年と、約１桁、長寿命化していることが分かった。ここでＴＤＤＢ特性の寿命は０．８２５Ｖでの寿命推定で行った。計算の根拠は次のとおりである。

０．８２５Ｖに対応する寿命の値は、比較例の場合は７．５であり、本発明の実施の形態では８．９である。

換算すると、
１０^7.5（sec）＝ｘ１（年）×（６０×６０×２４×３６５）
より、
ｘ１＝１．０（年）
１０^8.9（sec）＝ｘ２（年）×（６０×６０×２４×３６５）
より、
ｘ２＝２５．２（年）
ＦＩＧ．１１は、実施の形態１において、ＦＩＧ．６のケミカル酸化膜形成工程の有無によるリーク電流−電圧特性グラフである。測定環境は室温であった。

正バイアス印加時と負バイアス印加時とも、ケミカル酸化膜があるものは、ないものに比べて、リークレベルが約１桁、改善していることが分かる。

ＦＩＧ．１２は、実施の形態２において、ＦＩＧ．９のＴｉＮ膜の成膜温度を低温（６３０℃）で処理した場合と高温（６８０℃）で処理した場合のＴＤＤＢ特性グラフである。測定環境は、６４Ｋｂｉｔ規模で、測定温度１００℃であった。

上部電極であるＴｉＮ膜の低温成膜の場合には、ＴＤＤＢ特性の寿命が約２５年であった。これに対して、ケミカル酸化膜処理ありの高温成膜の場合は、約１０万年を超え、大幅に長寿命化していることが分かった。ここでＴＤＤＢ特性の寿命は０．８２５Ｖでの寿命推定で行った。計算の根拠は次のとおりである。

０．８２５Ｖに対応する寿命の値は、低温成膜の場合は８．９、高温成膜の場合は１０．２である。

換算すると、
１０^8.9（sec）＝ｘ２（年）×（６０×６０×２４×３６５）
より、
ｘ２≒２５．２（年）
１０^12.7（sec）＝ｘ３（年）×（６０×６０×２４×３６５）
より、
ｘ３≒１５．９×１０⁴（年）
次に、本発明の実施の形態のキャパシタ構造と比較例のキャパシタ構造のＳＩＭＳ（Secondary Ion Mass Spectroscopy：二次イオン質量分析法）による分析結果をＦＩＧ．１３に示す。ＦＩＧ．１４にＦＩＧ．１３で用いたサンプルの処理フローを示す。

ＦＩＧ．１３において、ｍ／ｅ＝１８の酸素の強度分布をみると、本発明の実施の形態（ケミカル酸化膜あり）の場合、比較例と比較してＰｏｌｙ−Ｓｉ側へより多く分布していることが分かる。これは、ＦＩＧ．６のケミカル酸化により形成された酸化シリコン層（ケミカル酸化膜）が、ＦＩＧ．７のプラズマ処理による酸窒化シリコン膜への改質処理を経て、ＦＩＧ．８の容量絶縁膜形成後のＲＴＡ処理により酸化シリコン層の一部酸素が下部電極側へ拡散したことを示している。

比較例の場合、ＦＩＧ．１７に示すように、ＳＩＭＳ分析のサンプルは、Ｂａｒｅ−Ｓｉ上に仮想ＨＳＧ−ＳｉとしてＰｏｌｙ−Ｓｉを６２０℃で２００ｎｍ成膜後、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、Ｓｉ膜表面の自然酸化膜等の除去（酸化膜除去）を行う。ここで、希フッ酸のフッ素濃度は０．５０ｖｏｌ．％である。その後、実施の形態１および２と同様のプラズマ窒化処理、容量絶縁膜であるＴａ₂ Ｏ₅ 膜（１０ｎｍ）の形成後に、酸素雰囲気中で８００℃、９０ｓｅｃのＲＴＯ処理を行った。

また、本発明の実施の形態の場合、ＦＩＧ．１４に示すように、Ｂａｒｅ−Ｓｉ上に仮想ＨＳＧ−ＳｉとしてＰｏｌｙ−Ｓｉを６２０℃で２００ｎｍ成膜後、フッ酸と純水との混合薬液である希フッ酸中に浸漬し、Ｓｉ膜表面の自然酸化膜等の除去（酸化膜除去）を行う。続いて、オゾン水処理することでケミカル酸化膜を１．１ｎｍ程度形成する。ここで、希フッ酸のフッ素濃度は０．５０ｖｏｌ．％である。その後、実施の形態１および２と同様のプラズマ窒化処理、容量絶縁膜であるＴａ₂ Ｏ₅ 膜（１０ｎｍ）を形成した後に、酸素雰囲気中で８００℃、９０ｓｅｃのＲＴＯ処理を行った。

本発明は、上記した実施の形態のみに限定されるものではなく、その技術的思想の範囲内で種々に変形して実施することが可能である。

本発明のキャパシタは、リーク電流が少なく、経時的絶縁破壊（ＴＤＤＢ）寿命が充分に長い高誘電率の絶縁膜を備えた、ＤＲＡＭにおけるメモリセルの電荷蓄積用のキャパシタ等として有用である。

本発明の実施の形態１および２のキャパシタの製造方法を説明するフローチャートである。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その１）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その２）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その３）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その４）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その５）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その６）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その７）である。 本発明の実施の形態１および２のキャパシタの製造方法を説明する工程断面図（その８）である。 本発明の実施の形態１のキャパシタのＴＤＤＢ特性図である。 本発明の実施の形態１のキャパシタのＩ−Ｖ特性図である。 本発明の実施の形態２のキャパシタのＴＤＤＢ特性図である。 本発明の実施の形態と比較例のキャパシタ構造におけるＳＩＭＳデータを示す図である。 本発明の実施の形態のキャパシタ構造におけるＳＩＭＳサンプルの作成フロー図である。 比較例のスタックトキャパシタの断面構造図である。 比較例のスタックトキャパシタの製造工程図である。 比較例のキャパシタ構造におけるＳＩＭＳサンプルの作成フロー図である。

符号の説明

１,１１ シリコン基板
２,１２ 容量用拡散層
３,１３ 層間絶縁膜（下層）
３ａ,１３ａ 層間絶縁膜（上層）
４,１４ コンタクト孔
５,１５ 下部電極（下部）
５ａ,１５ａ 下部電極（上部）
６,１６ 表面凸部（ＨＳＧ−Ｓｉ）
７ ケミカル酸化膜
８ 酸窒化シリコン膜
１７ 窒化シリコン膜
９,１８ 容量絶縁膜（Ｔａ₂Ｏ₅膜）
１０,１９ 上部電極（ＴｉＮ膜）

Claims (5)

1. 半導体基板上の層間絶縁膜に開口部を形成する工程と、
   前記開口部の内壁に表面凹凸部を有する多結晶シリコンからなる下部電極を形成する工程と、
   前記表面凹凸部を有する下部電極の表面を酸化してケミカル酸化膜を形成する工程と、
   その後、
   前記下部電極の前記表面凹凸部の表面を前記ケミカル酸化膜を介して窒化して、前記ケミカル酸化膜を酸窒化シリコン膜に改質する工程と、
   その後、
   前記酸窒化シリコン膜上に金属酸化膜からなる容量絶縁膜を形成する工程と、
   前記容量絶縁膜上に上部電極を形成する工程と、
   を含むキャパシタの製造方法。
2. 前記ケミカル酸化膜を形成する工程は、
   前記下部電極の前記表面凹凸部を洗浄して前記表面凹凸部のシリコン清浄表面を露出させ、
   続いて酸化力のある薬液でウェット処理を行う、
   ことを特徴とする請求項１に記載のキャパシタの製造方法。
3. 前記上部電極を形成する工程は、
   前記上部電極として窒化チタン膜を６５０℃〜７００℃の堆積温度で形成する、
   ことを特徴とする請求項１に記載のキャパシタの製造方法。
4. 前記ケミカル酸化膜を形成する工程は、
   過酸化水素水、オゾン水または硝酸水などの酸化力のある薬液に浸すことで、下部電極の表面を酸化する、
   ことを特徴とする請求項１に記載のキャパシタの製造方法。
5. 前記上部電極を形成する工程は、
   前記容量絶縁膜を酸素雰囲気中で熱処理した後に行う、
   ことを特徴とする請求項１に記載のキャパシタの製造方法。

Images