JP4121109B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4121109B2 JP4121109B2 JP2001208522A JP2001208522A JP4121109B2 JP 4121109 B2 JP4121109 B2 JP 4121109B2 JP 2001208522 A JP2001208522 A JP 2001208522A JP 2001208522 A JP2001208522 A JP 2001208522A JP 4121109 B2 JP4121109 B2 JP 4121109B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- film
- semiconductor device
- crystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに詳細には、非晶質ケイ素膜を結晶化した結晶性のケイ素膜を活性領域とする半導体装置及びその製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ（ＴＦＴ）を用いた半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、有機ＥＬ表示装置、三次元ＩＣ等に利用可能である。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣ等を実現するために、ガラス等の絶縁性基板上、絶縁膜上等に高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体（ａ−Ｓｉ）と結晶性を有するケイ素半導体との２つに大別される。
【０００３】
非晶質ケイ素半導体は作製温度が低く、気相法により比較的容易に作製することができ、量産性に優れているため、最も一般的に用いられている。しかしながら、この非晶質ケイ素半導体は、結晶性を有するケイ素半導体と比較すると、導電性等の物性が劣るため、今後、さらなる高速特性を得るため、結晶性を有するケイ素半導体からなる半導体装置の簡便な作製方法を確立することが強く求められている。
【０００４】
結晶性を有する薄膜状のケイ素半導体を作製する方法としては、次の（１）及び（２）に示す方法が知られている。
【０００５】
（１）非晶質ケイ素膜を成膜した後、非晶質ケイ素膜にレーザー光等のエネルギービームを照射して、その光エネルギーによって、非晶質ケイ素膜を結晶化して結晶性を有するケイ素膜とする。
【０００６】
（２）非晶質ケイ素膜を成膜した後、加熱して、その熱エネルギーによって、非晶質ケイ素膜を固相状態で結晶化して結晶性を有するケイ素膜とする。
【０００７】
一般的には、上記（１）の方法が用いられる。この方法では、溶融固化過程の結晶化現象を利用するため、結晶粒は小粒径となるが、結晶粒内の結晶欠陥が少なく、比較的高品位な結晶性のケイ素膜が得られる。しかしながら、上記（１）の方法により作製された結晶性のケイ素膜では、粒界部における欠陥密度が高くなるために、この粒界部における欠陥がキャリアに対して大きなトラップとして働き、半導体装置として十分な性能が得られない。また、例えば、レーザー光の光源として現在最も一般的に使用されているエキシマレーザーを使用する場合には、レーザー光の安定性が十分でないために、基板の全面に半導体膜の全体にわたって均一な処理を施すことができず、半導体素子間で特性にばらつきが生じるおそれがある。
【０００８】
（２）の方法は、（１）の方法と比較すると基板内の均一性、安定性に優れているが、６００℃以上の高温条件によって３０時間程度の長時間にわたる加熱処理が必要になるため、処理時間が長くなり、スループットを向上させることができないという問題がある。さらに、（２）の方法においては、結晶化される結晶構造が双晶構造となるため、数μｍ程度の比較的大きな結晶粒が得られるが、一つの結晶粒内に多数の双晶欠陥を含むために、その結晶性は、上記（１）の方法により作製されたケイ素半導体膜の結晶性よりも劣るという問題がある。
【０００９】
これに対して、上記（２）の方法を改善して、高品位な結晶性のケイ素膜を得る方法が開発されており、非晶質ケイ素膜の結晶化を助長する触媒元素を導入することにより、加熱温度の低下、処理時間の短縮、結晶性の向上を図る方法が注目されている。具体的には、非晶質ケイ素膜の表面に微量のニッケル等の金属元素を導入した後に加熱処理することによって結晶性のケイ素膜とする。
【００１０】
このような触媒元素を用いた方法では、非晶質ケイ素膜中において、導入された金属元素を核とした結晶核が早期に発生し、その後、この結晶核を中心として結晶化が急激に進行する。
【００１１】
さらに、この方法では、結晶成長した結晶性のケイ素膜が、通常の固相成長法（上記（２）の方法）によって成長した結晶性ケイ素膜が結晶欠陥が多くなる双晶構造を有するのとは異なり、複数の柱状結晶がネットワークで連なる構造を有し、それぞれの柱状結晶は、小さいながらも、その内部がほぼ単結晶状態となっている。
【００１２】
【発明が解決しようとする課題】
非晶質ケイ素膜中に触媒元素を導入し、加熱処理することにより非晶質ケイ素膜を結晶化する方法は、加熱温度を低温化することができると共に、加熱時間を短縮することができ、さらに、加熱処理して得られるケイ素膜の結晶性が、他の結晶化方法より得られた結晶性のケイ素膜に比較して優れているという利点を有している。
【００１３】
しかしながら、これらの金属類を主とする触媒元素が半導体膜中に多量に残存していると、この方法により得られたケイ素膜を用いた半導体装置の信頼性、電気的安定性等が低下するため、非晶質ケイ素膜の結晶化を助長するニッケル等の触媒元素は、結晶化を行った後には、極力含まれないようにする必要がある。このため、非晶質ケイ素膜の結晶化のために導入される触媒元素の量を極力少量にすることにより、結晶化されたケイ素膜に含有される触媒元素の量を低減する方法が、第１の方法として考えられる。しかし、非晶質ケイ素膜に導入される触媒元素の導入量が少なくなると、結晶の成長状態が著しく不安定となり、このような不安定な状態で作製された結晶性のケイ素膜は、結晶性のバラツキが大きくなって、半導体装置の活性領域を構成する膜として使用できなくなるおそれがある。
【００１４】
また、非晶質ケイ素膜に触媒元素を導入して、加熱処理することにより非晶質ケイ素膜を結晶成長させた後、触媒元素を移動（ゲッタリング）させることにより、素子領域内の触媒元素を除去あるいは低減する方法が、第２の方法として考えられている。
【００１５】
特開平１０−２７０３６３号公報には、触媒元素により結晶化されたケイ素膜に対して、その一部をリン等の５族Ｂ元素が選択的に導入された領域とし、加熱処理を行うことにより、５族Ｂ元素が導入された領域に触媒元素を移動（ゲッタリング）させることにより、５族Ｂ元素が導入された以外の領域の触媒元素の量を低減する方法が開示されている。この公報では、５族Ｂ元素が導入されておらず、ゲッタリングにより触媒元素が低減された領域を、半導体装置の活性領域として使用する。
【００１６】
また、特開平１１−３１６６０号公報には、触媒元素が導入されて結晶化されたケイ素膜の表面上に熱酸化膜を形成し、さらにこの熱酸化膜上にリンを高濃度に含有するケイ素膜を設けた後、熱処理を行うことにより、結晶化されたケイ素膜に含まれる触媒元素を、熱酸化膜を介して、上層のリンを高濃度に含むケイ素膜に移動させることにより、結晶化されたケイ素膜に含まれる触媒元素の量を低減する方法が開示されている。この公報では、上層のリンを含むケイ素膜を除去した後、下層の結晶性を有するケイ素膜を半導体装置の活性領域として使用する。
【００１７】
しかし、本願発明者が実際に上記公報の方法を用いて、実際に薄膜トランジスタ（ＴＦＴ）素子を作製したところ、残留している触媒元素がＴＦＴ素子に悪影響を及ぼしており、上記公報に開示された方法では、十分に高いゲッタリング効果が得られず、半導体装置の能動領域における触媒元素の残留量が十分には低減できないということが明らかとなった。
【００１８】
具体的に、上記の公報によってそれぞれ試作されたＴＦＴでは、それぞれ若干の違いが見られるが、数％程度の確率でオフ動作時におけるリーク電流が非常に大きい不良のＴＦＴが生じた。不良が発生したＴＦＴにおけるリーク電流増大の原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素によるシリサイドが存在していることが確認された。この結果、上記の２公報による方法では、不良のＴＦＴが発生する不良率が高くなるため、信頼性が低く、量産し得る方法ではない。
【００１９】
また、上記の２公報による方法では、５５０℃以上の加熱温度条件で、数時間から数十時間にわたる加熱処理を行っている。このような加熱処理は、１００ｍｍ×１００ｍｍ（１００ｍｍ□）サイズ程度の小型ガラス基板、高価な石英基板等を用いる場合には、問題にならない。
【００２０】
しかし、半導体装置となる半導体素子を成膜する液晶表示用、有機ＥＬ表示用のアクティブマトリクス基板では、そのマザーボード（ガラス基板）は、コストダウンを図るために大型化する傾向があり、さらに、装置のコンパクト化・軽量化を図るために、薄板化の傾向も加わり、大型且つ薄型のガラス基板に対して、高温・長時間の加熱処理を行うことは非常に困難である。
【００２１】
実際に、本願発明者は、一般的に使用されているガラス基板として、６００ｍｍ×７２０ｍｍの寸法、０．７ｍｍｔの厚さを有するコーニング社コード１７３７のガラス基板を用いて加熱処理を行ったところ、５００℃程度の加熱条件で、数時間にわたる加熱処理が、ほぼ限界であることを明らかとした。この加熱処理によって生じる最も大きな問題は、基板の重量によるたわみ・反りである。さらには、基板上にパターン形成した後での加熱処理となるため、ガラス基板に特有の縮み（シュリンケージ）が発生し、この加熱処理工程の前後で、パターン合わせをすることが非常に困難になっている。
【００２２】
また、特開平１１−３１６６０号公報に開示された方法は、活性領域となる結晶性のケイ素膜上に全面にわたって、リンを高濃度に含有するケイ素膜を設け、触媒元素を含む結晶ケイ素膜に含まれる触媒元素が、上層のケイ素膜へと縦方向（膜厚方向）に移動されるため、そのゲッタリング距離（触媒元素が移動するべき距離）は、膜厚の厚みの長さになっている。このため、横方向に触媒元素を移動させる場合に比較して、ゲッタリング距離が短くなり、高いゲッタリング効果が得られることにより、上記の問題点が解決されることが期待される。
【００２３】
しかし、本願発明者がこの方法によって試作したＴＦＴを用いて実験した結果、この方法は、上記の方法に比較しても、同レベルか、むしろやや劣る結果が得られ、ゲッタリング能力に優れておらず、触媒元素の濃度を十分に低減することができないことを明らかにした。また、この公報による方法では、結晶性のケイ素膜と上層のリンを高濃度に含有するケイ素膜との間に、熱酸化膜を介しているため、この熱酸化膜が触媒元素のゲッタリングに対するバリアとなり、期待されるような低温且つ短時間での加熱処理条件では、ゲッタリング効果を全く得ることはできなかった。
【００２４】
本発明は、上記問題を解決するためになされたものであり、量産対象となる大型のガラス基板に成膜された非晶質ケイ素膜中に触媒元素を導入することにより結晶成長された結晶性のケイ素膜の素子領域に含まれる触媒元素が十分に低減されている半導体装置及びその製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含し、前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるＲＦバイアスに加えて、該絶縁基板側にもこのＲＦバイアスとは異なる別のＲＦバイアスが加えられるデュアルバイアスによって成膜されることを特徴とする。
【００２６】
また、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布で成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含することを特徴とする。
【００２７】
さらに、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含し、前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスによって、前記希ガス類から選択された元素の濃度が低い下層膜を成膜した後に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって、前記希ガス類から選択された元素の濃度が高い上層膜を成膜することによって形成されることを特徴とする。
【００２８】
前記希ガス類から選択された元素は、Ａｒ、Ｋｒ、Ｘｅの何れかの一種類あるいは複数種類であることが好ましい。
【００２９】
前記希ガス類から選択された元素として、Ａｒが含まれていることが好ましい。
【００３０】
前記希ガス類から選択された元素の濃度は、１×１０ 19 〜２×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内であることが好ましい。
【００３１】
前記希ガス類から選択された元素の濃度は、１×１０ 20 〜１×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内であることが好ましい。
【００３２】
前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスに加えて、該絶縁基板側にもこのバイアスとは異なる別のバイアスが加えられるデュアルバイアスによって成膜されることが好ましい。
【００３３】
前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、前記ＣＶＤ電極にＲＦバイアスを印加し、前記絶縁側基板に、別のＲＦバイアスを印加することが好ましい。
【００３４】
前記絶縁側基板に加えられるＲＦバイアスは、前記ＣＶＤ電極から供給されるＲＦバイアスの周波数よりも周波数が小さくなっていることが好ましい。
【００３５】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布になっていることが好ましい。
【００３６】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が、上面側では高く、下面側では低くなるように形成されていることが好ましい。
【００３７】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が低くなった下層膜と、該元素の濃度が高くなった上層膜との２層構造に形成されることが好ましい。
【００３８】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記ＣＶＤ電極から供給されるバイアスのみによって前記下層膜を成膜し、該下層膜上に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって前記上層膜を成膜することによって形成されることが好ましい。
【００３９】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、同一のチャンバーを用いて連続して成膜されることが好ましい。
【００４０】
前記第２の加熱処理によって、結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記結晶性のケイ素膜に含まれる前記ニッケルの濃度と、前記非晶質ケイ素膜中に含まれる前記ニッケルの濃度とが、少なくとも熱平衡状態の偏析状態となるような、加熱温度及び加熱時間とする加熱条件で行われることが好ましい。
【００４１】
前記第２の加熱処理によって、前記結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記非晶質ケイ素膜が、少なくとも結晶化しない加熱温度及び加熱時間とする加熱条件で行われることが好ましい。
【００４２】
前記第２の加熱処理の前記加熱条件は、４５０〜５５０℃の温度範囲を加熱温度とし、３０分〜４時間にわたる処理時間とすることが好ましい。
【００４４】
前記第２の加熱処理は、６００〜７００℃の温度範囲内で、１０秒〜１０分にわたる処理時間とする高速熱アニール処理により行われることが好ましい。
【００４５】
前記高速熱アニール処理は、高温に加熱された不活性ガスを前記絶縁基板の表面に向けて吹き付けることにより行うことが好ましい。
【００４６】
前記結晶性のケイ素膜と、前記希ガス類から選択された元素を含む非晶質ケイ素膜との間に、該非晶質ケイ素膜を除去する際のエッチングストッパとなるバリア薄膜が設けられることが好ましい。
【００４７】
前記バリア薄膜は、５０Å以下の膜厚に形成された酸化ケイ素膜であることが好ましい。
【００４８】
前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程を行う前に、前記結晶性のケイ素膜にレーザー光を照射して、その結晶性を向上させる工程をさらに行うことが好ましい。
【００５６】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法について、詳細に説明する。
【００５７】
本発明の半導体装置の製造方法は、以下の（１）、（２）の工程を順次行うことを要旨とする。
【００５８】
（１）絶縁基板上に形成された非晶質ケイ素膜に、結晶化を促進する触媒元素を導入した後、加熱処理を行うことによりその非晶質ケイ素膜を結晶成長させる（第１の加熱処理）。
【００５９】
（２）第１の加熱処理により結晶化された結晶性のケイ素膜上に、プラズマＣＶＤ法を用いることによって、希ガス類から選択された元素を含有する非晶質ケイ素膜を成膜した後に、加熱処理を行う（第２の加熱処理）。
【００６０】
本発明の半導体装置の製造方法においては、第２の加熱処理を行うことによって、下層の結晶性ケイ素膜中に含まれる触媒元素を、上層の非晶質ケイ素膜に移動させる。そして、触媒元素を上層の非晶質ケイ素膜中移動させた後、上層の非晶質ケイ素膜を除去し、下層の触媒元素が低減された結晶性のケイ素半導体膜を活性領域として半導体装置を形成する。
【００６１】
上記（２）の工程を行って、触媒元素を移動させることにより、従来の触媒元素を用いる方法に比較して、半導体装置の能動領域に残留する触媒元素の量を大幅に低減することができ、その結果、従来法を用いて作製された半導体装置で問題となっていたオフ動作時のリーク電流の異常が見られない、高い電流駆動能力を有する高性能半導体装置を得ることができる。
【００６２】
一般に、触媒元素を所望の領域（以下、ゲッタリング領域という）に移動（ゲッタリング）するためのメカニズムの一つとして、ゲッタリング領域での触媒元素に対する固溶度を、ゲッタリングされる領域（以下、被ゲッタリング領域）の固溶度よりも高くすることにより、被ゲッタリング領域に触媒元素をゲッタリングする（第１のゲッタリング作用）方法がある。
【００６３】
前述の公報（特開平１０−２７０３６３号公報、特開平１１−３１６６０号公報）では、非晶質ケイ素膜にリンを導入することにより、非晶質ケイ素膜における触媒元素の固溶度を飛躍的に上げることができ、固溶度の差により触媒元素の移動、すなわち第１のゲッタリング作用が行われるようになることから、全て、触媒元素をゲッタリングするためのゲッタリング元素として、リンを用いている。また、特開平１１−５４７６０号公報の方法では、さらに３族Ｂ元素を導入することにより、ゲッタリング能力を向上することが図られているが、３族Ｂ元素を単独で用いてもゲッタリング効果がなく、基本的にはリンのゲッタリング効果により触媒元素をゲッタリングしている。
【００６４】
また、触媒元素をゲッタリングする他のメカニズムとして、ゲッタリング領域に、触媒元素をトラップするような欠陥あるいは局所的な偏析サイトを形成し、その欠陥あるいは偏析サイトに触媒元素を移動させてトラップする（第２のゲッタリング作用）方法がある。
【００６５】
最近の研究により、上記のリン等の５族Ｂ元素以外のゲッタリング元素として、希ガス類から選択された一部の元素が非晶質ケイ素膜中に存在すると、希ガス元素が存在する部分に大きな格子間歪みが生じ、局所的な欠陥・偏析サイトによる第２のゲッタリング作用が非常に強力に働くため、希ガス類から選択された一部の元素が、上記のリン等の５族Ｂ元素以外のゲッタリング元素として有効であることが明らかになっている。
【００６６】
このようなゲッタリング効果を有する希ガス類から選択された元素としては、Ａｒ、Ｋｒ、Ｘｅがあり、これらの何れか一種類あるいは複数種類の元素を用いることができる。さらに、これらの元素の中では、Ａｒが最も高い効果を有していることが分かっている。
【００６７】
このような第２のゲッタリング作用は、固溶度の差を利用する第１のゲッタリング作用より、ゲッタリング能力が高い。また、ゲッタリング元素として、リンのような半導体装置の特性に大きく影響を与える元素ではなく、半導体膜中に含まれても不活性な希ガス元素を用いており、ゲッタリング領域から被ゲッタリング領域へのゲッタリング元素の逆拡散・汚染等の問題は発生しない。
【００６８】
さらに、上記の希ガス元素は、非晶質ケイ素膜中に存在することによって非晶質ケイ素膜の結晶成長が阻害され、その結果、この非晶質ケイ素膜の結晶成長（結晶核の発生）までの潜伏期間が長くなり、結晶成長速度を遅延させる効力を有している。このため、結晶性ケイ素膜に含まれる触媒元素を非晶質ケイ素膜にゲッタリングするための第２の加熱処理の際において、非晶質ケイ素半導体膜を、非晶質状態のままで維持することができ、より大きな第２のゲッタリング作用を得ることができる。
【００６９】
また、本発明の半導体装置の製造方法では、特開平１１−３１６６０号公報に記載された方法のように、活性領域となる結晶性ケイ素膜上に、希ガス元素を含有する非晶質ケイ素膜を形成したものであり、結晶性のケイ素半導体膜に含まれる触媒元素は、縦方向（膜厚方向）にゲッタリングされる。
【００７０】
このような膜厚方向への触媒元素のゲッタリングは、ゲッタリング距離が、結晶性を有するケイ素膜の膜厚分の厚さのみの距離となるため、特開平１０−２７０３６３号公報及び特開平１１−５４７６０号公報のそれぞれに記載されているような一般的な横方向へのゲッタリングに比較して、ゲッタリング距離を短く設定することができる。このことは、触媒元素をゲッタリングするための第２の加熱処理において、加熱温度の低温化あるいは加熱時間の短縮化を可能とし、液晶表示装置、有機ＥＬ表示装置のマザーボードとして使用されるメートルクラスのサイズを有する大型の安価なガラス基板に対応することができることを意味している。
【００７１】
図３は、非晶質ケイ素膜中に含まれるＡｒ濃度（横軸）と、触媒元素をゲッタリングする第２の加熱処理を行った後の結晶性ケイ素膜中に残留する触媒元素（Ｎｉ）濃度（縦軸）との関係を示すグラフである。
【００７２】
図３を参照すると、触媒元素をゲッタリングする前の初期のＮｉ濃度は、１．２×１０18ａｔｏｍｓ／ｃｍ3となっている。この場合、非晶質ケイ素膜中に含まれるＡｒ濃度が、３×１０18ａｔｏｍｓ／ｃｍ3以下のときには、Ｎｉ濃度を低減する効果が全く見られず、非晶質ケイ素膜への触媒元素のゲッタリングが生じていないことが示されている。一方、非晶質ケイ素膜中に含まれるＡｒ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上になると、この値を境として急激にゲッタリング効果が現れ、Ｎｉ濃度の低減が見られる。ゲッタリング作用としては、最低でも、一桁以上のＮｉ濃度の低下が示されていなければ、明らかな効果とは言えず、この点で、非晶質ケイ素膜に含まれるＡｒ濃度の下限は１×１０19ａｔｏｍｓ／ｃｍ3であり、明らかなゲッタリング作用を得るにはこれ以上のＡｒ濃度のＡｒが非晶質ケイ素膜中に含まれることが必要である。また、非晶質ケイ素膜中のＡｒ濃度が１×１０20ａｔｏｍｓ／ｃｍ3程度以上になると、結晶性ケイ素膜中に残存するＮｉ濃度の低下に飽和傾向が見られる。したがって、本発明による触媒元素のゲッタリング効果を最大に引き出すには、非晶質ケイ素膜中のＡｒ濃度は、１×１０20ａｔｏｍｓ／ｃｍ3以上であることがより望ましい。
【００７３】
これに対して、非晶質ケイ素膜中に含まれるＡｒ濃度の上限は、膜剥がれの問題により制限され、Ａｒ濃度が２×１０21ａｔｏｍｓ／ｃｍ3以上になると、膜が非常にポーラスとなり膜剥がれやピーリングが生じる。したがって、Ａｒ濃度の上限は、少なくとも２×１０21ａｔｏｍｓ／ｃｍ3以下である必要がある。また、より確実に膜剥がれやピーリングを抑えるためには、１×１０21ａｔｏｍｓ／ｃｍ3以下であること望ましい。
【００７４】
本発明の半導体の製造方法において、非晶質ケイ素半導体膜に含まれる希ガス類から選択された元素の濃度は、上記の説明により、１×１０19〜２×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることが望ましい。また、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることがさらに好適である。
【００７５】
本発明の半導体装置の製造方法を用いることにより得られた結晶性を有するケイ素膜は、従来から触媒元素の残存を簡易に確認する方法として用いられている、フッ素系のエッチャントによるライトエッチング処理を行い、残存する触媒元素を顕在化させる評価試験を行っても、従来法では見られていたエッチピットは全く見られない。また、さらにシビアの評価試験として、高温で熱処理を行うことにより、残存する触媒を再凝縮させてシリサイド状態として、このシリサイド状態の触媒元素を検出する評価試験を行っても、触媒元素の再凝集が見られた前述の３公報の方法によって得られた結晶性ケイ素膜とは異なり、触媒元素の再凝集は全く見られなかった。
【００７６】
本願発明者が、本発明の半導体装置の製造方法を用いて、実際に薄膜トランジスタ（ＴＦＴ）を作製したところ、ＴＦＴのオフ動作時に生じる場合があるリーク電流の異常な増大現象が全く見られず、０％であった。これに対して、前述の公報に記載された従来の方法により作製されたＴＦＴでは、ＴＦＴのオフ動作時において、リーク電流の異常な増大現象が、３％以上の確率で見られた。さらに、本発明の半導体の製造方法によって作製されたＴＦＴを用いた液晶表示装置では、従来法により作製されＴＦＴを用いた液晶表示装置で頻発していた線状の表示ムラ（ドライバー部でのサンプリングＴＦＴを起因とする）、オフ動作時のリーク電流による画素欠陥も全くなく、表示品位を大幅に向上することができ、良品率を飛躍的に高めることができた。
【００７７】
本発明の半導体装置の製造方法では、希ガス元素を含有する非晶質ケイ素半導体膜は、プラズマＣＶＤ法を用いることにより成膜する。
【００７８】
従来、このような希ガス元素を含有する非晶質ケイ素膜を成膜する方法としては、ノンドープの非晶質ケイ素膜を成膜し、この非晶質ケイ素膜に対してイオンドーピング法を用いて希ガスイオンを注入する方法、これらの希ガスをスパッタリングガスとして、Ｓｉターゲットを用いてスパッタリング法を用いて非晶質ケイ素膜を成膜する方法が知られている。
【００７９】
しかし、イオンドーピング法を用いて希ガスイオンを注入する方法では、成膜装置のほか、高価なドーピング装置を用意する必要があり、また、成膜とドーピングとをそれぞれ別工程にて行うため、生産性が悪くコストが高くなる。さらに、イオンドーピング法を用いて多量のイオンを注入するのは容易ではなく、また、タクトタイム（基板１枚当たりの処理時間）が長くなり、生産性が悪化する。一方、Ｓｉターゲットを用いたスパッタリング法を用いた場合、ＲＦか、パルスＤＣによる放電が必須となるが、このような方式によって安定して放電させることは容易ではなく、異常放電が頻発するおそれがある。特に、基板のサイズが大型化すると、安定した放電の発生はさらに困難となり、５００ｍｍ×５００ｍｍ（５００ｍｍ□）のサイズの基板でも、十分な性能を備えた量産装置は、全く市販されていない。加えて、スパッタリング特有のパーティクルが非常に多くなるという問題もある。
【００８０】
これに対して、本願発明者は、プラズマＣＶＤ法を用いて、希ガス元素を含有する非晶質ケイ素膜を成膜することに成功した。プラズマＣＶＤ法では、メートルサイズのガラス基板に対する量産装置が、一般に市販されており、クリーニングガスによるチャンバークリーニングが行えるため、パーティクル対策も良好である。しかし、このプラズマＣＶＤ法は、化学反応に基づく成膜であるため、化学反応に不活性な希ガス元素は、成膜ガスとして単純に導入しても、単なるキャリアガスとして作用するたけで、成膜される非晶質ケイ素半導体膜中には、全く含まれない。
【００８１】
本発明者は、プラズマＣＶＤ法を用いた非晶質ケイ素半導体膜の成膜工程において、ソースガスとして、シラン系ガスと希ガス類のガスとを少なくとも含んだものを用い、ＣＶＤ電極に加えて基板側にも別バイアスを印加するデュアルバイアスにより成膜工程を行うと、成膜された非晶質ケイ素膜中に希ガス元素が多量に含まれることを見出した。この場合、ＣＶＤ電極にＲＦバイアス（電圧）を印加し、基板側には、別にＲＦバイアス（電圧）を印加する方法が最も効果が高く、基板側にＤＣバイアスを印加した場合よりも、非晶質ケイ素半導体膜中に含まれる希ガス元素の含有量が高くなることが分かった。ただし、基板側にＤＣ電圧を印加した場合であっても、全くバイアス電圧を印加しない場合に比較すれば、希ガス元素が含まれる効果が得られることが示されている。また、この場合、ＣＶＤ電極に印加されるＲＦバイアスと基板側に印加されるＲＦバイアスの周波数はそれぞれ異なっており、ＣＶＤ電極に印加されるＲＦバイアスの周波数よりも基板側に印加されるＲＦバイアスの周波数の方が小さくなっているようにすれば、プラズマのマッチングが良く、安定した放電が得られるため望ましい。
【００８２】
図４は、実験により、ＣＶＤ電極に１００ＷのＲＦパワーを加え、基板側に加えるＲＦパワーを変位させた場合に得られる非晶質ケイ素半導体膜の膜中に含まれるＡｒ濃度との関係を求めた結果を表すグラフである。本実験では、成膜ガスとして、ＳｉＨ4とＡｒとを用い、ＲＦ周波数は、ＣＶＤ電極側で２７．１２ＭＨｚ、基板側で１．６ＭＨｚとした。成膜時の基板温度は、成膜圧力によって変動する。図４を参照すると、基板側にバイアスをかけることによって、非晶質ケイ素半導体膜中に含まれるＡｒのＡｒ濃度は飛躍的に上昇している。基板側のバイアスパワーが０Ｗのときは、一般的なプラズマＣＶＤによる成膜工程と同じ条件であり、この場合には、Ａｒは、単にキャリアガスとして作用するのみであり、極小量のＡｒのみが膜中に含まれることとなり、基板側にバイアスを加えることでにより、多量のＡｒ元素が膜中に含まれるようになることが分かった。
【００８３】
図５は、本発明の半導体装置の製造方法において、希ガス元素を含有する非晶質ケイ素膜を成膜する工程に使用されるプラズマＣＶＤ装置を説明するための概略図であり、（ａ）は、通常のプラズマＣＶＤ装置、（ｂ）は、本発明に使用されるプラズマＣＶＤ装置を、それぞれ示している。
【００８４】
図５（ａ）に示す通常のプラズマＣＶＤ装置は、基板に成膜反応を行うためのチャンバー５０３を有し、このチャンバー５０３内において、水平状態に基板５０１が載置されている。この基板５０１は、チャンバー５０３と同電位となるように、チャンバー５０３と共に接地されている。チャンバー５０３内に載置された基板５０１上には、基板５０１に対向してＣＶＤ電極５０２が設けられている。ＣＶＤ電極５０２は、チャンバー５０３の外部に設けられたＲＦ電源５０４に接続されており、チャンバー５０３内において、基板５０１に成膜する際にＲＦ電源５０４からＣＶＤ電極５０２にＲＦパワーが供給されるようになっている。
【００８５】
これに対して、図５（ｂ）に示されるプラズマＣＶＤ装置は、図５（ａ）に示すプラズマＣＶＤ装置と同様に、チャンバー５０３、ＣＶＤ電極５０２、ＲＦ電源５０４を有していると共に、さらに、チャンバー５０３の外部に、ＣＶＤ電極５０２に供給されるＲＦパワーとは全く別の周波数のＲＦパワーを基板５０１に対して供給するための第２ＲＦ電源５０５が設けられている。このプラズマＣＶＤ装置は、チャンバー５０３内に載置された基板５０１が、第２ＲＦ電源５０５に接続され、接地されたチャンバー５０３の電位から独立している。このように、ＣＶＤ電極５０２から供給されるＲＦパワーとは別周波数のＲＦパワーを独立して基板５０１に対して供給することにより、希ガス元素を含む成膜ガスを用いることにより、多量の希ガス元素が含まれた非晶質ケイ素膜を得ることができる。
【００８６】
上記構成のプラズマＣＶＤ装置を用いてプラズマＣＶＤ法を行うと、希ガス元素が、基板上に形成された結晶性を有するケイ素膜に、若干量注入されるおそれがある。希ガス元素自体は、半導体装置の特性に対して悪影響を与えることはないが、本発明においては、触媒元素をゲッタリングするゲッタリング元素として用いているため、活性層となる結晶性のケイ素膜に希ガス元素が導入されれば、触媒元素をゲッタリングするゲッタリング効果が低下し、触媒元素を結晶性のケイ素膜の表面上に残留するおそれが高くなることを意味している。このような点から、本発明においては、非晶質ケイ素膜の膜中に含まれる希ガス類から選択された元素の濃度は、非晶質ケイ素膜中において一定に分布しているのではなく、膜厚方向に沿って、結晶性ケイ素膜の表面から離れるにしたがって濃度が高くなるような分布になっていることが望ましい。
【００８７】
非晶質ケイ素膜中に含まれる希ガス類の濃度がこのような分布になるようにすることによって、希ガス元素の濃度分布が高い非晶質ケイ素膜の上層側では、触媒元素をゲッタリングするゲッタリング能力が高く、高濃度の触媒元素が存在することとなり、希ガス元素の濃度分布が低くなっている非晶質ケイ素膜の下層側では、ゲッタリングされた触媒元素の濃度は低くなり、結晶性のケイ素膜からゲッタリングされた触媒元素に濃度分布が生じることになる。このため、触媒元素のゲッタリングを行った後に、結晶性のケイ素膜の特に表面近傍における触媒元素の残留量を低下させることができる。
【００８８】
このような膜厚方向に対して上層側に希ガス元素の濃度が高い濃度勾配を有する非晶質ケイ素膜を形成する具体的方法としては、非晶質ケイ素膜を上層と下層からなる２層構造として、上層膜が下層膜より希ガス元素を含む濃度が高くなるように形成する方法が最も単純であり、プロセス及び装置の面で安定した処理を行うことができる。
【００８９】
この場合のプラズマＣＶＤ処理としては、ソースガスとしてシラン系ガスと希ガスとを少なくとも含む混合ガスを用い、希ガス濃度が低い下層膜は、図５（ａ）に示すプラズマＣＶＤ装置のように、ＣＶＤ電極に単一のバイアスを供給することにより形成し、希ガス濃度が高い上層膜は、図５（ｂ）に示すプラズマＣＶＤ装置のＣＶＤ電極と基板との双方にそれぞれ別バイアスを供給することにより形成する。すなわち、下層膜は、基板側にバイアスを供給しない通常のプラズマＣＶＤ法により成膜し、上層膜はＣＶＤ電極及び基板の双方にバイアスを供給する本願発明に特有のデュアルバイアスのプラズマＣＶＤ法によって、２層構造の非晶質ケイ素膜を形成する。なお、この場合、複数のチャンバーが連続したマルチチャンバーを有するプラズマＣＶＤ装置を用いることによって、大気に曝すことなく連続した２層成膜を行うことができる。
【００９０】
また、図５（ｂ）に示すプラズマＣＶＤ装置を用い、同一のチャンバー内において、基板側にＲＦパワーを供給する第２ＲＦ電源をオン・オフすることにより連続して、下層及び上層を成膜すれば、単層膜と成膜する場合と同一の工程数で２層膜を成膜することができ、プラズマＣＶＤ装置における処理能力の低下等の２層構造を形成する際のデメリットがなく、安定して成膜することができる。
【００９１】
本発明の半導体装置の製造方法においては、触媒元素をゲッタリングするための第２の加熱処理が、本発明の効果を左右する大きなパラメーターとなっている。結晶性のケイ素膜に含まれる触媒元素を非晶質ケイ素膜にゲッタリングさせるためには、ある程度の加熱処理時間及び時間が必要となるが、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となるような加熱処理時間及び加熱時間で行われることが最も望ましい。このような偏析状態となるような加熱処理を行えば、ゲッタリング作用は飽和した状態となり、最も高く安定したゲッタリング効果を得ることができる。これに対して、このような偏析状態に至っていない状態で加熱処理を行えば、触媒元素が中途半端な移動状態となり、プロセス面からも不安定な状態となる。
【００９２】
さらに、触媒元素のゲッタリングシンクとなる非晶質ケイ素膜は、第２の加熱処理を行うことにより、少なくとも完全には結晶化しない状態で、好ましくは、結晶核が全く発生しない状態で、加熱処理を行うことが望ましい。このような加熱処理条件とすることにより、非晶質ケイ素膜に含まれる希ガス元素に加えて、非晶質ケイ素膜のダングリングボンド等の欠陥が触媒元素に対する偏析サイトとなり触媒元素を非晶質ケイ素膜に移動させてトラップする。すなわち、結晶性のケイ素膜中に含まれる触媒元素を非晶質ケイ素膜に移動させる第２の熱処理工程の全期間において、最大限のゲッタリング偏析サイトを保持しておくことができ、ゲッタリング効果を最大限に引き出すことができる。
【００９３】
以上の観点から、実際の第２の加熱処置の条件としては、加熱温度を４５０℃〜５５０℃の範囲内とし、処理時間を３０分〜４時間として行うことが望ましい。このような条件で第２の加熱処理を行えば、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となり、また、非晶質ケイ素膜は結晶化せず、上記の２つの条件を共に満足することができる。
【００９４】
本発明では、触媒元素を膜厚方向にゲッタリングするため、ゲッタリング距離が膜厚の厚さ分だけと非常に短くて済むため、加熱処理における加熱処理温度を上記の範囲内のように低温化し、また、処理時間を短時間化することができる。
【００９５】
なお、加熱温度を４５０℃以下としても、処理時間を長くすれば上記の２つの条件を満たすことは可能であるが、処理時間の長時間化してスループットの悪化、装置台数・フットプリントの増加によって、量産プロセスとしての採用は困難である。
【００９６】
また、本発明の半導体装置の製造方法において、触媒元素をゲッタリングする第２の加熱処理をメートルサイズの大きさを有する大型ガラス基板でも適用した場合に、プロセスマージンを向上させるためには、第２の加熱処理を行うための熱処理装置の構成が重要になる。
【００９７】
本発明において、上記のような温度範囲で第２の加熱処置を行うための装置としては、平面形状（矩形状）を有する基板に対して概略相似形の断面形に形成された炉心管を有し、この炉心管の中に載置される基板が、基板面を炉心方向に向けられ、炉心管と基板との間のスペースが最小となるような配置となっているファーネス炉を用いることが望ましい。
【００９８】
図６（ａ）〜（ｄ）は、それぞれ、本発明の半導体装置の製造方法において、第２の加熱処理に使用されるファーネス炉を概略的に説明している。
【００９９】
このファーネス炉は、図６（ａ）に示すように、複数枚の基板６０１を上下に互いに等間隔（図中、６０５にて示す）になるように水平状態に載置する石英ボード６０２を有しており、複数枚の基板６０１が載置された石英ボード６０２は、内部を石英ボード６０２を収納する中空となっている石英チューブ（炉心管）６０３に下方から嵌入され、この状態で基板６０１の加熱処理が行われる。
【０１００】
石英チューブ６０３の断面形状は、図６（ｂ）に示すように、基板６０１の外形より若干大きくなった概略相似形となる矩形状になっている。
【０１０１】
従来からＩＣ等のシリコンウエハーは円形に形成されており、このようなウエハーに対して加熱処理を行うファーネス炉は、図６（ｃ）に示すように、断面形状が円形になるように形成される。これに対して、液晶表示用のアクティブマトリクス基板等のマザーボードとなるガラス基板は、全て矩形状に形成されるため、従来のファーネス炉の石英チューブに矩形状の基板をセットすると、上面視で、基板６０１と石英チューブ６０３との間に大きな隙間６０６が生じることとなる。このような隙間６０６が生じると、加熱処理の際の昇降温時に基板６０１内に発生する温度分布が大きく、例えば、基板６０１の周辺部と中央部との間で、２００℃を超えるような温度分布が発生し、この温度分布の発生による影響によって、基板に反り、割れ等が頻発するおそれがある。
【０１０２】
本発明者は、石英チューブの６０３の側周部と基板６０１の側部との間に形成された隙間６０６と、各基板６０１間の基板ピッチ６０５とが、ファーネス炉による加熱処理における昇降温時の基板６０１内の温度分布に対する大きなパラメータであることを見出した。さらに、このようなパラメータを適正にすることにより、基板６０１の昇降温速度を従来の装置よりも向上させて、処理能力の向上を図ることができることも見出した。
【０１０３】
石英チューブ６０３の上部から供給されてファーネス炉中に流通される雰囲気ガスのガス流れは、図６（ｄ）の矢印６０９〜６１１に示すように石英チューブ６０３の内周部と基板６０１の側縁との間に形成された隙間６０６を通って各基板６０１の表面に沿う流れとなる。このような矢印６１１に示す流れによって基板６０１上に供給される雰囲気ガスのガス供給量は、基板６０１と石英チューブ６０３との間の隙間６０６を流れる雰囲気ガス６１０の流速に比例し、また、各基板間の基板ピッチ６０５の二乗に比例する。したがって、矢印６１０に示す雰囲気ガスの流速を大きくするためには、供給ガスのガス供給量を増やすだけでは不十分であり、石英チューブ６０３と基板６０１との間の隙間６０６を最小にすることにより、雰囲気ガスの流速を向上することができる。
【０１０４】
本発明の半導体装置の製造方法に使用されるファーネス炉では、基板６０１よりも若干大きい概略相似形の矩形断面を有する炉心管（石英チューブ）６０３を用いており、基板６０１と石英チューブ６０３との間の隙間６０６を基板６０１の外縁周の全体にわたって最小にすることができる。これにより、各基板６０１間に形成される基板ピッチ６０５の最適化と併せて、昇降温時における基板６０１内に発生する温度分布をほぼ一定に保つことができ、メートルサイズの大きさを有する大型のガラス基板を第２の加熱処理しても、割れ、反り等がない安定した処理を行うことが可能となる。このようなことは、図６（ｃ）に示す従来の円形の石英チューブ６０３を用いても、基板６０１と石英チューブ６０３との間の隙間が広くなっている部分が生じるため、実現することができない。
【０１０５】
複数の基板６０１をセットした石英ボード６０２は、加熱処理の開始前には、石英チューブ６０３下方のホームポジション６０７に位置しており、このホームポジション６０７で、２００℃程度のある程度の余熱が行われる。そして、加熱処理を行う場合には、矢印６０４に示す方向に石英チューブ６０３内に嵌入していくようにし、この石英チューブ６０３への嵌入と同時に石英チューブ６０３内の昇温がなされ、石英ボード６０２の全体が石英チューブ６０３内に嵌入して、加熱処理を行うための所定位置（アニールゾーン）６０８に入った時点で、加熱処理が開始される。また、加熱処理後の降温は、逆に、石英ボード６０２を余熱ゾーンとなっているホームポジション６０７に移動させることにより行われる。
【０１０６】
なお、図６（ａ）に示すファーネス炉は、クラスター状に連結した複数の石英ボード６０２を収納するようなマルチチャンバー構成の石英チューブ６０３を備える構成とし、多数の基板６０１をセットした複数の石英ボード６０２を同時に加熱処理できるようにすることにより、非常に高い処理能力を有する加熱装置とすることができる。
【０１０７】
また、本発明の半導体装置の製造方法における第２の加熱処理としては、上記のファーネス炉を用いた加熱処理の他に、高速熱アニ−ル処理によって、加熱温度を６００℃〜７５０℃の温度範囲とし、１０秒〜１０分にわたる処理時間で処理を行ってもよい。このような加熱温度、処理時間の範囲内であれば、第２の加熱処理として、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となり、また、非晶質ケイ素膜は結晶化せず、上記の２つの条件を共に満足することができる。さらに、このような高速熱アニール条件により加熱処理を行えば、処理温度は高くなるが、処理時間は非常に短縮されているため、マザーボード（ガラス基板）の大型化・薄板化に対して、基板の熱的変形を抑制することができ、十分に適用することができることを本発明者らは、実験により確かめている。
【０１０８】
このような高速熱アニールを行うための装置としては、一般的に、タングステン−ハロゲンランプ、アークランプ等によるランプ照射方式がある。しかしながら、このようなランプ方式を用いた装置では、ランプ照度のムラが発生し、コンベア方式によって基板を搬送した場合に、基板の搬送によって加熱処理の昇降温時に基板内に熱むらが発生し、メートルサイズの大型ガラス基板に対する均一な熱処理が容易ではなく、基板に反り・割れ等の熱変化が発生しやすくなる。また、高速熱アニール法を用いて、基板上の温度の均一性が保たれない場合には、基板上において、触媒元素が十分にゲッタリングされない領域、非晶質ケイ素半導体膜が結晶化して、ゲッタリング効果が低下した領域が生じるため、高速熱アニー法を用いる場合には、高い温度均一性が要求される。
【０１０９】
このため、本発明における高速熱アニール処理装置としては、高温に加熱された窒素等の不活性ガスを基板表面に均一に吹き付けることにより行うものであることが望ましい。
【０１１０】
図７は、このような方式の高速熱アニール装置を示す概略図である。
【０１１１】
この高速熱アニール装置は、基板一枚ずつを順次処理する枚葉方式が用いられる。この高速熱アニール装置は、基板７０１の表面上及び側部を覆うように設けられて、基板７０１の表面上を熱アニール雰囲気とする石英チューブ７０３を有している。この石英チューブ７０３の下方は開放されており、基板７０１を石英チューブ７０３内に収納された状態に水平状態に支持する石英テーブル７０２が設けられている。この石英テーブル７０２は、水平な板状の平坦部７０２ａと、この平坦部７０２ａの所望の位置から上方に突出する複数の突出部７０２ｂとを有しており、基板７０１は、平坦部７０２ａから突出する複数の突出部７０２ｂの各先端によって点支持される。この石英テーブル７０２は上下に移動可能に設けられており、基板７０１に熱アニールを行う際には、図中の矢印７０４に沿って上部に移動される。
【０１１２】
石英チューブ７０３の上部の略中央部には、ガス導入通路７０３ａが設けられており、このガス導入通路７０３ａによって石英チューブ７０３内に窒素ガスが導入される。石英チューブ７０３内には、石英テーブル７０２によって支持された基板７０１に対向して、基板７０１表面に対して均一に窒素ガスを吹き付けるための多数の微小穴を有するシャワープレート７０５が設けられている。石英チューブ７０３の外部には、側部及び上部のそれぞれに、石英チューブ７０３内に導入される窒素ガスを加熱するためのヒーター７０６が設けられている。石英チューブ７０３の上部に設けられたヒーター７０６は、基板７０１に対して熱処理を行う窒素ガスを加熱するためのメインヒーターとして備えられており、石英チューブ７０３の側部に設けられたヒーター７０６は、熱が外部に逃げることを防止することにより基板７０１内の温度を均一に維持するために設けられたものである。
【０１１３】
この高速熱アニール装置では、ガス導入通路７０３ａから導入された窒素ガスが、石英チューブ７０３内にて加熱され、加熱された窒素ガスがシャワープレート７０５に形成された微小穴から基板７０１の表面に向けて均一に吹き付けられる。石英テーブル７０２に支持された基板７０１は、矢印７０４に示すように、石英チューブ７０３の上方に移動され、基板７０１とシャワープレート７０５との間隔が、１ｃｍ程度になる位置に保持される。基板７０１の昇降温速度は、石英テーブル７０２の昇降速度を調整することにより制御する。
【０１１４】
このような構成の高速熱アニール装置を用いて、基板７０１を加熱処理することにより、昇降温時における基板７０１内の温度分布をほぼ一定に保つことができ、メートルサイズの大きさを有する大型ガラス基板に対して、割れ、反りのない安定した加熱処理を実現することができる。また、大型の基板を加熱処理した場合に、基板内の温度分布は極めて良好となり、ファーネス炉を用いた場合と同程度の良好な温度均一性を確保することができる。さらに、この高速熱アニール装置を用いると、従来のランプ方式のアニール装置ではランプを照射する全期間にわたって、基板の温度が上昇し、温度をコントロールすることができなかったが、上記の高速熱アニール装置では、設定した温度プロファイルで一定の処理温度で安定した加熱処理を行うことができる。
【０１１５】
なお、図７に示す高速熱アニール装置では、単一の基板を順次処理する枚葉方式を用いているが、上記構成の石英チューブをクラスター状に連結して、同時に複数の基板を処理するマルチチャンバー化することによって、非常に高い処理能力を有する熱アニール装置を小型のフットプリントで実現することができる。
【０１１６】
本発明の半導体装置の製造方法において、半導体装置の活性領域となる結晶性のケイ素半導体膜上に設けられる非晶質ケイ素膜は、第２の加熱処理により触媒元素をゲッタリングした後は不必要なものであり、除去する必要がある。この非晶質ケイ素膜を除去する際には、下層の活性領域となる結晶性のケイ素膜を残したまま、上層の非晶質ケイ素膜のみを除去する必要がある。
【０１１７】
そこで、このような上層の非晶質ケイ素膜のみを除去するために、下層の結晶性ケイ素膜と上層の非晶質ケイ素膜との間で、ほぼ１００％のエッチング選択性を有するエッチング処理を行うことが望ましいが、実際には、上層の非晶質ケイ素膜と下層の結晶性のケイ素膜は、同様のケイ素系材料であるため、選択エッチング処理は不可能である。
【０１１８】
このため、本発明の半導体装置の製造方法では、活性領域となる結晶性のケイ素膜と非晶質ケイ素膜との間に、非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設けることが有効である。このバリア薄膜としては、非晶質ケイ素膜を除去する際のエッチングストッパーとして十分なエッチング選択比を有していることが必要であるが、本発明においては、触媒元素をゲッタリングする第２の加熱処理を行う際に、下層の結晶性のケイ素膜に含まれる触媒元素が、このバリア薄膜を介して上層の非晶質ケイ素膜に移動させる必要があるため、バリア薄膜としては、この触媒元素のゲッタリングを阻害しないものを用いる必要がある。このため、結晶性のケイ素膜と非晶質ケイ素膜との間に設けられるバリア薄膜としては、膜厚５０Å以下の酸化ケイ素膜を用いることが望ましい。このような膜を用いれば、非晶質ケイ素膜との間で十分なエッチング選択性を有し、且つ、第２の加熱処理において、結晶性のケイ素膜から非晶質ケイ素膜への触媒元素のゲッタリングを阻害しない。また、酸化ケイ素膜の膜厚が５０Åより厚くなれば、結晶性のケイ素膜から非晶質ケイ素膜への触媒元素のゲッタリングが十分に行われず、高いゲッタリング効果を得ることはできない。
【０１１９】
また、本発明の半導体装置の製造方法において、触媒元素の導入によって結晶化が助長された結晶性のケイ素膜の結晶性をさらに向上し、半導体体装置の性能、特に、電流駆動能力を向上させる方法として、触媒元素の導入により結晶化を促進した結晶性のケイ素膜に対して、レーザー光を照射する工程をさらに追加することが有効である。通常の固相成長法で形成した結晶性ケイ素膜は、結晶構造が双晶状態であるため、強光照射後も結晶粒内部は双晶欠陥として残るが、触媒元素の導入によって結晶化が促進された結晶性のケイ素半導体膜に、レーザー光を照射すると、触媒元素を導入し結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、強光の照射により結晶粒界部が処理されると、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理されて、基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られる。このようにして得られる結晶性のケイ素膜は、結晶性の観点から、その有効性は非常に高い。また、このレーザー光の照射は、元々結晶性を有するケイ素膜に対して行うのであるため、非晶質ケイ素膜に、直接レーザー照射し結晶化する方法とは異なり、レーザー光の照射のばらつきは大きく緩和され、均一性上の問題も生じない。
【０１２０】
触媒元素の導入による固相結晶化で得られた結晶性のケイ素膜に、レーザー光を照射すると、触媒元素の存在形態に変化が生じる。この触媒元素の存在形態の変化は、具体的には、シリサイドとしての凝集・再凝集である。活性領域となる結晶性のケイ素膜から触媒元素を取り除くゲッタリング工程は、完全に活性領域を構成する結晶性ケイ素膜の結晶状態が固まってから行うこととすれば、理想的なゲッタリングを行うことができるため望ましい。逆に言うと、触媒元素をゲッタリングした後にレーザー光の照射により結晶性を助長する処理を行った場合、ゲッタリングした後に、結晶性のケイ素膜に残留し固溶している触媒元素が再凝集してシリサイド化し、半導体素子に電気的悪影響を与える可能性がある。このため、本発明において、このようなレーザー光照射処理を行う工程は、活性領域となる結晶性ケイ素膜上に非晶質ケイ素膜を設ける工程の前、すなわち、触媒元素を非晶質ケイ素膜へゲッタリングする前に行うことが望ましい。
【０１２１】
また、本発明の半導体装置の製造方法では、非晶質ケイ素膜の結晶化を助長する触媒元素の種類として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ等のうち一種、または、これらから選ばれた複数種類の元素を用いることができ、これらを触媒元素として用いれば、微量で結晶化を助長することができる。
【０１２２】
これらの触媒元素は、単独では作用せず、非晶質ケイ素膜のケイ素原子と結合しシリサイド化することにより結晶成長を促進するため、触媒元素のシリサイド化合物における格子定数が単結晶ケイ素の格子定数に近似していることが好ましい。Ｎｉは、２原子のＳｉとシリサイド化合物であるＮｉＳｉ2を形成する。ＮｉＳｉ2は、蛍石型の結晶構造を有し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似している。しかも、５．４３０Åの格子定数を有するダイヤモンド構造の結晶ケイ素に対して、ＮｉＳｉ2は、その格子定数が５．４０６Åであり、ケイ素の格子定数に最も近くなっている。したがって、ＮｉＳｉ2は、非晶質ケイ素膜の結晶化に際して、最も優れた鋳型となり、非晶質ケイ素膜の結晶化が最も促進されるため、Ｎｉが触媒元素として好適である。
【０１２３】
本発明の半導体装置の製造方法を用いて得られる半導体装置は、絶縁表面を有する基板上に形成された結晶性を有するケイ素膜を活性領域として構成される半導体装置であり、この活性領域に使用される結晶性のケイ素膜は、絶縁表面上に形成された非晶質ケイ素膜に、結晶化を助長する触媒元素を導入して加熱することにより結晶化され、触媒元素を含む結晶性のケイ素膜上に形成された希ガス類を含む非晶質ケイ素膜に、加熱処理により触媒元素をゲッタリングすることにより得られたものである。この活性領域となる結晶性ケイ素膜は、その全領域にわたって、触媒元素が結晶性のケイ素の格子間に固溶しており、且つ、触媒元素が、活性領域の全域にわたって均一に分布していることを特徴としている。すなわち、この半導体装置では、チャネル領域、ソース・ドレイン領域にわたって、触媒元素が、ケイ素膜の格子間に固溶している状態で、且つ、均一に分布したものである。
【０１２４】
このような特徴は、本発明の半導体装置のみによって得られるものである。このような特性の半導体装置は、触媒元素によるオフ電流の増大、信頼性の悪化等の悪影響が生じない半導体装置となる。結晶性のケイ素膜中にケイ素の格子間に固溶した状態で触媒元素を含むことにより、従来の触媒元素を用いずに作製した従来の半導体装置に比較して良好な結晶状態を保持することができ、高い電流駆動能力を得ることができる。
【０１２５】
このような半導体装置の活性領域の全域にわたって均一に分布している触媒元素の濃度としては、１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3の範囲内であることが好適である。活性領域中の触媒元素の濃度を１×１０17ａｔｏｍｓ／ｃｍ3以下とすることにより、触媒元素が半導体素子の特性に及ぼす悪影響は全く見られなくなる。逆に、触媒元素を導入して非晶質ケイ素半導体を結晶化する場合、１×１０15ａｔｏｍｓ／ｃｍ3を最低限とする濃度の触媒元素は活性領域に残留し、これ以下の濃度に低減することは不可能である。
【０１２６】
また、触媒元素が、上記の範囲内の濃度で残留することにより、触媒元素が、結晶欠陥、ダングリングボンド等と結合して、トラップ密度を減少させる効果がある。したがって、本発明の半導体装置では、触媒元素が全く存在しないものと比較して、高い電流駆動能力を有している。この場合、活性領域に含まれる触媒元素としては、Ｎｉ元素であれば、高い結晶化作用に加えて、ケイ素の結晶の格子間に存在しても格子間歪みをほとんど発生させず、キャリアに対する散乱原因とならないため、Ｎｉを用いることが最も望ましい。
【０１２７】
また、本発明の半導体装置におけるさらに他の特徴として、活性領域の表面近傍において、微量の希ガス類から選択された元素が含有されている点がある。これは、触媒元素をゲッタリングするための非晶質ケイ素膜を結晶性のケイ素膜上に成膜する際、下層の結晶性のケイ素膜の表面の一部に、希ガス類が注入されることに起因する。このことは、本発明を用いた結果得られる半導体装置の構造上の特徴となっている。
【０１２８】
このような半導体装置の活性領域となる結晶性ケイ素半導体膜の表面近傍に含有される希ガス類元素の表面濃度は、１×１０10〜１×１０12ａｔｏｍｓ／ｃｍ2の範囲内であることが望ましい。希ガス類の元素は、半導体装置の電気特性に影響を及ぼさないが、キャリアに対する散乱中心となり、希ガス類の元素の濃度が、１×１０12ａｔｏｍｓ／ｃｍ2を超えると、希ガス元素が含有されていることにより電流駆動能力が低下する。また、非晶質ケイ素膜への触媒元素のゲッタリングが十分に行われず、活性領域となる結晶性のケイ素膜の表面近傍に、前記５×１０16ａｔｏｍｓ／ｃｍ2の適正な濃度の上限を超えて触媒元素が残留するおそれが生じる。また、逆に、希ガス類の元素の濃度が、１×１０10ａｔｏｍｓ／ｃｍ2以下であると、現状の測定技術で最も精度が高いと思われる全反射蛍光Ｘ線法での測定下限となり、この濃度以上でないと十分な測定値として判別できない。
【０１２９】
また、活性領域となる結晶性ケイ素膜の表面近傍に含まれる希ガス元素類としては、前述のように、最もゲッタリング元素としての能力が高いことからＡｒ元素が望ましい。
【０１３０】
以下、本発明の半導体装置の製造方法を用いた具体的な実施例について説明する。
【０１３１】
（実施例１）
本実施例１では、アクティブマトリクス型の液晶表示装置のドライバー回路、画素部分、薄膜集積回路に用いられる、Ｎ型ＴＦＴをガラス基板上に作製する工程について説明する。
【０１３２】
図１（ａ）〜（ｇ）は、それぞれ、本実施例１のＮチャネル型ＴＦＴを製造する工程を工程毎に説明する断面図である。
【０１３３】
本実施例１のＮチャネル型ＴＦＴを製造するには、まず、図１（ａ）に示すように、後の工程によりガラス基板１０１から不純物が拡散することを防止するため、ガラス基板１０１上に、例えば、プラズマＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有する酸化ケイ素からなる下地膜１０２を形成する。次に、プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ型）の非晶質のケイ素半導体膜（ａ−Ｓｉ膜）１０３を成膜する。本実施例１では、ガラス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用い、また、プラズマＣＶＤ装置としては、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃として、材料ガスとして、ＳｉＨ4ガスとＨ2ガスとを用いた。また、ＣＶＤ電極に供給されるＲＦパワーのパワー密度を１０〜２００ｍＷ／ｃｍ3の範囲、例えば、８０ｍＷ／ｃｍ3としてａ−Ｓｉ膜１０３を成膜した。
【０１３４】
次に、ａ−Ｓｉ膜１０３の表面上に微量のニッケル１０４を添加する。ニッケル１０４の添加は、ニッケル１０４を溶解した溶液をａ−Ｓｉ膜１０３上に保持し、スピナーによりニッケル溶液を基板１０１上に均一に延ばし乾燥させることにより行った。本実施例１では、溶質として酢酸ニッケル、溶媒として水を用い、溶液中のニッケル濃度が１０ｐｐｍとなるように調整した。添加されたニッケル１０４の濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用いた測定により、７×１０12ａｔｏｍｓ／ｍ3程度であった。
【０１３５】
次に、微量のニッケル１０４が添加されたａ−Ｓｉ膜１０３を不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理においては、昇温途中に、まず、ａ−Ｓｉ膜１０３中に含まれる水素の離脱処理を行い、その後さらに高温条件として、ａ−Ｓｉ膜１０３の結晶化を行った。具体的には、第１ステップの加熱処理として４５０℃〜５２０℃の温度条件として１〜２時間にわたる処理時間によりアニール処理を行い、第２ステップの加熱処理として、５２０℃〜５７０℃の温度条件で２〜８時間にわたる処理時間によりアニール処理を行う。本実施例１では、５００℃の温度条件で１時間にわたる加熱処理を行った後、５５０℃の温度条件で４時間にわたる加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜１０３の表面に添加されたニッケル１０４は、ａ−Ｓｉ膜１０３中に拡散すると共に、シリサイド化が起こり、このシリサイドを核として、ａ−Ｓｉ膜１０３の結晶化が進行する。この結果、図１（ｂ）に示すように、ａ−Ｓｉ膜１０３は結晶化され、結晶性のケイ素半導体膜１０３となる。
【０１３６】
次いで、図１（ｂ）に示すように、レーザー光１０５を結晶性のケイ素膜１０３上に照射することにより、結晶性のケイ素膜１０３を再結晶化し、その結晶性を向上させる。このときのパルスレーザー光として、本実施例１では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光１０５の照射条件は、照射時に基板１０１を２００〜４５０℃、例えば４００℃に加熱し、エネルギー密度を２５０〜４５０ｍＪ／ｃｍ3、例えば、３５０ｍＪ／ｃｍ3で照射する照射条件とした。また、レーザー光１０５のビームサイズは、基板１０１の表面上で１５０ｍｍ×１ｍｍの長尺形状となるようなビームスポットに成型し、このビームスポットの長尺方向に対して垂直な方向に０．５ｍｍのステップ幅で順次走査した。これにより、結晶性のケイ素膜１０３の任意の一点について、計２０回のレーザー光１０５の照射が行われることになる。このようなレーザー光１０５が繰り返して照射されることにより、固相結晶化により得られた結晶性のケイ素膜１０３は、レーザー光１０５の照射による溶融固化過程により結晶欠陥が低減された、より高品質な結晶成のケイ素膜となる。
【０１３７】
次に、図１（ｃ）に示すように、後の工程で成膜される非晶質ケイ素膜をエッチングにより除去する際にエッチグストッパとなる酸化ケイ素膜１０６を形成する。この酸化ケイ素膜１０６の形成は、結晶性のケイ素膜１０３の表面にオゾン水を保持することにより行った。このときのオゾン水は、オゾン濃度が５ｍｇ／Ｌ以上であることが望ましく、本実施例１では、８ｍｇ／Ｌとした。また、結晶性のケイ素膜１０３の表面におけるオゾン水の保持時間は、１分とした。この場合、より緻密な酸化ケイ素膜１０６を形成するためには、オゾン水による処理の前に、結晶性のケイ素膜１０３表面の自然酸化膜を取り除いておくことが望ましく、本実施例１でも、フッ酸洗浄を行い、活性なケイ素膜１０３表面を露出させてから、オゾン水による処理を行った。このようにして形成された酸化ケイ素膜１０６の膜厚は、分光エリプソで測定した結果、約３０Åになっていた。
【０１３８】
次いで、プラズマＣＶＤ法を用いて、酸化ケイ素膜１０６の上面の全面にわたって、Ａｒを含有するａ−Ｓｉ膜１０７を形成する。このａ−Ｓｉ膜１０７の膜厚としては、３０〜１５０ｎｍの範囲内であることが望ましく、本実施例１では、５０ｎｍとした。
【０１３９】
このａ−Ｓｉ膜１０７の成膜は、図５（ｂ）に示すデュアルバイアス・デュアルフレクェンシー方式のプラズマＣＶＤ装置を用いて行った。このときのａ−Ｓｉ膜１０７の成膜条件は、基板１０１の加熱温度を３００℃とし、ＳｉＨ4ガスとＡｒガスとを材料ガスとして用い、各材料ガスの流量をＳｉＨ4が１００ｓｃｃｍ、Ａｒが５０００ｓｃｃｍとした。また、成膜圧力は低いほど、成膜されるａ−Ｓｉ膜１０７中に含まれるＡｒの含有量が増加する傾向があり、また、図５に示すプラズマＣＶＤ装置において、基板側に供給されるＲＦ周波数は、ＣＶＤ電極に供給されるＲＦ周波数より、ＣＶＤ電極の１／１０〜１／５０程度に小さく設定されていることが望ましく、また、基板側に供給されるＲＦパワーは、大きい程ａ−Ｓｉ膜１０７中に含まれるＡｒの含量が増加するが、膜厚分布の悪化とのトレードオフから、ＣＶＤ電極のＲＦパワーに対して１〜５倍であることが望ましい。本実施例１では、０．７Ｔｏｒｒとした。また、図５（ｂ）に示すプラズマＣＶＤ装置のＣＶＤ電極に供給されるＲＦ周波数を２７．１ＭＨｚ、ＲＦパワーを１００Ｗとし、基板側に供給されるＲＦ周波数を１．６ＭＨｚ、ＲＦパワーを３００Ｗとした。
【０１４０】
このようにして得られるａ−Ｓｉ膜１０７に含まれるアルゴンの濃度は、１×１０19〜２×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることが望ましく、本実施例１の成膜条件で成膜を行うと、Ａｒの濃度は、２×１０20ａｔｏｍｓ／ｃｍ3程度の濃度となった。
【０１４１】
次に、図１（ｄ）に示すように、不活性ガス雰囲気下、例えば、窒素雰囲気下として加熱処理を施す。この加熱処理の処理温度及び処理時間としては、４５０〜５５０℃の温度範囲内で３０分〜４時間にわたる処理時間とすることが望ましい。本実施例１では、処理温度を５２０℃とし処理時間を２時間として加熱処理を行った。昇温速度としては、基板１０１を２００℃程度に余熱した状態から５２０℃まで３０分で（昇温速度：約１０℃／分）昇温し、処理後には５２０℃から２００℃まで同じく３０分で降温した。
【０１４２】
この加熱処理において、触媒元素をゲッタリングする上層のａ−Ｓｉ膜１０７では、結晶核は発生せず、非晶質状態のまま維持される。このため、アルゴンによる歪み・欠陥を偏析サイトとするゲッタリング効果がより助長され、ゲッタリング効果を最大限に引き出すことができる。
【０１４３】
本実施例１では、ガラス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用いているが、この加熱処理による反り・たわみ、割れ等は発生しなかった。さらに、本発明者らの実験では、他のメートルサイズの大型ガラス基板でも、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使用可能であることを確認している。
【０１４４】
また、本実施例１においては、図６に示すような、基板１０１の平面形状と概略相似形の断面形状をもつ炉心管の中に、基板面を炉心方向に向け、炉心管と基板との間のスペースを最小となるような配置としたファーネス炉を用いて加熱処理を行った。炉心管は、本実施例１で使用したガラス基板サイズの３２０ｍｍ×４００ｍｍより一回り大きな矩形状をもつ断面に構成されており、基板を収納するための炉心管内部のスペースの大きさは、４００ｍｍ×４８０ｍｍになっている。一回の加熱処理を同時に行うために炉心管にチャージされる基板のチャージ枚数は２０枚となっている。そして、窒素ガスが炉心管の上方より供給され、各基板間に拡散され、各基板を面内均一に加熱することが可能になっている。図６において、石英チューブ（炉心管）６０３は、石英チューブ６０３の外部に設けられたヒーターによって、５２０℃に加熱されており、チューブ６０３下のホームポジション６０７では、２００℃に余熱されている。そして、矢印６０４に示すように、基板６０１をチャージした石英ボート６０２がチューブ６０３内へと入っていくと共に昇温がなされ、石英ボード６０２の全体が、アニールゾーン６０８に完全に挿入されることによって、基板６０１の熱処理がスタートされる。降温は、石英ボート６０２を余熱ゾーンであるホームポジション６０７に降ろすことによって行われる。このような装置を用いることによって、昇降温速度を高速化することができると共に、昇降温時の基板内の温度分布をほぼ一定に保つことができ、メートルサイズの大型ガラス基板に対しても、割れや反りの無い安定した処理が実現可能である。
【０１４５】
図６に示す装置を使用することによる加熱処理により、アルゴンを含むａ−Ｓｉ膜１０７は全く結晶化されず、アルゴンを含むことによって発生するａ−Ｓｉ膜１０７中の格子歪み・欠陥がニッケルに対する偏析トラップとなって下層の結晶性のケイ素膜１０３中のニッケル１０４が、図１（ｄ）の矢印１０８に示すように上方のａ−Ｓｉ膜１０７の方向に向かって移動される。このときニッケル１０４は薄膜の酸化ケイ素膜１０６を通過して移動するが、本実施例１では、酸化ケイ素膜１０６が薄膜に形成されているため、ニッケル１０４の移動の妨げとはならない。その結果、結晶性のケイ素膜１０３中に含まれるニッケル１０４は、そのほとんどが上層のアルゴンを含むａ−Ｓｉ膜１０７へと移動され、このａ−Ｓｉ膜１０７中において、ニッケル濃度が高くなり、下層の結晶性のケイ素膜１０３に含まれるニッケル濃度は大幅に低減され、残留するニッケル１０４が低減されて、ニッケル濃度が低い高品質な結晶性のケイ素膜１０３を得ることができる。
【０１４６】
このように、５２０℃の加熱温度で、２時間にわたる処理時間によって加熱処理を行えば、結晶性のケイ素膜１０３中に含まれるニッケル濃度とゲッタリングシンクである上層のアルゴンを含むａ−Ｓｉ膜１０７中に含まれるニッケル濃度とは、熱平衡状態の偏析状態となり、それ以上、処理時間を長時間化しても、ニッケル１０４はゲッタリングしない状態となっており、安定した状態となっている。このときの実際の結晶性のケイ素膜１０３中に含まれるニッケル濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、ニッケルの濃度は、１×１０16ａｔｏｍｓ／ｃｍ3程度にまで低減されていた。この段階で結晶性のケイ素膜１０３中に残留しているニッケル１０４は、シリサイド状態ではなく、ケイ素の格子間に固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１４７】
次に、ニッケル１０４をゲッタリングし、ニッケル濃度が高くなったａ−Ｓｉ膜１０７の全体をエッチングにより除去する。このときのエッチングとしては、ａ−Ｓｉ膜１０７の下層の酸化ケイ素膜１０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜と十分エッチング選択比のあるエッチャントが求められる。本実施例１では、現像液のような強アルカリ溶液を用いた。そして、エッチングによりａ−Ｓｉ膜１０７を除去した後、酸化ケイ素膜１０６をエッチング除去する。このときのエッチャントとしては、結晶性のケイ素膜に対して上層となる酸化ケイ素膜１０６と選択性のある１：１００バッファードフッ酸（ＢＨＦ）を用い、ウェットエッチングにより除去した。この状態で結晶性のケイ素膜１０３の表面を全反射蛍光Ｘ線法で測定すると、約１×１０11ａｔｏｍｓ／ｃｍ3のＡｒ元素が確認された。これは、アルゴンを含むａ−Ｓｉ膜１０７を成膜した際に、若干のＡｒ元素が、下層の結晶性のケイ素膜１０３に打ち込まれたことを示している。
【０１４８】
その後、結晶性のケイ素膜１０３の不要な部分をエッチングにより除去して素子間分離を行う。このような工程を経て、図１（ｅ）に示すように、後の工程で、ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶性ケイ素膜１０９が形成される。
【０１４９】
次に、図１（ｆ）に示すように、活性領域となる結晶性のケイ素膜１０９上を覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁膜である酸化ケイ素膜１１０を成膜する。この酸化ケイ素膜１１０の形成には、本実施例１では、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましくは、３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した。あるいは、ＴＥＯＳを原料として、オゾンガス共存下に基板温度を３５０〜６００℃、好ましくは、４００〜５５０℃に加温して、減圧ＣＶＤ法もしくは常圧ＣＶＤ法により酸化ケイ素膜１１０を形成してもよい。酸化ケイ素膜１１０の成膜後、酸化ケイ素膜１１０自体のバルク特性、結晶性のケイ素膜１０９と酸化ケイ素膜１１０との界面特性を向上するため、不活性ガス雰囲気下で、５００〜６００℃の温度条件で、１〜４時間にわたる熱アニールを行った。
【０１５０】
続いて、スパッタリング法によって、４００〜８００ｎｍの膜厚、例えば、６００ｎｍの膜厚にアルミニウムを成膜し、これをパターニングして、結晶性のケイ素１０９膜上となる所定の部分に位置するゲート電極１１１を形成する。次いで、このアルミニウムからなるゲート電極１１１の表面を陽極酸化することにより、ゲート電極１１１の表面上に酸化物層１１２を形成する。なお、本実施例１にて作製されるＴＦＴをアクティブマトリクス基板の画素ＴＦＴとする場合には、このゲート電極１１１は、ゲートバスラインを構成する際に、同時に同一平面上に形成されることとなる。ゲート電極１１１の陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で、最初に一定電流を流した後に２２０Ｖまで電圧を上げ、その状態で１時間保持することにより得られる。得られた酸化物層１１２の厚さは２００ｎｍであった。なお、この酸化物層１１２は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるため、オフセットゲート領域の長さを上記の陽極酸化工程によって決定することができる。
【０１５１】
続いて、イオンドーピング法を用いて、不純物であるリンを注入する。この場合、酸化ケイ素膜１１０上に形成されたゲート電極１１１及び酸化物層１１２がマスクとなり、ゲート電極１１１の下の部分に該当する結晶性のケイ素膜１０９中にはリンは注入されない。本実施例１では、リンをドーピングするためのドーピングガスとして、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。
【０１５２】
この工程により、ゲート電極１１１にマスクされてリンが注入されない結晶性のケイ素膜１０９の領域は、後にＴＦＴのチャネル領域１１４となる。また、ゲート電極１１１にマスクされずにリンが注入された結晶性のケイ素膜１０９の領域は、後にＴＦＴのソース／ドレイン領域１１６となる。
【０１５３】
次に、図１（ｆ）に示すように、レーザー光１１９を照射してアニールを行うことにより、イオン注入した不純物を活性化すると同時に、上記の不純物の導入工程により結晶性が劣化した部分の結晶性を改善する。
【０１５４】
この際、レーザー光１１９としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネルギー密度を１５０〜４００ｍＪ／ｃｍ2、好ましくは、２００〜２５０ｍＪ／ｃｍ2とした。このようにして形成されたＮ型不純物領域のシート抵抗は、２００〜５００Ω／□となった。
【０１５５】
次に、図１（ｇ）に示すように、６００ｎｍ程度の膜厚の酸化ケイ素膜あるいは窒化ケイ素膜を形成して層間絶縁膜１２０とする。層間絶縁膜１２０として酸化ケイ素膜を形成する場合は、ＴＥＯＳを原料として、酸素共存下でのプラズマＣＶＤ法、もしくは、オゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を用いることにより、段差被覆性に優れた良好な酸化ケイ素膜が形成される。また、層間絶縁膜として、窒化ケイ素膜を形成する場合は、ＳｉＨ4及びＮＨ3を原料ガスとしてプラズマＣＶＤ法を用いることにより窒化ケイ素膜が形成される。この窒化ケイ素膜は、活性領域となる結晶性のケイ素膜１０９とゲート絶縁膜１１０との界面に水素原子を供給して、ＴＦＴ特性を劣化させる不対結合手を低減することができる。
【０１５６】
次いで、層間絶縁膜１２０のＴＦＴの結晶性のケイ素膜１０９上のソース領域／ドレイン領域１１６に該当する部分に、これらの領域に到達するコンタクトホールを形成する。層間絶縁膜１２０に形成されたコンタクトホールには、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース領域及びドレイン領域に電気的に接続される電極・配線１２１を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散することを防止するためのバリア膜として設けられる。また、このＴＦＴを液晶表示装置の画素スイッチング用等に用いる場合には、ドレイン電極には、ＩＴＯ等の透明導電膜からなる画素電極を用いればよい。さらに、この場合、他方のソース電極には、ソースバスラインを構成することになり、このソースバスラインを介して、ビデオ信号等の電気信号が供給され、ゲートバスラインのゲート信号に基づいて、画素電極に必要な電荷が書き込まれる。
【０１５７】
最後に、１気圧の水蒸気雰囲気下、３５０℃の温度条件として１時間にわたるアニールを行い、所望のＴＦＴ１２２を完成させる。なお、このＴＦＴ１２２を保護するために、さらに、窒化ケイ素膜等の保護膜を設けてもよい。
【０１５８】
以上説明した工程を経て製造されるＴＦＴは、電界効果移動度が２５０ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度となり、非常に高性能な性能が得られた。このような性能は、触媒元素を用いずに作製した従来のＴＦＴと比較しても性能面で全く差がなく、製造歩留まりを大きく向上することができた。さらに、このＴＦＴでは、従来法により製造されるＴＦＴに頻繁に見られたＴＦＴのオフ動作時のリーク電流の異常な増大が全くなく、単位Ｗ当たり１ｐＡ以下と、非常に低い値を安定して示した。
【０１５９】
さらに、本実施例１のＴＦＴは、繰り返し測定、バイアス、温度ストレスによる耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造されたＴＦＴに比較しても非常に信頼性が高い。
【０１６０】
本実施例１のＴＦＴを用いた液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、従来法により作製されたＴＦＴを用いたものに比較して表示ムラが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルを得ることができた。
【０１６１】
なお、以上に説明した本実施例１のＴＦＴ作製工程は、アクティブマトリクス基板の画素電極を対象として説明を行ったが、本実施例１のＴＦＴは、薄膜集積回路等にも適用可能であり、その場合は、ゲート電極上にもコンタクトホールを形成し、必要とする配線を施せばよい。
（実施例２）
本実施例２では、アクティブマトリクス型の液晶表示装置の周辺駆動回路、一般の薄膜集積回路を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造を有する回路をガラス基板上に作製する工程について説明する。
【０１６２】
図２（ａ）〜（ｇ）は、それぞれ、本実施例２のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造を製造する工程を工程毎に説明する断面図である。
【０１６３】
本実施例２のＣＭＯＳ構造を製造する場合には、まず、図２（ａ）に示すように、後の工程によりガラス基板２０１から不純物が拡散することを防止するため、ガラス基板２０１上に、例えば、プラズマＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有する酸化ケイ素からなる下地膜２０２を形成する。次に、プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜する。本実施例２では、ガラス基板２０１として、３２０ｍｍ×４００ｍｍで、厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用い、また、プラズマＣＶＤ装置としては、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃として、材料ガスとして、ＳｉＨ4ガスとＨ2ガスとを用いた。また、ＣＶＤ電極に供給されるＲＦパワーのパワー密度を１０〜２００ｍＷ／ｃｍ2の範囲、例えば、８０ｍＷ／ｃｍ2としてａ−Ｓｉ膜２０３を成膜した。
【０１６４】
次に、ａ−Ｓｉ膜２０３の表面上に微量のニッケル２０４を添加する。ニッケル２０４の添加は、ニッケル２０４を溶解した溶液をａ−Ｓｉ膜２０３上に保持し、スピナーによりニッケル溶液を基板２０１上に均一に延ばし乾燥させることにより行った。本実施例２では、溶質として酢酸ニッケル、溶媒としてエタノールを用い、溶液中のニッケル濃度が１ｐｐｍとなるように調整した。添加されたニッケルの濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用いた測定により、５×１０12ａｔｏｍａ／ｃｍ3程度であった。
【０１６５】
次に、微量のニッケル２０４が添加されたａ−Ｓｉ膜２０３を不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理においては、５２０〜５７０℃の温度条件で、２〜８時間にわたるアニール処理を行うことが望ましく、本実施例２では、５５０℃の温度条件で４時間にわたる加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜２０３の表面に添加されたニッケル２０４は、ａ−Ｓｉ膜２０３中に拡散すると共に、シリサイド化が起こり、このシリサイドを核として、ａ−Ｓｉ膜２０３の結晶化が進行する。しかし、本実施例２で添加されたニッケル２０４の添加量では、ａ−Ｓｉ膜２０３の全てを結晶化するためには不足しており、一部に数μｍ程度の微小な非晶質領域が残存した状態で結晶成長が停止する。また、加熱温度が５７０℃以下では、ケイ素膜自体の結晶成長が起こらないため、結晶成長が及ばない未結晶化領域は、非晶質状態のまま残存する。その結果、本実施例２の結晶化条件により得られる結晶性のケイ素膜２０３は、結晶化領域の中に微小な非晶質領域が混在した状態となっている。
【０１６６】
次いで、図２（ｂ）に示すように、レーザー光２０５を結晶性のケイ素膜２０３上に照射することにより、結晶性のケイ素膜２０３を再結晶化し、その結晶性を向上させる。このときのレーザー光として、本実施例２では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光２０５の照射条件は、照射時に基板２０１を２００〜４５０℃、例えば、４００℃に加熱し、エネルギー密度を２００〜４５０ｍＪ／ｃｍ2、例えば、３５０ｍＪ／ｃｍ2で照射する照射条件とした。また、レーザー光２０５のビームサイズは、基板２０１の表面上で１５０ｍｍ×１ｍｍの長尺形状となるようなビームスポットに成型し、このビームスポットの長尺方向に対して垂直な方向に０．０５ｍｍのステップ幅で順次走査した。これにより、結晶性のケイ素膜２０３の任意の一点について、計２０回のレーザー光２０５の照射が行われることになる。このようなレーザー光２０５が繰り返し照射されることにより、ケイ素膜中に残存している非晶質領域が優先的に溶融し、結晶化領域の良好な結晶成分のみを反映して膜全体が結晶化される。
【０１６７】
次に、図２（ｃ）に示すように、後の工程で成膜される非晶質ケイ素半導体膜（ａ−Ｓｉ膜）２０７をエッチングにより除去する際にエッチングストッパとなる酸化ケイ素膜２０６を結晶性のケイ素膜２０３を薄膜酸化することにより形成する。この酸化ケイ素膜２０６の形成は、結晶性のケイ素膜２０３の表面にエキシマＵＶ光を照射することにより行った。このエキシマＵＶ光を照射することによる処理時間は１分とした。このようにして形成された酸化ケイ素膜２０６の膜厚は、分光エリプソで測定した結果、約３０Åになっていた。
【０１６８】
次いで、図２（ｃ）に示すように、酸化ケイ素膜２０６の表面全面を覆うようにプラズマＣＶＤ法を用いて、Ａｒを含むａ−Ｓｉ膜２０７を形成する。本実施例２では、図５（ｂ）に示すような、平行平板式で、ＣＶＤ電極に加えて基板側にも別バイアス（ＲＦパワー）を印加することができるデュアルバイアス・デュアルフレクェンシー方式のプラズマＣＶＤ装置を用いて、ａ−Ｓｉ膜２０７の成膜を行った。さらに、本実施例２では、このａ−Ｓｉ膜２０７をアルゴン濃度が互いに異なる２層膜となるように形成した。このような２層膜の形成は、大気中に曝すことなく、同一のＣＶＤチャンバーで連続した行ったため、単層膜を形成する場合と製造の容易さでは何ら変わる点はない。
【０１６９】
このようなａ−Ｓｉ膜２０７を２層膜として形成する場合、下層部分は、プラズマＣＶＤ装置の基板側に印加されるＲＦパワーをオフあるいは小さい値となるようにし、上層部分を成膜するときに、基板側に印加されるＲＦパワーをオンあるいは、下層の成膜時よりも大きな値となるようにする。このように、基板側に印加されるＲＦパワーを上層及び下層を成膜する際に、それぞれ異なる出力とすることにより、下層の成膜と上層の成膜とを連続して行うことができ、アルゴンの含有量がそれぞれ異なるａ−Ｓｉ膜２０７を容易に得ることができる。
【０１７０】
このように形成されたアルゴンの含有量がそれぞれ異なる２層のａ−Ｓｉ膜２０７は、アルゴン濃度が小さい下層部分は、結晶性を有するケイ素膜２０３へのアルゴンの注入を低減するために設けられ、アルゴン濃度が大きい上層部分が、主として触媒元素をゲッタリングするように作用する。
【０１７１】
本実施例２では、ａ−Ｓｉ膜２０７の成膜のために、基板２０１の加熱温度を３００℃とし、材料ガスとして、ＳｉＨ4ガスとＡｒガスとを用い、それぞれのガス流量を、ＳｉＨ4が１００ｓｃｃｍ、Ａｒが５０００ｓｃｃｍとした。そして、ＣＶＤ電極に供給されるＲＦ電力のＲＦ周波数は２７．１２ＭＨｚ、基板側に供給されるＲＦ電力のＲＦ周波数は１．６ＭＨｚとし、ＣＶＤ電極に供給されるＲＦパワーは、１００Ｗで一定とし、基板側に供給されるＲＦパワーは、成膜の初期においてはオフ（０Ｗ）、成膜途中で３００Ｗを印加するようにした。基板側のＲＦパワーがオフになっているときに成膜されたアルゴン濃度が小さい下層は、１０〜３０ｎｍ程度の膜厚とし、アルゴン濃度が大きい上層は３０〜１００ｎｍの膜厚に成膜した。このようにして得られるａ−Ｓｉ膜２０７中に含まれるアルゴン濃度は、下層では、７×１０16ａｔｏｍｓ／ｃｍ3程度となり、上層では、２×１０20ａｔｏｍｓ／ｃｍ3程度であった。
【０１７２】
次に、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下として加熱処理を施す。この加熱処理の処理温度及び処理時間としては、６００〜７５０℃の温度範囲内で１０秒〜１０分にわたる処理時間とすることが望ましい。本実施例２では、処理温度を６５０℃とし処理時間を３分として加熱処理を行った。昇温速度としては、基板を４００℃提訴に余熱した状態から６５０℃まで２分で（昇温速度：１２５℃／分）昇温し、処理後には、６５０℃から４００℃まで同じく２分で降温した。
【０１７３】
この加熱処理において、触媒元素をゲッタリングするａ−Ｓｉ膜２０７では、結晶核は発生せず、非晶質状態のまま維持される。このため、アルゴンによる歪み・欠陥を偏析サイトとするゲッタリング効果がより助長され、ゲッタリング効果を最大限に引き出すことができる。
【０１７４】
また、本実施例２では、ガラス基板２０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用いているが、この加熱処理による反り・たわみ、割れ等は発生しなかった。さらに、本願発明者らは、他のメートルサイズの大型ガラス基板でも、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使用可能であることを確認している。
【０１７５】
また、本実施例２においては、図７に示すような、高温ガスを基板の表面に均一に吹き付ける枚葉方式の高速熱アニール装置を用いて加熱処理を行った。
【０１７６】
加熱処理される基板７０１は、石英テーブル７０２の突出部７０２ｂによって、装置の下方の位置にセットされ、この位置で４００℃程度に余熱する。そして、石英チューブ７０３の内部には、ガス導入通路７０７から導入されてヒーター７０６によって処理温度に加熱された高温窒素ガスが矢印７０８に沿って、シャワープレート７０５から基板７０１の表面に向かって吹き出される。そして、基板７０１をセットした石英テーブル７０２が、矢印７０４に示すように、上方に向かって上方に移動されることにより、基板７０１が高温の窒素ガスを吹き出しているシャワープレート７０５との間隔が１０ｍｍ程度の近傍まで移動されて昇温される。そして、この位置に基板７０１が保持されて、シャワープレート７０５から吹き出される高温の窒素ガスによって高速熱アニール処理が行われる。
【０１７７】
この高速熱アニール装置では、基板７０１の昇降温が、基板７０１をセットした石英テーブル７０２の昇降速度によって制御されており、このため、ランプアニールに匹敵する高速の昇降温速度を実現することが出来ると共に、昇降温時における基板７０１内の温度分布をほぼ一定に保つことができ、メートルサイズの大型ガラス基板に対しても、割れ、反り等がない安定した加熱処理が可能になる。
【０１７８】
上記の高速熱アニール装置を用いた熱アニール処理によって、アルゴンを含むａ−Ｓｉ膜２０７は、結晶化されることがなく、アルゴンを含むことによるａ−Ｓｉ膜２０７中の格子歪み、欠陥がニッケルに対する偏析トラップとなって、下層の結晶性のケイ素膜２０３中に含まれるニッケル２０４を、図２（ｃ）の矢印２０８に示すように上方向に向かって引き出す。このとき、ニッケル２０４は薄膜の酸化ケイ素膜２０６を通過して上層のａ−Ｓｉ膜２０７に移動するが、本実施例２では、酸化ケイ素膜２０６が薄膜に形成されているため、ニッケル２０４の移動の妨げとはならない。その結果、結晶性のケイ素膜２０７中に含まれるニッケルは、そのほとんどが上層のアルゴンを含むａ−Ｓｉ膜２０７へと移動され、このａ−Ｓｉ膜２０７中において、ニッケル濃度が高くなり、下層の結晶性のケイ素膜２０７に含まれるニッケル濃度は大幅に低減され、残留するニッケルが低減されて、ニッケル濃度が低い高品質な結晶性のケイ素半導体膜を得ることができる。
【０１７９】
このように、６５０℃の加熱条件で３分にわたる高速熱アニール処理によって、結晶性のケイ素膜２０３中に含まれるニッケル濃度とゲッタリングシンクである上層のアルゴンを含むａ−Ｓｉ膜２０７中に含まれるニッケル濃度とは、熱平衡状態の偏析状態となり、それ以上処理時間を長時間化しても、ニッケルはゲッタリングしない状態となっており、安定した状態となっている。このときの実際の結晶性のケイ素膜２０３中に含まれるニッケル濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、ニッケルの濃度は、７×１０15ａｔｏｍｓ／ｃｍ3程度にまで低減されていた。この段階で結晶性のケイ素膜２０３中に残留しているニッケルは、シリサイド状態ではなく、ケイ素の格子間に固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１８０】
次に、ニッケル２０４をゲッタリングし、ニッケル濃度が高くなったａ−Ｓｉ膜２０７の全体をエッチングにより除去する。このときのエッチングとしては、ａ−Ｓｉ膜２０７の下層の酸化ケイ素膜２０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜２０６と十分エッチング選択比のあるエッチャントが求められる。本実施例２では、現像液のような強アルカリ溶液を用いた。そして、エッチングによりａ−Ｓｉ膜２０７を除去した後、酸化ケイ素膜２０６をエッチングにより除去する。このときのエッチャントとしては、結晶性のケイ素膜２０３に対して上層となる酸化ケイ素２０６膜と選択性のある１：１００バッファードフッ酸（ＢＨＦ）を用い、ウェットエッチングにより除去した。
【０１８１】
その後、結晶性のケイ素膜２０３の不要な部分をエッチングにより除去して素子間分離を行う。このような工程を経て、図２（ｄ）に示すように、後の工程を経てＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶性のケイ素半導体膜２０９ｎ、２０９ｐが形成される。
【０１８２】
次に、図２（ｅ）に示すように、活性領域となる結晶性のケイ素膜２０９ｎ、２０９ｐ上を覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁膜である酸化ケイ素膜２１０を成膜する。この酸化ケイ素膜２１０の形成には、本実施例２では、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましくは３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した。
【０１８３】
続いて、スパッタリング法によって高融点メタルを堆積し、これをパターニングして、結晶性のケイ素膜２０９ｎ、２０９ｐ上となる所定の部分に位置するゲート電極２１１ｎ、２１１ｐをそれぞれ形成する。高融点メタルとしては、タンタル（Ｔａ）、モリブデン（Ｍｏ）、あるいはタングステン（Ｗ）を用いることが望ましい。本実施例２では、微量の窒素が添加されたタンタルを用い、厚さが３００〜６００ｎｍ、例えば、４５０ｎｍとした。
【０１８４】
次いで、イオンドーピング法と用いて、不純物であるリンを注入する。このときのドーピングは、ゲート絶縁膜２１０越しに行う、所謂スルードーピングを適用した。この場合、酸化ケイ素膜２１０上に形成されたゲート電極２１１ｎ、２１１ｐがマスクとなり、ゲート電極２１１ｎ、２１１ｐの下の部分に該当する結晶性のケイ素膜２０９ｎ、２０９ｐ中にはリンは注入されない。本実施例２では、リンをドーピングするためのドーピングガスとして、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を２×１０15〜８×１０15ｃｍ-2とした。
【０１８５】
この工程により、ゲート電極２１１ｎ、２１１ｐにマスクされてリンが注入さらない結晶性のケイ素膜２０９ｎ、２０９ｐの領域は、後にＴＦＴのチャネル領域となる。また、ゲート電極２１１ｎ、２１１ｐにマスクされずにリンが注入された結晶性のケイ素膜２０９ｎ、２０９ｐの領域には、後にＴＦＴのソース・ドレイン領域となる。ただし、Ｐチャネル型ＴＦＴにおいては、そのソース・ドレイン領域となる領域が、この段階では、リンがドーピングされていることによりＮ型の不純物領域となっている。
【０１８６】
次に、図２（ｆ）に示すように、フォトリソグラフィ工程により、Ｎチャネル型ＴＦＴ２２２となる結晶性のケイ素膜２０９ｎ上のゲート絶縁膜２１０及びゲート電極２１１ｎ上を覆うフォトレジスト２１７を設け、Ｐ型の不純物が注入されないための選択ドーピング用のマスクとする。
【０１８７】
そして、この状態で、イオンドーピング法によって、ホウ素を注入する。本実施例２では、ホウ素を注入するためのドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、１×１０16〜５×１０16ｃｍ-2、例えば、２×１０16ｃｍ-2の高ドーズ量にて、４０〜８０ｋＶ、例えば、６５ｋＶの加速電圧を印加することによりドーピングを行った。
【０１８８】
この工程において、ゲート電極２１２ｐの下の部分の結晶性のケイ素膜２０９ｐ中には、ゲート電極２１２ｐがマスクとなるため、ホウ素は注入されない。また、ゲート電極２１２ｐが形成されていない領域の結晶性のケイ素膜２０９ｐ中には、ゲート絶縁膜２１０越しにホウ素がドーピングされる。この結果、先の工程でＮ型の不純物であるリンが注入されてＮ型になっているソース領域及びドレイン領域は、過剰なホウ素が注入されることにより、所謂カウンタードーピングがなされる結果、先にドーピングされたＮ型不純物であるリンをキャンセルし、特性が反転してＰ型不純物領域２１５ｐ及び２１６ｐとなる。このようにして、Ｎチャネル型ＴＦＴ２２２とＰチャネル型ＴＦＴ２２３とを、それぞれ同一基板上に形成することができる。
【０１８９】
次に、選択ドーピングのためのマスクとして設けられたフォトレジスト２１７を除去した後、不活性ガスの雰囲気下、例えば、窒素ガス雰囲気下にて、６００〜６５０℃の温度範囲で数分の高速熱アニール処理を行った。本実施例２では、図７に示す高速熱アニール装置を用いた。この処理により、Ｎ型及びＰ型のそれぞれのＴＦＴのソース／ドレイン領域が活性化されるこの処理により得られたＮ型不純物領域のシート抵抗値は、０．４〜０．８ｋΩ／□であり、Ｐ型不純物領域２１５ｐ、２１６ｐのシート抵抗値は、１〜２ｋΩ／□であった。また、ゲート絶縁膜２１１の焼成処理が同時に行われ、ゲート絶縁膜自体のバルク特性及び結晶性のケイ素半導体膜とゲート絶縁膜との間の界面特性の向上を図ることができる。
【０１９０】
次に、図２（ｇ）に示すように、９００ｎｍ程度の膜厚の酸化ケイ素膜をプラズマＣＶＤ法によって形成して、層間絶縁膜２２０とする。そして、この層間絶縁膜２２０のＴＦＴの結晶性のケイ素膜上のソース領域及びドレイン領域に該当する部分に、これらの領域に到達するコンタクトホールを形成する。このコンタクトホールには、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース領域及びドレイン領域に電気的に接続される電極・配線２２１を形成する。
【０１９１】
最後に、１気圧の水素雰囲気下、３５０℃の温度条件として１時間にわたるアニールを行い、Ｎチャネル型ＴＦＴ２２２及びＰチャネル型ＴＦＴ２２３を完成する。さらに、必要に応じて、Ｎ型及びＰ型のＴＦＴのゲート電極２１１ｎ、２１１ｐ上にもコンタクトホールを設け、配線を接続するようにすることも可能である。また、ＴＦＴを保護するために、ＴＦＴ上にさらに窒化ケイ素等の保護膜を設けてもよい。
【０１９２】
以説明した工程を経て製造されるＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、Ｐ型ＴＦＴで１００〜１３０ｃｍ2／Ｖｓという高い値が得られ、また、閾値電圧は、Ｎ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−２Ｖ程度と非常に良好な特性が得られた。しかも、従来法により製造されるＴＦＴにおいて頻繁に発生するＴＦＴのオフ動作時のリーク電流の異常な増大が全くなく、リーク電流自体が、単位Ｗ当たり１ｐＡ以下と、非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来のＴＦＴと比較しても全く差がないものであり、製造歩留まりを大きく向上することができた。
【０１９３】
さらに、本実施例２のＴＦＴは、繰り返し測定、バイアス、温度ストレスによる耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造されたＴＦＴに比較しても非常に信頼性が高く、安定した回路特性を示した。
【０１９４】
以上、本発明に基づく２つの実施例について具体的に説明したが、本発明は、上記２つの実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１９５】
例えば、上記の２つの実施例においては、アルゴンを含むａ−Ｓｉ膜をプラズマＣＶＤ法によって形成する際、基板側にもＲＦパワーを印加するデュアルフレクェンシー法を用いたが、ＣＶＤ電極にはＲＦパワーを印加し、基板側にはＤＣパワーを印加することにより、強制的にアルゴンイオンをａ−Ｓｉ膜に導入することも可能である。
【０１９６】
また、上記の実施例２では、アルゴンを含むａ−Ｓｉ膜を含有するアルゴンの濃度がそれぞれ異なる２層膜構造としたが、３層以上の多層膜として形成してもよく、また、膜厚方向に沿って連続的にアルゴン濃度が異なるようにした膜であってもよい。
【０１９７】
さらに、上記２つの実施例では、ゲッタリング元素としてアルゴンを用いたが、クリプトン、キセノン等を用いても同様の効果を得ることができる。
【０１９８】
また、ニッケルをゲッタリングシンクとなる上層のａ−Ｓｉ膜に移動させる際の加熱処理として、実施例１では、基板の外形と概略相似形状の内周を有する炉心管を用いる方法を示したが、通常の形状を有する抵抗性加熱炉（ファーネス炉）を用いても同様の処理を行うことは可能である。また、実施例２では、高温の窒素ガスを吹き付けることによる高速熱アニール処理を行ったが、一般的なランプ方式を用いたアニール処理を行っても同様の処理を行うことが可能である。
【０１９９】
また、ニッケルを導入する方法とては、非晶質ケイ素膜の表面にニッケル塩を溶解した溶液を塗布する方法を用いたが、非晶質ケイ素膜を成膜する前に、下地膜の表面にニッケルを導入し、非晶質ケイ素膜の下層側からニッケルを拡散させて結晶成長を行うようにしてもよい。すなわち、結晶成長は、非晶質ケイ素膜の上面側から行ってもよく、下面側から行ってもよい。
【０２００】
また、ニッケルの導入方法として、上記実施例の方法の他、種々の手法を用いることができる。例えば、ニッケル塩を溶解させる溶媒として、ＳＯＧ（スピンオングラス）材料を用い、ＳｉＯ2膜より拡散させる方法、スパッタリング法、蒸着法、メッキ法により薄膜形成する方法、イオンドーピング法により直接導入する方法等を利用することができる。
【０２０１】
さらに、結晶化を助長する触媒元素としては、ニッケルの他、コバルト、鉄、パラジウム、白金、銅、金等を用いても同様の効果を得ることができる。
【０２０２】
また、ゲッタリングシンクとなるａ−Ｓｉ膜を除去する際のエッチングストッパーとしては、上記実施例で説明した酸化ケイ素膜の他、窒化ケイ素膜等の種々の膜を用いることができる。また、酸化ケイ素膜の形成方法に関しても、本実施例で説明したオゾン水処理、エキシマＵＶ処理等による薄膜酸化法以外の方法、例えば、ＣＶＤでの薄膜形成、酸素プラズマ処理、熱酸化法、硫酸酸化法等を用いてもよい。
【０２０３】
また、上記の実施例では、ニッケルにより結晶化された結晶性ケイ素膜の結晶性をさらに向上する方法として、パルスレーザーであるエキシマレーザー光の照射による加熱方法を用いたが、例えば連続発振Ａｒレーザー照射等の他のレーザー光を照射しても同様の処理が可能である。
【０２０４】
また、本発明の半導体装置が適用される装置としては、液晶表示用のアクティブマトリクス型基板のほか、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機ＥＬ等を発光素子としたドライバー内蔵型の光書き込み素子または表示素子、三次元ＩＣ等に適用しても、これらの素子を高速、公開度度当の高性能化が実現される。
【０２０５】
さらに、本発明は、上記の実施例で説明したＭＯＳ型トランジスタに限定されず、結晶性半導体を素材としたバイポーラトランジスタ、静電誘導トランジスタ等、幅広く半導体プロセスの全般に応用することができる。
【０２０６】
【発明の効果】
本発明の半導体装置及びその製造方法は、結晶化を促進する微量の触媒元素が導入された非晶質ケイ素膜を加熱処理して結晶化された結晶性のケイ素膜の上面に、希ガスから選択された元素を含む非晶質ケイ素膜を形成して、加熱処理により、この非晶質ケイ素膜に触媒元素をゲッタリングすることにより半導体装置の活性領域となる結晶性のケイ素膜を形成している。このようにして形成された結晶性のケイ素膜は、触媒元素がゲッタリングにより大幅に低減されると共に、活性領域の全領域にわたってケイ素膜の格子間に固溶した状態に存在している。そのため、この結晶性のケイ素膜を活性領域とする半導体装置は、リーク電流の異常な増大等の特性ばらつきが少ない安定した高性能半導体装置となる。
【０２０７】
また、このような集積度の高い高性能半導体装置は、簡便な製造プロセスにて製造することができ、製造工程において良品率を大きく向上することができ、低コスト化を図ることができる。特に、液晶表示装置に本発明の半導体装置を適用すると、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノシリック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は、それぞれ、本発明の実施例１の半導体装置の製造方法を工程毎に説明する断面図である。
【図２】（ａ）〜（ｇ）は、それぞれ、本発明の実施例２の半導体装置の製造方法を工程毎に説明する断面図である。
【図３】非晶質ケイ素膜中に含まれるＡｒ濃度（横軸）と、触媒元素をゲッタリングする第２の加熱処理を行った後の結晶性ケイ素膜中に残留する触媒元素（Ｎｉ）濃度（縦軸）との関係を示すグラフである。
【図４】ＣＶＤ電極に１００ＷのＲＦパワーを加え、基板側に加えるＲＦパワーを変位させた場合に得られる非晶質ケイ素半導体膜の膜中に含まれるＡｒ濃度との関係を求めた結果を表すグラフである。
【図５】（ａ）、（ｂ）は、それぞれ、本発明における非晶質ケイ素膜を成膜するためのプラズマＣＶＤ装置の概要を示す概略図である。
【図６】（ａ）〜（ｄ）はそれぞれ、本発明における第２の加熱処理を行うための熱処理装置を示す概略図である。
【図７】本発明における第２の加熱処理を行うための高速熱アニール装置の概略を示す概略図である。
【符号の説明】
１０１、２０１ ガラス基板
１０２、２０２ 下地膜
１０３、２０３ ケイ素膜
１０４、２０４ ニッケル
１０５、２０５ レーザー光
１０６、２０６ 酸化ケイ素膜
１０７、２０７ ａ−Ｓｉ膜
１０８、２０８ ニッケルのゲッタリング方向
１０９、２０９ｎ、２０９ｐ ＴＦＴ活性領域（素子領域）
１１０、２１０ 酸化ケイ素膜
１１１、２１１ｎ、２１１ｐ ゲート電極
１１２ 酸化物層
２１３ リン
１１４、２１４ｎ、２１４ｐ チャネル領域
１１５、２１５ｎ、２１５ｐ ソース領域
１１６、２１６ｎ、２１６ｐ ドレイン領域
２１７ フォトレジスト
２１８ ホウ素
１１９ レーザー光
１２０、２２０ 層間絶縁膜
１２１、２２１ 電極・配線
１２２、２２２ Ｎチャネル型ＴＦＴ
２２３ Ｐチャネル型ＴＦＴ
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに詳細には、非晶質ケイ素膜を結晶化した結晶性のケイ素膜を活性領域とする半導体装置及びその製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ（ＴＦＴ）を用いた半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、有機ＥＬ表示装置、三次元ＩＣ等に利用可能である。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣ等を実現するために、ガラス等の絶縁性基板上、絶縁膜上等に高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、薄膜状のケイ素半導体を用いるのが一般的である。薄膜状のケイ素半導体としては、非晶質ケイ素半導体（ａ−Ｓｉ）と結晶性を有するケイ素半導体との２つに大別される。
【０００３】
非晶質ケイ素半導体は作製温度が低く、気相法により比較的容易に作製することができ、量産性に優れているため、最も一般的に用いられている。しかしながら、この非晶質ケイ素半導体は、結晶性を有するケイ素半導体と比較すると、導電性等の物性が劣るため、今後、さらなる高速特性を得るため、結晶性を有するケイ素半導体からなる半導体装置の簡便な作製方法を確立することが強く求められている。
【０００４】
結晶性を有する薄膜状のケイ素半導体を作製する方法としては、次の（１）及び（２）に示す方法が知られている。
【０００５】
（１）非晶質ケイ素膜を成膜した後、非晶質ケイ素膜にレーザー光等のエネルギービームを照射して、その光エネルギーによって、非晶質ケイ素膜を結晶化して結晶性を有するケイ素膜とする。
【０００６】
（２）非晶質ケイ素膜を成膜した後、加熱して、その熱エネルギーによって、非晶質ケイ素膜を固相状態で結晶化して結晶性を有するケイ素膜とする。
【０００７】
一般的には、上記（１）の方法が用いられる。この方法では、溶融固化過程の結晶化現象を利用するため、結晶粒は小粒径となるが、結晶粒内の結晶欠陥が少なく、比較的高品位な結晶性のケイ素膜が得られる。しかしながら、上記（１）の方法により作製された結晶性のケイ素膜では、粒界部における欠陥密度が高くなるために、この粒界部における欠陥がキャリアに対して大きなトラップとして働き、半導体装置として十分な性能が得られない。また、例えば、レーザー光の光源として現在最も一般的に使用されているエキシマレーザーを使用する場合には、レーザー光の安定性が十分でないために、基板の全面に半導体膜の全体にわたって均一な処理を施すことができず、半導体素子間で特性にばらつきが生じるおそれがある。
【０００８】
（２）の方法は、（１）の方法と比較すると基板内の均一性、安定性に優れているが、６００℃以上の高温条件によって３０時間程度の長時間にわたる加熱処理が必要になるため、処理時間が長くなり、スループットを向上させることができないという問題がある。さらに、（２）の方法においては、結晶化される結晶構造が双晶構造となるため、数μｍ程度の比較的大きな結晶粒が得られるが、一つの結晶粒内に多数の双晶欠陥を含むために、その結晶性は、上記（１）の方法により作製されたケイ素半導体膜の結晶性よりも劣るという問題がある。
【０００９】
これに対して、上記（２）の方法を改善して、高品位な結晶性のケイ素膜を得る方法が開発されており、非晶質ケイ素膜の結晶化を助長する触媒元素を導入することにより、加熱温度の低下、処理時間の短縮、結晶性の向上を図る方法が注目されている。具体的には、非晶質ケイ素膜の表面に微量のニッケル等の金属元素を導入した後に加熱処理することによって結晶性のケイ素膜とする。
【００１０】
このような触媒元素を用いた方法では、非晶質ケイ素膜中において、導入された金属元素を核とした結晶核が早期に発生し、その後、この結晶核を中心として結晶化が急激に進行する。
【００１１】
さらに、この方法では、結晶成長した結晶性のケイ素膜が、通常の固相成長法（上記（２）の方法）によって成長した結晶性ケイ素膜が結晶欠陥が多くなる双晶構造を有するのとは異なり、複数の柱状結晶がネットワークで連なる構造を有し、それぞれの柱状結晶は、小さいながらも、その内部がほぼ単結晶状態となっている。
【００１２】
【発明が解決しようとする課題】
非晶質ケイ素膜中に触媒元素を導入し、加熱処理することにより非晶質ケイ素膜を結晶化する方法は、加熱温度を低温化することができると共に、加熱時間を短縮することができ、さらに、加熱処理して得られるケイ素膜の結晶性が、他の結晶化方法より得られた結晶性のケイ素膜に比較して優れているという利点を有している。
【００１３】
しかしながら、これらの金属類を主とする触媒元素が半導体膜中に多量に残存していると、この方法により得られたケイ素膜を用いた半導体装置の信頼性、電気的安定性等が低下するため、非晶質ケイ素膜の結晶化を助長するニッケル等の触媒元素は、結晶化を行った後には、極力含まれないようにする必要がある。このため、非晶質ケイ素膜の結晶化のために導入される触媒元素の量を極力少量にすることにより、結晶化されたケイ素膜に含有される触媒元素の量を低減する方法が、第１の方法として考えられる。しかし、非晶質ケイ素膜に導入される触媒元素の導入量が少なくなると、結晶の成長状態が著しく不安定となり、このような不安定な状態で作製された結晶性のケイ素膜は、結晶性のバラツキが大きくなって、半導体装置の活性領域を構成する膜として使用できなくなるおそれがある。
【００１４】
また、非晶質ケイ素膜に触媒元素を導入して、加熱処理することにより非晶質ケイ素膜を結晶成長させた後、触媒元素を移動（ゲッタリング）させることにより、素子領域内の触媒元素を除去あるいは低減する方法が、第２の方法として考えられている。
【００１５】
特開平１０−２７０３６３号公報には、触媒元素により結晶化されたケイ素膜に対して、その一部をリン等の５族Ｂ元素が選択的に導入された領域とし、加熱処理を行うことにより、５族Ｂ元素が導入された領域に触媒元素を移動（ゲッタリング）させることにより、５族Ｂ元素が導入された以外の領域の触媒元素の量を低減する方法が開示されている。この公報では、５族Ｂ元素が導入されておらず、ゲッタリングにより触媒元素が低減された領域を、半導体装置の活性領域として使用する。
【００１６】
また、特開平１１−３１６６０号公報には、触媒元素が導入されて結晶化されたケイ素膜の表面上に熱酸化膜を形成し、さらにこの熱酸化膜上にリンを高濃度に含有するケイ素膜を設けた後、熱処理を行うことにより、結晶化されたケイ素膜に含まれる触媒元素を、熱酸化膜を介して、上層のリンを高濃度に含むケイ素膜に移動させることにより、結晶化されたケイ素膜に含まれる触媒元素の量を低減する方法が開示されている。この公報では、上層のリンを含むケイ素膜を除去した後、下層の結晶性を有するケイ素膜を半導体装置の活性領域として使用する。
【００１７】
しかし、本願発明者が実際に上記公報の方法を用いて、実際に薄膜トランジスタ（ＴＦＴ）素子を作製したところ、残留している触媒元素がＴＦＴ素子に悪影響を及ぼしており、上記公報に開示された方法では、十分に高いゲッタリング効果が得られず、半導体装置の能動領域における触媒元素の残留量が十分には低減できないということが明らかとなった。
【００１８】
具体的に、上記の公報によってそれぞれ試作されたＴＦＴでは、それぞれ若干の違いが見られるが、数％程度の確率でオフ動作時におけるリーク電流が非常に大きい不良のＴＦＴが生じた。不良が発生したＴＦＴにおけるリーク電流増大の原因を解析すると、チャネル部とドレイン部との接合部に、触媒元素によるシリサイドが存在していることが確認された。この結果、上記の２公報による方法では、不良のＴＦＴが発生する不良率が高くなるため、信頼性が低く、量産し得る方法ではない。
【００１９】
また、上記の２公報による方法では、５５０℃以上の加熱温度条件で、数時間から数十時間にわたる加熱処理を行っている。このような加熱処理は、１００ｍｍ×１００ｍｍ（１００ｍｍ□）サイズ程度の小型ガラス基板、高価な石英基板等を用いる場合には、問題にならない。
【００２０】
しかし、半導体装置となる半導体素子を成膜する液晶表示用、有機ＥＬ表示用のアクティブマトリクス基板では、そのマザーボード（ガラス基板）は、コストダウンを図るために大型化する傾向があり、さらに、装置のコンパクト化・軽量化を図るために、薄板化の傾向も加わり、大型且つ薄型のガラス基板に対して、高温・長時間の加熱処理を行うことは非常に困難である。
【００２１】
実際に、本願発明者は、一般的に使用されているガラス基板として、６００ｍｍ×７２０ｍｍの寸法、０．７ｍｍｔの厚さを有するコーニング社コード１７３７のガラス基板を用いて加熱処理を行ったところ、５００℃程度の加熱条件で、数時間にわたる加熱処理が、ほぼ限界であることを明らかとした。この加熱処理によって生じる最も大きな問題は、基板の重量によるたわみ・反りである。さらには、基板上にパターン形成した後での加熱処理となるため、ガラス基板に特有の縮み（シュリンケージ）が発生し、この加熱処理工程の前後で、パターン合わせをすることが非常に困難になっている。
【００２２】
また、特開平１１−３１６６０号公報に開示された方法は、活性領域となる結晶性のケイ素膜上に全面にわたって、リンを高濃度に含有するケイ素膜を設け、触媒元素を含む結晶ケイ素膜に含まれる触媒元素が、上層のケイ素膜へと縦方向（膜厚方向）に移動されるため、そのゲッタリング距離（触媒元素が移動するべき距離）は、膜厚の厚みの長さになっている。このため、横方向に触媒元素を移動させる場合に比較して、ゲッタリング距離が短くなり、高いゲッタリング効果が得られることにより、上記の問題点が解決されることが期待される。
【００２３】
しかし、本願発明者がこの方法によって試作したＴＦＴを用いて実験した結果、この方法は、上記の方法に比較しても、同レベルか、むしろやや劣る結果が得られ、ゲッタリング能力に優れておらず、触媒元素の濃度を十分に低減することができないことを明らかにした。また、この公報による方法では、結晶性のケイ素膜と上層のリンを高濃度に含有するケイ素膜との間に、熱酸化膜を介しているため、この熱酸化膜が触媒元素のゲッタリングに対するバリアとなり、期待されるような低温且つ短時間での加熱処理条件では、ゲッタリング効果を全く得ることはできなかった。
【００２４】
本発明は、上記問題を解決するためになされたものであり、量産対象となる大型のガラス基板に成膜された非晶質ケイ素膜中に触媒元素を導入することにより結晶成長された結晶性のケイ素膜の素子領域に含まれる触媒元素が十分に低減されている半導体装置及びその製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含し、前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるＲＦバイアスに加えて、該絶縁基板側にもこのＲＦバイアスとは異なる別のＲＦバイアスが加えられるデュアルバイアスによって成膜されることを特徴とする。
【００２６】
また、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布で成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含することを特徴とする。
【００２７】
さらに、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、を包含し、前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスによって、前記希ガス類から選択された元素の濃度が低い下層膜を成膜した後に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって、前記希ガス類から選択された元素の濃度が高い上層膜を成膜することによって形成されることを特徴とする。
【００２８】
前記希ガス類から選択された元素は、Ａｒ、Ｋｒ、Ｘｅの何れかの一種類あるいは複数種類であることが好ましい。
【００２９】
前記希ガス類から選択された元素として、Ａｒが含まれていることが好ましい。
【００３０】
前記希ガス類から選択された元素の濃度は、１×１０ 19 〜２×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内であることが好ましい。
【００３１】
前記希ガス類から選択された元素の濃度は、１×１０ 20 〜１×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内であることが好ましい。
【００３２】
前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスに加えて、該絶縁基板側にもこのバイアスとは異なる別のバイアスが加えられるデュアルバイアスによって成膜されることが好ましい。
【００３３】
前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、前記ＣＶＤ電極にＲＦバイアスを印加し、前記絶縁側基板に、別のＲＦバイアスを印加することが好ましい。
【００３４】
前記絶縁側基板に加えられるＲＦバイアスは、前記ＣＶＤ電極から供給されるＲＦバイアスの周波数よりも周波数が小さくなっていることが好ましい。
【００３５】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布になっていることが好ましい。
【００３６】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が、上面側では高く、下面側では低くなるように形成されていることが好ましい。
【００３７】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が低くなった下層膜と、該元素の濃度が高くなった上層膜との２層構造に形成されることが好ましい。
【００３８】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記ＣＶＤ電極から供給されるバイアスのみによって前記下層膜を成膜し、該下層膜上に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって前記上層膜を成膜することによって形成されることが好ましい。
【００３９】
前記希ガス類から選択された元素を含む非晶質ケイ素膜は、同一のチャンバーを用いて連続して成膜されることが好ましい。
【００４０】
前記第２の加熱処理によって、結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記結晶性のケイ素膜に含まれる前記ニッケルの濃度と、前記非晶質ケイ素膜中に含まれる前記ニッケルの濃度とが、少なくとも熱平衡状態の偏析状態となるような、加熱温度及び加熱時間とする加熱条件で行われることが好ましい。
【００４１】
前記第２の加熱処理によって、前記結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記非晶質ケイ素膜が、少なくとも結晶化しない加熱温度及び加熱時間とする加熱条件で行われることが好ましい。
【００４２】
前記第２の加熱処理の前記加熱条件は、４５０〜５５０℃の温度範囲を加熱温度とし、３０分〜４時間にわたる処理時間とすることが好ましい。
【００４４】
前記第２の加熱処理は、６００〜７００℃の温度範囲内で、１０秒〜１０分にわたる処理時間とする高速熱アニール処理により行われることが好ましい。
【００４５】
前記高速熱アニール処理は、高温に加熱された不活性ガスを前記絶縁基板の表面に向けて吹き付けることにより行うことが好ましい。
【００４６】
前記結晶性のケイ素膜と、前記希ガス類から選択された元素を含む非晶質ケイ素膜との間に、該非晶質ケイ素膜を除去する際のエッチングストッパとなるバリア薄膜が設けられることが好ましい。
【００４７】
前記バリア薄膜は、５０Å以下の膜厚に形成された酸化ケイ素膜であることが好ましい。
【００４８】
前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程を行う前に、前記結晶性のケイ素膜にレーザー光を照射して、その結晶性を向上させる工程をさらに行うことが好ましい。
【００５６】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法について、詳細に説明する。
【００５７】
本発明の半導体装置の製造方法は、以下の（１）、（２）の工程を順次行うことを要旨とする。
【００５８】
（１）絶縁基板上に形成された非晶質ケイ素膜に、結晶化を促進する触媒元素を導入した後、加熱処理を行うことによりその非晶質ケイ素膜を結晶成長させる（第１の加熱処理）。
【００５９】
（２）第１の加熱処理により結晶化された結晶性のケイ素膜上に、プラズマＣＶＤ法を用いることによって、希ガス類から選択された元素を含有する非晶質ケイ素膜を成膜した後に、加熱処理を行う（第２の加熱処理）。
【００６０】
本発明の半導体装置の製造方法においては、第２の加熱処理を行うことによって、下層の結晶性ケイ素膜中に含まれる触媒元素を、上層の非晶質ケイ素膜に移動させる。そして、触媒元素を上層の非晶質ケイ素膜中移動させた後、上層の非晶質ケイ素膜を除去し、下層の触媒元素が低減された結晶性のケイ素半導体膜を活性領域として半導体装置を形成する。
【００６１】
上記（２）の工程を行って、触媒元素を移動させることにより、従来の触媒元素を用いる方法に比較して、半導体装置の能動領域に残留する触媒元素の量を大幅に低減することができ、その結果、従来法を用いて作製された半導体装置で問題となっていたオフ動作時のリーク電流の異常が見られない、高い電流駆動能力を有する高性能半導体装置を得ることができる。
【００６２】
一般に、触媒元素を所望の領域（以下、ゲッタリング領域という）に移動（ゲッタリング）するためのメカニズムの一つとして、ゲッタリング領域での触媒元素に対する固溶度を、ゲッタリングされる領域（以下、被ゲッタリング領域）の固溶度よりも高くすることにより、被ゲッタリング領域に触媒元素をゲッタリングする（第１のゲッタリング作用）方法がある。
【００６３】
前述の公報（特開平１０−２７０３６３号公報、特開平１１−３１６６０号公報）では、非晶質ケイ素膜にリンを導入することにより、非晶質ケイ素膜における触媒元素の固溶度を飛躍的に上げることができ、固溶度の差により触媒元素の移動、すなわち第１のゲッタリング作用が行われるようになることから、全て、触媒元素をゲッタリングするためのゲッタリング元素として、リンを用いている。また、特開平１１−５４７６０号公報の方法では、さらに３族Ｂ元素を導入することにより、ゲッタリング能力を向上することが図られているが、３族Ｂ元素を単独で用いてもゲッタリング効果がなく、基本的にはリンのゲッタリング効果により触媒元素をゲッタリングしている。
【００６４】
また、触媒元素をゲッタリングする他のメカニズムとして、ゲッタリング領域に、触媒元素をトラップするような欠陥あるいは局所的な偏析サイトを形成し、その欠陥あるいは偏析サイトに触媒元素を移動させてトラップする（第２のゲッタリング作用）方法がある。
【００６５】
最近の研究により、上記のリン等の５族Ｂ元素以外のゲッタリング元素として、希ガス類から選択された一部の元素が非晶質ケイ素膜中に存在すると、希ガス元素が存在する部分に大きな格子間歪みが生じ、局所的な欠陥・偏析サイトによる第２のゲッタリング作用が非常に強力に働くため、希ガス類から選択された一部の元素が、上記のリン等の５族Ｂ元素以外のゲッタリング元素として有効であることが明らかになっている。
【００６６】
このようなゲッタリング効果を有する希ガス類から選択された元素としては、Ａｒ、Ｋｒ、Ｘｅがあり、これらの何れか一種類あるいは複数種類の元素を用いることができる。さらに、これらの元素の中では、Ａｒが最も高い効果を有していることが分かっている。
【００６７】
このような第２のゲッタリング作用は、固溶度の差を利用する第１のゲッタリング作用より、ゲッタリング能力が高い。また、ゲッタリング元素として、リンのような半導体装置の特性に大きく影響を与える元素ではなく、半導体膜中に含まれても不活性な希ガス元素を用いており、ゲッタリング領域から被ゲッタリング領域へのゲッタリング元素の逆拡散・汚染等の問題は発生しない。
【００６８】
さらに、上記の希ガス元素は、非晶質ケイ素膜中に存在することによって非晶質ケイ素膜の結晶成長が阻害され、その結果、この非晶質ケイ素膜の結晶成長（結晶核の発生）までの潜伏期間が長くなり、結晶成長速度を遅延させる効力を有している。このため、結晶性ケイ素膜に含まれる触媒元素を非晶質ケイ素膜にゲッタリングするための第２の加熱処理の際において、非晶質ケイ素半導体膜を、非晶質状態のままで維持することができ、より大きな第２のゲッタリング作用を得ることができる。
【００６９】
また、本発明の半導体装置の製造方法では、特開平１１−３１６６０号公報に記載された方法のように、活性領域となる結晶性ケイ素膜上に、希ガス元素を含有する非晶質ケイ素膜を形成したものであり、結晶性のケイ素半導体膜に含まれる触媒元素は、縦方向（膜厚方向）にゲッタリングされる。
【００７０】
このような膜厚方向への触媒元素のゲッタリングは、ゲッタリング距離が、結晶性を有するケイ素膜の膜厚分の厚さのみの距離となるため、特開平１０−２７０３６３号公報及び特開平１１−５４７６０号公報のそれぞれに記載されているような一般的な横方向へのゲッタリングに比較して、ゲッタリング距離を短く設定することができる。このことは、触媒元素をゲッタリングするための第２の加熱処理において、加熱温度の低温化あるいは加熱時間の短縮化を可能とし、液晶表示装置、有機ＥＬ表示装置のマザーボードとして使用されるメートルクラスのサイズを有する大型の安価なガラス基板に対応することができることを意味している。
【００７１】
図３は、非晶質ケイ素膜中に含まれるＡｒ濃度（横軸）と、触媒元素をゲッタリングする第２の加熱処理を行った後の結晶性ケイ素膜中に残留する触媒元素（Ｎｉ）濃度（縦軸）との関係を示すグラフである。
【００７２】
図３を参照すると、触媒元素をゲッタリングする前の初期のＮｉ濃度は、１．２×１０18ａｔｏｍｓ／ｃｍ3となっている。この場合、非晶質ケイ素膜中に含まれるＡｒ濃度が、３×１０18ａｔｏｍｓ／ｃｍ3以下のときには、Ｎｉ濃度を低減する効果が全く見られず、非晶質ケイ素膜への触媒元素のゲッタリングが生じていないことが示されている。一方、非晶質ケイ素膜中に含まれるＡｒ濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上になると、この値を境として急激にゲッタリング効果が現れ、Ｎｉ濃度の低減が見られる。ゲッタリング作用としては、最低でも、一桁以上のＮｉ濃度の低下が示されていなければ、明らかな効果とは言えず、この点で、非晶質ケイ素膜に含まれるＡｒ濃度の下限は１×１０19ａｔｏｍｓ／ｃｍ3であり、明らかなゲッタリング作用を得るにはこれ以上のＡｒ濃度のＡｒが非晶質ケイ素膜中に含まれることが必要である。また、非晶質ケイ素膜中のＡｒ濃度が１×１０20ａｔｏｍｓ／ｃｍ3程度以上になると、結晶性ケイ素膜中に残存するＮｉ濃度の低下に飽和傾向が見られる。したがって、本発明による触媒元素のゲッタリング効果を最大に引き出すには、非晶質ケイ素膜中のＡｒ濃度は、１×１０20ａｔｏｍｓ／ｃｍ3以上であることがより望ましい。
【００７３】
これに対して、非晶質ケイ素膜中に含まれるＡｒ濃度の上限は、膜剥がれの問題により制限され、Ａｒ濃度が２×１０21ａｔｏｍｓ／ｃｍ3以上になると、膜が非常にポーラスとなり膜剥がれやピーリングが生じる。したがって、Ａｒ濃度の上限は、少なくとも２×１０21ａｔｏｍｓ／ｃｍ3以下である必要がある。また、より確実に膜剥がれやピーリングを抑えるためには、１×１０21ａｔｏｍｓ／ｃｍ3以下であること望ましい。
【００７４】
本発明の半導体の製造方法において、非晶質ケイ素半導体膜に含まれる希ガス類から選択された元素の濃度は、上記の説明により、１×１０19〜２×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることが望ましい。また、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることがさらに好適である。
【００７５】
本発明の半導体装置の製造方法を用いることにより得られた結晶性を有するケイ素膜は、従来から触媒元素の残存を簡易に確認する方法として用いられている、フッ素系のエッチャントによるライトエッチング処理を行い、残存する触媒元素を顕在化させる評価試験を行っても、従来法では見られていたエッチピットは全く見られない。また、さらにシビアの評価試験として、高温で熱処理を行うことにより、残存する触媒を再凝縮させてシリサイド状態として、このシリサイド状態の触媒元素を検出する評価試験を行っても、触媒元素の再凝集が見られた前述の３公報の方法によって得られた結晶性ケイ素膜とは異なり、触媒元素の再凝集は全く見られなかった。
【００７６】
本願発明者が、本発明の半導体装置の製造方法を用いて、実際に薄膜トランジスタ（ＴＦＴ）を作製したところ、ＴＦＴのオフ動作時に生じる場合があるリーク電流の異常な増大現象が全く見られず、０％であった。これに対して、前述の公報に記載された従来の方法により作製されたＴＦＴでは、ＴＦＴのオフ動作時において、リーク電流の異常な増大現象が、３％以上の確率で見られた。さらに、本発明の半導体の製造方法によって作製されたＴＦＴを用いた液晶表示装置では、従来法により作製されＴＦＴを用いた液晶表示装置で頻発していた線状の表示ムラ（ドライバー部でのサンプリングＴＦＴを起因とする）、オフ動作時のリーク電流による画素欠陥も全くなく、表示品位を大幅に向上することができ、良品率を飛躍的に高めることができた。
【００７７】
本発明の半導体装置の製造方法では、希ガス元素を含有する非晶質ケイ素半導体膜は、プラズマＣＶＤ法を用いることにより成膜する。
【００７８】
従来、このような希ガス元素を含有する非晶質ケイ素膜を成膜する方法としては、ノンドープの非晶質ケイ素膜を成膜し、この非晶質ケイ素膜に対してイオンドーピング法を用いて希ガスイオンを注入する方法、これらの希ガスをスパッタリングガスとして、Ｓｉターゲットを用いてスパッタリング法を用いて非晶質ケイ素膜を成膜する方法が知られている。
【００７９】
しかし、イオンドーピング法を用いて希ガスイオンを注入する方法では、成膜装置のほか、高価なドーピング装置を用意する必要があり、また、成膜とドーピングとをそれぞれ別工程にて行うため、生産性が悪くコストが高くなる。さらに、イオンドーピング法を用いて多量のイオンを注入するのは容易ではなく、また、タクトタイム（基板１枚当たりの処理時間）が長くなり、生産性が悪化する。一方、Ｓｉターゲットを用いたスパッタリング法を用いた場合、ＲＦか、パルスＤＣによる放電が必須となるが、このような方式によって安定して放電させることは容易ではなく、異常放電が頻発するおそれがある。特に、基板のサイズが大型化すると、安定した放電の発生はさらに困難となり、５００ｍｍ×５００ｍｍ（５００ｍｍ□）のサイズの基板でも、十分な性能を備えた量産装置は、全く市販されていない。加えて、スパッタリング特有のパーティクルが非常に多くなるという問題もある。
【００８０】
これに対して、本願発明者は、プラズマＣＶＤ法を用いて、希ガス元素を含有する非晶質ケイ素膜を成膜することに成功した。プラズマＣＶＤ法では、メートルサイズのガラス基板に対する量産装置が、一般に市販されており、クリーニングガスによるチャンバークリーニングが行えるため、パーティクル対策も良好である。しかし、このプラズマＣＶＤ法は、化学反応に基づく成膜であるため、化学反応に不活性な希ガス元素は、成膜ガスとして単純に導入しても、単なるキャリアガスとして作用するたけで、成膜される非晶質ケイ素半導体膜中には、全く含まれない。
【００８１】
本発明者は、プラズマＣＶＤ法を用いた非晶質ケイ素半導体膜の成膜工程において、ソースガスとして、シラン系ガスと希ガス類のガスとを少なくとも含んだものを用い、ＣＶＤ電極に加えて基板側にも別バイアスを印加するデュアルバイアスにより成膜工程を行うと、成膜された非晶質ケイ素膜中に希ガス元素が多量に含まれることを見出した。この場合、ＣＶＤ電極にＲＦバイアス（電圧）を印加し、基板側には、別にＲＦバイアス（電圧）を印加する方法が最も効果が高く、基板側にＤＣバイアスを印加した場合よりも、非晶質ケイ素半導体膜中に含まれる希ガス元素の含有量が高くなることが分かった。ただし、基板側にＤＣ電圧を印加した場合であっても、全くバイアス電圧を印加しない場合に比較すれば、希ガス元素が含まれる効果が得られることが示されている。また、この場合、ＣＶＤ電極に印加されるＲＦバイアスと基板側に印加されるＲＦバイアスの周波数はそれぞれ異なっており、ＣＶＤ電極に印加されるＲＦバイアスの周波数よりも基板側に印加されるＲＦバイアスの周波数の方が小さくなっているようにすれば、プラズマのマッチングが良く、安定した放電が得られるため望ましい。
【００８２】
図４は、実験により、ＣＶＤ電極に１００ＷのＲＦパワーを加え、基板側に加えるＲＦパワーを変位させた場合に得られる非晶質ケイ素半導体膜の膜中に含まれるＡｒ濃度との関係を求めた結果を表すグラフである。本実験では、成膜ガスとして、ＳｉＨ4とＡｒとを用い、ＲＦ周波数は、ＣＶＤ電極側で２７．１２ＭＨｚ、基板側で１．６ＭＨｚとした。成膜時の基板温度は、成膜圧力によって変動する。図４を参照すると、基板側にバイアスをかけることによって、非晶質ケイ素半導体膜中に含まれるＡｒのＡｒ濃度は飛躍的に上昇している。基板側のバイアスパワーが０Ｗのときは、一般的なプラズマＣＶＤによる成膜工程と同じ条件であり、この場合には、Ａｒは、単にキャリアガスとして作用するのみであり、極小量のＡｒのみが膜中に含まれることとなり、基板側にバイアスを加えることでにより、多量のＡｒ元素が膜中に含まれるようになることが分かった。
【００８３】
図５は、本発明の半導体装置の製造方法において、希ガス元素を含有する非晶質ケイ素膜を成膜する工程に使用されるプラズマＣＶＤ装置を説明するための概略図であり、（ａ）は、通常のプラズマＣＶＤ装置、（ｂ）は、本発明に使用されるプラズマＣＶＤ装置を、それぞれ示している。
【００８４】
図５（ａ）に示す通常のプラズマＣＶＤ装置は、基板に成膜反応を行うためのチャンバー５０３を有し、このチャンバー５０３内において、水平状態に基板５０１が載置されている。この基板５０１は、チャンバー５０３と同電位となるように、チャンバー５０３と共に接地されている。チャンバー５０３内に載置された基板５０１上には、基板５０１に対向してＣＶＤ電極５０２が設けられている。ＣＶＤ電極５０２は、チャンバー５０３の外部に設けられたＲＦ電源５０４に接続されており、チャンバー５０３内において、基板５０１に成膜する際にＲＦ電源５０４からＣＶＤ電極５０２にＲＦパワーが供給されるようになっている。
【００８５】
これに対して、図５（ｂ）に示されるプラズマＣＶＤ装置は、図５（ａ）に示すプラズマＣＶＤ装置と同様に、チャンバー５０３、ＣＶＤ電極５０２、ＲＦ電源５０４を有していると共に、さらに、チャンバー５０３の外部に、ＣＶＤ電極５０２に供給されるＲＦパワーとは全く別の周波数のＲＦパワーを基板５０１に対して供給するための第２ＲＦ電源５０５が設けられている。このプラズマＣＶＤ装置は、チャンバー５０３内に載置された基板５０１が、第２ＲＦ電源５０５に接続され、接地されたチャンバー５０３の電位から独立している。このように、ＣＶＤ電極５０２から供給されるＲＦパワーとは別周波数のＲＦパワーを独立して基板５０１に対して供給することにより、希ガス元素を含む成膜ガスを用いることにより、多量の希ガス元素が含まれた非晶質ケイ素膜を得ることができる。
【００８６】
上記構成のプラズマＣＶＤ装置を用いてプラズマＣＶＤ法を行うと、希ガス元素が、基板上に形成された結晶性を有するケイ素膜に、若干量注入されるおそれがある。希ガス元素自体は、半導体装置の特性に対して悪影響を与えることはないが、本発明においては、触媒元素をゲッタリングするゲッタリング元素として用いているため、活性層となる結晶性のケイ素膜に希ガス元素が導入されれば、触媒元素をゲッタリングするゲッタリング効果が低下し、触媒元素を結晶性のケイ素膜の表面上に残留するおそれが高くなることを意味している。このような点から、本発明においては、非晶質ケイ素膜の膜中に含まれる希ガス類から選択された元素の濃度は、非晶質ケイ素膜中において一定に分布しているのではなく、膜厚方向に沿って、結晶性ケイ素膜の表面から離れるにしたがって濃度が高くなるような分布になっていることが望ましい。
【００８７】
非晶質ケイ素膜中に含まれる希ガス類の濃度がこのような分布になるようにすることによって、希ガス元素の濃度分布が高い非晶質ケイ素膜の上層側では、触媒元素をゲッタリングするゲッタリング能力が高く、高濃度の触媒元素が存在することとなり、希ガス元素の濃度分布が低くなっている非晶質ケイ素膜の下層側では、ゲッタリングされた触媒元素の濃度は低くなり、結晶性のケイ素膜からゲッタリングされた触媒元素に濃度分布が生じることになる。このため、触媒元素のゲッタリングを行った後に、結晶性のケイ素膜の特に表面近傍における触媒元素の残留量を低下させることができる。
【００８８】
このような膜厚方向に対して上層側に希ガス元素の濃度が高い濃度勾配を有する非晶質ケイ素膜を形成する具体的方法としては、非晶質ケイ素膜を上層と下層からなる２層構造として、上層膜が下層膜より希ガス元素を含む濃度が高くなるように形成する方法が最も単純であり、プロセス及び装置の面で安定した処理を行うことができる。
【００８９】
この場合のプラズマＣＶＤ処理としては、ソースガスとしてシラン系ガスと希ガスとを少なくとも含む混合ガスを用い、希ガス濃度が低い下層膜は、図５（ａ）に示すプラズマＣＶＤ装置のように、ＣＶＤ電極に単一のバイアスを供給することにより形成し、希ガス濃度が高い上層膜は、図５（ｂ）に示すプラズマＣＶＤ装置のＣＶＤ電極と基板との双方にそれぞれ別バイアスを供給することにより形成する。すなわち、下層膜は、基板側にバイアスを供給しない通常のプラズマＣＶＤ法により成膜し、上層膜はＣＶＤ電極及び基板の双方にバイアスを供給する本願発明に特有のデュアルバイアスのプラズマＣＶＤ法によって、２層構造の非晶質ケイ素膜を形成する。なお、この場合、複数のチャンバーが連続したマルチチャンバーを有するプラズマＣＶＤ装置を用いることによって、大気に曝すことなく連続した２層成膜を行うことができる。
【００９０】
また、図５（ｂ）に示すプラズマＣＶＤ装置を用い、同一のチャンバー内において、基板側にＲＦパワーを供給する第２ＲＦ電源をオン・オフすることにより連続して、下層及び上層を成膜すれば、単層膜と成膜する場合と同一の工程数で２層膜を成膜することができ、プラズマＣＶＤ装置における処理能力の低下等の２層構造を形成する際のデメリットがなく、安定して成膜することができる。
【００９１】
本発明の半導体装置の製造方法においては、触媒元素をゲッタリングするための第２の加熱処理が、本発明の効果を左右する大きなパラメーターとなっている。結晶性のケイ素膜に含まれる触媒元素を非晶質ケイ素膜にゲッタリングさせるためには、ある程度の加熱処理時間及び時間が必要となるが、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となるような加熱処理時間及び加熱時間で行われることが最も望ましい。このような偏析状態となるような加熱処理を行えば、ゲッタリング作用は飽和した状態となり、最も高く安定したゲッタリング効果を得ることができる。これに対して、このような偏析状態に至っていない状態で加熱処理を行えば、触媒元素が中途半端な移動状態となり、プロセス面からも不安定な状態となる。
【００９２】
さらに、触媒元素のゲッタリングシンクとなる非晶質ケイ素膜は、第２の加熱処理を行うことにより、少なくとも完全には結晶化しない状態で、好ましくは、結晶核が全く発生しない状態で、加熱処理を行うことが望ましい。このような加熱処理条件とすることにより、非晶質ケイ素膜に含まれる希ガス元素に加えて、非晶質ケイ素膜のダングリングボンド等の欠陥が触媒元素に対する偏析サイトとなり触媒元素を非晶質ケイ素膜に移動させてトラップする。すなわち、結晶性のケイ素膜中に含まれる触媒元素を非晶質ケイ素膜に移動させる第２の熱処理工程の全期間において、最大限のゲッタリング偏析サイトを保持しておくことができ、ゲッタリング効果を最大限に引き出すことができる。
【００９３】
以上の観点から、実際の第２の加熱処置の条件としては、加熱温度を４５０℃〜５５０℃の範囲内とし、処理時間を３０分〜４時間として行うことが望ましい。このような条件で第２の加熱処理を行えば、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となり、また、非晶質ケイ素膜は結晶化せず、上記の２つの条件を共に満足することができる。
【００９４】
本発明では、触媒元素を膜厚方向にゲッタリングするため、ゲッタリング距離が膜厚の厚さ分だけと非常に短くて済むため、加熱処理における加熱処理温度を上記の範囲内のように低温化し、また、処理時間を短時間化することができる。
【００９５】
なお、加熱温度を４５０℃以下としても、処理時間を長くすれば上記の２つの条件を満たすことは可能であるが、処理時間の長時間化してスループットの悪化、装置台数・フットプリントの増加によって、量産プロセスとしての採用は困難である。
【００９６】
また、本発明の半導体装置の製造方法において、触媒元素をゲッタリングする第２の加熱処理をメートルサイズの大きさを有する大型ガラス基板でも適用した場合に、プロセスマージンを向上させるためには、第２の加熱処理を行うための熱処理装置の構成が重要になる。
【００９７】
本発明において、上記のような温度範囲で第２の加熱処置を行うための装置としては、平面形状（矩形状）を有する基板に対して概略相似形の断面形に形成された炉心管を有し、この炉心管の中に載置される基板が、基板面を炉心方向に向けられ、炉心管と基板との間のスペースが最小となるような配置となっているファーネス炉を用いることが望ましい。
【００９８】
図６（ａ）〜（ｄ）は、それぞれ、本発明の半導体装置の製造方法において、第２の加熱処理に使用されるファーネス炉を概略的に説明している。
【００９９】
このファーネス炉は、図６（ａ）に示すように、複数枚の基板６０１を上下に互いに等間隔（図中、６０５にて示す）になるように水平状態に載置する石英ボード６０２を有しており、複数枚の基板６０１が載置された石英ボード６０２は、内部を石英ボード６０２を収納する中空となっている石英チューブ（炉心管）６０３に下方から嵌入され、この状態で基板６０１の加熱処理が行われる。
【０１００】
石英チューブ６０３の断面形状は、図６（ｂ）に示すように、基板６０１の外形より若干大きくなった概略相似形となる矩形状になっている。
【０１０１】
従来からＩＣ等のシリコンウエハーは円形に形成されており、このようなウエハーに対して加熱処理を行うファーネス炉は、図６（ｃ）に示すように、断面形状が円形になるように形成される。これに対して、液晶表示用のアクティブマトリクス基板等のマザーボードとなるガラス基板は、全て矩形状に形成されるため、従来のファーネス炉の石英チューブに矩形状の基板をセットすると、上面視で、基板６０１と石英チューブ６０３との間に大きな隙間６０６が生じることとなる。このような隙間６０６が生じると、加熱処理の際の昇降温時に基板６０１内に発生する温度分布が大きく、例えば、基板６０１の周辺部と中央部との間で、２００℃を超えるような温度分布が発生し、この温度分布の発生による影響によって、基板に反り、割れ等が頻発するおそれがある。
【０１０２】
本発明者は、石英チューブの６０３の側周部と基板６０１の側部との間に形成された隙間６０６と、各基板６０１間の基板ピッチ６０５とが、ファーネス炉による加熱処理における昇降温時の基板６０１内の温度分布に対する大きなパラメータであることを見出した。さらに、このようなパラメータを適正にすることにより、基板６０１の昇降温速度を従来の装置よりも向上させて、処理能力の向上を図ることができることも見出した。
【０１０３】
石英チューブ６０３の上部から供給されてファーネス炉中に流通される雰囲気ガスのガス流れは、図６（ｄ）の矢印６０９〜６１１に示すように石英チューブ６０３の内周部と基板６０１の側縁との間に形成された隙間６０６を通って各基板６０１の表面に沿う流れとなる。このような矢印６１１に示す流れによって基板６０１上に供給される雰囲気ガスのガス供給量は、基板６０１と石英チューブ６０３との間の隙間６０６を流れる雰囲気ガス６１０の流速に比例し、また、各基板間の基板ピッチ６０５の二乗に比例する。したがって、矢印６１０に示す雰囲気ガスの流速を大きくするためには、供給ガスのガス供給量を増やすだけでは不十分であり、石英チューブ６０３と基板６０１との間の隙間６０６を最小にすることにより、雰囲気ガスの流速を向上することができる。
【０１０４】
本発明の半導体装置の製造方法に使用されるファーネス炉では、基板６０１よりも若干大きい概略相似形の矩形断面を有する炉心管（石英チューブ）６０３を用いており、基板６０１と石英チューブ６０３との間の隙間６０６を基板６０１の外縁周の全体にわたって最小にすることができる。これにより、各基板６０１間に形成される基板ピッチ６０５の最適化と併せて、昇降温時における基板６０１内に発生する温度分布をほぼ一定に保つことができ、メートルサイズの大きさを有する大型のガラス基板を第２の加熱処理しても、割れ、反り等がない安定した処理を行うことが可能となる。このようなことは、図６（ｃ）に示す従来の円形の石英チューブ６０３を用いても、基板６０１と石英チューブ６０３との間の隙間が広くなっている部分が生じるため、実現することができない。
【０１０５】
複数の基板６０１をセットした石英ボード６０２は、加熱処理の開始前には、石英チューブ６０３下方のホームポジション６０７に位置しており、このホームポジション６０７で、２００℃程度のある程度の余熱が行われる。そして、加熱処理を行う場合には、矢印６０４に示す方向に石英チューブ６０３内に嵌入していくようにし、この石英チューブ６０３への嵌入と同時に石英チューブ６０３内の昇温がなされ、石英ボード６０２の全体が石英チューブ６０３内に嵌入して、加熱処理を行うための所定位置（アニールゾーン）６０８に入った時点で、加熱処理が開始される。また、加熱処理後の降温は、逆に、石英ボード６０２を余熱ゾーンとなっているホームポジション６０７に移動させることにより行われる。
【０１０６】
なお、図６（ａ）に示すファーネス炉は、クラスター状に連結した複数の石英ボード６０２を収納するようなマルチチャンバー構成の石英チューブ６０３を備える構成とし、多数の基板６０１をセットした複数の石英ボード６０２を同時に加熱処理できるようにすることにより、非常に高い処理能力を有する加熱装置とすることができる。
【０１０７】
また、本発明の半導体装置の製造方法における第２の加熱処理としては、上記のファーネス炉を用いた加熱処理の他に、高速熱アニ−ル処理によって、加熱温度を６００℃〜７５０℃の温度範囲とし、１０秒〜１０分にわたる処理時間で処理を行ってもよい。このような加熱温度、処理時間の範囲内であれば、第２の加熱処理として、結晶性のケイ素膜中に含まれる触媒元素の濃度と非晶質ケイ素膜中の触媒元素の濃度とが、少なくとも熱平衡状態において偏析状態となり、また、非晶質ケイ素膜は結晶化せず、上記の２つの条件を共に満足することができる。さらに、このような高速熱アニール条件により加熱処理を行えば、処理温度は高くなるが、処理時間は非常に短縮されているため、マザーボード（ガラス基板）の大型化・薄板化に対して、基板の熱的変形を抑制することができ、十分に適用することができることを本発明者らは、実験により確かめている。
【０１０８】
このような高速熱アニールを行うための装置としては、一般的に、タングステン−ハロゲンランプ、アークランプ等によるランプ照射方式がある。しかしながら、このようなランプ方式を用いた装置では、ランプ照度のムラが発生し、コンベア方式によって基板を搬送した場合に、基板の搬送によって加熱処理の昇降温時に基板内に熱むらが発生し、メートルサイズの大型ガラス基板に対する均一な熱処理が容易ではなく、基板に反り・割れ等の熱変化が発生しやすくなる。また、高速熱アニール法を用いて、基板上の温度の均一性が保たれない場合には、基板上において、触媒元素が十分にゲッタリングされない領域、非晶質ケイ素半導体膜が結晶化して、ゲッタリング効果が低下した領域が生じるため、高速熱アニー法を用いる場合には、高い温度均一性が要求される。
【０１０９】
このため、本発明における高速熱アニール処理装置としては、高温に加熱された窒素等の不活性ガスを基板表面に均一に吹き付けることにより行うものであることが望ましい。
【０１１０】
図７は、このような方式の高速熱アニール装置を示す概略図である。
【０１１１】
この高速熱アニール装置は、基板一枚ずつを順次処理する枚葉方式が用いられる。この高速熱アニール装置は、基板７０１の表面上及び側部を覆うように設けられて、基板７０１の表面上を熱アニール雰囲気とする石英チューブ７０３を有している。この石英チューブ７０３の下方は開放されており、基板７０１を石英チューブ７０３内に収納された状態に水平状態に支持する石英テーブル７０２が設けられている。この石英テーブル７０２は、水平な板状の平坦部７０２ａと、この平坦部７０２ａの所望の位置から上方に突出する複数の突出部７０２ｂとを有しており、基板７０１は、平坦部７０２ａから突出する複数の突出部７０２ｂの各先端によって点支持される。この石英テーブル７０２は上下に移動可能に設けられており、基板７０１に熱アニールを行う際には、図中の矢印７０４に沿って上部に移動される。
【０１１２】
石英チューブ７０３の上部の略中央部には、ガス導入通路７０３ａが設けられており、このガス導入通路７０３ａによって石英チューブ７０３内に窒素ガスが導入される。石英チューブ７０３内には、石英テーブル７０２によって支持された基板７０１に対向して、基板７０１表面に対して均一に窒素ガスを吹き付けるための多数の微小穴を有するシャワープレート７０５が設けられている。石英チューブ７０３の外部には、側部及び上部のそれぞれに、石英チューブ７０３内に導入される窒素ガスを加熱するためのヒーター７０６が設けられている。石英チューブ７０３の上部に設けられたヒーター７０６は、基板７０１に対して熱処理を行う窒素ガスを加熱するためのメインヒーターとして備えられており、石英チューブ７０３の側部に設けられたヒーター７０６は、熱が外部に逃げることを防止することにより基板７０１内の温度を均一に維持するために設けられたものである。
【０１１３】
この高速熱アニール装置では、ガス導入通路７０３ａから導入された窒素ガスが、石英チューブ７０３内にて加熱され、加熱された窒素ガスがシャワープレート７０５に形成された微小穴から基板７０１の表面に向けて均一に吹き付けられる。石英テーブル７０２に支持された基板７０１は、矢印７０４に示すように、石英チューブ７０３の上方に移動され、基板７０１とシャワープレート７０５との間隔が、１ｃｍ程度になる位置に保持される。基板７０１の昇降温速度は、石英テーブル７０２の昇降速度を調整することにより制御する。
【０１１４】
このような構成の高速熱アニール装置を用いて、基板７０１を加熱処理することにより、昇降温時における基板７０１内の温度分布をほぼ一定に保つことができ、メートルサイズの大きさを有する大型ガラス基板に対して、割れ、反りのない安定した加熱処理を実現することができる。また、大型の基板を加熱処理した場合に、基板内の温度分布は極めて良好となり、ファーネス炉を用いた場合と同程度の良好な温度均一性を確保することができる。さらに、この高速熱アニール装置を用いると、従来のランプ方式のアニール装置ではランプを照射する全期間にわたって、基板の温度が上昇し、温度をコントロールすることができなかったが、上記の高速熱アニール装置では、設定した温度プロファイルで一定の処理温度で安定した加熱処理を行うことができる。
【０１１５】
なお、図７に示す高速熱アニール装置では、単一の基板を順次処理する枚葉方式を用いているが、上記構成の石英チューブをクラスター状に連結して、同時に複数の基板を処理するマルチチャンバー化することによって、非常に高い処理能力を有する熱アニール装置を小型のフットプリントで実現することができる。
【０１１６】
本発明の半導体装置の製造方法において、半導体装置の活性領域となる結晶性のケイ素半導体膜上に設けられる非晶質ケイ素膜は、第２の加熱処理により触媒元素をゲッタリングした後は不必要なものであり、除去する必要がある。この非晶質ケイ素膜を除去する際には、下層の活性領域となる結晶性のケイ素膜を残したまま、上層の非晶質ケイ素膜のみを除去する必要がある。
【０１１７】
そこで、このような上層の非晶質ケイ素膜のみを除去するために、下層の結晶性ケイ素膜と上層の非晶質ケイ素膜との間で、ほぼ１００％のエッチング選択性を有するエッチング処理を行うことが望ましいが、実際には、上層の非晶質ケイ素膜と下層の結晶性のケイ素膜は、同様のケイ素系材料であるため、選択エッチング処理は不可能である。
【０１１８】
このため、本発明の半導体装置の製造方法では、活性領域となる結晶性のケイ素膜と非晶質ケイ素膜との間に、非晶質ケイ素膜を除去する際のエッチングストッパーとなるバリア薄膜を設けることが有効である。このバリア薄膜としては、非晶質ケイ素膜を除去する際のエッチングストッパーとして十分なエッチング選択比を有していることが必要であるが、本発明においては、触媒元素をゲッタリングする第２の加熱処理を行う際に、下層の結晶性のケイ素膜に含まれる触媒元素が、このバリア薄膜を介して上層の非晶質ケイ素膜に移動させる必要があるため、バリア薄膜としては、この触媒元素のゲッタリングを阻害しないものを用いる必要がある。このため、結晶性のケイ素膜と非晶質ケイ素膜との間に設けられるバリア薄膜としては、膜厚５０Å以下の酸化ケイ素膜を用いることが望ましい。このような膜を用いれば、非晶質ケイ素膜との間で十分なエッチング選択性を有し、且つ、第２の加熱処理において、結晶性のケイ素膜から非晶質ケイ素膜への触媒元素のゲッタリングを阻害しない。また、酸化ケイ素膜の膜厚が５０Åより厚くなれば、結晶性のケイ素膜から非晶質ケイ素膜への触媒元素のゲッタリングが十分に行われず、高いゲッタリング効果を得ることはできない。
【０１１９】
また、本発明の半導体装置の製造方法において、触媒元素の導入によって結晶化が助長された結晶性のケイ素膜の結晶性をさらに向上し、半導体体装置の性能、特に、電流駆動能力を向上させる方法として、触媒元素の導入により結晶化を促進した結晶性のケイ素膜に対して、レーザー光を照射する工程をさらに追加することが有効である。通常の固相成長法で形成した結晶性ケイ素膜は、結晶構造が双晶状態であるため、強光照射後も結晶粒内部は双晶欠陥として残るが、触媒元素の導入によって結晶化が促進された結晶性のケイ素半導体膜に、レーザー光を照射すると、触媒元素を導入し結晶化した結晶性ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、強光の照射により結晶粒界部が処理されると、結晶性ケイ素膜と非晶質ケイ素膜との融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理されて、基板全面にわたって単結晶状態に近い良質の結晶性ケイ素膜が得られる。このようにして得られる結晶性のケイ素膜は、結晶性の観点から、その有効性は非常に高い。また、このレーザー光の照射は、元々結晶性を有するケイ素膜に対して行うのであるため、非晶質ケイ素膜に、直接レーザー照射し結晶化する方法とは異なり、レーザー光の照射のばらつきは大きく緩和され、均一性上の問題も生じない。
【０１２０】
触媒元素の導入による固相結晶化で得られた結晶性のケイ素膜に、レーザー光を照射すると、触媒元素の存在形態に変化が生じる。この触媒元素の存在形態の変化は、具体的には、シリサイドとしての凝集・再凝集である。活性領域となる結晶性のケイ素膜から触媒元素を取り除くゲッタリング工程は、完全に活性領域を構成する結晶性ケイ素膜の結晶状態が固まってから行うこととすれば、理想的なゲッタリングを行うことができるため望ましい。逆に言うと、触媒元素をゲッタリングした後にレーザー光の照射により結晶性を助長する処理を行った場合、ゲッタリングした後に、結晶性のケイ素膜に残留し固溶している触媒元素が再凝集してシリサイド化し、半導体素子に電気的悪影響を与える可能性がある。このため、本発明において、このようなレーザー光照射処理を行う工程は、活性領域となる結晶性ケイ素膜上に非晶質ケイ素膜を設ける工程の前、すなわち、触媒元素を非晶質ケイ素膜へゲッタリングする前に行うことが望ましい。
【０１２１】
また、本発明の半導体装置の製造方法では、非晶質ケイ素膜の結晶化を助長する触媒元素の種類として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ等のうち一種、または、これらから選ばれた複数種類の元素を用いることができ、これらを触媒元素として用いれば、微量で結晶化を助長することができる。
【０１２２】
これらの触媒元素は、単独では作用せず、非晶質ケイ素膜のケイ素原子と結合しシリサイド化することにより結晶成長を促進するため、触媒元素のシリサイド化合物における格子定数が単結晶ケイ素の格子定数に近似していることが好ましい。Ｎｉは、２原子のＳｉとシリサイド化合物であるＮｉＳｉ2を形成する。ＮｉＳｉ2は、蛍石型の結晶構造を有し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似している。しかも、５．４３０Åの格子定数を有するダイヤモンド構造の結晶ケイ素に対して、ＮｉＳｉ2は、その格子定数が５．４０６Åであり、ケイ素の格子定数に最も近くなっている。したがって、ＮｉＳｉ2は、非晶質ケイ素膜の結晶化に際して、最も優れた鋳型となり、非晶質ケイ素膜の結晶化が最も促進されるため、Ｎｉが触媒元素として好適である。
【０１２３】
本発明の半導体装置の製造方法を用いて得られる半導体装置は、絶縁表面を有する基板上に形成された結晶性を有するケイ素膜を活性領域として構成される半導体装置であり、この活性領域に使用される結晶性のケイ素膜は、絶縁表面上に形成された非晶質ケイ素膜に、結晶化を助長する触媒元素を導入して加熱することにより結晶化され、触媒元素を含む結晶性のケイ素膜上に形成された希ガス類を含む非晶質ケイ素膜に、加熱処理により触媒元素をゲッタリングすることにより得られたものである。この活性領域となる結晶性ケイ素膜は、その全領域にわたって、触媒元素が結晶性のケイ素の格子間に固溶しており、且つ、触媒元素が、活性領域の全域にわたって均一に分布していることを特徴としている。すなわち、この半導体装置では、チャネル領域、ソース・ドレイン領域にわたって、触媒元素が、ケイ素膜の格子間に固溶している状態で、且つ、均一に分布したものである。
【０１２４】
このような特徴は、本発明の半導体装置のみによって得られるものである。このような特性の半導体装置は、触媒元素によるオフ電流の増大、信頼性の悪化等の悪影響が生じない半導体装置となる。結晶性のケイ素膜中にケイ素の格子間に固溶した状態で触媒元素を含むことにより、従来の触媒元素を用いずに作製した従来の半導体装置に比較して良好な結晶状態を保持することができ、高い電流駆動能力を得ることができる。
【０１２５】
このような半導体装置の活性領域の全域にわたって均一に分布している触媒元素の濃度としては、１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3の範囲内であることが好適である。活性領域中の触媒元素の濃度を１×１０17ａｔｏｍｓ／ｃｍ3以下とすることにより、触媒元素が半導体素子の特性に及ぼす悪影響は全く見られなくなる。逆に、触媒元素を導入して非晶質ケイ素半導体を結晶化する場合、１×１０15ａｔｏｍｓ／ｃｍ3を最低限とする濃度の触媒元素は活性領域に残留し、これ以下の濃度に低減することは不可能である。
【０１２６】
また、触媒元素が、上記の範囲内の濃度で残留することにより、触媒元素が、結晶欠陥、ダングリングボンド等と結合して、トラップ密度を減少させる効果がある。したがって、本発明の半導体装置では、触媒元素が全く存在しないものと比較して、高い電流駆動能力を有している。この場合、活性領域に含まれる触媒元素としては、Ｎｉ元素であれば、高い結晶化作用に加えて、ケイ素の結晶の格子間に存在しても格子間歪みをほとんど発生させず、キャリアに対する散乱原因とならないため、Ｎｉを用いることが最も望ましい。
【０１２７】
また、本発明の半導体装置におけるさらに他の特徴として、活性領域の表面近傍において、微量の希ガス類から選択された元素が含有されている点がある。これは、触媒元素をゲッタリングするための非晶質ケイ素膜を結晶性のケイ素膜上に成膜する際、下層の結晶性のケイ素膜の表面の一部に、希ガス類が注入されることに起因する。このことは、本発明を用いた結果得られる半導体装置の構造上の特徴となっている。
【０１２８】
このような半導体装置の活性領域となる結晶性ケイ素半導体膜の表面近傍に含有される希ガス類元素の表面濃度は、１×１０10〜１×１０12ａｔｏｍｓ／ｃｍ2の範囲内であることが望ましい。希ガス類の元素は、半導体装置の電気特性に影響を及ぼさないが、キャリアに対する散乱中心となり、希ガス類の元素の濃度が、１×１０12ａｔｏｍｓ／ｃｍ2を超えると、希ガス元素が含有されていることにより電流駆動能力が低下する。また、非晶質ケイ素膜への触媒元素のゲッタリングが十分に行われず、活性領域となる結晶性のケイ素膜の表面近傍に、前記５×１０16ａｔｏｍｓ／ｃｍ2の適正な濃度の上限を超えて触媒元素が残留するおそれが生じる。また、逆に、希ガス類の元素の濃度が、１×１０10ａｔｏｍｓ／ｃｍ2以下であると、現状の測定技術で最も精度が高いと思われる全反射蛍光Ｘ線法での測定下限となり、この濃度以上でないと十分な測定値として判別できない。
【０１２９】
また、活性領域となる結晶性ケイ素膜の表面近傍に含まれる希ガス元素類としては、前述のように、最もゲッタリング元素としての能力が高いことからＡｒ元素が望ましい。
【０１３０】
以下、本発明の半導体装置の製造方法を用いた具体的な実施例について説明する。
【０１３１】
（実施例１）
本実施例１では、アクティブマトリクス型の液晶表示装置のドライバー回路、画素部分、薄膜集積回路に用いられる、Ｎ型ＴＦＴをガラス基板上に作製する工程について説明する。
【０１３２】
図１（ａ）〜（ｇ）は、それぞれ、本実施例１のＮチャネル型ＴＦＴを製造する工程を工程毎に説明する断面図である。
【０１３３】
本実施例１のＮチャネル型ＴＦＴを製造するには、まず、図１（ａ）に示すように、後の工程によりガラス基板１０１から不純物が拡散することを防止するため、ガラス基板１０１上に、例えば、プラズマＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有する酸化ケイ素からなる下地膜１０２を形成する。次に、プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ型）の非晶質のケイ素半導体膜（ａ−Ｓｉ膜）１０３を成膜する。本実施例１では、ガラス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用い、また、プラズマＣＶＤ装置としては、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃として、材料ガスとして、ＳｉＨ4ガスとＨ2ガスとを用いた。また、ＣＶＤ電極に供給されるＲＦパワーのパワー密度を１０〜２００ｍＷ／ｃｍ3の範囲、例えば、８０ｍＷ／ｃｍ3としてａ−Ｓｉ膜１０３を成膜した。
【０１３４】
次に、ａ−Ｓｉ膜１０３の表面上に微量のニッケル１０４を添加する。ニッケル１０４の添加は、ニッケル１０４を溶解した溶液をａ−Ｓｉ膜１０３上に保持し、スピナーによりニッケル溶液を基板１０１上に均一に延ばし乾燥させることにより行った。本実施例１では、溶質として酢酸ニッケル、溶媒として水を用い、溶液中のニッケル濃度が１０ｐｐｍとなるように調整した。添加されたニッケル１０４の濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用いた測定により、７×１０12ａｔｏｍｓ／ｍ3程度であった。
【０１３５】
次に、微量のニッケル１０４が添加されたａ−Ｓｉ膜１０３を不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理においては、昇温途中に、まず、ａ−Ｓｉ膜１０３中に含まれる水素の離脱処理を行い、その後さらに高温条件として、ａ−Ｓｉ膜１０３の結晶化を行った。具体的には、第１ステップの加熱処理として４５０℃〜５２０℃の温度条件として１〜２時間にわたる処理時間によりアニール処理を行い、第２ステップの加熱処理として、５２０℃〜５７０℃の温度条件で２〜８時間にわたる処理時間によりアニール処理を行う。本実施例１では、５００℃の温度条件で１時間にわたる加熱処理を行った後、５５０℃の温度条件で４時間にわたる加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜１０３の表面に添加されたニッケル１０４は、ａ−Ｓｉ膜１０３中に拡散すると共に、シリサイド化が起こり、このシリサイドを核として、ａ−Ｓｉ膜１０３の結晶化が進行する。この結果、図１（ｂ）に示すように、ａ−Ｓｉ膜１０３は結晶化され、結晶性のケイ素半導体膜１０３となる。
【０１３６】
次いで、図１（ｂ）に示すように、レーザー光１０５を結晶性のケイ素膜１０３上に照射することにより、結晶性のケイ素膜１０３を再結晶化し、その結晶性を向上させる。このときのパルスレーザー光として、本実施例１では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光１０５の照射条件は、照射時に基板１０１を２００〜４５０℃、例えば４００℃に加熱し、エネルギー密度を２５０〜４５０ｍＪ／ｃｍ3、例えば、３５０ｍＪ／ｃｍ3で照射する照射条件とした。また、レーザー光１０５のビームサイズは、基板１０１の表面上で１５０ｍｍ×１ｍｍの長尺形状となるようなビームスポットに成型し、このビームスポットの長尺方向に対して垂直な方向に０．５ｍｍのステップ幅で順次走査した。これにより、結晶性のケイ素膜１０３の任意の一点について、計２０回のレーザー光１０５の照射が行われることになる。このようなレーザー光１０５が繰り返して照射されることにより、固相結晶化により得られた結晶性のケイ素膜１０３は、レーザー光１０５の照射による溶融固化過程により結晶欠陥が低減された、より高品質な結晶成のケイ素膜となる。
【０１３７】
次に、図１（ｃ）に示すように、後の工程で成膜される非晶質ケイ素膜をエッチングにより除去する際にエッチグストッパとなる酸化ケイ素膜１０６を形成する。この酸化ケイ素膜１０６の形成は、結晶性のケイ素膜１０３の表面にオゾン水を保持することにより行った。このときのオゾン水は、オゾン濃度が５ｍｇ／Ｌ以上であることが望ましく、本実施例１では、８ｍｇ／Ｌとした。また、結晶性のケイ素膜１０３の表面におけるオゾン水の保持時間は、１分とした。この場合、より緻密な酸化ケイ素膜１０６を形成するためには、オゾン水による処理の前に、結晶性のケイ素膜１０３表面の自然酸化膜を取り除いておくことが望ましく、本実施例１でも、フッ酸洗浄を行い、活性なケイ素膜１０３表面を露出させてから、オゾン水による処理を行った。このようにして形成された酸化ケイ素膜１０６の膜厚は、分光エリプソで測定した結果、約３０Åになっていた。
【０１３８】
次いで、プラズマＣＶＤ法を用いて、酸化ケイ素膜１０６の上面の全面にわたって、Ａｒを含有するａ−Ｓｉ膜１０７を形成する。このａ−Ｓｉ膜１０７の膜厚としては、３０〜１５０ｎｍの範囲内であることが望ましく、本実施例１では、５０ｎｍとした。
【０１３９】
このａ−Ｓｉ膜１０７の成膜は、図５（ｂ）に示すデュアルバイアス・デュアルフレクェンシー方式のプラズマＣＶＤ装置を用いて行った。このときのａ−Ｓｉ膜１０７の成膜条件は、基板１０１の加熱温度を３００℃とし、ＳｉＨ4ガスとＡｒガスとを材料ガスとして用い、各材料ガスの流量をＳｉＨ4が１００ｓｃｃｍ、Ａｒが５０００ｓｃｃｍとした。また、成膜圧力は低いほど、成膜されるａ−Ｓｉ膜１０７中に含まれるＡｒの含有量が増加する傾向があり、また、図５に示すプラズマＣＶＤ装置において、基板側に供給されるＲＦ周波数は、ＣＶＤ電極に供給されるＲＦ周波数より、ＣＶＤ電極の１／１０〜１／５０程度に小さく設定されていることが望ましく、また、基板側に供給されるＲＦパワーは、大きい程ａ−Ｓｉ膜１０７中に含まれるＡｒの含量が増加するが、膜厚分布の悪化とのトレードオフから、ＣＶＤ電極のＲＦパワーに対して１〜５倍であることが望ましい。本実施例１では、０．７Ｔｏｒｒとした。また、図５（ｂ）に示すプラズマＣＶＤ装置のＣＶＤ電極に供給されるＲＦ周波数を２７．１ＭＨｚ、ＲＦパワーを１００Ｗとし、基板側に供給されるＲＦ周波数を１．６ＭＨｚ、ＲＦパワーを３００Ｗとした。
【０１４０】
このようにして得られるａ−Ｓｉ膜１０７に含まれるアルゴンの濃度は、１×１０19〜２×１０21ａｔｏｍｓ／ｃｍ3の範囲内であることが望ましく、本実施例１の成膜条件で成膜を行うと、Ａｒの濃度は、２×１０20ａｔｏｍｓ／ｃｍ3程度の濃度となった。
【０１４１】
次に、図１（ｄ）に示すように、不活性ガス雰囲気下、例えば、窒素雰囲気下として加熱処理を施す。この加熱処理の処理温度及び処理時間としては、４５０〜５５０℃の温度範囲内で３０分〜４時間にわたる処理時間とすることが望ましい。本実施例１では、処理温度を５２０℃とし処理時間を２時間として加熱処理を行った。昇温速度としては、基板１０１を２００℃程度に余熱した状態から５２０℃まで３０分で（昇温速度：約１０℃／分）昇温し、処理後には５２０℃から２００℃まで同じく３０分で降温した。
【０１４２】
この加熱処理において、触媒元素をゲッタリングする上層のａ−Ｓｉ膜１０７では、結晶核は発生せず、非晶質状態のまま維持される。このため、アルゴンによる歪み・欠陥を偏析サイトとするゲッタリング効果がより助長され、ゲッタリング効果を最大限に引き出すことができる。
【０１４３】
本実施例１では、ガラス基板１０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用いているが、この加熱処理による反り・たわみ、割れ等は発生しなかった。さらに、本発明者らの実験では、他のメートルサイズの大型ガラス基板でも、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使用可能であることを確認している。
【０１４４】
また、本実施例１においては、図６に示すような、基板１０１の平面形状と概略相似形の断面形状をもつ炉心管の中に、基板面を炉心方向に向け、炉心管と基板との間のスペースを最小となるような配置としたファーネス炉を用いて加熱処理を行った。炉心管は、本実施例１で使用したガラス基板サイズの３２０ｍｍ×４００ｍｍより一回り大きな矩形状をもつ断面に構成されており、基板を収納するための炉心管内部のスペースの大きさは、４００ｍｍ×４８０ｍｍになっている。一回の加熱処理を同時に行うために炉心管にチャージされる基板のチャージ枚数は２０枚となっている。そして、窒素ガスが炉心管の上方より供給され、各基板間に拡散され、各基板を面内均一に加熱することが可能になっている。図６において、石英チューブ（炉心管）６０３は、石英チューブ６０３の外部に設けられたヒーターによって、５２０℃に加熱されており、チューブ６０３下のホームポジション６０７では、２００℃に余熱されている。そして、矢印６０４に示すように、基板６０１をチャージした石英ボート６０２がチューブ６０３内へと入っていくと共に昇温がなされ、石英ボード６０２の全体が、アニールゾーン６０８に完全に挿入されることによって、基板６０１の熱処理がスタートされる。降温は、石英ボート６０２を余熱ゾーンであるホームポジション６０７に降ろすことによって行われる。このような装置を用いることによって、昇降温速度を高速化することができると共に、昇降温時の基板内の温度分布をほぼ一定に保つことができ、メートルサイズの大型ガラス基板に対しても、割れや反りの無い安定した処理が実現可能である。
【０１４５】
図６に示す装置を使用することによる加熱処理により、アルゴンを含むａ−Ｓｉ膜１０７は全く結晶化されず、アルゴンを含むことによって発生するａ−Ｓｉ膜１０７中の格子歪み・欠陥がニッケルに対する偏析トラップとなって下層の結晶性のケイ素膜１０３中のニッケル１０４が、図１（ｄ）の矢印１０８に示すように上方のａ−Ｓｉ膜１０７の方向に向かって移動される。このときニッケル１０４は薄膜の酸化ケイ素膜１０６を通過して移動するが、本実施例１では、酸化ケイ素膜１０６が薄膜に形成されているため、ニッケル１０４の移動の妨げとはならない。その結果、結晶性のケイ素膜１０３中に含まれるニッケル１０４は、そのほとんどが上層のアルゴンを含むａ−Ｓｉ膜１０７へと移動され、このａ−Ｓｉ膜１０７中において、ニッケル濃度が高くなり、下層の結晶性のケイ素膜１０３に含まれるニッケル濃度は大幅に低減され、残留するニッケル１０４が低減されて、ニッケル濃度が低い高品質な結晶性のケイ素膜１０３を得ることができる。
【０１４６】
このように、５２０℃の加熱温度で、２時間にわたる処理時間によって加熱処理を行えば、結晶性のケイ素膜１０３中に含まれるニッケル濃度とゲッタリングシンクである上層のアルゴンを含むａ−Ｓｉ膜１０７中に含まれるニッケル濃度とは、熱平衡状態の偏析状態となり、それ以上、処理時間を長時間化しても、ニッケル１０４はゲッタリングしない状態となっており、安定した状態となっている。このときの実際の結晶性のケイ素膜１０３中に含まれるニッケル濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、ニッケルの濃度は、１×１０16ａｔｏｍｓ／ｃｍ3程度にまで低減されていた。この段階で結晶性のケイ素膜１０３中に残留しているニッケル１０４は、シリサイド状態ではなく、ケイ素の格子間に固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１４７】
次に、ニッケル１０４をゲッタリングし、ニッケル濃度が高くなったａ−Ｓｉ膜１０７の全体をエッチングにより除去する。このときのエッチングとしては、ａ−Ｓｉ膜１０７の下層の酸化ケイ素膜１０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜と十分エッチング選択比のあるエッチャントが求められる。本実施例１では、現像液のような強アルカリ溶液を用いた。そして、エッチングによりａ−Ｓｉ膜１０７を除去した後、酸化ケイ素膜１０６をエッチング除去する。このときのエッチャントとしては、結晶性のケイ素膜に対して上層となる酸化ケイ素膜１０６と選択性のある１：１００バッファードフッ酸（ＢＨＦ）を用い、ウェットエッチングにより除去した。この状態で結晶性のケイ素膜１０３の表面を全反射蛍光Ｘ線法で測定すると、約１×１０11ａｔｏｍｓ／ｃｍ3のＡｒ元素が確認された。これは、アルゴンを含むａ−Ｓｉ膜１０７を成膜した際に、若干のＡｒ元素が、下層の結晶性のケイ素膜１０３に打ち込まれたことを示している。
【０１４８】
その後、結晶性のケイ素膜１０３の不要な部分をエッチングにより除去して素子間分離を行う。このような工程を経て、図１（ｅ）に示すように、後の工程で、ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶性ケイ素膜１０９が形成される。
【０１４９】
次に、図１（ｆ）に示すように、活性領域となる結晶性のケイ素膜１０９上を覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁膜である酸化ケイ素膜１１０を成膜する。この酸化ケイ素膜１１０の形成には、本実施例１では、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましくは、３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した。あるいは、ＴＥＯＳを原料として、オゾンガス共存下に基板温度を３５０〜６００℃、好ましくは、４００〜５５０℃に加温して、減圧ＣＶＤ法もしくは常圧ＣＶＤ法により酸化ケイ素膜１１０を形成してもよい。酸化ケイ素膜１１０の成膜後、酸化ケイ素膜１１０自体のバルク特性、結晶性のケイ素膜１０９と酸化ケイ素膜１１０との界面特性を向上するため、不活性ガス雰囲気下で、５００〜６００℃の温度条件で、１〜４時間にわたる熱アニールを行った。
【０１５０】
続いて、スパッタリング法によって、４００〜８００ｎｍの膜厚、例えば、６００ｎｍの膜厚にアルミニウムを成膜し、これをパターニングして、結晶性のケイ素１０９膜上となる所定の部分に位置するゲート電極１１１を形成する。次いで、このアルミニウムからなるゲート電極１１１の表面を陽極酸化することにより、ゲート電極１１１の表面上に酸化物層１１２を形成する。なお、本実施例１にて作製されるＴＦＴをアクティブマトリクス基板の画素ＴＦＴとする場合には、このゲート電極１１１は、ゲートバスラインを構成する際に、同時に同一平面上に形成されることとなる。ゲート電極１１１の陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で、最初に一定電流を流した後に２２０Ｖまで電圧を上げ、その状態で１時間保持することにより得られる。得られた酸化物層１１２の厚さは２００ｎｍであった。なお、この酸化物層１１２は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるため、オフセットゲート領域の長さを上記の陽極酸化工程によって決定することができる。
【０１５１】
続いて、イオンドーピング法を用いて、不純物であるリンを注入する。この場合、酸化ケイ素膜１１０上に形成されたゲート電極１１１及び酸化物層１１２がマスクとなり、ゲート電極１１１の下の部分に該当する結晶性のケイ素膜１０９中にはリンは注入されない。本実施例１では、リンをドーピングするためのドーピングガスとして、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。
【０１５２】
この工程により、ゲート電極１１１にマスクされてリンが注入されない結晶性のケイ素膜１０９の領域は、後にＴＦＴのチャネル領域１１４となる。また、ゲート電極１１１にマスクされずにリンが注入された結晶性のケイ素膜１０９の領域は、後にＴＦＴのソース／ドレイン領域１１６となる。
【０１５３】
次に、図１（ｆ）に示すように、レーザー光１１９を照射してアニールを行うことにより、イオン注入した不純物を活性化すると同時に、上記の不純物の導入工程により結晶性が劣化した部分の結晶性を改善する。
【０１５４】
この際、レーザー光１１９としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エネルギー密度を１５０〜４００ｍＪ／ｃｍ2、好ましくは、２００〜２５０ｍＪ／ｃｍ2とした。このようにして形成されたＮ型不純物領域のシート抵抗は、２００〜５００Ω／□となった。
【０１５５】
次に、図１（ｇ）に示すように、６００ｎｍ程度の膜厚の酸化ケイ素膜あるいは窒化ケイ素膜を形成して層間絶縁膜１２０とする。層間絶縁膜１２０として酸化ケイ素膜を形成する場合は、ＴＥＯＳを原料として、酸素共存下でのプラズマＣＶＤ法、もしくは、オゾン共存下での減圧ＣＶＤ法あるいは常圧ＣＶＤ法を用いることにより、段差被覆性に優れた良好な酸化ケイ素膜が形成される。また、層間絶縁膜として、窒化ケイ素膜を形成する場合は、ＳｉＨ4及びＮＨ3を原料ガスとしてプラズマＣＶＤ法を用いることにより窒化ケイ素膜が形成される。この窒化ケイ素膜は、活性領域となる結晶性のケイ素膜１０９とゲート絶縁膜１１０との界面に水素原子を供給して、ＴＦＴ特性を劣化させる不対結合手を低減することができる。
【０１５６】
次いで、層間絶縁膜１２０のＴＦＴの結晶性のケイ素膜１０９上のソース領域／ドレイン領域１１６に該当する部分に、これらの領域に到達するコンタクトホールを形成する。層間絶縁膜１２０に形成されたコンタクトホールには、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース領域及びドレイン領域に電気的に接続される電極・配線１２１を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散することを防止するためのバリア膜として設けられる。また、このＴＦＴを液晶表示装置の画素スイッチング用等に用いる場合には、ドレイン電極には、ＩＴＯ等の透明導電膜からなる画素電極を用いればよい。さらに、この場合、他方のソース電極には、ソースバスラインを構成することになり、このソースバスラインを介して、ビデオ信号等の電気信号が供給され、ゲートバスラインのゲート信号に基づいて、画素電極に必要な電荷が書き込まれる。
【０１５７】
最後に、１気圧の水蒸気雰囲気下、３５０℃の温度条件として１時間にわたるアニールを行い、所望のＴＦＴ１２２を完成させる。なお、このＴＦＴ１２２を保護するために、さらに、窒化ケイ素膜等の保護膜を設けてもよい。
【０１５８】
以上説明した工程を経て製造されるＴＦＴは、電界効果移動度が２５０ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度となり、非常に高性能な性能が得られた。このような性能は、触媒元素を用いずに作製した従来のＴＦＴと比較しても性能面で全く差がなく、製造歩留まりを大きく向上することができた。さらに、このＴＦＴでは、従来法により製造されるＴＦＴに頻繁に見られたＴＦＴのオフ動作時のリーク電流の異常な増大が全くなく、単位Ｗ当たり１ｐＡ以下と、非常に低い値を安定して示した。
【０１５９】
さらに、本実施例１のＴＦＴは、繰り返し測定、バイアス、温度ストレスによる耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造されたＴＦＴに比較しても非常に信頼性が高い。
【０１６０】
本実施例１のＴＦＴを用いた液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、従来法により作製されたＴＦＴを用いたものに比較して表示ムラが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルを得ることができた。
【０１６１】
なお、以上に説明した本実施例１のＴＦＴ作製工程は、アクティブマトリクス基板の画素電極を対象として説明を行ったが、本実施例１のＴＦＴは、薄膜集積回路等にも適用可能であり、その場合は、ゲート電極上にもコンタクトホールを形成し、必要とする配線を施せばよい。
（実施例２）
本実施例２では、アクティブマトリクス型の液晶表示装置の周辺駆動回路、一般の薄膜集積回路を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造を有する回路をガラス基板上に作製する工程について説明する。
【０１６２】
図２（ａ）〜（ｇ）は、それぞれ、本実施例２のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造を製造する工程を工程毎に説明する断面図である。
【０１６３】
本実施例２のＣＭＯＳ構造を製造する場合には、まず、図２（ａ）に示すように、後の工程によりガラス基板２０１から不純物が拡散することを防止するため、ガラス基板２０１上に、例えば、プラズマＣＶＤ法によって、３００〜５００ｎｍ程度の膜厚を有する酸化ケイ素からなる下地膜２０２を形成する。次に、プラズマＣＶＤ法を用いて、厚さ２０〜８０ｎｍ、例えば、４０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜する。本実施例２では、ガラス基板２０１として、３２０ｍｍ×４００ｍｍで、厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用い、また、プラズマＣＶＤ装置としては、平行平板式のプラズマＣＶＤ装置を用い、加熱温度を３００℃として、材料ガスとして、ＳｉＨ4ガスとＨ2ガスとを用いた。また、ＣＶＤ電極に供給されるＲＦパワーのパワー密度を１０〜２００ｍＷ／ｃｍ2の範囲、例えば、８０ｍＷ／ｃｍ2としてａ−Ｓｉ膜２０３を成膜した。
【０１６４】
次に、ａ−Ｓｉ膜２０３の表面上に微量のニッケル２０４を添加する。ニッケル２０４の添加は、ニッケル２０４を溶解した溶液をａ−Ｓｉ膜２０３上に保持し、スピナーによりニッケル溶液を基板２０１上に均一に延ばし乾燥させることにより行った。本実施例２では、溶質として酢酸ニッケル、溶媒としてエタノールを用い、溶液中のニッケル濃度が１ｐｐｍとなるように調整した。添加されたニッケルの濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法を用いた測定により、５×１０12ａｔｏｍａ／ｃｍ3程度であった。
【０１６５】
次に、微量のニッケル２０４が添加されたａ−Ｓｉ膜２０３を不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で加熱処理を行う。この加熱処理においては、５２０〜５７０℃の温度条件で、２〜８時間にわたるアニール処理を行うことが望ましく、本実施例２では、５５０℃の温度条件で４時間にわたる加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜２０３の表面に添加されたニッケル２０４は、ａ−Ｓｉ膜２０３中に拡散すると共に、シリサイド化が起こり、このシリサイドを核として、ａ−Ｓｉ膜２０３の結晶化が進行する。しかし、本実施例２で添加されたニッケル２０４の添加量では、ａ−Ｓｉ膜２０３の全てを結晶化するためには不足しており、一部に数μｍ程度の微小な非晶質領域が残存した状態で結晶成長が停止する。また、加熱温度が５７０℃以下では、ケイ素膜自体の結晶成長が起こらないため、結晶成長が及ばない未結晶化領域は、非晶質状態のまま残存する。その結果、本実施例２の結晶化条件により得られる結晶性のケイ素膜２０３は、結晶化領域の中に微小な非晶質領域が混在した状態となっている。
【０１６６】
次いで、図２（ｂ）に示すように、レーザー光２０５を結晶性のケイ素膜２０３上に照射することにより、結晶性のケイ素膜２０３を再結晶化し、その結晶性を向上させる。このときのレーザー光として、本実施例２では、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光２０５の照射条件は、照射時に基板２０１を２００〜４５０℃、例えば、４００℃に加熱し、エネルギー密度を２００〜４５０ｍＪ／ｃｍ2、例えば、３５０ｍＪ／ｃｍ2で照射する照射条件とした。また、レーザー光２０５のビームサイズは、基板２０１の表面上で１５０ｍｍ×１ｍｍの長尺形状となるようなビームスポットに成型し、このビームスポットの長尺方向に対して垂直な方向に０．０５ｍｍのステップ幅で順次走査した。これにより、結晶性のケイ素膜２０３の任意の一点について、計２０回のレーザー光２０５の照射が行われることになる。このようなレーザー光２０５が繰り返し照射されることにより、ケイ素膜中に残存している非晶質領域が優先的に溶融し、結晶化領域の良好な結晶成分のみを反映して膜全体が結晶化される。
【０１６７】
次に、図２（ｃ）に示すように、後の工程で成膜される非晶質ケイ素半導体膜（ａ−Ｓｉ膜）２０７をエッチングにより除去する際にエッチングストッパとなる酸化ケイ素膜２０６を結晶性のケイ素膜２０３を薄膜酸化することにより形成する。この酸化ケイ素膜２０６の形成は、結晶性のケイ素膜２０３の表面にエキシマＵＶ光を照射することにより行った。このエキシマＵＶ光を照射することによる処理時間は１分とした。このようにして形成された酸化ケイ素膜２０６の膜厚は、分光エリプソで測定した結果、約３０Åになっていた。
【０１６８】
次いで、図２（ｃ）に示すように、酸化ケイ素膜２０６の表面全面を覆うようにプラズマＣＶＤ法を用いて、Ａｒを含むａ−Ｓｉ膜２０７を形成する。本実施例２では、図５（ｂ）に示すような、平行平板式で、ＣＶＤ電極に加えて基板側にも別バイアス（ＲＦパワー）を印加することができるデュアルバイアス・デュアルフレクェンシー方式のプラズマＣＶＤ装置を用いて、ａ−Ｓｉ膜２０７の成膜を行った。さらに、本実施例２では、このａ−Ｓｉ膜２０７をアルゴン濃度が互いに異なる２層膜となるように形成した。このような２層膜の形成は、大気中に曝すことなく、同一のＣＶＤチャンバーで連続した行ったため、単層膜を形成する場合と製造の容易さでは何ら変わる点はない。
【０１６９】
このようなａ−Ｓｉ膜２０７を２層膜として形成する場合、下層部分は、プラズマＣＶＤ装置の基板側に印加されるＲＦパワーをオフあるいは小さい値となるようにし、上層部分を成膜するときに、基板側に印加されるＲＦパワーをオンあるいは、下層の成膜時よりも大きな値となるようにする。このように、基板側に印加されるＲＦパワーを上層及び下層を成膜する際に、それぞれ異なる出力とすることにより、下層の成膜と上層の成膜とを連続して行うことができ、アルゴンの含有量がそれぞれ異なるａ−Ｓｉ膜２０７を容易に得ることができる。
【０１７０】
このように形成されたアルゴンの含有量がそれぞれ異なる２層のａ−Ｓｉ膜２０７は、アルゴン濃度が小さい下層部分は、結晶性を有するケイ素膜２０３へのアルゴンの注入を低減するために設けられ、アルゴン濃度が大きい上層部分が、主として触媒元素をゲッタリングするように作用する。
【０１７１】
本実施例２では、ａ−Ｓｉ膜２０７の成膜のために、基板２０１の加熱温度を３００℃とし、材料ガスとして、ＳｉＨ4ガスとＡｒガスとを用い、それぞれのガス流量を、ＳｉＨ4が１００ｓｃｃｍ、Ａｒが５０００ｓｃｃｍとした。そして、ＣＶＤ電極に供給されるＲＦ電力のＲＦ周波数は２７．１２ＭＨｚ、基板側に供給されるＲＦ電力のＲＦ周波数は１．６ＭＨｚとし、ＣＶＤ電極に供給されるＲＦパワーは、１００Ｗで一定とし、基板側に供給されるＲＦパワーは、成膜の初期においてはオフ（０Ｗ）、成膜途中で３００Ｗを印加するようにした。基板側のＲＦパワーがオフになっているときに成膜されたアルゴン濃度が小さい下層は、１０〜３０ｎｍ程度の膜厚とし、アルゴン濃度が大きい上層は３０〜１００ｎｍの膜厚に成膜した。このようにして得られるａ−Ｓｉ膜２０７中に含まれるアルゴン濃度は、下層では、７×１０16ａｔｏｍｓ／ｃｍ3程度となり、上層では、２×１０20ａｔｏｍｓ／ｃｍ3程度であった。
【０１７２】
次に、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下として加熱処理を施す。この加熱処理の処理温度及び処理時間としては、６００〜７５０℃の温度範囲内で１０秒〜１０分にわたる処理時間とすることが望ましい。本実施例２では、処理温度を６５０℃とし処理時間を３分として加熱処理を行った。昇温速度としては、基板を４００℃提訴に余熱した状態から６５０℃まで２分で（昇温速度：１２５℃／分）昇温し、処理後には、６５０℃から４００℃まで同じく２分で降温した。
【０１７３】
この加熱処理において、触媒元素をゲッタリングするａ−Ｓｉ膜２０７では、結晶核は発生せず、非晶質状態のまま維持される。このため、アルゴンによる歪み・欠陥を偏析サイトとするゲッタリング効果がより助長され、ゲッタリング効果を最大限に引き出すことができる。
【０１７４】
また、本実施例２では、ガラス基板２０１として、３２０ｍｍ×４００ｍｍで厚さ０．７ｍｍｔのコーニング社コード１７３７のノンアニール品ガラス基板を用いているが、この加熱処理による反り・たわみ、割れ等は発生しなかった。さらに、本願発明者らは、他のメートルサイズの大型ガラス基板でも、上記の加熱処理によって、反り・たわみ、割れ等が発生することがなく、使用可能であることを確認している。
【０１７５】
また、本実施例２においては、図７に示すような、高温ガスを基板の表面に均一に吹き付ける枚葉方式の高速熱アニール装置を用いて加熱処理を行った。
【０１７６】
加熱処理される基板７０１は、石英テーブル７０２の突出部７０２ｂによって、装置の下方の位置にセットされ、この位置で４００℃程度に余熱する。そして、石英チューブ７０３の内部には、ガス導入通路７０７から導入されてヒーター７０６によって処理温度に加熱された高温窒素ガスが矢印７０８に沿って、シャワープレート７０５から基板７０１の表面に向かって吹き出される。そして、基板７０１をセットした石英テーブル７０２が、矢印７０４に示すように、上方に向かって上方に移動されることにより、基板７０１が高温の窒素ガスを吹き出しているシャワープレート７０５との間隔が１０ｍｍ程度の近傍まで移動されて昇温される。そして、この位置に基板７０１が保持されて、シャワープレート７０５から吹き出される高温の窒素ガスによって高速熱アニール処理が行われる。
【０１７７】
この高速熱アニール装置では、基板７０１の昇降温が、基板７０１をセットした石英テーブル７０２の昇降速度によって制御されており、このため、ランプアニールに匹敵する高速の昇降温速度を実現することが出来ると共に、昇降温時における基板７０１内の温度分布をほぼ一定に保つことができ、メートルサイズの大型ガラス基板に対しても、割れ、反り等がない安定した加熱処理が可能になる。
【０１７８】
上記の高速熱アニール装置を用いた熱アニール処理によって、アルゴンを含むａ−Ｓｉ膜２０７は、結晶化されることがなく、アルゴンを含むことによるａ−Ｓｉ膜２０７中の格子歪み、欠陥がニッケルに対する偏析トラップとなって、下層の結晶性のケイ素膜２０３中に含まれるニッケル２０４を、図２（ｃ）の矢印２０８に示すように上方向に向かって引き出す。このとき、ニッケル２０４は薄膜の酸化ケイ素膜２０６を通過して上層のａ−Ｓｉ膜２０７に移動するが、本実施例２では、酸化ケイ素膜２０６が薄膜に形成されているため、ニッケル２０４の移動の妨げとはならない。その結果、結晶性のケイ素膜２０７中に含まれるニッケルは、そのほとんどが上層のアルゴンを含むａ−Ｓｉ膜２０７へと移動され、このａ−Ｓｉ膜２０７中において、ニッケル濃度が高くなり、下層の結晶性のケイ素膜２０７に含まれるニッケル濃度は大幅に低減され、残留するニッケルが低減されて、ニッケル濃度が低い高品質な結晶性のケイ素半導体膜を得ることができる。
【０１７９】
このように、６５０℃の加熱条件で３分にわたる高速熱アニール処理によって、結晶性のケイ素膜２０３中に含まれるニッケル濃度とゲッタリングシンクである上層のアルゴンを含むａ−Ｓｉ膜２０７中に含まれるニッケル濃度とは、熱平衡状態の偏析状態となり、それ以上処理時間を長時間化しても、ニッケルはゲッタリングしない状態となっており、安定した状態となっている。このときの実際の結晶性のケイ素膜２０３中に含まれるニッケル濃度を二次イオン質量分析法（ＳＩＭＳ）により測定したところ、ニッケルの濃度は、７×１０15ａｔｏｍｓ／ｃｍ3程度にまで低減されていた。この段階で結晶性のケイ素膜２０３中に残留しているニッケルは、シリサイド状態ではなく、ケイ素の格子間に固溶した状態で存在しているため、ＴＦＴの電気特性上問題とならない。
【０１８０】
次に、ニッケル２０４をゲッタリングし、ニッケル濃度が高くなったａ−Ｓｉ膜２０７の全体をエッチングにより除去する。このときのエッチングとしては、ａ−Ｓｉ膜２０７の下層の酸化ケイ素膜２０６がエッチングストッパーとして十分作用するように、酸化ケイ素膜２０６と十分エッチング選択比のあるエッチャントが求められる。本実施例２では、現像液のような強アルカリ溶液を用いた。そして、エッチングによりａ−Ｓｉ膜２０７を除去した後、酸化ケイ素膜２０６をエッチングにより除去する。このときのエッチャントとしては、結晶性のケイ素膜２０３に対して上層となる酸化ケイ素２０６膜と選択性のある１：１００バッファードフッ酸（ＢＨＦ）を用い、ウェットエッチングにより除去した。
【０１８１】
その後、結晶性のケイ素膜２０３の不要な部分をエッチングにより除去して素子間分離を行う。このような工程を経て、図２（ｄ）に示すように、後の工程を経てＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶性のケイ素半導体膜２０９ｎ、２０９ｐが形成される。
【０１８２】
次に、図２（ｅ）に示すように、活性領域となる結晶性のケイ素膜２０９ｎ、２０９ｐ上を覆うように、２０〜１５０ｎｍの膜厚、例えば、１００ｎｍの膜厚にゲート絶縁膜である酸化ケイ素膜２１０を成膜する。この酸化ケイ素膜２１０の形成には、本実施例２では、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素共存下に基板温度を１５０〜６００℃、好ましくは３００〜４５０℃に加温して、ＲＦプラズマＣＶＤ法により分解・堆積した。
【０１８３】
続いて、スパッタリング法によって高融点メタルを堆積し、これをパターニングして、結晶性のケイ素膜２０９ｎ、２０９ｐ上となる所定の部分に位置するゲート電極２１１ｎ、２１１ｐをそれぞれ形成する。高融点メタルとしては、タンタル（Ｔａ）、モリブデン（Ｍｏ）、あるいはタングステン（Ｗ）を用いることが望ましい。本実施例２では、微量の窒素が添加されたタンタルを用い、厚さが３００〜６００ｎｍ、例えば、４５０ｎｍとした。
【０１８４】
次いで、イオンドーピング法と用いて、不純物であるリンを注入する。このときのドーピングは、ゲート絶縁膜２１０越しに行う、所謂スルードーピングを適用した。この場合、酸化ケイ素膜２１０上に形成されたゲート電極２１１ｎ、２１１ｐがマスクとなり、ゲート電極２１１ｎ、２１１ｐの下の部分に該当する結晶性のケイ素膜２０９ｎ、２０９ｐ中にはリンは注入されない。本実施例２では、リンをドーピングするためのドーピングガスとして、フォスフィン（ＰＨ3）を用い、ドーピング条件としては、加速電圧を６０〜９０ｋＶ、例えば、８０ｋＶとし、ドーズ量を２×１０15〜８×１０15ｃｍ-2とした。
【０１８５】
この工程により、ゲート電極２１１ｎ、２１１ｐにマスクされてリンが注入さらない結晶性のケイ素膜２０９ｎ、２０９ｐの領域は、後にＴＦＴのチャネル領域となる。また、ゲート電極２１１ｎ、２１１ｐにマスクされずにリンが注入された結晶性のケイ素膜２０９ｎ、２０９ｐの領域には、後にＴＦＴのソース・ドレイン領域となる。ただし、Ｐチャネル型ＴＦＴにおいては、そのソース・ドレイン領域となる領域が、この段階では、リンがドーピングされていることによりＮ型の不純物領域となっている。
【０１８６】
次に、図２（ｆ）に示すように、フォトリソグラフィ工程により、Ｎチャネル型ＴＦＴ２２２となる結晶性のケイ素膜２０９ｎ上のゲート絶縁膜２１０及びゲート電極２１１ｎ上を覆うフォトレジスト２１７を設け、Ｐ型の不純物が注入されないための選択ドーピング用のマスクとする。
【０１８７】
そして、この状態で、イオンドーピング法によって、ホウ素を注入する。本実施例２では、ホウ素を注入するためのドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、１×１０16〜５×１０16ｃｍ-2、例えば、２×１０16ｃｍ-2の高ドーズ量にて、４０〜８０ｋＶ、例えば、６５ｋＶの加速電圧を印加することによりドーピングを行った。
【０１８８】
この工程において、ゲート電極２１２ｐの下の部分の結晶性のケイ素膜２０９ｐ中には、ゲート電極２１２ｐがマスクとなるため、ホウ素は注入されない。また、ゲート電極２１２ｐが形成されていない領域の結晶性のケイ素膜２０９ｐ中には、ゲート絶縁膜２１０越しにホウ素がドーピングされる。この結果、先の工程でＮ型の不純物であるリンが注入されてＮ型になっているソース領域及びドレイン領域は、過剰なホウ素が注入されることにより、所謂カウンタードーピングがなされる結果、先にドーピングされたＮ型不純物であるリンをキャンセルし、特性が反転してＰ型不純物領域２１５ｐ及び２１６ｐとなる。このようにして、Ｎチャネル型ＴＦＴ２２２とＰチャネル型ＴＦＴ２２３とを、それぞれ同一基板上に形成することができる。
【０１８９】
次に、選択ドーピングのためのマスクとして設けられたフォトレジスト２１７を除去した後、不活性ガスの雰囲気下、例えば、窒素ガス雰囲気下にて、６００〜６５０℃の温度範囲で数分の高速熱アニール処理を行った。本実施例２では、図７に示す高速熱アニール装置を用いた。この処理により、Ｎ型及びＰ型のそれぞれのＴＦＴのソース／ドレイン領域が活性化されるこの処理により得られたＮ型不純物領域のシート抵抗値は、０．４〜０．８ｋΩ／□であり、Ｐ型不純物領域２１５ｐ、２１６ｐのシート抵抗値は、１〜２ｋΩ／□であった。また、ゲート絶縁膜２１１の焼成処理が同時に行われ、ゲート絶縁膜自体のバルク特性及び結晶性のケイ素半導体膜とゲート絶縁膜との間の界面特性の向上を図ることができる。
【０１９０】
次に、図２（ｇ）に示すように、９００ｎｍ程度の膜厚の酸化ケイ素膜をプラズマＣＶＤ法によって形成して、層間絶縁膜２２０とする。そして、この層間絶縁膜２２０のＴＦＴの結晶性のケイ素膜上のソース領域及びドレイン領域に該当する部分に、これらの領域に到達するコンタクトホールを形成する。このコンタクトホールには、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース領域及びドレイン領域に電気的に接続される電極・配線２２１を形成する。
【０１９１】
最後に、１気圧の水素雰囲気下、３５０℃の温度条件として１時間にわたるアニールを行い、Ｎチャネル型ＴＦＴ２２２及びＰチャネル型ＴＦＴ２２３を完成する。さらに、必要に応じて、Ｎ型及びＰ型のＴＦＴのゲート電極２１１ｎ、２１１ｐ上にもコンタクトホールを設け、配線を接続するようにすることも可能である。また、ＴＦＴを保護するために、ＴＦＴ上にさらに窒化ケイ素等の保護膜を設けてもよい。
【０１９２】
以説明した工程を経て製造されるＣＭＯＳ構造回路において、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、Ｐ型ＴＦＴで１００〜１３０ｃｍ2／Ｖｓという高い値が得られ、また、閾値電圧は、Ｎ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−２Ｖ程度と非常に良好な特性が得られた。しかも、従来法により製造されるＴＦＴにおいて頻繁に発生するＴＦＴのオフ動作時のリーク電流の異常な増大が全くなく、リーク電流自体が、単位Ｗ当たり１ｐＡ以下と、非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来のＴＦＴと比較しても全く差がないものであり、製造歩留まりを大きく向上することができた。
【０１９３】
さらに、本実施例２のＴＦＴは、繰り返し測定、バイアス、温度ストレスによる耐久性試験を行っても特性劣化がほとんどみられず、従来の方法により製造されたＴＦＴに比較しても非常に信頼性が高く、安定した回路特性を示した。
【０１９４】
以上、本発明に基づく２つの実施例について具体的に説明したが、本発明は、上記２つの実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１９５】
例えば、上記の２つの実施例においては、アルゴンを含むａ−Ｓｉ膜をプラズマＣＶＤ法によって形成する際、基板側にもＲＦパワーを印加するデュアルフレクェンシー法を用いたが、ＣＶＤ電極にはＲＦパワーを印加し、基板側にはＤＣパワーを印加することにより、強制的にアルゴンイオンをａ−Ｓｉ膜に導入することも可能である。
【０１９６】
また、上記の実施例２では、アルゴンを含むａ−Ｓｉ膜を含有するアルゴンの濃度がそれぞれ異なる２層膜構造としたが、３層以上の多層膜として形成してもよく、また、膜厚方向に沿って連続的にアルゴン濃度が異なるようにした膜であってもよい。
【０１９７】
さらに、上記２つの実施例では、ゲッタリング元素としてアルゴンを用いたが、クリプトン、キセノン等を用いても同様の効果を得ることができる。
【０１９８】
また、ニッケルをゲッタリングシンクとなる上層のａ−Ｓｉ膜に移動させる際の加熱処理として、実施例１では、基板の外形と概略相似形状の内周を有する炉心管を用いる方法を示したが、通常の形状を有する抵抗性加熱炉（ファーネス炉）を用いても同様の処理を行うことは可能である。また、実施例２では、高温の窒素ガスを吹き付けることによる高速熱アニール処理を行ったが、一般的なランプ方式を用いたアニール処理を行っても同様の処理を行うことが可能である。
【０１９９】
また、ニッケルを導入する方法とては、非晶質ケイ素膜の表面にニッケル塩を溶解した溶液を塗布する方法を用いたが、非晶質ケイ素膜を成膜する前に、下地膜の表面にニッケルを導入し、非晶質ケイ素膜の下層側からニッケルを拡散させて結晶成長を行うようにしてもよい。すなわち、結晶成長は、非晶質ケイ素膜の上面側から行ってもよく、下面側から行ってもよい。
【０２００】
また、ニッケルの導入方法として、上記実施例の方法の他、種々の手法を用いることができる。例えば、ニッケル塩を溶解させる溶媒として、ＳＯＧ（スピンオングラス）材料を用い、ＳｉＯ2膜より拡散させる方法、スパッタリング法、蒸着法、メッキ法により薄膜形成する方法、イオンドーピング法により直接導入する方法等を利用することができる。
【０２０１】
さらに、結晶化を助長する触媒元素としては、ニッケルの他、コバルト、鉄、パラジウム、白金、銅、金等を用いても同様の効果を得ることができる。
【０２０２】
また、ゲッタリングシンクとなるａ−Ｓｉ膜を除去する際のエッチングストッパーとしては、上記実施例で説明した酸化ケイ素膜の他、窒化ケイ素膜等の種々の膜を用いることができる。また、酸化ケイ素膜の形成方法に関しても、本実施例で説明したオゾン水処理、エキシマＵＶ処理等による薄膜酸化法以外の方法、例えば、ＣＶＤでの薄膜形成、酸素プラズマ処理、熱酸化法、硫酸酸化法等を用いてもよい。
【０２０３】
また、上記の実施例では、ニッケルにより結晶化された結晶性ケイ素膜の結晶性をさらに向上する方法として、パルスレーザーであるエキシマレーザー光の照射による加熱方法を用いたが、例えば連続発振Ａｒレーザー照射等の他のレーザー光を照射しても同様の処理が可能である。
【０２０４】
また、本発明の半導体装置が適用される装置としては、液晶表示用のアクティブマトリクス型基板のほか、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機ＥＬ等を発光素子としたドライバー内蔵型の光書き込み素子または表示素子、三次元ＩＣ等に適用しても、これらの素子を高速、公開度度当の高性能化が実現される。
【０２０５】
さらに、本発明は、上記の実施例で説明したＭＯＳ型トランジスタに限定されず、結晶性半導体を素材としたバイポーラトランジスタ、静電誘導トランジスタ等、幅広く半導体プロセスの全般に応用することができる。
【０２０６】
【発明の効果】
本発明の半導体装置及びその製造方法は、結晶化を促進する微量の触媒元素が導入された非晶質ケイ素膜を加熱処理して結晶化された結晶性のケイ素膜の上面に、希ガスから選択された元素を含む非晶質ケイ素膜を形成して、加熱処理により、この非晶質ケイ素膜に触媒元素をゲッタリングすることにより半導体装置の活性領域となる結晶性のケイ素膜を形成している。このようにして形成された結晶性のケイ素膜は、触媒元素がゲッタリングにより大幅に低減されると共に、活性領域の全領域にわたってケイ素膜の格子間に固溶した状態に存在している。そのため、この結晶性のケイ素膜を活性領域とする半導体装置は、リーク電流の異常な増大等の特性ばらつきが少ない安定した高性能半導体装置となる。
【０２０７】
また、このような集積度の高い高性能半導体装置は、簡便な製造プロセスにて製造することができ、製造工程において良品率を大きく向上することができ、低コスト化を図ることができる。特に、液晶表示装置に本発明の半導体装置を適用すると、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノシリック型アクティブマトリクス基板を実現でき、モジュールのコンパクト化、高性能化、低コスト化を図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は、それぞれ、本発明の実施例１の半導体装置の製造方法を工程毎に説明する断面図である。
【図２】（ａ）〜（ｇ）は、それぞれ、本発明の実施例２の半導体装置の製造方法を工程毎に説明する断面図である。
【図３】非晶質ケイ素膜中に含まれるＡｒ濃度（横軸）と、触媒元素をゲッタリングする第２の加熱処理を行った後の結晶性ケイ素膜中に残留する触媒元素（Ｎｉ）濃度（縦軸）との関係を示すグラフである。
【図４】ＣＶＤ電極に１００ＷのＲＦパワーを加え、基板側に加えるＲＦパワーを変位させた場合に得られる非晶質ケイ素半導体膜の膜中に含まれるＡｒ濃度との関係を求めた結果を表すグラフである。
【図５】（ａ）、（ｂ）は、それぞれ、本発明における非晶質ケイ素膜を成膜するためのプラズマＣＶＤ装置の概要を示す概略図である。
【図６】（ａ）〜（ｄ）はそれぞれ、本発明における第２の加熱処理を行うための熱処理装置を示す概略図である。
【図７】本発明における第２の加熱処理を行うための高速熱アニール装置の概略を示す概略図である。
【符号の説明】
１０１、２０１ ガラス基板
１０２、２０２ 下地膜
１０３、２０３ ケイ素膜
１０４、２０４ ニッケル
１０５、２０５ レーザー光
１０６、２０６ 酸化ケイ素膜
１０７、２０７ ａ−Ｓｉ膜
１０８、２０８ ニッケルのゲッタリング方向
１０９、２０９ｎ、２０９ｐ ＴＦＴ活性領域（素子領域）
１１０、２１０ 酸化ケイ素膜
１１１、２１１ｎ、２１１ｐ ゲート電極
１１２ 酸化物層
２１３ リン
１１４、２１４ｎ、２１４ｐ チャネル領域
１１５、２１５ｎ、２１５ｐ ソース領域
１１６、２１６ｎ、２１６ｐ ドレイン領域
２１７ フォトレジスト
２１８ ホウ素
１１９ レーザー光
１２０、２２０ 層間絶縁膜
１２１、２２１ 電極・配線
１２２、２２２ Ｎチャネル型ＴＦＴ
２２３ Ｐチャネル型ＴＦＴ
Claims (23)
- 絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、
該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、
該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、
前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、
次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、
を包含し、
前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるＲＦバイアスに加えて、該絶縁基板側にもこのＲＦバイアスとは異なる別のＲＦバイアスが加えられるデュアルバイアスによって成膜されることを特徴とする半導体装置の製造方法。 - 絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、
該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、
該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布で成膜する工程と、
前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、
次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、
を包含することを特徴とする半導体装置の製造方法。 - 絶縁表面を有する基板上に非晶質ケイ素膜を形成し、該非晶質ケイ素膜上に非晶質ケイ素膜の結晶化を促進する触媒元素としてニッケルを導入する工程と、
該非晶質ケイ素膜を結晶化するための第１の加熱処理を行って、該非晶質ケイ素膜を結晶性のケイ素膜に結晶化する工程と、
該結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程と、
前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させるための第２の加熱処理を行って、前記結晶性のケイ素膜に含まれるニッケルを前記非晶質ケイ素膜に移動させる工程と、
次いで、前記非晶質ケイ素膜を除去し、前記結晶性のケイ素膜によって活性領域を形成する工程と、
を包含し、
前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスによって、前記希ガス類から選択された元素の濃度が低い下層膜を成膜した後に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって、前記希ガス類から選択された元素の濃度が高い上層膜を成膜することによって形成されることを特徴とする半導体装置の製造方法。 - 前記希ガス類から選択された元素は、Ａｒ、Ｋｒ、Ｘｅの何れかの一種類あるいは複数種類である、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素として、Ａｒが含まれている、請求項４に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素の濃度は、１×１０19〜２×１０21ａｔｏｍｓ／ｃｍ3の範囲内である、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素の濃度は、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の範囲内である、請求項６に記載の半導体装置の製造方法。
- 前記結晶性のケイ素膜上に、プラズマＣＶＤ法を用いて希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、シランガス系のガスと希ガス類から選択された元素を含むガスとを少なくとも含むガスがソースガスとして用いられ、前記非晶質ケイ素膜は、前記絶縁基板に対向して配置されたＣＶＤ電極から供給されるバイアスに加えて、該絶縁基板側にもこのバイアスとは異なる別のバイアスが加えられるデュアルバイアスによって成膜される、請求項２に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程は、前記ＣＶＤ電極にＲＦバイアスを印加し、前記絶縁側基板に、別のＲＦバイアスを印加する、請求項３または８に記載の半導体装置の製造方法。
- 前記絶縁側基板に加えられるＲＦバイアスは、前記ＣＶＤ電極から供給されるＲＦバイアスの周波数よりも周波数が小さくなっている、請求項１または９に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が膜厚方向に対して変化するような濃度分布になっている、請求項１に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が、上面側では高く、下面側では低くなるように形成されている、請求項８または１１に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記希ガス類から選択された元素の濃度が低くなった下層膜と、該元素の濃度が高くなった上層膜との２層構造に形成される、請求項１２に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜は、前記ＣＶＤ電極から供給されるバイアスのみによって前記下層膜を成膜し、該下層膜上に、前記ＣＶＤ電極から供給されるバイアスに加えて、前記絶縁基板側にもこのバイアスとは異なる別バイアスが加えられるデュアルバイアスによって前記上層膜を成膜することによって形成される、請求項１３に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜は、同一のチャンバーを用いて連続して成膜される、請求項３または１４に記載の半導体装置の製造方法。
- 前記第２の加熱処理によって、結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記結晶性のケイ素膜に含まれる前記ニッケルの濃度と、前記非晶質ケイ素膜中に含まれる前記ニッケルの濃度とが、少なくとも熱平衡状態の偏析状態となるような、加熱温度及び加熱時間とする加熱条件で行われる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記第２の加熱処理によって、前記結晶性のケイ素膜に含まれるニッケルを前記希ガス類から選択された元素を含む非晶質ケイ素膜に移動させる工程は、前記非晶質ケイ素膜が、少なくとも結晶化しない加熱温度及び加熱時間とする加熱条件で行われる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記第２の加熱処理の前記加熱条件は、４５０〜５５０℃の温度範囲を加熱温度とし、３０分〜４時間にわたる処理時間とする、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記第２の加熱処理は、６００〜７００℃の温度範囲内で、１０秒〜１０分にわたる処理時間とする高速熱アニール処理により行われる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記高速熱アニール処理は、高温に加熱された不活性ガスを前記絶縁基板の表面に向けて吹き付けることにより行う、請求項１９に記載の半導体装置の製造方法。
- 前記結晶性のケイ素膜と、前記希ガス類から選択された元素を含む非晶質ケイ素膜との間に、該非晶質ケイ素膜を除去する際のエッチングストッパとなるバリア薄膜が設けられる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記バリア薄膜は、５０Å以下の膜厚に形成された酸化ケイ素膜である、請求項２１に記載の半導体装置の製造方法。
- 前記希ガス類から選択された元素を含む非晶質ケイ素膜を成膜する工程を行う前に、
前記結晶性のケイ素膜にレーザー光を照射して、その結晶性を向上させる工程をさらに行う、１〜３のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208522A JP4121109B2 (ja) | 2001-07-09 | 2001-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208522A JP4121109B2 (ja) | 2001-07-09 | 2001-07-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003022972A JP2003022972A (ja) | 2003-01-24 |
| JP4121109B2 true JP4121109B2 (ja) | 2008-07-23 |
Family
ID=19044322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208522A Expired - Fee Related JP4121109B2 (ja) | 2001-07-09 | 2001-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4121109B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5072157B2 (ja) * | 2001-09-27 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2001
- 2001-07-09 JP JP2001208522A patent/JP4121109B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003022972A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220207B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| JPH08148426A (ja) | 半導体装置およびその製造方法 | |
| JP3059337B2 (ja) | 半導体装置およびその製造方法 | |
| JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP4106204B2 (ja) | 半導体装置の製造方法 | |
| JP4121109B2 (ja) | 半導体装置の製造方法 | |
| JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0832074A (ja) | 半導体装置およびその製造方法 | |
| JP3587292B2 (ja) | 半導体装置の製造方法 | |
| KR100256912B1 (ko) | 반도체회로, 반도체장치 및 이들의 제조방법 | |
| JP2001196307A (ja) | 半導体装置の製造方法 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| JP3582768B2 (ja) | 半導体装置の製造方法 | |
| JP3425399B2 (ja) | 半導体装置の製造方法 | |
| JP3973192B2 (ja) | 半導体装置およびその製造方法 | |
| JP3981517B2 (ja) | 半導体装置の製造方法 | |
| JP2003197529A (ja) | 半導体装置 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP3630917B2 (ja) | 半導体装置の作製方法 | |
| JP4954047B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002198312A (ja) | 半導体装置の製造方法 | |
| JP2003077832A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |