JP4124082B2

JP4124082B2 - 定電圧電源回路

Info

Publication number: JP4124082B2
Application number: JP2003340261A
Authority: JP
Inventors: 聖山本; 明隆村田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2008-07-23
Anticipated expiration: 2023-09-30
Also published as: JP2005107864A

Description

本発明は、直流定電圧を供給する定電圧電源回路に関し、特に電圧制御を担う電圧制御回路部及び過電流保護回路部が集積回路化されている場合において、その集積回路内に寄生する寄生トランジスタの動作に起因して発生する起動時の異常動作を防止する技術に関する。

近年の車両には多数のロジック回路が使用されており、それらのロジック回路に定電圧を供給する電源として、バッテリーを電源として＋５Ｖ程度の定電圧を供給する定電圧電源回路が多用されている図３は、このような定電圧電源回路の従来回路の例である。
電源回路１のプラス側の電源入力端子Ｎiは、バッテリーＢ１よりスイッチＳＷ１を経てプラス電圧の供給を受ける。マイナス側の電源入力端子（接地端子）Ｎgは、バッテリーＢ１のマイナス側に接続され、接地されている。

電源入力端子Ｎiに供給されたプラス電圧は、出力電流検出用抵抗Ｒ１を経て出力段ＰＮＰトランジスタＴr１のエミッタに供給される。トランジスタＴr１のコレクタは、電源回路１の電源出力端子Ｎoに接続されている。トランジスタＴr１のベース電流はダーリントン接続されたベース電流制御用ＮＰＮトランジスタＴr２によって制御され、その制御量によってトランジスタＴr１のコレクタ−エミッタ間電圧が変化し、電源出力端子Ｎoに現れる出力電圧Ｖoが一定値（例えば＋５Ｖ）に制御される。

トランジスタＴr２は、誤差増幅器ＯＰ１の出力電圧により制御される。誤差増幅器ＯＰ１は、出力電圧Ｖoを抵抗Ｒ２とＲ３で分圧した帰還電圧Ｖfと基準電圧Ｖsとの誤差電圧に比例した出力電圧でトランジスタＴr２のベースを駆動する。トランジスタＴr２のエミッタとマイナス側電源入力端子Ｎgとの間には抵抗Ｒ４が接続されており、トランジスタＴr２のエミッタ電圧は、誤差増幅器ＯＰ１の出力電圧からトランジスタＴr２のベース−エミッタ間電圧を引いた値となる。従って、抵抗Ｒ４には、その電圧を抵抗Ｒ４の抵抗値で割った電流が流れ、トランジスタＴr２のベース電流は小さいことからコレクタ電流にも同じ電流が流れる。

トランジスタＴr２のコレクタには、トランジスタＴr１のベース電流と、トランジスタ４のコレクタ電流とが流れ込む。誤差増幅器ＯＰ１は、このトランジスタＴr４のコレクタとトランジスタＴr２のベースからの電流吸引量をトランジスタＴr２によって制御することで、トランジスタＴr１のコレクタ−エミッタ間電圧を制御し、出力電圧Ｖoを一定値に制御する。

トランジスタＴr３（第１のＰＮＰトランジスタ）とＴr４（第２のＰＮＰトランジスタ）とは、カレントミラー回路２１を構成している。その共通のエミッタ端子は、電源入力端子Ｎiから電源供給を受けている。カレントミラー回路２１の出力側に当たるトランジスタＴr４のセル面積は、入力側のトランジスタＴr３より大きく、例えば６倍に形成されており、トランジスタＴr４のコレクタからは、トランジスタＴr３のコレクタ電流の６倍の定電流がトランジスタＴr２のコレクタに供給される。このような定電流をトランジスタＴr２に供給するのは、誤差増幅器ＯＰ１、トランジスタＴr２、Ｔr１により構成される電圧制御回路の動作を安定化させるためである。トランジスタＴr３のコレクタには、入力電圧ＶeからトランジスタＴr３のベース−エミッタ間電圧（約０．６Ｖ）を引いた値を抵抗Ｒ５の抵抗値で割った大きさの定電流が流れる。

出力電流検出用抵抗Ｒ１の両端には、過電流保護用ＰＮＰトランジスタＴr５のエミッタ−ベース間順方向と抵抗Ｒ６との直列回路が並列に接続されている。電源出力端子Ｎoがマイナス側電源入力端子Ｎg等と短絡を生じ、出力電流Ｉoが急増した場合には、抵抗Ｒ１の両端の電圧が急上昇し、トランジスタＴr５にベース電流が流れてトランジスタＴr５のコレクタから電流が流出する。流出したコレクタ電流は、抵抗Ｒ７を通り過電流保護用ＮＰＮトランジスタＴr６のベースに流れ込んでトランジスタＴr６を導通させる。導通したトランジスタＴr６は、誤差増幅器ＯＰ１の出力端子から電流を吸引し、トランジスタＴr２のベース電流を減少させる。トランジスタＴr２のベース電流が減少すると、トランジスタＴr１からのベース電流吸引量も減少し、トランジスタＴr１を流れる電流が減少する。こうしてトランジスタＴr１に流れる出力電流Ｉoは制限を受ける。この過電流保護動作が働いた場合にトランジスタＴr１に流れる出力電流Ｉoの値を、トランジスタＴr１がその制限された出力電流や発熱により破壊しない程度に収まるように回路定数を調整しておくことで、電源回路１を過電流による破壊から防止することができる。

上述した図３の電源回路１は、ディスクリートな回路部品を使用して構成されている場合には、問題は生じにくい。しかし、電源回路を小型にすることを目的として、例えば図３中の一点鎖線で囲った主要回路部分２を集積回路で構成した場合には、以下に説明するような問題が発生することがある。

図４は、集積回路で構成される回路部分のうちのトランジスタＴr４（第２のＰＮＰトランジスタ）付近の構造例を示したものである。トランジスタＴr４は、Ｐ型基板３上に形成したＮ^-層４の表面にコレクタ領域５、エミッタ領域６としてのＰ⁺領域と、ベース領域４として機能するＮ^-層４とのコンタクトを保つＮ⁺のベースコンタクト領域７を形成したラテラルＰＮＰトランジスタとして形成されている。なお、ベース領域４のＮ^-層とＰ型基板３との間には、ベース領域４の電位勾配を少なくするためＮ⁺の埋め込みベース領域８が形成されている。

トランジスタＴr４は、図中に示したようにＮ^-層４の表層に形成されたエミッタ領域６、コレクタ領域５と、それらとＰ型基板３に挟まれたベース領域４とにより構成される。そして、トランジスタＴr４が形成されている領域と、他のトランジスタ、接地端子９等が形成されている領域との間にはＰ型のアイソレーション領域１０が形成され、素子間の電気的分離が図られている。

しかし、このように回路を集積回路で構成しアイソレーション領域１０でもって素子間分離をした場合、目的とするトランジスタ以外に、好ましくない寄生トランジスタが同時に形成されてしまう。図４中に示した寄生トランジスタＴr4e、Ｔr4bはその代表的なものである。寄生トランジスタＴr4eは、トランジスタＴr４のエミッタ領域６をエミッタ領域に、トランジスタＴr４のベース領域４及び埋め込みベース領域８をベース領域に、Ｐ型基板３をコレクタ領域としたＰＮＰトランジスタとして寄生する。また、寄生トランジスタＴr4bは、トランジスタＴr４のベース領域４をコレクタ領域に、Ｐ型のアイソレーション領域１０をベース領域に、素子分離された対岸のＮ^-層４をエミッタ領域としたＮＰＮトランジスタとして寄生する。また、寄生トランジスタＴr4bのベース（Ｐ型基板３領域）と接地ＧＮＤ間には抵抗Ｒp（低インピーダンス）が存在する。

このような寄生トランジスタＴr4e、Ｔr4bが存在すると、それらが予期しない時に動作して、電源回路１に異常動作を生じさせる。以下に、電源回路１を立ち上げる際に生じることのある寄生トランジスタに起因する異常動作について説明する。

図５には、図４で説明した寄生トランジスタＴr4bを図３の電源回路１中に追加した回路図を、また図６には図５の電源回路１を立ち上げる際に生じることのある異常な電圧波形の例を示す。

スイッチＳＷ１が投入されると、電源入力端子Ｎiの入力電圧ＶeはバッテリーＢ１からの電圧（１４Ｖ）を受けて、図６の最初の立ち上がり部分に示すように急激に上昇する（図６のＡ部分）。これによりトランジスタＴr３のコレクタに電流が流れ、カレントミラー比で決まる電流がトランジスタＴr４のコレクタから流出しようとする。しかし、トランジスタＴr３、Ｔr４の起動時間は短いのに比べ、誤差増幅器ＯＰ１やそれに基準電圧Ｖsを供給する回路は多数のトランジスタを用いて構成されているため起動に時間がかかる。従って、トランジスタＴr４がＯＮした時点では、誤差増幅器ＯＰ１の出力はＬレベルで、それにより駆動されるトランジスタＴr２は、まだＯＦＦ状態にある。

その後、誤差増幅器ＯＰ１は動作を開始する。そして、誤差増幅器ＯＰ１は、出力電圧を上昇させるためにトランジスタＴr２を導通させる。トランジスタＴr２は、トランジスタＴr１のベース電流を吸引すると同時にトランジスタ４のコレクタ電流をも吸引する。こうしてトランジスタ４のコレクタ電流が流れ始める。この時点では、誤差増幅器ＯＰ１のプラス電源端子電圧は、マイナス側入力端子電圧より高いため、誤差増幅器ＯＰ１は、トランジスタＴr２を駆動してトランジスタＴr１のベースから大きな電流を吸引し、トランジスタＴr１に大きな出力電流Ｉoを流そうとする。

そして、出力電流Ｉoが増大すると抵抗Ｒ１の両端の電位差が増加してトランジスタＴr５にベース電流が流れ始める。トランジスタＴr５のコレクタ電流が流れると、トランジスタＴr６のベースに電流を供給しトランジスタＴr６を導通させ、トランジスタＴr２のベース電流を吸引する。このためトランジスタＴr２のコレクタ電流が減少し、トランジスタＴr１のベース電流も減少する。すると、出力電流Ｉoが制限され、抵抗Ｒ１の両端にはトランジスタＴr５を駆動する電位差が得られず、トランジスタＴr５はＯＦＦ状態となる。

こうして電源回路１の立ち上がり時には、トランジスタＴr５がＯＮ、ＯＦＦを繰り返しながら動作し、それに伴いトランジスタＴr６、Ｔr２もＯＮ、ＯＦＦを繰り返すことによって、トランジスタＴr１の出力電流Ｉoの増大は抑えられ、その値は回路定数で決まる所定の値に制限される（図６のＢ部分）。この時、トランジスタＴr５からＰ型基板３に寄生電流Ｉpが流れるが、誤差増幅器ＯＰ１を誤動作させるレベルではない。

この状態でスイッチングＳＷ１のチャタリングにより、電源入力端子Ｎiの波形が割れて電圧が低下すると（図６のＣ部分）、電源出力端子Ｎoと接地ＧＮＤ間のコンデンサＣ１に溜まった電荷が、トランジスタＴr１のコレクタ−ベースを経由してトランジスタ４のコレクタに流れ込むと同時に、その一部はベース領域４を通ってさらに寄生トランジスタＴr4bのベース領域であるＰ型基板３に流れ込む。また、電源回路１の立ち上がり時には、前述した動作と同時に、トランジスタＴr４がＯＮした時にエミッタからベース領域４に流れ込んだ電流はＰ型基板３にも流れ込む。さらにトランジスタＴr５がＯＮした時にエミッタからベース領域４に流れ込んだ電流もＰ型基板３に流れ込む。このため、トランジスタＴr５のベース電流は、寄生トランジスタへ流れ込んだ電流分だけ少なくなり、トランジスタＴr５のコレクタ電流も減少する。よって、トランジスタＴr６は導通しにくい方向へ働く。

Ｐ型基板３へ流れ込む寄生電流は以上の３つの経路から流れ込むと考えられるが、スイッチＳＷ１のＯＮ時のトランジスタＴr４のエミッタからの経路に加えて、スイッチＳＷ１のチャタリングによりトランジスタＴr４のコレクタから流れ込み、さらに過電流保護用トランジスタＴr５がＯＮしたときにエミッタから流れ込む電流が加わることで、寄生トランジスタＴr4bはついに導通状態に至る。

導通状態に至った寄生トランジスタＴr4bにより、電源入力端子ＮiからトランジスタＴr４もしくはトランジスタＴr５を経由して、接地ＧＮＤ間が短絡された状態になり大電流が流れる。また寄生トランジスタＴr4bのコレクタは、誤差増幅器ＯＰ１内部のトランジスタとも寄生経路でつながっており、トランジスタＴr4bが導通状態では、誤差増幅器ＯＰ１内部のあるトランジスタから電流を吸引する。そのトランジスタがＯＰ１出力をＨレベルにするような場合、寄生トランジスタＴr4bが導通しているためＯＰ１の出力はＨレベルが続き、かつ前述したようにトランジスタＴr６が導通しにくい方向へ働いているため、次段のトランジスタＴr２は導通し続ける。

よってトランジスタＴr１のベース電流を吸引し続け、出力電圧Ｖoは定格（５Ｖ）を超えて上昇を続ける。さらに出力電圧Ｖoは上昇するが、入力電圧Ｖeに近くなると、過電流保護用トランジスタＴr５がＯＮ、ＯＦＦを繰り返していた状態から、完全にＯＦＦ状態となり、トランジスタＴr５を介する寄生トランジスタＴr4bへの電流経路はなくなる。この状態では、トランジスタＴr４のベース領域から寄生トランジスタＴr4bへの経路は残るが、寄生トランジスタＴr4bは十分に導通するには至らず、誤差増幅器ＯＰ１の内部トランジスタから電流を吸引することもない。よって、「背景技術」で説明したような本来の制御作用が働き、また電源出力端子Ｎoからは負荷電流が流出するため、出力電圧Ｖoは徐々に低下してやがて定格電圧（５Ｖ）に戻る。

このようにして電源入力端子Ｎiの入力電圧Ｖe、電源出力端子Ｎoの出力電圧Ｖoがそれぞれの定格値に到達した後は、本来の制御作用が働いて、出力電圧Ｖoは定格（５Ｖ）に維持される。
このような動作により図３、図５に示した従来回路においては、出力電圧Ｖoは最終的に定格電圧（５Ｖ）に制御される。しかし、その起動途中においては、スイッチＳＷ１のチャタリングにより集積回路化された部分２内に寄生するトランジスタＴr4bが一時的に動作して、出力電圧Ｖoはオーバーシュートする現象が現れる。

本発明は、従来回路で発生することのあるかかる問題を解決するためになされたもので、電源回路１の起動時に寄生トランジスタＴr4bが動作することがないようにして、大電流の流れ込み及び出力電圧Ｖoのオーバーシュートを防止することを課題とする。

前記課題を達成するための本発明の定電圧電源回路は、一端が電源入力端子に接続された出力電流検出用抵抗と、エミッタが前記出力電流検出用抵抗の他端に接続され、コレクタが電源出力端子に接続された出力段ＰＮＰトランジスタと、コレクタが該出力段ＰＮＰトランジスタのベースに接続され、自己のベースに印加された電圧に比例する電流をコレクタから吸引して接地端子に流すベース電流制御用ＮＰＮトランジスタと、前記電源入力端子から電源供給を受け、前記電源出力端子の電圧を分圧した帰還電圧と基準電圧との差電圧に比例した電圧を前記ベース電流制御用ＮＰＮトランジスタのベースに印加することにより、前記出力段ＰＮＰトランジスタのベース電流を制御して電源出力端子の電圧を所定の値に制御する誤差増幅器と、一端が前記電源入力端子に接続された電流制限抵抗と、ベース共通、エミッタ共通に接続された第１、第２のＰＮＰトランジスタで構成されたカレントミラー回路であって、共通接続されたエミッタは前記電流制限抵抗の他端に接続され、第１のＰＮＰトランジスタのコレクタは抵抗を介して接地に接続され、第２のＰＮＰトランジスタのコレクタは前記ベース電流制御用ＮＰＮトランジスタのコレクタに接続されたカレントミラー回路と、エミッタが前記電流制限抵抗の他端に接続され、ベースが抵抗を介して前記出力段ＰＮＰトランジスタのエミッタに接続された過電流保護用ＰＮＰトランジスタと、該過電流保護用ＰＮＰトランジスタのコレクタ電流に比例した電流を、前記誤差増幅器の出力端子より吸引して接地端子に流す過電流保護用ＮＰＮトランジスタと、を備えた定電圧電源回路である。

このような構成の定電圧電源回路によれば、前記出力電流検出用抵抗と出力段ＰＮＰトランジスタとを除く回路部分を集積回路で構成したとしても、前記カレントミラー回路を構成する第１、第２のＰＮＰトランジスタ周辺に寄生する寄生トランジスタおよび過電流保護用ＰＮＰトランジスタ周辺に寄生する寄生トランジスタが導通することを防止することができる。そのため、電源入力端子に非安定直流電圧を印加して起動する際に、寄生トランジスタの導通による電源入力端子と接地間の短絡現象や出力電圧のオーバーシュートといった異常動作が生ぜず、スムーズに電源回路を立ち上げることが可能になる。

以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態を示す電源回路の回路図である。図１の電源回路１ａは、従来回路である図３の電源回路１と大部分が同一であるので、同一部分には同一符号を付してその説明を繰り返さない。

図１の電源回路１ａが従来回路である図３の電源回路１と異なる点は、電源入力端子Ｎiと、トランジスタＴr３、Ｔr４、Ｔr５の共通エミッタ端子との間に電流制限抵抗Ｒ９が追加されている点のみである。

この追加した電流制限抵抗Ｒ９は、主としてトランジスタＴr４のエミッタからベースに流れ込む電流を制限する働きをする。抵抗Ｒ９を追加したことで、トランジスタＴr３のエミッタ電位が抵抗Ｒ９における電圧降下分だけ低下するために、トランジスタＴr３、Ｔr４により構成されるカレントミラー回路２１の出力電流を決める抵抗Ｒ５を流れる基準電流が少なくなる。

カレントミラー回路２１の入力基準電流であるトランジスタＴr３のコレクタ電流が減少すると、カレントミラー比で決まるトランジスタＴr４のエミッタ電流及びコレクタ電流も同じ比率で低下する。こうして、トランジスタＴr４のエミッタ電流が減少すると、図４、図５の寄生トランジスタＴr4eのコレクタから流出する寄生電流Ｉpも少なくなるので、寄生トランジスタＴr4bのベースに流れる電流が減少して寄生トランジスタＴr4bは導通しにくくなる。

同様に、トランジスタＴr５のエミッタ電流も減少するので、寄生電流Ｉpも少なくなる。さらに、スイッチＳＷ１によるチャタリングにより、出力のコンデンサＣ１から電流がトランジスタＴr１、Ｔr４を経由して寄生電流Ｉpが流れても、トランジスタＴr４、Ｔr５からの寄生電流が減少しているため、寄生トランジスタＴr4bは導通しにくい。
また、仮に寄生トランジスタＴr4bが導通して電流が流れようとしても、その電流は追加した抵抗Ｒ９を通して流れるため、従来回路の場合に比べてその電流値は大幅に制限を受け、集積回路に与えるダメージは大幅に減少することとなる。

このように、追加した抵抗Ｒ９は、寄生トランジスタＴr4bの導通を妨げる効果を発揮する。図２は、本実施形態の図１の電源回路１ａの起動時の電圧波形の例を示したものである。図で分かるように、抵抗Ｒ９を追加したことにより、電源入力端子ＮiにスイッチＳＷ１によるチャタリングが生じたとしても、寄生トランジスタＴr4bが導通しないため、出力電圧Ｖoはオーバーシュートすることなく、定格出力電圧（５Ｖ）にスムーズに収束している。

このように本実施形態によれば、抵抗Ｒ９を追加したことで寄生トランジスタＴr4bの導通を阻止することができ、電源回路をスムーズに立ち上げることができる。

本発明に係る電源回路の回路図である。図１の電源回路の起動時の電圧波形の例である。従来技術による電源回路である。従来回路における寄生トランジスタの存在と動作を説明する図である。従来回路に寄生トランジスタを追加した回路図である。従来回路の起動時の電圧波形の例である。

符号の説明

図面中、１、１ａは定電圧電源回路、２は集積回路部分、３はＰ型基板、４はベース領域、５はコレクタ領域、６はエミッタ領域、７はベース領域、８は埋め込みベース領域、１０はアイソレーション領域、２１はカレントミラー回路、Ｂ１はバッテリー、Ｎgはマイナス側電源入力端子、Ｎiはプラス側電源入力端子、Ｎoは電源出力端子、ＯＰ１は誤差増幅器、Ｒ１は出力電流検出用抵抗、Ｒ９は電流制限抵抗、ＲpはＰ型基板と接地ＧＮＤ間抵抗、ＳＷ１はスイッチ、Ｔr１は出力段ＰＮＰトランジスタ、Ｔr２ベース電流制御用ＮＰＮトランジスタ、Ｔr３は第１のＰＮＰトランジスタ、Ｔr４は第２のＰＮＰトランジスタ、Ｔr4b、Ｔr4eは寄生トランジスタ、Ｔr５は過電流保護用ＰＮＰトランジスタ、Ｔr６は過電流保護用ＮＰＮトランジスタ、Ｖeは入力電圧、Ｖfは帰還電圧、Ｖoは出力電圧、Ｖsは基準電圧を示す。

Claims

一端が電源入力端子に接続された出力電流検出用抵抗と、
エミッタが前記出力電流検出用抵抗の他端に接続され、コレクタが電源出力端子に接続された出力段ＰＮＰトランジスタと、
コレクタが該出力段ＰＮＰトランジスタのベースに接続され、自己のベースに印加された電圧に比例する電流をコレクタから吸引して接地端子に流すベース電流制御用ＮＰＮトランジスタと、
前記電源入力端子から電源供給を受け、前記電源出力端子の電圧を分圧した帰還電圧と基準電圧との差電圧に比例した電圧を前記ベース電流制御用ＮＰＮトランジスタのベースに印加することにより、前記出力段ＰＮＰトランジスタのベース電流を制御して電源出力端子の電圧を所定の値に制御する誤差増幅器と、
一端が前記電源入力端子に接続された電流制限抵抗と、
ベース共通、エミッタ共通に接続された第１、第２のＰＮＰトランジスタで構成されたカレントミラー回路であって、共通接続されたエミッタは前記電流制限抵抗の他端に接続され、第１のＰＮＰトランジスタのコレクタは抵抗を介して接地に接続され、第２のＰＮＰトランジスタのコレクタは前記ベース電流制御用ＮＰＮトランジスタのコレクタに接続されたカレントミラー回路と、
エミッタが前記電流制限抵抗の他端に接続され、ベースが抵抗を介して前記出力段ＰＮＰトランジスタのエミッタに接続された過電流保護用ＰＮＰトランジスタと、
該過電流保護用ＰＮＰトランジスタのコレクタ電流に比例した電流を、前記誤差増幅器の出力端子より吸引して接地端子に流す過電流保護用ＮＰＮトランジスタと、
を備えた定電圧電源回路。