JP4144933B2 - Multilayer circuit board and manufacturing method thereof - Google Patents
Multilayer circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4144933B2 JP4144933B2 JP10742998A JP10742998A JP4144933B2 JP 4144933 B2 JP4144933 B2 JP 4144933B2 JP 10742998 A JP10742998 A JP 10742998A JP 10742998 A JP10742998 A JP 10742998A JP 4144933 B2 JP4144933 B2 JP 4144933B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- hole
- adhesive layer
- core substrate
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 108
- 239000011889 copper foil Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 84
- 239000012790 adhesive layer Substances 0.000 claims description 74
- 238000004080 punching Methods 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 31
- 239000003973 paint Substances 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 18
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims 1
- 238000007790 scraping Methods 0.000 claims 1
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 239000005011 phenolic resin Substances 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多層回路基板及びその製造方法に関するものである。
【0002】
【従来の技術】
従来の一般的な多層回路基板は、ガラス繊維にエポキシ系樹脂を含浸したプリプレグからなる絶縁基板と銅箔回路パターンとが交互に積層されて構成されたものであった。しかしながら、プリプレグを用いるものは、特殊な製造設備を必要とするため、より簡単に製造できるものが従来より求められている。そこで、接着層付き銅箔をコア基板の上に接合して多層回路基板を製造する技術が開発された。この技術を用いる場合には、表面及び裏面にそれぞれ第1及び第2の銅箔回路パターンが形成され且つガラス繊維にエポキシ樹脂を含浸したコア基板の表面上に接着層付き銅箔を接合して銅箔をエッチングすることにより表面側接着層を介してコア基板の表面上に表面側銅箔回路パターンを形成し、同様にしてコア基板の裏面上に裏面側接着層を介して裏面側銅箔回路パターンを形成して多層回路基板を構成する。このような多層回路基板において、表面側銅箔回路パターンに含まれる表面ランド部と裏面側銅箔回路パターンに含まれる表面ランド部とを電気的に接続する導電性スルーホール接続部を形成する場合には、表面側接着層,コア基板及び裏面側接着層を貫通するスルーホールをドリル加工により形成して、このスルーホールの内壁と、表面ランド部及び裏面ランド部の表面とに連続してめっきを施すことにより導電性スルーホール接続部を形成している。しかしながら、ガラス繊維にエポキシ系樹脂を含浸したコア基板は価格が高い。また、めっきにより導電性スルーホール接続部を形成するためには、大掛かりなめっき装置が必要になるだけでなく、価格が更に高くなる問題がある。
【0003】
価格を下げるために、紙基材にフェノール樹脂等の合成樹脂を含浸させて形成した紙基材基板を構成することも考えられる。紙基材基材は、ガラス繊維にエポキシ系樹脂を含浸したいわゆるガラスエポキシ基板と比べて安価である。しかしながら、紙基材基板は、耐めっき液性を有していないため、従来のようにめっきにより導電性スルーホール接続部を形成する場合には用いることができない。そこで、紙基材基板でコア基板を形成する場合は、導電性スルーホール接続部を導電性塗料を用いて形成することになる。
【0004】
【発明が解決しようとする課題】
導電性塗料を用いて形成した導電性スルーホール接続部は、硬化した非導電性の樹脂バインダ中に比較的粒子の大きい金属粒子が分散して構成されている。しかも、多層回路基板の内層に位置する第1及び第2の銅箔回路パターンのランド部のスルーホール内に露出する露出面積は小さい。そのため、導電性スルーホール接続部を導電性塗料を用いて形成した場合、第1及び第2の銅箔回路パターンと導電性スルーホール接続部の導電物質である金属粒子とが接触する面積は小さく、第1及び第2の銅箔回路パターンと導電性スルーホール接続部との間で電気的な接触不良が発生するおそれがある。
【0005】
本発明の目的は、導電性塗料を用いて導電性スルーホール接続部を形成しても、第1及び第2の銅箔回路パターンと導電性スルーホール接続部との間で電気的な接触不良が発生しない多層回路基板及びその製造方法を提供することにある。
【0006】
本発明の他の目的は、従来よりも安価な多層回路基板を提供することにある。本発明の他の目的は、ドリル加工を用いずにスルーホールを形成できる多層回路基板の製造方法を提供することにある。
【0007】
本発明の他の目的は、パンチング加工とレーザー加工とによりスルーホールとブラインドスルーホールとを形成できる多層回路基板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、表面及び裏面にそれぞれ第1及び第2の銅箔回路パターンが形成されたコア基板と、コア基板の表面上に表面側接着層を介して接合された表面側銅箔回路パターンと、コア基板の裏面上に裏面側接着層を介して接合された裏面側銅箔回路パターンと、表面側接着層,コア基板及び裏面側接着層を貫通するスルーホールと、スルーホールを利用して表面側銅箔回路パターンに含まれる表面ランド部と第1の銅箔回路パターンに含まれる第1のランド部と第2の銅箔回路パターンに含まれる第2のランド部と裏面側銅箔回路パターンに含まれる裏面ランド部とを電気的に接続する導電性スルーホール接続部とを具備する多層回路基板を改良の対象とする。表面側銅箔回路パターン及び裏面側銅箔回路パターンは、銅箔の表面にエポキシ等の合成樹脂系の接着剤からなる接着層、または接着性を有する樹脂フィルムからなる接着層を備えた接着層付き銅箔をコア基板に接合した後にエッチングを行って形成できる。接着層付き銅箔は、例えば、樹脂フィルムからなる接着層と銅箔とがラミネートされた構造を有している。このような接着層付き銅箔としては、例えば、日立化成工業株式会社からMCF−6000Eの商品名で販売されているもの、住友ベークライト株式会社からスミライトAPL−4001の商品名で販売されているもの等を用いることができる。本発明では、スルーホールを囲む第1のランド部の内周側部分及びスルーホールを囲む第2のランド部の内周側部分を、表面側接着層及び裏面側接着層からそれぞれ離れ且つ互いに近づくようにカーブさせる。言い換えるならば、スルーホールを囲む第1のランド部の内周側部分及びスルーホールを囲む第2のランド部の内周側部分に、コア基板の表面側開口部及び裏面側開口部の周囲に位置する部分を圧縮変形させながら該内周側部分をスルーホールの内部側に向かうようにカーブさせるカーブ加工が施されている。このようなカーブ加工は、パンチングまたはピン挿入により容易に得ることができる。そして、導電性スルーホール接続部を導電性塗料を用いて形成する。本発明のように、スルーホールを囲む第1のランド部の内周側部分及びスルーホールを囲む第2のランド部の内周側部分をカーブさせると、第1及び第2のランド部のスルーホール内に露出する露出面積を大きくすることができる。そのため、第1及び第2のランド部と導電性スルーホール接続部に含まれる導電物質である金属粒子とが接触する接触面積が大きくなり、第1及び第2の銅箔回路パターンの第1及び第2のランド部と導電性スルーホール接続部との間の電気的接続を確実なものとなすことができる。
【0009】
コア基板としては、紙基材に合成樹脂を含浸させた紙基材基板を用いることができる。なお、紙基材にフェノール系合成樹脂を含浸させて形成した紙フェノール基板を用いるのが好ましい。また、エポキシ等の合成樹脂にAg,Pd,Cu等の導電性粉末を混練した公知のものを用いることができる。なお、コア基板として紙フェノール基板を用いる場合には、導電性塗料としてエポキシ樹脂とフェノール樹脂との混合物をバインダとする導電性塗料を用いるのが好ましい。このような導電性塗料では、エポキシ樹脂の含有量が多くなるとバインダの柔軟性が高くなり、フェノール樹脂の含有量が多くなるとバインダの柔軟性が高くなる傾向を示す。エポキシ樹脂とフェノール樹脂との重量比は、現在のところ1:1が好ましいと考えられるが、使用する紙フェノール基板の熱膨張係数に近い熱膨張係数を導電性スルーホール接続部が有するようにその重量比を定めるのが好ましい。このような導電性塗料を用いて形成した導電性スルーホール接続部は、紙フェノール基板と熱膨張係数が近い。そのため、温度変化によりコア基板が熱膨張収縮を起こしたときに、コア基板と導電性スルーホール接続部との間に生じる歪みまたは応力を小さくできて、導電性スルーホール接続部における断線の発生を防止できる。
【0010】
本発明の多層回路基板は、例えば次のようにして製造することができる。まず、紙基材にフェノール系合成樹脂を含浸させて形成した紙フェノール基板からなり、且つ表面及び裏面にそれぞれ第1及び第2の銅箔回路パターンが形成されているコア基板に第1の銅箔回路パターン側からパンチングピンを突き刺して、コア基板及び該コア基板の両面の第1の銅箔回路パターンの第1のランド部及び第2の銅箔回路パターンの第2のランド部を貫通するパンチング孔を形成する(パンチング孔形成工程)。次に、周方向に連続して形成され且つパンチング孔の直径よりも大きな直径を有する最大直径部分から先端に向かうに従って直径寸法が小さくなる当接面を先端部に有する延伸ピンを用意する(延伸ピン準備工程)。そして、パンチング孔形成工程により形成されたパンチング孔の形状を整形するためにパンチング孔の周囲を囲む壁部の膨出部分を削り取り(シェービング工程)、パンチング孔を形成した後に、コア基板の第2の銅箔回路パターン側からパンチング孔の第2のランド部の開口部に延伸ピンの先端部を挿入して第2のランド部の開口部の周囲にある内周側部分をカーブさせる(カーブ形成工程)。次に、カーブ形成工程の後に、銅箔の片面に接着層が形成されている接着層付き銅箔を該接着層を介してコア基板の両面にそれぞれ接合してコア基板の両面に銅箔を接合する(接合工程)。次に、接着層上の各銅箔にエッチングを施して所定のパターン形状を有する表面側銅箔回路パターン及び裏面側銅箔回路パターンを形成する(銅箔回路パターン形成工程)。そして、コア基板の両面の接着層のパンチング孔に対応する部分にパンチング孔と連通する貫通孔をレーザー加工によりそれぞれ形成してスルーホールを形成する(スルーホール形成工程)。次に、スルーホールの内部に導電性塗料を充填するとともに、導電性塗料を表面側銅箔回路パターンの表面ランド部及び裏面側銅箔回路パターンの裏面ランド部に重ねるように塗布し(導電ペースト充填工程)、導電ペーストを硬化して導電性スルーホール接続部を形成して(硬化工程)多層回路基板を製造する。なお、銅箔回路パターン形成工程とスルーホール形成工程とは、どちらの工程を先に行っても構わない。スルーホール形成工程を先に行う場合には、接着層の他に接着層上の銅箔にも貫通孔を同時に形成するのは当然である。
【0011】
このようにして、多層回路基板を製造すれば、パンチング孔形成工程により、第1のランド部の内周側部分にカーブ加工が施され、カーブ形成工程により、第2のランド部の内周側部分にカーブ加工が施されるので、第1及び第2の銅箔回路パターンの第1及び第2のランド部と導電性塗料によって形成される導電性スルーホール接続部との間の接触面積を大きくすることができて両者の間の電気的な接続が良好な多層回路基板を簡単に製造できる。また、コア基板の両面の接着層はレーザー光による孔あけが可能である。そのため、本製造方法によれば、コア基板にドリルにより孔あけ加工を施すことなく、コア基板の両面の接着層に貫通孔を形成するだけで、スルーホールを形成できるので、基本的にパンチング加工とレーザー加工とにより、簡単にスルーホールを形成できる。
【0012】
また、コア基板の表面側に位置する接着層に形成されてコア基板の表面に形成された第1の銅箔回路パターンの一部を露出させるブラインドスルーホール及びコア基板の裏面側に位置する接着層に形成されてコア基板の裏面に形成された第2の銅箔回路パターンの一部を露出させるブラインドスルーホールは、従来よりレーザー加工により形成している。したがって、このレーザー加工を行う際にスルーホールもレーザー加工により一緒に形成することができ、加工費用が格別に高くなることはない。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の多層回路基板を詳細に説明する。図1は、本実施の形態の多層回路基板の概略断面図である。本図に示すように、本実施の形態の多層回路基板は、絶縁層としてのコア基板1と、コア基板1の表面上に配置された表面側接着層2と、コア基板1の裏面上に配置された裏面側接着層3とを有している。コア基板1は、紙基材にフェノール樹脂を含浸させて形成した紙フェノール基板により形成されている。そして、コア基板1の表面及び裏面には、所定のパターン形状を有する第1及び第2の銅箔回路パターン4,5がそれぞれ形成されている。第1及び第2の銅箔回路パターン4,5は、コア基板1の両面に銅箔が接合されたいわゆる両面銅張り基板の両面の銅箔をエッチング処理して形成されている。
【0014】
表面側接着層2及び裏面側接着層3は、表面側銅箔回路パターン6及び裏面側銅箔回路パターン7を形成するために、コア基板1の両面に接合される接着層付き銅箔の接着層が硬化して形成されたものである。市販されている接着層付き銅箔の接着層は、一般的にはフィルム状になっているものが多く、またエポキシ系合成樹脂を主成分とするものが多い。表面側接着層2及び裏面側接着層3を介してコア基板1の両面に接合される表面側銅箔回路パターン6及び裏面側銅箔回路パターン7は、前述の接着層付き銅箔をコア基板1の両面に接合した後に、エッチング処理によってそれぞれ形成される。その結果、表面側銅箔回路パターン6及び裏面側銅箔回路パターン7が、コア基板1の表面上及び裏面上に表面側接着層2及び裏面側接着層3をそれぞれ介して接合された構造になるのである。
【0015】
また、本実施の形態の多層回路基板は、導電性スルーホール接続部8,表面側導電性ブラインドスルーホール接続部9及び裏面側導電性ブラインドスルーホール接続部10を備えている。導電性スルーホール接続部8は、表面側接着層2,コア基板1及び裏面側接着層3を貫通するスルーホールTHを利用して表面側回路パターン6に含まれる環状の表面ランド部6aと第1の銅箔回路パターン4に含まれる環状の第1のランド部4aと第2の銅箔回路パターン5に含まれる環状の第2のランド部5aと裏面側銅箔回路パターン7に含まれる環状の裏面ランド部7aとを電気的に接続するものである。スルーホールTHは、パンチングによりコア基板1を貫通して形成されたパンチング孔TH1と、レーザー加工により表面側接着層2及び裏面側接着層3を貫通して形成された貫通孔TH2,TH3とが連通して形成されている。スルーホールTHを囲む第1のランド部4aの内周側部分4bは、パンチング加工によって、パンチング孔TH1の内部に向かってカーブしており、コア基板1の表面側開口部の周囲に位置する部分(第1のランド部4aの内周側部分4bの周囲)は圧縮変形している。第1のランド部4aのカーブした内周側部分4bは、表面側接着層2から離れるようにパンチングピンにより延ばされて、パンチング孔TH1の内部に近付くに従って厚みが薄くなっている。その結果、第1のランド部4aの内周側部分4bのスルーホール内に露出する露出面積が大きくなり、内周側部分4bと導電性スルーホール接続部8との接触面積が大きくなる。またパンチング孔TH1を囲む第2のランド部5aの内周側部分5bもパンチング孔TH1の内部側に向かうようにカーブしており、コア基板1の裏面側開口部の周囲に位置する部分(第2のランド部5aの内周側部分5bの周囲)は圧縮変形している。即ち第1のランド部4aの内周側部分4b及び第2のランド部5aの内周側部分5bは、互いに近づくようにカーブしている。第2のランド部5aのカーブした内周側部分5bは、裏面側接着層3から離れるように延伸ピンにより延ばされて、パンチング孔TH1の内部に近付くに従って厚みが薄くなっている。その結果、第2のランド部5aの内周側部分5bのスルーホール内に露出する露出面積も大きくなり、内周側部分5bと導電性スルーホール接続部8との接触面積も大きくなる。この例では、導電性スルーホール接続部8は、重量比1:1のエポキシ樹脂とフェノール樹脂との混合物をバインダとする導電性塗料の一種であるいわゆる樹脂銀塗料により形成されている。
【0016】
表面側導電性ブラインドスルーホール接続部9も、導電性スルーホール接続部8を形成するのに用いたエポキシ樹脂とフェノール樹脂との混合物をバインダとする導電性塗料により形成されている。表面側導電性ブラインドスルーホール接続部9は、表面側接着層2に形成されて第1の銅箔回路パターン4の一部を露出させるブラインドスルーホールBT1を利用して形成され、表面側銅箔回路パターン6の一部と第1の銅箔回路パターン4の一部とを電気的に接続している。
【0017】
裏面側導電性ブラインドスルーホール接続部10は、裏面側接着層3に形成されて第2の銅箔回路パターン5の一部を露出させるブラインドスルーホールBT2を利用して形成され、裏面側銅箔回路パターン7の一部と第2の銅箔回路パターン5の一部とを電気的に接続している。裏面側導電性ブラインドスルーホール接続部10及びブラインドスルーホールBT2は、表面側導電性ブラインドスルーホール接続部9及びブラインドスルーホールBT1と同様の構成を有している。
【0018】
本実施の形態の多層回路基板は次のようにして製造する。最初に、図2(A)及び(B)に示すように、コア基板1の両面に銅箔が張り付けられた両面銅張りフェノール基板を用意する。なお作図の関係上、図2(A)及び(B)においては、パンチング孔TH1及びその他の部分の形状を単純に描いてある。この両面銅張りフェノール基板は、シート状の複数枚の紙基材にフェノール樹脂を含浸させ、その両面に接着層を介して銅箔を接合して形成したものであり、ここでは市販の両面銅箔絶縁基板を用意する。そして両面の銅箔にエッチングを施して、図2(A)に示すように、複数の第1のランド部4a及び第2のランド部5aを含む第1の銅箔回路パターン4及び第2の銅箔回路パターン5をコア基板1の両面に形成する。コア基板1の厚みは0.8〜1.6mmであり、コア基板1の両面に配置された銅箔の厚みは35μmであった。次に、第1のランド部4a及び第2のランド部5aに対応する部分をコア基板1の表面側(第1のランド部4a側)からポンチ等のパンチングピンでパンチング即ち突き刺して、第1のランド部4a及び第2のランド部5a間のコア基板1を貫通するパンチング孔TH1を形成する。なお、パンチング孔TH1を形成する際には、絶縁基板4のパンチング孔TH1の中央部分にパンチング孔TH1の内側に膨出する膨出部分Bができる。
【0019】
次に、図2(A)に示すようにコア基板1の裏面側から第2のランド部5aの開口部に延伸ピンPの先端部P1 を挿入する。延伸ピンPの先端部P1 は、円錐台形部P2 と該円錐台形部P2 の先端に形成された膨出部分切削部P3 とから構成されている。円錐台形部P2 は当接面P4 を有している。この当接面P4 は、周方向に連続して形成され且つパンチング孔TH1の直径よりも大きな直径を有する最大直径部分から先端に向かうに従って直径寸法が小さくなる形状を有している。膨出部分切削部P3 は、パンチング後のパンチング孔TH1の最大直径を僅かに下回る(最小直径より大きい)径の円柱形を有しており、パンチング孔TH1を囲む壁部に形成される膨出部分Bを切削できる長さを有している。そのため、延伸ピンPの先端部P1 をパンチング孔TH1に挿入すると、パンチング孔TH1の裏面側開口部の周囲にある銅箔部分(第2のランド部5aの内周側部分)5bが延伸ピンPの当接面P4 及び膨出部分切削部P3 の側面によってパンチング孔TH1の内部に延伸される。それと共に膨出部分切削部P3 により、パンチング孔TH1内に膨出する膨出部分Bが削り取られる。その結果、図2(B)に示すように、第2のランド部5aの内周側部分5bがパンチング孔TH1の内部に向かってカーブし、パンチング孔TH1内の膨出部分Bが削り取られてパンチング孔TH1の形状が整形される。当接面P4 と延伸ピンPの軸線とがなす角度θは30〜60度が好ましい。角度θ及び円柱部P3 の径は、回路基板の材質、寸法に応じて、適宜に選択することにある。
【0020】
次に、図3(A)に示すように銅箔の片面にエポキシ系の接着層が形成された接着層付き銅箔を該接着層を介してコア基板1の両面に積層し、これらを積層方向に圧縮した状態で加熱する。このようにすると、接着層付き銅箔の接着層が一度溶融した後に硬化して表面側接着層2及び裏面側接着層3が形成され、銅箔はこれら表面側接着層2及び裏面側接着層3を介してコア基板1の両面に接合される。次に図3(B)に示すように表面側接着層2及び裏面側接着層3上の銅箔にエッチング処理を施して所定のパターン形状を有する表面側銅箔回路パターン6及び裏面側銅箔回路パターン7を形成する。次にコア基板1の表面側に位置する接着層2,3のパンチング孔TH1に対応する部分T1と、表面側導電性ブラインドスルーホール接続部を形成する所定位置T2とにCO2 レーザーを照射する。これにより、図3(C)に示すように、表面側接着層2及び裏面側接着層3を貫通する貫通孔TH2,TH3を形成してスルーホールTHを形成すると共に、ブラインドスルーホールBT1を形成する。ブラインドスルーホールBT1は、貫通孔TH2,TH3を形成する際のレーザー加工により形成すればよく、ブラインドスルーホールBT1及び貫通孔TH2,TH3は、複数のレーザー光を同時に照射するレーザー装置により同時に形成してもよいし、1つのレーザー光を照射するレーザー装置を用いて、レーザー装置または多層回路基板を動かして別々に形成しても良い。次にコア基板1の裏面側からCO2 レーザーを照射してブラインドスルーホールBT2を形成する。なお、本例では、エッチング処理により表面側銅箔回路パターン6及び裏面側銅箔回路パターン7を形成した後に貫通孔TH2,TH3及びブラインドスルーホールBT1,BT2を形成したが、貫通孔TH2,TH3及びブラインドスルーホールBT1,BT2を形成した後にエッチング処理により表面側銅箔回路パターン6及び裏面側銅箔回路パターン7を形成しても構わない。次に、スクリーン印刷により、スルーホールTH及びブラインドスルーホールBT1,BT2にエポキシ樹脂とフェノール樹脂との混合物とAgとPdの粉末とを混練してなる導電性塗料を充填し、これを硬化させて、図1に示すように導電性スルーホール接続部8,表面側導電性ブラインドスルーホール接続部9及び裏面側導電性ブラインドスルーホール接続部10をそれぞれ形成する。導電性塗料をスルーホールTHに充填する場合に、細長いピンをスルーホールTHに挿入して出し入れすれば、中央部に貫通孔のあいた導電性スルーホール接続部を形成できる。表面側導電性ブラインドスルーホール接続部9と裏面側導電性ブラインドスルーホール接続部10は、別々の印刷工程により形成することになるが、導電性スルーホール接続部8は、表面側導電性ブラインドスルーホール接続部9または裏面側導電性ブラインドスルーホール接続部10を形成する工程のいずれかの工程で同時に形成することができる。
【0021】
なお、本発明の実施の形態では、コア基板1の表面側からレーザー光を照射して、貫通孔TH2,TH3と共に、表面側のブラインドスルーホールBT1を形成したが、コア基板1の裏面側からレーザー光を照射すれば、貫通孔TH2,TH3と共に、裏面側のブラインドスルーホールBT2を形成できるのは勿論である。
【0022】
また、本発明の実施の形態では、延伸ピンPの先端部に膨出部分切削部P3 を設け、膨出部分Bのシェービングと、第2のランド部5aの内周側部分5bのカーブ加工とを同時に行ったが、これらのシェービング及びカーブ加工は別々に行っても構わない。
【0023】
また、本例では、第2のランド部5aの開口部にのみ延伸ピンを挿入したが、第1のランド部4aの開口部及び第2のランド部5aの開口部の両方に延伸ピンを挿入して、両ランド部の内周側部分にカーブ加工を施すこともできる。例えば、図4に示す例では、一対の延伸ピンP´,P´の先端部P1 ´,P1 ´を第1のランド部4aの開口部及び第2のランド部5aの開口部の両方に同時に挿入している。一対の延伸ピンP´,P´は、同時に挿入してもパンチング孔TH1内において相互に当接しない寸法に定められている。なお、このように両面のランド部の開口部に延伸ピンを挿入する場合、延伸ピンの第1のランド部4aからの挿入と第2のランド部5aからの挿入とを別々に行ってもよい。また、第1のランド部4aから挿入する延伸ピンと第2のランド部5aから挿入する延伸ピンとの形状が異なっていても構わない。
【0024】
また、図4に示す先端部P1 ´に円錐台形部のみを有する延伸ピンP´等のように種々の形状の延伸ピンを用いることができる。
【0025】
【発明の効果】
本発明によれば、スルーホールを囲む第1のランド部の内周側部分及びスルーホールを囲む第2のランド部の内周側部分をカーブさせるので、第1及び第2のランド部のスルーホール内に露出する露出面積を大きくすることができる。そのため、第1及び第2のランド部と導電性スルーホール接続部に含まれる導電物質である金属粒子とが接触する接触面積が大きくなり、第1及び第2の銅箔回路パターンの第1及び第2のランド部と導電性スルーホール接続部との間の電気的接続を確実なものとなすことができる。
【図面の簡単な説明】
【図1】本実施の形態の多層回路基板の概略断面図である。
【図2】(A)及び(B)は、本実施の形態の多層回路基板の製造方法を説明するために用いる図である。
【図3】(A)〜(C)は、本発明の他の実施の形態の多層回路基板の製造方法を説明するために用いる図である。
【図4】本発明の他の実施の形態の多層回路基板の製造方法を説明するために用いる図である。
【符号の説明】
1 コア基板
2 表面側接着層
3 裏面側接着層
4 第1の銅箔回路パターン
4a 第1のランド部
4b 第1のランド部の内周側部分
5 第2の銅箔回路パターン
5a 第2のランド部
5b 第2のランド部の内周側部分
6 表面側銅箔回路パターン
7 裏面側銅箔回路パターン
8 導電性スルーホール接続部
9 表面側導電性ブラインドスルーホール接続部
10 裏面側導電性ブラインドスルーホール接続部
P 延伸ピン
P1 延伸ピンの先端部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer circuit board and a manufacturing method thereof.
[0002]
[Prior art]
A conventional general multilayer circuit board is configured by alternately laminating insulating substrates made of prepregs in which glass fibers are impregnated with an epoxy resin and copper foil circuit patterns. However, since a product using a prepreg requires special manufacturing equipment, a product that can be manufactured more easily has been demanded. Therefore, a technique for manufacturing a multilayer circuit board by bonding a copper foil with an adhesive layer on a core board has been developed. When this technique is used, the first and second copper foil circuit patterns are formed on the front and back surfaces, respectively, and the copper foil with an adhesive layer is bonded onto the surface of the core substrate in which the glass fiber is impregnated with the epoxy resin. A copper foil is etched to form a surface-side copper foil circuit pattern on the surface of the core substrate via the surface-side adhesive layer, and similarly, the back-side copper foil is formed on the back surface of the core substrate via the back-side adhesive layer. A circuit pattern is formed to constitute a multilayer circuit board. In such a multilayer circuit board, when forming a conductive through-hole connection portion that electrically connects the front surface land portion included in the front surface side copper foil circuit pattern and the front surface land portion included in the back surface side copper foil circuit pattern. The through hole that penetrates the surface side adhesive layer, the core substrate and the back surface side adhesive layer is formed by drilling, and the inner wall of the through hole and the surface of the surface land portion and the back surface land portion are continuously plated. To form a conductive through-hole connecting portion. However, the core substrate in which the glass fiber is impregnated with the epoxy resin is expensive. In addition, in order to form the conductive through-hole connecting portion by plating, not only a large plating apparatus is required, but there is a problem that the price is further increased.
[0003]
In order to reduce the price, it is also conceivable to construct a paper base substrate formed by impregnating a paper base with a synthetic resin such as a phenol resin. The paper base material is cheaper than a so-called glass epoxy substrate in which glass fibers are impregnated with an epoxy resin. However, since the paper base substrate does not have plating solution resistance, it cannot be used in the case where the conductive through-hole connection portion is formed by plating as in the prior art. Therefore, when the core substrate is formed from a paper base substrate, the conductive through-hole connection portion is formed using a conductive paint.
[0004]
[Problems to be solved by the invention]
The conductive through-hole connecting portion formed using the conductive paint is configured by dispersing metal particles having relatively large particles in a cured non-conductive resin binder. Moreover, the exposed area exposed in the through-holes in the land portions of the first and second copper foil circuit patterns located in the inner layer of the multilayer circuit board is small. Therefore, when the conductive through-hole connection part is formed using a conductive paint, the area where the first and second copper foil circuit patterns and the metal particles as the conductive material of the conductive through-hole connection part are in contact with each other is small. There is a risk that a poor electrical contact may occur between the first and second copper foil circuit patterns and the conductive through-hole connecting portion.
[0005]
It is an object of the present invention to form a poor electrical contact between the first and second copper foil circuit patterns and the conductive through-hole connecting portion even if the conductive through-hole connecting portion is formed using a conductive paint. It is an object of the present invention to provide a multilayer circuit board and a method for manufacturing the same.
[0006]
Another object of the present invention is to provide a multilayer circuit board that is less expensive than the prior art. Another object of the present invention is to provide a method of manufacturing a multilayer circuit board capable of forming a through hole without using drilling.
[0007]
Another object of the present invention is to provide a method for manufacturing a multilayer circuit board capable of forming through holes and blind through holes by punching and laser processing.
[0008]
[Means for Solving the Problems]
The present invention includes a core substrate in which first and second copper foil circuit patterns are formed on the front surface and the back surface, respectively, and a surface-side copper foil circuit pattern bonded to the surface of the core substrate via a surface-side adhesive layer , Using the back side copper foil circuit pattern joined on the back side of the core substrate via the back side adhesive layer, the through hole penetrating the surface side adhesive layer, the core substrate and the back side adhesive layer, and the through hole The front surface land portion included in the front surface copper foil circuit pattern, the first land portion included in the first copper foil circuit pattern, the second land portion included in the second copper foil circuit pattern, and the back surface side copper foil circuit A multilayer circuit board including a conductive through-hole connection portion that electrically connects a back surface land portion included in a pattern is an object of improvement. The front side copper foil circuit pattern and the back side copper foil circuit pattern are adhesive layers comprising an adhesive layer made of a synthetic resin adhesive such as epoxy or an adhesive layer made of an adhesive resin film on the surface of the copper foil. It can be formed by performing etching after bonding the attached copper foil to the core substrate. The copper foil with an adhesive layer has, for example, a structure in which an adhesive layer made of a resin film and a copper foil are laminated. As such a copper foil with an adhesive layer, for example, one sold by Hitachi Chemical Co., Ltd. under the trade name MCF-6000E, or one sold by Sumitomo Bakelite Co., Ltd. under the trade name Sumilite APL-4001 Etc. can be used. In the present invention, the inner peripheral side portion of the first land portion surrounding the through hole and the inner peripheral side portion of the second land portion surrounding the through hole are separated from the front surface side adhesive layer and the back surface side adhesive layer and approach each other. To curve. In other words, on the inner peripheral side portion of the first land portion surrounding the through hole and the inner peripheral side portion of the second land portion surrounding the through hole, around the front surface side opening portion and the back surface side opening portion of the core substrate. Curve processing is performed to curve the inner peripheral portion toward the inner side of the through hole while compressing and deforming the positioned portion. Such curve processing can be easily obtained by punching or pin insertion. And a conductive through-hole connection part is formed using a conductive paint. When the inner peripheral side portion of the first land portion surrounding the through hole and the inner peripheral side portion of the second land portion surrounding the through hole are curved as in the present invention, the through portions of the first and second land portions are curved. The exposed area exposed in the hole can be increased. Therefore, the contact area where the first and second land portions and the metal particles, which are conductive materials contained in the conductive through-hole connection portion, come into contact with each other, and the first and second copper foil circuit patterns have the first and second contact areas. The electrical connection between the second land portion and the conductive through-hole connection portion can be ensured.
[0009]
As the core substrate, a paper base substrate in which a paper base is impregnated with a synthetic resin can be used. Note that it is preferable to use a paper phenol substrate formed by impregnating a paper base material with a phenol-based synthetic resin. Moreover, the well-known thing which knead | mixed electrically conductive powders, such as Ag, Pd, and Cu, to synthetic resins, such as an epoxy, can be used. In addition, when using a paper phenol board | substrate as a core board | substrate, it is preferable to use the conductive paint which uses the mixture of an epoxy resin and a phenol resin as a binder as a conductive paint. In such a conductive paint, the flexibility of the binder increases as the content of the epoxy resin increases, and the flexibility of the binder tends to increase as the content of the phenol resin increases. The weight ratio of epoxy resin to phenolic resin is currently considered to be preferably 1: 1, but the conductive through-hole connection portion has a thermal expansion coefficient close to that of the paper phenol substrate used. It is preferable to determine the weight ratio. The conductive through-hole connecting portion formed using such a conductive paint has a thermal expansion coefficient close to that of the paper phenol substrate. Therefore, when the core substrate undergoes thermal expansion and contraction due to temperature changes, the strain or stress generated between the core substrate and the conductive through-hole connection portion can be reduced, and disconnection at the conductive through-hole connection portion can be prevented. Can be prevented.
[0010]
The multilayer circuit board of the present invention can be manufactured, for example, as follows. First, a first copper is formed on a core substrate which is made of a paper phenol substrate formed by impregnating a paper base material with a phenol-based synthetic resin and has first and second copper foil circuit patterns formed on the front surface and the back surface, respectively. A punching pin is pierced from the foil circuit pattern side, and penetrates the first land portion of the first copper foil circuit pattern and the second land portion of the second copper foil circuit pattern on both surfaces of the core substrate. A punching hole is formed (punching hole forming step). Next, an extension pin having a contact surface at the tip end which is formed continuously in the circumferential direction and has a diameter dimension that decreases from the largest diameter portion having a diameter larger than the diameter of the punching hole toward the tip (preparation) is prepared. Pin preparation process). Then, in order to shape the shape of the punching hole formed by the punching hole forming step, the bulging portion of the wall portion surrounding the periphery of the punching hole is scraped off (shaving step), and the punching hole is formed. The tip of the extending pin is inserted into the opening of the second land portion of the punching hole from the copper foil circuit pattern side to curve the inner peripheral side portion around the opening of the second land portion (curve formation) Process). Next, after the curve forming step, the copper foil with an adhesive layer in which an adhesive layer is formed on one surface of the copper foil is bonded to both surfaces of the core substrate through the adhesive layer, and the copper foil is bonded to both surfaces of the core substrate. Join (joining process). Next, each copper foil on the adhesive layer is etched to form a front side copper foil circuit pattern and a back side copper foil circuit pattern having a predetermined pattern shape (copper foil circuit pattern forming step). Then, through holes communicating with the punching holes are respectively formed by laser processing at portions corresponding to the punching holes of the adhesive layer on both surfaces of the core substrate to form through holes (through hole forming step). Next, the inside of the through hole is filled with a conductive paint, and the conductive paint is applied so as to overlap the front surface land portion of the front surface side copper foil circuit pattern and the rear surface land portion of the back surface side copper foil circuit pattern (conductive paste). Filling step), the conductive paste is cured to form conductive through-hole connection portions (curing step), and a multilayer circuit board is manufactured. Note that either the copper foil circuit pattern forming step or the through-hole forming step may be performed first. When the through hole forming step is performed first, it is natural that the through holes are simultaneously formed in the copper foil on the adhesive layer in addition to the adhesive layer.
[0011]
In this way, if the multilayer circuit board is manufactured, the inner peripheral side portion of the first land portion is curved by the punching hole forming step, and the inner peripheral side of the second land portion is formed by the curve forming step. Since the curve processing is performed on the portion, the contact area between the first and second land portions of the first and second copper foil circuit patterns and the conductive through-hole connection portion formed by the conductive paint is increased. A multilayer circuit board that can be enlarged and has good electrical connection between the two can be easily manufactured. The adhesive layers on both sides of the core substrate can be drilled with laser light. Therefore, according to the present manufacturing method, a through hole can be formed by simply forming a through hole in the adhesive layer on both sides of the core substrate without drilling the core substrate with a drill. Through holes can be easily formed through laser processing.
[0012]
Also, a blind through hole formed on an adhesive layer located on the surface side of the core substrate and exposing a part of the first copper foil circuit pattern formed on the surface of the core substrate and an adhesion located on the back side of the core substrate The blind through hole that is formed in the layer and exposes a part of the second copper foil circuit pattern formed on the back surface of the core substrate is conventionally formed by laser processing. Therefore, when this laser processing is performed, the through holes can be formed together by laser processing, and the processing cost is not particularly increased.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multilayer circuit board according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic cross-sectional view of a multilayer circuit board according to the present embodiment. As shown in the figure, the multilayer circuit board according to the present embodiment includes a
[0014]
The front-side
[0015]
In addition, the multilayer circuit board of the present embodiment includes a conductive through-hole connecting portion 8, a front-side conductive blind through-hole connecting portion 9, and a back-side conductive blind through-
[0016]
The surface-side conductive blind through-hole connection portion 9 is also formed of a conductive paint using a mixture of an epoxy resin and a phenol resin used to form the conductive through-hole connection portion 8 as a binder. The surface-side conductive blind through-hole connecting portion 9 is formed using the blind through-hole BT1 formed in the surface-side
[0017]
The back side conductive blind through
[0018]
The multilayer circuit board of this embodiment is manufactured as follows. First, as shown in FIGS. 2A and 2B, a double-sided copper-clad phenol substrate in which copper foil is attached to both sides of the
[0019]
Next, as shown in FIG. 2A, the front end portion P1 of the extending pin P is inserted into the opening of the
[0020]
Next, as shown in FIG. 3A, a copper foil with an adhesive layer in which an epoxy adhesive layer is formed on one side of the copper foil is laminated on both sides of the
[0021]
In the embodiment of the present invention, the laser beam is irradiated from the front surface side of the
[0022]
Further, in the embodiment of the present invention, the bulging portion cutting portion P3 is provided at the tip of the extending pin P, the shaving of the bulging portion B, and the curve processing of the inner peripheral side portion 5b of the
[0023]
In this example, the extending pin is inserted only into the opening of the
[0024]
Various extending pins such as an extending pin P ′ having only a truncated cone portion at the tip end P1 ′ shown in FIG. 4 can be used.
[0025]
【The invention's effect】
According to the present invention, since the inner peripheral side portion of the first land portion surrounding the through hole and the inner peripheral side portion of the second land portion surrounding the through hole are curved, the through portions of the first and second land portions are curved. The exposed area exposed in the hole can be increased. Therefore, the contact area where the first and second land portions and the metal particles, which are conductive materials contained in the conductive through-hole connection portion, come into contact with each other, and the first and second copper foil circuit patterns have the first and second contact areas. The electrical connection between the second land portion and the conductive through-hole connection portion can be ensured.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a multilayer circuit board according to the present embodiment.
FIGS. 2A and 2B are views used to describe a method for manufacturing a multilayer circuit board according to the present embodiment.
FIGS. 3A to 3C are diagrams used for explaining a method of manufacturing a multilayer circuit board according to another embodiment of the present invention. FIGS.
FIG. 4 is a diagram used for explaining a method of manufacturing a multilayer circuit board according to another embodiment of the present invention.
[Explanation of symbols]
1 Core substrate
2 Surface side adhesive layer
3 Back side adhesive layer
4 1st copper foil circuit pattern
4a First land
4b Inner peripheral side portion of the first land portion
5 Second copper foil circuit pattern
5a Second land
5b Inner peripheral portion of the second land portion
6 Front side copper foil circuit pattern
7 Back side copper foil circuit pattern
8 Conductive through-hole connection
9 Surface side conductive blind through hole connection
10 Back side conductive blind through hole connection
P Drawing pin
P1 Extension pin tip
Claims (4)
周方向に連続して形成され且つ前記パンチング孔の直径よりも大きな直径を有する最大直径部分から先端に向かうに従って直径寸法が小さくなる当接面を先端部に有する延伸ピンを用意する延伸ピン準備工程と、
前記パンチング孔形成工程により形成された前記パンチング孔の形状を整形するために前記パンチング孔の周囲を囲む壁部の膨出部分を削り取るシェービング工程と、
前記パンチング孔を形成した後に、前記コア基板の前記第2の銅箔回路パターン側から前記パンチング孔の前記第2のランド部の開口部に前記延伸ピンの前記先端部を挿入して前記第2のランド部の開口部の周囲にある内周側部分をカーブさせるカーブ形成工程と、
前記カーブ形成工程の後に、銅箔の片面に接着層が形成されている接着層付き銅箔を前記接着層を介して前記コア基板の両面にそれぞれ接合して前記コア基板の両面に前記銅箔を接合する接合工程と、前記接着層上の前記各銅箔にエッチングを施して所定のパターン形状を有する表面側銅箔回路パターン及び裏面側銅箔回路パターンを形成する銅箔回路パターン形成工程と、
前記コア基板の両面の前記接着層の前記パンチング孔に対応する部分に前記パンチング孔と連通する貫通孔をレーザー加工によりそれぞれ形成してスルーホールを形成するスルーホール形成工程と、
前記スルーホールの内部に導電性塗料を充填するとともに、前記導電性塗料を前記表面側銅箔回路パターンの表面ランド部及び前記裏面側銅箔回路パターンの裏面ランド部に重ねるように塗布する導電ペースト充填工程と、
前記導電ペーストを硬化させて導電性スルーホール接続部を形成する硬化工程とを実施して多層回路基板を製造する多層回路基板の製造方法。The first copper foil is formed on a core substrate which is made of a paper phenol substrate formed by impregnating a paper base material with a phenol-based synthetic resin and has first and second copper foil circuit patterns formed on the front surface and the back surface, respectively. Punching pins are pierced from the circuit pattern side, and the first land portion of the first copper foil circuit pattern and the second land portion of the second copper foil circuit pattern on both surfaces of the core substrate and the core substrate are formed. A punching hole forming step of forming a punching hole penetrating;
Stretching pin preparation step of preparing a stretching pin having a contact surface at the tip portion that is formed continuously in the circumferential direction and has a diameter dimension that decreases from the maximum diameter portion having a diameter larger than the diameter of the punching hole toward the tip. When,
A shaving step of scraping off the bulging portion of the wall portion surrounding the punching hole to shape the shape of the punching hole formed by the punching hole forming step;
After forming the punching hole, the tip end portion of the extension pin is inserted into the opening of the second land portion of the punching hole from the second copper foil circuit pattern side of the core substrate to form the second A curve forming step of curving the inner peripheral side portion around the opening of the land portion,
After the curve forming step, a copper foil with an adhesive layer in which an adhesive layer is formed on one side of the copper foil is bonded to both sides of the core substrate through the adhesive layer, and the copper foil is applied to both sides of the core substrate. And a copper foil circuit pattern forming step of forming a front side copper foil circuit pattern and a back side copper foil circuit pattern having a predetermined pattern shape by etching each copper foil on the adhesive layer, ,
A through hole forming step of forming through holes by laser processing through holes communicating with the punching holes in portions corresponding to the punching holes of the adhesive layer on both surfaces of the core substrate;
A conductive paste for filling the inside of the through hole with a conductive paint and applying the conductive paint so as to overlap the surface land portion of the front surface side copper foil circuit pattern and the back surface land portion of the back surface side copper foil circuit pattern. Filling process;
The manufacturing method of a multilayer circuit board which implements the hardening process which hardens the said electrically conductive paste and forms a conductive through-hole connection part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742998A JP4144933B2 (en) | 1998-04-17 | 1998-04-17 | Multilayer circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742998A JP4144933B2 (en) | 1998-04-17 | 1998-04-17 | Multilayer circuit board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307944A JPH11307944A (en) | 1999-11-05 |
| JP4144933B2 true JP4144933B2 (en) | 2008-09-03 |
Family
ID=14458928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10742998A Expired - Lifetime JP4144933B2 (en) | 1998-04-17 | 1998-04-17 | Multilayer circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4144933B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200746940A (en) | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
| JP2007329147A (en) * | 2006-06-06 | 2007-12-20 | Shindo Denshi Kogyo Kk | Multilayer printed-wiring board, and method of manufacturing the same |
| JP5693339B2 (en) * | 2011-04-06 | 2015-04-01 | 日本メクトロン株式会社 | Multilayer printed wiring board and manufacturing method thereof |
| JPWO2013046442A1 (en) * | 2011-09-30 | 2015-03-26 | 株式会社メイコー | Substrate and manufacturing method thereof |
| JP6496126B2 (en) * | 2014-11-11 | 2019-04-03 | イビデン株式会社 | Electronic component mounting substrate and method of manufacturing electronic component mounting substrate |
-
1998
- 1998-04-17 JP JP10742998A patent/JP4144933B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307944A (en) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906225B2 (en) | Circuit board, multilayer wiring board, method for manufacturing circuit board, and method for manufacturing multilayer wiring board | |
| JP2005322871A (en) | Rigid-flexible substrate and manufacturing method thereof | |
| CN104041196A (en) | Double sided printed circuit board and method for manufacturing same | |
| JP4742485B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP4144933B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JPH1051095A (en) | Circuit board and its manufacture | |
| JPH08139450A (en) | Method for manufacturing printed wiring board | |
| JP2004063583A (en) | Semiconductor device and manufacturing method thereof | |
| JP3474894B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP3431259B2 (en) | Manufacturing method of printed wiring board | |
| JP2004311720A (en) | Multilayer wiring board, base material for multilayer wiring board, and method of manufacturing the same | |
| JP3867496B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JP2007150313A (en) | Core substrate using paste bump, multilayer printed circuit board, and manufacturing method of core substrate | |
| JPH03120892A (en) | Multilayer printed circuit board and manufacture thereof | |
| JPH06164148A (en) | Multilayer printed wiring board | |
| JPH06232558A (en) | Method for manufacturing multilayer printed wiring board | |
| JP3628313B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP3549063B2 (en) | Manufacturing method of printed wiring board | |
| JPH0786749A (en) | Method for manufacturing printed wiring board | |
| JPH11289165A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP2004335921A (en) | Multi-layer wiring board, base material for multi-layer board, and method for producing them | |
| JP2004072125A (en) | Manufacturing method of printed wiring board and printed wiring board | |
| JP2002353619A (en) | Multilayer wiring board, base material for multilayer wiring, and method of manufacturing the same | |
| JPH08125344A (en) | Method for manufacturing printed wiring board | |
| JPH07221460A (en) | Method for manufacturing multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |