JP4192570B2

JP4192570B2 - Circuit constant setting method for power converter

Info

Publication number: JP4192570B2
Application number: JP2002340252A
Authority: JP
Inventors: 文男長畦; 忠則山田; 由成簑谷; 龍彦藤平
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-11-25
Filing date: 2002-11-25
Publication date: 2008-12-10
Anticipated expiration: 2022-11-25
Also published as: JP2004180350A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＭＯＳ電界効果トランジスタおよび絶縁ゲートバイポーラトランジスタに代表される電圧駆動型半導体スイッチ素子を搭載した電力変換装置に関し、特に、負荷と電圧駆動型半導体スイッチ素子を含む回路の回路定数に係わるものである。
【０００２】
【従来の技術】
ＭＯＳ電界効果トランジスタおよび絶縁ゲートバイポーラトランジスタに代表される電圧駆動型半導体スイッチ素子は、電圧駆動型であるがゆえの制御の容易性から、家電・情報処理・産業・車両分野等、さまざまな分野での電力変換装置に幅広く適用されている。情報分野でのスイッチング電源、産業および車両分野でのモータ駆動装置などの電力変換装置では、図８に示すような還流ダイオード３を備えた３相インバータ回路（同図（ａ））および直流チョッパ回路（同図（ｂ））が、基本回路として適用されている。同図では、電圧駆動型半導体スイッチ素子を絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと略す）として、適用回路を表している。図中の１はＩＧＢＴ、５は主回路電源、６はゲート制御電源、７は配線回路である。
【０００３】
このような、電圧駆動型半導体スイッチ素子を用いた電力変換装置では、スイッチング過程で主電圧（ＩＧＢＴ１のコレクタ・エミッタ電極間電圧：これはコレクタ領域・エミッタ領域間電圧と等しい）が発振し、この発振でサ─ジ電圧が素子に印加される場合がある。この発振をゲート信号に対して素子の動作遅れを短縮することで抑制し、サージ電圧を低減する方法が開示されている（例えば、特許文献１など）。また、特願２００１−３１４０３５号には、素子のターンオン時のコレクタ電流の立ち上がりとコレクタ電流の立ち下がりを制御できるように、駆動回路とゲートとの間に複数の抵抗とキャパシタンスを設けることで、素子の主電圧の発振を抑制し、低損失化を図った例がある。
【０００４】
つぎに、電圧駆動型半導体スイッチ素子の主電圧波形およびゲート電圧波形が発振するメカニズムを解明するために、図８の電力変換装置と、その等価回路である図９について説明する。
図８に示す電力変換装置の回路を、ひとつの半導体スイッチ素子で簡素化した回路図で表すと、図９のようになる。すなわち、能動素子である電圧駆動型半導体スイッチ素子（ここではＩＧＢＴ１）は、電圧源を含むインダクタンス成分・抵抗成分と、素子自身が有する容量成分から構成される配線回路が、ＩＧＢＴ１のゲート・エミッタ間およびコレクタ・エミッタ間に接続されることになる。
【０００５】
図９の回路において、コレクタ・エミッタ間のインダクタンス成分・抵抗成分は、例えばモータ駆動の場合では、負荷のモータのインダクタンス成分とモータと配線材のもつ抵抗成分に相当し、コレクタ・エミッタ間の容量成分は、ＩＧＢＴ１がもつコレクタ・エミッタ間の容量成分に相当する。負荷としてコンデンサが存在する場合は、このコンデンサ容量がコレクタ・エミッタ間の容量成分に含まれる。
また、ゲート・エミッタ間のインダクタンス成分・抵抗成分は、ゲートドライブ回路の配線インダクタンス（ゲート制御回路インダクタンス１０）およびドライブ用ゲート抵抗と配線材のもつ抵抗成分（ゲート制御回路抵抗１１）に相当し、ゲート・エミッタ間の容量成分は、ＩＧＢＴ１がもつゲート・エミッタ間の容量成分に相当する。実際のＩＧＢＴでは、ターンオフ時に発生するスパイク電圧を低減するために、ゲート・エミッタ間に外付けでコンデンサが接続される場合がある。この外付けコンデンサは、ターンオフ時の電流傾きを小さくし、スパイク電圧の発生を抑制する働きをもち、外付けコンデンサがある場合は、このコンデンサ容量が、ゲート・エミッタ間の容量成分に含まれる。
【０００６】
【特許文献１】
特開平３−９３４５７号公報
【０００７】
【発明が解決しようとする課題】
つぎに、電圧駆動型半導体スイッチ素子の電圧波形が低いゲート電圧で発振するメカニズムについて説明する。この発振は、負荷がモータのようなインダクタンス負荷の場合には捲線間でショートした場合や、負荷が抵抗やコンデンサの場合で、ゲート電圧がしきい値近傍で動作したときに発生する。
図９に示す回路構成は、図１０に示すように、能動素子であるＩＧＢＴ１による増幅部と、半導体スイッチ素子および外部回路によるインダクタンス・抵抗・容量成分から成る帰還回路部に分割することができ、これは帰還型発振回路の原理回路と同一である。この帰還型発振回路は交流解析する場合の回路として使用される。この交流解析するときの回路では、図９の主電源とゲート制御電源は大きなコンデンサと見做して交流動作では短絡しているものとしている。
【０００８】
帰還型発振回路では、増幅部の電圧増幅度をＡＶ、帰還回路の電圧帰還率をβＶとおくと、これらは、図１０に示した電圧駆動型半導体スイッチ素子（ＩＧＢＴ１）のゲート・エミッタ間の電圧Ｖ１、コレクタ・エミッタ間の電圧Ｖ２、帰還電圧Ｖ３によって、以下のように定義される。
【０００９】
【数１】
電圧増幅率ＡＶ＝Ｖ２／Ｖ１・・・（１）
【００１０】
【数２】
電圧帰還率βＶ＝Ｖ３／Ｖ２・・・（２）
上記の（１）式および（２）式を用いて、帰還型発振回路において発振が開始する発振条件は、以下のように定義される。
【００１１】
【数３】
発振条件ＡＶ・βＶ＞１・・・（３）
一般に、増幅率および電圧帰還率には、図１０に示す回路図の通り、インダクタンス成分と容量成分が含まれるため、ＡＶ・βＶは複素数となる。従って、上記の（３）式で示される発振条件は、以下のようになる。
【００１２】
【数４】
Ｒｅ（ＡＶ・βＶ）＞１, Ｉｍ（ＡＶ・βＶ）＝０・・・（４）
（４）式において、" Ｒｅ（ＡＶ・βＶ）" はＡＶ・βＶの実数部を表し、" Ｉｍ（ＡＶ・βＶ）" はＡＶ・βＶの虚数部を表す。Ｉｍ（ＡＶ・βＶ）＝０であることは、Ｖ１とＶ３が同相であることを示しており、発振が開始するための必須条件である。
（４）式を解くことは、複素数を含む連立一次方程式を解くことになり、複雑な計算をすることになる。ここでは、簡便な方法として、図１０に示す回路において、コレクタ・エミッタ電圧としてある一定の直流電圧を与え、ゲート・エミッタ電圧として交流電圧源を用い、その周波数を変化させた交流解析を行なうことで、発振のしやすさを解析する。
【００１３】
すなわち、ゲート・エミッタ間電圧Ｖ１と帰還電圧Ｖ３の絶対値の比であるゲインや、方向性をもつＶ１およびＶ３の位相角を求めることにより、発振する回路定数や発振の周波数を求めることができ、電圧駆動型半導体スイッチ素子の適用回路において、発振の発生有無を解析することができる。
交流解析の例として、図１１にＭＯＳ電界効果型トランジスタ（以下、ＭＯＳＦＥＴと略す）をしきい値近傍のゲート電圧で駆動した場合の、ゲート駆動回路のゲート抵抗値をパラメータとした、ゲート電圧の周波数に対するゲイン（ａ）およびＶ１とＶ３の位相角の回路シミュレーションによる結果（ｂ）を示す。最大ゲインおよびその直後で位相角が大きく変化する様子が観察される。最大ゲインでの周波数は、後述の実際に観測した波形で得られた周波数とほぼ一致している。
【００１４】
図１２に、図１１の結果から求めた、最大ゲインとその直後におけるゲート抵抗値に対するゲインとＶ１とＶ３の位相状態を示す（（ａ）〜（ｃ））。位相状態は、Ｖ１とＶ３が同相および逆相状態、更に直交位相状態に対する位相角の差異で表している。Ｖ１とＶ３の位相は、ゲート抵抗値が小さい場合、最大ゲインで逆相に近い状態にあるが、最大ゲイン直後で同相状態となっている。一方、ゲート抵抗値が大きい場合は、最大ゲインおよびその直後で、Ｖ１とＶ３の位相状態に変化はなく、直交状態に近い状態となっている。また、計算される最大ゲインは、ゲート抵抗値が小さいほど大きい値となっている。
【００１５】
以上の結果から、発振のメカニズムとして以下のことが考察される。最大ゲインでＶ３はＶ１にもっとも影響を与え、Ｖ３とＶ１が逆位相であればＶ３はＶ１を下げる方向に作用する。Ｖ１が低下することは、その瞬間にＶ１の方向性がＶ３と同一となることであり、これが最大ゲイン直後に観られるＶ１とＶ３の同位相化となる。このとき、ゲインは依然として高い状態を維持しているので、Ｖ３とＶ１の同位相化により、先に述べた帰還型発振回路の発振条件が満足され、発振が開始するものと推察される。
また、ゲート抵抗値が小さい場合、最大ゲインが大きい値をもつことも発振しやすい要因となっている。一方、ゲート抵抗が大きい場合、Ｖ３はＶ１に影響を及ぼさない直交状態にあり発振は起こらない。
【００１６】
帰還型発振回路の発振条件が満足される回路定数や素子特性により、適用回路において発振が起こった場合、発振は高周波の電圧振動を伴い、適用回路の誤動作を引き起こす可能性がある。従って、回路の誤動作や発振による過大なスパイク電圧そのもので、半導体スイッチ素子が破壊に至る可能性があり、素子の安全かつ安定な動作が確保できないという課題があった。
低ゲート電圧の駆動状態は、前記（１）式より電圧増幅率が大きい状態となる。更に、ゲート電圧v1が低いほど、帰還電圧Ｖ３の影響を受けやすい状態になるので、これらの相乗効果から、発振しやすい方向となる。以下に、ＭＯＳ電界効果トランジスタおよび絶縁ゲートバイポーラトランジスタにおいて、発振が発生した場合の事例を示す。半導体スイッチ素子の安全な動作のためには、発振条件が満足されない回路定数や素子特性とする必要がある。
【００１７】
つぎに、実例で電圧駆動型半導体スイッチ素子が発振する様子を説明する。
図１３は、ＭＯＳＦＥＴにおいて、しきい値電圧近傍の電圧駆動状態でゲート・ソース配線回路およびドレイン・ソース回路の抵抗成分が極めて小さい場合に、高周波の発振が発生した事例である。同図（ａ）は発振波形、同図（ｂ）は測定回路である。図中の２はＭＯＳＦＥＴ、５は主回路電源、６はゲート制御電源、７は配線回路、８は主回路抵抗、９は主回路インダクタンス、１０はゲート制御回路インダクタンス、１１はゲート制御回路抵抗、１３はソース側インダクタンスである。
【００１８】
ゲート駆動電圧は直流とし、ドレイン・ソース電極間電圧（ドレイン領域・ソース領域間電圧と等しい）は、発振の電圧依存性を確認するため、主回路電源５の波形を三角波状の電圧としている。温度は常温である。ＭＯＳＦＥＴのゲートしきい値電圧は、常温で２．４Ｖである。同図に示すように、ゲート駆動電圧が２．８Ｖにおいて電圧および電流の発振が起こっている。また、定格電圧の１５０Ｖに対して、極めて高い周波数で定格電圧を超えるスパイク電圧が発生している。
また、図１４に、図１３と同じＭＯＳＦＥＴにおける、発振状態のゲート駆動電圧依存性（（１）〜（４））を示すが、発振はゲート駆動電圧を大きくすることにより減少、停止する傾向を示し、低ゲート電圧駆動状態が発振しやすい状態であることが確認される。
【００１９】
図１５は、ＩＧＢＴにおいて、しきい値電圧近傍の電圧駆動状態でゲート・エミッタ配線回路およびコレクタ・エミッタ回路の抵抗成分が極めて小さく、かつゲート・エミッタ配線回路のインダクタンス成分が大きい場合に、高周波の発振が発生した事例である。図中の１はＩＧＢＴであり、１２はエミッタ側インダクタンスである。
ＭＯＳＦＥＴ２と同様に、ゲート駆動電圧は直流とし、コレクタ・エミッタ電極間電圧は、発振の依存性を確認するため、前記のように三角波状の電圧としている。温度は常温である。ＩＧＢＴ１のゲートしきい値電圧は、常温で６．１Ｖである。図１５（ａ）に示すように、ゲート駆動電圧が６．８Ｖにおいて電圧および電流の高周波発振が起こっている。図１６には、ＩＧＢＴにおける、発振状態のゲート駆動電圧依存性（（１）〜（３））を示すが、発振はゲート駆動電圧を大きくすることにより減少、停止する傾向を示し、ＩＧＢＴ１においても低ゲート電圧駆動状態が発振しやすい状態であることを、確認することができる。
【００２０】
図１７は、ＩＧＢＴのスイッチング動作波形例を示し、同図（ａ）はターンオン波形図、同図（ｂ）はターンオフ波形図である。電圧駆動型半導体スイッチ素子のスイッチング過程には、必ず素子ゲート電圧がデバイスのしきい値電圧近傍で過渡的に一定となる期間が存在する。これは素子内部の各容量（ゲート・エミッタ間容量、ゲート・コレクタ間容量、コレクタ・エミッタ間容量）の充放電で発生したゲート電圧がスイッチング過程で図のように一定となるように振る舞う期間が存在するためである。
この期間は、図１３および図１５に示した状態と同じ状態であり、発振条件が満足する回路条件であれば、この期間で発振が起こる可能性があり、定常的な動作状態でも発振が起こり、素子破壊や回路の異常動作を引き起こす可能性がある。
【００２１】
この発明の目的は、前記の課題を解決して、ゲートしきい値電圧近傍のゲート電圧で動作させたとき、電圧駆動型半導体スイッチ素子が発振することを抑制できる電力変換装置の回路定数設定方法を提供することにある。
【００２２】
【課題を解決するための手段】
前記の目的を達成するために、電圧駆動型半導体スイッチ素子と、該電圧駆動型半導体スイッチ素子を駆動する制御電源を含むゲート回路と、該電圧駆動型半導体スイッチ素子に主電流を流す主電源と負荷を含む主回路と、を具備する電力変換装置の回路定数設定方法において、ゲート・コレクタ間容量を１３ｐＦ以上、コレクタ・エミッタ間容量を３９０ｐＦ以上、ゲート・エミッタ間容量を１８００ｐＦ以上とし、前記ゲート回路のインダクタンス値、該ゲート回路の抵抗値、前記主回路のインダクタンス値、該主回路の抵抗値、および前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンス値の回路定数のうち、少なくとも一つを選択し、選択した回路定数が前記ゲート回路のインダクタンスを２０ｎＨ以下、該ゲート回路の抵抗を５Ω以上、前記主回路のインダクタンスを４００ｎＨ以上、該主回路の抵抗を２．５Ω以上および前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンスを２．５ｎＨ以下、の条件を満足させ、ゲート電圧を前記半導体スイッチ素子のゲートしきい値より大きくゲートしきい値の１．２倍以下のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する構成とする。
【００２３】
また、前記ゲート回路のインダクタンスを２０ｎＨ以下としたとき、該ゲート回路の抵抗を４．３Ω以上、前記主回路のインダクタンスを３００ｎＨ以上、該主回路の抵抗値を１Ω以上、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンスを５ｎＨ以下とすることで、しきい値電圧近傍のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する。
【００２４】
また、前記ゲート回路の抵抗を５Ω以上としたとき、該ゲート回路のインダクタンスを３ｎＨ以下、前記主回路のインダクタンスを３００ｎＨ以上、該主回路の抵抗を１Ω以上、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンスを５ｎＨ以下とすることで、しきい値電圧近傍のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する。
また、前記主回路のインダクタンスを４００ｎＨ以上としたとき、該主回路の抵抗を０Ω付近以上、前記ゲート回路の配線のインダクタンスを９０ｎＨ以下、該ゲート回路の抵抗を４．３Ω以上、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続し前記ゲート回路の一部となる配線のインダクタンスを５ｎＨ以下とすることで、しきい値電圧近傍のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する。
【００２５】
また、前記主回路の抵抗を２．５Ω以上としたとき、該主回路のインダクタンスを３００ｎＨ以上、前記ゲート回路のインダクタンスを５ｎＨ以下、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンスを２．５ｎＨ以下とすることで、しきい値電圧近傍のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する。
また、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続して前記ゲート回路の一部となる配線のインダクタンスを２．５ｎＨ以下としたとき、前記ゲート回路のインダクタンスを９０ｎＨ以下、該ゲート回路の抵抗を４．３Ω以上、前記主回路のインダクタンスを２３０ｎＨ以上とすることで、しきい値電圧近傍のゲート電圧で、前記電圧駆動型半導体スイッチ素子の主電極間の電圧波形とゲート電圧波形が発振することを抑制する。
【００２６】
また、前記電圧駆動型半導体スイッチ素子の低電位側の主電極と接続し、前記ゲート回路の一部となる配線が、前記主回路の一部の配線を兼ねてもよい。
また、前記電力変換装置が、インバータ回路もしくはチョッパ回路で構成される。
また、前記主回路のインダクタンスが、負荷のインダクタンスを含んでもよい。
〔作用〕
ＭＯＳＦＥＴおよびＩＧＢＴに代表される電圧駆動型半導体スイッチ素子を搭載した電力変換装置において、帰還型発振回路の発振条件を満足しない回路定数を設定することにより、高周波の発振現象を回避し、誤動作や素子破壊に至り得る過大なスパイク電圧の発生を防止し、電力変換装置の安全かつ安定な動作を確保する。
【００２７】
【発明の実施の形態】
以下の説明では、従来例と同一部位には同一符号を付した。また、単にインダクタンスと記す場合は、インダクタンスを有するものを示し、単に抵抗と記す場合は、抵抗を有するもの（配線も含む）を示し、インダクタンス値と記す場合はインダクタンスの値を示し、抵抗値と記す場合は抵抗の値を示す。従って、請求項に記したインダクタンスおよび抵抗は、以下で説明する実施例のインダクタンス値および抵抗値に相当する。
図１は、この発明の概要を説明する回路構成図である。電圧駆動型半導体スイッチ素子（ここではＩＧＢＴを例に挙げるがＭＯＳＦＥＴの場合も同様である）の各容量を点線で示すが、それぞれの容量は、ゲート・コレクタ間容量１４が１３ｐＦ、コレクタ・エミッタ間容量１５が３９０ｐＦ、ゲート・エミッタ間容量１６が１８００ｐＦである。これらの容量が大きくなると発振は停止する傾向となる。
【００２８】
電圧駆動型半導体スイッチ素子の発振の有無を調査するための回路構成（図１）について説明する。主回路電源５の高電位側に主回路インダクタンス９と主回路抵抗８が直列に接続され、ＩＧＢＴ１のコレクタ電極に主回路抵抗８の他端が接続され、ＩＧＢＴのエミッタ電極にエミッタ側インダクタンスが接続され、ゲート制御電源６とゲート制御回路インダクンス１０とゲート制御回路抵抗１１が直列に接続され、ＩＧＢＴのゲート電極とゲート制御回路抵抗１１の他端が接続され、主回路電源５の低電位側と、ゲート制御電源６の低電位側とエミッタ側インダクタンス１２の他端が接続される構成である。
【００２９】
主回路電源５は三角波電圧を発生し、この三角波電圧をＩＧＢＴ１のコレクタへ印加し、ゲート制御電源６から供給されるゲート電圧をしきい値近傍の値（直流値）としてＩＧＢＴ１を動作させる。主回路インダクタンス９のインダクタンス値をＬｄ、主回路抵抗８の抵抗値をＲｄ、ゲート回路インダクタンス１０のインダクタンス値をＬｇ、ゲート回路抵抗１１の抵抗値をＲｇ、エミッタ側インダクタンス１２のインダクタンス値をＬｓとしたとき、Ｒｇ≧５Ω、Ｌｇ≦２．５ｎＨ、Ｌｓ≦２０ｎＨ、Ｌｄ≧４００ｎＨ、Ｒｄ≧２．５Ωのいずれか一つをこの範囲に設定し、他の条件を所定の範囲に設定することで、しきい値電圧の１．１倍程度の低いゲート電圧で、電圧駆動型半導体スイッチ素子であるＩＧＢＴ１を動作させた場合でも、コレクタ・エミッタ電極間の電圧波形とゲート電圧波形の発振が抑制され、またゲート電圧波形の発振が抑制されるようにする。ここで、Ｒｇ、Ｌｄ、Ｒｄは大きくすると発振は停止する傾向にあり、Ｌｇ、Ｌｓは小さくすると発振が停止する傾向にあることが実測およびシミュレーションで判明している。
【００３０】
つぎに、具体的な実施例について説明する。尚、以下に示す各回路定数の範囲は実用性を考慮して設定した。
図２は、この発明の第１実施例の電力変換装置の回路定数を決めるための測定回路図と波形図であり、同図（ａ）の（１）〜（５）は波形図、同図（ｂ）は回路図である。同図（ａ）の２０がゲート・エミッタ電極間電圧（ゲート電圧）であり、２１がコレクタ・エミッタ電極間電圧であり、２２がコレクタ電流である。
同図（ａ）は、ＩＧＢＴ１において、しきい値電圧近傍のゲート電圧で駆動した状態で、ゲート駆動回路の抵抗成分（ゲート制御回路抵抗１１）を０〜１０Ωに変化させて発振を停止させた場合の実測波形である。
【００３１】
Ｌｇ＝３ｎＨ、Ｌｓ＝５ｎＨ、Ｌｄ＝３００ｎＨ、Ｒｄ＝１Ωの条件で、Ｒｇを０（０Ωとは０．００１Ω以下で配線抵抗のみをいう）〜１０Ωに変えたとき、Ｒｇ≧５Ωで発振が大きく抑制された。
このことから、図９の等価回路で表される電力変換装置のゲート制御回路抵抗１１の抵抗値Ｒｇを５Ω以上とし、ゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを３ｎＨ以下とし、エミッタ側インダクタンス１２のインダクタンス値Ｌｓを５ｎＨ以下とし、主回路インダクタンス９のインダクタンス値Ｌｄを３００ｎＨ以上とし、主回路抵抗の抵抗値Ｒｄを１Ω以上とすることで、ゲート電圧をしきい値電圧近傍としてＩＧＢＴを動作させた場合でも、ＩＧＢＴのコレクタ・エミッタ電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＭＯＳＦＥＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。
【００３２】
図３は、この発明の第２実施例の電力変換装置の回路定数を決めるための測定回路図と波形図であり、同図（ａ）の（１）〜（６）は波形図、同図（ｂ）は回路図である。
同図（ａ）は、ＩＧＢＴ１において、しきい値電圧近傍のゲート電圧で駆動した状態で、コレクタ・エミッタ配線回路の抵抗成分（主回路抵抗８）を０〜５．０Ωに大きくして発振を停止させた場合の実測波形である。
Ｌｇ＝５ｎＨ、Ｒｇ＝０Ω、Ｌｓ＝５ｎＨ、Ｌｄ＝３００ｎＨの条件で、Ｒｄを０Ω〜５Ωの範囲で変えたとき、Ｒｄ≧２．５Ωで発振が大きく抑制された。
【００３３】
このことから、図９の等価回路で表される電力変換装置の主回路抵抗の抵抗値Ｒｄを２．５Ω以上とし、ゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを５ｎＨ以下とし、ゲート制御回路抵抗１１の抵抗値Ｒｇを０Ω以上とし、エミッタ側インダクタンス１２のインダクタンス値Ｌｓを５ｎＨ以下とし、主回路インダクタンス９のインダクタンス値Ｌｄを３００ｎＨ以上とすることで、ゲート電圧をしきい値電圧近傍としてＩＧＢＴを動作させた場合でも、ＩＧＢＴのコレクタ・エミッタ電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＭＯＳＦＥＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。
【００３４】
図４は、この発明の第３実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、同図（ａ）の（１）〜（６）は波形図、同図（ｂ）は回路図（解析回路図）である。図中の２はＭＯＳ電界効果型トランジスタ（ＭＯＳＦＥＴ２）で、１３はソース側インダクタンス（このインダクタンス値はＬｓ）であり、１７はゲート・ソース電極間電圧（ゲート電圧）であり、１８はドレイン・ソース電極間電圧である。
同図（ａ）は、ＭＯＳＦＥＴ２において、しきい値電圧近傍のゲート電圧で駆動した状態において、ゲート制御回路インダクタンス１０のインダクタンス値を変えた場合の、発振状態を示す回路シミュレーション波形である。
【００３５】
Ｒｇ＝４．３Ω、Ｌｓ＝５ｎＨ、Ｒｄ＝０Ω、Ｌｄ＝３００ｎＨの条件で、Ｌｇを２０ｎＨ〜１７７ｎＨの範囲で変えたとき、Ｌｇ≦２０ｎＨで振動が抑制された。
このことから、図９の等価回路で表されて、ＩＧＢＴをＭＯＳＦＥＴに代えた電力変換装置のゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを２０ｎＨ以下とし、ゲート制御回路抵抗１１の抵抗値Ｒｇを４．３Ω以上とし、ソース側インダクタンス１３のインダクタンス値Ｌｓ（ここではエミッタ側インダクタンス１２のインダクタンス値Ｌｓと同一符号とした）を５ｎＨ以下とし、主回路抵抗８の抵抗値Ｒｄを０Ω以上とし、主回路インダクタンス９のインダクタンス値Ｌｄを３００ｎＨ以上とすることで、ゲート電圧をしきい値電圧近傍としてとしてＭＯＳＦＥＴを動作させた場合でも、ＭＯＳＦＥＴのドレイン・ソース電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＩＧＢＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。
【００３６】
図５は、この発明の第４実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、同図（ａ）の（１）〜（８）は波形図、同図（ｂ）は回路図（解析回路図）である。
同図（ａ）は、ＭＯＳＦＥＴ２において、しきい値電圧近傍のゲート電圧で駆動した状態において、ソース側インダクタンス１３のインダクタンス値を変えた場合の、発振状態を示す回路シミュレーション波形である。
Ｒｇ＝４．３Ω、Ｌｇ＝９０ｎＨ、Ｌｄ＝２３０ｎＨ、Ｒｄ＝０Ωの条件で、Ｌｓを１ｎＨ〜５ｎＨの範囲で変えたとき、Ｌｓ≦２．５ｎＨで発振が大きく抑制された。
【００３７】
このことから、図９の等価回路で表されて、ＩＧＢＴをＭＯＳＦＥＴに代えた電力変換装置のソース側インダクタンス１３のインダクタンス値Ｌｓを２．５ｎＨ以下とし、ゲート制御回路抵抗１１の抵抗値Ｒｇを４．３Ω以上とし、ゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを９０ｎＨ以下とし、主回路インダクタンス９のインダクタンス値Ｌｄを２３０ｎＨ以上とし、主回路抵抗８の抵抗値Ｒｄを０Ω以上とすることで、ゲート電圧をしきい値電圧近傍としてとしてＭＯＳＦＥＴを動作させた場合でも、ＭＯＳＦＥＴのドレイン・ソース電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＩＧＢＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。
【００３８】
図６は、この発明の第５実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、同図（ａ）の（１）〜（６）は波形図、同図（ｂ）は回路図（解析回路図）である。
同図（ａ）は、ＭＯＳＦＥＴ２において、しきい値電圧近傍のゲート電圧で駆動した状態において、主回路インダクタンス９のインダクタンス値を変えた場合の、発振状態を示す回路シミュレーション波形である。
Ｒｇ＝４．３Ω、Ｌｇ＝９０ｎＨ、Ｌｓ＝５ｎＨ、Ｒｄ＝０Ωの条件で、Ｌｄを９１ｎＨ〜７７０ｎＨの範囲で変えたとき、Ｌｄ≧４００ｎＨで発振が大きく抑制された。
【００３９】
このことから、図９の等価回路で表されて、ＩＧＢＴをＭＯＳＦＥＴに代えた電力変換装置の主回路インダクタンス９のインダクタンス値Ｌｄを４００ｎＨ以上とし、主回路抵抗８の抵抗値Ｒｄを０Ω以上とし、ゲート制御回路抵抗１１の抵抗値Ｒｇを４．３Ω以上とし、ゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを９０ｎＨ以下とし、ソース側インダクタンス１３のインダクタンス値Ｌｓを５ｎＨ以下とし、主回路抵抗８の抵抗値Ｒｄを０Ω以上とすることで、ゲート電圧をしきい値電圧近傍としてとしてＭＯＳＦＥＴを動作させた場合でも、ＭＯＳＦＥＴのドレイン・ソース電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＩＧＢＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。
【００４０】
図７は、この発明の第６実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、同図（ａ）の（１）〜（１２）は波形図、同図（ｂ）は回路図（解析回路図）である。これは、第１実施例（図２）の一つの変形例であり、Ｒｇの下限値を図２の下限値（５Ω）より大きい方にずらした場合に、発振を抑制するための条件である。
同図（ａ）は、ＭＯＳＦＥＴ２において、しきい値電圧近傍のゲート電圧で駆動した状態において、ゲート駆動回路に接続される抵抗成分（ゲート制御回路抵抗１１）を変えた場合の、発振状態を示す回路シミュレーション波形である。
【００４１】
Ｌｇ＝９０ｎＨ、Ｌｓ＝５ｎＨ、Ｌｄ＝２３０ｎＨ、Ｒｄ＝０Ωの条件で、Ｒｇを４．３Ω〜２５００Ωに変えたとき、Ｒｇ≧１３Ωで発振が大きく抑制された。
このことから、図９の等価回路で表されて、ＩＧＢＴをＭＯＳＦＥＴに代えた電力変換装置のゲート制御回路抵抗１１の抵抗値Ｒｇを１３Ω以上とし、ゲート制御回路インダクタンス１０のインダクタンス値Ｌｇを９０ｎＨ以下とし、ソース側インダクタンス１３のインダクタンス値Ｌｓを５ｎＨ以下とし、主回路インダクタンス９のインダクタンス値Ｌｄを２３０ｎＨ以上とし、主回路抵抗８の抵抗値Ｒｄを０Ω以上とすることで、主回路抵抗８の抵抗値Ｒｄを０Ω以上とすることで、ゲート電圧をしきい値電圧近傍としてＭＯＳＦＥＴを動作させた場合でも、ＭＯＳＦＥＴのドレイン・ソース電極間の電圧波形とゲート電圧波形の発振を抑制できる電力変換装置とすることができる。勿論、ＩＧＢＴなど他の電圧駆動型半導体スイッチ素子を搭載した電力変換装置にも同様の効果がある。このように、Ｒｇの下限値を図２より大きくすることで、Ｌｄ、Ｒｄの下限値を図２より小さくし、またＬｇの上限値を図２より大きくても発振は抑制される。
【００４２】
このように、主電極間の電圧波形およびゲート電圧波形の発振を抑制することで、回路の誤動作や素子破壊に至り得る過大なスパイク電圧の発生を防止し、電力変換装置の安全かつ安定な動作を確保することができる。
【００４３】
【発明の効果】
この発明によれば、電圧駆動型半導体スイッチ素子を搭載した電力変換装置において、各回路定数を実施例で示した範囲に設定することで、帰還型発振回路の発振条件を満足しないようにすることができる。その結果、ゲート電圧をしきい値電圧近傍の低い電圧にして動作させた場合でも、電圧駆動型半導体スイッチ素子の主電極間の電圧波形およびゲート電圧波形の発振を抑制できる電力変換装置とすることができる。
【図面の簡単な説明】
【図１】この発明の概要を説明する回路構成図
【図２】この発明の第１実施例の電力変換装置の回路定数を決めるための測定回路図と波形図であり、（ａ）の（１）〜（５）は波形図、（ｂ）は回路図
【図３】この発明の第２実施例の電力変換装置の回路定数を決めるための測定回路図と波形図であり、（ａ）の（１）〜（６）は波形図、（ｂ）は回路図
【図４】この発明の第３実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、（ａ）の（１）〜（６）は波形図、（ｂ）は回路図
【図５】この発明の第４実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、（ａ）の（１）〜（８）は波形図、（ｂ）は回路図
【図６】この発明の第５実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、（ａ）の（１）〜（６）は波形図、（ｂ）は回路図
【図７】この発明の第６実施例の電力変換装置の回路定数を決めるためのシミュレーション回路図とシミュレーション波形図であり、（ａ）の（１）〜（１２）は波形図、（ｂ）は回路図
【図８】電力変換装置の回路図で、（ａ）は還流ダイオードを備えた３相インバータ回路図、（ｂ）は直流チョッパ回路図
【図９】図８の等価回路図
【図１０】図９の等価回路を交流解析用に変形した回路図（交流解析回路図）
【図１１】ゲート抵抗値をパラメータとした、ゲート電圧の周波数に対するゲイン（ａ）およびＶ１とＶ３の位相角（ｂ）の回路シミュレーションによる結果を示す図
【図１２】（ａ）〜（ｃ）は図１１の結果から求めた、最大ゲインとその直後におけるゲート抵抗値に対するゲインとＶ１とＶ３の位相状態を示す図
【図１３】ＭＯＳＦＥＴにおいて、しきい値電圧近傍の電圧駆動状態でゲート・ソース配線回路およびドレイン・ソース回路の抵抗成分が極めて小さい場合に、高周波の発振が発生した事例を示す図であり、（ａ）は波形図、（ｂ）は回路図
【図１４】（１）〜（４）は図１３と同じＭＯＳＦＥＴにおける、発振状態のゲート駆動電圧依存性を示す図
【図１５】ＩＧＢＴにおいて、しきい値電圧近傍の電圧駆動状態でゲート・エミッタ配線回路およびコレクタ・エミッタ回路の抵抗成分が極めて小さく、かつゲート・エミッタ配線回路のインダクタンス成分が大きい場合に、高周波の発振が発生した事例を示す図であり、（ａ）は波形図、（ｂ）は回路図
【図１６】（１）〜（３）はＩＧＢＴにおける、発振状態のゲート駆動電圧依存性を示す図
【図１７】ＩＧＢＴのスイッチング動作波形例を示し、（ａ）はターンオン波形図、（ｂ）はターンオフ波形図
【符号の説明】
１ＩＧＢＴ
２ＭＯＳＦＥＴ
３還流ダイオード
４負荷インダクタンス
５主回路電源
６ゲート制御電源
７配線回路
８主回路抵抗
９主回路インダクタンス
１０ゲート制御回路インダクタンス
１１ゲート制御回路抵抗
１２エミッタ側インダクタンス
１３ソース側インダクタンス
１４ゲート・コレクタ間容量
１５コレクタ・エミッタ間容量
１６ゲート・エミッタ間容量
１７ゲート・ソース電極間電圧（ゲート電圧）
１８ドレイン・ソース電極間電圧（ドレイン電圧）
１９ドレイン電流
２０ゲート・エミッタ電極間電圧
２１コレクタ・エミッタ電極間電圧（コレクタ電圧）
２２コレクタ電流
２３ゲート・エミッタ電極間電圧（ゲート電圧）
Ｒｇゲート制御回路抵抗の抵抗値
Ｌｇゲート制御回路インダクタンスのインダクタンス値
Ｒｄ主回路抵抗の抵抗値
Ｌｄ主回路インダクタンスのインダクタンス値
Ｌｓエミッタ側／ソース側インダクタンスのインダクタンス値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power converter equipped with a voltage-driven semiconductor switch element typified by a MOS field effect transistor and an insulated gate bipolar transistor, and particularly to a circuit constant of a circuit including a load and a voltage-driven semiconductor switch element. It is.
[0002]
[Prior art]
Voltage-driven semiconductor switching devices represented by MOS field-effect transistors and insulated gate bipolar transistors are easy to control because they are voltage-driven, and are used in various fields such as home appliances, information processing, industry, and vehicles. It is widely applied to power converters. In a power converter such as a switching power supply in the information field and a motor drive device in the industrial and vehicle fields, a three-phase inverter circuit (FIG. 8A) and a DC chopper circuit having a free-wheeling diode 3 as shown in FIG. ((B) in the figure) is applied as a basic circuit. In the figure, an applied circuit is represented by using a voltage-driven semiconductor switch element as an insulated gate bipolar transistor (hereinafter abbreviated as IGBT). In the figure, 1 is an IGBT, 5 is a main circuit power supply, 6 is a gate control power supply, and 7 is a wiring circuit.
[0003]
In such a power conversion device using a voltage-driven semiconductor switching element, a main voltage (voltage between the collector and emitter electrodes of the IGBT 1, which is equal to the voltage between the collector region and the emitter region) oscillates during the switching process. A surge voltage may be applied to the device due to oscillation. A method of suppressing this oscillation by shortening the operation delay of the element with respect to the gate signal and reducing the surge voltage is disclosed (for example, Patent Document 1). Japanese Patent Application No. 2001-314035 provides a plurality of resistors and capacitances between the drive circuit and the gate so that the rise of the collector current and the fall of the collector current at the time of turn-on of the element can be controlled. There is an example in which the oscillation of the main voltage of the element is suppressed to reduce the loss.
[0004]
Next, in order to clarify the mechanism by which the main voltage waveform and the gate voltage waveform of the voltage-driven semiconductor switching element oscillate, the power converter of FIG. 8 and its equivalent circuit, FIG. 9, will be described.
The circuit of the power conversion device shown in FIG. 8 is represented by a circuit diagram simplified by one semiconductor switch element as shown in FIG. In other words, the voltage-driven semiconductor switching element (IGBT 1 in this case), which is an active element, has a wiring circuit composed of an inductance component / resistance component including a voltage source and a capacitance component of the element itself between the gate and emitter of the IGBT 1. And between the collector and the emitter.
[0005]
In the circuit of FIG. 9, the inductance component / resistance component between the collector and the emitter corresponds to the inductance component of the load motor and the resistance component of the motor and the wiring material in the case of motor driving, for example, and the capacitance between the collector and the emitter. The component corresponds to a capacitance component between the collector and emitter of the IGBT 1. When a capacitor exists as a load, this capacitor capacity is included in the capacity component between the collector and the emitter.
Further, the inductance component / resistance component between the gate and the emitter corresponds to the wiring inductance of the gate drive circuit (gate control circuit inductance 10) and the resistance component of the drive gate resistance and wiring material (gate control circuit resistance 11), The capacitance component between the gate and the emitter corresponds to the capacitance component between the gate and the emitter of the IGBT 1. In an actual IGBT, an external capacitor may be connected between the gate and the emitter in order to reduce the spike voltage generated at turn-off. This external capacitor serves to reduce the current gradient at turn-off and suppress the generation of spike voltage. When there is an external capacitor, this capacitance is included in the capacitance component between the gate and the emitter.
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 3-93457
[0007]
[Problems to be solved by the invention]
Next, a mechanism in which the voltage waveform of the voltage-driven semiconductor switch element oscillates with a low gate voltage will be described. This oscillation occurs when the load is an inductance load such as a motor, when a short circuit occurs between the windings, or when the load is a resistor or a capacitor and the gate voltage operates near the threshold value.
As shown in FIG. 10, the circuit configuration shown in FIG. 9 can be divided into an amplifying unit by IGBT1 which is an active element, and a feedback circuit unit composed of an inductance / resistance / capacitance component by a semiconductor switch element and an external circuit, This is the same as the principle circuit of the feedback oscillation circuit. This feedback oscillation circuit is used as a circuit for AC analysis. In this circuit for AC analysis, the main power supply and the gate control power supply in FIG. 9 are regarded as large capacitors and are short-circuited in the AC operation.
[0008]
In the feedback oscillation circuit, when the voltage amplification degree of the amplification unit is AV and the voltage feedback rate of the feedback circuit is βV, these are between the gate and the emitter of the voltage driven semiconductor switch element (IGBT1) shown in FIG. The voltage V1, the collector-emitter voltage V2, and the feedback voltage V3 are defined as follows.
[0009]
[Expression 1]
Voltage amplification factor AV = V2 / V1 (1)
[0010]
[Expression 2]
Voltage feedback rate βV = V3 / V2 (2)
Using the above equations (1) and (2), the oscillation conditions for starting oscillation in the feedback oscillation circuit are defined as follows.
[0011]
[Equation 3]
Oscillation condition AV · βV> 1 (3)
In general, since the amplification factor and the voltage feedback factor include an inductance component and a capacitance component as shown in the circuit diagram of FIG. 10, AV · βV is a complex number. Therefore, the oscillation condition shown by the above equation (3) is as follows.
[0012]
[Expression 4]
Re (AV · βV)> 1, Im (AV · βV) = 0 (4)
In the equation (4), “Re (AV · βV)” represents the real part of AV · βV, and “Im (AV · βV)” represents the imaginary part of AV · βV. Im (AV · βV) = 0 indicates that V1 and V3 are in phase and is an indispensable condition for starting oscillation.
Solving the equation (4) means solving simultaneous linear equations including complex numbers and performing complicated calculations. Here, as a simple method, in the circuit shown in FIG. 10, a certain DC voltage is applied as the collector-emitter voltage, an AC voltage source is used as the gate-emitter voltage, and AC analysis is performed by changing the frequency. Then, analyze the ease of oscillation.
[0013]
That is, the circuit constant and the oscillation frequency can be obtained by obtaining the gain, which is the ratio of the absolute value of the gate-emitter voltage V1 and the feedback voltage V3, and the phase angle of V1 and V3 having directivity. In the application circuit of the voltage-driven semiconductor switch element, it is possible to analyze whether or not oscillation has occurred.
As an example of AC analysis, the gate voltage of the gate drive circuit as a parameter when a MOS field effect transistor (hereinafter abbreviated as MOSFET) is driven by a gate voltage near the threshold value in FIG. A gain (a) with respect to frequency and a result (b) by circuit simulation of the phase angles of V1 and V3 are shown. It is observed that the maximum gain and the phase angle greatly change immediately thereafter. The frequency at the maximum gain is almost the same as the frequency obtained from the actually observed waveform described later.
[0014]
FIG. 12 shows the maximum gain, the gain with respect to the gate resistance value immediately after that, and the phase states of V1 and V3 obtained from the results of FIG. 11 ((a) to (c)). The phase state is represented by the difference in phase angle between V1 and V3 with respect to the in-phase and anti-phase states and the quadrature phase state. When the gate resistance value is small, the phases of V1 and V3 are close to the opposite phase at the maximum gain, but are in the same phase immediately after the maximum gain. On the other hand, when the gate resistance value is large, there is no change in the phase state of V1 and V3 immediately after the maximum gain and it is close to the orthogonal state. Further, the calculated maximum gain increases as the gate resistance value decreases.
[0015]
From the above results, the following is considered as an oscillation mechanism. At the maximum gain, V3 has the most influence on V1, and if V3 and V1 are in opposite phases, V3 acts in the direction of decreasing V1. The decrease in V1 means that the directionality of V1 becomes the same as V3 at that moment, and this is the same phase of V1 and V3 observed immediately after the maximum gain. At this time, since the gain is still maintained at a high level, it is presumed that the oscillation conditions of the feedback oscillation circuit described above are satisfied and the oscillation starts due to the same phase of V3 and V1.
In addition, when the gate resistance value is small, having a large maximum gain also causes oscillation. On the other hand, when the gate resistance is large, V3 is in an orthogonal state that does not affect V1, and oscillation does not occur.
[0016]
When oscillation occurs in the application circuit due to circuit constants and element characteristics that satisfy the oscillation conditions of the feedback oscillation circuit, the oscillation is accompanied by high-frequency voltage oscillation, which may cause malfunction of the application circuit. Therefore, there is a possibility that the semiconductor switching element may be destroyed by an excessive spike voltage itself due to a malfunction or oscillation of the circuit, and there is a problem that a safe and stable operation of the element cannot be secured.
The driving state of the low gate voltage is a state in which the voltage amplification factor is larger than the above equation (1). Furthermore, the lower the gate voltage v1, the more susceptible to the feedback voltage V3, the more likely it is to oscillate due to these synergistic effects. The following is a case where oscillation occurs in a MOS field effect transistor and an insulated gate bipolar transistor. For safe operation of the semiconductor switch element, it is necessary to set circuit constants and element characteristics that do not satisfy the oscillation condition.
[0017]
Next, how the voltage-driven semiconductor switch element oscillates will be described by way of an example.
FIG. 13 shows an example in which high-frequency oscillation occurs in the MOSFET when the resistance components of the gate / source wiring circuit and the drain / source circuit are extremely small in a voltage driving state near the threshold voltage. FIG. 4A shows an oscillation waveform, and FIG. 4B shows a measurement circuit. In the figure, 2 is a MOSFET, 5 is a main circuit power supply, 6 is a gate control power supply, 7 is a wiring circuit, 8 is a main circuit resistance, 9 is a main circuit inductance, 10 is a gate control circuit inductance, 11 is a gate control circuit resistance, Reference numeral 13 denotes a source side inductance.
[0018]
The gate drive voltage is a direct current, and the voltage between the drain and source electrodes (equal to the voltage between the drain region and the source region) has a triangular waveform as the waveform of the main circuit power supply 5 in order to confirm the voltage dependency of oscillation. The temperature is room temperature. The gate threshold voltage of the MOSFET is 2.4V at room temperature. As shown in the figure, voltage and current oscillation occurs when the gate drive voltage is 2.8V. In addition, a spike voltage exceeding the rated voltage is generated at an extremely high frequency with respect to the rated voltage of 150V.
FIG. 14 shows the gate drive voltage dependency ((1) to (4)) of the oscillation state in the same MOSFET as FIG. 13, but the oscillation tends to decrease and stop by increasing the gate drive voltage. It is confirmed that the low gate voltage drive state is a state in which oscillation is likely to occur.
[0019]
FIG. 15 shows a high-frequency response when the resistance component of the gate / emitter wiring circuit and the collector / emitter circuit is extremely small and the inductance component of the gate / emitter wiring circuit is large in a voltage driven state near the threshold voltage. This is an example of oscillation. In the figure, 1 is an IGBT, and 12 is an emitter-side inductance.
As in MOSFET 2, the gate drive voltage is a direct current, and the collector-emitter electrode voltage is a triangular wave voltage as described above in order to confirm the dependency of oscillation. The temperature is room temperature. The gate threshold voltage of the IGBT 1 is 6.1 V at room temperature. As shown in FIG. 15A, high-frequency oscillation of voltage and current occurs when the gate drive voltage is 6.8V. FIG. 16 shows the gate drive voltage dependence ((1) to (3)) of the oscillation state in the IGBT, but the oscillation tends to decrease and stop as the gate drive voltage is increased. It can be confirmed that the low gate voltage drive state is a state in which oscillation is likely to occur.
[0020]
FIG. 17 shows an example of the switching operation waveform of the IGBT. FIG. 17 (a) is a turn-on waveform diagram, and FIG. 17 (b) is a turn-off waveform diagram. In the switching process of the voltage-driven semiconductor switch element, there is always a period in which the element gate voltage is transiently constant near the threshold voltage of the device. This is because the gate voltage generated by charging / discharging of each capacitor (gate-emitter capacitance, gate-collector capacitance, collector-emitter capacitance) inside the device has a period in which it behaves so that it becomes constant as shown in the figure. This is because it exists.
This period is the same as the state shown in FIG. 13 and FIG. 15. If the circuit condition satisfies the oscillation condition, oscillation may occur in this period, and oscillation also occurs in the steady operation state. This may cause element destruction and abnormal circuit operation.
[0021]
  An object of the present invention is to solve the above-mentioned problem and to provide a power conversion device capable of suppressing oscillation of a voltage-driven semiconductor switch element when operated at a gate voltage near the gate threshold voltage.Circuit constant setting methodIs to provide.
[0022]
[Means for Solving the Problems]
  In order to achieve the above object, a voltage-driven semiconductor switch element, a gate circuit including a control power source for driving the voltage-driven semiconductor switch element, and a main power source for supplying a main current to the voltage-driven semiconductor switch element, And a main circuit including a load.Circuit constant setting methodInThe gate-collector capacitance is 13 pF or more, the collector-emitter capacitance is 390 pF or more, and the gate-emitter capacitance is 1800 pF or more.,The gate circuit connected to an inductance value of the gate circuit, a resistance value of the gate circuit, an inductance value of the main circuit, a resistance value of the main circuit, and a main electrode on the low potential side of the voltage-driven semiconductor switch element At least one of the circuit constants of the inductance value of the wiring that becomes a part of the selected circuit constant is selected. The selected circuit constant has an inductance of the gate circuit of 20 nH or less, a resistance of the gate circuit of 5 Ω or more, and an inductance of the main circuit. 400 nH or more, the resistance of the main circuit is 2.5 Ω or more, and the inductance of the wiring that becomes a part of the gate circuit by connecting to the main electrode on the low potential side of the voltage-driven semiconductor switch element is 2.5 nH or less, And the gate voltage is larger than the gate threshold value of the semiconductor switch element and not more than 1.2 times the gate threshold value.The gate voltage is configured to suppress oscillation of the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform.
[0023]
Further, when the inductance of the gate circuit is 20 nH or less, the resistance of the gate circuit is 4.3Ω or more, the inductance of the main circuit is 300 nH or more, the resistance value of the main circuit is 1Ω or more, and the voltage-driven semiconductor switch By connecting the main electrode on the low potential side of the element and making the inductance of the wiring that becomes a part of the gate circuit 5 nH or less, the main voltage of the voltage-driven semiconductor switch element can be increased with a gate voltage near the threshold voltage. Oscillation of the voltage waveform between the electrodes and the gate voltage waveform is suppressed.
[0024]
Further, when the resistance of the gate circuit is 5Ω or more, the inductance of the gate circuit is 3 nH or less, the inductance of the main circuit is 300 nH or more, the resistance of the main circuit is 1Ω or more, and the voltage-driven semiconductor switch element has a low resistance. The inductance of the wiring that is connected to the main electrode on the potential side and becomes a part of the gate circuit is set to 5 nH or less, so that the gate voltage between the main electrodes of the voltage-driven semiconductor switch element can be obtained at a gate voltage near the threshold voltage. Suppresses oscillation of the voltage waveform and the gate voltage waveform.
Further, when the inductance of the main circuit is 400 nH or more, the resistance of the main circuit is about 0Ω or more, the inductance of the wiring of the gate circuit is 90 nH or less, the resistance of the gate circuit is 4.3Ω or more, and the voltage driven type The inductance of the wiring that is connected to the main electrode on the low potential side of the semiconductor switch element and is a part of the gate circuit is set to 5 nH or less, so that the gate voltage near the threshold voltage is applied to the voltage-driven semiconductor switch element. Oscillation of the voltage waveform between the main electrodes and the gate voltage waveform is suppressed.
[0025]
When the resistance of the main circuit is 2.5Ω or more, the inductance of the main circuit is 300 nH or more, the inductance of the gate circuit is 5 nH or less, and the main electrode on the low potential side of the voltage-driven semiconductor switch element is connected. By setting the inductance of the wiring that becomes a part of the gate circuit to 2.5 nH or less, the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage can be obtained at a gate voltage near the threshold voltage. Suppresses the oscillation of the waveform.
Further, when the inductance of the wiring that is connected to the main electrode on the low potential side of the voltage-driven semiconductor switch element and becomes a part of the gate circuit is 2.5 nH or less, the inductance of the gate circuit is 90 nH or less, By setting the resistance of the gate circuit to 4.3Ω or more and the inductance of the main circuit to 230 nH or more, the voltage waveform and the gate voltage between the main electrodes of the voltage-driven semiconductor switch element can be obtained at the gate voltage near the threshold voltage. Suppresses the oscillation of the waveform.
[0026]
Further, the wiring that is connected to the main electrode on the low potential side of the voltage-driven semiconductor switch element and that becomes a part of the gate circuit may also serve as a part of the wiring of the main circuit.
  Further, the power converter is configured by an inverter circuit or a chopper circuit.
  The main circuit inductance may include a load inductance.
[Action]
  In power converters equipped with voltage-driven semiconductor switching elements represented by MOSFETs and IGBTs, by setting circuit constants that do not satisfy the oscillation conditions of the feedback oscillation circuit, high-frequency oscillation phenomena can be avoided, malfunctions and elements The generation of an excessive spike voltage that can lead to destruction is prevented, and the safe and stable operation of the power converter is ensured.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
In the following description, the same parts as those in the conventional example are denoted by the same reference numerals. In addition, when it is simply described as inductance, it indicates that it has inductance, when it is simply described as resistance, it indicates that it has resistance (including wiring), and when it is described as inductance value, it indicates the value of inductance, In the case of writing, the value of resistance is shown. Accordingly, the inductance and resistance described in the claims correspond to the inductance value and resistance value of the embodiments described below.
FIG. 1 is a circuit configuration diagram for explaining the outline of the present invention. Each capacitance of a voltage-driven semiconductor switch element (here, IGBT is taken as an example, but the same applies to a MOSFET) is indicated by a dotted line. The capacitance is 13 pF between the gate-collector capacitance 14 and between the collector and emitter. The capacitance 15 is 390 pF, and the gate-emitter capacitance 16 is 1800 pF. When these capacities increase, the oscillation tends to stop.
[0028]
A circuit configuration (FIG. 1) for investigating the presence or absence of oscillation of the voltage-driven semiconductor switch element will be described. The main circuit inductance 9 and the main circuit resistor 8 are connected in series to the high potential side of the main circuit power supply 5, the other end of the main circuit resistor 8 is connected to the collector electrode of the IGBT 1, and the emitter side inductance is connected to the emitter electrode of the IGBT. The gate control power supply 6, the gate control circuit inductance 10, and the gate control circuit resistor 11 are connected in series, the gate electrode of the IGBT and the other end of the gate control circuit resistor 11 are connected, and the low potential side of the main circuit power supply 5 The low-potential side of the gate control power supply 6 and the other end of the emitter-side inductance 12 are connected.
[0029]
The main circuit power supply 5 generates a triangular wave voltage, applies the triangular wave voltage to the collector of the IGBT 1, and operates the IGBT 1 with the gate voltage supplied from the gate control power supply 6 as a value near the threshold (DC value). The inductance value of the main circuit inductance 9 is Ld, the resistance value of the main circuit resistor 8 is Rd, the inductance value of the gate circuit inductance 10 is Lg, the resistance value of the gate circuit resistor 11 is Rg, and the inductance value of the emitter side inductance 12 is Ls. By setting any one of Rg ≧ 5Ω, Lg ≦ 2.5nH, Ls ≦ 20nH, Ld ≧ 400nH, Rd ≧ 2.5Ω within this range, and setting other conditions within a predetermined range Even when the IGBT 1 which is a voltage-driven semiconductor switching element is operated with a gate voltage as low as about 1.1 times the threshold voltage, oscillation of the voltage waveform between the collector and the emitter electrode and the oscillation of the gate voltage waveform is suppressed. In addition, the oscillation of the gate voltage waveform is suppressed. Here, it has been found from actual measurements and simulations that when Rg, Ld, and Rd are increased, oscillation tends to stop, and when Lg and Ls are decreased, oscillation tends to stop.
[0030]
Next, specific examples will be described. In addition, the range of each circuit constant shown below was set in consideration of practicality.
FIG. 2 is a measurement circuit diagram and a waveform diagram for determining circuit constants of the power conversion device according to the first embodiment of the present invention. (1) to (5) in FIG. (B) is a circuit diagram. In FIG. 5A, 20 is a gate-emitter electrode voltage (gate voltage), 21 is a collector-emitter electrode voltage, and 22 is a collector current.
FIG. 6A shows that the IGBT 1 is driven with a gate voltage near the threshold voltage, and the oscillation is stopped by changing the resistance component (gate control circuit resistor 11) of the gate drive circuit to 0 to 10Ω. This is an actually measured waveform.
[0031]
When Rg is changed from 0 (0Ω means 0.001Ω or less and only wiring resistance) to 10Ω under the conditions of Lg = 3nH, Ls = 5nH, Ld = 300nH and Rd = 1Ω, oscillation occurs when Rg ≧ 5Ω. It was greatly suppressed.
From this, the resistance value Rg of the gate control circuit resistor 11 of the power converter represented by the equivalent circuit in FIG. 9 is set to 5Ω or more, the inductance value Lg of the gate control circuit inductance 10 is set to 3 nH or less, and the emitter-side inductance 12 The IGBT was operated with the gate voltage in the vicinity of the threshold voltage by setting the inductance value Ls to 5 nH or less, the inductance value Ld of the main circuit inductance 9 to 300 nH or more, and the resistance value Rd of the main circuit resistance to 1 Ω or more. Even in this case, the power conversion device can suppress the oscillation of the voltage waveform between the collector and emitter electrodes of the IGBT and the oscillation of the gate voltage waveform. Of course, the same effect can be obtained in a power conversion device equipped with other voltage-driven semiconductor switch elements such as MOSFETs.
[0032]
FIG. 3 is a measurement circuit diagram and a waveform diagram for determining the circuit constants of the power conversion device according to the second embodiment of the present invention. (1) to (6) in FIG. (B) is a circuit diagram.
FIG. 4A shows that the IGBT 1 is driven with a gate voltage near the threshold voltage, and the resistance component (main circuit resistance 8) of the collector-emitter wiring circuit is increased to 0 to 5.0Ω to oscillate. It is an actually measured waveform when stopped.
When Rd was changed in the range of 0Ω to 5Ω under the conditions of Lg = 5 nH, Rg = 0Ω, Ls = 5 nH, and Ld = 300 nH, oscillation was greatly suppressed when Rd ≧ 2.5Ω.
[0033]
From this, the resistance value Rd of the main circuit resistance of the power converter represented by the equivalent circuit of FIG. 9 is set to 2.5Ω or more, the inductance value Lg of the gate control circuit inductance 10 is set to 5 nH or less, and the gate control circuit resistance 11 The IGBT operates with the gate voltage in the vicinity of the threshold voltage by setting the resistance value Rg of the transistor to 0Ω or more, the inductance value Ls of the emitter-side inductance 12 to 5 nH or less, and the inductance value Ld of the main circuit inductance 9 to 300 nH or more. Even if it is made, it can be set as the power converter device which can suppress the oscillation of the voltage waveform between the collector-emitter electrodes of IGBT, and a gate voltage waveform. Of course, the same effect can be obtained in a power conversion device equipped with other voltage-driven semiconductor switch elements such as MOSFETs.
[0034]
4A and 4B are a simulation circuit diagram and a simulation waveform diagram for determining the circuit constants of the power conversion device according to the third embodiment of the present invention, wherein (1) to (6) in FIG. FIG. 2B is a circuit diagram (analysis circuit diagram). In the figure, 2 is a MOS field effect transistor (MOSFET 2), 13 is a source side inductance (this inductance value is Ls), 17 is a gate-source voltage (gate voltage), and 18 is a drain-source. This is the voltage between the electrodes.
FIG. 5A is a circuit simulation waveform showing an oscillation state when the inductance value of the gate control circuit inductance 10 is changed in a state where the MOSFET 2 is driven with a gate voltage near the threshold voltage.
[0035]
When Lg was changed in the range of 20 nH to 177 nH under the conditions of Rg = 4.3Ω, Ls = 5 nH, Rd = 0Ω, and Ld = 300 nH, vibration was suppressed at Lg ≦ 20 nH.
From this, the inductance value Lg of the gate control circuit inductance 10 of the power converter represented by the equivalent circuit of FIG. 9 in which the IGBT is replaced with the MOSFET is set to 20 nH or less, and the resistance value Rg of the gate control circuit resistor 11 is set to 4. 3Ω or more, the inductance value Ls of the source side inductance 13 (here, the same sign as the inductance value Ls of the emitter side inductance 12) is 5 nH or less, the resistance value Rd of the main circuit resistor 8 is 0Ω or more, and the main circuit inductance By setting the inductance value Ld of 9 to 300 nH or more, oscillation of the voltage waveform between the drain and source electrodes of the MOSFET and the gate voltage waveform can be suppressed even when the MOSFET is operated with the gate voltage in the vicinity of the threshold voltage. It can be set as a power converter device. Needless to say, the same effect can be obtained in a power converter equipped with other voltage-driven semiconductor switch elements such as IGBTs.
[0036]
5A and 5B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of the power conversion device according to the fourth embodiment of the present invention, wherein (1) to (8) in FIG. FIG. 2B is a circuit diagram (analysis circuit diagram).
FIG. 6A shows circuit simulation waveforms showing an oscillation state when the inductance value of the source-side inductance 13 is changed in the state where the MOSFET 2 is driven with a gate voltage near the threshold voltage.
When Ls was changed in the range of 1 nH to 5 nH under the conditions of Rg = 4.3Ω, Lg = 90 nH, Ld = 230 nH, and Rd = 0Ω, oscillation was greatly suppressed at Ls ≦ 2.5 nH.
[0037]
From this, the inductance value Ls of the source side inductance 13 of the power conversion device represented by the equivalent circuit of FIG. 9 in which the IGBT is replaced with a MOSFET is 2.5 nH or less, and the resistance value Rg of the gate control circuit resistor 11 is 4 .3Ω or more, the inductance value Lg of the gate control circuit inductance 10 is 90 nH or less, the inductance value Ld of the main circuit inductance 9 is 230 nH or more, and the resistance value Rd of the main circuit resistor 8 is 0Ω or more. Even when the MOSFET is operated in the vicinity of the threshold voltage, it is possible to provide a power converter that can suppress oscillation of the voltage waveform between the drain and source electrodes of the MOSFET and the gate voltage waveform. Needless to say, the same effect can be obtained in a power converter equipped with other voltage-driven semiconductor switch elements such as IGBTs.
[0038]
6A and 6B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of the power conversion device according to the fifth embodiment of the present invention, in which FIGS. FIG. 2B is a circuit diagram (analysis circuit diagram).
FIG. 5A shows circuit simulation waveforms showing the oscillation state when the inductance value of the main circuit inductance 9 is changed in the state where the MOSFET 2 is driven by the gate voltage near the threshold voltage.
When Ld was changed in the range of 91 nH to 770 nH under the conditions of Rg = 4.3Ω, Lg = 90 nH, Ls = 5 nH, and Rd = 0Ω, oscillation was greatly suppressed when Ld ≧ 400 nH.
[0039]
From this, the inductance value Ld of the main circuit inductance 9 of the power conversion device represented by the equivalent circuit of FIG. 9 in which the IGBT is replaced with a MOSFET is 400 nH or more, the resistance value Rd of the main circuit resistor 8 is 0 Ω or more, The resistance value Rg of the gate control circuit resistor 11 is set to 4.3Ω or more, the inductance value Lg of the gate control circuit inductance 10 is set to 90 nH or less, the inductance value Ls of the source side inductance 13 is set to 5 nH or less, and the resistance value of the main circuit resistor 8 A power conversion device that can suppress oscillation of the voltage waveform between the drain and source electrodes of the MOSFET and the gate voltage waveform even when the MOSFET is operated with the gate voltage being close to the threshold voltage by setting Rd to 0Ω or more, can do. Needless to say, the same effect can be obtained in a power converter equipped with other voltage-driven semiconductor switch elements such as IGBTs.
[0040]
7A and 7B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of the power conversion device according to the sixth embodiment of the present invention, wherein (1) to (12) in FIG. FIG. 2B is a circuit diagram (analysis circuit diagram). This is a modification of the first embodiment (FIG. 2) and is a condition for suppressing oscillation when the lower limit value of Rg is shifted to a value larger than the lower limit value (5Ω) of FIG. .
FIG. 5A shows an oscillation state when the resistance component (gate control circuit resistor 11) connected to the gate drive circuit is changed in the state where the MOSFET 2 is driven with a gate voltage near the threshold voltage. It is a circuit simulation waveform.
[0041]
When Rg was changed from 4.3Ω to 2500Ω under the conditions of Lg = 90 nH, Ls = 5 nH, Ld = 230 nH, and Rd = 0Ω, oscillation was greatly suppressed when Rg ≧ 13Ω.
From this, the resistance value Rg of the gate control circuit resistor 11 of the power conversion device represented by the equivalent circuit in FIG. The inductance value Ls of the source side inductance 13 is 5 nH or less, the inductance value Ld of the main circuit inductance 9 is 230 nH or more, and the resistance value Rd of the main circuit resistor 8 is 0 Ω or more. A power converter that can suppress oscillation of the voltage waveform between the drain and source electrodes of the MOSFET and the gate voltage waveform even when the MOSFET is operated with the gate voltage being close to the threshold voltage by setting the value Rd to 0Ω or more, can do. Needless to say, the same effect can be obtained in a power converter equipped with other voltage-driven semiconductor switch elements such as IGBTs. As described above, by setting the lower limit value of Rg to be larger than that of FIG. 2, the oscillation is suppressed even if the lower limit values of Ld and Rd are made smaller than those of FIG. 2 and the upper limit value of Lg is larger than that of FIG.
[0042]
In this way, by suppressing the oscillation of the voltage waveform between the main electrodes and the gate voltage waveform, it is possible to prevent the occurrence of an excessive spike voltage that can lead to malfunction of the circuit or destruction of the element, and safe and stable operation of the power converter Can be secured.
[0043]
【The invention's effect】
According to the present invention, in a power converter equipped with a voltage-driven semiconductor switching element, each circuit constant is set within the range shown in the embodiment so that the oscillation condition of the feedback oscillation circuit is not satisfied. Can do. As a result, a power conversion device capable of suppressing the oscillation of the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform even when the gate voltage is operated at a low voltage near the threshold voltage. Can do.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram for explaining the outline of the present invention;
FIGS. 2A and 2B are a measurement circuit diagram and a waveform diagram for determining circuit constants of the power conversion device according to the first embodiment of the present invention, in which (1) to (5) in (a) are waveform diagrams, and (b) in FIG. circuit diagram
FIGS. 3A and 3B are a measurement circuit diagram and a waveform diagram for determining circuit constants of a power conversion device according to a second embodiment of the present invention, in which (1) to (6) in (a) are waveform diagrams, and (b) in FIG. circuit diagram
FIGS. 4A and 4B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of a power conversion device according to a third embodiment of the present invention, in which (1) to (6) in FIG. Is the circuit diagram
FIGS. 5A and 5B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of a power conversion device according to a fourth embodiment of the present invention, in which (1) to (8) in FIG. Is the circuit diagram
FIGS. 6A and 6B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of the power conversion device according to the fifth embodiment of the present invention, in which (1) to (6) in FIG. Is the circuit diagram
FIGS. 7A and 7B are a simulation circuit diagram and a simulation waveform diagram for determining circuit constants of the power conversion device according to the sixth embodiment of the present invention, in which (1) to (12) in FIG. Is the circuit diagram
8A and 8B are circuit diagrams of the power conversion device, where FIG. 8A is a three-phase inverter circuit diagram including a free-wheeling diode, and FIG. 8B is a DC chopper circuit diagram.
FIG. 9 is an equivalent circuit diagram of FIG.
FIG. 10 is a circuit diagram (AC analysis circuit diagram) in which the equivalent circuit of FIG. 9 is modified for AC analysis.
FIG. 11 is a diagram showing a result of circuit simulation of a gain (a) with respect to a gate voltage frequency and a phase angle (b) of V1 and V3 with a gate resistance value as a parameter;
12A to 12C are diagrams showing the maximum gain, the gain with respect to the gate resistance value immediately after that, and the phase states of V1 and V3, obtained from the results of FIG.
FIG. 13 is a diagram showing a case where high-frequency oscillation occurs in a MOSFET when the resistance components of the gate / source wiring circuit and the drain / source circuit are extremely small in a voltage driving state in the vicinity of a threshold voltage; a) Waveform diagram, (b) Circuit diagram.
FIGS. 14A to 14D are diagrams showing the gate drive voltage dependence of the oscillation state in the same MOSFET as FIG.
FIG. 15 shows a high-frequency response when the resistance component of the gate-emitter wiring circuit and the collector-emitter circuit is extremely small and the inductance component of the gate-emitter wiring circuit is large in a voltage driven state near the threshold voltage in the IGBT. It is a figure which shows the example which an oscillation generate | occur | produced, (a) is a waveform diagram, (b) is a circuit diagram.
FIGS. 16A to 16C are diagrams showing the gate drive voltage dependency of the oscillation state in the IGBT. FIGS.
FIG. 17 shows an example of the switching operation waveform of the IGBT, where (a) is a turn-on waveform diagram, and (b) is a turn-off waveform diagram.
[Explanation of symbols]
1 IGBT
2 MOSFET
3 Freewheeling diode
4 Load inductance
5 Main circuit power supply
6 Gate control power supply
7 Wiring circuit
8 Main circuit resistance
9 Main circuit inductance
10 Gate control circuit inductance
11 Gate control circuit resistance
12 Emitter inductance
13 Source inductance
14 Gate-collector capacitance
15 Collector-emitter capacitance
16 Gate-emitter capacitance
17 Gate-source voltage (gate voltage)
18 Drain-source electrode voltage (drain voltage)
19 Drain current
20 Gate-emitter voltage
21 Collector-emitter voltage (collector voltage)
22 Collector current
23 Gate-emitter electrode voltage (gate voltage)
Rg Resistance value of gate control circuit resistance
Lg Inductance value of gate control circuit inductance
Rd Resistance value of main circuit resistance
Ld Inductance value of main circuit inductance
Ls Inductor value of emitter side / source side inductance

Claims

A voltage-driven semiconductor switch element; a gate circuit including a control power source for driving the voltage-driven semiconductor switch element; a main power source for supplying a main current to the voltage-driven semiconductor switch element; and a main circuit including a load. In the circuit constant setting method of the power converter to
The gate-collector capacitance is 13 pF or more, the collector-emitter capacitance is 390 pF or more, the gate-emitter capacitance is 1800 pF or more,
The gate circuit connected to an inductance value of the gate circuit, a resistance value of the gate circuit, an inductance value of the main circuit, a resistance value of the main circuit, and a main electrode on the low potential side of the voltage-driven semiconductor switch element Select at least one of the circuit constants of the inductance value of the wiring that becomes a part of
The selected circuit constant includes an inductance of the gate circuit of 20 nH or less, a resistance of the gate circuit of 5 Ω or more, an inductance of the main circuit of 400 nH or more, a resistance of the main circuit of 2.5 Ω or more, and the voltage-driven semiconductor switch element And a gate voltage that is larger than the gate threshold value of the semiconductor switch element is satisfied by satisfying the condition that the inductance of the wiring that is a part of the gate circuit is 2.5 nH or less . Circuit constant setting of a power converter characterized by suppressing oscillation of the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform at a gate voltage less than 1.2 times the threshold value Method.

In the circuit constant setting method of the power converter according to claim 1,
The gate circuit inductance value is selected as the circuit constant, the gate circuit inductance value satisfies the condition of 20 nH or less , the gate circuit resistance is 4.3 Ω or more, and the main circuit inductance is 300 nH or more. , 1 [Omega than the resistance value of the main circuit, the inductance of the part to become the wiring of the gate circuits connected to the main electrode of the low potential side of the voltage-driven semiconductor switching element is set to be lower than or equal 5 nH, the gate voltage The voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform oscillate at a gate voltage larger than the gate threshold value of the semiconductor switch element and not more than 1.2 times the gate threshold value. A circuit constant setting method of a power converter characterized by suppressing.

In the circuit constant setting method of the power converter according to claim 1,
The gate circuit resistance value is selected as the circuit constant, the gate circuit resistance value satisfies the condition of 5Ω or more , the gate circuit inductance is 3 nH or less, the main circuit inductance is 300 nH or more, The resistance of the main circuit is 1Ω or more, the inductance of the wiring that forms part of the gate circuit is connected to the main electrode on the low potential side of the voltage-driven semiconductor switch element, and the gate voltage is reduced to 5 nH or less. Suppressing oscillation of the voltage waveform between the main electrodes and the gate voltage waveform of the voltage-driven semiconductor switch element at a gate voltage larger than the gate threshold value of the switch element and not more than 1.2 times the gate threshold value. circuit constant setting method of a power conversion device according to claim.

In the circuit constant setting method of the power converter according to claim 1,
The main circuit inductance value is selected as the circuit constant, the main circuit inductance value satisfies the condition of 400 nH or more , the main circuit resistance is near 0Ω or more , and the gate circuit wiring inductance is 90 nH. Hereinafter, the resistance of the gate circuit is 4.3 Ω or more, and the inductance of the wiring that is a part of the gate circuit by connecting to the low potential side main electrode of the voltage-driven semiconductor switch element is 5 nH or less, When the gate voltage is larger than the gate threshold value of the semiconductor switch element and not more than 1.2 times the gate threshold value, the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform oscillate. The circuit constant setting method of the power converter device characterized by suppressing this.

In the circuit constant setting method of the power converter according to claim 1,
The resistance value of the main circuit is selected as the circuit constant, the resistance value of the main circuit satisfies the condition of 2.5Ω or more, the inductance of the main circuit is 300 nH or more, and the inductance of the gate circuit is 5 nH or less. The gate voltage of the semiconductor switch element is reduced to 2.5 nH or less by connecting to the main electrode on the low potential side of the voltage-driven semiconductor switch element and the inductance of the wiring that becomes a part of the gate circuit being 2.5 nH or less. A power conversion characterized by suppressing oscillation of the voltage waveform between the main electrodes of the voltage-driven semiconductor switch element and the gate voltage waveform at a gate voltage larger than the gate threshold value and not more than 1.2 times the gate threshold value. Circuit constant setting method for the device.

In the circuit constant setting method of the power converter according to claim 1,
As the circuit constant, an inductance value of a wiring that is connected to the main electrode on the low potential side of the voltage-driven semiconductor switch element and becomes a part of the gate circuit is selected, and the low-potential side of the voltage-driven semiconductor switch element is selected. When the inductance value of the wiring that is connected to the main electrode and becomes a part of the gate circuit is 2.5 nH or less, the inductance of the gate circuit is 90 nH or less, the resistance of the gate circuit is 4.3 Ω or more, By setting the inductance to 230 nH or more, the gate voltage is larger than the gate threshold value of the semiconductor switch element and not more than 1.2 times the gate threshold value, and between the main electrodes of the voltage-driven semiconductor switch element. A circuit constant setting method for a power converter, comprising suppressing oscillation of a voltage waveform and a gate voltage waveform.

Some become wiring of the gate circuits connected to the main electrode of the low potential side of the voltage-driven semiconductor switching elements, according to claim 1-6, characterized in that also serves as a part of the wiring of the main circuit The circuit constant setting method of the power converter device as described in any one of Claims.

The power converter, the circuit constant setting method of a power conversion device according to any one of claims 1 to 6, characterized in that an inverter circuit or chopper circuit.

Circuit constant setting method of a power conversion device according to any one of claims 1 to 6, characterized in that the inductance of the main circuit includes the inductance of the load.