JP4192638B2 - 電子制御装置の機能検査方法および機能検査装置 - Google Patents
電子制御装置の機能検査方法および機能検査装置 Download PDFInfo
- Publication number
- JP4192638B2 JP4192638B2 JP2003074050A JP2003074050A JP4192638B2 JP 4192638 B2 JP4192638 B2 JP 4192638B2 JP 2003074050 A JP2003074050 A JP 2003074050A JP 2003074050 A JP2003074050 A JP 2003074050A JP 4192638 B2 JP4192638 B2 JP 4192638B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- value
- circuit element
- element group
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、機能検査方法および機能検査装置に関し、特に電子制御装置に実装された回路素子群の機能検査方法及び装置に関する。
【0002】
【従来の技術】
従来において、電子制御装置(ECU)の正常性の確認試験は、電子制御装置に実装された回路素子の電気的な導通確認を行う機能検査と、インサーキットテスタによる回路素子ごとの電気的特性の確認を行う実装検査とを併用して実施している。
【0003】
インサーキットテスタによる実装検査は、各回路素子にプローブピンを当てて行うが、一般には、一組のプローブピンを回路素子ごとにその都度当てるのではなく、基板上の回路素子の構成パターンによって予めプローブピンを配列したピンボードを利用して行う。
【0004】
【特許文献1】
特開平7−280889号公報
【特許文献2】
特開昭58−123470号公報
【特許文献3】
特開平11−65873号公報
【0005】
【発明が解決しようとする課題】
しかし近年、電子制御装置に実装される回路素子が増加し、高集積化している。したがって、ピンボードのプローブピンの数が多くなり配列も複雑で、各回路素子にこれらのピンを当てるのが困難になってきており、高集積化のネックになってきているという問題がある。
【0006】
本発明は、上記問題を鑑みてなされたものであり、インサーキットテストの検査範囲を狭くし、プローブピンの数を減らすことを目的の一つとする。
【0007】
【課題を解決するための手段】
本発明にかかる機能検査方法は、制御用マイクロプロセッサによって制御される電子制御装置に実装された回路素子群の機能検査を行う機能検査方法であって、前記制御用マイクロプロセッサから出力される経時的に変化する検査信号を回路素子群に入力する入力工程と、回路素子群から出力される前記検査信号に対する応答検査信号の出力電圧値に少なくとも基づいて得られる応答曲線が予め定められた検査基準範囲内にあるか否かを判定する判定工程とを含み、前記検査基準範囲は、前記制御用マイクロプロセッサの出力電圧に対して予め定められた公差電圧に基づいて定められる前記応答検査信号の出力電圧値の上限値と、前記回路素子群に対して予め定められた公差抵抗値もしくは公差電気容量の相対値とに基づいて定められる前記出力電圧値の上限値のうち低いほうの上限値、および前記公差電圧に基づいて定められる前記出力電圧値の下限値と前記公差抵抗値もしくは公差電気容量の相対値に基づいて定められる前記出力電圧値の下限値のうち高いほうの下限値、に基づいて定められること、を特徴とする。
【0008】
本発明にかかる機能検査装置は、制御用マイクロプロセッサによって制御される電子制御装置に実装された回路素子群の機能検査を行う機能検査装置であって、前記制御用マイクロプロセッサより出力された経時的に変化する検査信号に対する前記回路素子群の応答検査信号を入力する入力端子と、回路素子群の前記応答検査信号の出力電圧値に少なくとも基づいて得られる応答曲線が予め定められた検査範囲内にあるか否かを判定する判定回路とを備え、前記検査基準範囲は、前記制御用マイクロプロセッサの出力電圧に対して予め定められた公差電圧に基づいて定められる前記応答検査信号の出力電圧値の上限値と、前記回路素子群に対して予め定められた公差抵抗値もしくは公差電気容量の相対値とに基づいて定められる前記出力電圧値の上限値のうち低いほうの上限値、および前記公差電圧に基づいて定められる前記出力電圧値の下限値と前記公差抵抗値もしくは公差電気容量の相対値に基づいて定められる前記出力電圧値の下限値のうち高いほうの下限値、に基づいて定められること、を特徴とする。
【0009】
本発明によれば、ECUに設けられた回路素子群に、経時的に変化する波形信号を入力し、その応答曲線が検査基準範囲内にあるかどうかを判定することで、いわゆる機能検査において、回路素子群の電気的な導通確認だけでなく、コンデンサやコイルの電気的特性まで検査することができる。したがって、インサーキットテスタにより電気的特性を検査する回路素子群の対象範囲が狭くなるため、インサーキットテスタでの実装検査を不要に、もしくはプローブピンの数を減らすことができる。
【0010】
【発明の実施の形態】
[第一の実施の形態]
以下、本発明の第一の実施の形態(以下実施形態1という)を、図面に従って説明する。
【0011】
実施形態1は、検査装置からの検査信号(波形信号)に応じて、ECUから出力される検査信号の応答波形をもとに、電子制御装置(ECU)に内蔵された回路素子群の電気的特性を検査するものである。
【0012】
ここで、ECUとは、例えば、車両に設けられた各種センサ(温度センサ、回転センサ等)をもとに、駆動系、制御系、操舵系等の車両全体を制御する車両に備えられる装置である。
【0013】
図1は、実施形態1における回路構成図であり、検査装置10と被検査対象であるECU20とが、それぞれ入力ポート、出力ポートで接続されている。
【0014】
検査装置10は、制御部11が、指令信号発生部12にマイコン部21(制御用マイクロプロセッサ)へ検査信号を出力するように指令を出する。それを受けて、指令信号発生部12は、マイコン部21へ指令信号を出力する。
【0015】
指令信号発生部12から出力された指令信号は、DA変換部13で、デジタル信号からアナログ信号に変換され、ECU20の入力ポートを通り、マイコン部21に入力される。
【0016】
マイコン部21は、アナログ信号に変換された指令信号が入力されると、指令信号に応じたアナログ信号である検査信号を出力する。ここで、検査信号(波形信号)は、経時的に変化する信号であり、例えば、ステップ波形(図2(a))や正弦波(図2(b))である。
【0017】
この検査信号は、検査対象である回路素子群22を通って、出力ポート24から出力される。回路素子群22は、例えば、LPF(ローパスフィルタ)やトランジスタ増幅回路である。LPFの場合の回路構成図を、図3に示す。
【0018】
出力された検査信号は、AD変換部14でデジタル信号に変換され、HPF(ハイパスフィルタ)部15を通り、低周波のノイズを除去した後、判定部16に入力される。
【0019】
判定部16は、記憶部17に記憶された検査基準範囲内に、検査信号の応答曲線が収まっているかどうかで、検査対象の回路素子群22の合否判定を行う。ここでは、応答曲線が検査基準範囲内に収まっている場合は、合格と判定し、収まっていなければ、不合格と判定するものとする。
【0020】
ここで、応答曲線について、さらに説明する。マイコン部21から出力される検査信号が図2(a)に示すようなステップ波形の場合、縦軸を判定部16に入力される検査信号の電圧Vf(t)とし、横軸をVf(t)を積分して得られるS(t)として、応答曲線を下記の式のように表す。
【0021】
S(t)=S(t−1)+Vf(t)
【0022】
上記の式に基づいた応答曲線は、図4(a)に示す実線部分1のようになる。この応答曲線が、検査基準範囲の上限2と下限3の間に収まっていれば、合格と判定される。
【0023】
なお、Vf(t)を積分することで、白色雑音を除去することができるという効果もある。
【0024】
ところで、横軸を積分値S(t)ではなく、時間T(t)とした場合、検査装置10から検査信号が出力されてから、ECU20で信号を処理して、検査信号を出力するまでの各部での処理時間にバラツキがあるため、応答曲線に原点ズレが生じてしまう。したがって、検査基準範囲内に応答曲線が収まっているかどうかを判定するのが難しい。
【0025】
しかし、上述のように、HPF部15で0Vレベルを補正し、Vf(t)を積分して、白色雑音を除去することで、本来の応答曲線を抽出できるため、マイコン部21から検査信号が出力されるまで、S(t)は原点近傍を周回するので、上記原点ズレを防ぐことができる。したがって、検査基準範囲内に応答曲線が収まっているかどうかを精度よく判定できる。
【0026】
さらに、マイコン部21から出力される検査信号が図2(b)に示すような正弦波の場合の応答曲線について説明する。なお、正弦波の場合は、HPF部15は使用せず、回路構成は、図5のようになる。
【0027】
この場合の応答曲線の縦軸は、ECU20のマイコン部21から出力される検査信号(正弦波)の出力電圧をVout(t)とし、回路素子群22を通って検査装置10に入力される検査信号の入力電圧をVin(t)として、Vin/Voutで表す。横軸は、マイコン部21から出力される正弦波の周波数(Hz)を示す。
【0028】
そうすると、応答曲線1は、図4(b)に示す実線部分のようになる。この場合も、応答曲線が、検査基準範囲の上限2と下限3の間に収まっていれば、合格と判定される。
【0029】
次に、検査基準範囲の上限と下限の算出方法について説明する。
【0030】
検査基準範囲は、マイコン部21での出力電圧の公差Veの絶対値(電圧値)や回路素子群22の公差抵抗値Re、公差電気容量Ceの相対値(%)で決めることができる。
【0031】
これらの公差のうち、絶対値のみを使用する場合、上限値及び下限値は、
【0032】
(上限値)=Vf(t)+ΔV
(下限値)=Vf(t)−ΔV
となる。
【0033】
また、相対値のみ使用する場合、上限値及び下限値は、
(上限値)=Vf(t)(1+r/100)
(下限値)=Vf(t)(1−r/100)
となる。
【0034】
さらに、絶対値と相対値を併用する場合(誤差最大)、
(上限値)=Vf(t)+(ΔV+r・V(f)/100)
(下限値)=Vf(t)−(ΔV+r・V(f)/100)
となる。
【0035】
加えて、絶対値と相対値のうち、厳しい方の値を用いる場合(合格範囲が狭い場合)、
(上限値)=min(Vf(t)+ΔV,Vf(t)(1+r/100))
(下限値)=max(Vf(t)−ΔV,Vf(t)(1−r/100))
となる。
【0036】
これらの上限値、下限値の中から、検査基準に応じて値を定め、記憶部17に記憶しておく。記憶された上限値、下限値から定められる検査基準範囲をもとに、判定部16が、回路素子群22の電気的特性を検査する。
【0037】
以上のように、回路素子群に、経時的に変化するステップ波形や正弦波を入力し、その応答曲線が上記の上限下限の範囲内にあるかどうかを判定することで、いわゆる機能検査において、回路素子群の電気的な導通確認だけでなく、コンデンサやコイルの電気的特性まで検査することができる。したがって、インサーキットテスタにより電気的特性を検査する回路素子群を減らすことができるため、インサーキットテスタでの実装検査を不要に、もしくはプローブピン数を減らすことができる。
[第二の実施の形態]
続いて、本発明の第二の実施の形態(以下実施形態2という)を、図面に従って説明する。
【0038】
実施形態2は、検査対象のECUに複数の回路素子群が備えられている場合の検査に関するものである。
【0039】
図6に示すように、実施形態2の検査装置10は、実施形態1の検査装置10に、さらに、切替部18を加えた構成にしている。そして、検査装置10は、制御部11の指令により、この切替部18を動作させ、検査対象の回路素子群を切り替える。
【0040】
制御部11は、予めECU内部の各回路素子群の情報を記憶しており、検査内容に応じて、検査対象の回路素子群に対応した指令信号を出力するように指令信号発生部12に指令を出すとともに、検査対象の回路素子群と検査装置とを接続する回路に切替を行うように切替部18に指令を出す。
【0041】
このように、切替部18を設けることで、ECUに複数の回路素子群が存在する場合でも迅速に各回路素子群の電気的特性を検査することができ、検査装置のコストを下げることもできる。
【0042】
切替部18で検査対象の回路素子群を切り替える後は、実施形態1と同様に、各回路素子群の応答曲線が検査基準範囲にあるかどうかを判定することで検査を行う。
【0043】
また、上記実施形態1,2以外の形態として、図7に示すように、検査装置10からECU20に直接指令(デジタル信号)を出し(入出力ポートとは別の系統から指令を出す)、ECUから出力される検査信号をもとに、ECUに内蔵された回路素子群の電気的特性を検査するようにしてもよい。
【0044】
くわえて、図8に示すように、検査装置10に、指令信号発生部12の代わりに、検査信号出力部を設けて、直接検査装置から検査信号を発生させて検査を行うようにしてもよい。その場合、検査装置10は、さらに、検査装置10のDA変換部13とAD変換部14との間に抵抗を加え、回路素子群に接続する。
【0045】
このように構成することで、検査装置10から出力された検査信号に対する回路素子群の応答波形をもとに検査を行うことができる。
【0046】
なお、図9に示すように、一つのECUに複数の検査対象の回路素子群が存在する場合(実施形態2のような場合)は、抵抗を可変抵抗として、各回路素子群に応じた抵抗値にするように構成してもよい。
【0047】
【発明の効果】
本発明によれば、ECUに設けられた回路素子群に、経時的に変化するステップ波形や正弦波などを入力し、その応答曲線が検査基準範囲内にあるかどうかを判定することで、いわゆる機能検査において、回路素子群の電気的な導通確認だけでなく、コンデンサやコイルの電気的特性まで検査することができる。したがって、インサーキットテスタにより電気的特性を検査する回路素子群の対象範囲が狭くなるため、インサーキットテスタでの実装検査を不要に、もしくはプローブピン数を減らすことができる。
【図面の簡単な説明】
【図1】 実施形態1における検査装置およびECUの回路構成図である。
【図2】 本発明の機能検査に用いる波形信号(検査信号)の一例である((a)ステップ波形、(b)正弦波)。
【図3】 回路素子群をLPFとした場合の回路構成図である。
【図4】 応答曲線の一例である((a)ステップ波形の応答曲線、(b)正弦波の応答曲線)。
【図5】 本発明の検査装置およびECUの回路構成図の一例である。
【図6】 本発明の検査装置およびECUの回路構成図の一例である。
【図7】 本発明の検査装置およびECUの回路構成図の一例である。
【図8】 本発明の検査装置およびECUの回路構成図の一例である。
【図9】 本発明の検査装置およびECUの回路構成図の一例である。
【符号の説明】
1 応答曲線、2 上限、3 下限、10 検査装置、11 制御部、12指令信号発生部、13 DA変換部、14 AD変換部、16 判定部、17記憶部、18 切替部、21 マイコン部、22 回路素子群。
Claims (2)
- 制御用マイクロプロセッサによって制御される電子制御装置に実装された回路素子群の機能検査を行う機能検査方法であって、
前記制御用マイクロプロセッサから出力される経時的に変化する検査信号を回路素子群に入力する入力工程と、
回路素子群から出力される前記検査信号に対する応答検査信号の出力電圧値に少なくとも基づいて得られる応答曲線が予め定められた検査基準範囲内にあるか否かを判定する判定工程とを含み、
前記検査基準範囲は、前記制御用マイクロプロセッサの出力電圧に対して予め定められた公差電圧に基づいて定められる前記応答検査信号の出力電圧値の上限値と、前記回路素子群に対して予め定められた公差抵抗値もしくは公差電気容量の相対値とに基づいて定められる前記出力電圧値の上限値のうち低いほうの上限値、および前記公差電圧に基づいて定められる前記出力電圧値の下限値と前記公差抵抗値もしくは公差電気容量の相対値に基づいて定められる前記出力電圧値の下限値のうち高いほうの下限値、に基づいて定められること、
を特徴とする機能検査方法。 - 制御用マイクロプロセッサによって制御される電子制御装置に実装された回路素子群の機能検査を行う機能検査装置であって、
前記制御用マイクロプロセッサより出力された経時的に変化する検査信号に対する前記回路素子群の応答検査信号を入力する入力端子と、
回路素子群の前記応答検査信号の出力電圧値に少なくとも基づいて得られる応答曲線が予め定められた検査範囲内にあるか否かを判定する判定回路とを備え、
前記検査基準範囲は、前記制御用マイクロプロセッサの出力電圧に対して予め定められた公差電圧に基づいて定められる前記応答検査信号の出力電圧値の上限値と、前記回路素子群に対して予め定められた公差抵抗値もしくは公差電気容量の相対値とに基づいて定められる前記出力電圧値の上限値のうち低いほうの上限値、および前記公差電圧に基づいて定められる前記出力電圧値の下限値と前記公差抵抗値もしくは公差電気容量の相対値に基づいて定められる前記出力電圧値の下限値のうち高いほうの下限値、に基づいて定められること、
を特徴とする機能検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074050A JP4192638B2 (ja) | 2003-03-18 | 2003-03-18 | 電子制御装置の機能検査方法および機能検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074050A JP4192638B2 (ja) | 2003-03-18 | 2003-03-18 | 電子制御装置の機能検査方法および機能検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004279337A JP2004279337A (ja) | 2004-10-07 |
| JP4192638B2 true JP4192638B2 (ja) | 2008-12-10 |
Family
ID=33289794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074050A Expired - Fee Related JP4192638B2 (ja) | 2003-03-18 | 2003-03-18 | 電子制御装置の機能検査方法および機能検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192638B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102179446B1 (ko) * | 2019-03-27 | 2020-11-18 | 주식회사 경신 | 회로 기판 검사 장치 및 방법 |
| CN117148018B (zh) * | 2023-10-27 | 2024-03-26 | 南方电网数字电网研究院有限公司 | 用于配电模组的功能测试系统和方法 |
-
2003
- 2003-03-18 JP JP2003074050A patent/JP4192638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004279337A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612568B2 (en) | Open-circuit testing system and method | |
| JP2002156399A (ja) | 回路基板の検査装置及び検査方法 | |
| JP4978779B2 (ja) | 半導体集積回路の試験方法及びicテスタ | |
| US6518777B2 (en) | Method and apparatus for measuring insulation resistance | |
| JP3821418B2 (ja) | ワイヤハーネス検査方法 | |
| JP4192638B2 (ja) | 電子制御装置の機能検査方法および機能検査装置 | |
| JP7075121B2 (ja) | 電子製品の評価方法および評価装置 | |
| JP5154196B2 (ja) | 回路基板検査装置 | |
| US20240385236A1 (en) | Electronic control unit and method for monitoring solder joints of an electronic control unit | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP3494942B2 (ja) | 集積半導体回路 | |
| JP2011022104A (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
| KR102789789B1 (ko) | 안테나 증폭기와 안테나 구조물 사이의 연결 상태를 결정하기 위한 방법, 진단 모듈 및 안테나 증폭기 | |
| JP2009083648A (ja) | 車載電子制御装置 | |
| JP2003066120A (ja) | 検査装置および検査方法 | |
| JP4720696B2 (ja) | 信号測定装置 | |
| JPH11202032A (ja) | 基板検査方法、およびこの方法を使用した基板検査装置 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP6315273B2 (ja) | 絶縁状態測定装置 | |
| US20250164551A1 (en) | Electronic Component and Method of Operating Such a Component | |
| JP4227815B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JP2011015259A (ja) | 半導体集積回路装置およびその試験方法 | |
| JP4150624B2 (ja) | 校正用冶具 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JP5710398B2 (ja) | 回路基板実装部品の検査装置および回路基板実装部品の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |