JP4209797B2 - トランスバーサルフィルタ - Google Patents

Description

本発明は、トランスバーサルフィルタに関わり、特に、光ファイバー通信における波長分散や偏波モード分散を電気回路により補償する超高周波動作のトランスバーサルフィルタに関わる。

従来のトランスバーサルフィルタの例は、例えば下記特許文献１、特許文献２に記載されている。

図１１に従来のトランスバーサルフィルタの例を示す。入力端子１から入力されるデータは入力バッファ１１にてレベル調整され、縦続接続された第１〜第４の遅延回路２１〜２４に入力される。入力バッファ１１の出力及び第１〜第４の遅延回路２１〜２４の出力は、それぞれ第１〜第５の乗算回路３１〜３５に入力される。第１〜第５の乗算回路３１〜３５の出力は、第１〜第４の加算回路４２〜４５により加算され、出力バッファ１２を経由して出力端子２から出力される。

ここで、第１の乗算回路３１を経由する信号経路をＰ１、第２の乗算回路３２を経由する信号経路をＰ２、第３の乗算回路３３を経由する信号経路をＰ３、第４の乗算回路３４を経由する信号経路をＰ４、第５の乗算回路３５を経由する信号経路をＰ５とする。

図１２に従来のトランスバーサルフィルタの伝達時間を示す。横軸は信号経路を示し、縦軸はトランスバーサルフィルタの伝達時間を示す。例えば、横軸に示すＰ１は第１の乗算回路３１を経由する信号経路であり、これに対応する伝達時間のプロットは第１の乗算回路３１に入力するタップ係数を１とし他のすべての乗算回路に入力するタップ係数をゼロとした場合のトランスバーサルフィルタの伝達時間を示す。図に示すように、従来のトランスバーサルフィルタの伝達時間は信号経路（Ｐ１〜Ｐ５）の選択により可変である。従って、従来のトランスバーサルフィルタは、適当なタップ係数を与えることにより、有限長インパルス応答回路（ＦＩＲ）として機能する。

特開２００３−０８７１９８号公報 特開２００３−２５８６０６号公報

一般に有限長インパルス応答回路では、求められるフィルタ特性を実現するためのタップ係数の組合せをＺ変換により演算する。この演算を実行するために、信号経路を順番に変更した場合の伝達時間の変化は常に一定であることが求められる。しかしながら、図１１の従来のトランスバーサルフイルタでは、図１２に示すように、信号経路を順番に変更した場合の伝達時間の変化は一定とはならない。すなわち、信号経路をＰ１からＰ２へ変更した場合が最も伝達時間の変化が大きく、Ｐ４からＰ５へ変更した場合が最も小さくなる。

伝達時間の変化（伝達時間差）が一定かどうかを調べるためには、縦軸を伝達時間差としたグラフを描画すれば明らかとなる。図１３は従来のトランスバーサルフィルタの伝達時間差を示す。横軸は隣り合う二つの信号経路を示し、縦軸はトランスバーサルフィルタの伝達時間差を示す。例えば、横軸に示すＰ２−Ｐ１はＰ２とＰ１の二つの信号経路を示しており、縦軸は二つの信号経路の伝達時間差を示す。有限長インパルス応答回路では、隣同士の信号経路間の伝達時間差はすべて等しいことが求められる。しかしながら、従来のトランスバーサルフィルタではＰ２−Ｐ１とＰ５−Ｐ４が、それ以外よりも、それぞれ、大きくなり、小さくなっている。このような伝達時間差のばらつきは、特に高周波信号（概ね１０ＧＨｚ以上）を通す場合に顕著となる。

このように隣同士の信号経路間の伝達時間差が一定とならないのは、従来のトランスバーサルフィルタの入力端及び出力端に存在する不連続性のためである。すなわち、入力端においては、第１の乗算回路３１出力のみが直接後段に相当する第１の加算器４２に入力されるため、信号経路Ｐ１の伝達時間は他の信号経路よりも余計に短くなる。また、出力端においては、第４（一般にＮ）の遅延回路２４出力はデータを送出する次の段の遅延回路が存在せず、負荷が第１〜第３の遅延回路２１〜２３よりも軽減されるため、信号経路Ｐ５の伝達時間は他の信号経路よりも短くなる。

本発明の目的は、入力端及び出力端、あるいは出力端における不連続性を補償し、隣同土の信号経路間の伝達時間差をすべて、あるいは入力端を除いてすべて等しくしたトランスバーサルフィルタを提供することにある。

本発明においては、上記目的を達成するために、請求項１に記載のように、入力データのレベル調整を行う入力バッファと、前記入力バッファの出力を入力し所定の時間遅延を施す第１から第Ｎ（Ｎは３以上の整数とする）までのＮ個の遅延回路と、前記入力バッファの出力を入力し外部から与えられるタップ係数を乗算して出力する第１の乗算回路と、前記Ｎ個の遅延回路の各出力をそれぞれ入力し外部から与えられるタップ係数を乗算して出力する第２から第Ｎ＋１までのＮ個の乗算回路と、前記第Ｋ（Ｋは１からＮまでの整数とする）の乗算回路の出力と前記第Ｋ＋１の乗算回路の出力とを加算する第１から第ＮまでのＮ個の加算回路と、前記第Ｎの加算回路の出力を入力する出力バッファと、から構成されるトランスバーサルフィルタであって、前記第Ｎの遅延回路の出力を入力する第Ｎ＋１の遅延回路を新たに設け、前記第Ｋの遅延回路と前記第Ｋ＋１の遅延回路とを接続する配線長をすべて等しくしたことを特徴とするトランスバーサルフィルタを構成する。

また、本発明においては、請求項２に記載のように、前記第１から第ＮまでのＮ個の遅延回路は、各々が複数の遅延バッファの縦続接続により構成され、前記第Ｎ＋１の遅延回路は、前記複数の遅延バッファの内の初段の遅延バッファのみで構成されることを特徴とする請求項１に記載のトランスバーサルフィルタを構成する。

また、本発明においては、請求項３に記載のように、前記第１の乗算回路の出力を入力し前記第１の加算回路にその出力を送出する前置加算回路と、前記前置加算回路の他方の入力にゼロに相当する信号を送出する信号発生回路と、を新たに設けることを特徴とする請求項１又は２に記載のトランスバーサルフィルタを構成する。

また、本発明においては、請求項４に記載のように、前記第１の遅延回路の遅延時間を、前記第２から第Ｎまでの遅延回路の遅延時間よりも前記第１の加算回路の伝達時間に相当する分だけ短くすることを特徴とする請求項１又は２に記載のトランスバーサルフィルタを構成する。

本発明の実施により、遅延回路の新設、信号発生回路と加算回路との組み合わせの新設、または初段遅延回路の遅延時間の短縮によって、入力端及び出力端、あるいは出力端における不連続性を補償し、隣同土の信号経路間の伝達時間差をすべて、あるいは入力端を除いてすべて等しくしたトランスバーサルフィルタを提供することが可能となる。

（第１の実施形態）
図１は本発明第１の実施形態のトランスバーサルフィルタを示す。入力端子１から入力されるデータは入力バッファ１１にてレベル調整され、縦続接続された第１〜第４の遅延回路２１〜２４に入力される。入力バッファ１１の出力及び第１〜第４の遅延回路２１〜２４の出力は、それぞれ第１〜第５の乗算回路３１〜３５に入力される。第１〜第５の乗算回路３１〜３５の出力は、第１〜第４の加算回路４２〜４５により加算され、出力バッファ１２を経由して出力端子２から出力される。ここで、第１の乗算回路３１を経由する信号経路をＰ１、第２の乗算回路３２を経由する信号経路をＰ２、第３の乗算回路３３を経由する信号経路をＰ３、第４の乗算回路３４を経由する信号経路をＰ４、第５の乗算回路３５を経由する信号経路をＰ５とする。ここまでは、図１１に示した従来のトランスバーサルフィルタの構成と同じである。本実施形態では、第５の遅延回路２５が第４の遅延回路２４の出力に新たに付加し、かつ第１から第５の遅延回路２１〜２５を接続する配線長をすべて等しくする点が従来と異なる。

図２は本発明第１の実施形態のトランスバーサルフィルタの伝達時間を示す。横軸は信号経路を示し、縦軸はトランスバーサルフィルタの伝達時間を示す。例えば、横軸に示すＰ１は第１の乗算回路３１を経由する信号経路であり、これに対応する伝達時間のプロットは第１の乗算回路３１に入力するタップ係数を１とし他のすべての乗算回路に入力するタップ係数をゼロとした場合のトランスバーサルフィルタの伝達時間を示す。図に示すように、本実施形態のトランスバーサルフィルタの伝達時間は信号経路（Ｐ１〜Ｐ５）の選択により可変である。従って、本実施形態のトランスバーサルフィルタは、適当なタップ係数を与えることにより、有限長インパルス応答回路（ＦＩＲ）として機能する。

図３は本発明第１の実施形態のトランスバーサルフィルタの伝達時間差を示す。横軸は二つの信号経路を示し、縦軸はトランスバーサルフィルタの伝達時間差を示す。例えば、横軸に示すＰ２−Ｐ１はＰ２とＰ１の二つの信号経路を示しており、縦軸は二つの信号経路の伝達時間差を示す。

例えば図１１に示した従来のトランスバーサルフィルタでは、出力端における不連続性のため、信号経路Ｐ５と信号経路Ｐ４の伝達時間差（Ｐ５−Ｐ４）がそれ以外よりも小さい問題があった。本実施形態では、第４の遅延回路２４の出力に第５の遅延回路２５が新たに付加され、かつ第１から第５の遅延回路２１〜２５を接続する配線長がすべて等しく設計されたため、信号経路Ｐ５と信号経路Ｐ４の伝達時間差（Ｐ５−Ｐ４）がそれ以外（Ｐ３−Ｐ２、Ｐ４−Ｐ３）と完全に等しくなる。

上記の効果が得られたのは、第４の遅延回路の集中回路定数的な負荷が第１〜第３の遅延回路の集中回路定数的な負荷と等しくなっただけでなく、各遅延回路間を接続する配線長をすべて等しくしたことにより配線寄生による負荷もすべて等しくなり、出力端に存在する不連続性を完全に補償できたためである。

本実施形態は、請求項１に係る発明において、Ｎ＝４としたときの一実施形態例となっている。Ｎが３以上で４とは異なる整数である場合にも、請求項１に係る発明が、本実施形態と同様の効果を奏することは明らかである。

（第２の実施形態）
図４は本発明第２の実施形態のトランスバーサルフィルタを示す。入力端子１から入力されるデータは入力バッファ１１にてレベル調整され、縦続接続された第１〜第４の遅延回路２１〜２４に入力される。入力バッファ１１の出力及び第１〜第４の遅延回路２１〜２４の出力は、それぞれ第１〜第５の乗算回路３１〜３５に入力される。第１〜第５の乗算回路３１〜３５の出力は、第１〜第４の加算回路４２〜４５により加算され、出力バッファ１２を経由して出力端子２から出力される。さらに、第１の実施形態と同様に第５の遅延回路２５Ａが第４の遅延回路２４の出力に新たに付加され、かつ第１から第５の遅延回路２１〜２４、２５Ａを接続する配線長がすべて等しく設計される。第１の実施形態と異なる点は、第１から第４の遅延回路２１〜２４が各々複数の遅延バッファの縦続接続により構成され、かつ第１の実施形態における第５の遅延回路２５を、第１から第４までの遅延回路２１〜２４を構成する複数の遅延バッファの内初段の遅延バッファのみから構成される第５の遅延回路２５Ａとした点にある。

図５は第５の遅延回路２５Ａとその周辺の回路図を示す。第４の遅延回路２４は所望の遅延時間を得るために複数の遅延バッファ（図では６段）により構成されるのに対して、第５の遅延回路２５Ａは初段の遅延バッファのみで構成される。このため、本実施形態は第１の実施形態と比較して低電力での動作が可能となり、第１の実施形態と同じ効果を低電力で実現するという効果が得られる。

一方で、第１の実施形態と同様に、第４の遅延回路の集中回路定数的な負荷が第１〜第３の遅延回路の集中回路定数的な負荷と等しくなり、かつ各遅延回路間を接続する配線長をすべて等しくしたことにより配線寄生による負荷もすべて等しくなり、出力端に存在する不連続性を完全に補償できる。本実施形態の動作は、第１の実施形態と同様に、図２に示す遅延時間、図３に示す遅延時間差の特性を示す。

なお、第１から第４の遅延回路２１〜２４は複数の遅延バッファから構成されるが、具体的な回路としては「エミッタフォロワ（コレクタ接地増幅器）＋差動増幅器＋エミッタフォロワ＋差動増幅器・・・」または「ソースフォロワ＋差動増幅器＋ソースフォロワ＋差動増幅器・・・」等が考えられる。この場合には、エミッタフォロワまたはソースフォロワを初段の遅延バッファすなわち第５の遅延回路とすればよい。

本実施形態は、請求項２に係る発明において、Ｎ＝４としたときの一実施形態例となっている。Ｎが３以上で４とは異なる整数である場合にも、請求項２に係る発明が、本実施形態と同様の効果を奏することは明らかである。

（第３の実施形態）
図６は本発明第３の実施形態のトランスバーサルフィルタを示す。入力端子１から入力されるデータは入力バッファ１１にてレベル調整され、縦続接続された第１〜第４の遅延回路２１〜２４に入力される。入力バッファ１１の出力及び第１〜第４の遅延回路２１〜２４の出力は、それぞれ第１〜第５の乗算回路３１〜３５に入力される。第１〜第５の乗算回路３１〜３５の出力は、第１〜第４の加算回路４２〜４５により加算され、出力バッファ１２を経由して出力端子２から出力される。さらに、第１の実施形態と同様に第５の遅延回路２５が第４の遅延回路２４の出力に新たに付加され、かつ第１から第５の遅延回路２１〜２５を接続する配線長がすべて等しく設計される。本実施形態ではさらに、第１の乗算回路３１と第１の加算回路４２の間に新たに前置加算回路４１が付加され、この前置加算回路４１の他方の入力にゼロに相当する信号を送出する信号発生回路４０が付加される。

図７は本発明第３の実施形態のトランスバーサルフィルタの伝達時間を示し、図８は本発明第３の実施形態のトランスバーサルフィルタの伝達時間差を示す。 例えば図１１に示した従来のトランスバーサルフィルタでは、入力端における不連続性のため、信号経路Ｐ２と信号経路Ｐ１の伝達時間差（Ｐ２−Ｐ１）がそれ以外よりも大きい問題があった。本実施形態では、第１の乗算回路３１と第１の加算回路４２の間に新たに前置加算回路４１が付加され、さらにこの前置加算回路４１の他方の入力にゼロに相当する信号を送出する信号発生回路４０が付加されるため、信号経路Ｐ２と信号経路Ｐ１の伝達時間差（Ｐ２−Ｐ１）がそれ以外（Ｐ３−Ｐ２、Ｐ４−Ｐ３、Ｐ５−Ｐ４）と完全に等しくなる。

上記の効果が得られたのは、他の信号経路（Ｐ２〜Ｐ５）と同様に信号経路Ｐ１に回路構造上対称となる前置加算回路４１が付加されたことにより、入力端に存在する不達続性を完全に補償できたためである。

本実施形態は、請求項３に係る発明において、Ｎ＝４としたときの一実施形態例となっている。Ｎが３以上で４とは異なる整数である場合にも、請求項３に係る発明が、本実施形態と同様の効果を奏することは明らかである。

（第４の実施形態）
図９は本発明第４の実施形態のトランスバーサルフィルタを示す。入力端子１から入力されるデータは入力バッファ１１にてレベル調整され、縦続接続された第１〜第４の遅延回路２１Ａ、２２〜２４に入力される。入力バッファ１１の出力及び第１〜第４の遅延回路２１Ａ、２２〜２４の出力は、それぞれ第１〜第５の乗算回路３１〜３５に入力される。第１〜第５の乗算回路３１〜３５の出力は、第１〜第４の加算回路４２〜４５により加算され、出力バッファ１２を経由して出力端子２から出力される。さらに、第１の実施形態と同様に第５の遅延回路２５が第４の遅延回路２４の出力に新たに付加され、かつ第１から第５の遅延回路２１Ａ、２２〜２５を接続する配線長がすべて等しく設計される。本実施形態ではさらに、第１の遅延回路２１Ａの遅延時間を、第２から第４までの遅延回路２２〜２４の遅延時間よりも第１の加算回路４２の伝達時間に相当する分だけ小さくする。ここに、加算回路の伝達時間とは、加算回路に信号が入力されてから出力されるまでの時間である。なお、第１〜第４の加算回路４２〜４５はすべて等しい伝達時間を有しているものとする。

図１０は第１の遅延回路２１Ａとその周辺の回路図を示す。第２の遅延回路２２は所望の遅延時間を得るために複数の遅延バッファ（図では６段）により構成されるのに対して、第１の遅延回路２１Ａは第１の加算回路４２の遅延時間に相当する遅延バッファを削除して（図では５段で）構成される。

例えば図１１に示した従来のトランスバーサルフィルタでは、入力端における不連続性のため、信号経路Ｐ２と信号経路Ｐ１の伝達時間差（Ｐ２−Ｐ１）がそれ以外よりも大きい問題があった。本実施形態では、第１の遅延回路２１Ａの遅延時間を、第２から第４までの遅延回路２２〜２４の遅延時間よりも第１の加算回路４２の伝達時間に相当する分だけ小さくするため、入力端での不連続性を完全に補償することができ、信号経路Ｐ２と信号経路Ｐ１の伝達時間差（Ｐ２−Ｐ１）がそれ以外（Ｐ３−Ｐ２、Ｐ４−Ｐ３、Ｐ５−Ｐ４）と完全に等しくなる効果が得られる。また、第３の実施形態と比較して、前置加算回路４１が不要であり、遅延回路２１Ａの素子数が減少できるため、低電力で実現できる効果が得られる。本実施形態の動作は、第３の実施形態と同様に、図７に示す遅延時間、図８に示す遅延時間差の特性を示す。

本実施形態は、請求項４に係る発明において、Ｎ＝４としたときの一実施形態例となっている。Ｎが３以上で４とは異なる整数である場合にも、請求項４に係る発明が、本実施形態と同様の効果を奏することは明らかである。

本発明第１の実施形態のトランスバーサルフィルタを説明する図である。 本発明第１の実施形態のトランスバーサルフィルタの伝達時間を示す図である。 本発明第１の実施形態のトランスバーサルフィルタの伝達時間差を示す図である。 本発明第２の実施形態のトランスバーサルフィルタを説明する図である。 第５の遅延回路２５Ａとその周辺の回路図である。 本発明第３の実施形態のトランスバーサルフィルタを説明する図である。 本発明第３の実施形態のトランスバーサルフィルタの伝達時間を示す図である。 本発明第３の実施形態のトランスバーサルフィルタの伝達時間差を示す図である。 本発明第４の実施形態のトランスバーサルフィルタを説明する図である。 第１の遅延回路２１Ａとその周辺の回路図である。 従来のトランスバーサルフィルタを説明する図である。 従来のトランスバーサルフィルタの伝達時間を示す図である。 従来のトランスバーサルフィルタの伝達時間差を示す図である。

符号の説明

１…入力端子、２…出力端子、３〜７…タップ係数入力端子、１１…入力バッファ、１２…出力バッファ、２１…第１の遅延回路、２１Ａ…第１の遅延回路、２２…第２の遅延回路、２３…第３の遅延回路、２４…第４の遅延回路、２５…第５の遅延回路、２５Ａ…第５の遅延回路、３１…第１の乗算回路、３２…第２の乗算回路、３３…第３の乗算回路、３４…第４の乗算回路、３５…第５の乗算回路、４０…信号発生回路、４１…前置加算回路、４２…第１の加算回路、４３…第２の加算回路、４４…第３の加算回路、４５…第４の加算回路。

Claims (4)

1. 入力データのレベル調整を行う入力バッファと、前記入力バッファの出力を入力し所定の時間遅延を施す第１から第Ｎ（Ｎは３以上の整数とする）までのＮ個の遅延回路と、
   前記入力バッファの出力を入力し外部から与えられるタップ係数を乗算して出力する第１の乗算回路と、
   前記Ｎ個の遅延回路の各出力をそれぞれ入力し外部から与えられるタップ係数を乗算して出力する第２から第Ｎ＋１までのＮ個の乗算回路と、
   前記第Ｋ（Ｋは１からＮまでの整数とする）の乗算回路の出力と前記第Ｋ＋１の乗算回路の出力とを加算する第１から第ＮまでのＮ個の加算回路と、
   前記第Ｎの加算回路の出力を入力する出力バッファと、
   から構成されるトランスバーサルフィルタであって、
   前記第Ｎの遅延回路の出力を入力する第Ｎ＋１の遅延回路を新たに設け、
   前記第Ｋの遅延回路と前記第Ｋ＋１の遅延回路とを接続する配線長をすべて等しくしたことを特徴とするトランスバーサルフィルタ。
2. 前記第１から第ＮまでのＮ個の遅延回路は、各々が複数の遅延バッファの縦続接続により構成され、
   前記第Ｎ＋１の遅延回路は、前記複数の遅延バッファの内の初段の遅延バッファのみで構成されることを特徴とする請求項１に記載のトランスバーサルフィルタ。
3. 前記第１の乗算回路の出力を入力し前記第１の加算回路にその出力を送出する前置加算回路と、
   前記前置加算回路の他方の入力にゼロに相当する信号を送出する信号発生回路と、
   を新たに設けることを特徴とする請求項１又は２に記載のトランスバーサルフィルタ。
4. 前記第１の遅延回路の遅延時間を、前記第２から第Ｎまでの遅延回路の遅延時間よりも前記第１の加算回路の伝達時間に相当する分だけ短くすることを特徴とする請求項１又は２に記載のトランスバーサルフィルタ。

Images