JP4226376B2

JP4226376B2 - Active balun circuit

Info

Publication number: JP4226376B2
Application number: JP2003110602A
Authority: JP
Inventors: 宗也川島; 匡夫中川
Original assignee: Nippon Telegraph and Telephone Corp; NTT Inc USA
Current assignee: NTT Inc; NTT Inc USA
Priority date: 2003-04-15
Filing date: 2003-04-15
Publication date: 2009-02-18
Anticipated expiration: 2023-04-15
Also published as: JP2004320358A

Description

【０００１】
【発明の属する技術分野】
本発明は、ミキサや増幅器に用いられるアクティブバラン回路（平衡／不平衡変換回路）の構成に関するものである。
【０００２】
【従来の技術】
従来、入力信号を同相と逆相の出力信号に変換し、その出力信号をバランス型ミキサに入力する回路としては、例えば図７に示すような非特許文献１に記述されているＲｉｎｇ（Rat-Race）ハイブリッド回路がある。図７中、６１、６２、６３は入出力端子、６４、６５、６６は電気長λ／４の伝送線路、６７は電気長３λ／４の伝送線路である。この回路は、入出力端子６１を伝送線路６４の一端および伝送線路６５の一端に接続し、伝送線路６５の他端を伝送線路６６の一端および入出力端子６３に接続し、伝送線路６６の他端を伝送線路６７の一端に接続するとともに接地し、伝送線路６７の他端を入出力端子６２および伝送線路６４の他端に接続し、入出力端子６１に入力した高周波信号を入出力端子６２および入出力端子６３から１８０度の位相差の高周波信号として出力する構成である。
【０００３】
しかしながら、この構成では、λ／４の伝送線路を３本および３λ／４の伝送線路を１本使用するため、１０ＧＨｚより低い周波数帯では回路規模が大きくなり、ＭＭＩＣ化には適さないという問題点を有していた。
【０００４】
ＭＭＩＣ化に適した回路として、例えば図８に示すような非特許文献２に記述されているアクティブバラン回路がある。図８中、７１は入力端子、７２、７３は出力端子、７４、７５は電界効果トランジスタ、７６、７７は負荷素子、７８、７９はバイアス端子である。このアクティブバラン回路は、入力端子７１を電界効果トランジスタ７４のソース端子および電界効果トランジスタ７５のゲート端子に接続し、電界効果トランジスタ７４のドレイン端子を出力端子７２および負荷素子７６の一端に接続し、電界効果トランジスタ７４のゲート端子を接地し、負荷素子７６の他端をバイアス端子７８に接続し、電界効果トランジスタ７５のドレイン端子を出力端子７３および負荷素子７７の一端に接続し、電界効果トランジスタ７５のソース端子を接地し、負荷素子７７の他端をバイアス端子７９に接続した構成である。このアクティブバラン回路は、ゲート接地の電界効果トランジスタ７４とソース接地の電界効果トランジスタ７５の出力位相差がおおよそ１８０度となることを利用している。
【０００５】
ここで、高周波信号を入力した場合の動作を、図９および図１０を用いて説明する。図９は従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタ（ＣＧＦ：common-gate FET）７４を簡略化した等価回路図である。同図において８１はゲート・ソース間容量、８２はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図１０は従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタ（ＣＳＦ：common-source FET）７５を簡略化した等価回路図である。同図において８３はゲート・ソース間容量、８４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【０００６】
入出力のインピーダンスをＺ₀とすると、図９の等価回路のアドミッタンス行列［Ｙ_CGF］は、ゲート・ソース間容量C_gsと相互コンダクタンスｇ_mを用い、次のように表すことが出来る。

よって、通過特性を表すＳパラメータ（Ｓ₂₁）_CGFとその通過位相特性（∠Ｓ₂₁）_CGFは、次のように表すことが出来る。

【０００７】
また、図１０の等価回路のアドミッタンス行列［Ｙ_CSF］は、ゲート・ソース間容量Ｃ_gsと相互コンダクタンスｇ_mを用い、次のように表すことが出来る。

よって、通過特性を表すＳパラメータ（Ｓ₂₁）_CSFとその通過位相特性（∠Ｓ₂₁）_CSFは、次のように表すことが出来る。

【０００８】
以上の結果、図８に示す回路の出力位相差（∠Ｓ₂₁）_CSF−（∠Ｓ₂₁）_CGFは次のように表すことが出来る。

このとき、

である。よって

となる周波数帯において、(7)式は単調減少の関数であり、周波数が高くなるに従い１８０度からのずれが大きくなる。
【０００９】
ソース接地の電界効果トランジスタ７５およびゲート接地の電界効果トランジスタ７４として、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴ（ｇ_m：２９．５ｍＳ、Ｃ_gs：０．２４ｐＦ）を用いた場合、(8)式が成立する周波数帯は約２０ＧＨｚ以下である。そのときの５ＧＨｚでの位相差（∠Ｓ₂₁）_CGF−（∠Ｓ₂₁）_CSFは(6)式より約１２度となり、アクティブバランを使用する１０ＧＨｚ以下の周波数帯では(6)式は１８０度から大きくずれることがわかる。従って、従来のアクティブバラン回路は、その出力位相差（∠Ｓ₂₁）_CGF−（∠Ｓ₂₁）_CSFが、周波数が高くなると１８０度から大きくずれ、位相誤差が劣化することがわかる。
【００１０】
図１１は図８に示したアクティブバラン回路の具体例である。図１１中、９１は入力端子、９２、９３は出力端子、９４、９５は電界効果トランジスタ、９６、９７、９８、９９、１００は容量素子、１０１はインダクタ、１０２、１０３、１０４、１０５、１０６、１０７、１０８は抵抗素子、１０９、１１０、１１１はバイアス端子である。このアクティブバラン回路は、入力端子９１を容量素子９６の一端に接続し、電界効果トランジスタ９４のソース端子をインダクタ１０１の一端および容量素子９６の他端および容量素子９８の一端に接続し、インダクタ１０１の他端を接地し、電界効果トランジスタ９４のゲート端子を接地し、電界効果トランジスタ９４のドレイン端子を抵抗素子１０２の一端および抵抗素子１０３の一端および容量素子９７の一端に接続し、抵抗素子１０３の他端を接地し、容量素子９７の他端を出力端子９２に接続し、電界効果トランジスタ９５のソース端子を接地し、電界効果トランジスタ９５のゲート端子を容量素子９８の他端および抵抗素子１０４の一端および抵抗素子１０５の一端および抵抗素子１０８の一端に接続し、抵抗素子１０５の他端を接地し、電界効果トランジスタ９５のドレイン端子を抵抗素子１０６の一端および抵抗素子１０７の一端および容量素子９９の一端および容量素子１００の一端に接続し、抵抗素子１０７の他端を接地し、容量素子９９の他端を出力端子９３に接続し、容量素子１００の他端を抵抗素子１０８の他端に接続し、抵抗素子１０２の他端をバイアス端子１０９に接続し、抵抗素子１０４の他端をバイアス端子１１０に接続し、抵抗素子１０６の他端をバイアス端子１１１に接続した構成である。
【００１１】
等振幅出力を得るためソース接地の電界効果トランジスタ９５に対し、抵抗素子１０８を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子１０３および１０７を挿入している。
【００１２】
図１２は図１１に示した従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図１１中の電界効果トランジスタ９４のゲート長は０．３μｍ、ゲート幅は７０μｍ、電界効果トランジスタ９５のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子９６、９７、９８、９９、１００の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子１０２、１０６の抵抗値は１８０Ω、抵抗素子１０３、１０７の抵抗値は５００Ω、抵抗素子１０４、１０５の抵抗値は１０００Ω、抵抗素子１０８の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中、●は振幅誤差、○は位相差を示している。このシミュレーション結果より、従来のアクティブバラン回路の位相差は、周波数が高くなると１８０度から大きくずれ、位相差が１８０±２度となる周波数範囲は７００ＭＨｚから２．２ＧＨｚと非常に狭い帯域であることがわかる。
【００１３】
【非特許文献１】
ステファンＡマース著、「マイクロ波ミキサ」、アーテックハウス、１９９３年、２４４頁（Stephen A. Mass“Microwave Mixers”Artech House 1993 p.244）
【非特許文献２】
ＩＤロバートソンおよびＳルシシェン編、「RFICとMMICの設計と技術」、インスティチューションオブエレクトリカルエンジニア、２００１年、314頁（I.D.Robertson and S.Lucyszen ed.“RFIC and MMIC design and technology”The Institution of Electrical Engineers 2001 p.314)。
【００１４】
【発明が解決しようとする課題】
以上のように、図８に示したアクティブバラン回路では、通過位相差に大きな周波数特性を有するため、周波数が高くなると、１８０度位相差からおおきくずれ、位相誤差が劣化するという問題点を有していた。
【００１５】
本発明の目的は、広い周波数領域にわたって１８０度位相差からの誤差を低く抑えることのできるアクティブバラン回路を提供することである。
【００１６】
【課題を解決するための手段】
請求項１にかかる発明は、入力端子を第１の電界効果トランジスタのソース端子および第３の電界効果トランジスタのゲート端子に接続し、前記第１の電界効果トランジスタのゲート端子を接地し、前記第１の電界効果トランジスタのドレイン端子を第２の電界効果トランジスタのソース端子に接続し、該第２の電界効果トランジスタのゲート端子を容量素子の一端および第１のバイアス端子に接続し、該容量素子の他端を接地し、前記第２の電界効果トランジスタのドレイン端子を第１の出力端子および第１の負荷素子の一端に接続し、該第１の負荷端子の他端を第２のバイアス端子に接続し、前記第３の電界効果トランジスタのソース端子を接地し、前記第３の電界効果トランジスタのドレイン端子を第２の出力端子および第２の負荷素子の一端に接続し、該第２の負荷素子の他端を第３のバイアス端子に接続し、前記第１、第２、および第３の電界効果トランジスタは、ゲート・ソース間容量Ｃ _gs および相互コンダクタンスｇ _m が互いに等しくなるようにそれぞれ構成され、前記入力端子に入力した高周波信号が、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴とするアクティブバラン回路とした。
請求項２にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１、第２および第３の電界効果トランジスタを第１、第２および第３のバイポーラトランジスタと置き換え、前記ゲート端子をベース端子に、前記ドレイン端子をコレクタ端子に、前記ソース端子をエミッタ端子に、それぞれ置き換えたことを特徴とするアクティブバラン回路とした。
請求項３にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１および第２の電界効果トランジスタを１個のデュアルゲート型電界効果トランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
請求項４にかかる発明は、請求項２に記載のアクティブバラン回路において、前記第１および第２のバイポーラトランジスタを１個のデュアルベース型バイポーラトランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
請求項５にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１、第２、および第３の電界効果トランジスタは、入出力インピーダンスをＺ o としたときに、該アクティブバラン回路を使用する周波数帯において、次式が成立するようにそれぞれ構成されることを特徴とするアクティブバラン回路とした。

【００２０】
【発明の実施の形態】
本発明では、従来のアクティブバラン回路における１つのゲート接地あるいはベース接地のトランジスタを使用する代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図る。その結果、等しい位相誤差を有する帯域で従来のアクティブバラン回路と比較し広帯域化を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、広帯域で高いバランス性を有したバランス型ミキサや高いイメージ抑圧比を有したイメージ抑圧型ミキサを実現でき、無線通信装置や測定装置など、高精度かつ広帯域なミキサが必要な分野に広く適用できるという利点がある。
【００２１】
［第１の実施の形態］
図１は本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図であって、請求項１の発明に対応する。図１中、１は入力端子、２、３は出力端子、４、５、６は電界効果トランジスタ、７は容量素子、８、９は負荷素子、１０、１１、１２はバイアス端子である。このアクティブバラン回路は、入力端子１を電界効果トランジスタ４のソース端子および電界効果トランジスタ６のゲート端子に接続し、電界効果トランジスタ４のゲート端子を接地し、電界効果トランジスタ４のドレイン端子を電界効果トランジスタ５のソース端子に接続し、電界効果トランジスタ５のゲート端子を容量素子７の一端およびバイアス端子１０に接続し、容量端子７の他端を接地し、電界効果トランジスタ５のドレイン端子を出力端子２および負荷素子８の一端に接続し、負荷端子８の他端をバイアス端子１１に接続し、電界効果トランジスタ６のソース端子を接地し、電界効果トランジスタ６のドレイン端子を出力端子３および負荷素子９の一端に接続し、負荷素子９の他端をバイアス端子１２に接続し、入力端子１に入力した高周波信号が、出力端子２および出力端子３から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴としている。
【００２２】
ここで、高周波信号を入力した場合の動作を図２および図３を用いて説明する。図２は直列接続した２つのゲート接地の電界効果トランジスタ（ＣＧＦ：common-gate FET）４、５を簡略化した等価回路図である。同図において２１、２２はゲート・ソース間容量、２３、２４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図３はソース接地の電界効果トランジスタ（ＣＳＦ：common-source FET）６を簡略化した等価回路図である。同図において２５はゲート・ソース間容量、２６はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【００２３】
それぞれの入出力インピーダンスをＺ₀とすると、図２の等価回路のアドミッタンス行列［Y_CGF2］は、ゲート・ソース間容量Ｃ_gsと相互コンダクタｇ_mを用い、次のように表すことが出来る。

よって、通過特性を表すＳパラメータ（Ｓ₂₁）_CGF2とその通過位相特性（∠Ｓ₂₁）_CGF2は、次のように表すことが出来る。

【００２４】
また、図３の等価回路のアドミッタンス行列［Ｙ_CSF］は、ゲート・ソース間容量Ｃ_gsと相互コンダクタンスｇ_mを用い、次のように表すことが出来る。

【００２５】
その結果、図１に示す回路の出力位相差（∠Ｓ₂₁）_CSF−（∠Ｓ₂₁）_CGF2は次のように表すことが出来る。

一方、図８に示した従来のアクティブバラン回路の出力位相差（∠Ｓ₂₁）_CSF−（∠Ｓ₂₁）_CGFは(6)式より、

である。ここで、

のとき、

すなわち、

となり、本発明によるアクティブバラン回路の出力位相誤差は、従来回路の出力位相誤差より小さくなるため、位相特性を改善することができる。
【００２６】
図４に、ソース接地の電界効果トランジスタおよびゲート接地の電界効果トランジスタとして、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴを用いた場合の通過位相特性および出力位相差のシミュレーション結果を示す。ＧａＡｓＦＥＴのｇ_mは２９．５ｍＳ、Ｃ_gsは０．２４ｐＦ、入出力のインピーダンスＺ₀は５０Ωで計算を行った。同図より、シミュレーションを行った０．１〜１０ＧＨｚにおいて、従来回路の出力位相差（●印）が１８０±２５度であるのに対し、本発明回路の出力位相差（○印）は１８０±１０度であり、出力位相特性が改善されていることが分かる。また、(17)式が成立する周波数帯は０・９ＴＨｚ以下となるため、アクティブバラン回路を使用する周波数帯（ＧＨｚ帯）では(18)式は常に成立する。
【００２７】
図５は本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。同図において、３１は入力端子、３２、３３は出力端子、３４、３５、３６は電界効果トランジスタ、３７、３８、３９、４０、４１、４２は容量素子、４３はインダクタ、４４、４５、４６、４７、４８、４９、５０、５１は抵抗素子、５２、５３、５４、５５はバイアス端子である。このアクティブバラン回路では、入力端子３１を容量素子３７の一端に接続し、電界効果トランジスタ３４のソース端子をインダクタ４３および容量素子３７の他端および容量素子３９の一端に接続し、インダクタ４３の他端を接地し、電界効果トランジスタ３４のゲート端子を接地し、電界効果トランジスタ３４のドレイン端子を電界効果トランジスタ３５のソース端子に接続し、電界効果トランジスタ３５のゲート端子を容量素子４２の一端および抵抗素子５ｌの一端に接続し、容量素子４２の他端を接地し、電界効果トランジスタ３５のドレイン端子を抵抗素子４４の一端および抵抗素子４５の一端および容量素子３８の一端に接続し、抵抗素子４５の他端を接地し、容量素子３８の他端を出力端子３２に接続し、電界効果トランジスタ３６のソース端子を接地し、電界効果トランジスタ３６のゲート端子を容量素子３９の他端および抵抗素子４６の一端および抵抗素子４７の一端および抵抗素子５０の一端に接続し、抵抗素子４７の他端を接地し、電界効果トランジスタ３６のドレイン端子を抵抗素子４８および抵抗素子４９および容量素子４０の一端および容量素子４１の一端に接続し、抵抗素子４９の他端を接地し、容量素子４０の他端を出力端子３３に接続し、容量素子４１の他端を抵抗素子５０の他端に接続し、抵抗素子５１の他端をバイアス端子５２に接続し、抵抗素子４４の他端をバイアス端子５３に接続し、抵抗素子４６の他端をバイアス端子５４に接続し、抵抗素子４８の他端をバイアス端子５５に接続し、入力端子１に高周波信号を入力すると、出力端子３２と出力端子３３における出力信号の位相差が広帯域において１８０度となることを特徴としている。等振幅出力を得るためソース接地の電界効果トランジスタ３６に対し、抵抗素子５０を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子４５および４９を挿入している。
【００２８】
図６は図５に示すアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図５中の電界効果トランジスタ３４、３５、３６のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子３７、３８、３９、４０、４１、４２の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子４４、４８の抵抗値は１８０Ω、抵抗素子４５、４９の抵抗値は５００Ω、抵抗素子４６、４７、５１の抵抗値は１０００Ω、抵抗素子５０の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中の実線●は本発明の具体例の振幅誤差、実線○は本発明の具体例の位相差、破線▲は図１１に示した従来例の振幅誤差、破線△は図１１に示した従来例の位相差である。図６より、本発明では、アクティブバラン回路の位相差が改善され、位相誤差が低く抑えられていることがわかる。このとき、本発明によるアクティブバラン回路の位相差が１８０±２度となる周波数範囲は４００ＭＨｚから８．１ＧＨｚであり、従来の構成（７００ＭＨｚから２．２ＧＨｚ）の約５倍の広い帯域を実現しているがわかる。
【００２９】
［その他の実施形態］
なお、本実施形態ではトランジスタとして電界効果トランジスタを使用した回路を例にとって説明したが、電界効果トランジスタをバイポーラトランジスタに置き換えても同じ効果が得られることは言うまでもない。また、２つの直列接続したゲート接地あるいはベース接地のトランジスタを、デュアルゲート型の電界効果トランジスタあるいはデュアルベース型のバイポーラトランジスタに変えても同じ効果が得られることは言うまでもない。例えば、デュアルゲート型の電界効果トランジスタを使用する場合は、図１において、そのソース端子を入力端子１に、ドレイン端子を出力端子２および負荷素子８の一端に接続し、一方のゲート端子を接地し、他方のゲート端子を容量素子７の一端およびバイアス端子１０に接続すればよい。
【００３０】
また、以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。従って本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００３１】
【発明の効果】
本発明によるアクティブバラン回路は、従来の１つのゲート接地あるいはベース接地のトランジスタの代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、高いバランス性を発揮させ不要信号を除去することが可能なバランス型ミキサを実現でき、無線通信装置や測定装置など、高精度・広帯域なミキシングが必要な分野に広く適用できるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路図である。
【図３】本発明の第１の実施形態のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図４】図２および図３に示すゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果、並びに図９および図１０に示すゲート接地の電界効果トランジスタを簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果を示す図である。
【図５】本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。
【図６】本発明の第１の実施形態に基づくアクティブバラン回路の具体例（図５）および従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。
【図７】従来のバラン回路（Ringハイブリッド）を示す回路図である。
【図８】従来のアクティブバラン回路を示す回路図である。
【図９】従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを簡略化した等価回路図である。
【図１０】従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図１１】従来のアクティブバラン回路の具体例を示す回路図である。
【図１２】従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of an active balun circuit (balanced / unbalanced conversion circuit) used for a mixer or an amplifier.
[0002]
[Prior art]
Conventionally, as a circuit for converting an input signal into an in-phase and reverse-phase output signal and inputting the output signal to a balanced mixer, for example, Ring (Rat−) described in Non-Patent Document 1 as shown in FIG. Race) Hybrid circuit. In FIG. 7, 61, 62 and 63 are input / output terminals, 64, 65 and 66 are transmission lines having an electrical length of λ / 4, and 67 is a transmission line having an electrical length of 3λ / 4. In this circuit, the input / output terminal 61 is connected to one end of the transmission line 64 and one end of the transmission line 65, and the other end of the transmission line 65 is connected to one end of the transmission line 66 and the input / output terminal 63. The end is connected to one end of the transmission line 67 and grounded, the other end of the transmission line 67 is connected to the input / output terminal 62 and the other end of the transmission line 64, and the high-frequency signal input to the input / output terminal 61 is input / output terminal 62. The input / output terminal 63 outputs a high-frequency signal having a phase difference of 180 degrees.
[0003]
However, in this configuration, since three λ / 4 transmission lines and one 3λ / 4 transmission line are used, the circuit scale becomes large in a frequency band lower than 10 GHz, which is not suitable for MMIC. Had.
[0004]
As a circuit suitable for MMIC implementation, for example, there is an active balun circuit described in Non-Patent Document 2 as shown in FIG. In FIG. 8, 71 is an input terminal, 72 and 73 are output terminals, 74 and 75 are field effect transistors, 76 and 77 are load elements, and 78 and 79 are bias terminals. In this active balun circuit, the input terminal 71 is connected to the source terminal of the field effect transistor 74 and the gate terminal of the field effect transistor 75, the drain terminal of the field effect transistor 74 is connected to the output terminal 72 and one end of the load element 76, The gate terminal of the field effect transistor 74 is grounded, the other end of the load element 76 is connected to the bias terminal 78, the drain terminal of the field effect transistor 75 is connected to one end of the output terminal 73 and the load element 77, and the field effect transistor 75 is connected. The source terminal is grounded, and the other end of the load element 77 is connected to the bias terminal 79. This active balun circuit utilizes the fact that the output phase difference between the gate-grounded field effect transistor 74 and the source-grounded field effect transistor 75 is approximately 180 degrees.
[0005]
Here, the operation when a high-frequency signal is input will be described with reference to FIGS. FIG. 9 is an equivalent circuit diagram in which a gate-grounded field effect transistor (CGF: common-gate FET) 74 constituting a conventional active balun circuit is simplified. In the figure, 81 is a gate-source capacitance, and 82 is a current source having a value obtained by multiplying a voltage applied to the gate-source capacitance by a mutual conductance. On the other hand, FIG. 10 is an equivalent circuit diagram in which a common source field effect transistor (CSF: common-source FET) 75 constituting a conventional active balun circuit is simplified. In the figure, 83 is a gate-source capacitance, and 84 is a current source having a value obtained by multiplying a voltage applied to the gate-source capacitance by a mutual conductance.
[0006]
When the input / output impedance is Z ₀ , the admittance matrix [Y _CGF ] of the equivalent circuit of FIG. 9 can be expressed as follows using the gate-source capacitance C _gs and the mutual conductance g _m .

Therefore, the S parameter (S ₂₁ ) _CGF representing the pass characteristic and the pass phase characteristic (∠S ₂₁ ) _CGF can be expressed as follows.

[0007]
Further, the admittance matrix [Y _CSF ] of the equivalent circuit of FIG. 10 can be expressed as follows using the gate-source capacitance C _gs and the mutual conductance g _m .

Therefore, the S parameter (S ₂₁ ) _CSF representing the pass characteristic and the pass phase characteristic (∠S ₂₁ ) _CSF can be expressed as follows.

[0008]
As a result, the output phase difference (∠S ₂₁ ) _CSF − (∠S ₂₁ ) _CGF of the circuit shown in FIG. 8 can be expressed as follows.

At this time,

It is. Therefore

(7) is a monotonically decreasing function, and the deviation from 180 degrees increases as the frequency increases.
[0009]
When a common GaAsFET (g _m : 29.5 mS, C _gs : 0.24 pF) having a gate width of 150 μm and a gate length of 0.3 μm is used as the source grounded field effect transistor 75 and the gate grounded field effect transistor 74. , (8) is a frequency band about 20 GHz or less. Phase difference at 5GHz at that time _{_{(∠S 21) CGF - (∠S}} 21) CSF becomes approximately 12 degrees from (6), at 10GHz following frequency bands using an active balun (6) is 180 degrees It can be seen that there is a large deviation from Therefore, it can be seen that in the conventional active balun circuit, the output phase difference (∠S ₂₁ ) _CGF − (∠S ₂₁ ) _CSF greatly deviates from 180 degrees as the frequency increases, and the phase error deteriorates.
[0010]
FIG. 11 is a specific example of the active balun circuit shown in FIG. In FIG. 11, 91 is an input terminal, 92 and 93 are output terminals, 94 and 95 are field effect transistors, 96, 97, 98, 99 and 100 are capacitive elements, 101 is an inductor, 102, 103, 104, 105 and 106. 107, 108 are resistance elements, and 109, 110, 111 are bias terminals. In this active balun circuit, the input terminal 91 is connected to one end of the capacitive element 96, the source terminal of the field effect transistor 94 is connected to one end of the inductor 101, the other end of the capacitive element 96, and one end of the capacitive element 98. The other end of the field effect transistor 94 is grounded, the gate terminal of the field effect transistor 94 is grounded, the drain terminal of the field effect transistor 94 is connected to one end of the resistor element 102, one end of the resistor element 103, and one end of the capacitor element 97. The other end of the capacitive element 97 is grounded, the other end of the capacitive element 97 is connected to the output terminal 92, the source terminal of the field effect transistor 95 is grounded, the gate terminal of the field effect transistor 95 is connected to the other end of the capacitive element 98 and the resistive element 104. And one end of the resistance element 105 and one end of the resistance element 108, The drain terminal of the field effect transistor 95 is connected to one end of the resistor element 106, one end of the resistor element 107, one end of the capacitor element 99, and one end of the capacitor element 100, and the other end of the resistor element 107 is grounded. The other end of the element 99 is connected to the output terminal 93, the other end of the capacitive element 100 is connected to the other end of the resistance element 108, the other end of the resistance element 102 is connected to the bias terminal 109, and the other end of the resistance element 104 Is connected to the bias terminal 110, and the other end of the resistance element 106 is connected to the bias terminal 111.
[0011]
In order to obtain an equal-amplitude output, negative resistance is applied to the grounded field effect transistor 95 using the resistance element 108, and

resistance elements

103 and 107 are inserted to achieve output matching.
[0012]
FIG. 12 shows the simulation results of the amplitude error and phase difference of the specific example of the conventional active balun circuit shown in FIG. The gate length of the field effect transistor 94 in FIG. 11 is 0.3 μm, the gate width is 70 μm, the gate length of the field effect transistor 95 is 0.3 μm, the gate width is 100 μm, and the

capacitance elements

96, 97, 98, 99, 100 The capacitance value is 10 pF, the inductance value of the inductor 43 is 10 nH, the resistance values of the

resistance elements

102 and 106 are 180Ω, the resistance values of the

resistance elements

103 and 107 are 500Ω, the resistance values of the

resistance elements

104 and 105 are 1000Ω, The resistance value is 1700Ω, and the input / output impedance is 50Ω. In the figure, ● represents an amplitude error, and ○ represents a phase difference. From this simulation result, the phase difference of the conventional active balun circuit deviates greatly from 180 degrees when the frequency becomes high, and the frequency range where the phase difference becomes 180 ± 2 degrees is a very narrow band from 700 MHz to 2.2 GHz. I understand.
[0013]
[Non-Patent Document 1]
Stephan A. Mars, “Microwave Mixer”, Artec House, 1993, p. 244 (Stephen A. Mass “Microwave Mixers” Artech House 1993 p.244)
[Non-Patent Document 2]
“IDIC Robertson and S. Lucyszen ed.“ RFIC and MMIC design and technology ”, The Institution of Electrical Engineering, 2001, 314 (IDRobertson and S. Lucyszen ed. Electrical Engineers 2001 p.314).
[0014]
[Problems to be solved by the invention]
As described above, since the active balun circuit shown in FIG. 8 has a large frequency characteristic in the passing phase difference, there is a problem that when the frequency is increased, the phase difference is greatly shifted from the phase difference of 180 degrees and the phase error is deteriorated. It was.
[0015]
An object of the present invention is to provide an active balun circuit that can suppress an error from a phase difference of 180 degrees over a wide frequency range.
[0016]
[Means for Solving the Problems]
According to the first aspect of the present invention, the input terminal is connected to the source terminal of the first field effect transistor and the gate terminal of the third field effect transistor, the gate terminal of the first field effect transistor is grounded, and the first A drain terminal of the first field effect transistor is connected to a source terminal of the second field effect transistor, a gate terminal of the second field effect transistor is connected to one end of the capacitive element and the first bias terminal, and the capacitive element The other terminal of the second field effect transistor is grounded, the drain terminal of the second field effect transistor is connected to the first output terminal and one end of the first load element, and the other end of the first load terminal is connected to the second bias terminal. And the source terminal of the third field effect transistor is grounded, and the drain terminal of the third field effect transistor is connected to the second output terminal and the second load element. Connected to the one end, and connect the other end of the load element of the second to the third bias terminal, said first, second, and third field effect transistors of the gate-source capacitance C _gs and mutually each is configured to conductance g _m are equal to each other, the high-frequency signal input to the input terminal, an output as a high-frequency signal having a phase difference of 180 degrees in a broadband from the first output terminal and said second output terminal Thus, an active balun circuit is provided.
The invention according to claim 2 is the active balun circuit according to claim 1, wherein the first, second and third field effect transistors are replaced with first, second and third bipolar transistors, and the gate terminal Is replaced with a base terminal, the drain terminal is replaced with a collector terminal, and the source terminal is replaced with an emitter terminal.
According to a third aspect of the present invention, in the active balun circuit according to the first aspect, the first and second field effect transistors are replaced with one dual gate type field effect transistor. It was.
According to a fourth aspect of the present invention, there is provided an active balun circuit according to the second aspect, wherein the first and second bipolar transistors are replaced with one dual base type bipolar transistor. .
Such invention in claim 5, in the active balun circuit according to claim 1, wherein the first, second, and third field effect transistors, when the input and output impedance and Z o, said active balun circuit The active balun circuit is configured so that the following formulas are established in the frequency band using

[0020]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, instead of using one gate-grounded or base-grounded transistor in a conventional active balun circuit, two series-connected gate-grounded or base-grounded transistors are used, or a gate-grounded or base-grounded dual gate. Alternatively, the phase error is improved by using a dual base transistor. As a result, it is possible to achieve a wider band compared with the conventional active balun circuit in a band having the same phase error. Therefore, by using this active balun circuit, it is possible to realize a balanced mixer with a wide bandwidth and a high balance and an image suppression mixer with a high image suppression ratio. There is an advantage that it can be widely applied to a field where a broadband mixer is required.
[0021]
[First Embodiment]
FIG. 1 is a circuit diagram showing a configuration of an active balun circuit according to a first embodiment of the present invention, and corresponds to the invention of claim 1. In FIG. 1, 1 is an input terminal, 2 and 3 are output terminals, 4, 5 and 6 are field effect transistors, 7 is a capacitive element, 8 and 9 are load elements, and 10, 11 and 12 are bias terminals. In this active balun circuit, the input terminal 1 is connected to the source terminal of the field effect transistor 4 and the gate terminal of the field effect transistor 6, the gate terminal of the field effect transistor 4 is grounded, and the drain terminal of the field effect transistor 4 is field effected. The source terminal of the transistor 5 is connected, the gate terminal of the field effect transistor 5 is connected to one end of the capacitive element 7 and the bias terminal 10, the other end of the capacitive terminal 7 is grounded, and the drain terminal of the field effect transistor 5 is connected to the output terminal 2 and one end of the load element 8, the other end of the load terminal 8 is connected to the bias terminal 11, the source terminal of the field effect transistor 6 is grounded, and the drain terminal of the field effect transistor 6 is connected to the output terminal 3 and the load element. 9 is connected to one end of the load element 9, the other end of the load element 9 is connected to the bias terminal 12, and the input terminal 1 is input. High-frequency signal has been and outputs as a high-frequency signal from the output terminal 2 and output terminal 3 having a phase difference of 180 degrees in a wide band.
[0022]
Here, the operation when a high-frequency signal is input will be described with reference to FIGS. FIG. 2 is a simplified equivalent circuit diagram of two gate-grounded field effect transistors (CGFs) 4 and 5 connected in series. In the figure, 21 and 22 are gate-source capacitances, and 23 and 24 are current sources having a value obtained by multiplying the voltage applied to the gate-source capacitance by mutual conductance. On the other hand, FIG. 3 is a simplified equivalent circuit diagram of a common source FET (CSF: common source FET) 6. In the figure, 25 is a gate-source capacitance, and 26 is a current source having a value obtained by multiplying a voltage applied to the gate-source capacitance by a mutual conductance.
[0023]
If each input / output impedance is Z ₀ , the admittance matrix [Y _CGF2 ] of the equivalent circuit of FIG. 2 can be expressed as follows using the gate-source capacitance C _gs and the mutual conductor g _m .

Therefore, the S parameter (S ₂₁ ) _CGF2 representing the pass characteristic and the pass phase characteristic (∠S ₂₁ ) _CGF2 can be expressed as follows.

[0024]
Also, the admittance matrix [Y _CSF ] of the equivalent circuit of FIG. 3 can be expressed as follows using the gate-source capacitance C _gs and the mutual conductance g _m .

[0025]
As a result, the output phase difference (∠S ₂₁ ) _CSF − (∠S ₂₁ ) _CGF2 of the circuit shown in FIG. 1 can be expressed as follows.

On the other hand, the output phase difference between the conventional active balun circuit shown in FIG. 8 (∠S ₂₁₎ _CSF - than (∠S ₂₁₎ _CGF is (6),

It is. here,

When,

That is,

Thus, since the output phase error of the active balun circuit according to the present invention is smaller than the output phase error of the conventional circuit, the phase characteristics can be improved.
[0026]
FIG. 4 shows simulation results of passing phase characteristics and output phase differences when a general GaAsFET having a gate width of 150 μm and a gate length of 0.3 μm is used as a common-source field-effect transistor and a common-gate field-effect transistor. . The GaAsFET was calculated with g _m of 29.5 mS, C _gs of 0.24 pF, and input / output impedance Z ₀ of 50Ω. From the figure, in the simulated 0.1 to 10 GHz, the output phase difference (circle) of the conventional circuit is 180 ± 25 degrees, whereas the output phase difference (circle) of the circuit of the present invention is 180 ±. It can be seen that the output phase characteristic is improved by 10 degrees. In addition, since the frequency band in which the expression (17) is established is 0.9 THz or less, the expression (18) is always established in the frequency band (GHz band) in which the active balun circuit is used.
[0027]
FIG. 5 is a circuit diagram showing a specific example of the active balun circuit based on the first embodiment of the present invention. In this figure, 31 is an input terminal, 32 and 33 are output terminals, 34, 35 and 36 are field effect transistors, 37, 38, 39, 40, 41 and 42 are capacitive elements, 43 is an inductor, 44, 45 and 46 47, 48, 49, 50 and 51 are resistance elements, and 52, 53, 54 and 55 are bias terminals. In this active balun circuit, the input terminal 31 is connected to one end of the capacitive element 37, the source terminal of the field effect transistor 34 is connected to the inductor 43, the other end of the capacitive element 37, and one end of the capacitive element 39. The end is grounded, the gate terminal of the field effect transistor 34 is grounded, the drain terminal of the field effect transistor 34 is connected to the source terminal of the field effect transistor 35, and the gate terminal of the field effect transistor 35 is connected to one end of the capacitor 42 and the resistor The other end of the capacitive element 42 is grounded, the drain terminal of the field effect transistor 35 is connected to one end of the resistive element 44, one end of the resistive element 45, and one end of the capacitive element 38. The other end of the capacitor element 38 is grounded, and the other end of the capacitive element 38 is connected to the output terminal 32. The source terminal of 36 is grounded, the gate terminal of the field effect transistor 36 is connected to the other end of the capacitive element 39, one end of the resistive element 46, one end of the resistive element 47, and one end of the resistive element 50, and the other end of the resistive element 47 The drain terminal of the field effect transistor 36 is connected to one end of the resistor element 48, the resistor element 49, and the capacitor element 40 and one end of the capacitor element 41, and the other end of the resistor element 49 is grounded. The other end of the capacitive element 41 is connected to the other end of the resistive element 50, the other end of the resistive element 51 is connected to the bias terminal 52, and the other end of the resistive element 44 is connected to the bias terminal 53. , The other end of the resistor element 46 is connected to the bias terminal 54, the other end of the resistor element 48 is connected to the bias terminal 55, and a high frequency signal is input to the input terminal 1, the output terminal Phase difference of the output signal at 32 and the output terminal 33 is characterized by a 180 degrees in a broadband. In order to obtain an equiamplitude output, negative resistance is applied to the grounded field effect transistor 36 by using the resistance element 50, and

resistance elements

45 and 49 are inserted in order to realize output matching.
[0028]
FIG. 6 shows the simulation results of the amplitude error and phase difference of the specific example of the active balun circuit shown in FIG. 5, the gate length of the

field effect transistors

34, 35, and 36 is 0.3 μm, the gate width is 100 μm, the capacitance values of the

capacitive elements

37, 38, 39, 40, 41, and 42 are 10 pF, and the inductance value of the inductor 43 is The resistance value of the

resistance elements

44 and 48 is 180Ω, the resistance value of the

resistance elements

45 and 49 is 500Ω, the resistance value of the

resistance elements

46, 47 and 51 is 1000Ω, the resistance value of the resistance element 50 is 1700Ω, and the input / output impedance Is 50Ω. In the figure, the solid line ● is the amplitude error of the specific example of the present invention, the solid line ○ is the phase difference of the specific example of the present invention, the broken line ▲ is the amplitude error of the conventional example shown in FIG. 11, and the broken line Δ is the conventional error shown in FIG. Example phase difference. From FIG. 6, it can be seen that in the present invention, the phase difference of the active balun circuit is improved and the phase error is kept low. At this time, the frequency range in which the phase difference of the active balun circuit according to the present invention is 180 ± 2 degrees is 400 MHz to 8.1 GHz, and a wide band about 5 times the conventional configuration (700 MHz to 2.2 GHz) is realized. I understand.
[0029]
[Other Embodiments]
In the present embodiment, a circuit using a field effect transistor as a transistor has been described as an example. However, it goes without saying that the same effect can be obtained by replacing the field effect transistor with a bipolar transistor. Needless to say, the same effect can be obtained even if two series-connected gate-grounded or base-grounded transistors are replaced with dual-gate field effect transistors or dual-base bipolar transistors. For example, when using a dual gate type field effect transistor, in FIG. 1, the source terminal is connected to the input terminal 1, the drain terminal is connected to the output terminal 2 and one end of the load element 8, and one gate terminal is grounded. The other gate terminal may be connected to one end of the capacitor 7 and the bias terminal 10.
[0030]
Moreover, all the embodiment described above shows the embodiment of the present invention exemplarily and is not limited, and the present invention can be implemented in various other modifications and changes. Therefore, the scope of the present invention is defined only by the claims and their equivalents.
[0031]
【The invention's effect】
The active balun circuit according to the present invention uses two series-connected gate-grounded or base-grounded transistors instead of one conventional gate-grounded or base-grounded transistor, or gate-grounded or base-grounded dual gate or dual The phase error can be improved by using the base transistor. Therefore, by using this active balun circuit, it is possible to realize a balanced mixer that can exhibit high balance and remove unnecessary signals, and high-accuracy and wide-band mixing such as wireless communication devices and measurement devices is required. There is an advantage that it can be widely applied to various fields.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an active balun circuit according to a first embodiment of the present invention.
FIG. 2 is a simplified equivalent circuit diagram of a circuit in which two gate-grounded field effect transistors constituting the active balun circuit of the first embodiment of the present invention are connected in series.
FIG. 3 is a simplified equivalent circuit diagram of a source-grounded field effect transistor constituting the active balun circuit according to the first embodiment of the present invention.
FIG. 4 shows an equivalent circuit obtained by simplifying a circuit in which two gate-grounded field effect transistors shown in FIGS. 2 and 3 are connected in series, and an equivalent circuit in which a source-grounded field effect transistor is simplified. The simulation results of the phase difference and the simulation results of the passing phase characteristics and the output phase difference of the equivalent circuit in which the gate-grounded field effect transistor shown in FIGS. 9 and 10 are simplified and the equivalent circuit in which the source-grounded field effect transistor is simplified are shown. FIG.
FIG. 5 is a circuit diagram showing a specific example of an active balun circuit according to the first embodiment of the present invention.
6 is a diagram showing simulation results of amplitude errors and phase differences of a specific example (FIG. 5) of the active balun circuit according to the first embodiment of the present invention and a specific example of the conventional active balun circuit (FIG. 11). is there.
FIG. 7 is a circuit diagram showing a conventional balun circuit (Ring hybrid).
FIG. 8 is a circuit diagram showing a conventional active balun circuit.
FIG. 9 is a simplified equivalent circuit diagram of a gate-grounded field effect transistor constituting a conventional active balun circuit.
FIG. 10 is a simplified equivalent circuit diagram of a source-grounded field effect transistor constituting a conventional active balun circuit.
FIG. 11 is a circuit diagram showing a specific example of a conventional active balun circuit.
FIG. 12 is a diagram showing simulation results of amplitude error and phase difference of a specific example (FIG. 11) of a conventional active balun circuit.

Claims

Connecting the input terminal to the source terminal of the first field effect transistor and the gate terminal of the third field effect transistor;
Grounding the gate terminal of the first field effect transistor;
Connecting the drain terminal of the first field effect transistor to the source terminal of the second field effect transistor;
Connecting the gate terminal of the second field effect transistor to one end of the capacitive element and the first bias terminal;
The other end of the capacitive element is grounded;
Connecting the drain terminal of the second field effect transistor to the first output terminal and one end of the first load element;
Connecting the other end of the first load terminal to a second bias terminal;
Grounding the source terminal of the third field effect transistor;
Connecting the drain terminal of the third field effect transistor to the second output terminal and one end of the second load element;
Connecting the other end of the second load element to a third bias terminal;
The first, second, and third field effect transistors are respectively configured such that a gate-source capacitance C _gs and a mutual conductance g _m are equal to each other,
An active balun circuit characterized in that a high-frequency signal input to the input terminal is output as a high-frequency signal having a phase difference of 180 degrees in a wide band from the first output terminal and the second output terminal.

The active balun circuit according to claim 1,
The first, second, and third field effect transistors are replaced with first, second, and third bipolar transistors, the gate terminal is a base terminal, the drain terminal is a collector terminal, and the source terminal is an emitter terminal An active balun circuit characterized in that each is replaced.

The active balun circuit according to claim 1,
An active balun circuit, wherein the first and second field effect transistors are replaced with one dual gate type field effect transistor.

The active balun circuit according to claim 2,
An active balun circuit, wherein the first and second bipolar transistors are replaced with one dual base type bipolar transistor.

The active balun circuit according to claim 1,
Each of the first, second, and third field effect transistors is configured to satisfy the following expression in a frequency band in which the active balun circuit is used when the input / output impedance is Z o. An active balun circuit.