JP4239329B2

JP4239329B2 - Communication system and communication method

Info

Publication number: JP4239329B2
Application number: JP32883199A
Authority: JP
Inventors: 絵里香齋藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-11-18
Filing date: 1999-11-18
Publication date: 2009-03-18
Anticipated expiration: 2019-11-18
Also published as: JP2001148687A

Description

【０００１】
【発明の属する技術分野】
本発明は、通信システムおよびその方法に関する。
特に、本発明は、同期を獲得するタイミングが異なる環境間で通信を行う際に、それぞれの環境における同期タイミングに関わる時刻情報を比較し、その比較結果に対応して、環境間の時刻管理を行うことにより、異なる環境間の同期を確立することができるようにした、通信システムおよびその方法に関する。
【０００２】
【従来の技術】
現在、P1394.1 （bridge）working group において、IEEE1394環境内のbridge format の標準化活動が行われている（この点については、P1394.1 Draft 0.03 Oc t 18,1997 を参照）。
IEEE1394ブリッジ（以下、ブリッジと略記する）は、IEEE1 394 バス（以下、適宜、バスと略記する）に接続されているポータル（portal）と称する装置の組により構成されており、このブリッジを介して、複数（２つ以上）のバスの間でデータの伝送を行うことができる。ブリッジ（ポータル間）におけるデータの伝送は、例えばケーブル、電波、または赤外線を用いて行うことができる。
【０００３】
また、図９に示すように、ブリッジを介して、例えば、ノード１０１−１乃至１０１−６がIEEE1394バス（またはIEEE1394ケーブル）により接続されているIEEE1394環境（有線環境）と、ノード１０２−１とノード１０２−２の間のデータの授受が無線方式を用いて行われる無線環境との間の通信を行うこともできる。このようなシステムにおいて、無線環境における各ノードはブリッジであると見なすことができる。すなわち、いまの場合、ノード１０２−１とノード１０２−２の組み合わせで１つのブリッジとして扱うことができる。
【０００４】
【発明が解決しようとする課題】
ところで、IEEE1394において、１回のアイソクロナス通信のサイクルは、IEEE1394バスに接続されているノードのうちのサイクルマスタノードがサイクルスタートパケット（Cycle Start Packet）を送信する間隔である１２５μｓとされている。そして、各ノードは、このサイクルスタートパケットを受信し、これに対応して自分自身に内蔵しているサイクルタイムレジスタのカウント値（サイクルタイム）を調整（補正）することにより、サイクル同期（以下、適宜、単に同期という）を確立するようになされている。
【０００５】
しかしながら、上述のように、ブリッジを介して異なる環境間で通信を行う場合、各ノードにおけるサイクルタイムレジスタ（Cycle Time Register ）の補正間隔（同期タイミング）が環境毎に異なる（例えば、無線環境の場合、４ｍｓ間隔）ため、同期の整合を取ることができないという課題があった。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、異なる環境間における同期通信の同期を確立できる通信システムおよびその方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述した従来技術の問題を解決して上述した目的を達成するために、本発明の通信システムは、第１の信号処理装置と、少なくとも１つの第２の信号処理装置と、少なくとも１つの第３の信号処理装置であって、当該少なくとも１つの第３の信号処理装置の１つは、第３の信号処理装置のマスタとして動作する、第３の信号処理装置とを有する。
当該通信システムにおいて、前記第１の信号処理装置と前記第２の信号処理装置とは、第１の通信周期によるパケットにより、無線による通信を行うように構成されており、前記第１の信号処理装置と前記第３の信号処理装置のマスタとは、前記第１の通信周期より短い第２の通信周期によるパケットにより、有線による通信を行うように構成されている。
【０００８】
前記第１の信号処理装置は、有線環境において基準となる第１の時刻情報を保持する第１の時計と、無線環境において基準となる第２の時刻情報を保持する第２の時計と、前記第１の時刻情報と前記第２の時刻情報とを比較する比較手段と、前記比較手段における比較の結果に基づいて前記第２の時計における前記第２の時刻情報を補正する第１の時刻補正手段とを有する。
前記第１の信号処理装置は、前記第３の信号処理装置のマスタとの有線による通信と、前記第２の信号処理装置との無線による通信とを行うように構成されている。
【０００９】
前記第２の信号処理装置の各々は、当該第２の信号処理装置内の第３の時刻を計時して第３の時刻情報を生成する第３の時計と、前記第１の信号処理装置から送信された前記第２の時刻情報を受信したとき、該受信した第２の時刻情報によって前記第３の時計の値を補正する第２の時刻補正手段とを有する。
【００１０】
前記第３の信号処理装置の各々は、当該第３の信号処理装置内の第４の時刻を計時して第４の時刻情報を生成する第４の時計を有する。
【００１１】
前記第３の信号処理装置のマスタは、前記第２の通信周期によるパケットとして、当該マスタ内の前記第４の時刻情報を有線により前記第１の信号処理装置に送信する。
前記第１の信号処理装置内の前記第１の時計は、前記第３の信号処理装置のマスタから前記第２の通信周期によるパケットとして受信した前記第４の時刻情報に基づいて前記第１の時刻情報を補正される。さらに、前記第１の信号処理装置の前記比較手段は前記第１の時刻情報と前記第２の時刻情報を比較して時刻の誤差を算出し、前記第１の時刻補正手段は前記算出された誤差に対応して前記第２の時計で生成する第２の時刻情報を補正信号を生成して前記第２の時計に出力する。
前記第１の信号処理装置は、無線環境におけるマスタとして、前記第２の時刻情報を、第１の通信周期によるパケットとして前記第２の信号処理装置に送信する。
前記第２の信号処理装置内の前記第２の時刻補正手段が、前記第１の信号処理装置から送信された前記第２の時刻情報に基づいて、前記第３の時計の時刻情報
を補正する。
【００１２】
これにより、通信システムの時刻情報が、第３の信号処理装置のマスタ内の第４の時刻情報に同期して補正されていく。
特に、第３の信号処理装置から第１の信号処理装置には短い周期で、第４の時刻情報が送信されるので、第１の信号処理装置内の第１の時刻情報を短い周期で補正されていく。この第１の時刻情報に一致するように第２の時刻情報が補正される。
さらに、第１の信号処理装置が無線環境のマスタとなって、第２の通信周期より長い第１の通信周期で、補正された第２の時刻情報を、第２の信号処理装置に一括して無線で通信する。
【００１３】
好ましくは、前記第３の信号処理装置が有線によって通信可能に構成されて複数存在するとき、前記第３の信号処理装置のマスタは、他の第３の信号処理装置に、当該マスタの第３の信号処理装置内の第４の時刻情報を前記第２の通信周期で有線により送信する。前記他の第３の信号処理装置は、前記マスタの第３の信号処理装置から送信された前記第４の時刻情報に基づいて自己の装置内の時計の時刻情報を補正する。
これにより、有線環境にある第３の信号処理装置は、短い周期である第２の通信周期で時刻情報が同期されていく。
【００１４】
本発明によれば、上記通信システムにおいて上述した通信処理を行う方法が提供される。
【００１５】
【発明の実施の形態】
以下に本発明の実施形態に係わる通信システムを説明する。
図１は、本実施形態の通信システム１の構成図である。
図１に示すように、通信システム１は、ノード１−１，１−２、ブリッジ２およびノード３−１，３−２を有する。
ここで、ブリッジ２が本発明の第１の信号処理装置に対応し、ノード３−１，３−２が本発明の第２の信号処理装置に対応し、ノード１−１，１−２が本発明の第３の信号処理装置に対応している。
【００１６】
ノード１−１、ノード１−２、およびブリッジ２は、ケーブル（例えば、IEEE1394ケーブル）を介して接続された有線環境で通信を行う。
ブリッジ２、ノード３−１、およびノード３−２は、それぞれのアンテナ２２、アンテナ２２，３２−１およびアンテナ３２−２を介して無線通信を行う無線環境を構成している。
また、ブリッジ２を介して、有線環境と無線環境の間で通信を行うことができるようになされている。
なお、図１では、ブリッジ２を１つのノードであるように示したが、実際には、有線環境のノードと無線環境のノードの２つのノードにより構成されている。また、各環境におけるノードの数は、同図に示したノードの数に限定されないものとする。
【００１７】
有線環境のノード１−１およびノード１−２は、それぞれサイクルタイムレジスタ（CTR ：Cycle Time Register ）１０−１およびサイクルタイムレジスタ１０−２を有している。
ここで、サイクルタイムレジスタ１０−１，１０−２が本発明の第４の時計に対応し、これらがカウントするサイクルタイムが本発明の第４の時刻情報に対応している。
【００１８】
ブリッジ２は、有線環境のサイクルタイム（時刻情報）をカウントするためのサイクルタイムレジスタ２０−１と、無線環境のサイクルタイムをカウントするためのサイクルタイムレジスタ２０−２を有しており、さらに、これらの２つのサイクルタイムレジスタのサイクルタイムを比較するための比較部（CMP ：Comparator）２１を有している。
【００１９】
ブリッジ２は、有線環境と無線環境との間の通信を行うとともに、サイクルタイムレジスタ２０−１のサイクルタイムとサイクルタイムレジスタ２０−２のサイクルタイムとの比較値（誤差値）を用いてサイクルタイムレジスタ２０ー２のサイクルタイムを補正する。
ここで、ブリッジ２は、無線環境におけるサイクルマスタとなり、例えば４ｍｓ毎にフレームの開始を示すフレーム同期パケット（Frame Sync Packet ）を無線環境の各ノード（ノード３−１，３−２）に送信している。無線環境の各ノードのサイクルタイムレジスタ３０−１，３０−２のサイクルタイムは、ブリッジ２から受信したフレーム同期パケットに基づいて、サイクルタイムレジスタ２０−２がカウントするサイクルタイムに合うように補正される。
【００２０】
本実施形態では、ノード１−１は、有線環境と無線環境の全てのノードの時間基準の役割となるサイクルマスタとされており、例えば１２５μｓ毎にサイクルスタートパケットを有線環境の各ノード（ノード１−２およびブリッジ２）に送信している。
有線環境における各ノードは、サイクルマスタ（ノード１−１）により送信されるサイクルスタートパケットを受信し、自分自身のサイクルタイムレジスタのサイクルタイムを補正する。
なお、有線環境におけるサイクルマスタは、ノード１−１以外のノードであってもよい。
【００２１】
無線環境のノード３−１，ノード３−２は、それぞれサイクルタイムレジスタ３０−１，３０−２を有している。
ここで、サイクルタイムレジスタ３０−１，３０−２が本発明の第３の時計に対応し、そのサイクルタイムが本発明の第３の時刻情報に対応している。
ノード３−１，３−２は、ブリッジ２から受信したフレーム同期パケットを用いて、自分自身のサイクルタイムレジスタ３０−１，３０−２がカウントするサイクルタイムを補正している。
【００２２】
図２は、ブリッジ２のより詳細な構成例を示すブロック図である。
図２に示すように、ブリッジ２は、サイクルタイムレジスタ２０−１，２０−２、有線送受信部２３、ＰＬＬ(Phase Locked Loop) 部２４および無線送受信部２５を有する。
ここで、サイクルタイムレジスタ２０−１が本発明の第１の時計に対応し、そのサイクルタイムが本発明の第１の時刻情報に対応している。また、サイクルタイム２０−２が本発明の第２の時計に対応し、そのサイクルタイムが本発明の第２の時刻情報に対応している。また、比較部２１が本発明の比較手段に対応している。また、ＰＬＬ部２４が本発明の補正手段に対応している。
【００２３】
有線送受信部２３は、ケーブルを介して受信した所定のパケットをデコードし、デコードして得られたデータをサイクルタイムレジスタ２０−１または図示せぬ装置に出力するとともに、サイクルタイムレジスタ２０−１または図示せぬ装置より供給されたデータをパケット化し、ケーブルを介して送信するようになされている。
【００２４】
サイクルタイムレジスタ２０−１は、有線環境におけるサイクルタイムをカウントするようになされており、ノード１−１より送信され、有線送受信部２３を介して受信されたサイクルスタートパケットに対応してサイクルタイムを補正する。また、サイクルタイムレジスタ２０−１は、自らがカウントするサイクルタイムを比較部２１に出力する。
【００２５】
無線送受信部２５は、無線環境における各ノードから送信されたデータ（パケット）をアンテナ２２を介して受信し、デコードした後、得られたデータをサイクルタイムレジスタ２０−２または図示せぬ装置に出力するとともに、サイクルタイムレジスタ２０−２または図示せぬ装置より供給されたデータをパケット化し、アンテナ２２を介して送信するようになされている。
サイクルタイムレジスタ２０−２は、無線環境において基準となるサイクルタイムをカウントする。
無線送受信部２５は、サイクルタイムレジスタ２０−２がカウントしたサイクルタイムを基準としたフレーム同期パケットをを、無線送受信部２５およびアンテナ２２を介してノード３−１，３−２に送信する。ノード３−１，３−２は、ブリッジ２から受信したフレーム同期パケットに基づいて、サイクルタイムレジスタ３０−１，３０−２のサイクルタイムを補正する。
【００２６】
比較部２１は、サイクルタイムレジスタ２０−１のサイクルタイムとサイクルタイムレジスタ２０−２のサイクルタイムとを比較し、その誤差値（差分）をＰＬＬ部２４と無線送受信部２５に出力している。
ＰＬＬ部２４は、比較部２１より供給される誤差値に対応して、サイクルタイムレジスタ２０−２の値を補正するための補正信号をサイクルタイムレジスタ２０−２に出力する。
サイクルタイムレジスタ２０−２は、ＰＬＬ部２４より供給された補正信号に基づいてそのサイクルタイムを補正する。
なお、IEEE1394においては、サイクルレジスタがカウントしたサイクルタイムのカウントダウンは規定されておらず、ケーブルを介して受信したサイクルスタートパケットに基づいて、サイクルタイムレジスタ２０−１がそのサイクルタイムをを１クロック分（４０ｎｓ）進めるか（Increment ）またはそのサイクルタイムを１クロック分遅らせるか（Hold) の２種類の補正方法が用いられる。
従って、無線環境のサイクルタイムレジスタにおいても、この２種類の補正方法を用いるものとする。但し、無線環境のサイクルタイムレジスタでは、サイクルタイムの補正内容は４ｍｓｅｃ毎に決まるが、実際にサイクルタイムレジスタのサイクルタイムを補正するタイミングは４ｍｓｅｃ内のいずれのタイミングで行ってもよい。
図３（Ａ）は図１に示すマスタとなるサイクルタイムレジスタ１０−１のサイクルタイムを示し、図３（Ｂ）はサイクルタイムレジスタ２０−１が１クロック分進める補正を行った場合を示し、図３（Ｃ）はサイクルタイムレジスタ２０−１が１クロック分遅らせる補正を行った場合を示している。
【００２７】
また、サイクルタイムレジスタ２０−２が示すサイクルタイムを基準としたフレーム同期パケットが、無線送受信部２５により無線環境のノード３−１，３−２に送信される。
【００２８】
図４は、ＰＬＬ部２４の構成例を示すブロック図である。
この例において、ＰＬＬ部２４は、減算部４１、ループフィルタ４２、およびＶＣＯ（Voltage Controlled Oscillator ）４３により構成されている。
減算部４１は、図２の比較部２１の出力からＶＣＯ４３の出力を減算し、その値をループフィルタ４２に出力する。
ループフィルタ４２は、減算部４１の出力に対してフィルタリングを行い、ＶＣＯ４３に出力する。
ＶＣＯ４３は、ループフィルタ４２の出力に対応して、図２のサイクルタイムレジスタ２０−２に補正信号を出力する。
【００２９】
図５は、ループフィルタ４２の構成例を示すブロック図である。
この例において、ループフィルタ４２は、増幅部５１，５２、加算部５３、遅延部５４、および加算部５５により構成されている。
図４に示す減算部４１の出力は、増幅部５１に入力され、増幅された後、加算部５５と増幅部５２に出力される。
増幅部５２は、増幅部５１の出力を増幅し、加算部５３に出力する。
加算部５３は、増幅部５２の出力と、遅延部５４の出力を加算し、遅延部５４に出力する。
遅延部５４は、加算部５３の出力を遅延させた後、加算部５３と加算部５５に出力している。
加算部５５は、増幅部５１の出力に遅延部５４の出力を加算し、図４のＶＣＯ４３に出力する。
【００３０】
図６は、図１のノード３−１のより詳細な構成例を示すブロック図である。
この例においては、無線送受信部６１は、アンテナ３２−１を介して受信したパケットをデコードし、得られたデータをサイクルタイムレジスタ３０−１、ＰＬＬ部６３、または図示せぬ他の装置に出力している。
サイクルタイムレジスタ３０−１は、無線環境におけるサイクルタイムをカウントする。
ＰＬＬ部６３は、ブリッジ２より送信され無線送受信部６１により受信されたフレーム同期パケットを基準として、サイクルタイムレジスタ３０−１がカウントするサイクルタイムを補正する。
このように、サイクルタイムレジスタ３０−１のサイクルタイムは、無線環境のサイクルマスタであるブリッジ２から送信されたフレーム同期パケットに基づいてＰＬＬ部６３よって補正されるので、ブリッジ２のサイクルタイムレジスタ２０−２のサイクルタイムに同期させることができる。このとき、サイクルタイムレジスタ２０−２は、前述したように、有線環境のサイクルマスタであるノード１−１のサイクルタイムレジスタ１０−１と同期していることから、サイクルタイムレジスタ３０−１のサイクルタイムは、サイクルタイム１０−１のサイクルタイムと同期している。
なお、ＰＬＬ部６３の詳細な構成は、図４に示したＰＬＬ部２４と同様の構成とされており、その説明は省略する。
また、ノード３−２の構成は、上述したノード３−１の構成と同じである。
【００３１】
次に、以上の通信システム１の動作を説明する。
ブリッジ２において、比較部２１は、サイクルタイムレジスタ２０−１のサイクルタイムとサイクルタイムレジスタ２０−２のサイクルタイムとを比較し（即ち、有線環境におけるサイクルタイムと無線環境におけるサイクルタイムとを比較し）、その比較の結果に基づいて、ＰＬＬ部２４がサイクルタイム２０−２のサイクルタイムを補正する。
これにより、サイクルタイム２０−１がカウントするサイクルタイムと、サイクルタイム２０−２がカウントするサイクルタイムとの同期が確立される。
なお、サイクルタイムレジスタ２０−１のサイクルタイムは、ケーブルを介して１２５μｓ毎に受信されるサイクルスタートパケットに基づいて、サイクルマスタであるノード１−１のサイクルタイムレジスタ１０−１のサイクルタイムと同期している。
【００３２】
そして、サイクルタイム２０−２のサイクルタイムを基準として、ブリッジ２からノード３−１，３−２にフレーム同期パケットが送信される。
【００３３】
そして、ノード３−１の無線送受信部６１は、ブリッジ２から受信したフレーム同期パケットをデコードしてＰＬＬ部６３に出力する。
ＰＬＬ部６３は、入力したフレーム同期パケットに基づいて、サイクルタイムレジスタ３０−１のサイクルタイムを補正する。
これによって、サイクルタイムレジスタ３０−１のサイクルタイムと、ブリッジ２のサイクルタイム２０−２とが同期する。
ノード３−２においても、ブリッジ２から受信したフレームパケットに基づいて、サイクルタイムレジスタ３０−２のサイクルタイムが補正される。
【００３４】
本発明は上述した実施形態には限定されない。
例えば、ブリッジ２と同じ機能を持つ２以上のブリッジを用いて有線環境および無線環境を接続してもよい。
例えば、図７に示すように、ブリッジ２ａによって有線環境１００ａと無線環境１０１との間の同期通信を可能にし、ブリッジ２ｂによって有線環境１００ｂと無線環境１０１との間の同期通信を可能にしてもよい。
また、図８に示すように、ブリッジ２ａによって有線環境１００ａと無線環境１０１との間の同期通信を可能にし、ブリッジ２ｂによって有線環境１００ｂと無線環境１０１との間の同期通信を可能にし、ブリッジ２ｃによって有線１００ｃと無線環境１０１との間の同期通信を可能にしてもよい。
【００３５】
また、本発明の実施の形態においては、有線環境と無線環境の間で同期通信を行うようにしたが、他の環境間で同期通信を行う場合においても、本発明を適用することができる。
【００３６】
また、上記各種の処理を行うコンピュータプログラムは、磁気ディスク、ＣＤ−ＲＯＭなどの記録媒体を介してユーザに提供したり、ネットワークなどの提供媒体を介してユーザに提供し、必要に応じて内蔵するＲＡＭやハードディスクなどに記録して利用させるようにすることができる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、無線環境と有線環境との間で、それぞれが用いる時刻情報を相互に同期させることができる。
【図面の簡単な説明】
【図１】図１は、本発明を適用した通信システムの一実施の形態の構成例を示す図である。
【図２】図２は、図１のブリッジのより詳細な構成例を示すブロック図である。
【図３】図３は、ブリッジ内の無線環境用のサイクルタイムレジスタほ補正方法を説明するための図である。
【図４】図４は、図２のＰＬＬ部の詳細な構成例を示すブロック図である。
【図５】図５は、図４のループフィルタの詳細な構成例を示すブロック図である。
【図６】図６は、図１に示す無線環境のノードのより詳細な構成例を示すブロック図である。
【図７】図７は、本発明の実施形態において、有線環境と無線環境との接続形態のその他の説明するための図である。
【図８】図８は、本発明の実施形態において、有線環境と無線環境との接続形態のその他の説明するための図である。
【図９】従来の通信システムの構成例を示す図である。
【符号の説明】
１−１，１−２，３−１，３−２…ノード、１０−１，１０−２，２０−１，２０−２，３０−１，３０−２…サイクルタイムレジスタ、２１…比較部、２３…有線送受信部、２４，６３…ＰＬＬ部、２５，６１…無線送受信部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication system and its way.
In particular, the present invention compares time information related to the synchronization timing in each environment when communicating between environments having different synchronization acquisition timings, and performs time management between the environments according to the comparison result. by performing, which make it possible to establish synchronization between different environments, it relates to a communication system and its way.
[0002]
[Prior art]
Currently, the P1394.1 (bridge) working group is working on standardization of the bridge format within the IEEE1394 environment (refer to P1394.1 Draft 0.03 Oct 18,1997 for this point).
The IEEE1394 bridge (hereinafter abbreviated as “bridge”) is composed of a set of devices called portals connected to the IEEE1 394 bus (hereinafter abbreviated as “bus” where appropriate). Data can be transmitted between a plurality of (two or more) buses. Data transmission in the bridge (between portals) can be performed using, for example, a cable, a radio wave, or infrared rays.
[0003]
Also, as shown in FIG. 9, for example, an IEEE1394 environment (wired environment) in which nodes 101-1 to 101-6 are connected by an IEEE1394 bus (or IEEE1394 cable) via a bridge, and a node 102-1 It is also possible to perform communication with a wireless environment in which data exchange between the nodes 102-2 is performed using a wireless method. In such a system, each node in the wireless environment can be considered a bridge. That is, in this case, the combination of the node 102-1 and the node 102-2 can be handled as one bridge.
[0004]
[Problems to be solved by the invention]
By the way, in IEEE1394, the cycle of one isochronous communication is set to 125 μs, which is an interval at which a cycle master node among nodes connected to the IEEE1394 bus transmits a cycle start packet. Each node receives this cycle start packet, and adjusts (corrects) the count value (cycle time) of the cycle time register incorporated in itself in response to this cycle start packet (hereinafter, referred to as cycle synchronization). (This is simply called synchronization).
[0005]
However, as described above, when communication is performed between different environments via the bridge, the correction interval (synchronization timing) of the cycle time register (Cycle Time Register) in each node is different for each environment (for example, in the case of a wireless environment) Therefore, there is a problem that synchronization synchronization cannot be achieved.
[0006]
The present invention has been made in view of such circumstances, and an object thereof is to provide a communication system capable of establishing and how the synchronization of synchronous communication between different environments.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems of the prior art and achieve the above-described object, a communication system according to the present invention includes a first signal processing device, at least one second signal processing device, and at least one third signal. The at least one third signal processing device includes a third signal processing device that operates as a master of the third signal processing device.
In the communication system, the first signal processing device and the second signal processing device are configured to perform wireless communication using packets according to a first communication cycle, and the first signal processing device The apparatus and the master of the third signal processing apparatus are configured to perform wired communication with a packet having a second communication period shorter than the first communication period.
[0008]
The first signal processing device includes a first clock that holds first time information that is a reference in a wired environment, a second clock that holds second time information that is a reference in a wireless environment, Comparing means for comparing the first time information and the second time information, and a first time correction for correcting the second time information in the second timepiece based on a comparison result in the comparing means Means.
The first signal processing device is configured to perform wired communication with the master of the third signal processing device and wireless communication with the second signal processing device.
[0009]
Each of the second signal processing devices includes a third timepiece for measuring a third time in the second signal processing device and generating third time information, and the first signal processing device. And second time correction means for correcting the value of the third clock according to the received second time information when the transmitted second time information is received .
[0010]
Each of the third signal processing devices has a fourth timepiece that counts the fourth time in the third signal processing device and generates fourth time information.
[0011]
The master of the third signal processing device transmits the fourth time information in the master to the first signal processing device by wire as a packet in the second communication cycle.
The first timepiece in the first signal processing device is configured to receive the first time based on the fourth time information received as a packet according to the second communication cycle from the master of the third signal processing device. Time information is corrected. Further, the comparing means of the first signal processing device compares the first time information and the second time information to calculate a time error, and the first time correcting means is the calculated A correction signal is generated from the second time information generated by the second timepiece corresponding to the error, and is output to the second timepiece.
The first signal processing device transmits the second time information as a packet in a first communication cycle to the second signal processing device as a master in a wireless environment.
The second time correction means in the second signal processing device corrects the time information of the third timepiece based on the second time information transmitted from the first signal processing device. .
[0012]
Thereby, the time information of the communication system is corrected in synchronization with the fourth time information in the master of the third signal processing device.
Particularly, since the fourth time information is transmitted from the third signal processing device to the first signal processing device in a short cycle, the first time information in the first signal processing device is corrected in a short cycle. It will be done. The second time information is corrected to match the first time information.
Further, the first signal processing device becomes the master of the wireless environment, and the corrected second time information is collectively stored in the second signal processing device in the first communication cycle longer than the second communication cycle. To communicate wirelessly.
[0013]
Preferably, when there are a plurality of the third signal processing devices configured to be communicable by wire, the master of the third signal processing device transfers the third of the masters to the other third signal processing device. The fourth time information in the signal processing apparatus is transmitted by wire in the second communication cycle. The other third signal processing device corrects the time information of the clock in its own device based on the fourth time information transmitted from the third signal processing device of the master.
Thereby, the time information of the third signal processing device in the wired environment is synchronized with the second communication cycle that is a short cycle.
[0014]
According to the present invention, a method for performing the above-described communication processing in the communication system is provided.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
A communication system according to an embodiment of the present invention will be described below.
FIG. 1 is a configuration diagram of a communication system 1 according to the present embodiment.
As shown in FIG. 1, the communication system 1 includes nodes 1-1 and 1-2, a bridge 2, and nodes 3-1 and 3-2.
Here, the bridge 2 corresponds to the first signal processing device of the present invention, the nodes 3-1 and 3-2 correspond to the second signal processing device of the present invention, and the nodes 1-1 and 1-2 correspond to the first signal processing device of the present invention. This corresponds to the third signal processing apparatus of the present invention.
[0016]
The node 1-1, the node 1-2, and the bridge 2 perform communication in a wired environment connected via a cable (for example, an IEEE1394 cable).
The bridge 2, the node 3-1, and the node 3-2 configure a wireless environment in which wireless communication is performed via the antenna 22, the antennas 22, 32-1, and the antenna 32-2.
In addition, communication can be performed between the wired environment and the wireless environment via the bridge 2.
In FIG. 1, the bridge 2 is shown as one node, but actually, the bridge 2 is configured by two nodes, a wired environment node and a wireless environment node. Further, the number of nodes in each environment is not limited to the number of nodes shown in FIG.
[0017]
The node 1-1 and the node 1-2 in the wired environment have a cycle time register (CTR) 10-1 and a cycle time register 10-2, respectively.
Here, the cycle time registers 10-1 and 10-2 correspond to the fourth timepiece of the present invention, and the cycle time counted by them corresponds to the fourth time information of the present invention.
[0018]
The bridge 2 includes a cycle time register 20-1 for counting the cycle time (time information) in the wired environment and a cycle time register 20-2 for counting the cycle time in the wireless environment. A comparison unit (CMP: Comparator) 21 is provided for comparing the cycle times of these two cycle time registers.
[0019]
The bridge 2 performs communication between the wired environment and the wireless environment, and also uses the comparison value (error value) between the cycle time of the cycle time register 20-1 and the cycle time of the cycle time register 20-2. The cycle time of the register 20-2 is corrected.
Here, the bridge 2 becomes a cycle master in a wireless environment, and transmits a frame synchronization packet (Frame Sync Packet) indicating the start of a frame, for example, every 4 ms to each node (nodes 3-1 and 3-2) in the wireless environment. ing. The cycle times of the cycle time registers 30-1 and 30-2 of each node in the wireless environment are corrected based on the frame synchronization packet received from the bridge 2 so as to match the cycle time counted by the cycle time register 20-2. The
[0020]
In the present embodiment, the node 1-1 is a cycle master serving as a time reference for all nodes in the wired environment and the wireless environment. For example, a cycle start packet is sent every 125 μs to each node (node 1) in the wired environment. -2 and bridge 2).
Each node in the wired environment receives the cycle start packet transmitted by the cycle master (node 1-1) and corrects the cycle time of its own cycle time register.
Note that the cycle master in the wired environment may be a node other than the node 1-1.
[0021]
Nodes 3-1 and 3-2 in the wireless environment have cycle time registers 30-1 and 30-2, respectively.
Here, the cycle time registers 30-1 and 30-2 correspond to the third timepiece of the present invention, and the cycle time corresponds to the third time information of the present invention.
The nodes 3-1 and 3-2 correct the cycle time counted by their own cycle time registers 30-1 and 30-2 using the frame synchronization packet received from the bridge 2.
[0022]
FIG. 2 is a block diagram illustrating a more detailed configuration example of the bridge 2.
As shown in FIG. 2, the bridge 2 includes cycle time registers 20-1 and 20-2, a wired transmission / reception unit 23, a PLL (Phase Locked Loop) unit 24, and a wireless transmission / reception unit 25.
Here, the cycle time register 20-1 corresponds to the first timepiece of the present invention, and the cycle time corresponds to the first time information of the present invention. The cycle time 20-2 corresponds to the second timepiece of the present invention, and the cycle time corresponds to the second time information of the present invention. The comparison unit 21 corresponds to the comparison means of the present invention. The PLL unit 24 corresponds to the correcting means of the present invention.
[0023]
The wired transmission / reception unit 23 decodes a predetermined packet received via the cable, and outputs the data obtained by decoding to the cycle time register 20-1 or a device (not shown), and the cycle time register 20-1 or Data supplied from a device (not shown) is packetized and transmitted via a cable.
[0024]
The cycle time register 20-1 counts the cycle time in the wired environment. The cycle time register 20-1 transmits the cycle time corresponding to the cycle start packet transmitted from the node 1-1 and received via the wired transmission / reception unit 23. to correct. The cycle time register 20-1 outputs the cycle time counted by itself to the comparison unit 21.
[0025]
The wireless transmission / reception unit 25 receives and decodes data (packets) transmitted from each node in the wireless environment via the antenna 22, and outputs the obtained data to the cycle time register 20-2 or a device (not shown). At the same time, data supplied from the cycle time register 20-2 or a device (not shown) is packetized and transmitted via the antenna 22.
The cycle time register 20-2 counts a reference cycle time in the wireless environment.
The radio transmission / reception unit 25 transmits a frame synchronization packet based on the cycle time counted by the cycle time register 20-2 to the nodes 3-1 and 3-2 via the radio transmission / reception unit 25 and the antenna 22. The nodes 3-1 and 3-2 correct the cycle times of the cycle time registers 30-1 and 30-2 based on the frame synchronization packet received from the bridge 2.
[0026]
The comparison unit 21 compares the cycle time of the cycle time register 20-1 with the cycle time of the cycle time register 20-2, and outputs an error value (difference) to the PLL unit 24 and the wireless transmission / reception unit 25.
The PLL unit 24 outputs a correction signal for correcting the value of the cycle time register 20-2 to the cycle time register 20-2 in accordance with the error value supplied from the comparison unit 21.
The cycle time register 20-2 corrects the cycle time based on the correction signal supplied from the PLL unit 24.
In IEEE1394, the countdown of the cycle time counted by the cycle register is not stipulated, and the cycle time register 20-1 divides the cycle time by one clock based on the cycle start packet received via the cable. Two correction methods are used: advance (40 ns) (Increment) or delay the cycle time by one clock (Hold).
Accordingly, these two types of correction methods are also used in a cycle time register in a wireless environment. However, in the cycle time register in the wireless environment, the correction content of the cycle time is determined every 4 msec, but the timing for actually correcting the cycle time of the cycle time register may be any timing within 4 msec.
3A shows the cycle time of the cycle time register 10-1 serving as the master shown in FIG. 1, FIG. 3B shows the case where the cycle time register 20-1 performs correction to advance by one clock, FIG. 3C shows a case where the cycle time register 20-1 performs correction for delaying by one clock.
[0027]
In addition, a frame synchronization packet based on the cycle time indicated by the cycle time register 20-2 is transmitted to the nodes 3-1 and 3-2 in the wireless environment by the wireless transmission / reception unit 25.
[0028]
FIG. 4 is a block diagram illustrating a configuration example of the PLL unit 24.
In this example, the PLL unit 24 includes a subtracting unit 41, a loop filter 42, and a VCO (Voltage Controlled Oscillator) 43.
The subtraction unit 41 subtracts the output of the VCO 43 from the output of the comparison unit 21 in FIG. 2 and outputs the value to the loop filter 42.
The loop filter 42 performs filtering on the output of the subtraction unit 41 and outputs the result to the VCO 43.
In response to the output of the loop filter 42, the VCO 43 outputs a correction signal to the cycle time register 20-2 in FIG.
[0029]
FIG. 5 is a block diagram illustrating a configuration example of the loop filter 42.
In this example, the loop filter 42 includes amplification units 51 and 52, an addition unit 53, a delay unit 54, and an addition unit 55.
The output of the subtracting unit 41 shown in FIG. 4 is input to the amplifying unit 51, amplified, and then output to the adding unit 55 and the amplifying unit 52.
The amplifying unit 52 amplifies the output of the amplifying unit 51 and outputs the amplified output to the adding unit 53.
The adding unit 53 adds the output of the amplifying unit 52 and the output of the delay unit 54 and outputs the result to the delay unit 54.
The delay unit 54 delays the output of the adding unit 53 and then outputs the delayed output to the adding unit 53 and the adding unit 55.
The adding unit 55 adds the output of the delay unit 54 to the output of the amplifying unit 51 and outputs the result to the VCO 43 of FIG.
[0030]
FIG. 6 is a block diagram illustrating a more detailed configuration example of the node 3-1 in FIG. 1.
In this example, the wireless transmission / reception unit 61 decodes a packet received via the antenna 32-1, and outputs the obtained data to the cycle time register 30-1, the PLL unit 63, or another device (not shown). is doing.
The cycle time register 30-1 counts the cycle time in the wireless environment.
The PLL unit 63 corrects the cycle time counted by the cycle time register 30-1 with reference to the frame synchronization packet transmitted from the bridge 2 and received by the wireless transmission / reception unit 61.
As described above, the cycle time of the cycle time register 30-1 is corrected by the PLL unit 63 based on the frame synchronization packet transmitted from the bridge 2 that is the cycle master of the wireless environment. -2 cycle time. At this time, as described above, the cycle time register 20-2 is synchronized with the cycle time register 10-1 of the node 1-1 that is the cycle master of the wired environment. The time is synchronized with the cycle time of the cycle time 10-1.
The detailed configuration of the PLL unit 63 is the same as that of the PLL unit 24 shown in FIG.
The configuration of the node 3-2 is the same as the configuration of the node 3-1.
[0031]
Next, the operation of the above communication system 1 will be described.
In the bridge 2, the comparison unit 21 compares the cycle time of the cycle time register 20-1 and the cycle time of the cycle time register 20-2 (that is, compares the cycle time in the wired environment and the cycle time in the wireless environment). ) Based on the comparison result, the PLL unit 24 corrects the cycle time of the cycle time 20-2.
Thereby, the synchronization between the cycle time counted by the cycle time 20-1 and the cycle time counted by the cycle time 20-2 is established.
The cycle time of the cycle time register 20-1 is synchronized with the cycle time of the cycle time register 10-1 of the node 1-1, which is the cycle master, based on the cycle start packet received every 125 μs via the cable. is doing.
[0032]
Then, the frame synchronization packet is transmitted from the bridge 2 to the nodes 3-1 and 3-2 based on the cycle time of the cycle time 20-2.
[0033]
The wireless transmission / reception unit 61 of the node 3-1 decodes the frame synchronization packet received from the bridge 2 and outputs the decoded frame synchronization packet to the PLL unit 63.
The PLL unit 63 corrects the cycle time of the cycle time register 30-1 based on the input frame synchronization packet.
As a result, the cycle time of the cycle time register 30-1 and the cycle time 20-2 of the bridge 2 are synchronized.
Also in the node 3-2, the cycle time of the cycle time register 30-2 is corrected based on the frame packet received from the bridge 2.
[0034]
The present invention is not limited to the embodiment described above.
For example, a wired environment and a wireless environment may be connected using two or more bridges having the same function as the bridge 2.
For example, as shown in FIG. 7, the bridge 2a enables synchronous communication between the wired environment 100a and the wireless environment 101, and the bridge 2b enables synchronous communication between the wired environment 100b and the wireless environment 101. Good.
8, the bridge 2a enables synchronous communication between the wired environment 100a and the wireless environment 101, and the bridge 2b enables synchronous communication between the wired environment 100b and the wireless environment 101. Synchronous communication between the wired 100c and the wireless environment 101 may be enabled by 2c.
[0035]
In the embodiment of the present invention, the synchronous communication is performed between the wired environment and the wireless environment. However, the present invention can also be applied to the case where the synchronous communication is performed between other environments.
[0036]
In addition, the computer program for performing the above-described various processes is provided to the user via a recording medium such as a magnetic disk or a CD-ROM, or is provided to the user via a provision medium such as a network, and is incorporated as necessary. It can be recorded and used in a RAM or a hard disk.
[0037]
【The invention's effect】
As described above, according to the present invention, the time information used by each can be synchronized between the wireless environment and the wired environment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of an embodiment of a communication system to which the present invention is applied.
FIG. 2 is a block diagram illustrating a more detailed configuration example of the bridge of FIG. 1;
FIG. 3 is a diagram for explaining a correction method for a cycle time register for a wireless environment in a bridge;
4 is a block diagram illustrating a detailed configuration example of a PLL unit in FIG. 2;
FIG. 5 is a block diagram illustrating a detailed configuration example of the loop filter of FIG. 4;
FIG. 6 is a block diagram illustrating a more detailed configuration example of a node in the wireless environment illustrated in FIG. 1;
FIG. 7 is a diagram for explaining another connection mode between the wired environment and the wireless environment in the embodiment of the present invention.
FIG. 8 is a diagram for explaining another connection mode between the wired environment and the wireless environment in the embodiment of the present invention.
FIG. 9 is a diagram illustrating a configuration example of a conventional communication system.
[Explanation of symbols]
1-1, 1-2, 3-1, 3-2... Node, 10-1, 10-2, 20-1, 20-2, 30-1, 30-2... Cycle time register, 21. 23, wired transmission / reception unit, 24, 63 ... PLL unit, 25, 61 ... wireless transmission / reception unit

Claims

A first signal processing device;
At least one second signal processing device;
At least one third signal processing device, wherein one of the at least one third signal processing devices operates as a master of the third signal processing device; and
Have
The first signal processing device and the second signal processing device are configured to perform wireless communication with a packet according to a first communication cycle,
The first signal processing device and the master of the third signal processing device are configured to perform wired communication with a packet having a second communication cycle shorter than the first communication cycle,
The first signal processing device includes:
A first clock that holds first time information that is a reference in a wired environment;
A second clock that holds second time information that is a reference in a wireless environment;
Comparing means for comparing the first time information and the second time information;
First time correction means for correcting the second time information in the second timepiece based on the result of comparison in the comparison means;
It is configured to perform wired communication with the master of the third signal processing device and wireless communication with the second signal processing device,
Each of the second signal processing devices includes:
A third timepiece for measuring the third time in the second signal processing device and generating third time information;
And second time correction means for correcting the value of the third clock according to the received second time information when the second time information transmitted from the first signal processing device is received. And
Each of the third signal processing devices has a fourth timepiece that counts a fourth time in the third signal processing device and generates fourth time information,
The master of the third signal processing device transmits the fourth time information in the master as a packet by the second communication cycle to the first signal processing device by wire,
The first timepiece in the first signal processing device is configured to receive the first time based on the fourth time information received as a packet according to the second communication cycle from the master of the third signal processing device. Correct time information,
The comparison means of the first signal processing device compares the first time information and the second time information to calculate a time error, and the first time correction means determines the calculated error. Correspondingly, the second time information generated by the second clock is generated as a correction signal and output to the second clock,
The first signal processing device transmits the second time information as a packet in the first communication cycle to the second signal processing device as a master in a wireless environment,
The second time correction means in the second signal processing device corrects the time information of the third timepiece based on the second time information transmitted from the first signal processing device. ,
Communications system.

When there are a plurality of the third signal processing devices configured to be communicable by wire,
The master of the third signal processing device transmits the fourth time information in the third signal processing device of the master to the other third signal processing device by wire in the second communication cycle,
The other third signal processing device corrects time information of a clock in its own device based on the fourth time information transmitted from the third signal processing device of the master. The communication system described.

A first signal processing device, at least one second signal processing device, and at least one third signal processing device, wherein one of the at least one third signal processing devices is a third signal. A third signal processing device that operates as a master of the processing device,
The first signal processing device and the second signal processing device are configured to perform wireless communication using packets in a first communication cycle, and the first signal processing device and the third signal processing device. The master is configured to perform wired communication with a packet having a second communication cycle shorter than the first communication cycle,
The first signal processing device includes a first clock that holds first time information that is a reference in a wired environment, a second clock that holds second time information that is a reference in a wireless environment, A first time correction unit that corrects the second time information in the second timepiece, and a wired communication with a master of the third signal processing device, and the second signal processing device. Configured to communicate wirelessly,
Each of the second signal processing devices includes a third timepiece for measuring a third time in the second signal processing device and generating third time information, and the first signal processing device. Second time correction means for correcting the value of the third clock according to the received second time information when the transmitted second time information is received;
Each of the third signal processing devices has a fourth timepiece that measures the fourth time in the third signal processing device and generates fourth time information.
In order to perform time information synchronization processing in the communication system,
A first step in which a master of the third signal processing device transmits the fourth time information in the master to the first signal processing device by wire as a packet in the second communication cycle;
The first clock in the first signal processing device is based on the fourth time information received as a packet according to the second communication cycle from the master of the third signal processing device. A second step of correcting time information;
The first signal processing device compares the first time information and the second time information to calculate an error in time, and the first time correction unit corresponds to the calculated error, and A third step of correcting the second time information generated by the second clock;
A fourth step in which the first signal processing device transmits the second time information as a packet in a first communication cycle to the second signal processing device as a master in a wireless environment;
The second time correction means in the second signal processing device corrects the time information of the third timepiece based on the second time information transmitted from the first signal processing device. A communication method comprising: a fifth step.

When there are a plurality of the third signal processing devices configured to be communicable by wire,
The master of the third signal processing device transmits the fourth time information in the third signal processing device of the master by wire to the other third signal processing device in the second communication cycle. 6 steps,
A seventh step in which the other third signal processing device corrects time information of a clock in its own device based on the fourth time information transmitted from the third signal processing device of the master; Having
The communication method according to claim 3.