Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4247007B2 - Semiconductor wafer evaluation method and semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP4247007B2 - Semiconductor wafer evaluation method and semiconductor device manufacturing method - Google Patents

Semiconductor wafer evaluation method and semiconductor device manufacturing method Download PDF

Info

Publication number
JP4247007B2
JP4247007B2 JP2003024672A JP2003024672A JP4247007B2 JP 4247007 B2 JP4247007 B2 JP 4247007B2 JP 2003024672 A JP2003024672 A JP 2003024672A JP 2003024672 A JP2003024672 A JP 2003024672A JP 4247007 B2 JP4247007 B2 JP 4247007B2
Authority
JP
Japan
Prior art keywords
wafer
evaluation
intensity
semiconductor wafer
band edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003024672A
Other languages
Japanese (ja)
Other versions
JP2004233279A (en
Inventor
克人 棚橋
寛 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003024672A priority Critical patent/JP4247007B2/en
Publication of JP2004233279A publication Critical patent/JP2004233279A/en
Application granted granted Critical
Publication of JP4247007B2 publication Critical patent/JP4247007B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハの評価方法に関し、特に、励起光の照射によるフォトルミネッセンス光を測定することによって半導体ウエハ表層の欠陥を評価する半導体ウエハの評価方法に関する。
【0002】
【従来の技術】
シリコンウエハなどの半導体ウエハに集積回路を形成する工程において、半導体集積回路の動作領域、すなわちウエハの表面近傍に存在する結晶欠陥は、半導体集積回路の正常動作を妨げる原因となる。
【0003】
半導体集積回路の微細化にともない、デザインルールが変わるたびに、従来では影響がないと考えられていた微小な欠陥が、回路の正常動作を妨げる欠陥として顕在化してきた。たとえば、最近では0.35μmデザインルールが採用されたときに、それ以前のデザインルールでは問題にならなかった約0.1μmサイズのボイド欠陥が顕在化した。ボイド欠陥とは、図1(a)に示すように、シリコン結晶成長中に形成された原子空孔の凝集体であり、その形態は、一辺が0.1μm程度の正八面体構造を有する。
【0004】
ボイド欠陥の例に従うと、デザインルールの約1/3のサイズの欠陥が、半導体集積回路の動作に影響するという経験則が導き出せる。たとえば、0.10μmルールにおいては、0.03μmサイズ以上の欠陥を集積回路の動作領域から排除しなければならない。欠陥を排除するにはまず、極表層の0.03μmサイズの欠陥の存在を認識する必要がある。
【0005】
シリコンウエハ表層の欠陥を検出する方法として、選択エッチング法や光散乱法が広く用いられている。選択エッチング法はサブミクロン以上のサイズの欠陥しか検出できないが、光散乱法では、0.03μmサイズ以上の散乱体(欠陥)を認識することが可能である。光散乱法において、0.03μmサイズ以上の欠陥が存在しない領域は、無欠陥領域あるいはDZ(Denuded Zone)と呼ばれ、通常は、光散乱法によって決定したDZ幅が規定値以上であるウエハを合格として、半導体集積回路を作製するためのウエハとして採用する。
【0006】
一方、0.35μmデザインルール以降、表層のボイド欠陥を排除するために、集積回路の形成に先立って、ウエハに熱処理を施して表面のボイド欠陥を消滅させたアニールドウエハが考案された。熱処理条件として、アルゴンや水素という非酸化性雰囲気下で、1000℃以上の温度で1時間以上加熱するが、このような加熱処理中に、ボイド欠陥を消滅させる一方で、酸素析出物などの欠陥が新たに発生する。ウエハの深い位置での析出物はゲッタリングサイトとして必要であるが、ウエハ表面近傍に発生した酸素析出物や、残存するボイド欠陥は、半導体素子の動作にとって好ましくない。現状では、ウエハ表層近傍の析出物やボイド欠陥の検出に、もっぱら上述した光散乱法が用いられている。
【0007】
このような背景において、さらに次世代の0.07μmルールでは、図1(b)に示すように0.02μmサイズの欠陥が顕在化することが予測され、これまでの光散乱法による検出の限界が懸念される。汎用的に用いられ、最も検出感度が良いと言われている光散乱法を用いて認識できる散乱体(欠陥)の最小サイズは、上述したように0.03μmである。デザインルールの1/3サイズの欠陥が顕在化するという経緯に従うと、0.07μmデザインルールでは、0.02〜0.03μmサイズの欠陥が集積回路の正常動作を妨げる原因となり得るが、0.03μm近傍に検出限界を有する光散乱法では、このような極微小な欠陥を検出することができない。
【0008】
同じく表面の欠陥を排除するために、従来から、表面から10μmまでの表層領域に低不純物濃度のエピタキシャル成長層を有するエピタキシャルウエハが使用されている。エピタキシャルウエハの表層評価方法として、ウエハの半導体材料のバンドギャップよりも大きいエネルギーの励起光を照射して、半導体層の表面近傍に電子正孔対を発生させ、その再結合により発光する特定波長の強度を検出してシリコン結晶のライフタイムを評価する方法が知られている(たとえば、特許文献1参照)。
【0009】
また、半導体ウエハに所定の電界を印加した状態で、励起された少数キャリアを発生させることにより、エピタキシャル成長層の半導体層のライフタイムを測定する方法も提案されている(たとえば、特許文献2参照)。
【0010】
出発材料としてのシリコンウエハのライフタイムは長いことが必須である。しかし、ウエハに格子欠陥や重金属不純物などによるトラップ準位があると、電子や正孔のキャリアはトラップを介して再結合してキャリア密度が減衰する。欠陥が多いと、キャリア密度が当初の1/eになる時間、すなわちライフタイムが短くなる。したがって、励起光を用いたライフタイム測定法では、シリコンウエハのライフタイムが所定値以上であるものを合格ウエハとして、半導体素子の作製工程に進む。
【0011】
【特許文献1】
特開平8−139146号公報
【0012】
【特許文献2】
特開平10−270516号公報
【0013】
【発明が解決しようとする課題】
しかし、上述した励起光を用いたエピタキシャルウエハのライフタイム評価方法では、エピタキシャル成長層に存在する欠陥の位置、大きさ、種類にかかわりなく、すべての欠陥や、重金属不純物の存在を再結合の原因として扱い、再結合ライフタイムだけを評価するので、ウエハ表面に形成される素子の動作に実際に影響をあたえる欠陥の有無を判断することはできない。
【0014】
そこで、本発明は、半導体ウエハ、とくにアニールドウエハの表層に存在する0.02μm以下の極微小欠陥を検出するのに好適な半導体ウエハの評価方法と、このような半導体ウエハ評価方法を利用した半導体装置の製造方法を提供することを目的とする。
【0015】
【発明を解決するための手段】
上述した目的を達成するために、本発明では、基本的に励起光の照射によるフォトルミネッセンス測定法を用い、特定波長の発光(バンド端発光)の強度分布から、欠陥の位置、欠陥分布密度、欠陥サイズなどを決定する。
【0016】
また、半導体装置製造工程において、フォトルミネッセンス測定結果から得られた欠陥位置、欠陥密度に基づき、ウエハの合否を判断して半導体集積回路の作製工程に入る。
【0017】
特に、シリコンウエハに、波長が800nm以下のレーザ光、より好ましくは波長が500nm以下のレーザ光を照射して、シリコンから得られるフォトルミネッセンス光を測定することにより、表面から10μm以内の表層領域において、光散乱法では検出できない0.02μmサイズ以下の極微小欠陥を特定することが可能になる。
【0018】
具体的には、本発明の第1の側面では、半導体ウエハの評価方法は以下の工程を含む。
(a)半導体ウエハに波長800nm以下の励起光を照射して、半導体ウエハから生じるフォトルミネッセンス光のスペクトルを測定する工程、
(b)フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記半導体ウエハにおけるバンド端発光の強度分布を取得する工程、および
(c)ハンド端発光の強度分布から、前記半導体ウエハ表層における欠陥を評価する工程。
【0019】
この評価方法によれば、バンド端発光の強度分布から、ウエハ表層の欠陥についてより具体的に判断することが可能になり、ウエハを正確に評価することができる。
【0020】
好ましくは、バンド端発光の強度分布から、半導体ウエハ上の座標と発光強度との関係を3次元プロットする工程をさらに含む。これにより、半導体ウエハの欠陥を視覚的に即座に認識することができる。
【0021】
半導体ウエハの評価方法はまた、ハンド端発光の強度分布から、正規分布に従う成分を除去する工程と、正規分布成分除去後の強度分布から、発光強度の低下部分を取り出す工程とをさらに含む。取り出した発光強度の低下部分を定量化、または拡大表示することにより、ウエハ欠陥についてより詳細な分析が可能になり、評価の精度が向上する。
【0022】
欠陥の評価は、欠陥の位置、分布密度、欠陥サイズの少なくともひとつに基づいて行う。特に、発光強度の低下の度合いを定量化することによって、強度低下の原因となる欠陥の種類やサイズの特定が可能になり、より正確なウエハ評価が可能になる。
【0023】
半導体ウエハは、アニール処理が施されたアニールドウエハである。あるいは、ウエハ表面にシリコンをエピタキシャル成長させたエピタキシャルウエハ、表面研磨ウエハ、CZウエハなどでもよい。
【0024】
本発明の第2の側面として、上述した評価方法を用いた半導体装置の製造方法を提供する。半導体装置の製造方法は、以下の工程を含む。
(a)半導体インゴットから複数の半導体ウエハを切り出して、ロットにする工程、
(b)ロットから任意の半導体ウエハを取り出して評価用ウエハとする工程、
(c)評価用ウエハに波長800nm以下の励起光を照射して、この評価用ウエハから生じるフォトルミネッセンス光のスペクトルを測定する工程、
(d)前記フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記評価用ウエハにおけるバンド端発光の強度分布を取得する工程、
(e)ハンド端発光の強度分布に基づいて評価用ウエハの欠陥を評価する工程、
(f)前記評価結果に基づいて、前記評価用ウエハの合否を判断する工程、および、
(g)評価用ウエハが合格判断された場合に、前記ロットの半導体ウエハに半導体素子を形成する工程。
【0025】
このような半導体装置の製造方法によれば、より正確なウエハ評価に基づいて柔軟性のある合否判断が可能になり、半導体装置の歩留まりが向上する。
【0026】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
【0027】
図2は、本発明で採用するフォトルミネッセンス法の原理を説明するためのグラフである。バンドギャップよりも大きい光子エネルギーの光を励起源に用いて、半導体結晶に光を照射し吸収させると、非平衡の電子・正孔が生じる。生じた電子・正孔は、いくつかの準安定状態を経由し、さらに再結合することによって、初めの熱平衡状態にもどる。この過程で発光性再結合により放出された光がフォトルミネッセンス光である。
【0028】
図2のグラフは、シリコンウエハ(結晶)の典型的なフォトルミネッセンススペクトルを示している。矢印で示した発光は、バンド端発光と呼ばれ、伝導帯の自由電子と価電子帯の自由正孔の再結合過程における発光である。結晶中に欠陥が存在すると、光照射によって生じた電子あるいは正孔は欠陥にトラップされ、バンド端発光の強度が低下する。換言すれば、バンド端発光強度の低下は、結晶中に欠陥が存在することを示している。
【0029】
ところで、固体内への光の侵入長は照射光の波長に依存するので、フォトルミネッセンス評価において、励起光の波長を選択することにより、表面から深さ方向への情報を得ることが可能である。G. E. Jellison Jr.らによれば(J. Appl. Phys. 53(5) May 1982, at 3745)、シリコン結晶への光の侵入長は、波長800nmにおいて約10μmである。波長が短くなるにつれて(すなわちエネルギーが高くなるにつれて)吸収が高まり、光の侵入長は短くなる。従って励起光の波長を800nm以下に規定することにより、表面から10μm以内の深さの欠陥状態に関する情報を得ることが可能である。特に、励起光の波長を500nm以下に設定することにより、表面から3μm程度の欠陥の評価が可能になり、波長を紫外域の上限近傍に設定することにより、表面から1μmよりも浅い極表層の評価が可能になる。
【0030】
図3は、本発明の半導体ウエハ評価方法で用いるフォトルミネッセンス測定装置10の概略構成図である。試料保持台1に測定対象である試料ウエハを装着する。レーザ2から発せられたレーザ光は、照射光学系3を通して、試料ウエハに照射される。試料から放射されたフォトルミネッセンス光は、集光光学系4にて集光され、分光器5で分光された後、検出される。
【0031】
好ましくは、レーザ光を試料ウエハに対して相対的に走査して、各(x,y)位置でのフォトルミネッセンススペクトルを測定し、バンド端発光強度を抽出する。ウエハ上のバンド端発光強度は、図示しない記憶媒体に格納され、試料ウエハの欠陥評価に用いられる。欠陥評価の詳細については後述する。
【0032】
本発明の実施形態では、図3のフォトルミネッセンス測定装置10を用いて、エピタキシャルウエハと、アニールドウエハの双方について測定を行う。
【0033】
エピタキシャルウエハの実験に用いた試料は、CZ法により作製されたインゴットから得られるウエハ(以下、「CZウエハ」と称する)に、厚さ5μmのシリコン薄膜をエピタキシャル成長させたウエハである。エピタキシャルウエハは、CZウエハやアニールドウエハに比べて、エピタキシャル層内(デバイス活性領域)の欠陥密度は低い。しかがって数多くあるシリコンウエハの中で、最も結晶性(表面完全性)の良いウエハと言われている。
【0034】
一方、アニードウエハは、CZウエハを不活性雰囲気中で高温アニールしたウエハである。アニールの目的は、結晶成長中に発生した表面のボイド欠陥を消滅させることにある。アニールドウエハは、光散乱法を用いる限りにおいては、表層から約15μmの領域には散乱体(欠陥)が存在しないことが確認されている。しかし、上述したように、光散乱法の検出下限は、0.03μmであり、0.03μm以下の極微小欠陥の存在については、不明である。アニールによって消滅しきれないボイド欠陥や、新たな酸素析出物の存在の可能性は否定できず、次世代ルールではこれらの存在を測定することが重要な課題である。
【0035】
図4は、エピタキシャルウエハとアニールドウエハの各々に、波長514.5nmのレーザ光を照射したときのフォトルミネッセンスの測定結果であり、図5は、エピタキシャルウエハとアニールドウエハの各々に364nmのレーザ光を照射したときのフォトルミネッセンスの測定結果である。一点鎖線はエピタキシャルウエハ(「エピウエハ」とも称する)のスペクトルを、実線はアニールドウエハのスペクトルを示す。光の侵入長は、514.5nmの波長(図4)では表面から約10μmであり、364nmの波長(図5)では、表面から約10nmである。
【0036】
図4および図5において、フォトルミネッセンススペクトルの波長1150nm付近に見られる大きな発光(ピーク)がバンド端発光であり、励起光の照射によって生じた伝導帯の自由電子と価電子帯の自由正孔の再結合過程に生じる発光である。図4と図5のいずれの場合も、エピタキシャルウエハのバンド端発光強度に比べて、アニールドウエハのバンド端発光強度の低下が激しい。これは、アニールドウエハの表層には、もともと欠陥が少ないとされるエピタキシャルウエハには存在しない結晶欠陥が存在することを意味する。
【0037】
フォトルミネッセンススペクトルから評価されるこのような結晶欠陥は、従来の光散乱法における評価では無欠陥領域とされる領域での欠陥である。このように、アニールドウエハのフォトルミネッセンススペクトルにおけるバンド端発光の低下を評価することによって、従来の光散乱法では検出できなかった欠陥の存在を認定することが可能になる。
【0038】
図4のように、励起光の波長が514.5nmのほうがアニールドウエハのバンド端発光強度の低下が著しいのは、表層から10μmよりも深い位置にある析出物や構造欠陥の影響を拾ってしまうからである。図5のように、波長364nmの励起光を用いた場合は、より表層に近い領域のみでの欠陥の有無を判断することができる。
【0039】
図6は、波長364nmのレーザ光を用いて測定したアニールドウエハのバンド端発光強度の分布図である。図3のフォトルミネッセンス測定装置10において、たとえば、レーザ光の照射位置を固定し、可動式の試料保持台1によって試料ウエハをX方向およびY方向に移動させることにより、ウエハ上の各(x、y)位置において、ウエハ表面から十数nm程度までの極表層領域で生じるフォトルミネッセンスのスペクトルを測定する。あるいは、試料ウエハを試料保持台1上に固定し、照射光学系3のたとえばデフレクタにより照射光をウエハ上に走査させることにより、各(x、y)位置でのフォトルミネッセンスのスペクトルを測定する。
【0040】
各(x、y)位置で測定されたフォトルミネッセンススペクトルからバンド端発光強度(すなわち、フォトルミネッセンススペクトルのうち波長1150nmにおける強度)を抽出し、バンド端発光強度の2次元分布を得る。抽出した(x、y)位置におけるバンド端発光強度のデータは、記憶媒体に格納しておく。さらに、このような2次元分布データから、バンド端発光強度の強度を垂直軸にとって3次元的にプロットしたグラフが図6の分布図である。図6のバンド端発光強度の分布図から、発光強度の低下位置とその密度、強度低下の度合いを視覚的に認識することができる。
【0041】
たとえば、図6のグラフでは、矢印で示すように、バンド端発光強度が急峻に落ち込んでいる部位が存在する。発光強度の低下は欠陥のサイズと相関があり、プロット上の落ち込み(低下)の度合いが大きいほど、サイズの大きな欠陥が存在することがわかる。
【0042】
図7は、バンド端発光強度の2次元分布をヒストグラムに表わしたものである。横軸は発光の強度、縦軸は発光強度に対応する測定点の数である。図7のヒスとグラムにおいて、強度820〜960にかけてのバンド端発光強度は、正規分布に従う。一方、破線のサークルAで示すように、バンド端発光強度が820よりに低い領域において、正規分布に従わない成分が存在する。このような成分が、ウエハ欠陥に起因する発光強度の落ち込みに対応する。すなわち、欠陥位置では電子とホールがトラップされて再結合するため、バンド端発光強度が弱くなるため、正規分布に従わない成分が発生する。このような正規分布からはずれた強度の低下成分を、ウエハの構造欠陥と関連付けて評価することができる。
【0043】
図8は、図6のプロット結果から、正規分布に従う成分を取り除いたものである。実線のサークルで示すように、発光強度の落ち込みの位置、密度、程度がより明確になり、ウエハ上での欠陥の(x、y)位置、欠陥密度を計算することが可能になる。さらに、図中、実線のサークルBで示す発光強度の落ち込み(低下)部分だけを抽出し、拡大表示することによって、バンド端発光強度の低下を詳細に観察することができる。また、発光強度の低下の度合いを定量化することによって、欠陥の種類やサイズを特定することができる。
【0044】
一例として、正規分布に従う成分を除去した状態を基準点として、発光強度の低下が60である場合は、サイズが0.02μm程度の欠陥と認定することができ、発光強度の低下が120である場合は、サイズが0.05μm程度の欠陥であると認定できる。
【0045】
図9は、本発明の実施形態に係る半導体ウエハの欠陥評価方法のフローチャートである。ステップS101で、波長800nm以下の励起光、好ましくは500nm以下の励起光を、評価対象である半導体ウエハ上に照射する。このような波長を選択することにより、ウエハ表面から10μm以内の極表層領域の情報を反映したフォトルミネッセンス光を集めることができるからである。
【0046】
次に、ステップS103で、半導体ウエハの各点において、フォトルミネッセンス光のスペクトルを測定する。好ましくは、半導体ウエハ上の各(x、y)位置においてフォトルミネッセンススペクトルを測定する。フォトルミネッセンススペクトルは、1700nm以下の範囲で測定すれば足りる。シリコンウエハの場合、電子とホールの再結合によるバンド端発光は1150nm近傍で起こるからである。
【0047】
次に、ステップS105で、各(x、y)位置におけるフォトルミネッセンススペクトルから、バンド端発光強度を抽出し、ハンド端発光強度の2次元分布を取得する。
【0048】
評価対象の半導体ウエハの極表層領域での構造欠陥の有無、密度、欠陥サイズなどを大まかに認識する場合は、ステップS107に進み、ステップS105で得られたバンド端発光強度の2次元分布データから、XY座標に対して発光強度を垂直軸にとった3次元プロット(図6参照)を作成し、発光強度の低下を視覚的に観察する。3次元プロットから、構造欠陥の有無、そのおおよその位置、サイズ、密度を把握することができる。
【0049】
半導体ウエハの構造欠陥についてのより正確な情報が必要な場合は、ステップS109に進み、ステップS105で得られたバンド端発光強度の2次元分布データから、正規分布に従う成分を除去し、発光強度が低下した成分だけを取り出す。上述したように、欠陥にトラップされて再結合したフォトルミネッセンス光のバンド端発光強度は、欠陥のない領域で再結合した光のバンド端発光強度に比べて低下が激しく、また、欠陥のサイズによって強度低下の度合いが異なる。したがって、強度低下成分だけを取り出すことによって、より詳細に欠陥を分析することができる。
【0050】
ステップS111で、バンド端発光の強度低下成分の(x、y)位置を読み出し、欠陥密度を計算する。また、発光強度の低下が度合いを定量化して、その値に応じて欠陥のサイズ、種類を特定する。図示はしないが、ステップS109で強度低下成分を取り出す際に、強度低下位置と、そのバンド端発光の強度とを関連付けたマッピングデータを作成しておいてもよい。さらに、ステップS111で、位置読み出し、分布密度の計算、強度低下の定量化などに先立って、あるいはこれらの処理と同時に、強度低下部分を拡大表示してもよい。
【0051】
このような評価方法により、半導体ウエハの表面から10μm以内の極表層領域における0.02μm以下の構造欠陥の有無だけではなく、そのような欠陥の位置、分布密度、サイズをも特定することができる。したがって、半導体ウエハの欠陥について、より正確で詳細に評価することができる。
【0052】
たとえば、欠陥がウエハの周辺領域にある場合、あるいは、ウエハの内側にあっても発光強度の低下が比較的小さく(注入された不純物にトラップされた場合など)、ターゲットとするデザインルールでの集積回路の動作に影響しないと思われる場合は、このウエハを合格ウエハとすることができる。逆に、ウエハの内側に発光強度の低下が著しい部位が存在する場合や、低下部位の存在密度が高い場合は、このウエハを不合格とする。
【0053】
このようなウエハ評価方法を用いて半導体装置を作成する場合は、半導体インゴットから切り出された複数の半導体ウエハをロットとして準備する。ロットから任意のウエハを抜き取って評価用ウエハとし、図3のフォトルミネッセンス測定装置に設置する。そして、図9のフローに示す手順で、レーザ光を照射し、ウエハ上の各(x、y)位置でフォトルミネッセンス光のスペクトルを測定し、バンド端発光の強度を抽出する。抽出したバンド端発光強度から、バンド端発光強度の2次元分布を取得し、2次元分布から欠陥のおおよその位置、密度、サイズを認識する。あるいは、バンド端発光強度の2次元分布から、正規分布に従う成分を除去し、欠陥の位置、密度、サイズを特定してウエハを詳細に評価する。
【0054】
評価結果に基づいて評価用ウエハの合否を判断する。正規分布成分を除去するまでもなく、バンド端発光強度分布を3次元プロットしたグラフ(図6参照)から視覚的に合否判断できる場合は、その時点で合否判断することもできる。判断が微妙な場合は、バンド端発光強度分布から正規分布成分を除去し、強度低下部位を拡大し、定量的に分析するなどして、ウエハ欠陥の詳細な情報に基づいて合否判断する。合否判断の結果、評価用ウエハが合格であれば、このロットの半導体ウエハに半導体集積回路を形成する工程に進む。評価用ウエハが不合格であれば、その不合格の度合いに応じて、同じロットから別のウエハを抜き取って、再評価する、あるいはこのロット全体を不合格にする、など、より細やかな基準に従って、半導体装置の製造を進めることができる。
【0055】
上述した評価方法は、ウエハ評価プログラムなどのソフトウエアによっても実現できる。この場合、ウエハ評価プログラムは、コンピュータに、ウエハ上の各位置におけるフォトルミネッセンス光のスペクトルから、バンド端発光の強度を抽出させて、バンド端発光の強度分布を作成させる。そして、バンド端の発光強度分布から、ウエハ上の2次元座標に対して、発光強度を垂直軸に取った3次元プロットを作成させる。あるいは、バンド端発光の強度分布から、正規分布に従う成分を除去させ、正規分布成分の除去後の強度分布から、バンド端発光の強度低下部分を取り出して定量化、または拡大表示させる。3次元プロットさせるか、定量化、拡大表示させるかは、オペレータの操作に応じて行ってもよいし、自動的に少なくとも一方を行わせる構成としてもよい。
【0056】
フォトルミネッセンス光のスペクトルは、あらかじめ記憶媒体に格納したデータを読み出してもよいし、フォトルミネッセンス測定装置からの入力にしたがって、順次処理させる構成としてもよい。また、3次元プロット、強度低下部分の拡大表示、あるいは定量化させた値に基づき、オペレータが合否の判断を行ってもよいし、コンピュータに自動的に合否判断させる構成としてもよい。
【0057】
以上述べた実施形態では、次世代ルールで広く使用されると思われるアニールドウエハの極表層の欠陥評価を例にとって説明したが、本発明の欠陥評価方法は、表面研磨(ポリッシュド)ウエハ、エピタキシャルウエハ、CZウエハ等にも同様に適用できることは言うまでもない。
【0058】
また実施形態では、0.07μmルールをターゲットとして、特に半導体素子の空乏層が形成される極表層領域での0.02μm(20nm)以下の構造欠陥を評価するために、364nmの波長の励起光を用いたが、さらに浅い表面領域での極微小な欠陥を検出するために、波長が300nm以下のエキシマレーザを用いて評価用ウエハを照射してもよい。
【0059】
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) 半導体ウエハに波長800nm以下の励起光を照射して、前記半導体ウエハから生じるフォトルミネッセンス光のスペクトルを測定する工程と、
前記フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記半導体ウエハにおけるバンド端発光の強度分布を取得する工程と、
前記ハンド端発光の強度分布から、前記半導体ウエハ表層における欠陥を評価する工程と
を含むことを特徴とする半導体ウエハの評価方法。
(付記2) 前記バンド端発光の強度分布から、半導体ウエハ上の平面座標と発光強度との関係を3次元プロットする工程をさらに含むことを特徴とする付記1に記載の評価方法。
(付記3) 前記ハンド端発光の強度分布から、正規分布に従う成分を除去する工程と、
正規分布成分除去後の強度分布から、発光強度の低下部分を取り出す工程と
をさらに含むことを特徴とする付記1に記載の半導体ウエハの評価方法。
(付記4) 欠陥の評価は、欠陥の位置、分布密度、欠陥サイズの少なくともひとつに基づいて行うことを特徴とする付記1に記載の評価方法。
(付記5) 前記半導体ウエハは、アニール処理を施したアニールドウエハであることを特徴とする付記1に記載の評価方法。
(付記6) 前記励起光は、波長500nm以下の励起光であることを特徴とする付記1に記載の評価方法。
(付記7) 前記発光強度の低下部分を定量化、または拡大表示する工程をさらに含むことを特徴とする付記3に記載の評価方法。
(付記8) 半導体インゴットから複数の半導体ウエハを切り出してロットにする工程と、
前記ロットから任意の半導体ウエハを取り出して評価用ウエハとする工程と、前記評価用ウエハに波長800nm以下の励起光を照射して、前記評価用ウエハの各点においてフォトルミネッセンス光のスペクトルを測定する工程と、
前記フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記評価用ウエハにおけるバンド端発光の強度分布を取得する工程と、
前記ハンド端発光の強度分布に基づいて、前記評価用ウエハの欠陥を評価する工程と、
前記評価結果に基づいて、前記評価用ウエハの合否を判断する工程と、
前記評価用ウエハが合格判断された場合に、前記ロットの半導体ウエハに半導体素子を形成する工程と
を含むことを特徴とする半導体装置の製造方法
(付記9) 前記半導体ウエハとして、アニール処理が施されたアニールウエハを用いることを特徴とする付記8に記載の半導体装置の製造方法。
(付記10) 前記励起光として、波長500nm以下の励起光を照射することを特徴とする付記8に記載の半導体装置の製造方法。
(付記11) コンピュータに、
ウエハ上の各位置におけるフォトルミネッセンス光のスペクトルから、バンド端発光の強度を抽出させて、バンド端発光の強度分布を作成させ、
バンド端の発光強度分布から、正規分布に従う成分を除去させ、
正規分布成分の除去後の強度分布から、バンド端発光の強度低下部分を取り出して定量化、または拡大表示させる
命令列を含むことを特徴とするウエハ評価プログラム。
【0060】
【発明の効果】
以上述べたように、本発明によれば、半導体ウエハ、特にアニールドウエハの極表層にある0,02μm以下のサイズの構造欠陥の位置、分布密度、サイズなどを評価することが可能になる。
【図面の簡単な説明】
【図1】 図1は、デザインルールと問題となる欠陥サイズの関係を説明するための図である。
【図2】 シリコンウエハの典型的なフォトルミネッセンススペクトルを示す図である。
【図3】 本発明の実施形態で用いるフォトルミネッセンス測定装置の概略図である。
【図4】 波長514.5nmの励起光を照射したときのエピタキシャルウエハとアニールドウエハのフォトルミネッセンススペクトルを示す図である。
【図5】 波長364nmの励起光を照射したときのエピタキシャルウエハとアニールドウエハのフォトルミネッセンススペクトルを示す図である。
【図6】 アニールドウエハのバンド端発光強度の分布を示す図である。
【図7】 バンド端発光強度の分布をヒストグラムで表わした図である。
【図8】 バンド端発光強度の分布から、正規分布に従う成分を除去した状態の分布図と、バンド端発光強度の低下部位の拡大図である。
【図9】 本発明の実施形態に係るウエハの欠陥評価方法のフローチャートである。
【符号の説明】
1 試料保持台
2 レーザ
3 照射光学系
4 集光光学系
5 分光器
6 検出器
10 フォトルミネッセンス測定装置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer evaluation method, and more particularly, to a semiconductor wafer evaluation method for evaluating defects on a surface layer of a semiconductor wafer by measuring photoluminescence light by irradiation with excitation light.
[0002]
[Prior art]
In a process of forming an integrated circuit on a semiconductor wafer such as a silicon wafer, crystal defects existing in the operation region of the semiconductor integrated circuit, that is, in the vicinity of the surface of the wafer, cause a hindrance to the normal operation of the semiconductor integrated circuit.
[0003]
With the miniaturization of semiconductor integrated circuits, every time a design rule is changed, a minute defect that has been considered to have no influence in the past has become apparent as a defect that hinders the normal operation of the circuit. For example, when the 0.35 μm design rule is recently adopted, a void defect having a size of about 0.1 μm, which was not a problem with the previous design rule, became apparent. A void defect is an aggregate of atomic vacancies formed during silicon crystal growth, as shown in FIG. 1A, and has a regular octahedral structure with one side of about 0.1 μm.
[0004]
If the example of a void defect is followed, the rule of thumb that the defect of the size of about 1/3 of a design rule affects the operation | movement of a semiconductor integrated circuit can be derived. For example, in the 0.10 μm rule, defects having a size of 0.03 μm or more must be excluded from the operating area of the integrated circuit. In order to eliminate defects, it is first necessary to recognize the presence of 0.03 μm size defects on the extreme surface layer.
[0005]
As a method for detecting defects on the surface layer of the silicon wafer, a selective etching method and a light scattering method are widely used. The selective etching method can detect only defects having a size of submicron or more, but the light scattering method can recognize a scatterer (defect) having a size of 0.03 μm or more. In the light scattering method, a region in which no defect of 0.03 μm size or more exists is called a defect-free region or DZ (Denuded Zone). Usually, a wafer whose DZ width determined by the light scattering method is a specified value or more is used. If it passes, it is adopted as a wafer for manufacturing a semiconductor integrated circuit.
[0006]
On the other hand, in order to eliminate void defects on the surface layer after the 0.35 μm design rule, an annealed wafer has been devised in which the wafer is subjected to a heat treatment to eliminate the void defects on the surface prior to the formation of the integrated circuit. As heat treatment conditions, heating is performed at a temperature of 1000 ° C. or more for 1 hour or more in a non-oxidizing atmosphere such as argon or hydrogen. During such heat treatment, void defects are eliminated, but defects such as oxygen precipitates are eliminated. Newly occurs. Precipitates at a deep position of the wafer are necessary as gettering sites, but oxygen precipitates generated in the vicinity of the wafer surface and remaining void defects are not preferable for the operation of the semiconductor device. At present, the above-described light scattering method is exclusively used to detect precipitates and void defects in the vicinity of the wafer surface layer.
[0007]
Against this background, it is predicted that a 0.02 μm-sized defect will appear in the next generation 0.07 μm rule as shown in FIG. Is concerned. As described above, the minimum size of a scatterer (defect) that can be recognized using a light scattering method that is used for general purposes and is said to have the highest detection sensitivity is 0.03 μm. According to the fact that a 1/3 size defect of the design rule becomes apparent, in the 0.07 μm design rule, the 0.02 to 0.03 μm size defect may cause the integrated circuit to operate normally. Such a very small defect cannot be detected by the light scattering method having a detection limit in the vicinity of 03 μm.
[0008]
Similarly, in order to eliminate surface defects, an epitaxial wafer having an epitaxial growth layer with a low impurity concentration in the surface layer region from the surface to 10 μm has been conventionally used. As a method for evaluating the surface layer of an epitaxial wafer, an excitation light having an energy larger than the band gap of the semiconductor material of the wafer is irradiated, an electron-hole pair is generated near the surface of the semiconductor layer, and a specific wavelength emitted by recombination is generated. A method is known in which the strength is detected to evaluate the lifetime of a silicon crystal (see, for example, Patent Document 1).
[0009]
There has also been proposed a method for measuring the lifetime of the semiconductor layer of the epitaxial growth layer by generating excited minority carriers in a state where a predetermined electric field is applied to the semiconductor wafer (see, for example, Patent Document 2). .
[0010]
It is essential that the lifetime of a silicon wafer as a starting material is long. However, if the wafer has trap levels due to lattice defects or heavy metal impurities, the carriers of electrons and holes are recombined through the traps and the carrier density is attenuated. When there are many defects, the time when the carrier density becomes 1 / e of the original, that is, the lifetime is shortened. Therefore, in the lifetime measurement method using excitation light, a silicon wafer whose lifetime is equal to or greater than a predetermined value is regarded as a passing wafer, and the process proceeds to a semiconductor element manufacturing process.
[0011]
[Patent Document 1]
JP-A-8-139146
[0012]
[Patent Document 2]
JP-A-10-270516
[0013]
[Problems to be solved by the invention]
However, in the epitaxial wafer lifetime evaluation method using the above-described excitation light, regardless of the position, size, and type of defects present in the epitaxial growth layer, all defects and the presence of heavy metal impurities are considered as causes of recombination. Since only the recombination lifetime is evaluated, it is impossible to determine whether there is a defect that actually affects the operation of the element formed on the wafer surface.
[0014]
Therefore, the present invention utilizes a semiconductor wafer evaluation method suitable for detecting a very small defect of 0.02 μm or less existing on the surface layer of a semiconductor wafer, particularly an annealed wafer, and such a semiconductor wafer evaluation method. An object is to provide a method for manufacturing a semiconductor device.
[0015]
[Means for Solving the Invention]
In order to achieve the above-described object, the present invention basically uses a photoluminescence measurement method by irradiation with excitation light, and from the intensity distribution of light emission at a specific wavelength (band edge light emission), the position of the defect, the defect distribution density, Determine the defect size.
[0016]
Further, in the semiconductor device manufacturing process, the semiconductor integrated circuit manufacturing process is started by determining the pass / fail of the wafer based on the defect position and defect density obtained from the photoluminescence measurement result.
[0017]
In particular, by irradiating a silicon wafer with laser light with a wavelength of 800 nm or less, more preferably with laser light with a wavelength of 500 nm or less, and measuring photoluminescence light obtained from silicon, in a surface layer region within 10 μm from the surface Therefore, it is possible to specify a very small defect having a size of 0.02 μm or less that cannot be detected by the light scattering method.
[0018]
Specifically, in the first aspect of the present invention, the semiconductor wafer evaluation method includes the following steps.
(A) irradiating a semiconductor wafer with excitation light having a wavelength of 800 nm or less and measuring a spectrum of photoluminescence light generated from the semiconductor wafer;
(B) extracting the intensity of the band edge emission from the spectrum of the photoluminescence light to obtain the intensity distribution of the band edge emission in the semiconductor wafer; and
(C) A step of evaluating defects in the surface layer of the semiconductor wafer from the intensity distribution of hand edge emission.
[0019]
According to this evaluation method, it becomes possible to more specifically determine the defect on the wafer surface layer from the intensity distribution of the band edge emission, and the wafer can be accurately evaluated.
[0020]
Preferably, the method further includes a step of three-dimensionally plotting the relationship between the coordinates on the semiconductor wafer and the light emission intensity from the intensity distribution of the band edge light emission. Thereby, the defect of a semiconductor wafer can be recognized visually immediately.
[0021]
The semiconductor wafer evaluation method further includes a step of removing a component in accordance with the normal distribution from the intensity distribution of hand-end light emission, and a step of extracting a reduced emission intensity portion from the intensity distribution after the removal of the normal distribution component. By quantifying or enlarging and displaying the portion where the light emission intensity is taken out, the wafer defect can be analyzed in more detail, and the evaluation accuracy is improved.
[0022]
Defect evaluation is performed based on at least one of defect position, distribution density, and defect size. In particular, by quantifying the degree of decrease in light emission intensity, it becomes possible to specify the type and size of a defect that causes a decrease in intensity, thereby enabling more accurate wafer evaluation.
[0023]
The semiconductor wafer is an annealed wafer that has been annealed. Alternatively, an epitaxial wafer obtained by epitaxially growing silicon on the wafer surface, a surface polished wafer, a CZ wafer, or the like may be used.
[0024]
As a second aspect of the present invention, a method for manufacturing a semiconductor device using the evaluation method described above is provided. The method for manufacturing a semiconductor device includes the following steps.
(A) a step of cutting a plurality of semiconductor wafers from a semiconductor ingot into a lot;
(B) A step of taking an arbitrary semiconductor wafer from the lot and making it an evaluation wafer,
(C) irradiating the evaluation wafer with excitation light having a wavelength of 800 nm or less and measuring a spectrum of photoluminescence light generated from the evaluation wafer;
(D) extracting the intensity of the band edge emission from the spectrum of the photoluminescence light, and obtaining the intensity distribution of the band edge emission in the wafer for evaluation;
(E) a step of evaluating defects of the wafer for evaluation based on the intensity distribution of hand edge emission;
(F) determining whether the evaluation wafer is acceptable based on the evaluation result; and
(G) A step of forming a semiconductor element on the semiconductor wafer of the lot when the evaluation wafer is judged acceptable.
[0025]
According to such a method for manufacturing a semiconductor device, it is possible to make a flexible pass / fail judgment based on more accurate wafer evaluation, thereby improving the yield of the semiconductor device.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0027]
FIG. 2 is a graph for explaining the principle of the photoluminescence method employed in the present invention. When light having a photon energy larger than the band gap is used as an excitation source and the semiconductor crystal is irradiated with light and absorbed, non-equilibrium electrons and holes are generated. The generated electrons and holes go through several metastable states and recombine to return to the initial thermal equilibrium state. The light emitted by the luminescent recombination in this process is photoluminescence light.
[0028]
The graph of FIG. 2 shows a typical photoluminescence spectrum of a silicon wafer (crystal). The light emission indicated by the arrow is called band edge light emission, and is light emission in the recombination process of free electrons in the conduction band and free holes in the valence band. When defects exist in the crystal, electrons or holes generated by light irradiation are trapped in the defects, and the intensity of band edge emission decreases. In other words, a decrease in the band edge emission intensity indicates that a defect exists in the crystal.
[0029]
By the way, since the penetration depth of light into a solid depends on the wavelength of irradiation light, it is possible to obtain information from the surface in the depth direction by selecting the wavelength of excitation light in photoluminescence evaluation. . According to GE Jellison Jr. et al. (J. Appl. Phys. 53 (5) May 1982, at 3745), the penetration depth of light into a silicon crystal is about 10 μm at a wavelength of 800 nm. As the wavelength decreases (ie, as the energy increases), the absorption increases and the light penetration length decreases. Therefore, by defining the wavelength of the excitation light at 800 nm or less, it is possible to obtain information on the defect state having a depth within 10 μm from the surface. In particular, by setting the wavelength of the excitation light to 500 nm or less, it becomes possible to evaluate defects of about 3 μm from the surface, and by setting the wavelength in the vicinity of the upper limit of the ultraviolet region, the extreme surface layer shallower than 1 μm from the surface Evaluation becomes possible.
[0030]
FIG. 3 is a schematic configuration diagram of the photoluminescence measuring apparatus 10 used in the semiconductor wafer evaluation method of the present invention. A sample wafer to be measured is mounted on the sample holder 1. Laser light emitted from the laser 2 is irradiated onto the sample wafer through the irradiation optical system 3. The photoluminescence light emitted from the sample is collected by the condensing optical system 4, separated by the spectroscope 5, and then detected.
[0031]
Preferably, the laser beam is scanned relative to the sample wafer, the photoluminescence spectrum at each (x, y) position is measured, and the band edge emission intensity is extracted. The band edge emission intensity on the wafer is stored in a storage medium (not shown) and used for defect evaluation of the sample wafer. Details of the defect evaluation will be described later.
[0032]
In the embodiment of the present invention, measurement is performed on both the epitaxial wafer and the annealed wafer using the photoluminescence measuring apparatus 10 of FIG.
[0033]
The sample used for the epitaxial wafer experiment is a wafer obtained by epitaxially growing a silicon thin film having a thickness of 5 μm on a wafer (hereinafter referred to as “CZ wafer”) obtained from an ingot produced by the CZ method. The epitaxial wafer has a lower defect density in the epitaxial layer (device active region) than the CZ wafer or annealed wafer. Therefore, among the many silicon wafers, it is said to have the highest crystallinity (surface integrity).
[0034]
On the other hand, the anide wafer is a wafer obtained by annealing a CZ wafer at a high temperature in an inert atmosphere. The purpose of annealing is to eliminate void defects on the surface generated during crystal growth. As long as the light scattering method is used for the annealed wafer, it has been confirmed that there are no scatterers (defects) in the region of about 15 μm from the surface layer. However, as described above, the detection lower limit of the light scattering method is 0.03 μm, and it is unknown about the presence of extremely small defects of 0.03 μm or less. The possibility of the existence of void defects that cannot be completely eliminated by annealing and the existence of new oxygen precipitates cannot be denied, and it is an important issue to measure the existence of these in the next generation rules.
[0035]
FIG. 4 is a measurement result of photoluminescence when each of the epitaxial wafer and the annealed wafer is irradiated with laser light having a wavelength of 514.5 nm, and FIG. 5 is a 364 nm laser for each of the epitaxial wafer and the annealed wafer. It is a measurement result of photoluminescence when light is irradiated. The alternate long and short dash line indicates the spectrum of the epitaxial wafer (also referred to as “epi wafer”), and the solid line indicates the spectrum of the annealed wafer. The penetration depth of light is about 10 μm from the surface at a wavelength of 514.5 nm (FIG. 4), and about 10 nm from the surface at a wavelength of 364 nm (FIG. 5).
[0036]
4 and 5, the large emission (peak) seen near the wavelength of 1150 nm of the photoluminescence spectrum is the band edge emission, and the free electrons in the conduction band and the free holes in the valence band generated by the irradiation of the excitation light. It is luminescence generated in the recombination process. In both cases of FIG. 4 and FIG. 5, the decrease in the band edge emission intensity of the annealed wafer is more severe than the band edge emission intensity of the epitaxial wafer. This means that the surface layer of the annealed wafer has crystal defects that do not exist in the epitaxial wafer that is originally supposed to have few defects.
[0037]
Such a crystal defect evaluated from the photoluminescence spectrum is a defect in a region which is regarded as a defect-free region in the evaluation by the conventional light scattering method. Thus, by evaluating the decrease in band edge emission in the photoluminescence spectrum of the annealed wafer, it becomes possible to identify the presence of defects that could not be detected by the conventional light scattering method.
[0038]
As shown in FIG. 4, when the wavelength of the excitation light is 514.5 nm, the decrease in the band edge emission intensity of the annealed wafer is remarkable due to the influence of precipitates and structural defects deeper than 10 μm from the surface layer. Because it ends up. As shown in FIG. 5, when excitation light having a wavelength of 364 nm is used, it is possible to determine the presence or absence of defects only in a region closer to the surface layer.
[0039]
FIG. 6 is a distribution diagram of the band edge emission intensity of the annealed wafer measured using a laser beam having a wavelength of 364 nm. In the photoluminescence measuring apparatus 10 of FIG. 3, for example, the irradiation position of the laser beam is fixed, and the sample wafer is moved in the X direction and the Y direction by the movable sample holder 1 so that each (x, y) At the position, the spectrum of photoluminescence generated in the extreme surface layer region from the wafer surface to about several tens of nanometers is measured. Alternatively, the photoluminescence spectrum at each (x, y) position is measured by fixing the sample wafer on the sample holder 1 and causing the irradiation optical system 3 to scan the wafer with irradiation light using, for example, a deflector.
[0040]
The band edge emission intensity (that is, the intensity at a wavelength of 1150 nm in the photoluminescence spectrum) is extracted from the photoluminescence spectrum measured at each (x, y) position to obtain a two-dimensional distribution of the band edge emission intensity. Data of the band edge emission intensity at the extracted (x, y) position is stored in a storage medium. Furthermore, a graph in which the intensity of the band edge emission intensity is plotted three-dimensionally with respect to the vertical axis from such two-dimensional distribution data is the distribution diagram of FIG. From the band edge emission intensity distribution diagram of FIG. 6, it is possible to visually recognize the position where the emission intensity is reduced, its density, and the degree of intensity reduction.
[0041]
For example, in the graph of FIG. 6, there is a portion where the band edge emission intensity is steeply dropped as indicated by an arrow. It can be seen that the decrease in emission intensity correlates with the size of the defect, and the larger the degree of depression (decrease) on the plot, the larger the size of the defect.
[0042]
FIG. 7 shows a two-dimensional distribution of band edge emission intensity in a histogram. The horizontal axis represents the intensity of light emission, and the vertical axis represents the number of measurement points corresponding to the light emission intensity. In the hiss and gram in FIG. 7, the band edge emission intensity from 820 to 960 follows a normal distribution. On the other hand, there is a component that does not follow the normal distribution in the region where the band edge emission intensity is lower than 820, as indicated by the dashed circle A. Such a component corresponds to a drop in emission intensity due to wafer defects. That is, since electrons and holes are trapped and recombined at the defect position, the emission intensity at the band edge becomes weak, and a component that does not follow the normal distribution is generated. Such a reduced component of intensity deviating from the normal distribution can be evaluated in association with the structural defect of the wafer.
[0043]
FIG. 8 is obtained by removing the component according to the normal distribution from the plot result of FIG. As indicated by the solid circle, the position, density, and degree of decrease in the emission intensity become clearer, and the (x, y) position and defect density of the defect on the wafer can be calculated. Furthermore, by extracting only the drop (decrease) portion of the emission intensity indicated by the solid circle B in the figure and displaying it in an enlarged manner, the reduction in the band edge emission intensity can be observed in detail. Also, Light emission By quantifying the degree of strength reduction, the type and size of defects can be specified.
[0044]
As an example, when the decrease in emission intensity is 60 with the state in which the component according to the normal distribution is removed as a reference point, it can be recognized as a defect having a size of about 0.02 μm, and the decrease in emission intensity is 120. In this case, it can be recognized that the defect has a size of about 0.05 μm.
[0045]
FIG. 9 is a flowchart of a semiconductor wafer defect evaluation method according to an embodiment of the present invention. In step S101, excitation light with a wavelength of 800 nm or less, preferably 500 nm or less is irradiated onto the semiconductor wafer to be evaluated. This is because by selecting such a wavelength, it is possible to collect photoluminescence light reflecting information of the extreme surface layer region within 10 μm from the wafer surface.
[0046]
Next, in step S103, the spectrum of the photoluminescence light is measured at each point of the semiconductor wafer. Preferably, a photoluminescence spectrum is measured at each (x, y) position on the semiconductor wafer. It is sufficient to measure the photoluminescence spectrum in the range of 1700 nm or less. This is because in the case of a silicon wafer, band edge emission due to recombination of electrons and holes occurs in the vicinity of 1150 nm.
[0047]
Next, in step S105, the band edge emission intensity is extracted from the photoluminescence spectrum at each (x, y) position to obtain a two-dimensional distribution of hand edge emission intensity.
[0048]
In the case of roughly recognizing the presence / absence, density, defect size, etc. of the structural defect in the extreme surface region of the semiconductor wafer to be evaluated, the process proceeds to step S107, and from the two-dimensional distribution data of the band edge emission intensity obtained in step S105. Then, a three-dimensional plot (see FIG. 6) in which the emission intensity is taken on the vertical axis with respect to the XY coordinates is created, and the decrease in the emission intensity is visually observed. From the three-dimensional plot, the presence / absence of a structural defect, its approximate position, size, and density can be grasped.
[0049]
If more accurate information about the structural defect of the semiconductor wafer is required, the process proceeds to step S109, where the component according to the normal distribution is removed from the two-dimensional distribution data of the band edge emission intensity obtained in step S105, and the emission intensity is increased. Remove only the degraded components. As described above, the band edge emission intensity of the photoluminescence light trapped in the defect and recombined is significantly lower than the band edge emission intensity of the light recombined in the defect-free region, and depends on the size of the defect. The degree of strength reduction is different. Therefore, the defect can be analyzed in more detail by taking out only the strength lowering component.
[0050]
In step S111, the (x, y) position of the intensity decreasing component of the band edge emission is read, and the defect density is calculated. Further, the degree of the decrease in the emission intensity is quantified, and the size and type of the defect are specified according to the value. Although not shown, when extracting the intensity decreasing component in step S109, mapping data in which the intensity decreasing position and the intensity of the band edge emission are associated with each other may be created. Further, in step S111, the intensity-decreasing portion may be enlarged and displayed prior to position reading, distribution density calculation, intensity reduction quantification, etc., or simultaneously with these processes.
[0051]
By such an evaluation method, not only the presence or absence of a structural defect of 0.02 μm or less in the extreme surface layer region within 10 μm from the surface of the semiconductor wafer, but also the position, distribution density, and size of such a defect can be specified. . Therefore, it is possible to evaluate the semiconductor wafer defect more accurately and in detail.
[0052]
For example, if the defect is in the peripheral region of the wafer, or even if it is inside the wafer, the decrease in emission intensity is relatively small (for example, when trapped by implanted impurities), and integration with the target design rule If it does not seem to affect the operation of the circuit, this wafer can be a successful wafer. Conversely, if there is a portion where the emission intensity is significantly reduced inside the wafer, or the density of the reduced portion is high, the wafer is rejected.
[0053]
When producing a semiconductor device using such a wafer evaluation method, a plurality of semiconductor wafers cut out from a semiconductor ingot are prepared as a lot. An arbitrary wafer is extracted from the lot to be an evaluation wafer, which is set in the photoluminescence measuring apparatus shown in FIG. Then, in the procedure shown in the flow of FIG. 9, the laser light is irradiated, the spectrum of the photoluminescence light is measured at each (x, y) position on the wafer, and the intensity of the band edge emission is extracted. A two-dimensional distribution of the band edge emission intensity is acquired from the extracted band edge emission intensity, and the approximate position, density, and size of the defect are recognized from the two-dimensional distribution. Alternatively, the component according to the normal distribution is removed from the two-dimensional distribution of the band edge emission intensity, and the position, density, and size of the defect are specified, and the wafer is evaluated in detail.
[0054]
The acceptance / rejection of the evaluation wafer is determined based on the evaluation result. If the normal distribution component is not removed, and a pass / fail decision can be made visually from a graph (see FIG. 6) in which the band edge emission intensity distribution is plotted three-dimensionally, the pass / fail decision can also be made at that time. When the determination is delicate, the normal distribution component is removed from the band edge emission intensity distribution, the intensity-decreasing portion is enlarged, and quantitative analysis is performed, so that a pass / fail determination is made based on detailed information on the wafer defect. As a result of the pass / fail judgment, if the evaluation wafer is acceptable, the process proceeds to a step of forming a semiconductor integrated circuit on the semiconductor wafer of this lot. If the evaluation wafer is rejected, depending on the degree of failure, remove another wafer from the same lot and re-evaluate it, or reject the entire lot according to more detailed criteria. The manufacturing of the semiconductor device can proceed.
[0055]
The evaluation method described above can also be realized by software such as a wafer evaluation program. In this case, the wafer evaluation program causes the computer to extract the intensity of the band edge emission from the spectrum of the photoluminescence light at each position on the wafer, and to create the intensity distribution of the band edge emission. Then, from the emission intensity distribution at the band edge, a three-dimensional plot is created with the emission intensity taken on the vertical axis with respect to the two-dimensional coordinates on the wafer. Alternatively, the component according to the normal distribution is removed from the intensity distribution of the band edge emission, and the intensity-decreasing portion of the band edge emission is extracted from the intensity distribution after the removal of the normal distribution component, and is quantified or enlarged. Whether to perform three-dimensional plotting, quantification, or enlarged display may be performed according to the operation of the operator, or at least one of them may be automatically performed.
[0056]
The spectrum of the photoluminescence light may be read from data stored in advance in a storage medium, or may be sequentially processed according to an input from the photoluminescence measurement device. Further, the operator may make a pass / fail decision based on a three-dimensional plot, an enlarged display of a reduced intensity portion, or a quantified value, or a computer may automatically make a pass / fail decision.
[0057]
In the embodiment described above, the defect evaluation method of the extreme surface layer of the annealed wafer that is considered to be widely used in the next generation rule has been described as an example. However, the defect evaluation method of the present invention is a surface polished (polished) wafer, Needless to say, the present invention can be similarly applied to an epitaxial wafer, a CZ wafer, and the like.
[0058]
In the embodiment, in order to evaluate a structural defect of 0.02 μm (20 nm) or less in the extreme surface layer region where a depletion layer of a semiconductor element is formed, using the 0.07 μm rule as a target, excitation light having a wavelength of 364 nm However, in order to detect an extremely minute defect in a shallower surface region, an excimer laser having a wavelength of 300 nm or less may be used to irradiate the evaluation wafer.
[0059]
Finally, the following notes are disclosed regarding the above description.
(Appendix 1) A step of irradiating a semiconductor wafer with excitation light having a wavelength of 800 nm or less and measuring a spectrum of photoluminescence light generated from the semiconductor wafer;
Extracting the intensity of the band edge emission from the spectrum of the photoluminescence light, obtaining the intensity distribution of the band edge emission in the semiconductor wafer;
A step of evaluating defects in the surface layer of the semiconductor wafer from the intensity distribution of the hand edge emission;
A method for evaluating a semiconductor wafer, comprising:
(Supplementary note 2) The evaluation method according to supplementary note 1, further comprising a step of three-dimensionally plotting a relationship between the planar coordinates on the semiconductor wafer and the emission intensity from the intensity distribution of the band edge emission.
(Additional remark 3) The process of removing the component according to normal distribution from the intensity distribution of the said hand edge light emission,
A step of extracting a reduced portion of the emission intensity from the intensity distribution after removing the normal distribution component;
The method for evaluating a semiconductor wafer according to appendix 1, further comprising:
(Supplementary note 4) The evaluation method according to supplementary note 1, wherein the defect is evaluated based on at least one of a defect position, a distribution density, and a defect size.
(Additional remark 5) The said semiconductor wafer is an annealed wafer which performed annealing treatment, The evaluation method of Additional remark 1 characterized by the above-mentioned.
(Additional remark 6) The said excitation light is excitation light with a wavelength of 500 nm or less, The evaluation method of Additional remark 1 characterized by the above-mentioned.
(Additional remark 7) The evaluation method of Additional remark 3 characterized by further including the process of quantifying or the enlarged display of the fall part of the said emitted light intensity.
(Appendix 8) A step of cutting a plurality of semiconductor wafers from a semiconductor ingot into a lot;
A process of taking an arbitrary semiconductor wafer from the lot to make an evaluation wafer, and irradiating the evaluation wafer with excitation light having a wavelength of 800 nm or less, and measuring a spectrum of photoluminescence light at each point of the evaluation wafer Process,
Extracting the intensity of the band edge emission from the spectrum of the photoluminescence light, and obtaining the intensity distribution of the band edge emission in the wafer for evaluation;
A step of evaluating defects of the evaluation wafer based on the intensity distribution of the hand edge emission;
Determining pass / fail of the wafer for evaluation based on the evaluation result;
Forming a semiconductor element on the semiconductor wafer of the lot when the evaluation wafer is judged to be acceptable; and
A method for manufacturing a semiconductor device comprising:
(Additional remark 9) The manufacturing method of the semiconductor device of Additional remark 8 characterized by using the annealed wafer to which the annealing process was given as said semiconductor wafer.
(Additional remark 10) The manufacturing method of the semiconductor device of Additional remark 8 characterized by irradiating excitation light with a wavelength of 500 nm or less as said excitation light.
(Appendix 11)
From the spectrum of photoluminescence light at each position on the wafer, the intensity of the band edge emission is extracted, and the intensity distribution of the band edge emission is created.
From the emission intensity distribution at the band edge, remove the component according to the normal distribution,
From the intensity distribution after removal of the normal distribution component, the intensity-decreasing part of the band edge emission is extracted and quantified or enlarged.
A wafer evaluation program including an instruction sequence.
[0060]
【The invention's effect】
As described above, according to the present invention, it is possible to evaluate the position, distribution density, size, and the like of structural defects having a size of 0.02 μm or less in the extreme surface layer of a semiconductor wafer, particularly an annealed wafer.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining a relationship between a design rule and a defect size in question.
FIG. 2 shows a typical photoluminescence spectrum of a silicon wafer.
FIG. 3 is a schematic view of a photoluminescence measuring apparatus used in an embodiment of the present invention.
FIG. 4 is a diagram showing photoluminescence spectra of an epitaxial wafer and an annealed wafer when irradiated with excitation light having a wavelength of 514.5 nm.
FIG. 5 is a diagram showing photoluminescence spectra of an epitaxial wafer and an annealed wafer when irradiated with excitation light having a wavelength of 364 nm.
FIG. 6 is a diagram showing a band edge emission intensity distribution of an annealed wafer.
FIG. 7 is a diagram showing the distribution of band edge emission intensity in a histogram.
FIG. 8 is a distribution diagram in a state in which a component according to a normal distribution is removed from a band edge emission intensity distribution, and an enlarged view of a portion where the band edge emission intensity decreases.
FIG. 9 is a flowchart of a wafer defect evaluation method according to an embodiment of the present invention.
[Explanation of symbols]
1 Sample holder
2 Laser
3 Irradiation optics
4 Condensing optical system
5 Spectrometer
6 Detector
10 Photoluminescence measuring device

Claims (6)

半導体ウエハに波長800nm以下の励起光を照射して、前記半導体ウエハから生じるフォトルミネッセンス光のスペクトルを測定する工程と、
前記フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記半導体ウエハにおけるバンド端発光の強度分布を取得する工程と、
前記バンド端発光の強度分布から求めた発光強度の低下に基づいて、前記半導体ウエハ表層におけるボイド欠陥を評価する工程と、を含む半導体ウエハの評価方法であって、
前記ハンド端発光の強度分布から、正規分布に従う成分を除去する工程と、
前記正規分布成分除去後の強度分布から、前記発光強度の低下部分を取り出す工程と
をさらに含むことを特徴とする半導体ウエハの評価方法。
Irradiating a semiconductor wafer with excitation light having a wavelength of 800 nm or less, and measuring a spectrum of photoluminescence light generated from the semiconductor wafer;
Extracting the intensity of the band edge emission from the spectrum of the photoluminescence light, obtaining the intensity distribution of the band edge emission in the semiconductor wafer;
A step of evaluating void defects in the surface layer of the semiconductor wafer based on a decrease in emission intensity obtained from the intensity distribution of the band edge emission , and a semiconductor wafer evaluation method comprising:
Removing a component according to a normal distribution from the intensity distribution of the hand edge emission;
Extracting a reduced portion of the emission intensity from the intensity distribution after removing the normal distribution component;
A method for evaluating a semiconductor wafer , further comprising:
前記バンド端発光の強度分布から、前記半導体ウエハ上の平面座標と発光強度との関係を3次元プロットする工程をさらに含み、
前記発光強度の低下は、前記3次元プロットに基づいて検出されることを特徴とする請求項1に記載の半導体ウエハの評価方法。
A step of three-dimensionally plotting the relationship between the plane coordinates on the semiconductor wafer and the emission intensity from the intensity distribution of the band edge emission,
The method for evaluating a semiconductor wafer according to claim 1, wherein the decrease in the emission intensity is detected based on the three-dimensional plot.
前記ボイド欠陥の評価は、ボイド欠陥の位置、分布密度、ボイド欠陥サイズの少なくともひとつに基づいて行うことを特徴とする請求項1に記載の半導体ウエハの評価方法。The evaluation of the void defects, the position of the void defect, distribution density, method for evaluating a semiconductor wafer according to claim 1, characterized in that on the basis of at least one void defect size. 前記評価工程は、前記発光強度の低下に基づいて、0.02μm以下のボイド欠陥を評価することを特徴とする請求項1に記載の半導体ウエハの評価方法。2. The method for evaluating a semiconductor wafer according to claim 1, wherein in the evaluation step, a void defect of 0.02 μm or less is evaluated based on a decrease in the emission intensity. 半導体インゴットから複数の半導体ウエハを切り出してロットにする工程と、
前記ロットから任意の半導体ウエハを取り出して評価用ウエハとする工程と、
前記評価用ウエハに波長800nm以下の励起光を照射して、前記評価用ウエハから生じるフォトルミネッセンス光のスペクトルを測定する工程と、
前記フォトルミネッセンス光のスペクトルからバンド端発光の強度を抽出して、前記評価用ウエハにおけるバンド端発光の強度分布を取得する工程と、
前記バンド端発光の強度分布から求めた発光強度の低下に基づいて、前記評価用ウエハのボイド欠陥を評価する工程と、
前記評価結果に基づいて、前記評価用ウエハの合否を判断する工程と、
前記評価用ウエハが合格判断された場合に、前記ロットの半導体ウエハに半導体素子を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Cutting a plurality of semiconductor wafers from a semiconductor ingot into a lot; and
A step of taking an arbitrary semiconductor wafer from the lot and making it an evaluation wafer;
Irradiating the evaluation wafer with excitation light having a wavelength of 800 nm or less, and measuring a spectrum of photoluminescence light generated from the evaluation wafer;
Extracting the intensity of the band edge emission from the spectrum of the photoluminescence light, and obtaining the intensity distribution of the band edge emission in the wafer for evaluation;
A step of evaluating void defects of the evaluation wafer based on a decrease in emission intensity obtained from the intensity distribution of the band edge emission; and
Determining pass / fail of the wafer for evaluation based on the evaluation result;
And a step of forming a semiconductor element on the semiconductor wafer of the lot when the evaluation wafer is judged to be acceptable.
前記評価工程は、前記発光強度の低下に基づいて、0.02μm以下のボイド欠陥を検出、評価することを特徴とする請求項に記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , wherein the evaluation step detects and evaluates a void defect of 0.02 [mu] m or less based on the decrease in the emission intensity.
JP2003024672A 2003-01-31 2003-01-31 Semiconductor wafer evaluation method and semiconductor device manufacturing method Expired - Fee Related JP4247007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003024672A JP4247007B2 (en) 2003-01-31 2003-01-31 Semiconductor wafer evaluation method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003024672A JP4247007B2 (en) 2003-01-31 2003-01-31 Semiconductor wafer evaluation method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2004233279A JP2004233279A (en) 2004-08-19
JP4247007B2 true JP4247007B2 (en) 2009-04-02

Family

ID=32953141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024672A Expired - Fee Related JP4247007B2 (en) 2003-01-31 2003-01-31 Semiconductor wafer evaluation method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4247007B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836626B2 (en) * 2006-03-24 2011-12-14 富士通株式会社 Semiconductor substrate inspection method, semiconductor substrate inspection apparatus, semiconductor substrate evaluation method, and semiconductor substrate evaluation apparatus
JP5192661B2 (en) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 Method for manufacturing silicon carbide semiconductor element
SG138524A1 (en) 2006-06-22 2008-01-28 Siltronic Ag Method and apparatus for detection of mechanical defects in an ingot piece composed of semiconductor material
DE102006032431B4 (en) * 2006-06-22 2011-12-01 Siltronic Ag Method and device for detecting mechanical defects in a rod made of semiconductor material
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
JP7447392B2 (en) * 2018-09-10 2024-03-12 株式会社レゾナック Evaluation method of SiC substrate and manufacturing method of SiC epitaxial wafer
JP7656500B2 (en) * 2021-06-24 2025-04-03 株式会社ディスコ Facet area detection method, wafer production method, detection device, and laser processing device
KR102756147B1 (en) * 2022-07-06 2025-01-21 고려대학교 세종산학협력단 Method and device for 3d oxide trap density profile analysis of metal oxide thin film transisor from low frequency noise measurement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754300B2 (en) * 1991-01-22 1995-06-07 新日本製鐵株式会社 Rapid Evaluation of Inclusions in Metals by Emission Spectroscopy
JPH0727945B2 (en) * 1991-09-26 1995-03-29 信越半導体株式会社 Evaluation method of deep level density distribution in semiconductor crystal
JP3524853B2 (en) * 1999-08-26 2004-05-10 株式会社ナノジオメトリ研究所 Pattern inspection apparatus, pattern inspection method, and recording medium
JP3769996B2 (en) * 1999-09-20 2006-04-26 三菱電機株式会社 Semiconductor substrate for defect inspection, semiconductor substrate inspection method, and semiconductor substrate inspection monitor device
JP2002026095A (en) * 2000-07-12 2002-01-25 Hitachi Cable Ltd Compound semiconductor wafer quality evaluation method
JP3661767B2 (en) * 2000-09-08 2005-06-22 三菱住友シリコン株式会社 Quality evaluation method of silicon wafer
JP2002141386A (en) * 2000-10-31 2002-05-17 Sumitomo Chem Co Ltd Measurement method of dislocation density
JP4678458B2 (en) * 2000-11-07 2011-04-27 信越半導体株式会社 Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus

Also Published As

Publication number Publication date
JP2004233279A (en) 2004-08-19

Similar Documents

Publication Publication Date Title
JP4248249B2 (en) Detection and classification of semiconductor microdefects
CN1233030C (en) Detection method of surface metal contamination
US7113276B1 (en) Micro defects in semi-conductors
TWI609177B (en) Wafer imaging and processing method and device
JP3917154B2 (en) Defect evaluation method and apparatus for semiconductor sample
JPH05281141A (en) Method and apparatus for measuring photoluminescence in crystal
JP2008198913A (en) Semiconductor substrate inspection method and semiconductor substrate inspection apparatus
JP2006522929A (en) Method and apparatus for detecting semiconductor metal particles
JP4247007B2 (en) Semiconductor wafer evaluation method and semiconductor device manufacturing method
JP2017011100A (en) Crystal defect detection device and crystal defect detection method for semiconductor sample
JPH0727945B2 (en) Evaluation method of deep level density distribution in semiconductor crystal
WO2004010121A1 (en) Detection method and apparatus
JP7457896B2 (en) Evaluation method and evaluation system for process-affected layer
JP2003045928A (en) METHOD FOR EVALUATING Cu CONTAMINATION IN SEMICONDUCTOR SILICON WAFER
JP4836626B2 (en) Semiconductor substrate inspection method, semiconductor substrate inspection apparatus, semiconductor substrate evaluation method, and semiconductor substrate evaluation apparatus
JP5720560B2 (en) Semiconductor substrate evaluation method
JP4678458B2 (en) Semiconductor wafer internal defect measuring method, semiconductor wafer manufacturing method, and semiconductor wafer internal defect measuring apparatus
JPH113923A (en) Method for detecting metal contaminants in submicron silicon surface layer of semiconductor
JP3688383B2 (en) Crystal defect detection method
CN1197212A (en) Methods for Analyzing Semiconductor Ingots
JP2005303094A (en) Method for evaluating gettering efficiency of silicon wafer
TW200411167A (en) Detection method and apparatus
JPH11173988A (en) Crystal defect evaluation method
JPH11281576A (en) Photoluminescence measurement device in crystal
JP2005019445A (en) Silicon wafer evaluation method and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees