JP4249666B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP4249666B2 JP4249666B2 JP2004194129A JP2004194129A JP4249666B2 JP 4249666 B2 JP4249666 B2 JP 4249666B2 JP 2004194129 A JP2004194129 A JP 2004194129A JP 2004194129 A JP2004194129 A JP 2004194129A JP 4249666 B2 JP4249666 B2 JP 4249666B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wiring board
- printed wiring
- output
- input terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、環境不良によって生じるプリント基板上の電子回路の動作不良を検出するプリント配線板に関する。 The present invention relates to a printed wiring board that detects a malfunction of an electronic circuit on a printed circuit board caused by an environmental defect.
各種装置の電気、電子回路には、絶縁材料からなる基板上に導電性材料からなる回路パターンを設けたプリント配線板を使用するものが多く用いられている。このようなプリント配線板を用いた装置等を使用する環境においては、プリント配線板は粉塵や切削油等で汚染され、動作不良を生じる場合がある。例えば図8に示すようにプリント配線板上に装着された集積回路(以下ICという)チップ10の2つの足10a間に切削油や切り屑等の異物11が付着し、該異物11が導電性のある場合には、両足10a間の絶縁抵抗が減少し、電気的不具合が発生する。又、この付着した異物が腐食性のあるものである場合には、プリント配線板上の導電パターンが断線され動作不良の原因となる。
Many electric and electronic circuits of various devices use a printed wiring board in which a circuit pattern made of a conductive material is provided on a substrate made of an insulating material. In an environment where such an apparatus using a printed wiring board is used, the printed wiring board may be contaminated with dust, cutting oil, or the like, resulting in malfunction. For example, as shown in FIG. 8, foreign matter 11 such as cutting oil or chips adheres between two legs 10a of an integrated circuit (hereinafter referred to as IC)
このようなプリント配線板の劣化を検出する方法として、劣化検出用パターン、A/Dコンバータ、判定回路、表示回路等を備えたプリント板を、予防保全対象のプリント板ユニットにコネクタにより接続して配置し、劣化検出用パターンの両端に電圧を印加して、A/Dコンバータで検出電圧をデジタル値に変換し、デジタル値に変換された検出データを判定回路で解析して、劣化を判定し表示回路で表示するようにした発明が知られている(特許文献1参照)。 As a method for detecting such deterioration of a printed wiring board, a printed board having a deterioration detection pattern, an A / D converter, a determination circuit, a display circuit, etc. is connected to a printed board unit subject to preventive maintenance with a connector. The voltage is applied to both ends of the degradation detection pattern, the detection voltage is converted to a digital value by the A / D converter, and the detection data converted to the digital value is analyzed by the determination circuit to determine the deterioration. An invention in which display is performed by a display circuit is known (see Patent Document 1).
上述した特許文献1に記載された発明によるプリント配線板劣化検出方法では、劣化検出用パターンやA/Dコンバータ、検出レベルを判定するための判定回路及び表示回路を必要とし、多数のICチップを必要とし、コストアップとなる。
そこで、本発明の目的は、低コストでプリント配線板の劣化、動作不良を検出できるプリント配線板を提供することにある。
The printed wiring board deterioration detection method according to the invention described in
Therefore, an object of the present invention is to provide a printed wiring board capable of detecting deterioration and malfunction of the printed wiring board at low cost.
本願請求項1に係わる発明は、絶縁材料からなる基板上に導電性材料からなる回路を設けたプリント配線板において、前記プリント配線板上に設けられた配線接続部に接続された複数の入力端子を備える、論理回路、差動レシーバ回路又は出力イネーブル回路で構成された集積回路を、プリント配線板上の最も汚染しやすい場所に配設し、該集積回路で前記入力端子間の絶縁不良を検出するようにしたものである。請求項2に係わる発明は、前記集積回路が正常時の出力レベルからの出力レベルの変化を検出することにより隣合う入力端子間の絶縁を検出する回路としたものである。
The invention according to
プリント配線板の劣化による動作不良、導電パターンの断線を、汎用の論理集積回路等を用いて検出できるから、安価に構成することができる。 The malfunction due to the deterioration of the printed wiring board and the disconnection of the conductive pattern can be detected using a general-purpose logic integrated circuit or the like, so that it can be configured at low cost.
本発明は、汎用の論理ICを用いて、プリント配線板の劣化、動作不良検出ICとするもので、この検出回路用ICをプリント配線板における空気導入口の近く等のプリント配線板が汚染される可能性が高い場所に実装する。これにより、実際に使用するプリント配線板と同位置の条件のもとで、かつ、最も汚染しやすい箇所に検出回路用ICを配置することにより、より確実にプリント配線板の劣化、動作不良を検出することができるようにしたものである。 The present invention uses a general-purpose logic IC as a printed circuit board deterioration and malfunction detection IC. This detection circuit IC is contaminated with a printed circuit board near the air inlet in the printed circuit board. Implement in a place where there is a high possibility of As a result, the detection circuit ICs are placed under the conditions of the same position as the printed wiring board that is actually used and in the most easily contaminated location, so that the printed wiring board is more reliably deteriorated and malfunctions. It can be detected.
本発明に用いる検出回路用ICは汎用の論理ICを用いるもので、AND、NAND,OR,NOR,EXOR,EXNOR等の論理ICを用いるものである。
図1は、検出回路用ICをANDゲートで構成したときの第1の実施形態である。IC1に設けられたANDゲート1’の一方の入力端子1aには所定電圧Vccが印加され、他方の入力端子1bは、抵抗Rを介して接地されるようにプリント配線板に装着されている。正常な状態では、IC1(ANDゲート1’)の出力端子2cからは、Lowレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物11がこの端子1a,1b間に付着すると、ANDゲート1’の入力は共にHighレベルとなることから、出力端子1cから出力される出力信号はHighレベルとなる。このHighレベル信号をアラーム信号として用いる。
The detection circuit IC used in the present invention uses a general-purpose logic IC, and uses a logic IC such as AND, NAND, OR, NOR, EXOR, and EXNOR.
FIG. 1 shows a first embodiment in which the detection circuit IC is composed of AND gates. A predetermined voltage Vcc is applied to one input terminal 1a of an AND gate 1 'provided in the IC1, and the other input terminal 1b is mounted on a printed wiring board so as to be grounded via a resistor R. In a normal state, a low level signal is output from the output terminal 2c of IC1 (AND
図2は、検出回路用IC2を3入力端子のANDゲートで構成したときの第2の実施形態である。
IC2に設けられた3入力のANDゲート2’の中央の入力端子2bには所定電圧Vccが印加され、両側の入力端子2a,2cは、抵抗Rを介して接地されるようにプリント配線板に装着されている。正常な状態では出力端子2dからは、Lowレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子2a,2b間又は入力端子2b,2cに付着すると、ANDゲート2’の入力は共にHighレベルとなることから、出力端子2dからHighレベルのアラーム信号が出力されることになる。
FIG. 2 shows a second embodiment in which the
A predetermined voltage Vcc is applied to the central input terminal 2b of the 3-input AND gate 2 'provided in the
この第2の実施形態では、3入力のANDゲート2’で構成された検出回路用IC2の例を示したが、3入力以上のANDゲートを用いてもよい。その場合、所定電圧Vccに接続される端子と、接地された抵抗Rに接続される入力端子が交互に配列されるように接続することによって、隣り合う2つの入力端子が異物で導通した場合、全ての入力端子がHighレベルの入力となり、出力端子からHighレベル信号のアラームが出力されることになる。
In the second embodiment, the example of the
図3は、検出回路用IC3をORゲートで構成したときの第3の実施形態である。
IC3に設けられたORゲート3’の一方の入力端子3aには抵抗Rを介して所定電圧Vccが印加され、他方の入力端子3bは接地されるようにプリント配線板に装着されている。正常な状態では出力端子3cからは、Highレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子3a,3b間に付着すると、ORゲート3の入力は共にLowレベルとなることから、出力端子3cからLowレベルの信号が出力され、このLowレベルの信号をアラーム信号とする。
FIG. 3 shows a third embodiment in which the
A predetermined voltage Vcc is applied to one input terminal 3a of the OR gate 3 'provided in the
図4は、検出回路用IC4を3入力端子のORゲート4’で構成したときの第4の実施形態である。
FIG. 4 shows a fourth embodiment in which the
IC4に設けられた3入力のORゲート4’の中央の入力端子4bには所定電圧Vccが抵抗Rを介して印加され、両側の入力端子4a,4cは接地されるようにプリント配線板に装着されている。正常な状態では出力端子4dからは、Highレベルの信号が出力されている。しかし、導電性の塵芥、切削油等の異物が入力端子4a,4b間又は入力端子4b,4cに付着すると、ORゲート4’の入力は共にLowレベルとなることから、出力端子4dからLowレベルのアラーム信号が出力されることになる。
A predetermined voltage Vcc is applied to a central input terminal 4b of a three-input OR gate 4 'provided in the
又、3入力以上のORゲートからなる検出回路用IC1で構成した場合も、接地する入力端子と、一旦に所定電圧が印加された抵抗の他端に接続される入力端子を交互に配置されるように接続すればよい。この場合も、隣り合う2つの入力端子が異物で導通した場合、全ての入力端子がLowレベルの入力となり、出力端子からLowレベル信号のアラームが出力されることになる。
Also, in the case of the
上述した各実施形態は、ANDゲートやORゲートを用いたものであるが、このANDゲートやORゲート以外に、NAND,NOR,EXOR,EXNORの各論理回路を用いることができる。NAND,OR,NOR,EXOR,EXNORを用いる場合も上述した第1〜第4の実施形態と同等なものであることから、その詳細な説明は省略する。また、これら論理回路は、特殊なものである必要がなく、汎用の論理回路のICでよいものである。 Each of the embodiments described above uses an AND gate or an OR gate, but in addition to the AND gate or the OR gate, each logic circuit of NAND, NOR, EXOR, and EXNOR can be used. Since NAND, OR, NOR, EXOR, and EXNOR are also equivalent to the first to fourth embodiments described above, detailed description thereof is omitted. Further, these logic circuits do not need to be special, and can be general-purpose logic circuit ICs.
さらに、論理回路以外にも、汎用の差動レシーバ回路のICを用いることもできる。
図5は、汎用の差動入力のレシーバ回路5’のIC5を使用した本発明の第5の実施形態の説明図である。差動入力のレシーバ回路5’の一方の入力端子5aは接地され、他方の入力端子5bは抵抗Rを介して所定電圧Vccが印加されている。通常は入力端子5a,5b間に電圧の差があるから、その差信号が出力されている。しかし、入力端子5a,5b間が導電性の異物で汚染されると、その電圧差が小さく又は無くなり、出力端子5cから出力される信号レベルが変化する。この変化した信号をアラーム信号とする。
In addition to the logic circuit, a general-purpose differential receiver IC can be used.
FIG. 5 is an explanatory diagram of a fifth embodiment of the present invention using an
図6は、出力イネーブル端子を持つ回路6’のIC6を検出回路とした第6の実施形態の説明図である。出力イネーブル端子を持つ回路6’の入力端子6aは抵抗Rを介して所定電圧Vccが印加され、出力イネーブル端子6は接地されている。正常の状態で出力端子6cから正常信号(Highレベル信号)が出力されているが、入力端子6と出力イネーブル端子6b間に導電性のある異物が付着し、入力端子6aがLowレベルに代わることにより、出力端子6cから出力される信号レベルが変化する(Lowレベル信号に変化)。この出力信号の変化をアラーム信号とする。
FIG. 6 is an explanatory diagram of a sixth embodiment in which the
上述した各実施形態は、プリント配線板に切削油や粉塵等の導電性の異物が付着して絶縁が低下したことを検出するものであったが、切削油等の異物の中には導電性はないがプリント配線板のパターンを腐蝕させるようなものがある。このような導電パターンの腐蝕による断線を、本発明は汎用論理回路等のICによって検出する。図7は、ANDゲート7’のIC7によって、プリント配線板のパターンの断線を検出する本発明の第7の実施形態の説明図である。
In each of the above-described embodiments, it has been detected that conductive foreign matter such as cutting oil or dust has adhered to the printed wiring board and the insulation has been lowered. There is no such thing as it corrodes the pattern of the printed wiring board. In the present invention, disconnection due to corrosion of the conductive pattern is detected by an IC such as a general-purpose logic circuit. FIG. 7 is an explanatory diagram of the seventh embodiment of the present invention in which the disconnection of the printed wiring board pattern is detected by the
ANDゲート7’を備えたIC7のANDゲート7’の入力端子7a,7bをプリント配線板の異物が付着しやすいパターン部8の両端部に接続する。そして、一方の入力端子7a側は、抵抗Rを介して所定電圧Vccを印加し、他方の入力端子7bには抵抗Rを介して接地する。
The input terminals 7a and 7b of the AND gate 7 'of the
入力端子7a,7b間のプリント配線板のパターン部8が断線していなければ、両入力端子7a,7bの入力はHighレベルであるから、出力端子7cからはHighレベルの信号が出力されている。しかし、入力端子7a,7b間のパターン部8が断線すると、入力端子7の入力がLowレベルとなることから、出力端子7から出力される信号はLowレベルとなる。このLowレベル信号をアラーム信号とする。
If the
断線検出回路については、図7でANDゲートを用いたもののみを示したが、この断線検出回路についても、2端子以上のAND,NAND,OR,NOR,EXOR,EXNOR等の論理ゲートで構成することもできる。さらに、差動レシーバ回路や出力イネーブル端子を持つ回路のICで構成することもできるものである。 As for the disconnection detection circuit, only the one using an AND gate is shown in FIG. 7, but this disconnection detection circuit is also composed of logic gates such as AND, NAND, OR, NOR, EXOR, and EXNOR having two or more terminals. You can also. Further, it can be constituted by an IC of a circuit having a differential receiver circuit or an output enable terminal.
なお、上述した各実施形態において、出力されるアラーム信号は、プリント配線板を用いた制御装置等のCPUの処理への割り込み信号としたり、DI(入力回路)にアラーム信号として入力したり、LEDの点灯等に使用し、プリント配線板の劣化、動作不良を知らせるようにする。 In each of the above-described embodiments, the output alarm signal is an interrupt signal for CPU processing such as a control device using a printed wiring board, input as an alarm signal to a DI (input circuit), LED It is used for lighting of LED, etc., to notify the deterioration and malfunction of the printed wiring board.
1〜7 IC(集積回路)
1’、2’、7’ ANDゲート
3’、4’ ORゲート
5’ 差動レシーバ回路
6’ 出力イネーブル端子を有する回路
8 パターン部
1-7 IC (integrated circuit)
1 ′, 2 ′, 7 ′ AND
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004194129A JP4249666B2 (en) | 2004-06-30 | 2004-06-30 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004194129A JP4249666B2 (en) | 2004-06-30 | 2004-06-30 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019405A JP2006019405A (en) | 2006-01-19 |
| JP4249666B2 true JP4249666B2 (en) | 2009-04-02 |
Family
ID=35793409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004194129A Expired - Fee Related JP4249666B2 (en) | 2004-06-30 | 2004-06-30 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4249666B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5792332B2 (en) | 2014-02-04 | 2015-10-07 | ファナック株式会社 | Electronic device having printed circuit board deterioration detection function |
| JP6298015B2 (en) | 2015-07-08 | 2018-03-20 | ファナック株式会社 | Printed circuit board having deterioration detection function and motor drive device having the same |
| JP6441180B2 (en) | 2015-07-31 | 2018-12-19 | ファナック株式会社 | Motor drive device having a function of detecting a circuit abnormality due to an intruding foreign object in advance |
| JP6100856B1 (en) | 2015-09-30 | 2017-03-22 | ファナック株式会社 | Electronic component casing for detecting adhering cutting fluid, and motor driving apparatus including the casing |
| JP6661681B2 (en) | 2018-03-02 | 2020-03-11 | ファナック株式会社 | Circuit board and method of manufacturing the same |
| CN113267119B (en) * | 2020-02-17 | 2023-07-04 | 法雷奥汽车内部控制(深圳)有限公司 | Angle and/or torque sensor system and method applied thereto |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650332B2 (en) * | 1985-02-01 | 1994-06-29 | 日立電子エンジニアリング株式会社 | Abnormal condition detection system |
| JP2728561B2 (en) * | 1990-11-30 | 1998-03-18 | 株式会社日立製作所 | Electronic device with printed board insulation deterioration detection means |
| JPH1062476A (en) * | 1996-08-13 | 1998-03-06 | Fuji Electric Co Ltd | Printed board deterioration detection device for electronic equipment |
| JP2001230504A (en) * | 2000-02-18 | 2001-08-24 | Denso Corp | Flexible wiring board and its connection structure to circuit board |
-
2004
- 2004-06-30 JP JP2004194129A patent/JP4249666B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006019405A (en) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6148286B2 (en) | Substrate corrosion detection circuit and motor drive device including the same | |
| US9807873B2 (en) | Printed circuit board having function of detecting deterioration and motor drive having the same | |
| JP4249666B2 (en) | Printed wiring board | |
| US7573282B2 (en) | Ball grid array connection monitoring system and method | |
| CN1942982B (en) | Method and device for detecting the degree of pollution in an operational converter | |
| US9395401B2 (en) | Electrical connection assembly and testing method thereof | |
| US20180045773A1 (en) | Laminate bond strength detection | |
| US9733300B2 (en) | Corrosion detection system | |
| JP2008166403A (en) | Printed circuit board, printed circuit board, and printed circuit board joint inspection method | |
| JP7738405B2 (en) | Printed circuit board deterioration detection device | |
| CN100589289C (en) | socket device | |
| JP4412250B2 (en) | Semiconductor device and method for detecting short circuit between terminals thereof | |
| KR100851147B1 (en) | a dual power system using smart junction box and a line short detection method of the system | |
| JP4770376B2 (en) | Logic setting circuit | |
| CN111766966A (en) | Touch film, touch assembly and electronic equipment | |
| JP6761650B2 (en) | Integrated circuit equipment and its self-diagnosis method | |
| JP2015089328A (en) | Electronic equipment | |
| TWI866547B (en) | Liquid intrusion detection device, liquid intrusion detection method and computer system thereof | |
| JP2007315789A (en) | Semiconductor integrated circuit and mounting inspection method thereof | |
| JP4812856B2 (en) | Connection abnormality detection device and in-vehicle electronic device using the same | |
| JP2012220242A (en) | Electronic apparatus having short circuit detector | |
| KR101255936B1 (en) | Circuit board and test method of circuit board | |
| US7679199B2 (en) | Semiconductor apparatus | |
| CN119860884A (en) | Liquid intrusion detection device, liquid intrusion detection method and computer system thereof | |
| WO2025094251A1 (en) | Deterioration detection device, deterioration sensor, electronic apparatus, and deterioration detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |