Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0650332B2 - Abnormal condition detection system - Google Patents
[go: Go Back, main page]

JPH0650332B2 - Abnormal condition detection system - Google Patents

Abnormal condition detection system

Info

Publication number
JPH0650332B2
JPH0650332B2 JP60016663A JP1666385A JPH0650332B2 JP H0650332 B2 JPH0650332 B2 JP H0650332B2 JP 60016663 A JP60016663 A JP 60016663A JP 1666385 A JP1666385 A JP 1666385A JP H0650332 B2 JPH0650332 B2 JP H0650332B2
Authority
JP
Japan
Prior art keywords
fuse
board
substrate
information
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60016663A
Other languages
Japanese (ja)
Other versions
JPS61180155A (en
Inventor
純一郎 小林
Original Assignee
日立電子エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立電子エンジニアリング株式会社 filed Critical 日立電子エンジニアリング株式会社
Priority to JP60016663A priority Critical patent/JPH0650332B2/en
Publication of JPS61180155A publication Critical patent/JPS61180155A/en
Publication of JPH0650332B2 publication Critical patent/JPH0650332B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Protection Of Static Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、異常状態検出システムに関し、特に、IC
パッケージの検査を行うICテスタに適する異常状態検
出システムに関する。
The present invention relates to an abnormal state detection system, and more particularly to an IC
The present invention relates to an abnormal state detection system suitable for an IC tester that inspects a package.

[従来技術] ICテスタにあっては、そのテスト対象となるICの高
集積化に伴ない、テスト項目やテスト数が増加する傾向
ある。そこでICテスタにおけるIC検査ユニット(検
査ヘッド等)の内部の回路が増加し、そこに実装される
基板の数が増大して来ている。その結果、基板実装が複
雑化し、かつ密集せざると得ない情況にある。
[Prior Art] In an IC tester, the number of test items and the number of tests tend to increase with the high integration of ICs to be tested. Therefore, the number of circuits inside the IC inspection unit (inspection head or the like) in the IC tester has increased, and the number of boards mounted thereon has increased. As a result, the board mounting becomes complicated and the situation is unavoidable unless it is densely packed.

ところで、各基板には、電源ラインが走っていて、これ
を介して電源供給がなされるため、基板上の回路に異常
があったとき、その焼損対策が必要となる。
By the way, since a power supply line runs on each board and power is supplied through this, when a circuit on the board has an abnormality, it is necessary to take measures against burnout.

このような対策として、従来、基板内の電源ラインにL
EDを取付け、その発光及び消灯状態を目視することに
より、電源電圧の低下とかヒューズの溶断を検知して、
その基板に対して電源の受給が正常に行われているか、
異常となったかの判断をしていた。
As a measure against this, conventionally, the power line in the board is
By attaching the ED and visually observing the light emitting and extinguishing states of the ED, it is possible to detect a drop in the power supply voltage or a blown fuse,
Is power being supplied to the board normally?
I was deciding whether something went wrong.

[発明が解決しようとする問題点] 一般に、高速処理が要求されるIC検査ユニットでは、
ECL・ICを用いて論理が形成されているため、テス
ト対象となるICの高集積化に伴ない、検査ユニット
は、従来にも増して焼損事故が発生し易い状態にある。
[Problems to be Solved by the Invention] Generally, in an IC inspection unit that requires high-speed processing,
Since the logic is formed by using the ECL IC, the inspection unit is in a state in which the burnout accident is more likely to occur than ever before with the high integration of the IC to be tested.

すなわち、各IC間の接続に必ず整合抵抗を必要とする
こと。供給電源が2チャンネル以上必要となること。消
費電力が多くなって来たこと。各回路パターンが密集し
て来たこと。等がその理由として挙げられる。
That is, a matching resistor must be required for the connection between each IC. Two or more channels of power supply are required. Power consumption has increased. The fact that each circuit pattern is dense. And so on.

そこで、従来のように基板内の電源ラインにLEDを取
付けて、その給電状態をLEDの目視により監視するシ
ステムにあっては、どの基板が異常状態にあるかを判定
するのに時間を要し、見落とす危険性が生じる問題点が
ある。
Therefore, it takes time to determine which board is in an abnormal state in a conventional system in which an LED is attached to a power supply line in a board and the power supply state is visually monitored by the LED. , There is a risk of overlooking.

[発明の目的] この発明は、このような従来技術の問題点に鑑みてなさ
れたものであって、このような従来技術の問題点を解決
するとともに、簡単でかつ確実に異常となっている基板
を探し出すことができるような異常状態検出システムを
提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above problems of the conventional technology, and solves the problems of the conventional technology and is abnormal in a simple and reliable manner. It is an object of the present invention to provide an abnormal state detection system capable of finding a substrate.

[問題点を解決する手段] このような目的を達成するためのこの発明の手段は、演
算処理装置とメモリとを備えるモニタユニットと、各種
の電子回路を搭載した複数の基板を備える機能ユニット
と、表示装置とを備えていて、各基板にはそこに実装さ
れているヒューズについて断線を検出するヒューズ断線
検出回路を設け、メモリには、所定の状態情報に対応し
て基板についての情報を記憶し、モニタユニットが、各
基板のヒューズ断線検出回路からの信号を状態情報とし
て受付けて、メモリに記憶された所定の状態情報と比較
して機能ユニットのどの基板が異常状態となっているか
を判定し、異常となっている基板の情報を表示装置に表
示する処理をするというものである。
[Means for Solving Problems] Means of the present invention for achieving such an object include a monitor unit including an arithmetic processing unit and a memory, and a functional unit including a plurality of substrates on which various electronic circuits are mounted. , A display device, each board is provided with a fuse disconnection detection circuit for detecting disconnection of a fuse mounted therein, and the memory stores information about the board in correspondence with predetermined status information. Then, the monitor unit receives the signal from the fuse disconnection detection circuit of each board as status information and compares it with the predetermined status information stored in the memory to determine which board of the functional unit is in an abnormal state. Then, the process of displaying the information of the abnormal substrate on the display device is performed.

[作用] このように構成することにより、基板の数が多くなっ
て、その実装密度が高くなっても、どの基板に異常が生
じたのかを確実にかつ早期に発見でき、その集中管理が
可能となる。そして、その電子装置の信頼性と保守性を
向上させることができる。
[Operation] With this configuration, even if the number of boards increases and the mounting density increases, it is possible to reliably and early detect which board has an abnormality, and centralize management. Becomes Then, the reliability and maintainability of the electronic device can be improved.

[実施例] 以下、この発明の一実施例について図面を用いて詳細に
説明する。
[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図は、この発明を適用したIC検査ユニットにおけ
る異常状態検出システムのブロック図であり、第2図
(a)は、そのヒューズ断線検出回路を中心としたブロ
ック図、第2図(b)は、そ基板の実装状態の説明図で
ある。そして第3図(a)は、そのヒューズ断線検出回
路を中心とした他の具体例のブロック図であり、第3図
(b)は、その基板の実装状態の説明図である。なお、
各図において同一のものは、同一の符号で示す。
FIG. 1 is a block diagram of an abnormal state detection system in an IC inspection unit to which the present invention is applied, and FIG. 2 (a) is a block diagram centering on the fuse disconnection detection circuit, and FIG. 2 (b). [FIG. 7] is an explanatory diagram of a mounting state of the board. 3A is a block diagram of another specific example centering on the fuse disconnection detection circuit, and FIG. 3B is an explanatory diagram of the mounting state of the board. In addition,
In each figure, the same parts are designated by the same reference numerals.

第1図において、1は、モニタユニットであって、IC
テスタのコントロール部に設置されている。2は、この
モニタユニット1にシスムバス4を介して接続された表
示装置(ディスプレイ)であり、3は、ICの検出を行
う検査ヘッドであって、同様にシステムバス4を介して
モニタユニット1に接続されている。
In FIG. 1, 1 is a monitor unit, which is an IC
It is installed in the control section of the tester. Reference numeral 2 is a display device (display) connected to the monitor unit 1 via a system bus 4, and 3 is an inspection head for detecting an IC, which is also connected to the monitor unit 1 via the system bus 4. It is connected.

ここに、モニタユニット1は、演算処理装置5とメモリ
6と、インタフェース7等とを備えていて、これらは、
ローカルバス1aを介して相互に接続されている。一
方、ICの検査を行う検査ヘッド3には、検査回路をは
じめとして各種の電子回路を搭載した複数の基板12
が、例えば放射状に配置されていて、その基板12の1
枚1枚には、第2図に見るようなヒューズ断線検出回路
3a,3bが設けられている。
Here, the monitor unit 1 includes an arithmetic processing unit 5, a memory 6, an interface 7, etc.
They are mutually connected via the local bus 1a. On the other hand, the inspection head 3 that inspects the IC includes a plurality of substrates 12 on which various electronic circuits including an inspection circuit are mounted.
Are arranged radially, for example, and
Fuse disconnection detection circuits 3a and 3b as shown in FIG. 2 are provided on each sheet.

そして、各基板12におけるヒューズ断線検出回路3
a,3bは、検査ヘッド3の内部に実装されたモニタ基
板13に搭載されているコンパレータ8a,8bにそれ
ぞれコネクタ9の接続端子を介して接続されている。
Then, the fuse disconnection detection circuit 3 in each substrate 12
The a and 3b are connected to the comparators 8a and 8b mounted on the monitor board 13 mounted inside the inspection head 3 via the connection terminals of the connector 9, respectively.

ここで、コンパレータ8a,8bの出力は、状態レジス
タ10を経てエンコーダ11に入力され、コーデングさ
れて、ある状態情報として検査ヘッド3からシスムバス
4を経てモニタユニット1へと送出される。
Here, the outputs of the comparators 8a and 8b are input to the encoder 11 via the status register 10, coded, and sent as certain status information from the inspection head 3 to the monitor unit 1 via the system bus 4.

ここに、状態レジスタ10は、例えば各コンパレータに
対応して配列された服数のFF回路で構成され、各コン
パレータ8a,8bからの信号をフラグ情報として記憶
する。なお、コーディングされた状態情報が8ビット構
成のときに、256種類の状態を表すことができ、検出
すべき各基板の電源が1種類であれば、256の基板の
状態を監視できることになる。
Here, the state register 10 is composed of, for example, FF circuits of the number arranged corresponding to each comparator, and stores the signals from each comparator 8a, 8b as flag information. It should be noted that when the coded status information has an 8-bit structure, it can represent 256 kinds of statuses, and if the power source of each board to be detected is one kind, the status of the 256 boards can be monitored.

ここで、第2図(a)は、+E,−Eの2種類の電源電
圧を必要とする場合の例であって、第2図(a)におい
て、電源電圧が−Eに接続されている上側のヒューズ断
線検出回路3aの動作を説明すると、正常状態で給電が
行われている場合には、ヒューズFU1が断線していな
いので、点の電位が−Eとなる。そこでコンパレータ
8aの検出入力側は、−Eの電位となり、リファレンス
電位−V(ただし、V<E)より低い状態となって、コ
ンパレータ8aには検出出力が発生しない。一方、基板
12上の回路に異常が発生して、ヒューズFU1が溶断
した場合には、点の電位が零(アース電位)となるの
で、コンパレータ8aの検出入力側も零電位となる。こ
のときには、LED1の発光も消滅している。
Here, FIG. 2 (a) is an example in the case where two types of power supply voltages of + E and −E are required, and in FIG. 2 (a), the power supply voltage is connected to −E. The operation of the fuse disconnection detection circuit 3a on the upper side will be described. When the power is supplied in the normal state, the fuse FU1 is not disconnected, so the potential at the point becomes −E. Therefore, the detection input side of the comparator 8a has a potential of −E, which is lower than the reference potential −V (where V <E), and no detection output is generated in the comparator 8a. On the other hand, when an abnormality occurs in the circuit on the substrate 12 and the fuse FU1 is blown, the potential at the point becomes zero (ground potential), so the detection input side of the comparator 8a also becomes zero potential. At this time, the light emission of LED1 is also extinguished.

その結果、第2図(b)に見る基板12のLED1が消
灯状態となり、コンパレータ8aの検出入力側の電位が
リファレンス電位を越えて、コンパレータ8aから検出
信号が発生する。
As a result, the LED 1 on the substrate 12 shown in FIG. 2B is turned off, the potential on the detection input side of the comparator 8a exceeds the reference potential, and the detection signal is generated from the comparator 8a.

この検出信号はヒューズの断線を意味する信号として状
態レジスタ10の対応位置にフラグ情報“1”として記
憶される。そしてそれぞれの基板12における各コンパ
レータに対応するこのようなフラグ情報がエンコーダ1
1に入力されて、コーディングされる。その結果として
状態情報が発生することになる。
This detection signal is stored as flag information "1" in the corresponding position of the status register 10 as a signal indicating a fuse disconnection. Then, such flag information corresponding to each comparator on each substrate 12 is provided to the encoder 1
1 is input and coded. As a result, state information is generated.

ここに、この状態情報は、所定のタイミングで所定周期
ごとにモニタユニット1に、例えば割込信号を伴なって
送出されることになる。
Here, this state information is sent to the monitor unit 1 at a predetermined timing and in a predetermined cycle, for example, with an interrupt signal.

第2図(a)の下側のヒューズ断線検出回路3bでは、
その給電電圧が+Eの場合であり、コンパレータ8bの
リファレンス電圧が+V(ただし、V<E)であって、
コンパレータ8bが反転動作をすることを除けば、その
動作は、前記とほぼ同様である。したがって、その説明
は割愛する。
In the fuse disconnection detection circuit 3b on the lower side of FIG. 2 (a),
In the case where the power supply voltage is + E, the reference voltage of the comparator 8b is + V (where V <E),
The operation is almost the same as the above except that the comparator 8b performs the inverting operation. Therefore, the explanation is omitted.

なお、LED2はヒューズ断線検出回路3bの発光ダイ
オードであり、D2はダイオードを示す。また、Ra,
Rbは、それぞれコンパレータ8a,8bのバイアス抵
抗である。
LED2 is a light emitting diode of the fuse disconnection detection circuit 3b, and D2 is a diode. Also, Ra,
Rb is a bias resistance of the comparators 8a and 8b, respectively.

さて、シスムバス4を経てモニタユニット1に送出され
た状態情報は、モニタユニット1のインタフェース7で
受付けられる。そしてその演算処理装置5がこの状態情
報を割込信号又は所定の周期でサンプリングして、メモ
リ6の特定の領域に格納する。次に演算処理装置5は、
メモリ6上の記憶テーブルを参照して、その所定の状態
情報とこの送出された状態情報とを比較判定する。この
ことにより異常状態の判定を行い、その結果、記憶テー
ブル上において一致を見た状態情報があるときにはその
欄の基板情報(基板番号又は基板番号とその位置を示す
情報)が検索されて、これが読出され、演算処理装置5
は、これをシスムバス4を介して表示装置2に転送す
る。
The status information sent to the monitor unit 1 via the system bus 4 is accepted by the interface 7 of the monitor unit 1. Then, the arithmetic processing unit 5 samples this state information at an interrupt signal or at a predetermined cycle and stores it in a specific area of the memory 6. Next, the processor 5
By referring to the storage table on the memory 6, the predetermined status information and the sent status information are compared and judged. As a result, the abnormal state is determined, and as a result, when there is state information indicating a match on the storage table, the board information (board number or information indicating the board number and its position) in that column is searched, and this is searched. Read out and arithmetic processing unit 5
Transfers it to the display device 2 via the system bus 4.

表示装置2では、この情報を受けてそのディスプレイ画
面にヒューズが断線している基板の番号又は番号及びそ
の位置を表示する。
In response to this information, the display device 2 displays on the display screen the number of the board or the position where the fuse has a broken wire.

このようにしてどの基板が異常状態となってヒューズが
溶断しているかを判定することができ、その異常状態と
なっている基板を簡単に検出することができる。しかも
各基板の状態を状態情報で処理しているので、これをモ
ニタユニットで集中管理することが可能となる。
In this way, it is possible to determine which substrate is in an abnormal state and the fuse is blown, and it is possible to easily detect the substrate in the abnormal state. Moreover, since the state of each substrate is processed by the state information, it is possible to centrally manage this with the monitor unit.

なお、いずれの基板も異常となっていないときには、そ
の旨の表示がなされる。この異常なしの場合の状態情報
は、特定のデータ、例えばオールビット“1”とは、オ
ールビット“0”とかを割当てて、論理回路により判定
するか、他の状態情報より、優先して判定するようにす
るとよく、この判定で一致を見たときに検索される情報
は、異常なしを意味する情報となる。
If none of the substrates is abnormal, a message to that effect is displayed. The status information in the case of no abnormality is determined by a logic circuit by allocating specific data, for example, all bits “1” and all bits “0”, or is determined with priority over other status information. The information retrieved when a match is found in this determination is information indicating that there is no abnormality.

第3図(a)は、第2図(a)に対応する他のヒューズ
断線検出回路の具体例であり、ヒューズの断線ばかりで
なく、電源電圧がある程度降下した場合にあってもそれ
を検出できる。
FIG. 3A is a specific example of another fuse disconnection detection circuit corresponding to FIG. 2A, and detects not only the fuse disconnection but also the power supply voltage drop to some extent. it can.

その上側のヒューズ断線検出回路3cについて動作を説
明すると、給電が正常に行われている場合には、ヒュー
ズFU2が断線していないので、点の電位が+Eとな
る。そこで(E−ZD)/R1の電流がホトカップラー2
0に流れ、受光トランジスタQ2を“ON”状態とし
て、抵抗R2にHIGHレベルの電圧が現れる。これが
正常な状態となる。なお、ZDは、ツェナーダイオードD
Z2の動作電圧である。
The operation of the fuse disconnection detection circuit 3c on the upper side will be described. When the power supply is normally performed, the potential of the point becomes + E because the fuse FU2 is not disconnected. Then, the current of (E-ZD) / R1 is
0, the light receiving transistor Q2 is turned on, and a HIGH level voltage appears in the resistor R2. This is the normal state. ZD is a Zener diode D
It is the operating voltage of Z2.

一方、基板12上の回路に異常が発生して、ヒューズF
U2が溶断した場合には、点の電位が零(アース電
位)となるので、ホトカップラー20には電流が流れな
い。その結果、受光トランジスタQ2が“OFF”状態
となって、抵抗R2の端子にLOWレベルの電圧が現れ
る。
On the other hand, when an abnormality occurs in the circuit on the substrate 12, the fuse F
When U2 is blown, the potential at the point becomes zero (earth potential), so that no current flows through the photocoupler 20. As a result, the light receiving transistor Q2 is turned off, and a LOW level voltage appears at the terminal of the resistor R2.

なお、第3図(a)の下側のヒューズ断線検出回路3d
にあっては、その給電電圧が−Eの場合であり、その動
作は、前記とほぼ同様であり、受光トランジスタQ1が
“OFF”状態となって、抵抗R4の端子にLOWレベ
ルの電圧が現れる。ここにZD1は、ヒューズ断線検出
回路3dにおけるツェナーダイオードを示し、21はホ
トカップラー,Q1はその受光トランジスタである。ま
た、R1,R2,R3,R4は、それぞれ抵抗である。
The fuse disconnection detection circuit 3d on the lower side of FIG.
In this case, the power supply voltage is -E, the operation is almost the same as the above, the light receiving transistor Q1 is in the "OFF" state, and a LOW level voltage appears at the terminal of the resistor R4. . Here, ZD1 indicates a Zener diode in the fuse disconnection detection circuit 3d, 21 is a photocoupler, and Q1 is its light receiving transistor. Further, R1, R2, R3 and R4 are resistors, respectively.

ここで、抵抗R2の端子及び抵抗R4の端子にそれぞれ
現れる検出信号は、負論理OR回路22を介して、モニ
タ基板13上に設けられた状態レジスタ10に送出され
る。その結果、これらLOWレベルの電位が検出信号と
して対応する状態レジスタ10にセットされることにな
る。なお、このときには対応するヒューズ断線検出回路
のLEDの発光は消滅している。
Here, the detection signals appearing at the terminals of the resistor R2 and the terminal of the resistor R4 are sent to the state register 10 provided on the monitor substrate 13 via the negative logic OR circuit 22. As a result, these LOW-level potentials are set in the corresponding status register 10 as detection signals. At this time, the light emission of the LED of the corresponding fuse disconnection detection circuit is extinguished.

また、このような検出回路にあっては、コンパレータが
不要であり、電源供給側の電圧降下に応じて、抵抗R2
の端子又は抵抗R4の端子電圧が降下するので、その設
定条件によっては、ある程度の電圧降下が生た場合にお
いても検出信号を発生させることができる。
Further, in such a detection circuit, the comparator is not necessary, and the resistor R2 is set according to the voltage drop on the power supply side.
Since the terminal voltage of the terminal or the terminal voltage of the resistor R4 drops, the detection signal can be generated depending on the setting condition even when a certain voltage drop occurs.

この例では、第2図(a)の場合と逆にフラグ情報は、
負論理となる。第2図(a)と一致させる場合には、不
論理OR回路22に現れるLOWレベルの検出信号をイ
ンバータを介して状態レジスタ10に送出すればよい。
In this example, conversely to the case of FIG.
It becomes negative logic. In the case of matching with FIG. 2A, the LOW level detection signal appearing in the non-logical OR circuit 22 may be sent to the status register 10 via the inverter.

また、この場合のヒューズ断線検出回路の基板12上の
配置は、例えば第3図(b)のようになる。
The arrangement of the fuse disconnection detection circuit in this case on the substrate 12 is as shown in FIG. 3 (b), for example.

以上説明してきたが、実施例におけるヒューズ断線検出
回路は、一例であって、この発明はこれに限定されない
ことはもちろんである。
As described above, the fuse disconnection detection circuit in the embodiment is an example, and it goes without saying that the present invention is not limited to this.

また、実施例における表示装置としては、ディスプレイ
によるものを示しているが、これは、例えばLED表示
パネル上において基板対応のLEDを点灯ないしは消灯
してもよく、ディスプレイによる表示に限定されない。
さらに、このような異常表示とともに音によるアラーム
を発生してもよい。
Further, although the display device is shown as a display device in the embodiment, this is not limited to the display by the display, for example, the LED corresponding to the substrate may be turned on or off on the LED display panel.
Further, a sound alarm may be generated together with such an abnormal display.

さらに、実施例では、定期的に状態情報をモニタユニッ
ト側に送出して異常状態を判定するようにしているが、
これは特定の外部信号に応じて随時判定するようにして
もよい。
Furthermore, in the embodiment, the state information is periodically sent to the monitor unit side to judge the abnormal state.
This may be determined at any time according to a specific external signal.

実施例では、ICテスタの例を中心に説明して来たが、
この発明は、ICテスタに限定されるものではなく、基
板を高密度に実装しなければならない種々の電子装置に
ついて適用できることはもちろんである。
In the embodiments, the example of the IC tester has been mainly described, but
The present invention is not limited to the IC tester, and it is needless to say that the present invention can be applied to various electronic devices in which substrates must be mounted at high density.

[発明の効果] 以上の説明から理解できるように、この発明にあって
は、演算処理装置とメモリとを備えるモニタユニット
と、各種の電子回路を搭載した複数の基板を備える機能
ユニットと、表示装置とを備えていて、各基板にはそこ
に実装されているヒューズについて断線を検出するヒュ
ーズ断線検出回路を設け、メモリには、所定の状態情報
に対応して基板についての情報を記憶し、モニタユニッ
トが、各基板のヒューズ断線検出回路からの信号を状態
情報として受付けて、メモリに記憶された所定の状態情
報と比較して機能ユニットのどの基板が異常状態となっ
ているかを判定し、異常となっている基板の情報を表示
装置に表示する処理をするというものであるので、基板
の数が多くなって、その実装密度が高くなっても、どの
基板に異常が生じたのかを確実にかつ早期に発見でき、
その集中管理が可能となる。そして、その電子装置の信
頼性と保守性を向上させることができる。
[Effects of the Invention] As can be understood from the above description, in the present invention, a monitor unit including an arithmetic processing unit and a memory, a functional unit including a plurality of boards on which various electronic circuits are mounted, and a display And a device, each board is provided with a fuse disconnection detection circuit for detecting disconnection of the fuse mounted therein, the memory stores information about the board corresponding to predetermined state information, The monitor unit receives the signal from the fuse disconnection detection circuit of each board as the status information and compares it with the predetermined status information stored in the memory to determine which board of the functional unit is in the abnormal state, Since the processing to display the information of the abnormal board on the display device is performed, even if the number of boards increases and the mounting density increases, it will be You can surely and early detect whether an abnormality has occurred,
The centralized management becomes possible. Then, the reliability and maintainability of the electronic device can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明を適用したIC検査ユニットにおけ
る異常状態検出システムのブロック図、第2図(a)
は、そのヒューズ断線検出回路を中心としたブロック
図、第2図(b)は、その基板の実装状態の説明図、第
3図(a)は、そのヒューズ断線検出回路を中心とした
他の具体例のブロック図、第3図(b)は、その基板の
実装状態の説明図である。 1はモニタユニット、2は表示装置、3は検査ヘッド、
3a,3bはヒューズ断線検出回路、4はシステムバ
ス、5は演算処理装置、6はメモリ、7はインタフェー
ス、8a,8bはコンパレータ、9はコネクタ、10は
状態レジスタ、11はエンコーダ。
FIG. 1 is a block diagram of an abnormal state detection system in an IC inspection unit to which the present invention is applied, and FIG. 2 (a).
Is a block diagram centering on the fuse disconnection detection circuit, FIG. 2 (b) is an explanatory view of the mounting state of the board, and FIG. 3 (a) is another diagram centering on the fuse disconnection detection circuit. A block diagram of a specific example, FIG. 3 (b), is an explanatory view of the mounting state of the board. 1 is a monitor unit, 2 is a display device, 3 is an inspection head,
3a and 3b are fuse disconnection detection circuits, 4 is a system bus, 5 is an arithmetic processing unit, 6 is a memory, 7 is an interface, 8a and 8b are comparators, 9 is a connector, 10 is a status register, and 11 is an encoder.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】演算処理装置とメモリとを備えるモニタユ
ニットと、各種の電子回路を搭載した複数の基板を備え
る機能ユニットと、表示装置とを備え、前記各基板には
そこに実装されているヒューズについて断線を検出する
ヒューズ断線検出回路が設けられ、前記メモリには、所
定の状態情報に対応して基板についての情報が記憶さ
れ、前記モニタユニットは、前記各基板のヒューズ断線
検出回路からの信号を状態情報として受付けて、前記メ
モリに記憶された所定の状態情報と比較して前記機能ユ
ニットのどの基板が異常状態となっているかを判定し、
異常となっている基板の情報を前記表示装置に表示する
処理をすることを特徴とする異常状態検出システム。
1. A monitor unit including an arithmetic processing unit and a memory, a functional unit including a plurality of substrates on which various electronic circuits are mounted, and a display device, each of which is mounted on the substrate. A fuse disconnection detection circuit for detecting a disconnection of a fuse is provided, information about a substrate is stored in the memory in correspondence with predetermined status information, and the monitor unit is configured to detect information from the fuse disconnection detection circuit of each substrate. A signal is accepted as status information, and it is determined which board of the functional unit is in an abnormal state by comparing with predetermined status information stored in the memory,
An abnormal state detection system, characterized by performing processing for displaying information on an abnormal substrate on the display device.
【請求項2】機能ユニットは、IC検査ユニットであ
り、モニタユニットは、IC検査ユニットの動作を制御
するコントロール部に設けられていることを特徴とする
特許請求の範囲第1項記載の異常状態検出システム。
2. The abnormal state according to claim 1, wherein the functional unit is an IC inspection unit, and the monitor unit is provided in a control section for controlling the operation of the IC inspection unit. Detection system.
JP60016663A 1985-02-01 1985-02-01 Abnormal condition detection system Expired - Lifetime JPH0650332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60016663A JPH0650332B2 (en) 1985-02-01 1985-02-01 Abnormal condition detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60016663A JPH0650332B2 (en) 1985-02-01 1985-02-01 Abnormal condition detection system

Publications (2)

Publication Number Publication Date
JPS61180155A JPS61180155A (en) 1986-08-12
JPH0650332B2 true JPH0650332B2 (en) 1994-06-29

Family

ID=11922567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60016663A Expired - Lifetime JPH0650332B2 (en) 1985-02-01 1985-02-01 Abnormal condition detection system

Country Status (1)

Country Link
JP (1) JPH0650332B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249666B2 (en) * 2004-06-30 2009-04-02 ファナック株式会社 Printed wiring board

Also Published As

Publication number Publication date
JPS61180155A (en) 1986-08-12

Similar Documents

Publication Publication Date Title
JP2664429B2 (en) Circuit board inspection apparatus and method
CN112034388A (en) Automatic wire harness detection system and detection method
US3428945A (en) Error detection circuits
CN207730842U (en) A kind of cable line sequence detection device
JPH0650332B2 (en) Abnormal condition detection system
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
JP2001165986A (en) Cable inspecting apparatus
JP3797529B2 (en) Integrated circuit with continuity detection function
JP2802760B2 (en) Connector disconnection detection circuit
US4846310A (en) Signal transmission apparatus for elevator
JP3528755B2 (en) Electronic components with display function
JPH1164456A (en) Semiconductor test device
KR100494809B1 (en) Circuit for detecting error of a communication line
JP2540713Y2 (en) IC test equipment
JPS61243376A (en) Abnormal state monitoring system
CN119511031A (en) Test device, test method and test system for printed circuit board assembly
KR20020008597A (en) Apparatus for detecting a cutoff of a bus cable
JP2005351861A (en) Solder connection inspection device
JPH0749363A (en) Short circuit detection for chip-on-board substrate
JPS5839421Y2 (en) Line connection status detection device
JPH10283581A (en) Fault diagnosis circuit
JPS5830674A (en) Wiring tester apparatus
JPH04315781A (en) Detecting method for imperfect connection of cable connector
JPS60231393A (en) Printed circuit board
JPS6367669B2 (en)