JP4253752B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラ Download PDFInfo
- Publication number
- JP4253752B2 JP4253752B2 JP33805699A JP33805699A JP4253752B2 JP 4253752 B2 JP4253752 B2 JP 4253752B2 JP 33805699 A JP33805699 A JP 33805699A JP 33805699 A JP33805699 A JP 33805699A JP 4253752 B2 JP4253752 B2 JP 4253752B2
- Authority
- JP
- Japan
- Prior art keywords
- expansion board
- address
- board
- expansion
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵボードと拡張ボードとからなるプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】
従来のプログラマブルコントローラは、例えば、ＣＰＵモジュールと、制御対象の各種機器の制御点数に応じて用意されるＩ／Ｏモジュールと、これらのモジュールのベースとして、また、電気的に接続するためのマザーボードとで構成されている。このマザーボードには、電源が立ち上がったときＣＰＵモジュールからの命令に応じて各Ｉ／ＯモジュールのＩＤコードを読み込んでＣＰＵモジュールに伝達する手段、ＣＰＵモジュールと各Ｉ／Ｏモジュールとの間で送受する信号を相互に取り込めるように制御する手段等が設けられている。
【０００３】
【発明が解決しようとする課題】
前述した従来のプログラマブルコントローラでは、マザーボードが前記機能を備えているので不可欠なものであったが、各モジュールをマザーボードに取り付けられるように外形が箱状に形成されているため、個々のモジュールの外形寸法が大きくなり、しかもマザーボードの存在によって全体的に大きなものとなっていた。また、マザーボードの存在によって部品点数が多くなり、コスト高になっていた。
【０００４】
本発明は、かかる課題を解決するためになされたもので、コントローラそのものを小形化し、かつ、コスト面でも安価なプログラマブルコントローラを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の請求項１に係るプログラマブルコントローラは、制御対象の各種機器が接続される１枚又は複数枚の拡張ボードを制御ボードに積層すると共に、シリーズに接続してなるプログラマブルコントローラであって、前記拡張ボードは、接続位置に対応した電位が与えられる複数本のモードピンを有し、その複数本のモードピンに与えられた電位に基づいて積層位置を認識する積層位置認識部と、ＩＤコードを生成するＩＤコード生成部とを有し、前記制御ボードは、前記積層位置に基づいてその拡張ボードのＩＤコードをメモリに記憶し、その後、ＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行する拡張ボード判別部を有するものである。
【０００６】
本発明の請求項２に係るプログラマブルコントローラは、前記積層位置認識部の各モードピンの電位は、拡張ボードの積層位置に基づいて制御ボード又は上段もしくは下段の拡張ボードにより与えられ、また、下段に拡張ボードが存在しない最下段の拡張ボードにあってはその拡張ボードに生成される電位が与えられるようになっている。
【０００７】
本発明の請求項３に係るプログラマブルコントローラは、前記拡張ボードは、アドレスバス及びデータバスと、データバスと接続され、制御対象の各種機器の制御点数に応じて設けられた複数のＩ／Ｏ用ゲートアレイと、前記積層位置からアドレスバス上のアドレス信号の転送方向を設定すると共に、その積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定する信号転送方向設定部と、積層される拡張ボードに対応して予め設定されたアドレスを有し、前記積層位置に基づいてアドレスを選択するアドレス解読部と、前記制御ボードから転送されたアドレス信号がアドレスバスを介して入力されると、前記アドレス解読部により選択されたアドレスかどうかを判別し、選択されたアドレスのときはそのアドレスに基づいてＩ／Ｏ用ゲートアレイを選択するゲートアレイ選択部とを有するものである。
【０００８】
【発明の実施の形態】
図１は本発明の実施の形態に係るプログラマブルコントローラの外観図、図２は入出力用拡張ボードの平面図、図３は入力用拡張ボードの平面図である。
図において、１は制御ボード（以下「ＣＰＵボード」という）で、一方の面に立設された拡張用コネクタ２を有し、また、図示していないがＣＰＵ、システムプログラムやシーケンスプログラム等が格納されたメモリ、制御対象の各種機器と接続するための入力用及び出力用コネクタ等が設けられている。
【０００９】
前記ＣＰＵは、後述する拡張ボードにより認識された積層位置に基づいてＩＤコードを前記メモリに記憶し、運転開始時は、ＩＤコードを読み込んでそのＩＤコードが正常かどうかを判定し、正常なときはそのＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行して運転を開始し、ＩＤコードが異常のときは運転の開始を禁止する機能を有している。運転時は、シーケンスプログラムを実行して解読し、その結果からＣＰＵボード１や拡張ボードに接続された各種機器を制御する。
【００１０】
１１は入出力用拡張ボードで、例えば図２に示すようにボード本体（基板）の一方の面に立設された第１の拡張用コネクタ１２と、同一面に横向きに設けられた専用ケーブル接続用の第２の拡張用コネクタ１３と、制御対象の各種機器と接続するための入力用及び出力用コネクタ１４，１５とを有している。前述した第１の拡張用コネクタ１２は、ＣＰＵボード１の拡張用コネクタ２や、後述する入力用拡張ボードの第１の拡張用コネクタと接続できるように配置されている。
【００１１】
３１は入力用拡張ボードで、例えば図３に示すように基板の一方の面に立設された第１の拡張用コネクタ３２と、他方の面に横向きに設けられた専用ケーブル接続用の第２の拡張用コネクタ３３と、制御対象の各種機器と接続するための入力用コネクタ３４，３５とを有している。
【００１２】
前述した入出力用拡張ボード１１と入力用拡張ボード３１は、それぞれに設けられた第１の拡張用コネクタ１２，３２の配置から積層位置が定められている。例えば、ＣＰＵボード１に３枚積層する場合は、図１に示すように１段目と２段目に入出力用拡張ボード１１を配置し、３段目に入力用拡張ボード３１を配置し、それぞれの拡張ボード１１，３１はスペーサ５１を介して固定されている。
【００１３】
１段目に入出力用拡張ボード１１を使用するのは、前述したように入出力用拡張ボード１１の第１の拡張用コネクタ１２がＣＰＵボード１の拡張用コネクタ２と対向する位置に配置されているからであり、２段目に入出力用拡張ボード１１、３段目に入力用拡張ボード３１を使用するのは、各拡張ボード１１，３１を反転したときにそれぞれの第１の拡張用コネクタ１２，３２が対向するからである。
【００１４】
そして、このように３枚積層した場合、１段目と２段目の入出力用拡張ボード１１のそれぞれの第２の拡張用コネクタ１３を専用ケーブル５２で相互に接続してＣＰＵボード１に連結させる。この専用ケーブル５２を接続するときは図に示すように２箇所で折り曲げ、これは、それぞれの第２の拡張用コネクタ１３のピンを合わせるためである。
【００１５】
また、ＣＰＵボード１に１枚積層するときは前記の理由から入出力用拡張ボード１１を使用し、２枚積層するときは、１段目に入出力用拡張ボード１１を配置し、２段目に入出力用拡張ボード１１又は入力用拡張ボード３１の何れかを配置する。この場合も１段目と２段目は前記と同様に専用ケーブル５２で接続する。
【００１６】
次に、入出力用拡張ボード１１と入力用拡張ボード３１の回路構成を図４及び図５に基づいて説明する。図４は入出力用拡張ボードの回路構成を示すブロック図、図５は入力用拡張ボードの回路構成を示すブロック図である。
図において、１６は本発明に係る積層位置認識部、ＩＤコード生成部、信号転送方向設定部、アドレス解読部及びゲートアレイ選択部の各機能をハード構成して形成されたプログラマブル・ロジック・デバイス（以下「ＰＬＤ」という）で、基板上に敷設されたアドレスバス２０ａ，２０ｂ及びデータバス２１に接続された多数のピン（図示せず）、バッファ１７，１８及び各ゲートアレイ１９に基板上の各導体を介して接続された複数のピン（図示せず）、第１の拡張用コネクタ１２に導体を介して接続された２本のモードピン２３、さらに、１本のＩＤピン２４等を有している。
【００１７】
アドレスバス２０ａは第１の拡張用コネクタ１２に接続され、アドレスバス２０ｂは第２の拡張用コネクタ１３に接続されたバッファ１７に接続され、データバス２１は分岐して第１の拡張用コネクタ１２と第２の拡張用コネクタ１３に接続されたバッファ１８とに接続されていると共に、各ゲートアレイ１９にそれぞれ接続されている。
【００１８】
前述した２本のモードピン２３は、第１の拡張用コネクタ１２が何れにも接続されていないときは本拡張ボード１１により生成された電位（ハイレベル）が印加し、第１の拡張用コネクタ１２がＣＰＵボード１の拡張用コネクタ２に接続されたときはその電位がローレベルになる。これは、各モードピン２３と接続されるＣＰＵボード１の拡張用コネクタ２側のピンがアースに接続されているためである。
【００１９】
また、第１の拡張用コネクタ１２が入力用拡張ボード３１の第１の拡張用コネクタ３２に接続されたときは、各モードピン２３にはハイレベルの電位が印加されたままとなる。これは、２本のモードピン２３のうち一方のピンが第１の拡張用コネクタ３２側に接続されない状態で、もう一方のピンが、ハイレベルとなっている入力用拡張ボード３１側のモードピンと接続されるためである。
【００２０】
前述したＩＤピン２４はＰＬＤ１６にＩＤコードを生成させるためのもので、この入出力用拡張ボード１１においては、予め設定されたハイレベルの電位がそのＩＤピン２４に印加するようになっている。
【００２１】
この入出力用拡張ボード１１のＰＬＤ１６は、２本のモードピン２３の電位がローレベルのときは１段目に積層されていると認識し、また、各モードピン２３の電位がハイレベルのときは２段目に積層されていると認識し、ＩＤピン２４にハイレベルの電位が印加されたとき予め設定されたＩＤコード（例えばＤ５ｈ）を生成する。
【００２２】
そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力し、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定する。これは、データ信号が本拡張ボード１１に転送されたときリード又はライトに応じてバッファ１８を制御する。また、積層位置から本拡張ボード１１に割り当てられたアドレスを選択し、ＣＰＵボード１から転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、自己のアドレスのときはそのアドレスに基づいてゲートアレイ１９を選択するようになっている。
【００２３】
３６は前記と同様に本発明に係る積層位置認識部、ＩＤコード生成部、信号転送方向設定部、アドレス解読部及びゲートアレイ選択部の各機能をハード構成して形成されたＰＬＤで、基板上に敷設されたアドレスバス４０ａ，４０ｂ及びデータバス４１に接続された多数のピン（図示せず）、バッファ３７，３８及び各ゲートアレイ３９に基板上の各導体を介して接続された複数のピン（図示せず）、第１の拡張用コネクタ３２に導体を介して接続された２本のモードピン４３、さらに、１本のＩＤピン４４等を有している。
【００２４】
アドレスバス４０ａは第１の拡張用コネクタ３２に接続され、アドレスバス４０ｂは第２の拡張用コネクタ３３に接続されたバッファ３７に接続され、データバス４１は分岐して第１の拡張用コネクタ３２と第２の拡張用コネクタ３３に接続されたバッファ３８とに接続されていると共に、各ゲートアレイ３９にそれぞれ接続されている。
【００２５】
前述した２本のモードピン４３は、第１の拡張用コネクタ３２が何れにも接続されていないときは本拡張ボード３１により生成された電位（ハイレベル）が印加し、第１の拡張用コネクタ３２が入出力用拡張ボード１１の第１の拡張用コネクタ１２と接続されたときはその電位がハイレベルとローレベルとになる。これは、２本のモードピン４３のうち一方のピンが、ハイレベルとなっている入出力用拡張ボード１１側のモードピン２３と接続された状態で、もう一方のピンが、入出力用拡張ボード１１の第１の拡張用コネクタ１２側のピンがアースに接続されているためである。
【００２６】
前述したＩＤピン４４は前記と同様にＰＬＤ３６にＩＤコードを生成させるためのもので、この入力用拡張ボード３１においては、予め設定されたローレベルの電位がそのＩＤピン４４に印加するようになっている。
【００２７】
この入力用拡張ボード３１のＰＬＤ３６は、２本のモードピン４３の電位がハイレベルのときは２段目に積層されていると認識し、また、２本のモードピン２３のうち一方のピンがハイレベル、他方のピンがローレベルのときは３段目に積層されていると認識し、ＩＤピン４４にローレベルの電位が印加されたとき予め設定されたＩＤコード（例えば２Ａｈ）を生成する。
【００２８】
そして、認識した積層位置からアドレスバス４０ａ，４０ｂ上のアドレス信号の転送方向を固定する信号をバッファ３７に出力し、前記積層位置からデータバス４１上のデータ信号の転送方向をリード時及びライト時に応じて設定する。この場合も前記と同様に本拡張ボード３１にデータ信号が転送されたときはリード又はライトに応じてバッファ３８を制御する。また、積層位置から本拡張ボード３１に割り当てられたアドレスを選択し、ＣＰＵボード１から転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、自己のアドレスのときはそのアドレスに基づいてゲートアレイ３９を選択するようになっている。
【００２９】
ここで、図１に示すようにＣＰＵボードに各拡張ボードを積層して電源を入れたときのＰＬＤの動作及びＣＰＵボード側の処理を説明する。
図１に示すようにＣＰＵボード１に各拡張ボード１１，３１を積層し、そして、連続的に接続して電源を印加すると、１段目の入出力用拡張ボード１１のＰＬＤ１６の各モードピン２３の電位はローレベルになり、ＩＤピン２４にハイレベルの電位が印加し、２段目の入出力用拡張ボード１１のＰＬＤ１６の各モードピン２３の電位はハイレベルになり、ＩＤピン２４にハイレベルの電位が印加し、また、３段目の入力用拡張ボード３１のＰＬＤ３６の各モードピン４３の電位はハイレベルとローレベルとになり、ＩＤピン４４にローレベルの電位が印加する。
【００３０】
この時、１段目のＰＬＤ１６は、２本のモードピン２３の電位（ローレベル）に基づいて１段目に積層されていると認識すると共に、ＩＤコード（Ｄ５ｈ）を生成する。そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力すると共に、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード１１に割り当てられたアドレスを選択する。
【００３１】
また、２段目のＰＬＤ１６は、２本のモードピン２３の電位（ハイレベル）に基づいて２段目に積層されていると認識すると共に、前記と同様のＩＤコード（Ｄ５ｈ）を生成する。そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力すると共に、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード１１に割り当てられたアドレスを選択する。
【００３２】
さらに、３段目のＰＬＤ３６は、２本のモードピン４３の電位（ハイレベルとローレベル）に基づいて３段目に積層されていると認識すると共に、ＩＤコード（２Ａｈ）を生成する。そして、認識した積層位置からアドレスバス４０ａ，４０ｂ上のアドレス信号の転送方向を固定する信号をバッファ３７に出力すると共に、前記積層位置からデータバス４１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード３１に割り当てられたアドレスを選択する。
【００３３】
一方、ＣＰＵボード１のＣＰＵは、各ＰＬＤ１６，３６によって認識された積層位置に基づいて各拡張ボード１１，３１のＩＤコード（Ｄ５ｈ，２Ａｈ）をメモリに順に書き込む。
【００３４】
なお、アドレス信号の転送方向とデータ信号のリード時及びライト時の転送方向については、１段目の入出力用拡張ボード１１では、アドレス信号の転送方向は第１の拡張用コネクタ１２→ＰＬＤ１６→バッファ１７→第２の拡張用コネクタ１３となり、リード時のデータ信号の転送方向は第２の拡張用コネクタ１３→バッファ１８→第１の拡張用コネクタ１２となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３５】
２段目の入出力用拡張ボード１１では、アドレス信号の転送方向は第２の拡張用コネクタ１３→バッファ１７→ＰＬＤ１６→第１の拡張用コネクタ１２となり、リード時のデータ信号の転送方向は第１の拡張用コネクタ１２→バッファ１８→第２の拡張用コネクタ１３となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３６】
３段目の入力用拡張ボード３１では、アドレス信号の転送方向は第１の拡張用コネクタ３２→ＰＬＤ３６→バッファ３７→第２の拡張用コネクタ３３となり、リード時のデータ信号の転送方向は第２の拡張用コネクタ３３→バッファ３８→第１の拡張用コネクタ３２となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３７】
なお、前記の説明ではＣＰＵボード１に３枚まで積層した例を示したが、これに限ることなく何枚でもよい。その場合、各ＰＬＤ１６，３６のモードピン２３，４３を３本以上とし、また、それぞれのＩＤピン２４，４４を２本以上にする。
【００３８】
次に、運転に入る前の初期設定時のＣＰＵボードの動作を図６、図７及び図８に基づいて説明する。図６、図７及び図８は運転に入る前の初期設定時のＣＰＵボードの動作を示すフローチャートである。なお、ＣＰＵボード１には図１に示すように３枚の拡張ボード１１，３１が積層されていて、各拡張ボードのＩＤコードが積層順にメモリに記憶されているものとする。
【００３９】
ＣＰＵボード１のＣＰＵは、まず、ＣＰＵボード本体及び積層された各拡張ボード１１，３１に電源が正常に印加されているかどうかを各拡張ボード１１，３１に設けられた電源電圧検出手段（図示せず）を通して判定する（Ｓ１）。電源が異常のときはその旨を表示して運転を禁止し（Ｓ２，Ｓ３）、電源が正常のときはメモリにアクセスして１段目に積層された拡張ボードのＩＤコードを読み込み（Ｓ４）、パリティが奇数かどうかを判定する（Ｓ５）。
【００４０】
パリティが偶数のときは異常と判断して未使用時のコードかどうかを判定し（Ｓ６）、未使用時のコードのときは拡張ボードが積層されていないと判断し（Ｓ７）、この判断を３回繰り返したかどうかを判定する（Ｓ８）。３回繰り返していないときは前記ＩＤコードの読み込みに入るが（Ｓ４）、３回繰り返したときはＣＰＵボード１のみで運転に入る（Ｓ９）。また、Ｓ６において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ１０）、３回繰り返していないときは前記と同様にＳ４に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ１１，Ｓ１２）。
【００４１】
最初に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードがＤ５ｈかどうかを判定する（Ｓ１３）。ＩＤコードがＤ５ｈでないときはこの判定を３回繰り返したかどうかを判定し（Ｓ１５）、３回繰り返していないときは前記と同様にＳ４に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ１６）。また、ＩＤコードがＤ５ｈのときは入出力用拡張ボード１１と認識し（Ｓ１４）、そのタイプの入力点数及び出力点数に応じてメモリの割付作業を実行する。
【００４２】
次に、２番目のＩＤコードを読み込み（Ｓ１７）、パリティが奇数かどうかを判定する（Ｓ１８）。パリティが偶数のときは前記と同様に異常と判断して未使用時のコードかどうかを判定し（Ｓ１９）、未使用時のコードのときは２段目には拡張ボードが積層されていないと判断し（Ｓ２０）、この判断を３回繰り返したかどうかを判定する（Ｓ２１）。３回繰り返していないときは再び２番目のＩＤコードの読み込みに入るが（Ｓ１７）、３回繰り返したときは入出力用拡張ボード１１のみが積層されていると判断して運転に入る（Ｓ２２，Ｓ２３）。また、Ｓ１９において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ２４）、３回繰り返していないときは前記と同様にＳ１７に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ２５，Ｓ２６）。
【００４３】
２番目に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードがＤ５ｈかどうかを判定する（Ｓ２７）。ＩＤコードがＤ５ｈのときは入出力用拡張ボード１１と認識し（Ｓ２８）、前記と同様にそのタイプの入力点数及び出力点数に応じてメモリの割付作業を実行する。また、ＩＤコードがＤ５ｈでないときは２Ａｈかどうかを判定し（Ｓ２９）、ＩＤコードが２Ａｈのときは入力用拡張ボード３１と認識し（Ｓ３０）、入力点数に応じてメモリの割付作業を実行する。また、ＩＤコードが何れでもないときはその確認を３回繰り返したかどうかを判定し（Ｓ３１）、３回繰り返していないときは前記と同様にＳ１７に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ３２）。
【００４４】
２段目の拡張ボードのタイプの確認が終了すると、３番目のＩＤコードを読み込んで前記と同様にパリティが奇数かどうかを判定する（Ｓ３３，Ｓ３４）。パリティが偶数のときは異常と判断して未使用時のコードかどうかを判定し（Ｓ３５）、未使用時のコードのときは３段目には拡張ボードが積層されていないと判断し（Ｓ３６）、この判断を３回繰り返したかどうかを判定する（Ｓ３７）。３回繰り返していないときは再び３番目のＩＤコードの読み込みに入るが（Ｓ３３）、３回繰り返したときは入出力用及び入力用拡張ボード１１，３１が積層されていると判断して運転に入る（Ｓ３８，Ｓ３９）。また、Ｓ３５において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ４０）、３回繰り返していないときは前記と同様にＳ３３に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ４１，Ｓ４２）。
【００４５】
３番目に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードが２Ａｈかどうかを判定する（Ｓ４３）。ＩＤコードが２Ａｈのときは入力用拡張ボード３１と認識し（Ｓ４４）、前記と同様にそのタイプの入力点数に応じてメモリの割付作業を実行して運転に入る（Ｓ４５）。また、ＩＤコードが２Ａｈでないときはその確認を３回繰り返したかどうかを判定し（Ｓ４６）、３回繰り返していないときは前記と同様にＳ３３に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ４７）。
【００４６】
以上のように本実施の形態においては、各ＰＬＤが、それぞれのモードピンの電位に基づいて積層位置を認識すると共に、ＩＤコードをそれぞれ生成し、認識した積層位置からアドレスバス上のアドレス信号の転送方向を固定する信号を各バッファにそれぞれ出力すると共に、前記積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から各拡張ボードに割り当てられたアドレスをそれぞれ選択し、ＣＰＵボード側は、各ＰＬＤによって認識された積層位置に基づいて各拡張ボードのＩＤコードをメモリに順に書き込み、その後は、ＩＤコードから各拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモりの割付作業を実行して運転を開始するようにしたので、従来必要であったマザーボードが不要になり、このため、部品点数が低減してコスト面で安価となり、また、前述のようにマザーボードが不要になったため、従来のように各モジュールを箱状に形成する必要がなくなり、サイズの小さなプログラマブルコントローラを提供できるという効果がある。
【００４７】
【発明の効果】
以上のように本発明によれば、拡張ボード側は、複数本のモードピンに与えられた電位に基づいて積層位置を認識すると共に、予め設定されたＩＤコードを生成し、その積層位置からアドレスバス上のアドレス信号の転送方向を設定すると共に、その積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定し、さらに、積層位置に基づいて自己に割り当てられたアドレスを選択し、制御ボードから転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、選択したアドレスのときはそのアドレスに基づいてＩ／Ｏ用ゲートアレイを選択し、また、制御ボード側は、積層位置に基づいて拡張ボードのＩＤコードをメモリに記憶し、その後、ＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行するようにしたので、従来必要であったマザーボードが不要になり、このため、部品点数が低減してコスト面で安価となり、また、前述のようにマザーボードが不要になったため、従来のように各モジュールを箱状に形成する必要がなくなり、サイズの小さなプログラマブルコントローラを提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプログラマブルコントローラの外観図である。
【図２】入出力用拡張ボードの平面図である。
【図３】入力用拡張ボードの平面図である。
【図４】入出力用拡張ボードの回路構成を示すブロック図である。
【図５】入力用拡張ボードの回路構成を示すブロック図である。
【図６】運転に入る前の初期設定時のＣＰＵボードの動作を示すフローチャートである。
【図７】図６に続くＣＰＵボードの動作を示すフローチャートである。
【図８】図７に続くＣＰＵボードの動作を示すフローチャートである。
【符号の説明】
１ ＣＰＵボード、２ 拡張用コネクタ、１１ 入出力用拡張ボード、
１２，３２ 第１の拡張用コネクタ、１３，３３ 第２の拡張用コネクタ、
３１ 入力用拡張ボード、１６，３６ プログラマブル・ロジック・デバイス、
５１ スペーサ、５２ 専用ケーブル。
【発明の属する技術分野】
本発明は、ＣＰＵボードと拡張ボードとからなるプログラマブルコントローラに関するものである。
【０００２】
【従来の技術】
従来のプログラマブルコントローラは、例えば、ＣＰＵモジュールと、制御対象の各種機器の制御点数に応じて用意されるＩ／Ｏモジュールと、これらのモジュールのベースとして、また、電気的に接続するためのマザーボードとで構成されている。このマザーボードには、電源が立ち上がったときＣＰＵモジュールからの命令に応じて各Ｉ／ＯモジュールのＩＤコードを読み込んでＣＰＵモジュールに伝達する手段、ＣＰＵモジュールと各Ｉ／Ｏモジュールとの間で送受する信号を相互に取り込めるように制御する手段等が設けられている。
【０００３】
【発明が解決しようとする課題】
前述した従来のプログラマブルコントローラでは、マザーボードが前記機能を備えているので不可欠なものであったが、各モジュールをマザーボードに取り付けられるように外形が箱状に形成されているため、個々のモジュールの外形寸法が大きくなり、しかもマザーボードの存在によって全体的に大きなものとなっていた。また、マザーボードの存在によって部品点数が多くなり、コスト高になっていた。
【０００４】
本発明は、かかる課題を解決するためになされたもので、コントローラそのものを小形化し、かつ、コスト面でも安価なプログラマブルコントローラを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の請求項１に係るプログラマブルコントローラは、制御対象の各種機器が接続される１枚又は複数枚の拡張ボードを制御ボードに積層すると共に、シリーズに接続してなるプログラマブルコントローラであって、前記拡張ボードは、接続位置に対応した電位が与えられる複数本のモードピンを有し、その複数本のモードピンに与えられた電位に基づいて積層位置を認識する積層位置認識部と、ＩＤコードを生成するＩＤコード生成部とを有し、前記制御ボードは、前記積層位置に基づいてその拡張ボードのＩＤコードをメモリに記憶し、その後、ＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行する拡張ボード判別部を有するものである。
【０００６】
本発明の請求項２に係るプログラマブルコントローラは、前記積層位置認識部の各モードピンの電位は、拡張ボードの積層位置に基づいて制御ボード又は上段もしくは下段の拡張ボードにより与えられ、また、下段に拡張ボードが存在しない最下段の拡張ボードにあってはその拡張ボードに生成される電位が与えられるようになっている。
【０００７】
本発明の請求項３に係るプログラマブルコントローラは、前記拡張ボードは、アドレスバス及びデータバスと、データバスと接続され、制御対象の各種機器の制御点数に応じて設けられた複数のＩ／Ｏ用ゲートアレイと、前記積層位置からアドレスバス上のアドレス信号の転送方向を設定すると共に、その積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定する信号転送方向設定部と、積層される拡張ボードに対応して予め設定されたアドレスを有し、前記積層位置に基づいてアドレスを選択するアドレス解読部と、前記制御ボードから転送されたアドレス信号がアドレスバスを介して入力されると、前記アドレス解読部により選択されたアドレスかどうかを判別し、選択されたアドレスのときはそのアドレスに基づいてＩ／Ｏ用ゲートアレイを選択するゲートアレイ選択部とを有するものである。
【０００８】
【発明の実施の形態】
図１は本発明の実施の形態に係るプログラマブルコントローラの外観図、図２は入出力用拡張ボードの平面図、図３は入力用拡張ボードの平面図である。
図において、１は制御ボード（以下「ＣＰＵボード」という）で、一方の面に立設された拡張用コネクタ２を有し、また、図示していないがＣＰＵ、システムプログラムやシーケンスプログラム等が格納されたメモリ、制御対象の各種機器と接続するための入力用及び出力用コネクタ等が設けられている。
【０００９】
前記ＣＰＵは、後述する拡張ボードにより認識された積層位置に基づいてＩＤコードを前記メモリに記憶し、運転開始時は、ＩＤコードを読み込んでそのＩＤコードが正常かどうかを判定し、正常なときはそのＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行して運転を開始し、ＩＤコードが異常のときは運転の開始を禁止する機能を有している。運転時は、シーケンスプログラムを実行して解読し、その結果からＣＰＵボード１や拡張ボードに接続された各種機器を制御する。
【００１０】
１１は入出力用拡張ボードで、例えば図２に示すようにボード本体（基板）の一方の面に立設された第１の拡張用コネクタ１２と、同一面に横向きに設けられた専用ケーブル接続用の第２の拡張用コネクタ１３と、制御対象の各種機器と接続するための入力用及び出力用コネクタ１４，１５とを有している。前述した第１の拡張用コネクタ１２は、ＣＰＵボード１の拡張用コネクタ２や、後述する入力用拡張ボードの第１の拡張用コネクタと接続できるように配置されている。
【００１１】
３１は入力用拡張ボードで、例えば図３に示すように基板の一方の面に立設された第１の拡張用コネクタ３２と、他方の面に横向きに設けられた専用ケーブル接続用の第２の拡張用コネクタ３３と、制御対象の各種機器と接続するための入力用コネクタ３４，３５とを有している。
【００１２】
前述した入出力用拡張ボード１１と入力用拡張ボード３１は、それぞれに設けられた第１の拡張用コネクタ１２，３２の配置から積層位置が定められている。例えば、ＣＰＵボード１に３枚積層する場合は、図１に示すように１段目と２段目に入出力用拡張ボード１１を配置し、３段目に入力用拡張ボード３１を配置し、それぞれの拡張ボード１１，３１はスペーサ５１を介して固定されている。
【００１３】
１段目に入出力用拡張ボード１１を使用するのは、前述したように入出力用拡張ボード１１の第１の拡張用コネクタ１２がＣＰＵボード１の拡張用コネクタ２と対向する位置に配置されているからであり、２段目に入出力用拡張ボード１１、３段目に入力用拡張ボード３１を使用するのは、各拡張ボード１１，３１を反転したときにそれぞれの第１の拡張用コネクタ１２，３２が対向するからである。
【００１４】
そして、このように３枚積層した場合、１段目と２段目の入出力用拡張ボード１１のそれぞれの第２の拡張用コネクタ１３を専用ケーブル５２で相互に接続してＣＰＵボード１に連結させる。この専用ケーブル５２を接続するときは図に示すように２箇所で折り曲げ、これは、それぞれの第２の拡張用コネクタ１３のピンを合わせるためである。
【００１５】
また、ＣＰＵボード１に１枚積層するときは前記の理由から入出力用拡張ボード１１を使用し、２枚積層するときは、１段目に入出力用拡張ボード１１を配置し、２段目に入出力用拡張ボード１１又は入力用拡張ボード３１の何れかを配置する。この場合も１段目と２段目は前記と同様に専用ケーブル５２で接続する。
【００１６】
次に、入出力用拡張ボード１１と入力用拡張ボード３１の回路構成を図４及び図５に基づいて説明する。図４は入出力用拡張ボードの回路構成を示すブロック図、図５は入力用拡張ボードの回路構成を示すブロック図である。
図において、１６は本発明に係る積層位置認識部、ＩＤコード生成部、信号転送方向設定部、アドレス解読部及びゲートアレイ選択部の各機能をハード構成して形成されたプログラマブル・ロジック・デバイス（以下「ＰＬＤ」という）で、基板上に敷設されたアドレスバス２０ａ，２０ｂ及びデータバス２１に接続された多数のピン（図示せず）、バッファ１７，１８及び各ゲートアレイ１９に基板上の各導体を介して接続された複数のピン（図示せず）、第１の拡張用コネクタ１２に導体を介して接続された２本のモードピン２３、さらに、１本のＩＤピン２４等を有している。
【００１７】
アドレスバス２０ａは第１の拡張用コネクタ１２に接続され、アドレスバス２０ｂは第２の拡張用コネクタ１３に接続されたバッファ１７に接続され、データバス２１は分岐して第１の拡張用コネクタ１２と第２の拡張用コネクタ１３に接続されたバッファ１８とに接続されていると共に、各ゲートアレイ１９にそれぞれ接続されている。
【００１８】
前述した２本のモードピン２３は、第１の拡張用コネクタ１２が何れにも接続されていないときは本拡張ボード１１により生成された電位（ハイレベル）が印加し、第１の拡張用コネクタ１２がＣＰＵボード１の拡張用コネクタ２に接続されたときはその電位がローレベルになる。これは、各モードピン２３と接続されるＣＰＵボード１の拡張用コネクタ２側のピンがアースに接続されているためである。
【００１９】
また、第１の拡張用コネクタ１２が入力用拡張ボード３１の第１の拡張用コネクタ３２に接続されたときは、各モードピン２３にはハイレベルの電位が印加されたままとなる。これは、２本のモードピン２３のうち一方のピンが第１の拡張用コネクタ３２側に接続されない状態で、もう一方のピンが、ハイレベルとなっている入力用拡張ボード３１側のモードピンと接続されるためである。
【００２０】
前述したＩＤピン２４はＰＬＤ１６にＩＤコードを生成させるためのもので、この入出力用拡張ボード１１においては、予め設定されたハイレベルの電位がそのＩＤピン２４に印加するようになっている。
【００２１】
この入出力用拡張ボード１１のＰＬＤ１６は、２本のモードピン２３の電位がローレベルのときは１段目に積層されていると認識し、また、各モードピン２３の電位がハイレベルのときは２段目に積層されていると認識し、ＩＤピン２４にハイレベルの電位が印加されたとき予め設定されたＩＤコード（例えばＤ５ｈ）を生成する。
【００２２】
そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力し、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定する。これは、データ信号が本拡張ボード１１に転送されたときリード又はライトに応じてバッファ１８を制御する。また、積層位置から本拡張ボード１１に割り当てられたアドレスを選択し、ＣＰＵボード１から転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、自己のアドレスのときはそのアドレスに基づいてゲートアレイ１９を選択するようになっている。
【００２３】
３６は前記と同様に本発明に係る積層位置認識部、ＩＤコード生成部、信号転送方向設定部、アドレス解読部及びゲートアレイ選択部の各機能をハード構成して形成されたＰＬＤで、基板上に敷設されたアドレスバス４０ａ，４０ｂ及びデータバス４１に接続された多数のピン（図示せず）、バッファ３７，３８及び各ゲートアレイ３９に基板上の各導体を介して接続された複数のピン（図示せず）、第１の拡張用コネクタ３２に導体を介して接続された２本のモードピン４３、さらに、１本のＩＤピン４４等を有している。
【００２４】
アドレスバス４０ａは第１の拡張用コネクタ３２に接続され、アドレスバス４０ｂは第２の拡張用コネクタ３３に接続されたバッファ３７に接続され、データバス４１は分岐して第１の拡張用コネクタ３２と第２の拡張用コネクタ３３に接続されたバッファ３８とに接続されていると共に、各ゲートアレイ３９にそれぞれ接続されている。
【００２５】
前述した２本のモードピン４３は、第１の拡張用コネクタ３２が何れにも接続されていないときは本拡張ボード３１により生成された電位（ハイレベル）が印加し、第１の拡張用コネクタ３２が入出力用拡張ボード１１の第１の拡張用コネクタ１２と接続されたときはその電位がハイレベルとローレベルとになる。これは、２本のモードピン４３のうち一方のピンが、ハイレベルとなっている入出力用拡張ボード１１側のモードピン２３と接続された状態で、もう一方のピンが、入出力用拡張ボード１１の第１の拡張用コネクタ１２側のピンがアースに接続されているためである。
【００２６】
前述したＩＤピン４４は前記と同様にＰＬＤ３６にＩＤコードを生成させるためのもので、この入力用拡張ボード３１においては、予め設定されたローレベルの電位がそのＩＤピン４４に印加するようになっている。
【００２７】
この入力用拡張ボード３１のＰＬＤ３６は、２本のモードピン４３の電位がハイレベルのときは２段目に積層されていると認識し、また、２本のモードピン２３のうち一方のピンがハイレベル、他方のピンがローレベルのときは３段目に積層されていると認識し、ＩＤピン４４にローレベルの電位が印加されたとき予め設定されたＩＤコード（例えば２Ａｈ）を生成する。
【００２８】
そして、認識した積層位置からアドレスバス４０ａ，４０ｂ上のアドレス信号の転送方向を固定する信号をバッファ３７に出力し、前記積層位置からデータバス４１上のデータ信号の転送方向をリード時及びライト時に応じて設定する。この場合も前記と同様に本拡張ボード３１にデータ信号が転送されたときはリード又はライトに応じてバッファ３８を制御する。また、積層位置から本拡張ボード３１に割り当てられたアドレスを選択し、ＣＰＵボード１から転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、自己のアドレスのときはそのアドレスに基づいてゲートアレイ３９を選択するようになっている。
【００２９】
ここで、図１に示すようにＣＰＵボードに各拡張ボードを積層して電源を入れたときのＰＬＤの動作及びＣＰＵボード側の処理を説明する。
図１に示すようにＣＰＵボード１に各拡張ボード１１，３１を積層し、そして、連続的に接続して電源を印加すると、１段目の入出力用拡張ボード１１のＰＬＤ１６の各モードピン２３の電位はローレベルになり、ＩＤピン２４にハイレベルの電位が印加し、２段目の入出力用拡張ボード１１のＰＬＤ１６の各モードピン２３の電位はハイレベルになり、ＩＤピン２４にハイレベルの電位が印加し、また、３段目の入力用拡張ボード３１のＰＬＤ３６の各モードピン４３の電位はハイレベルとローレベルとになり、ＩＤピン４４にローレベルの電位が印加する。
【００３０】
この時、１段目のＰＬＤ１６は、２本のモードピン２３の電位（ローレベル）に基づいて１段目に積層されていると認識すると共に、ＩＤコード（Ｄ５ｈ）を生成する。そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力すると共に、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード１１に割り当てられたアドレスを選択する。
【００３１】
また、２段目のＰＬＤ１６は、２本のモードピン２３の電位（ハイレベル）に基づいて２段目に積層されていると認識すると共に、前記と同様のＩＤコード（Ｄ５ｈ）を生成する。そして、認識した積層位置からアドレスバス２０ａ，２０ｂ上のアドレス信号の転送方向を固定する信号をバッファ１７に出力すると共に、前記積層位置からデータバス２１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード１１に割り当てられたアドレスを選択する。
【００３２】
さらに、３段目のＰＬＤ３６は、２本のモードピン４３の電位（ハイレベルとローレベル）に基づいて３段目に積層されていると認識すると共に、ＩＤコード（２Ａｈ）を生成する。そして、認識した積層位置からアドレスバス４０ａ，４０ｂ上のアドレス信号の転送方向を固定する信号をバッファ３７に出力すると共に、前記積層位置からデータバス４１上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から本拡張ボード３１に割り当てられたアドレスを選択する。
【００３３】
一方、ＣＰＵボード１のＣＰＵは、各ＰＬＤ１６，３６によって認識された積層位置に基づいて各拡張ボード１１，３１のＩＤコード（Ｄ５ｈ，２Ａｈ）をメモリに順に書き込む。
【００３４】
なお、アドレス信号の転送方向とデータ信号のリード時及びライト時の転送方向については、１段目の入出力用拡張ボード１１では、アドレス信号の転送方向は第１の拡張用コネクタ１２→ＰＬＤ１６→バッファ１７→第２の拡張用コネクタ１３となり、リード時のデータ信号の転送方向は第２の拡張用コネクタ１３→バッファ１８→第１の拡張用コネクタ１２となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３５】
２段目の入出力用拡張ボード１１では、アドレス信号の転送方向は第２の拡張用コネクタ１３→バッファ１７→ＰＬＤ１６→第１の拡張用コネクタ１２となり、リード時のデータ信号の転送方向は第１の拡張用コネクタ１２→バッファ１８→第２の拡張用コネクタ１３となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３６】
３段目の入力用拡張ボード３１では、アドレス信号の転送方向は第１の拡張用コネクタ３２→ＰＬＤ３６→バッファ３７→第２の拡張用コネクタ３３となり、リード時のデータ信号の転送方向は第２の拡張用コネクタ３３→バッファ３８→第１の拡張用コネクタ３２となり、ライト時のデータ信号の転送方向はリード時の転送方向と逆になる。
【００３７】
なお、前記の説明ではＣＰＵボード１に３枚まで積層した例を示したが、これに限ることなく何枚でもよい。その場合、各ＰＬＤ１６，３６のモードピン２３，４３を３本以上とし、また、それぞれのＩＤピン２４，４４を２本以上にする。
【００３８】
次に、運転に入る前の初期設定時のＣＰＵボードの動作を図６、図７及び図８に基づいて説明する。図６、図７及び図８は運転に入る前の初期設定時のＣＰＵボードの動作を示すフローチャートである。なお、ＣＰＵボード１には図１に示すように３枚の拡張ボード１１，３１が積層されていて、各拡張ボードのＩＤコードが積層順にメモリに記憶されているものとする。
【００３９】
ＣＰＵボード１のＣＰＵは、まず、ＣＰＵボード本体及び積層された各拡張ボード１１，３１に電源が正常に印加されているかどうかを各拡張ボード１１，３１に設けられた電源電圧検出手段（図示せず）を通して判定する（Ｓ１）。電源が異常のときはその旨を表示して運転を禁止し（Ｓ２，Ｓ３）、電源が正常のときはメモリにアクセスして１段目に積層された拡張ボードのＩＤコードを読み込み（Ｓ４）、パリティが奇数かどうかを判定する（Ｓ５）。
【００４０】
パリティが偶数のときは異常と判断して未使用時のコードかどうかを判定し（Ｓ６）、未使用時のコードのときは拡張ボードが積層されていないと判断し（Ｓ７）、この判断を３回繰り返したかどうかを判定する（Ｓ８）。３回繰り返していないときは前記ＩＤコードの読み込みに入るが（Ｓ４）、３回繰り返したときはＣＰＵボード１のみで運転に入る（Ｓ９）。また、Ｓ６において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ１０）、３回繰り返していないときは前記と同様にＳ４に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ１１，Ｓ１２）。
【００４１】
最初に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードがＤ５ｈかどうかを判定する（Ｓ１３）。ＩＤコードがＤ５ｈでないときはこの判定を３回繰り返したかどうかを判定し（Ｓ１５）、３回繰り返していないときは前記と同様にＳ４に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ１６）。また、ＩＤコードがＤ５ｈのときは入出力用拡張ボード１１と認識し（Ｓ１４）、そのタイプの入力点数及び出力点数に応じてメモリの割付作業を実行する。
【００４２】
次に、２番目のＩＤコードを読み込み（Ｓ１７）、パリティが奇数かどうかを判定する（Ｓ１８）。パリティが偶数のときは前記と同様に異常と判断して未使用時のコードかどうかを判定し（Ｓ１９）、未使用時のコードのときは２段目には拡張ボードが積層されていないと判断し（Ｓ２０）、この判断を３回繰り返したかどうかを判定する（Ｓ２１）。３回繰り返していないときは再び２番目のＩＤコードの読み込みに入るが（Ｓ１７）、３回繰り返したときは入出力用拡張ボード１１のみが積層されていると判断して運転に入る（Ｓ２２，Ｓ２３）。また、Ｓ１９において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ２４）、３回繰り返していないときは前記と同様にＳ１７に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ２５，Ｓ２６）。
【００４３】
２番目に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードがＤ５ｈかどうかを判定する（Ｓ２７）。ＩＤコードがＤ５ｈのときは入出力用拡張ボード１１と認識し（Ｓ２８）、前記と同様にそのタイプの入力点数及び出力点数に応じてメモリの割付作業を実行する。また、ＩＤコードがＤ５ｈでないときは２Ａｈかどうかを判定し（Ｓ２９）、ＩＤコードが２Ａｈのときは入力用拡張ボード３１と認識し（Ｓ３０）、入力点数に応じてメモリの割付作業を実行する。また、ＩＤコードが何れでもないときはその確認を３回繰り返したかどうかを判定し（Ｓ３１）、３回繰り返していないときは前記と同様にＳ１７に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ３２）。
【００４４】
２段目の拡張ボードのタイプの確認が終了すると、３番目のＩＤコードを読み込んで前記と同様にパリティが奇数かどうかを判定する（Ｓ３３，Ｓ３４）。パリティが偶数のときは異常と判断して未使用時のコードかどうかを判定し（Ｓ３５）、未使用時のコードのときは３段目には拡張ボードが積層されていないと判断し（Ｓ３６）、この判断を３回繰り返したかどうかを判定する（Ｓ３７）。３回繰り返していないときは再び３番目のＩＤコードの読み込みに入るが（Ｓ３３）、３回繰り返したときは入出力用及び入力用拡張ボード１１，３１が積層されていると判断して運転に入る（Ｓ３８，Ｓ３９）。また、Ｓ３５において未使用時のコードでないと判断したときはパリティチェックを３回繰り返したかどうかを判定し（Ｓ４０）、３回繰り返していないときは前記と同様にＳ３３に戻るが、３回繰り返したときはＩＤコードが異常である旨を表示して運転を禁止する（Ｓ４１，Ｓ４２）。
【００４５】
３番目に読み込んだＩＤコードのパリティが奇数のときは正常と判断してそのＩＤコードが２Ａｈかどうかを判定する（Ｓ４３）。ＩＤコードが２Ａｈのときは入力用拡張ボード３１と認識し（Ｓ４４）、前記と同様にそのタイプの入力点数に応じてメモリの割付作業を実行して運転に入る（Ｓ４５）。また、ＩＤコードが２Ａｈでないときはその確認を３回繰り返したかどうかを判定し（Ｓ４６）、３回繰り返していないときは前記と同様にＳ３３に戻るが、３回繰り返したときは未対応のものとして運転を禁止する（Ｓ４７）。
【００４６】
以上のように本実施の形態においては、各ＰＬＤが、それぞれのモードピンの電位に基づいて積層位置を認識すると共に、ＩＤコードをそれぞれ生成し、認識した積層位置からアドレスバス上のアドレス信号の転送方向を固定する信号を各バッファにそれぞれ出力すると共に、前記積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定し、かつ、その積層位置から各拡張ボードに割り当てられたアドレスをそれぞれ選択し、ＣＰＵボード側は、各ＰＬＤによって認識された積層位置に基づいて各拡張ボードのＩＤコードをメモリに順に書き込み、その後は、ＩＤコードから各拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモりの割付作業を実行して運転を開始するようにしたので、従来必要であったマザーボードが不要になり、このため、部品点数が低減してコスト面で安価となり、また、前述のようにマザーボードが不要になったため、従来のように各モジュールを箱状に形成する必要がなくなり、サイズの小さなプログラマブルコントローラを提供できるという効果がある。
【００４７】
【発明の効果】
以上のように本発明によれば、拡張ボード側は、複数本のモードピンに与えられた電位に基づいて積層位置を認識すると共に、予め設定されたＩＤコードを生成し、その積層位置からアドレスバス上のアドレス信号の転送方向を設定すると共に、その積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定し、さらに、積層位置に基づいて自己に割り当てられたアドレスを選択し、制御ボードから転送されたアドレス信号が入力されたときは自己のアドレスかどうかを判別し、選択したアドレスのときはそのアドレスに基づいてＩ／Ｏ用ゲートアレイを選択し、また、制御ボード側は、積層位置に基づいて拡張ボードのＩＤコードをメモリに記憶し、その後、ＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行するようにしたので、従来必要であったマザーボードが不要になり、このため、部品点数が低減してコスト面で安価となり、また、前述のようにマザーボードが不要になったため、従来のように各モジュールを箱状に形成する必要がなくなり、サイズの小さなプログラマブルコントローラを提供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプログラマブルコントローラの外観図である。
【図２】入出力用拡張ボードの平面図である。
【図３】入力用拡張ボードの平面図である。
【図４】入出力用拡張ボードの回路構成を示すブロック図である。
【図５】入力用拡張ボードの回路構成を示すブロック図である。
【図６】運転に入る前の初期設定時のＣＰＵボードの動作を示すフローチャートである。
【図７】図６に続くＣＰＵボードの動作を示すフローチャートである。
【図８】図７に続くＣＰＵボードの動作を示すフローチャートである。
【符号の説明】
１ ＣＰＵボード、２ 拡張用コネクタ、１１ 入出力用拡張ボード、
１２，３２ 第１の拡張用コネクタ、１３，３３ 第２の拡張用コネクタ、
３１ 入力用拡張ボード、１６，３６ プログラマブル・ロジック・デバイス、
５１ スペーサ、５２ 専用ケーブル。
Claims (3)
- 制御対象の各種機器が接続される１枚又は複数枚の拡張ボードを制御ボードに積層すると共に、シリーズに接続してなるプログラマブルコントローラであって、
前記拡張ボードは、接続位置に対応した電位が与えられる複数本のモードピンを有し、その複数本のモードピンに与えられた電位に基づいて積層位置を認識する積層位置認識部と、ＩＤコードを生成するＩＤコード生成部とを有し、
前記制御ボードは、前記積層位置に基づいてその拡張ボードのＩＤコードをメモリに記憶し、その後、ＩＤコードから拡張ボードのタイプを認識し、かつ、認識したタイプの拡張ボードの制御点数に基づいてメモリの割付作業を実行する拡張ボード判別部を有することを特徴とするプログラマブルコントローラ。 - 前記積層位置認識部の各モードピンの電位は、拡張ボードの積層位置によって制御ボード又は上段もしくは下段の拡張ボードにより与えられ、また、下段に拡張ボードが存在しない最下段の拡張ボードにあってはその拡張ボードに生成される電位が与えられることを特徴とする請求項１記載のプログラマブルコントローラ。
- 前記拡張ボードは、アドレスバス及びデータバスと、データバスと接続され、制御対象の各種機器の制御点数に応じて設けられた複数のＩ／Ｏ用ゲートアレイと、前記積層位置からアドレスバス上のアドレス信号の転送方向を設定すると共に、その積層位置からデータバス上のデータ信号の転送方向をリード時及びライト時に応じて設定する信号転送方向設定部と、積層される拡張ボードに対応して予め設定されたアドレスを有し、前記積層位置に基づいてアドレスを選択するアドレス解読部と、前記制御ボードから転送されたアドレス信号がアドレスバスを介して入力されると、前記アドレス解読部により選択されたアドレスかどうかを判別し、選択されたアドレスのときはそのアドレスに基づいてＩ／Ｏ用ゲートアレイを選択するゲートアレイ選択部とを有することを特徴とする請求項１又は２の何れかに記載のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33805699A JP4253752B2 (ja) | 1999-11-29 | 1999-11-29 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33805699A JP4253752B2 (ja) | 1999-11-29 | 1999-11-29 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001154710A JP2001154710A (ja) | 2001-06-08 |
| JP4253752B2 true JP4253752B2 (ja) | 2009-04-15 |
Family
ID=18314508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33805699A Expired - Lifetime JP4253752B2 (ja) | 1999-11-29 | 1999-11-29 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4253752B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879746B2 (en) | 1999-05-21 | 2011-02-01 | 3M Innovative Properties Company | Hydrophilic polypropylene fibers having antimicrobial activity |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361041C (zh) * | 2003-05-12 | 2008-01-09 | 富士通株式会社 | 电子装置和单元安装机构 |
| JPWO2007132577A1 (ja) * | 2006-05-17 | 2009-09-24 | 株式会社村田製作所 | プラットフォームボード及び生産管理方法 |
-
1999
- 1999-11-29 JP JP33805699A patent/JP4253752B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7879746B2 (en) | 1999-05-21 | 2011-02-01 | 3M Innovative Properties Company | Hydrophilic polypropylene fibers having antimicrobial activity |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001154710A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085824B2 (ja) | メモリ制御装置 | |
| CN101882466B (zh) | 非易失性半导体存储装置 | |
| US6483183B1 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| US5465106A (en) | Generic driver interface card | |
| US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
| JP4253752B2 (ja) | プログラマブルコントローラ | |
| US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
| JP4843796B2 (ja) | 高電力効率のメモリ及びカード | |
| KR102830966B1 (ko) | 펌웨어 라이트 방법 | |
| US6611462B2 (en) | Semiconductor integrated circuit | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JPH0279294A (ja) | データ長変更可能メモリ | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| KR960001949B1 (ko) | Ibm-pc와 연결하여 사용할 수 있는 범용 신경망 보드 | |
| JPS60134292A (ja) | 液晶駆動装置とそれを用いた液晶表示装置 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPS59210497A (ja) | 液晶駆動装置及びそれを用いた液晶表示装置 | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH08180668A (ja) | メモリシステム | |
| JP2000215686A (ja) | メモリ書き込み及び読み出し方式 | |
| JPH04250518A (ja) | パネル装置 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPH08314806A (ja) | メモリモジュール接続用モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4253752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |