Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4259364B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP4259364B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4259364B2
JP4259364B2 JP2004085287A JP2004085287A JP4259364B2 JP 4259364 B2 JP4259364 B2 JP 4259364B2 JP 2004085287 A JP2004085287 A JP 2004085287A JP 2004085287 A JP2004085287 A JP 2004085287A JP 4259364 B2 JP4259364 B2 JP 4259364B2
Authority
JP
Japan
Prior art keywords
semiconductor device
terminal
package
adjustment
adjustment terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004085287A
Other languages
Japanese (ja)
Other versions
JP2005276945A (en
Inventor
貞洋 赤間
斎藤  光弘
寛 木内
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004085287A priority Critical patent/JP4259364B2/en
Publication of JP2005276945A publication Critical patent/JP2005276945A/en
Application granted granted Critical
Publication of JP4259364B2 publication Critical patent/JP4259364B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、調整端子を含む複数本の端子が設けられた、樹脂モールドされた半導体装置に関するものである。 The present invention relates to a resin-molded semiconductor device provided with a plurality of terminals including adjustment terminals .

近年、半導体装置の高密度に伴って、樹脂モールドされたパッケージから取り出される、半導体装置の端子の数も増大してきている。   In recent years, with the high density of semiconductor devices, the number of terminals of semiconductor devices taken out from a resin molded package has also increased.

複数本の端子が設けられた、樹脂モールドされた半導体装置が、例えば、特開昭62−158352号公報(特許文献1)、特開昭63−244658号公報(特許文献2)、実開平05−67000号公報(特許文献3)、実開平03−51853号公報(特許文献4)に開示されている。   A resin-molded semiconductor device provided with a plurality of terminals is disclosed in, for example, Japanese Patent Application Laid-Open No. 62-158352 (Patent Document 1), Japanese Patent Application Laid-Open No. 63-244658 (Patent Document 2), No. 67000 (Patent Document 3) and Japanese Utility Model Publication No. 03-51853 (Patent Document 4).

図9〜12に、それぞれ特許文献1〜4に開示された半導体装置91〜94を示す。   9 to 12 show semiconductor devices 91 to 94 disclosed in Patent Documents 1 to 4, respectively.

図9の斜視図に示す特許文献1に開示された半導体装置91は、端子tが、樹脂封止体(パッケージ)pの側面の他に、上・下面からも取り出されてなる半導体装置である。これによって、半導体装置の高密度に伴う、多端子化への対応がなされている。   The semiconductor device 91 disclosed in Patent Document 1 shown in the perspective view of FIG. 9 is a semiconductor device in which the terminal t is taken out from the upper and lower surfaces in addition to the side surface of the resin sealing body (package) p. . As a result, it is possible to cope with the increase in the number of terminals due to the high density of semiconductor devices.

図10の透視図に示す特許文献2に開示された半導体装置92は、端子tが、平面形状が略矩形の樹脂パッケージpの長辺に平行かつ短辺側から露出するように設けられてなる半導体装置である。このように複数本の端子tを短辺側に集めることにより、パッケージの外形を小型化することができ、プリント基板等に対する高密度実装化を図ることができる。   The semiconductor device 92 disclosed in Patent Document 2 shown in the perspective view of FIG. 10 is provided such that the terminal t is parallel to the long side of the resin package p having a substantially rectangular planar shape and exposed from the short side. It is a semiconductor device. Thus, by collecting a plurality of terminals t on the short side, the outer shape of the package can be reduced, and high-density mounting on a printed circuit board or the like can be achieved.

図11の斜視図に示す特許文献3に開示された半導体装置93は、パッケージpのコーナーに、複数本の端子tよりも突出した凸部pcを有している。これにより、パッケージpの側面方向から外部の物体と接触することによる端子tの破損を避けることができる。   A semiconductor device 93 disclosed in Patent Document 3 shown in the perspective view of FIG. 11 has a projection pc protruding from the plurality of terminals t at the corner of the package p. Thereby, damage to the terminal t due to contact with an external object from the side surface direction of the package p can be avoided.

図12の上面図に示す特許文献4に開示された半導体装置94は、製造段階で電気特性の調整を行う集積回路を搭載した半導体装置である。図12の半導体装置94には、パッケージpの側面から取り出された、半導体装置94の使用時に使用される端子taと、パッケージpのコーナーから取り出された、前記電気特性を調整するための調整端子tbとが設けられている。調整端子tbは、電気特性を調整した後に切り落とされて、半導体装置94の端子数の削減が図られる。
特開昭62−158352号公報 特開昭63−244658号公報 実開平05−67000号公報 実開平03−51853号公報
A semiconductor device 94 disclosed in Patent Document 4 shown in the top view of FIG. 12 is a semiconductor device on which an integrated circuit that adjusts electrical characteristics in a manufacturing stage is mounted. The semiconductor device 94 of FIG. 12 includes a terminal ta used when using the semiconductor device 94 taken out from the side surface of the package p, and an adjustment terminal for adjusting the electrical characteristics taken out from the corner of the package p. tb. The adjustment terminal tb is cut off after adjusting the electrical characteristics, so that the number of terminals of the semiconductor device 94 can be reduced.
Japanese Patent Laid-Open No. 62-158352 JP-A 63-244658 Japanese Utility Model Publication No. 05-67000 Japanese Utility Model Publication No. 03-51853

図9〜12に示す半導体装置91〜94においては、いずれも、端子t,ta,tbの先端が、パッケージpの外部に突き出ている。   In each of the semiconductor devices 91 to 94 shown in FIGS. 9 to 12, the tips of the terminals t, ta, and tb protrude to the outside of the package p.

近年の樹脂モールドされた半導体装置においては、図12の半導体装置94で示したように、複数本ある端子のうちに、当該半導体装置の製造時に利用され、当該半導体装置の使用時には利用されない調整端子を含むものが多い。このような調整端子を有する半導体装置では、当該半導体装置の使用時に利用されない調整端子があると、外部の物体と接触して、破損や静電破壊が起きる要因となる。尚、図11の半導体装置93においては、コーナーに設けられた凸部pcにより、パッケージpの側面方向からの接触に対して端子tの保護が図られているが、上下面方向からの接触に対しては保護が不十分である。また、図12の半導体装置94で示したように、電気特性を調整した後に調整端子を切り落とすと、切り落としの工程追加によってコストアップすると共に、切り落としの際に外力が印加されて、パッケージ内部破壊が起きる恐れがある。   In a resin molded semiconductor device in recent years, as shown by the semiconductor device 94 in FIG. 12, among the plurality of terminals, an adjustment terminal that is used when the semiconductor device is manufactured and is not used when the semiconductor device is used. There are many things including. In a semiconductor device having such an adjustment terminal, if there is an adjustment terminal that is not used when the semiconductor device is used, it may contact an external object and cause damage or electrostatic breakdown. In the semiconductor device 93 of FIG. 11, the protrusions pc provided at the corners protect the terminal t against contact from the side surface direction of the package p. The protection is insufficient. Also, as shown by the semiconductor device 94 in FIG. 12, if the adjustment terminal is cut off after adjusting the electrical characteristics, the cost is increased due to the addition of the cutting step, and an external force is applied at the time of cutting, resulting in damage to the inside of the package. There is a risk of getting up.

そこで本発明は、調整端子を含む複数本の端子が設けられた、樹脂モールドされた半導体装置であって、調整端子による破損や破壊が起き難く、安価に製造することができる半導体装置を提供することを目的としている。   Accordingly, the present invention provides a resin-molded semiconductor device provided with a plurality of terminals including an adjustment terminal, which is unlikely to be damaged or destroyed by the adjustment terminal and can be manufactured at low cost. The purpose is that.

請求項1〜9に記載の発明は、調整端子が、パッケージの表面に形成された溝の内部に配置されてなる半導体装置に関するものである。   The invention described in claims 1 to 9 relates to a semiconductor device in which an adjustment terminal is disposed inside a groove formed on the surface of a package.

請求項1に記載の発明は、複数本の端子が設けられ、樹脂モールドによりパッケージされた半導体装置であって、前記複数本の端子が、製造時に使用される当該半導体装置の電気特性調整用の調整端子を含んでなり、前記調整端子が、前記パッケージの表面に形成された溝の内部に配置されてなることを特徴としている。   The invention according to claim 1 is a semiconductor device provided with a plurality of terminals and packaged by a resin mold, wherein the plurality of terminals are used for adjusting electrical characteristics of the semiconductor device used at the time of manufacture. An adjustment terminal is included, and the adjustment terminal is disposed in a groove formed on the surface of the package.

これによれば、調整端子が溝の内部に配置されて、周りをモールド樹脂により保護されるため、調整端子が外部の物体と接触して起きる調整端子の破損や静電破壊を防止することができる。また、必要な最短長さの調整端子を溝の内部に配置することで、パッケージの大型化を抑制することができる。さらに、上記半導体装置では、製造時において電気特性を調整した後、調整端子の切断(除去)を必要としないため、切断時の外力によるパッケージ内部破壊や、切断工程の追加によるコストアップを防止することができる。尚、調整端子は切断されずに溝の内部に残されているため、当該半導体装置の使用中に再び電気特性を調整する必要が生じた場合には、これを用いて再調整することもできる。   According to this, since the adjustment terminal is arranged inside the groove and the periphery is protected by the mold resin, it is possible to prevent damage to the adjustment terminal and electrostatic breakdown caused by the adjustment terminal coming into contact with an external object. it can. Further, by arranging the adjustment terminal having the shortest required length inside the groove, the increase in size of the package can be suppressed. Furthermore, since the semiconductor device does not require cutting (removal) of the adjusting terminal after adjusting the electrical characteristics during manufacturing, it prevents the internal destruction of the package due to external force at the time of cutting and the cost increase due to the addition of a cutting process. be able to. Since the adjustment terminal is not cut and remains in the groove, if it is necessary to adjust the electrical characteristics again during use of the semiconductor device, the adjustment terminal can be used for readjustment. .

請求項2に記載のように、前記半導体装置は、ヒートシンク上に半導体チップが搭載され、当該半導体チップと前記端子とがボンディングワイヤによって接続され、前記ヒートシンクにおける一方の面を外部に露出するようにして、パッケージされてなる半導体装置であってよい。   The semiconductor device includes a semiconductor chip mounted on a heat sink, the semiconductor chip and the terminal are connected by a bonding wire, and one surface of the heat sink is exposed to the outside. Thus, it may be a packaged semiconductor device.

ヒートシンク上に半導体チップが搭載され、大きな電力を取り扱う半導体装置であっても、上記のように調整端子を溝の内部に配置することで、調整端子の破損や静電破壊を防止すると共に、パッケージの大型化を抑制することができる。   Even if a semiconductor device has a semiconductor chip mounted on a heat sink and handles a large amount of power, by arranging the adjustment terminal inside the groove as described above, damage to the adjustment terminal and electrostatic breakdown can be prevented, and the package can be used. Increase in size can be suppressed.

請求項3に記載のように、前記溝は、調整端子毎に独立して形成することができる。この場合には、各調整端子の分離とモールド樹脂による保護が確実になり、外部の物体と接触して起きる破損や静電破壊を確実に防止することができる。   According to a third aspect of the present invention, the groove can be formed independently for each adjustment terminal. In this case, separation of each adjustment terminal and protection by the mold resin can be ensured, and damage and electrostatic breakdown caused by contact with an external object can be surely prevented.

また、請求項4に記載のように、前記溝は、複数本の調整端子に渡って共通して形成することもできる。この場合には、溝の個数が少ないため当該半導体装置の製造が容易になり、安価な半導体装置とすることができる。   According to a fourth aspect of the present invention, the groove can be formed in common over a plurality of adjustment terminals. In this case, since the number of grooves is small, the semiconductor device can be easily manufactured, and an inexpensive semiconductor device can be obtained.

請求項5に記載のように、前記パッケージの平面形状が略矩形の場合には、前記調整端子と前記調整端子以外の端子とが、前記パッケージにおける略矩形の外周の各辺に沿って、分離して配置されることが好ましい。   As described in claim 5, when the planar shape of the package is substantially rectangular, the adjustment terminal and terminals other than the adjustment terminal are separated along each side of the outer periphery of the substantially rectangular shape in the package. Are preferably arranged.

電気特性の調整に使用される調整端子と、調整端子以外の端子(当該半導体装置の動作時に使用される駆動端子)は、上記のように、略矩形のパッケージの各辺に分離して配置することが好ましい。これによれば、調整端子と駆動端子を略矩形のパッケージの一辺に混在して配置する場合に較べて、駆動端子間の間隔を狭くすることができるため、当該駆動端子が接続する相手方の端子間隔も狭めることができ、当該半導体装置の周りの搭載密度を高めることができる。   As described above, the adjustment terminals used for adjusting the electrical characteristics and the terminals other than the adjustment terminals (drive terminals used during the operation of the semiconductor device) are arranged separately on each side of the substantially rectangular package. It is preferable. According to this, compared with the case where the adjustment terminal and the drive terminal are mixed and arranged on one side of the substantially rectangular package, the interval between the drive terminals can be narrowed, so that the other terminal to which the drive terminal is connected The interval can also be reduced, and the mounting density around the semiconductor device can be increased.

請求項6に記載のように、前記調整端子は、前記ヒートシンクにおける外部に露出する面と反対側にある、前記パッケージの上面に配置することができる。また、請求項7に記載のように、前記調整端子は、前記ヒートシンクにおける外部に露出する面と交わる、前記パッケージの側面に配置することもできる。   According to a sixth aspect of the present invention, the adjustment terminal can be disposed on the upper surface of the package on the side opposite to the surface exposed to the outside of the heat sink. According to a seventh aspect of the present invention, the adjustment terminal may be disposed on a side surface of the package that intersects an externally exposed surface of the heat sink.

調整端子をパッケージの上面もしくは側面のいずれに配置する場合でも、上記のように、調整端子は周りをモールド樹脂により保護されるため、調整端子が外部の物体と接触して起きる破損や静電破壊を防止することができる。パッケージにおける上面もしくは側面のいずれに調整端子を配置するかの選択は、調整端子への接続の容易さや外部の物体との接触が起き難い方向を考慮して行われる。   Regardless of whether the adjustment terminal is placed on the top or side of the package, the adjustment terminal is protected by the mold resin as described above. Can be prevented. The selection of whether the adjustment terminal is arranged on the upper surface or the side surface of the package is performed in consideration of the ease of connection to the adjustment terminal and the direction in which contact with an external object is unlikely to occur.

請求項8に記載のように、上記した調整端子が溝の内部に配置された半導体装置は、前記調整端子以外の端子が、当該半導体装置におけるコネクタの接続ピンとして使用される半導体装置に好適である。   As described in claim 8, the semiconductor device in which the adjustment terminal is disposed in the groove is suitable for a semiconductor device in which terminals other than the adjustment terminal are used as connection pins of a connector in the semiconductor device. is there.

これによれば、コネクタの接続ピンとして使用される調整端子以外の端子(当該半導体装置の動作時に使用される駆動端子)は、一般的に、使用時の相手方に接続した状態では、コネクタのケースによって保護される。従って、調整端子と駆動端子の全ての端子について、外部の物体と接触して起きる破損や静電破壊から当該半導体装置を保護することができる。   According to this, a terminal other than the adjustment terminal used as a connector connection pin (a drive terminal used during operation of the semiconductor device) is generally connected to the other party during use in the connector case. Protected by. Accordingly, the semiconductor device can be protected from damage and electrostatic breakdown caused by contact with external objects for all of the adjustment terminals and the drive terminals.

以下、本発明を実施するための最良の形態を、図に基づいて説明する。
(第1の実施形態)
図1(a)〜(c)は、本実施形態における半導体装置の一例で、図1(a)は半導体装置101の斜視図であり、図1(b)は、図1(a)の半導体装置101の透視図である。また、図1(c)は、図1(b)におけるA−A断面図である。
The best mode for carrying out the present invention will be described below with reference to the drawings.
(First embodiment)
1A to 1C are examples of the semiconductor device according to the present embodiment, FIG. 1A is a perspective view of the semiconductor device 101, and FIG. 1B is the semiconductor of FIG. 3 is a perspective view of the device 101. FIG. Moreover, FIG.1 (c) is AA sectional drawing in FIG.1 (b).

半導体装置101は、図1(a)に示すように、複数本の端子ta,tb1が設けられ、樹脂モールドによってパッケージされた半導体装置である。端子tb1は、製造時に使用される半導体装置101の電気特性調整用の調整端子で、パッケージpの表面に形成された溝h1の内部に配置されている。端子taは、半導体装置101の動作時に使用される駆動端子で、パッケージpの側面から突き出ている。   As shown in FIG. 1A, the semiconductor device 101 is a semiconductor device provided with a plurality of terminals ta and tb1 and packaged by a resin mold. The terminal tb1 is an adjustment terminal for adjusting electrical characteristics of the semiconductor device 101 used at the time of manufacture, and is arranged inside a groove h1 formed on the surface of the package p. The terminal ta is a drive terminal used during the operation of the semiconductor device 101 and protrudes from the side surface of the package p.

半導体装置101は、車載用のECU(Electronic Control Unit)とアクチュエータの間に挿入されて用いられる半導体装置で、大きな電力を取り扱う半導体装置である。図1(b),(c)に示すように、半導体装置101では、半導体チップcがヒートシンクs上に搭載され、半導体チップcと端子ta,tb1とがボンディングワイヤwによって接続されている。ヒートシンクsにおける半導体チップcの搭載面と反対側の面は、外部に露出するようにしてパッケージされており、半導体チップcで発生する熱が、ヒートシンクsを介して外部に放熱される。   The semiconductor device 101 is a semiconductor device that is used by being inserted between an in-vehicle ECU (Electronic Control Unit) and an actuator, and handles a large amount of power. As shown in FIGS. 1B and 1C, in the semiconductor device 101, the semiconductor chip c is mounted on the heat sink s, and the semiconductor chip c and the terminals ta and tb1 are connected by the bonding wire w. The surface of the heat sink s opposite to the mounting surface of the semiconductor chip c is packaged so as to be exposed to the outside, and heat generated in the semiconductor chip c is radiated to the outside through the heat sink s.

図1(a)〜(c)に示す半導体装置101の駆動端子taは、半導体装置101におけるコネクタの接続ピンとして使用される。このコネクタの接続ピンとして使用される駆動端子taは、使用時の相手方に接続した状態では、相手方のコネクタのケースによって保護される。   The drive terminal ta of the semiconductor device 101 shown in FIGS. 1A to 1C is used as a connector connection pin in the semiconductor device 101. The drive terminal ta used as the connection pin of this connector is protected by the case of the mating connector when it is connected to the mating connector in use.

図1(a)〜(c)に示す半導体装置101の調整端子tb1は、ヒートシンクsにおける外部に露出する面と反対側にある、パッケージpの上面に配置されている。調整端子tb1は、パッケージpの上面に形成された溝h1の内部に配置されて、周りをモールド樹脂により保護される。溝h1は、調整端子tb1毎に独立して形成されており、各調整端子tb1の分離とモールド樹脂による保護が確実に行われる。このため、調整端子tb1が外部の物体と接触して起きる、調整端子tb1の破損や半導体チップcの静電破壊を確実に防止することができる。また、必要な最短長さの調整端子tb1を溝h1の内部に配置することで、パッケージpの大型化を抑制することができる。さらに、半導体装置101では、図12に示す従来の半導体装置94と異なり、製造時において電気特性を調整した後、調整端子tb1の切断(除去)を必要としない。このため、切断時の外力によるパッケージ内部破壊や、切断工程の追加によるコストアップを防止することができる。尚、調整端子tb1は切断されずに溝h1の内部に残されているため、半導体装置101の使用中に再び電気特性を調整する必要が生じた場合には、これを用いて再調整することもできる。   The adjustment terminal tb1 of the semiconductor device 101 shown in FIGS. 1A to 1C is disposed on the upper surface of the package p on the opposite side to the surface exposed to the outside in the heat sink s. The adjustment terminal tb1 is disposed inside a groove h1 formed on the upper surface of the package p, and the periphery thereof is protected by a mold resin. The groove h1 is formed independently for each adjustment terminal tb1, and separation of each adjustment terminal tb1 and protection by the mold resin are reliably performed. For this reason, it is possible to reliably prevent damage to the adjustment terminal tb1 and electrostatic breakdown of the semiconductor chip c caused by the adjustment terminal tb1 coming into contact with an external object. In addition, the adjustment of the package p can be suppressed by arranging the adjustment terminal tb1 having the minimum required length inside the groove h1. Furthermore, unlike the conventional semiconductor device 94 shown in FIG. 12, the semiconductor device 101 does not require cutting (removal) of the adjustment terminal tb1 after adjusting the electrical characteristics during manufacturing. For this reason, it is possible to prevent package internal destruction due to external force at the time of cutting and cost increase due to the addition of a cutting process. Since the adjustment terminal tb1 is not cut and remains in the groove h1, if the electrical characteristics need to be adjusted again during use of the semiconductor device 101, the adjustment terminal tb1 should be readjusted using this. You can also.

また、半導体装置101のパッケージpは平面形状が略矩形であり、調整端子tb1と駆動端子taとが、図1(a),(b)に示すように、パッケージpにおける略矩形の外周の各辺に沿って、分離して配置されている。これによって、調整端子tb1と駆動端子taを略矩形のパッケージpの一辺に混在して配置する場合に較べて、駆動端子ta間の間隔を狭くすることができる。このため、駆動端子taが接続する相手方の端子間隔も狭めることができ、半導体装置101の周りの搭載密度を高めることができる。   The package p of the semiconductor device 101 has a substantially rectangular planar shape, and the adjustment terminal tb1 and the drive terminal ta are arranged on the outer periphery of the substantially rectangular shape in the package p as shown in FIGS. They are arranged separately along the side. As a result, the distance between the drive terminals ta can be reduced as compared with the case where the adjustment terminal tb1 and the drive terminal ta are arranged on one side of the substantially rectangular package p. For this reason, the terminal interval of the counterpart to which the drive terminal ta is connected can be narrowed, and the mounting density around the semiconductor device 101 can be increased.

図2(a)〜(c)に、調整端子tb1と駆動端子taの配置が異なる別の半導体装置102〜104の上面図を示す。尚、図2(a)〜(c)に示す半導体装置102〜104において、図1(b)に示す半導体装置101と同様の部分については同じ符号を付け、その説明は省略する。   2A to 2C are top views of other semiconductor devices 102 to 104 in which the arrangement of the adjustment terminal tb1 and the drive terminal ta is different. In the semiconductor devices 102 to 104 shown in FIGS. 2A to 2C, the same parts as those of the semiconductor device 101 shown in FIG.

図2(a)に示す半導体装置102では、駆動端子taが略矩形のパッケージpにおけ1つの短辺に沿って配置され、調整端子tb1が残る3つの辺に沿って配置されている。図2(b)に示す半導体装置103では、調整端子tb1が略矩形のパッケージpにおけ1つの短辺に沿って配置され、駆動端子taが残る3つの辺に沿って配置されている。図2(c)に示す半導体装置104では、調整端子tb1が略矩形のパッケージpにおけ1つの長辺に沿って配置され、駆動端子taが残る3つの辺に沿って配置されている。   In the semiconductor device 102 shown in FIG. 2A, the drive terminal ta is arranged along one short side in the substantially rectangular package p, and the adjustment terminal tb1 is arranged along the remaining three sides. In the semiconductor device 103 shown in FIG. 2B, the adjustment terminal tb1 is arranged along one short side in the substantially rectangular package p, and the drive terminal ta is arranged along the remaining three sides. In the semiconductor device 104 shown in FIG. 2C, the adjustment terminal tb1 is arranged along one long side in the substantially rectangular package p, and the drive terminal ta is arranged along the remaining three sides.

図2(a)〜(c)に示すいずれの半導体装置102〜104も、図1(b)に示す半導体装置101と同様に、調整端子tb1と駆動端子taとが、パッケージpにおける略矩形の外周の各辺に沿って、分離して配置された半導体装置である。従って、上記したように、調整端子tb1と駆動端子taを略矩形のパッケージpの一辺に混在して配置する場合に較べて、駆動端子ta間の間隔を狭くすることができ、半導体装置102〜104の周りの搭載密度を高めることができる。   In any of the semiconductor devices 102 to 104 shown in FIGS. 2A to 2C, the adjustment terminal tb1 and the drive terminal ta are substantially rectangular in the package p, similarly to the semiconductor device 101 shown in FIG. It is a semiconductor device arranged separately along each side of the outer periphery. Therefore, as described above, compared with the case where the adjustment terminal tb1 and the drive terminal ta are mixedly arranged on one side of the substantially rectangular package p, the interval between the drive terminals ta can be reduced, and the semiconductor devices 102 to 102 can be reduced. The mounting density around 104 can be increased.

図3(a)〜(c)は、調整端子の配置が異なる別の半導体装置の例で、図3(a)は半導体装置105の斜視図であり、図3(b)は、図3(a)の半導体装置105の透視図である。また、図3(c)は、図3(b)におけるB−B断面図である。尚、図3(a)〜(c)に示す半導体装置105において、図1(a)〜(c)に示す半導体装置101と同様の部分については同じ符号を付け、その説明は省略する。   3A to 3C are examples of another semiconductor device in which the arrangement of the adjustment terminals is different. FIG. 3A is a perspective view of the semiconductor device 105, and FIG. It is a perspective view of the semiconductor device 105 of a). Moreover, FIG.3 (c) is BB sectional drawing in FIG.3 (b). In the semiconductor device 105 shown in FIGS. 3A to 3C, the same reference numerals are given to the same portions as those of the semiconductor device 101 shown in FIGS. 1A to 1C, and description thereof is omitted.

図1(a)〜(c)に示す半導体装置101の調整端子tb1は、ヒートシンクsにおける外部に露出する面と反対側にある、パッケージpの上面に配置されていた。一方、図3(a)〜(c)に示す半導体装置105の調整端子tb2は、ヒートシンクsにおける外部に露出する面と交わる、パッケージpの側面に配置されている。   The adjustment terminal tb1 of the semiconductor device 101 shown in FIGS. 1A to 1C is disposed on the upper surface of the package p on the opposite side to the surface exposed to the outside in the heat sink s. On the other hand, the adjustment terminal tb2 of the semiconductor device 105 shown in FIGS. 3A to 3C is disposed on the side surface of the package p that intersects the surface exposed to the outside of the heat sink s.

図3(a)〜(c)に示す半導体装置105の調整端子tb2も、パッケージpの側面に形成された溝h2の内部に配置されて、周りをモールド樹脂により保護される。溝h2は、調整端子tb2毎に独立して形成されており、各調整端子tb2の分離とモールド樹脂による保護が、確実に行われる。このため、図1(a)〜(c)に示す半導体装置101の調整端子tb1と同様にして、調整端子tb2の破損や半導体チップcの静電破壊を、確実に防止することができる。また、必要な最短長さの調整端子tb2を溝h2の内部に配置することで、パッケージpの大型化を抑制することができる。さらに、製造時において電気特性を調整した後、調整端子tb2の切断(除去)を必要としないため、切断時の外力によるパッケージ内部破壊や、切断工程の追加によるコストアップを防止することができる。尚、調整端子tb2は切断されずに溝h2の内部に残されているため、半導体装置105の使用中に再び電気特性を調整する必要が生じた場合には、これを用いて再調整することもできる。   The adjustment terminal tb2 of the semiconductor device 105 shown in FIGS. 3A to 3C is also disposed inside the groove h2 formed on the side surface of the package p, and the periphery thereof is protected by the mold resin. The groove h2 is formed independently for each adjustment terminal tb2, and separation of each adjustment terminal tb2 and protection by the mold resin are reliably performed. Therefore, similarly to the adjustment terminal tb1 of the semiconductor device 101 shown in FIGS. 1A to 1C, damage to the adjustment terminal tb2 and electrostatic breakdown of the semiconductor chip c can be reliably prevented. In addition, the adjustment of the package p can be suppressed by arranging the adjustment terminal tb2 having the shortest required length inside the groove h2. Furthermore, since the adjustment terminal tb2 does not need to be cut (removed) after adjusting the electrical characteristics at the time of manufacture, it is possible to prevent the package from being destroyed due to an external force at the time of cutting and the cost increase due to the addition of a cutting process. Since the adjustment terminal tb2 is not cut and remains in the groove h2, if the electrical characteristics need to be adjusted again during use of the semiconductor device 105, the adjustment terminal tb2 should be readjusted using this. You can also.

また、半導体装置105についても図1(a),(b)に示す半導体装置101と同様に、調整端子tb2と駆動端子taとが、図3(a),(b)に示すように、パッケージpにおける略矩形の外周の各辺に沿って、分離して配置されている。従って、調整端子tb2と駆動端子taを略矩形のパッケージpの一辺に混在して配置する場合に較べて、駆動端子ta間の間隔を狭くすることができ、半導体装置105の周りの搭載密度を高めることができる。   As for the semiconductor device 105, as in the semiconductor device 101 shown in FIGS. 1A and 1B, the adjustment terminal tb2 and the drive terminal ta are arranged as shown in FIGS. 3A and 3B. Along each side of the outer periphery of the substantially rectangular shape at p, they are arranged separately. Therefore, compared with the case where the adjustment terminal tb2 and the drive terminal ta are mixedly arranged on one side of the substantially rectangular package p, the interval between the drive terminals ta can be narrowed, and the mounting density around the semiconductor device 105 can be reduced. Can be increased.

図4(a)〜(c)に、図2(a)〜(c)に示す半導体装置102〜104と同様にして、調整端子tb2と駆動端子taの配置が異なる別の半導体装置106〜108の上面図を示す。   4A to 4C, another semiconductor device 106 to 108 in which the arrangement of the adjustment terminal tb2 and the drive terminal ta is different in the same manner as the semiconductor devices 102 to 104 shown in FIGS. 2A to 2C. The top view of is shown.

図4(a)〜(c)に示すいずれの半導体装置106〜108も、図3(b)に示す半導体装置105と同様に、調整端子tb2と駆動端子taとが、パッケージpにおける略矩形の外周の各辺に沿って、分離して配置された半導体装置である。従って、上記したように、調整端子tb2と駆動端子taを略矩形のパッケージpの一辺に混在して配置する場合に較べて、駆動端子ta間の間隔を狭くすることができ、半導体装置106〜108の周りの搭載密度を高めることができる。   In any of the semiconductor devices 106 to 108 shown in FIGS. 4A to 4C, the adjustment terminal tb2 and the drive terminal ta are substantially rectangular in the package p, similarly to the semiconductor device 105 shown in FIG. It is a semiconductor device arranged separately along each side of the outer periphery. Therefore, as described above, compared with the case where the adjustment terminal tb2 and the drive terminal ta are mixedly arranged on one side of the substantially rectangular package p, the interval between the drive terminals ta can be reduced, and the semiconductor devices 106 to The mounting density around 108 can be increased.

図1(a)〜(c)と図2(a)〜(c)に示す半導体装置101〜104、および図3(a)〜(c)と図4(a)〜(c)に示す半導体装置105〜108のように、パッケージpにおける上面もしくは側面のいずれに調整端子を配置するかの選択は、調整端子への接続の容易さや外部の物体との接触が起き難い方向を考慮して行われる。   Semiconductor devices 101-104 shown in FIGS. 1 (a)-(c) and FIGS. 2 (a)-(c), and semiconductors shown in FIGS. 3 (a)-(c) and FIGS. 4 (a)-(c). As in the devices 105 to 108, the selection of whether the adjustment terminal is disposed on the upper surface or the side surface of the package p is performed in consideration of the ease of connection to the adjustment terminal and the direction in which contact with an external object is difficult to occur. Is called.

図5(a)〜(c)と図6(a)〜(c)に、別の半導体装置の例を示す。   FIGS. 5A to 5C and FIGS. 6A to 6C show examples of other semiconductor devices.

図5(a)は半導体装置109の斜視図であり、図5(b)は、図5(a)の半導体装置109の透視図である。また、図5(c)は、図5(b)におけるC−C断面図である。同様に、図6(a)は半導体装置110の斜視図であり、図6(b)は、図6(a)の半導体装置110の透視図である。また、図6(c)は、図6(b)におけるD−D断面図である。   FIG. 5A is a perspective view of the semiconductor device 109, and FIG. 5B is a perspective view of the semiconductor device 109 of FIG. Moreover, FIG.5 (c) is CC sectional drawing in FIG.5 (b). Similarly, FIG. 6A is a perspective view of the semiconductor device 110, and FIG. 6B is a perspective view of the semiconductor device 110 of FIG. 6A. Moreover, FIG.6 (c) is DD sectional drawing in FIG.6 (b).

図1〜図4に示す半導体装置101〜108では、溝h1,h2は、調整端子tb1,tb2毎に独立して形成されていた。一方、図5に示す半導体装置109と図6に示す半導体装置110では、それぞれ、溝h3,h4が複数本の調整端子tb3,tb4に渡って共通して形成されている。図5と図6に示す半導体装置109,110では、溝h3,h4の個数が少ないため製造が容易であり、安価な半導体装置とすることができる。尚、複数本の調整端子tb3,tb4に渡って共通の溝h3,h4が形成された図5と図6に示す半導体装置109,110についても、図1〜図4に示す半導体装置101〜108と同様にして、調整端子tb3,tb4の破損や半導体チップcの静電破壊を防止することができる。また、パッケージpの大型化を抑制でき、調整端子tb3,tb4の切断(除去)を必要としないため、切断時の外力によるパッケージ内部破壊や、切断工程の追加によるコストアップを防止することができる。さらに、調整端子tb3,tb4は切断されずに溝溝h3,h4の内部に残されているため、これを用いて再調整することもできる。また、調整端子tb3,tb4と駆動端子taとが、パッケージpの外周の各辺に沿って分離して配置されているため、半導体装置109,110の周りの搭載密度を高めることができる。   In the semiconductor devices 101 to 108 shown in FIGS. 1 to 4, the grooves h1 and h2 are formed independently for each of the adjustment terminals tb1 and tb2. On the other hand, in the semiconductor device 109 shown in FIG. 5 and the semiconductor device 110 shown in FIG. 6, the grooves h3 and h4 are formed in common over the plurality of adjustment terminals tb3 and tb4, respectively. The semiconductor devices 109 and 110 shown in FIGS. 5 and 6 are easy to manufacture because the number of the grooves h3 and h4 is small, and an inexpensive semiconductor device can be obtained. The semiconductor devices 109 and 110 shown in FIGS. 5 and 6 in which the common grooves h3 and h4 are formed over the plurality of adjustment terminals tb3 and tb4 are also applied to the semiconductor devices 101 to 108 shown in FIGS. Similarly to the above, it is possible to prevent the adjustment terminals tb3 and tb4 from being damaged and the semiconductor chip c from being electrostatically damaged. In addition, the increase in size of the package p can be suppressed, and the adjustment terminals tb3 and tb4 need not be cut (removed), thereby preventing the package from being destroyed due to an external force at the time of cutting and the cost increase due to the addition of a cutting process. . Further, since the adjustment terminals tb3 and tb4 are not cut and remain in the grooves h3 and h4, the adjustment terminals tb3 and tb4 can be readjusted using the adjustment terminals tb3 and tb4. In addition, since the adjustment terminals tb3, tb4 and the drive terminal ta are arranged separately along each outer side of the package p, the mounting density around the semiconductor devices 109, 110 can be increased.

以上示したように、図1〜図6に示す半導体装置101〜110は、調整端子tb1〜tb4を含む複数本の端子ta,tb1〜tb4が設けられた、樹脂モールドされた半導体装置であって、調整端子tb1〜tb4による破損や破壊が起き難く、安価に製造することができる半導体装置となっている。尚、上記の図1〜図6に示した半導体装置101〜110においては、駆動端子taはパッケージpの表面から突き出ていた。しかしながらこれに限らず、調整端子tb1〜tb4と同様に、調整端子と駆動端子の全ての端子をモールド樹脂からなるパッケージの表面に形成された溝の内部に配置して、外部の物体と接触して起きる破損や静電破壊から当該半導体装置を保護するようにしてもよい。
参考例
第1実施形態の半導体装置は、調整端子が、モールド樹脂からなるパッケージの表面に形成された溝の内部に配置されてなる半導体装置であった。本参考例の半導体装置は、本実施形態の半導体装置ではないが参考とする半導体装置で、調整端子が、パッケージ表面に沿って配置されてなる半導体装置である。
As described above, the semiconductor devices 101 to 110 shown in FIGS. 1 to 6 are resin-molded semiconductor devices provided with a plurality of terminals ta and tb1 to tb4 including the adjustment terminals tb1 to tb4. The semiconductor device is less likely to be damaged or broken by the adjustment terminals tb1 to tb4 and can be manufactured at low cost. In the semiconductor devices 101 to 110 shown in FIGS. 1 to 6, the drive terminal ta protrudes from the surface of the package p. However, the present invention is not limited to this, and like the adjustment terminals tb1 to tb4, all the terminals of the adjustment terminal and the drive terminal are arranged inside the groove formed on the surface of the package made of mold resin, and contact with an external object. The semiconductor device may be protected from damage or electrostatic breakdown that occurs.
( Reference example )
The semiconductor device according to the first embodiment is a semiconductor device in which the adjustment terminal is disposed inside a groove formed on the surface of a package made of mold resin. The semiconductor device of this reference example, the semiconductor device is not a semiconductor device of the present embodiment to be a reference, adjustment terminal, Ru semiconductor device der consisting disposed along the package surface.

図7(a)〜(c)は、本参考例における半導体装置の一例で、図7(a)は半導体装置201の斜視図であり、図7(b)は、図7(a)の半導体装置201の透視図である。また、図7(c)は、図7(b)におけるE−E断面図である。尚、図7(a)〜(c)に示す半導体装置201において、図1(a)〜(c)に示す半導体装置101と同様の部分については同じ符号を付け、その説明は省略する。 7A to 7C are examples of the semiconductor device in this reference example , FIG. 7A is a perspective view of the semiconductor device 201, and FIG. 7B is the semiconductor of FIG. 2 is a perspective view of the device 201. FIG. Moreover, FIG.7 (c) is EE sectional drawing in FIG.7 (b). In addition, in the semiconductor device 201 shown in FIGS. 7A to 7C, the same portions as those of the semiconductor device 101 shown in FIGS. 1A to 1C are denoted by the same reference numerals, and the description thereof is omitted.

図7(a)〜(c)に示す半導体装置201も、図1(a)〜(c)に示す半導体装置101と同様に、複数本の端子ta,tb5が設けられ、樹脂モールドによってパッケージされた半導体装置である。図1(a)〜(c)に示す半導体装置101においては、調整端子tb1が、パッケージpの表面に形成された溝h1の内部に配置されていた。一方、図7(a)〜(c)に示す半導体装置201においては、調整端子tb5が、パッケージp表面に沿って配置されている。   Similarly to the semiconductor device 101 shown in FIGS. 1A to 1C, the semiconductor device 201 shown in FIGS. 7A to 7C is provided with a plurality of terminals ta and tb5 and packaged by a resin mold. Semiconductor device. In the semiconductor device 101 shown in FIGS. 1A to 1C, the adjustment terminal tb1 is disposed inside the groove h1 formed on the surface of the package p. On the other hand, in the semiconductor device 201 shown in FIGS. 7A to 7C, the adjustment terminal tb5 is arranged along the surface of the package p.

図7(a)〜(c)に示す半導体装置201の調整端子tb5は、パッケージp表面に沿って配置されて、調整端子tb5の先端がパッケージpから突き出ていない。このため、先端がパッケージpから突き出た場合較べて、調整端子tb5が外部の物体と接触して起きる、破損や半導体チップcの静電破壊を防止することができる。また、調整端子tb5が占めるスペースはパッケージp周りにおいて調整端子tb5の厚みのみであり、調整端子tb5の配置によって、パッケージpが大型化することもない。さらに、半導体装置201では、第1実施形態に示した半導体装置101〜110と同様に、製造時において電気特性を調整した後、調整端子tb5を切断(除去)しないため、切断時の外力によるパッケージ内部破壊や、切断工程の追加によるコストアップを防止することができる。また、半導体装置201の使用中に再び電気特性を調整する必要が生じた場合には、これを用いて再調整することもできる。   The adjustment terminal tb5 of the semiconductor device 201 shown in FIGS. 7A to 7C is arranged along the surface of the package p, and the tip of the adjustment terminal tb5 does not protrude from the package p. For this reason, compared with the case where the tip protrudes from the package p, it is possible to prevent damage and electrostatic breakdown of the semiconductor chip c caused by the adjustment terminal tb5 coming into contact with an external object. Further, the space occupied by the adjustment terminal tb5 is only the thickness of the adjustment terminal tb5 around the package p, and the arrangement of the adjustment terminal tb5 does not increase the size of the package p. Further, in the semiconductor device 201, the adjustment terminal tb5 is not cut (removed) after adjusting the electrical characteristics at the time of manufacture, as in the semiconductor devices 101 to 110 shown in the first embodiment. It is possible to prevent internal destruction and cost increase due to the addition of a cutting process. Further, when it becomes necessary to adjust the electrical characteristics again during use of the semiconductor device 201, it can be readjusted using this.

また、第1実施形態に示した半導体装置101〜110と同様に、半導体装置201のパッケージpは平面形状が略矩形であり、調整端子tb5と駆動端子taとが、図7(a),(b)に示すように、パッケージpにおける略矩形の外周の各辺に沿って、分離して配置されている。従って、調整端子tb5と駆動端子taを略矩形のパッケージpの一辺に混在して配置する場合に較べて、駆動端子ta間の間隔を狭くすることができ、半導体装置201の周りの搭載密度を高めることができる。   Similarly to the semiconductor devices 101 to 110 shown in the first embodiment, the package p of the semiconductor device 201 has a substantially rectangular planar shape, and the adjustment terminal tb5 and the drive terminal ta correspond to FIGS. As shown to b), it arrange | positions separately along each edge | side of the substantially rectangular outer periphery in the package p. Therefore, compared with the case where the adjustment terminal tb5 and the drive terminal ta are mixedly arranged on one side of the substantially rectangular package p, the interval between the drive terminals ta can be reduced, and the mounting density around the semiconductor device 201 can be reduced. Can be increased.

図8(a)〜(c)に、調整端子tb5と駆動端子taの配置が異なる別の半導体装置202〜204の上面図を示す。   8A to 8C are top views of other semiconductor devices 202 to 204 in which the arrangement of the adjustment terminal tb5 and the drive terminal ta is different.

図8(a)〜(c)に示すいずれの半導体装置202〜204についても、図7(b)に示す半導体装置201と同様にして、半導体装置202〜204の周りの搭載密度を高めることができる。   In any of the semiconductor devices 202 to 204 shown in FIGS. 8A to 8C, the mounting density around the semiconductor devices 202 to 204 can be increased in the same manner as the semiconductor device 201 shown in FIG. it can.

以上示したように、図7と図8に示す半導体装置201〜204は、調整端子tb5を含む複数本の端子ta,tb5が設けられた、樹脂モールドされた半導体装置であって、調整端子tb5による破損や破壊が起き難く、安価に製造することができる半導体装置となっている。   As described above, the semiconductor devices 201 to 204 shown in FIGS. 7 and 8 are resin-molded semiconductor devices provided with a plurality of terminals ta and tb5 including the adjustment terminal tb5, and the adjustment terminal tb5. Therefore, the semiconductor device can be manufactured at low cost.

図7と図8に示す半導体装置201〜204では、調整端子tb5が、パッケージpの側面から外部に取り出されている。しかしながらこれに限らず、調整端子tb5を、パッケージpの上面や下面から取り出すようにしてもよい。また、半導体装置201では図7(a),(c)に示すように、調整端子tb5は、先端がパッケージpの下面に回り込むようにして、配置されている。しかしながらこれに限らず、調整端子を、先端がパッケージpの上面に回り込むようにして、配置してもよい。また、調整端子を、先端がパッケージpの側面にとどめて置くようにして、配置してもよい。上記のいずれの場合であっても、調整端子の先端は、駆動端子taのようにパッケージpから突き出ないため、調整端子が外部の物体と接触して起きる破損や静電破壊を防止することができる。尚、調整端子の取り出し面や先端の配置位置の選択は、調整端子への接続の容易さや外部の物体との接触が起き難い方向を考慮して行われる。また、駆動端子taが図7と図8に示す半導体装置201〜204におけるコネクタの接続ピンとして使用される場合には、駆動端子taは、相手方のコネクタのケースによって保護される。   In the semiconductor devices 201 to 204 shown in FIGS. 7 and 8, the adjustment terminal tb5 is taken out from the side surface of the package p. However, the present invention is not limited thereto, and the adjustment terminal tb5 may be taken out from the upper surface or the lower surface of the package p. Further, in the semiconductor device 201, as shown in FIGS. 7A and 7C, the adjustment terminal tb5 is arranged so that the tip thereof goes around the lower surface of the package p. However, the present invention is not limited to this, and the adjustment terminal may be arranged so that the front end thereof wraps around the upper surface of the package p. Further, the adjustment terminal may be arranged such that the tip is kept on the side surface of the package p. In any of the above cases, the tip of the adjustment terminal does not protrude from the package p like the drive terminal ta, so that the adjustment terminal can be prevented from being damaged by contact with an external object or electrostatic breakdown. it can. Note that the selection position of the adjustment terminal take-out surface and the tip is selected in consideration of the ease of connection to the adjustment terminal and the direction in which contact with an external object is unlikely to occur. When the drive terminal ta is used as a connector connection pin in the semiconductor devices 201 to 204 shown in FIGS. 7 and 8, the drive terminal ta is protected by the case of the mating connector.

また、上記の図7と図8に示した半導体装置201〜204においては、駆動端子taはパッケージpの表面から突き出ていた。しかしながらこれに限らず、駆動端子を半導体装置におけるコネクタの接続ピンとして使用しない場合には、調整端子tb5と同様に、調整端子と駆動端子の全ての端子をモールド樹脂からなるパッケージ表面に沿って配置して、外部の物体と接触して起きる破損や静電破壊から当該半導体装置を保護するようにしてもよい。
(他の実施形態)
図1〜図に示した半導体装置101〜11では、いずれも、各端子ta,tb1〜tbと半導体チップcとが、ボンディングワイヤwによって接続されていた。これに限らず、各端子ta,tb1〜tbと半導体チップcとが半田により直接接続されてなる半導体装置であってもよい。
Further, in the semiconductor devices 201 to 204 shown in FIGS. 7 and 8, the drive terminal ta protrudes from the surface of the package p. However, the present invention is not limited to this, and when the drive terminal is not used as a connector connection pin in the semiconductor device, all of the adjustment terminal and the drive terminal are arranged along the surface of the package made of mold resin, like the adjustment terminal tb5. Then, the semiconductor device may be protected from damage or electrostatic breakdown caused by contact with an external object.
(Other embodiments)
In the semiconductor device 101 to 11 0 shown in FIGS. 1 to 6, both, the terminals ta, and the Tb1~tb 4 and the semiconductor chip c, were connected by a bonding wire w. Is not limited to this, the terminals ta, may be a semiconductor device comprising directly connected by solder and Tb1~tb 4 and the semiconductor chip c.

また、図1〜図に示した半導体装置101〜11では、半導体チップcが、ヒートシンクs上に搭載されていた。これに限らず、半導体チップcが、リードフレーム上に搭載されてなる半導体装置であってもよい。 In the semiconductor device 101 to 11 0 shown in FIGS. 1 to 6, the semiconductor chip c is, was mounted on a heat sink s. However, the present invention is not limited thereto, and a semiconductor device in which the semiconductor chip c is mounted on a lead frame may be used.

第1実施形態における半導体装置の一例で、(a)は半導体装置の斜視図であり、(b)は(a)の半導体装置の透視図であり、(c)は(b)におけるA−A断面図である。1A is a perspective view of a semiconductor device, FIG. 1B is a perspective view of the semiconductor device of FIG. 1A, and FIG. It is sectional drawing. (a)〜(c)は、調整端子と駆動端子の配置が異なる別の半導体装置の上面図である。(A)-(c) is a top view of another semiconductor device from which the arrangement | positioning of an adjustment terminal and a drive terminal differs. 第1実施形態における調整端子の配置が異なる別の半導体装置の例で、(a)は半導体装置の斜視図であり、(b)は(a)の半導体装置の透視図であり、(c)は(b)におけるB−B断面図である。In another example of the semiconductor device in which the arrangement of the adjustment terminals in the first embodiment is different, (a) is a perspective view of the semiconductor device, (b) is a perspective view of the semiconductor device of (a), and (c). FIG. 6 is a cross-sectional view taken along line BB in FIG. (a)〜(c)は、調整端子と駆動端子の配置が異なる別の半導体装置の上面図である。(A)-(c) is a top view of another semiconductor device from which the arrangement | positioning of an adjustment terminal and a drive terminal differs. 第1実施形態における別の半導体装置の例で、(a)は半導体装置の斜視図であり、(b)は(a)の半導体装置の透視図であり、(c)は(b)におけるC−C断面図である。In another example of the semiconductor device according to the first embodiment, (a) is a perspective view of the semiconductor device, (b) is a perspective view of the semiconductor device of (a), and (c) is a C of FIG. It is -C sectional drawing. 第1実施形態における別の半導体装置の例で、(a)は半導体装置の斜視図であり、(b)は(a)の半導体装置の透視図であり、(c)は(b)におけるD−D断面図である。In another example of the semiconductor device according to the first embodiment, (a) is a perspective view of the semiconductor device, (b) is a perspective view of the semiconductor device of (a), and (c) is D in (b). It is -D sectional drawing. 本実施形態の半導体装置ではないが参考とする半導体装置の一例で、(a)は半導体装置の斜視図であり、(b)は(a)の半導体装置の透視図であり、(c)は(b)におけるE−E断面図である。An example of a semiconductor device which is not a semiconductor device of the present embodiment but is a reference, (a) is a perspective view of the semiconductor device, (b) is a perspective view of the semiconductor device of (a), and (c) is a perspective view. It is EE sectional drawing in (b). (a)〜(c)は、調整端子と駆動端子の配置が異なる別の半導体装置の上面図である。(A)-(c) is a top view of another semiconductor device from which the arrangement | positioning of an adjustment terminal and a drive terminal differs. 従来の半導体装置を示す斜視図である。It is a perspective view which shows the conventional semiconductor device. 従来の半導体装置を示す透視図である。It is a perspective view which shows the conventional semiconductor device. 従来の半導体装置を示す斜視図である。It is a perspective view which shows the conventional semiconductor device. 従来の半導体装置を示す上面図である。It is a top view which shows the conventional semiconductor device.

符号の説明Explanation of symbols

91〜94,101〜110,201〜204 半導体装置
tb1〜tb5 調整端子
h1〜h4 溝
ta 調整端子以外の端子(駆動端子)
p パッケージ
c 半導体チップ
s ヒートシンク
w ボンディングワイヤ
91-94, 101-110, 201-204 Semiconductor device tb1-tb5 Adjustment terminal h1-h4 Groove ta Terminals other than the adjustment terminal (drive terminal)
p package c semiconductor chip s heat sink w bonding wire

Claims (8)

複数本の端子が設けられ、樹脂モールドによりパッケージされた半導体装置であって、
前記複数本の端子が、製造時に使用される当該半導体装置の電気特性調整用の調整端子を含んでなり、
前記調整端子が、前記パッケージの表面に形成された溝の内部に配置されてなることを特徴とする半導体装置。
A semiconductor device provided with a plurality of terminals and packaged by a resin mold,
The plurality of terminals comprise adjustment terminals for adjusting electrical characteristics of the semiconductor device used during manufacture,
The semiconductor device, wherein the adjustment terminal is arranged in a groove formed on a surface of the package.
前記半導体装置が、
ヒートシンク上に半導体チップが搭載され、当該半導体チップと前記端子とがボンディングワイヤによって接続され、
前記ヒートシンクにおける一方の面を外部に露出するようにして、パッケージされてなることを特徴とする請求項1に記載の半導体装置。
The semiconductor device is
A semiconductor chip is mounted on the heat sink, the semiconductor chip and the terminal are connected by a bonding wire,
2. The semiconductor device according to claim 1, wherein the semiconductor device is packaged such that one surface of the heat sink is exposed to the outside.
前記溝が、調整端子毎に独立して形成されてなることを特徴とする請求項1または2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the groove is formed independently for each adjustment terminal. 前記溝が、複数本の調整端子に渡って共通して形成されてなることを特徴とする請求項1または2に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the groove is formed in common over a plurality of adjustment terminals. 前記パッケージの平面形状が略矩形であり、
前記調整端子と前記調整端子以外の端子とが、前記パッケージにおける略矩形の外周の各辺に沿って、分離して配置されてなることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。
The planar shape of the package is substantially rectangular;
The said adjustment terminal and terminals other than the said adjustment terminal are separately arrange | positioned along each edge | side of the substantially rectangular outer periphery in the said package, It is any one of Claim 2 thru | or 4 characterized by the above-mentioned. The semiconductor device described.
前記調整端子が、前記ヒートシンクにおける外部に露出する面と反対側にある、前記パッケージの上面に配置されてなることを特徴とする請求項2乃至5のいずれか一項に記載の半導体装置。   6. The semiconductor device according to claim 2, wherein the adjustment terminal is arranged on an upper surface of the package on a side opposite to a surface exposed to the outside of the heat sink. 前記調整端子が、前記ヒートシンクにおける外部に露出する面と交わる、前記パッケージの側面に配置されてなることを特徴とする請求項2乃至5のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 2, wherein the adjustment terminal is disposed on a side surface of the package that intersects a surface exposed to the outside of the heat sink. 前記調整端子以外の端子が、当該半導体装置におけるコネクタの接続ピンとして使用されることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置 8. The semiconductor device according to claim 1, wherein a terminal other than the adjustment terminal is used as a connection pin of a connector in the semiconductor device .
JP2004085287A 2004-03-23 2004-03-23 Semiconductor device Expired - Fee Related JP4259364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004085287A JP4259364B2 (en) 2004-03-23 2004-03-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004085287A JP4259364B2 (en) 2004-03-23 2004-03-23 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005276945A JP2005276945A (en) 2005-10-06
JP4259364B2 true JP4259364B2 (en) 2009-04-30

Family

ID=35176306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004085287A Expired - Fee Related JP4259364B2 (en) 2004-03-23 2004-03-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4259364B2 (en)

Also Published As

Publication number Publication date
JP2005276945A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP3924368B2 (en) Base card for chip card and chip card using the same
JP6607887B2 (en) Semiconductor device
US20070228509A1 (en) Semiconductor device and memory card using the same
JP6107362B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4242401B2 (en) Semiconductor device
CN101202275A (en) Package with shielded case
JP2008084263A (en) Memory card and manufacturing method thereof
CN1539255A (en) Card manufacturing techniques and resulting cards
JP5139145B2 (en) Electrical connector
CN104282634B (en) Semiconductor device
JP4259364B2 (en) Semiconductor device
JP4681260B2 (en) Semiconductor device and manufacturing method thereof
CN114447643A (en) Power module and electronic equipment
JP2008198718A (en) Resin-sealed semiconductor device
US6323545B1 (en) Semiconductor device
JP6236367B2 (en) Sensor module and method of manufacturing sensor module
JP3159950B2 (en) Socket for mounting semiconductor package
CN105957840A (en) Imaging package with removable transparent cover
CN100470821C (en) Miniature camera module and manufacturing method thereof
CN100476687C (en) PC card
WO2024171288A1 (en) Electronic component
JP4965393B2 (en) Resin-sealed semiconductor device
JP2011124341A (en) Semiconductor device and semiconductor module equipped with the same, method of manufacturing semiconductor device, and method of manufacturing semiconductor module
JP5423445B2 (en) Electronic control unit
JP4890161B2 (en) Connecting terminal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees