JP4264782B2 - 電圧検出装置 - Google Patents
電圧検出装置 Download PDFInfo
- Publication number
- JP4264782B2 JP4264782B2 JP26808999A JP26808999A JP4264782B2 JP 4264782 B2 JP4264782 B2 JP 4264782B2 JP 26808999 A JP26808999 A JP 26808999A JP 26808999 A JP26808999 A JP 26808999A JP 4264782 B2 JP4264782 B2 JP 4264782B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- output
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力変換装置の電圧検出装置に関する。
【０００２】
【従来の技術】
図７に、この種の従来の技術例（従来例）の回路の構成を示すブロック図を表す。全ての図面において、同一符号は同一若しくは相当部材を示す
図７の従来例は、ＩＧＢＴ(Insulated Gate Bipolar Transistor) のブリッジ構成から成るインバータ１によって、直流電源電圧Ｖdcからの直流電圧を３相交流電圧に変換し、例えばその中の１相(u相) の出力相電圧Ｖu を取り出し、抵抗器2a,2b の直列接続した分圧器( 出力電圧検出用) ２の出力端2cからの相出力分圧電圧Ｖinを比較回路８［比較器8aと比較器8bとからなる］に導入され、第３の基準電圧Ｖref3と第４の基準電圧Ｖref4と比較演算させ、それぞれの比較器8aの出力電圧と比較器8bの出力電圧を演算回路９に与え、そこで加算演算して、このインバータ１の出力電圧の計算値として検出している。
【０００３】
ところで、この従来例は電力変換装置を高精度に制御すために、ＰＷＭ（パルス幅変調）等の技術を用いて出力電圧を変化させている。この場合、電力変換装置の出力電圧波形は、パルス状に変化しており、さらに高精度化を目指した電力変換装置は、このパルス状に変化する出力電圧を検出し、制御に反映させている。そのため、分圧器２を用いて出力相電圧を分圧し、制御回路（比較回路８・演算回路９）に入力できる電圧レベルに変換し、また必要に応じて絶縁し、更にその信号を制御回路で演算できる形に変換しなければならない。
この従来例の検出方法を最も簡単に実現するには、比較回路を１つ（例えば8aまたは8b、図示省略) 用いて、出力相電圧の50% の大きさを持つ基準電圧と比較することにより、出力電圧をパルスに変換して検出する方法である。ところが、この方法は精度が良くないという問題がある。
そこで、図７に図示するように比較器8aと比較器8bの２つを用いた比較回路８により、出力電圧と第３の基準電圧Ｖref3, 第４の基準電圧Ｖref4と比較し、その値を演算回路９に入力し、加算演算を行っている。この時、第３の基準電圧Ｖref3を出力相電圧の１０％程度、第４の基準電圧Ｖref4を出力相電圧の９０％程度とすることにより、出力相電圧を台形近似し、これを演算回路で高速演算し、より高精度に出力相電圧の検出ができるという方法が報告されている。
図８は、図７の従来例の動作パターンを時間の経過に従って示した電圧波形図である。
【０００４】
【発明が解決しようとする課題】
しかしながら電力スイッチとして用いるパワー素子の特性や、それを駆動するドライブ回路の影響を受け、出力電圧の立ち上がり、立ち下がりは直線的な変化ではなく、また、電力スイッチの種類毎に異なる変化を示す。
そのため上述した従来例の方法では、出力電圧のどのレベルで比較しパルスを出力するかによって、大きな誤差を含む場合がある。さらに、この検出部をインバータ主回路から絶縁する場合には、フォトカプラ等の絶縁部品を使用する必要があり、これにより誤差も無視できない。
また、この出力電圧は、直流母線電圧に依存するため振幅が変動してしまう。それは、入力電圧の変動や直流母線部のコンデンサ容量、出力に繋がれる負荷の影響を受けて、直流母線電圧が変動してしまうからである。従って、正確な制御を行うとするならば、負荷に供給される出力電圧を、正確に検出することが重要である。
そこで本発明は、前述した出力電圧検出の問題点を解決するため、出力電圧を積分し、その大きさに比例したパルス長のパルスを出力し、そのパルスと指令パルスを比較し、両者の差分を検出電圧として制御フィードバックするようにし、電力変換装置の出力電圧を高精度に検出できる電圧検出装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１の発明は、電力変換装置の出力電圧を検出する装置において、電力変換装置の相出力電圧を分圧する分圧器と、その分圧器で分圧された相出力電圧を積分する積分回路と、前記積分回路の出力電圧の大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、前記相出力電圧が零になった際に積分回路をリセットするリセット回路と、前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置である。
このように本発明の請求項１の発明によれば、電力変換装置の出力電圧を検出する装置において、出力相電圧を積分することにより時間的電圧変化の誤差を集積して精度を高め、その大きさに比例したパルス長の電圧パルスとし、出力相電圧を後段の制御回路での演算可能な電圧形態に整え、この大きさに比例したパルス長の電圧パルスと指令電圧パルスと比較し、両者の差分をフィードバック制御量とすることから、正確な電力変換器の出力電圧制御ができる優れた電圧検出装置が得られるという特段の効果を奏する。
【０００６】
本発明の請求項２の発明は、電力変換装置の出力電圧を検出する装置において
、電力変換装置の相出力電圧を分圧する分圧器と、その分圧器で分圧された相出力電圧を第１の基準電圧と比較する比較回路と、前記分圧された相出力電圧と前記比較器の出力電圧をレベル変換した電圧との差分を積分する積分回路と、前記比較回路の出力がレベル変換されるレベル変換回路と、
前記積分回路の出力と前記比較回路の出力とを導入し両者を加算した大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置である。かくして本発明の請求項２の発明によれば、先の請求項１の発明における積分回路の飽和状態に至り演算に支障を来すという隘路も完全に払拭され、出力相電圧の大きさの範囲が著しく拡大されるとう顕著な効果が認められる。
【０００７】
本発明の請求項３の発明は、請求項２記載の電力変換装置の出力電圧を検出する装置において、前記比較回路の第１の基準電圧は前記電力変換装置の直流母線電圧を分圧して得ることを特徴とする請求項２記載の電圧検出装置である。このようにして本発明の請求項３の発明によれば、出力電圧の変動の主たる原因の一つである電力変換装置の直流母線電圧の変動を検出値の演算のベースに採用することで、電力変換器の出力相電圧の検出がより正確にできるという有効性が発揮できる。
【０００８】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は本発明の第１の実施の形態の回路構成を示すブロック図、図２はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
図１において、インバータ１の出力相電圧Ｖu は、２つの分圧抵抗器2a,2b で分圧されて電圧Ｖinとなり、検出回路10に入力できるレベルに変換される。この電圧Ｖinは積分回路４へ入力され、その電圧Ｖinは全積分される［図２(a) の斜線部内及び白抜き部内を含む全面積Ｓvin ］。
次に、この全積分された出力相電圧Ｓvin をパルス発生回路５に入力させ、電圧Ｓvin に比例したパルス長［面積Ｓvin ＝α（比例定数）×ｔｐ（パルス幅）］のパルスＶout ［図２(b) のｔｐの長さのパルス］を、指令された出力相電圧に相当するパルス［以下、単に「指令パルス」という］の同期信号14に同期させて、パルス発生回路５から出力する。または、前記パルス長ｔｐの出力電圧パルスＶout を出力相電圧Ａu に同期( 時点ｔ22) させてパルス発生回路５から出力する。
このときの動作パターンを図2 に示す。出力相電圧Ｖout の大きさ（パルス長）により、Δｔの変化をさせて正確な値を導出し、そして減算器13においてこれに入力する出力相電圧パルスＶout と指令電圧パルスＶc ( 設定値) との差分Δｔが検出され、フィードバック制御量として電力変換装置のベース駆動に適用され、高精度な制御を実現できる。
【０００９】
［第２の実施の形態］
図３は本発明の第２の実施の形態の回路構成を示すブロック図、図４はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
この第２の実施の形態は次のように構成されている。すなわち、電圧検出回路10における演算に適したレベルに変換された分圧電圧Ｖinは、積分回路４の前段の減算器14と比較回路８に入力する。比較回路８はこの入力の分圧電圧Ｖinと第１の基準電圧Ｖref1と比較され、第１の基準電圧Ｖref1を超えると比較回路８はパルス発生回路５へ一定電圧の出力信号［図４(b) のＳref1であり、また図４(c) のＳthである］を送出する。
一方、この出力信号Ｓref1はレベル変換回路７へも与えられ、さらにその信号Ｓref1を演算に適したレベルに変換後に減算器14へ入力させ、先の分圧電圧Ｖinとレベルに変換された信号Ｓref1との両者の差分が、減算器14から積分回路４へ入力し、積分回路４で積分された電圧信号は次段のパルス発生回路５の一方の入力［図４(c) のＳΔt ］として与えられる。
このようにして、パルス発生回路５は図４(c) の時点t41 から時点t45 まで、出力相電圧パルスＶout を出力し、減算器13において指令電圧パルスとの両者の差分［図４(c) のＳΔt ］が出力電圧誤差として検出される。
【００１０】
［第３の実施の形態］
図５は本発明の第３の実施の形態の回路構成を示すブロック図、図６はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
図５に示すこの第３の実施の形態の回路は、図３の第２の実施の形態と同じであるが、比較回路の第２の基準電圧Ｖref2が、直流母線電圧Ｖdcより作ることによって、出力相電圧の急激な変動にも対応できるようになる。
この時の動作パターンを図6 に示す。
第２の基準電圧Ｖref2が一定である第１の基準電圧Ｖref1の場合は、出力相電圧との交点は大きく変化し、出力されるパルスも誤差を大きく含むが、基準電圧が直流母線電圧Ｖdcより作られた第２の基準電圧Ｖref2の場合、出力相電圧に追従して同じように変化するため、検出誤差は最小に抑えられる。
そしてこの出力相パルスＶout と指令電圧パルスとを減算器13で比較し、両者差分をフィードバック制御量として、電力変換装置の制御系が制御され、さらなる高精度の制御が実現される。
【００１１】
【発明の効果】
以上述べたように、本発明によれば、電力変換装置の出力電圧を検出する手段において、出力相電圧を積分することにより時間的電圧変化の誤差を集積して精度を高め、その大きさに比例したパルス長の電圧パルスとし、出力相電圧を後段の制御回路での演算で演算可能な電圧形態に整え、この大きさに比例したパルス長の電圧パルスと指令電圧パルスと比較し、両者の差分をフィードバック制御量とすることから、電力変換器の出力電圧を高精度に検出できる電圧検出装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における回路構成を示すブロック図
【図２】図１における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) はパルス発生回路出力電圧パルスの図
(c) は積分回路リセット信号の図
(d) は任意の同期信号による出力電圧パルスの図
【図３】本発明の第２の実施の形態における回路構成を示すブロック図
【図４】図３における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は比較器出力パルスの図
(c) はパルス発生回路出力電圧パルスの図
(d) は積分回路リセット信号の図
【図５】本発明の第３の実施の形態における回路構成を示すブロック図 従来
【図６】図５における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は比較器出力パルスの図
(c) はパルス発生回路出力電圧パルスの図
(d) は積分回路リセット信号の図
【図７】従来例の回路構成を示すブロック図
【図８】図７における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は出力電圧計算値の図
【符号の説明】
１ インバータ
２，３ 分圧器
2a,2b.3a,3b 抵抗器
４ 積分回路
５ パルス発生回路
６ リセット回路
７ レベル変換回路
８ 比較回路
8a,8b 比較器
９ 演算回路
10 電圧検出回路
11 指令電圧パルス
12 同期信号
13,14 減算器
15 インバータ出力端
Ｖdc 直流母線電圧
Ｖin 分圧後の電圧検出装置への入力電圧
Ｖout パルス発生回路の出力パルス電圧
Ｖref1 第１の基準電圧
Ｖref2 第２の基準電圧
Ｖref3 第３の基準電圧
Ｖref4 第４の基準電圧
【発明の属する技術分野】
本発明は、電力変換装置の電圧検出装置に関する。
【０００２】
【従来の技術】
図７に、この種の従来の技術例（従来例）の回路の構成を示すブロック図を表す。全ての図面において、同一符号は同一若しくは相当部材を示す
図７の従来例は、ＩＧＢＴ(Insulated Gate Bipolar Transistor) のブリッジ構成から成るインバータ１によって、直流電源電圧Ｖdcからの直流電圧を３相交流電圧に変換し、例えばその中の１相(u相) の出力相電圧Ｖu を取り出し、抵抗器2a,2b の直列接続した分圧器( 出力電圧検出用) ２の出力端2cからの相出力分圧電圧Ｖinを比較回路８［比較器8aと比較器8bとからなる］に導入され、第３の基準電圧Ｖref3と第４の基準電圧Ｖref4と比較演算させ、それぞれの比較器8aの出力電圧と比較器8bの出力電圧を演算回路９に与え、そこで加算演算して、このインバータ１の出力電圧の計算値として検出している。
【０００３】
ところで、この従来例は電力変換装置を高精度に制御すために、ＰＷＭ（パルス幅変調）等の技術を用いて出力電圧を変化させている。この場合、電力変換装置の出力電圧波形は、パルス状に変化しており、さらに高精度化を目指した電力変換装置は、このパルス状に変化する出力電圧を検出し、制御に反映させている。そのため、分圧器２を用いて出力相電圧を分圧し、制御回路（比較回路８・演算回路９）に入力できる電圧レベルに変換し、また必要に応じて絶縁し、更にその信号を制御回路で演算できる形に変換しなければならない。
この従来例の検出方法を最も簡単に実現するには、比較回路を１つ（例えば8aまたは8b、図示省略) 用いて、出力相電圧の50% の大きさを持つ基準電圧と比較することにより、出力電圧をパルスに変換して検出する方法である。ところが、この方法は精度が良くないという問題がある。
そこで、図７に図示するように比較器8aと比較器8bの２つを用いた比較回路８により、出力電圧と第３の基準電圧Ｖref3, 第４の基準電圧Ｖref4と比較し、その値を演算回路９に入力し、加算演算を行っている。この時、第３の基準電圧Ｖref3を出力相電圧の１０％程度、第４の基準電圧Ｖref4を出力相電圧の９０％程度とすることにより、出力相電圧を台形近似し、これを演算回路で高速演算し、より高精度に出力相電圧の検出ができるという方法が報告されている。
図８は、図７の従来例の動作パターンを時間の経過に従って示した電圧波形図である。
【０００４】
【発明が解決しようとする課題】
しかしながら電力スイッチとして用いるパワー素子の特性や、それを駆動するドライブ回路の影響を受け、出力電圧の立ち上がり、立ち下がりは直線的な変化ではなく、また、電力スイッチの種類毎に異なる変化を示す。
そのため上述した従来例の方法では、出力電圧のどのレベルで比較しパルスを出力するかによって、大きな誤差を含む場合がある。さらに、この検出部をインバータ主回路から絶縁する場合には、フォトカプラ等の絶縁部品を使用する必要があり、これにより誤差も無視できない。
また、この出力電圧は、直流母線電圧に依存するため振幅が変動してしまう。それは、入力電圧の変動や直流母線部のコンデンサ容量、出力に繋がれる負荷の影響を受けて、直流母線電圧が変動してしまうからである。従って、正確な制御を行うとするならば、負荷に供給される出力電圧を、正確に検出することが重要である。
そこで本発明は、前述した出力電圧検出の問題点を解決するため、出力電圧を積分し、その大きさに比例したパルス長のパルスを出力し、そのパルスと指令パルスを比較し、両者の差分を検出電圧として制御フィードバックするようにし、電力変換装置の出力電圧を高精度に検出できる電圧検出装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１の発明は、電力変換装置の出力電圧を検出する装置において、電力変換装置の相出力電圧を分圧する分圧器と、その分圧器で分圧された相出力電圧を積分する積分回路と、前記積分回路の出力電圧の大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、前記相出力電圧が零になった際に積分回路をリセットするリセット回路と、前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置である。
このように本発明の請求項１の発明によれば、電力変換装置の出力電圧を検出する装置において、出力相電圧を積分することにより時間的電圧変化の誤差を集積して精度を高め、その大きさに比例したパルス長の電圧パルスとし、出力相電圧を後段の制御回路での演算可能な電圧形態に整え、この大きさに比例したパルス長の電圧パルスと指令電圧パルスと比較し、両者の差分をフィードバック制御量とすることから、正確な電力変換器の出力電圧制御ができる優れた電圧検出装置が得られるという特段の効果を奏する。
【０００６】
本発明の請求項２の発明は、電力変換装置の出力電圧を検出する装置において
、電力変換装置の相出力電圧を分圧する分圧器と、その分圧器で分圧された相出力電圧を第１の基準電圧と比較する比較回路と、前記分圧された相出力電圧と前記比較器の出力電圧をレベル変換した電圧との差分を積分する積分回路と、前記比較回路の出力がレベル変換されるレベル変換回路と、
前記積分回路の出力と前記比較回路の出力とを導入し両者を加算した大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置である。かくして本発明の請求項２の発明によれば、先の請求項１の発明における積分回路の飽和状態に至り演算に支障を来すという隘路も完全に払拭され、出力相電圧の大きさの範囲が著しく拡大されるとう顕著な効果が認められる。
【０００７】
本発明の請求項３の発明は、請求項２記載の電力変換装置の出力電圧を検出する装置において、前記比較回路の第１の基準電圧は前記電力変換装置の直流母線電圧を分圧して得ることを特徴とする請求項２記載の電圧検出装置である。このようにして本発明の請求項３の発明によれば、出力電圧の変動の主たる原因の一つである電力変換装置の直流母線電圧の変動を検出値の演算のベースに採用することで、電力変換器の出力相電圧の検出がより正確にできるという有効性が発揮できる。
【０００８】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は本発明の第１の実施の形態の回路構成を示すブロック図、図２はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
図１において、インバータ１の出力相電圧Ｖu は、２つの分圧抵抗器2a,2b で分圧されて電圧Ｖinとなり、検出回路10に入力できるレベルに変換される。この電圧Ｖinは積分回路４へ入力され、その電圧Ｖinは全積分される［図２(a) の斜線部内及び白抜き部内を含む全面積Ｓvin ］。
次に、この全積分された出力相電圧Ｓvin をパルス発生回路５に入力させ、電圧Ｓvin に比例したパルス長［面積Ｓvin ＝α（比例定数）×ｔｐ（パルス幅）］のパルスＶout ［図２(b) のｔｐの長さのパルス］を、指令された出力相電圧に相当するパルス［以下、単に「指令パルス」という］の同期信号14に同期させて、パルス発生回路５から出力する。または、前記パルス長ｔｐの出力電圧パルスＶout を出力相電圧Ａu に同期( 時点ｔ22) させてパルス発生回路５から出力する。
このときの動作パターンを図2 に示す。出力相電圧Ｖout の大きさ（パルス長）により、Δｔの変化をさせて正確な値を導出し、そして減算器13においてこれに入力する出力相電圧パルスＶout と指令電圧パルスＶc ( 設定値) との差分Δｔが検出され、フィードバック制御量として電力変換装置のベース駆動に適用され、高精度な制御を実現できる。
【０００９】
［第２の実施の形態］
図３は本発明の第２の実施の形態の回路構成を示すブロック図、図４はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
この第２の実施の形態は次のように構成されている。すなわち、電圧検出回路10における演算に適したレベルに変換された分圧電圧Ｖinは、積分回路４の前段の減算器14と比較回路８に入力する。比較回路８はこの入力の分圧電圧Ｖinと第１の基準電圧Ｖref1と比較され、第１の基準電圧Ｖref1を超えると比較回路８はパルス発生回路５へ一定電圧の出力信号［図４(b) のＳref1であり、また図４(c) のＳthである］を送出する。
一方、この出力信号Ｓref1はレベル変換回路７へも与えられ、さらにその信号Ｓref1を演算に適したレベルに変換後に減算器14へ入力させ、先の分圧電圧Ｖinとレベルに変換された信号Ｓref1との両者の差分が、減算器14から積分回路４へ入力し、積分回路４で積分された電圧信号は次段のパルス発生回路５の一方の入力［図４(c) のＳΔt ］として与えられる。
このようにして、パルス発生回路５は図４(c) の時点t41 から時点t45 まで、出力相電圧パルスＶout を出力し、減算器13において指令電圧パルスとの両者の差分［図４(c) のＳΔt ］が出力電圧誤差として検出される。
【００１０】
［第３の実施の形態］
図５は本発明の第３の実施の形態の回路構成を示すブロック図、図６はその検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートである。
図５に示すこの第３の実施の形態の回路は、図３の第２の実施の形態と同じであるが、比較回路の第２の基準電圧Ｖref2が、直流母線電圧Ｖdcより作ることによって、出力相電圧の急激な変動にも対応できるようになる。
この時の動作パターンを図6 に示す。
第２の基準電圧Ｖref2が一定である第１の基準電圧Ｖref1の場合は、出力相電圧との交点は大きく変化し、出力されるパルスも誤差を大きく含むが、基準電圧が直流母線電圧Ｖdcより作られた第２の基準電圧Ｖref2の場合、出力相電圧に追従して同じように変化するため、検出誤差は最小に抑えられる。
そしてこの出力相パルスＶout と指令電圧パルスとを減算器13で比較し、両者差分をフィードバック制御量として、電力変換装置の制御系が制御され、さらなる高精度の制御が実現される。
【００１１】
【発明の効果】
以上述べたように、本発明によれば、電力変換装置の出力電圧を検出する手段において、出力相電圧を積分することにより時間的電圧変化の誤差を集積して精度を高め、その大きさに比例したパルス長の電圧パルスとし、出力相電圧を後段の制御回路での演算で演算可能な電圧形態に整え、この大きさに比例したパルス長の電圧パルスと指令電圧パルスと比較し、両者の差分をフィードバック制御量とすることから、電力変換器の出力電圧を高精度に検出できる電圧検出装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における回路構成を示すブロック図
【図２】図１における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) はパルス発生回路出力電圧パルスの図
(c) は積分回路リセット信号の図
(d) は任意の同期信号による出力電圧パルスの図
【図３】本発明の第２の実施の形態における回路構成を示すブロック図
【図４】図３における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は比較器出力パルスの図
(c) はパルス発生回路出力電圧パルスの図
(d) は積分回路リセット信号の図
【図５】本発明の第３の実施の形態における回路構成を示すブロック図 従来
【図６】図５における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は比較器出力パルスの図
(c) はパルス発生回路出力電圧パルスの図
(d) は積分回路リセット信号の図
【図７】従来例の回路構成を示すブロック図
【図８】図７における検出される相電圧の電圧波形の時間経過に伴う演算を示す電圧波形・タイムーチャートで、
(a) はインバータ出力Ａu 相電圧の図
(b) は出力電圧計算値の図
【符号の説明】
１ インバータ
２，３ 分圧器
2a,2b.3a,3b 抵抗器
４ 積分回路
５ パルス発生回路
６ リセット回路
７ レベル変換回路
８ 比較回路
8a,8b 比較器
９ 演算回路
10 電圧検出回路
11 指令電圧パルス
12 同期信号
13,14 減算器
15 インバータ出力端
Ｖdc 直流母線電圧
Ｖin 分圧後の電圧検出装置への入力電圧
Ｖout パルス発生回路の出力パルス電圧
Ｖref1 第１の基準電圧
Ｖref2 第２の基準電圧
Ｖref3 第３の基準電圧
Ｖref4 第４の基準電圧
Claims (3)
- 電力変換装置の出力電圧を検出する装置において、
電力変換装置の相出力電圧を分圧する分圧器と、
その分圧器で分圧された相出力電圧を積分する積分回路と、
前記積分回路の出力電圧の大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、
前記相出力電圧が零になった際に積分回路をリセットするリセット回路と、
前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置。 - 電力変換装置の出力電圧を検出する装置において、
電力変換装置の相出力電圧を分圧する分圧器と、
その分圧器で分圧された相出力電圧を第１の基準電圧と比較する比較回路と、
前記分圧された相出力電圧と前記比較器の出力電圧をレベル変換した電圧との差分を積分する積分回路と、
前記比較回路の出力がレベル変換されるレベル変換回路と、
前記積分回路の出力と前記比較回路の出力とを導入し両者を加算した大きさに応じてパルス幅を変化させるとともに、そのパルスを指令の相電圧パルス若しくは前記相出力電圧に同期したパルスとして出力するパルス発生回路と、前記パルス発生回路の出力するパルスと、前記指令の相電圧パルスとを比較し両者の差分の電圧を導出する手段とを備えたことを特徴とする電圧検出装置。 - 請求項２記載の電力変換装置の出力電圧を検出する装置において、
前記比較回路の第１の基準電圧は前記電力変換装置の直流母線電圧を分圧して得ることを特徴とする請求項２記載の電圧検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26808999A JP4264782B2 (ja) | 1999-09-22 | 1999-09-22 | 電圧検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26808999A JP4264782B2 (ja) | 1999-09-22 | 1999-09-22 | 電圧検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001091550A JP2001091550A (ja) | 2001-04-06 |
| JP4264782B2 true JP4264782B2 (ja) | 2009-05-20 |
Family
ID=17453746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26808999A Expired - Fee Related JP4264782B2 (ja) | 1999-09-22 | 1999-09-22 | 電圧検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4264782B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7570558B2 (ja) * | 2022-03-23 | 2024-10-21 | 三菱電機株式会社 | 電力変換器の電圧検出装置 |
-
1999
- 1999-09-22 JP JP26808999A patent/JP4264782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001091550A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600548A (en) | DC content control for an inverter | |
| JP3844060B2 (ja) | Ｐｗｍパルス制御方法 | |
| US8228012B2 (en) | Controller of multi-phase electric motor | |
| US20020167300A1 (en) | Method for measuring phase current for inverter control apparatus using single current sensor and apparatus therefor | |
| JPH03107373A (ja) | 電力変換装置とその制御方法 | |
| JP4264782B2 (ja) | 電圧検出装置 | |
| JP3835409B2 (ja) | 電力変換装置の制御装置 | |
| JP2007110811A (ja) | インバータ装置とその制御方法 | |
| JPH01270793A (ja) | Ｐｗｍ制御における電流制御装置 | |
| JP2005176532A (ja) | ディジタル式直流電源制御装置及び方法 | |
| JP2007097389A (ja) | 電力変換装置 | |
| JP2006246649A (ja) | インバータ装置 | |
| JPH104690A (ja) | Ｐｗｍ方式電流制御形インバータの制御装置 | |
| JP2008236975A (ja) | モータ駆動装置 | |
| KR100682106B1 (ko) | 브로워 전동기용 순시추종 pwm 제어형 인버터 시스템 | |
| JP7849596B2 (ja) | 電圧変化検出装置及び電力変換装置 | |
| KR102857039B1 (ko) | 역률 보상 회로의 스위칭 지연 보상 장치 및 방법 | |
| JP7345564B2 (ja) | 電力変換装置、及びその電流検出方法 | |
| JPH08266045A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH03256592A (ja) | Ｐｗｍ電力変換装置 | |
| JP2004135410A (ja) | 電動機の電流制御装置 | |
| JP2008109790A (ja) | 電力変換装置 | |
| JP2658620B2 (ja) | 電力変換器の制御回路 | |
| JPH06133553A (ja) | Ｐｗｍコンバータの制御回路 | |
| KR20080060847A (ko) | 인버터 회로의 상전류 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |