JP4282566B2

JP4282566B2 - Radio wave receiving circuit

Info

Publication number: JP4282566B2
Application number: JP2004226273A
Authority: JP
Inventors: 秀行中村
Original assignee: Seiko Clock Inc
Current assignee: Seiko Time Creation Inc
Priority date: 2004-08-03
Filing date: 2004-08-03
Publication date: 2009-06-24
Anticipated expiration: 2024-08-03
Also published as: JP2006047027A

Description

本発明は、標準電波を受信して、時刻を修正する電波修正時計等に用いられる電波受信回路に関する。 The present invention relates to a radio wave receiving circuit used in a radio wave correction watch or the like that receives a standard radio wave and corrects the time.

従来の電波修正時計等に用いられる電波受信回路は、時刻情報を含む標準電波を受信するアンテナと、当該アンテナの出力信号を増幅するゲインコントロールアンプと、当該ゲインコントロールアンプの出力信号のうち、所定周波数の信号を透過させるフィルタ回路と、当該フィルタ回路の出力信号を整流する整流回路と、当該整流回路の出力信号のピーク電圧を保持するピークホールド回路と、整流回路の出力信号を復調してパルスの検波信号を出力する検波回路を有し、ピークホールド回路によって保持されるピーク電圧によりゲインコントロールアンプの増幅率が制御される構成が採用されていた。 A radio wave receiving circuit used for a conventional radio wave correction watch or the like includes an antenna that receives a standard radio wave including time information, a gain control amplifier that amplifies an output signal of the antenna, and an output signal of the gain control amplifier. A filter circuit that transmits a frequency signal, a rectifier circuit that rectifies the output signal of the filter circuit, a peak hold circuit that holds the peak voltage of the output signal of the rectifier circuit, and a pulse obtained by demodulating the output signal of the rectifier circuit In other words, a configuration is adopted in which a detection circuit that outputs the detection signal is provided and the gain of the gain control amplifier is controlled by the peak voltage held by the peak hold circuit.

標準電波とは、長波標準電波であり、日本では独立行政法人情報通信研究機構によって管理され、ＪＪＹと呼ばれる４０ｋＨｚ又は６０ｋＨｚの搬送周波数で１秒に１パルスのパルス変調がなされた電波のことであり、ドイツではＤＣＦ７７と呼ばれる７７．５ｋＨｚの搬送周波数で１秒間に１パルス（１秒パルス）のパルス変調がなされた電波のことである。また、日本では、この長波標準電波の１秒パルスは、日本標準時（ＪＳＴ）に一致している。 The standard radio wave is a long wave standard radio wave, which is managed by the National Institute of Information and Communications Technology in Japan, and is a radio wave that is pulse-modulated at 1 pulse per second at a carrier frequency of 40 kHz or 60 kHz called JJY. In Germany, this is a radio wave that is called DCF77 and is modulated by 1 pulse per second (1 second pulse) at a carrier frequency of 77.5 kHz. In Japan, the 1-second pulse of the long wave standard radio wave coincides with Japan Standard Time (JST).

このような周波数帯の電波を受信するアンテナは、フェライトやアモルファスをコア材にコイル線を巻いたバーアンテナを形成し、更に、バーアンテナに並列にコンデンサを設けて構成される。アンテナの共振周波数を受信したい電波の周波数に一致させるためには、コア材に巻かれたコイル線の位置の変更やコンデンサの容量の調整が必要となる。具体的には、受信したい電波（標準電波）と同一の周波数の無変調の電波が送出されている環境下において、ゲインコントロールアンプの増幅率を観測しながら、コイル線の位置が変更されたり（例えば、特許文献１参照）、コンデンサの容量が調整される。そして、増幅率が最小、すなわち、アンテナの出力信号の電圧が最大になるように、コア材に巻かれたコイル線の位置やコンデンサの容量が設定される。このようにアンテナの共振周波数を受信したい電波の周波数に一致させる工程が同調工程と称されるものである（例えば、特許文献２参照）。アンテナの出力信号の電圧が最大になるようなコイル線の位置やコンデンサの容量は、製品毎に微妙に異なる。このため、同調工程は、製品１台毎に行われる必要がある。 An antenna that receives radio waves in such a frequency band is configured by forming a bar antenna in which a coil wire is wound around ferrite or amorphous as a core material, and further providing a capacitor in parallel with the bar antenna. In order to make the resonance frequency of the antenna coincide with the frequency of the radio wave to be received, it is necessary to change the position of the coil wire wound around the core material and to adjust the capacitance of the capacitor. Specifically, in an environment where an unmodulated radio wave with the same frequency as the radio wave to be received (standard radio wave) is transmitted, the position of the coil wire is changed while observing the gain of the gain control amplifier ( For example, refer to Patent Document 1), and the capacitance of the capacitor is adjusted. The position of the coil wire wound around the core material and the capacitance of the capacitor are set so that the amplification factor is minimum, that is, the voltage of the output signal of the antenna is maximum. The process of matching the resonance frequency of the antenna with the frequency of the radio wave to be received is called a tuning process (see, for example, Patent Document 2). The position of the coil wire and the capacitance of the capacitor at which the voltage of the output signal of the antenna is maximized are slightly different for each product. For this reason, the tuning process needs to be performed for each product.

また、電波受信回路における復調によって得られるパルスの検波信号が用いられることによって、正確な秒のタイミングが得られるとともに、この検波信号のパルス幅（日本の場合、２００ｍｓｅｃ、５００ｍｓｅｃ、８００ｍｓｅｃのいずれか）により、時刻情報が特定され、現在時刻が得られる。
特開２００１−１０２８３２号公報特開２００２−２８６８８４号公報 Further, by using a pulse detection signal obtained by demodulation in the radio wave receiving circuit, an accurate second timing can be obtained, and the pulse width of this detection signal (in Japan, one of 200 msec, 500 msec, and 800 msec) Thus, time information is specified and the current time is obtained.
JP 2001-102832 A JP 2002-286884 A

従来の電波受信回路では、１秒パルスを正確に復調させるべく、ゲインコントロールアンプの増幅率の追従速度のうち、増幅率を上げる際の速度が遅くなるように、ピークホールド回路の時定数が設定されていた。すなわち、従来の電波受信回路では、１秒間のうち２００ｍｓｅｃが通常の大きい振幅で残りの８００ｍｓｅｃが小さい振幅という１秒パルスの電波であっても、正常且つ安定的に受信可能にするため、小さい振幅の電波が受信される８００ｍｓｅｃの間に、電波が弱いとして増幅率が直ちに上げられることがないよう、追従速度が数秒乃至数十秒になるように、時定数が設定されていた。 In the conventional radio wave receiver circuit, the time constant of the peak hold circuit is set so that the gain control amplifier's follow-up speed of the gain is slowed down in order to accurately demodulate the 1 second pulse. It had been. That is, in the conventional radio wave receiving circuit, even if it is a radio wave of a 1 second pulse, in which 200 msec in one second is a normal large amplitude and the remaining 800 msec is a small amplitude, it is possible to receive the signal normally and stably. The time constant was set so that the follow-up speed was several seconds to several tens of seconds so that the amplification rate would not be increased immediately because the radio wave was weak during 800 msec when the radio wave was received.

このため、同調工程においても同様の時定数及び追従速度であることから、コア材に巻かれたコイル線の位置を変更させたり、コンデンサの容量を調整されることにより、アンテナの出力信号の電圧を増減させても、ゲインコントロールアンプの増幅率は、その増減に直ちに追従しないため、コイル線の位置変更やコンデンサの容量調整の後、増幅率の追従が完了するまでしばらく待つ必要がある。このため、同調工程の時間が長くなり生産性が悪く、また、場合によっては同調の誤判断がされてしまうこともあり得た。 For this reason, since the time constant and the following speed are the same in the tuning process, the voltage of the output signal of the antenna can be changed by changing the position of the coil wire wound around the core material or adjusting the capacitance of the capacitor. Even if the gain is increased or decreased, the gain of the gain control amplifier does not immediately follow the increase or decrease. Therefore, after changing the position of the coil wire or adjusting the capacitance of the capacitor, it is necessary to wait for a while until the tracking of the gain is completed. For this reason, the time of the tuning process becomes long, the productivity is poor, and in some cases, erroneous judgment of tuning can be made.

そこで、本発明は、生産性の向上と同調の誤判断の防止を可能とした電波受信回路を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a radio wave receiving circuit capable of improving productivity and preventing misjudgment of tuning.

本発明の電波受信回路は、標準電波を受信するアンテナと、前記アンテナの出力信号を増幅するゲインコントロールアンプと、前記ゲインコントロールアンプの出力信号に対応する電圧を保持する電圧保持回路とを有し、前記電圧保持回路によって保持される電圧により前記ゲインコントロールアンプの増幅率が制御されるように構成されるものであって、前記電圧保持回路の時定数は所定の制御信号に応じて可変である。この構成により、電圧保持回路の時定数を変更することができるため、同調工程時において、アンテナの出力信号の電圧に対する、電圧保持回路が保持する電圧の追従速度、更には、ゲインコントロールアンプにおける増幅率の追従速度を適切に設定することにより、同調検出の迅速化による生産性の向上と同調の誤判断の防止を図ることが可能となる。 The radio wave receiving circuit of the present invention includes an antenna that receives a standard radio wave, a gain control amplifier that amplifies the output signal of the antenna, and a voltage holding circuit that holds a voltage corresponding to the output signal of the gain control amplifier. The gain of the gain control amplifier is controlled by the voltage held by the voltage holding circuit, and the time constant of the voltage holding circuit is variable according to a predetermined control signal. . With this configuration, the time constant of the voltage holding circuit can be changed. Therefore, during the tuning process, the tracking speed of the voltage held by the voltage holding circuit with respect to the voltage of the output signal of the antenna, and further the amplification in the gain control amplifier By appropriately setting the rate tracking speed, it is possible to improve productivity by speeding up synchronization detection and to prevent erroneous determination of synchronization.

また、本発明の電波受信回路は、前記電圧保持回路の時定数が、前記アンテナの同調工程時において標準電波の受信動作時よりも小さくなる。この構成により、同調工程時に電圧保持回路の時定数が小さくなるため、アンテナの出力信号に対する、電圧保持回路が保持する電圧の追従速度、更には、ゲインコントロールアンプにおける増幅率の追従速度を上げて短期追従状態とすることができ、同調検出の迅速化による生産性の向上と同調の誤判断の防止が可能となる。 In the radio wave receiving circuit according to the present invention, the time constant of the voltage holding circuit is smaller than that in the standard radio wave receiving operation in the tuning process of the antenna. With this configuration, the time constant of the voltage holding circuit is reduced during the tuning process, so that the tracking speed of the voltage held by the voltage holding circuit with respect to the output signal of the antenna, and further the tracking speed of the gain in the gain control amplifier are increased. It is possible to achieve a short-term follow-up state, and it becomes possible to improve productivity and prevent misjudgment of synchronization by speeding up synchronization detection.

また、本発明の電波受信回路は、前記電圧保持回路が第１の電流源を有し、前記電圧保持回路の時定数が前記第１の電流源の出力電流値に依存する。 In the radio wave reception circuit of the present invention, the voltage holding circuit has a first current source, and the time constant of the voltage holding circuit depends on the output current value of the first current source.

また、本発明の電波受信回路は、前記ゲインコントロールアンプの出力信号を整流して前記電圧保持回路へ出力する整流回路を有し、前記整流回路の時定数が、所定の制御信号に応じて変化する。この構成により、整流回路と電圧保持回路の時定数が可変となるため、同調工程時において、アンテナの出力信号に対する、整流回路の出力信号の追従速度、電圧保持回路が保持する電圧の追従速度、更には、ゲインコントロールアンプにおける増幅率の追従速度を適切に設定することにより、時間短縮による生産性の向上と同調の誤判断の防止を図ることが可能となる。 The radio wave receiving circuit of the present invention further includes a rectifier circuit that rectifies the output signal of the gain control amplifier and outputs the rectified signal to the voltage holding circuit, and the time constant of the rectifier circuit changes according to a predetermined control signal. To do. With this configuration, since the time constants of the rectifier circuit and the voltage holding circuit are variable, during the tuning process, the tracking speed of the output signal of the rectifier circuit with respect to the output signal of the antenna, the tracking speed of the voltage held by the voltage holding circuit, Furthermore, by appropriately setting the follow-up speed of the amplification factor in the gain control amplifier, it becomes possible to improve productivity due to time reduction and prevent erroneous determination of tuning.

また、本発明の電波受信回路は、前記整流回路の時定数が、前記アンテナの同調工程時において標準電波の受信動作時よりも小さくなる。この構成により、同調工程時に整流回路の時定数が小さくなるため、アンテナの出力信号に対する、整流回路の出力信号の追従速度、電圧保持回路が保持する電圧の追従速度、更には、ゲインコントロールアンプにおける増幅率の追従速度を上げて短期追従状態とすることができ、時間短縮による生産性の向上と同調の誤判断の防止が可能となる。 In the radio wave receiving circuit of the present invention, the time constant of the rectifying circuit is smaller than that in the standard radio wave receiving operation during the tuning process of the antenna. With this configuration, the time constant of the rectifier circuit is reduced during the tuning process, so that the tracking speed of the output signal of the rectifier circuit with respect to the output signal of the antenna, the tracking speed of the voltage held by the voltage holding circuit, and further in the gain control amplifier It is possible to increase the follow-up speed of the amplification factor to be in a short-term follow-up state, and it is possible to improve productivity by shortening the time and to prevent misjudgment of synchronization.

また、本発明の電波受信回路は、前記整流回路が、第２の電流源を有し、前記整流回路の時定数が、前記第２の電流源の出力電流値に依存する。 In the radio wave receiving circuit of the present invention, the rectifier circuit has a second current source, and the time constant of the rectifier circuit depends on the output current value of the second current source.

本発明にかかる電波受信回路は、同調工程において、アンテナの出力信号に対する、電圧保持回路が保持する電圧の追従速度、更には、ゲインコントロールアンプにおける増幅率の追従速度を適切に設定することにより、時間短縮による生産性の向上と同調の誤判断の防止を図ることが可能となる。 The radio wave receiving circuit according to the present invention appropriately sets the tracking speed of the voltage held by the voltage holding circuit and further the tracking speed of the amplification factor in the gain control amplifier with respect to the output signal of the antenna in the tuning step. It becomes possible to improve productivity by shortening time and prevent misjudgment of synchronization.

以下、本発明の実施形態の電波受信回路を用いた電波修正時計について、図面を用いて説明する。 Hereinafter, a radio-controlled timepiece using a radio wave receiving circuit according to an embodiment of the present invention will be described with reference to the drawings.

図１は、電波修正時計のブロック図である。図１に示す電波修正時計は、標準電波を受信し、復調（検波）を行う電波受信回路１００と、この電波受信回路１００によって復調された信号を受けて時刻表示のための制御を行うとともに、電波受信回路１００の電源等を制御する制御回路２００と、この制御回路２００からの出力信号に基づいて、時刻表示を行う表示部３００とを有する。 FIG. 1 is a block diagram of the radio-controlled timepiece. The radio-controlled timepiece shown in FIG. 1 receives a standard radio wave and demodulates (detects) a radio wave receiving circuit 100, receives a signal demodulated by the radio wave receiving circuit 100, performs control for time display, A control circuit 200 that controls the power supply of the radio wave receiving circuit 100 and a display unit 300 that displays time based on an output signal from the control circuit 200 are provided.

受信電波回路１００には、外部から時定数制御信号が入力される。なお、時定数制御信号は、制御回路２００から受信電波回路１００へ入力されるような構成であっても良い。 A time constant control signal is input to the reception radio wave circuit 100 from the outside. The time constant control signal may be input from the control circuit 200 to the reception radio wave circuit 100.

図２は、受信電波回路１００のブロック図である。図２に示す受信電波回路１００は、標準電波を受信するアンテナ１０１、当該アンテナ１０１の出力信号を増幅するゲインコントロールアンプ（ＧＣＡ）１０６と、当該ゲインコントロールアンプ１０６の出力信号のうち、所定周波数の信号を透過させるフィルタ回路１０８と、当該フィルタ回路１０８の出力信号を整流する整流回路１１０と、当該整流回路１１０の出力信号のピーク電圧を保持するピークホールド回路１１２と、整流回路１１０の出力信号を復調してパルスの検波信号を制御回路２００へ出力する検波回路１１４とを有する。 FIG. 2 is a block diagram of the reception radio wave circuit 100. A reception radio wave circuit 100 shown in FIG. 2 includes an antenna 101 that receives a standard radio wave, a gain control amplifier (GCA) 106 that amplifies an output signal of the antenna 101, and a signal having a predetermined frequency among the output signals of the gain control amplifier 106. The filter circuit 108 that transmits the signal, the rectifier circuit 110 that rectifies the output signal of the filter circuit 108, the peak hold circuit 112 that holds the peak voltage of the output signal of the rectifier circuit 110, and the output signal of the rectifier circuit 110 And a detection circuit 114 that demodulates and outputs a pulse detection signal to the control circuit 200.

これらのうち、アンテナ１０１は、バーアンテナ１０２及びコンデンサ１０４によって構成される。バーアンテナ１０２は、フェライトやアモルファスをコア材にコイル線を巻いて形成され、コンデンサ１０４は、バーアンテナ１０２に並列に接続されている。 Among these, the antenna 101 includes a bar antenna 102 and a capacitor 104. The bar antenna 102 is formed by winding a coil wire around ferrite or amorphous core material, and the capacitor 104 is connected to the bar antenna 102 in parallel.

この電波受信回路１００において、ゲインコントロールアンプ１０６の増幅率は、ピークホールド回路１１２によって保持されるピーク電圧により制御される構成となっている。また、ピークホールド回路１１２における時定数は、外部からの時定数制御信号によって制御される。 In the radio wave receiving circuit 100, the gain of the gain control amplifier 106 is controlled by the peak voltage held by the peak hold circuit 112. The time constant in the peak hold circuit 112 is controlled by an external time constant control signal.

次に、図１及び図２を用いて電波修正時計の動作を説明する。 Next, the operation of the radio-controlled timepiece will be described using FIG. 1 and FIG.

電波修正時計内の制御回路２００は、図示しない内部時計により現在時刻の情報を保持している。この現在時刻が予め定められた標準電波を受信すべき時刻になった時、あるいは、図示しないスイッチが操作され、標準電波の受信が指示された時、制御回路２００は、標準電波の受信を開始させるべく、電波受信回路１００を動作状態にする。同時に、制御回路２００は、電波受信回路１００からの検波信号の観測を開始する。 The control circuit 200 in the radio-controlled timepiece holds the current time information by an internal clock (not shown). When the current time is a time for receiving a standard radio wave, or when a switch (not shown) is operated to instruct the reception of the standard radio wave, the control circuit 200 starts receiving the standard radio wave. In order to achieve this, the radio wave receiving circuit 100 is put into an operating state. At the same time, the control circuit 200 starts observing the detection signal from the radio wave receiving circuit 100.

電波受信回路１００内のアンテナ１０１は、標準電波を受信して電気信号に変換する。ゲインコントロールアンプ１０６は、アンテナ１０１の出力信号を増幅する。増幅率は、増幅後の信号のピークが、所定の電圧範囲、具体的には、後段の検波回路１１４が正常に検波可能な電圧範囲になるように調整される。フィルタ回路１０８は、ゲインコントロールアンプ１０６により増幅された信号のうち、所定周波数の信号を透過させる。例えば、日本における標準電波は、福島の送信所からは４０ｋＨｚ、九州の送信所からは６０ｋＨｚの周波数で送信されている。このため、フィルタ回路１０８は、４０ｋＨｚあるいは６０ｋＨｚの信号のみを透過させるようにする。整流回路１１０は、フィルタ回路１０８の出力信号を整流する。整流回路１１０から出力される信号は、包絡線信号となり、ピークホールド回路１１２及び検波回路１１４へ出力される。 An antenna 101 in the radio wave receiving circuit 100 receives standard radio waves and converts them into electrical signals. The gain control amplifier 106 amplifies the output signal of the antenna 101. The amplification factor is adjusted so that the peak of the amplified signal falls within a predetermined voltage range, specifically, a voltage range in which the subsequent detection circuit 114 can normally detect. The filter circuit 108 transmits a signal having a predetermined frequency among the signals amplified by the gain control amplifier 106. For example, standard radio waves in Japan are transmitted at a frequency of 40 kHz from a transmitting station in Fukushima and 60 kHz from a transmitting station in Kyushu. For this reason, the filter circuit 108 transmits only a 40 kHz or 60 kHz signal. The rectifier circuit 110 rectifies the output signal of the filter circuit 108. The signal output from the rectifier circuit 110 becomes an envelope signal and is output to the peak hold circuit 112 and the detector circuit 114.

ピークホールド回路１１２は、整流回路１１０から出力される包絡線信号のピーク電圧を保持する。上述したように、ゲインコントロールアンプ１０６の増幅率は、このピークホールド回路１１２によって保持されるピーク電圧により制御される。具体的には、ピーク電圧が高い場合にはゲインコントロールアンプ１０６の増幅率は低下し、ピーク電圧が低い場合にはゲインコントロールアンプ１０６の増幅率は増加する。 The peak hold circuit 112 holds the peak voltage of the envelope signal output from the rectifier circuit 110. As described above, the gain of the gain control amplifier 106 is controlled by the peak voltage held by the peak hold circuit 112. Specifically, the gain of the gain control amplifier 106 decreases when the peak voltage is high, and the gain of the gain control amplifier 106 increases when the peak voltage is low.

検波回路１１４は、ピークホールド回路１１２によって保持されるピーク電圧よりも所定値だけ低い電圧と、整流回路１１０の出力信号の電圧とを比較し、その比較結果に対応するパルスの検波信号を制御回路２００へ出力する。 The detection circuit 114 compares a voltage lower than the peak voltage held by the peak hold circuit 112 by a predetermined value with the voltage of the output signal of the rectifier circuit 110, and controls the detection signal of the pulse corresponding to the comparison result. Output to 200.

あるいは、整流回路１１０から出力される包絡線信号のボトム電圧を保持するボトムホールド回路（図示せず）を別途備えるようにする。そして、検波回路１１４は、ピークホールド回路１１２によって保持されるピーク電圧と、ボトムホールド回路によって保持されるボトム電圧との中間の電圧を生成する。更に、検波回路１１４は、この中間電圧と、整流回路１１０の出力信号の電圧とを比較し、その比較結果に対応するパルスの検波信号を制御回路２００へ出力する。 Alternatively, a bottom hold circuit (not shown) that holds the bottom voltage of the envelope signal output from the rectifier circuit 110 is separately provided. Then, the detection circuit 114 generates an intermediate voltage between the peak voltage held by the peak hold circuit 112 and the bottom voltage held by the bottom hold circuit. Further, the detection circuit 114 compares the intermediate voltage with the voltage of the output signal of the rectifier circuit 110 and outputs a detection signal of a pulse corresponding to the comparison result to the control circuit 200.

制御回路２００は、検波信号が入力されると、その入力タイミング及びパルス幅を観測することによって現在時刻を特定する。更に、制御回路２００は、その現在時刻に基づいて、内部時計の現在時刻の情報を修正する。更に、制御回路２００は、修正後の現在の表示を行わせるべく、表示部３００を制御する。 When the detection signal is input, the control circuit 200 identifies the current time by observing the input timing and pulse width. Furthermore, the control circuit 200 corrects the current time information of the internal clock based on the current time. Further, the control circuit 200 controls the display unit 300 so that the current display after correction is performed.

次に、ピークホールド回路１１２の構成を説明する。 Next, the configuration of the peak hold circuit 112 will be described.

図３は、本実施形態のピークホールド回路の第１の構成例である。図３に示すピークホールド回路１１２−１は、時定数制御信号が入力されるとともに、非反転接続端子（＋端子）に整流回路１１０からの信号（整流出力信号）が入力されるアンプ２０２と、アンプ２０２の出力端子がアノードに接続されるとともに、カソードがアンプ２０２の反転出力端子（−端子）に接続され、当該カソードから信号を出力するダイオード２０４と、ダイオード２０４のカソードと接地間に接続され、当該接地方向へ電流が流れる電流源２０６及びコンデンサ２０８とによって構成される。図３に示すピークホールド回路１１２−１は、図４に示す従来のピークホールド回路５００と比較すると、アンプ２０２及び電流源２０６に時定数制御信号が入力されている点が異なる。 FIG. 3 is a first configuration example of the peak hold circuit of the present embodiment. The peak hold circuit 112-1 shown in FIG. 3 has an amplifier 202 to which a time constant control signal is input and a signal (rectified output signal) from the rectifier circuit 110 is input to a non-inverting connection terminal (+ terminal); The output terminal of the amplifier 202 is connected to the anode, the cathode is connected to the inverting output terminal (− terminal) of the amplifier 202, the diode 204 that outputs a signal from the cathode, and the cathode of the diode 204 and the ground are connected to the ground. And a current source 206 and a capacitor 208 through which current flows in the ground direction. The peak hold circuit 112-1 shown in FIG. 3 is different from the conventional peak hold circuit 500 shown in FIG. 4 in that a time constant control signal is input to the amplifier 202 and the current source 206.

図３に示すピークホールド回路１１２−１の動作について説明する。まず、通常の受信動作時（標準電波の受信動作時）の動作を説明する。通常の受信動作時においては、アンプ２０２及び電流源２０６には時定数制御信号が入力されない。整流出力信号の電圧がピークホールド回路１１２−１の出力電圧より高い場合には、アンプ２０２の出力信号は、電流源２０６の高電圧側の電位、すなわち、電源電位に近い高い電圧となり、ダイオード２０４を通過してコンデンサ２０８を充電する。これにより、ピークホールド回路１１２−１の出力電圧は、整流出力信号の電圧まで上昇する。 The operation of the peak hold circuit 112-1 shown in FIG. 3 will be described. First, the operation during normal reception operation (at the time of standard radio wave reception operation) will be described. During normal reception operation, the time constant control signal is not input to the amplifier 202 and the current source 206. When the voltage of the rectified output signal is higher than the output voltage of the peak hold circuit 112-1, the output signal of the amplifier 202 becomes a high voltage side potential of the current source 206, that is, a high voltage close to the power supply potential, and the diode 204 To charge the capacitor 208. As a result, the output voltage of the peak hold circuit 112-1 rises to the voltage of the rectified output signal.

一方、整流出力信号の電圧がピークホールド回路１１２−１の出力電圧より低い場合には、アンプ２０２の出力信号は、電流源２０６の低電圧側の電位、すなわち、接地電位に近い低い電圧となり、ダイオード２０４を流れない。このため、コンデンサ２０８の電圧は直ちには下がらず、ピークホールド回路１１２−１の出力電圧は、整流出力信号のピーク電圧を維持する。但し、電流源２０６によって徐々にコンデンサ２０８に蓄積された電荷が抜かれるため、ピークホールド回路１１２−１の出力電圧は、徐々に低下していく。すなわち、振幅が大きく電圧の高い整流出力信号がアンプ２０２に入力される場合、ピークホールド回路１１２−１の出力電圧は、迅速にその整流出力信号の電圧値と一致するが、その後、整流出力信号の振幅が小さくなって電圧が低下しても、ピークホールド回路１１２−１の出力電圧は直ちには低下せず、徐々に低下していくことになる。 On the other hand, when the voltage of the rectified output signal is lower than the output voltage of the peak hold circuit 112-1, the output signal of the amplifier 202 becomes a low voltage side potential of the current source 206, that is, a low voltage close to the ground potential, It does not flow through the diode 204. For this reason, the voltage of the capacitor 208 does not drop immediately, and the output voltage of the peak hold circuit 112-1 maintains the peak voltage of the rectified output signal. However, since the electric charge accumulated in the capacitor 208 is gradually removed by the current source 206, the output voltage of the peak hold circuit 112-1 gradually decreases. That is, when a rectified output signal having a large amplitude and a high voltage is input to the amplifier 202, the output voltage of the peak hold circuit 112-1 quickly matches the voltage value of the rectified output signal. Even if the amplitude becomes smaller and the voltage decreases, the output voltage of the peak hold circuit 112-1 does not decrease immediately but gradually decreases.

ここで、ピークホールド回路１１２−１の出力電圧の上昇速度は、コンデンサ２０８の容量値とアンプ２０２の出力電流値とによって定まり、下降速度は、コンデンサ２０８の容量値と電流源２０６の出力電流値とによって定まる。通常の受信動作時では、下降速度が上昇速度の１／１０乃至１／２０（例えば数秒乃至数十秒）となるように定められる。これにより、ピークホールド回路１１２−１の出力電圧は、整流出力信号のピーク電圧をほぼ常時維持することなる。 Here, the rising speed of the output voltage of the peak hold circuit 112-1 is determined by the capacitance value of the capacitor 208 and the output current value of the amplifier 202, and the falling speed is the capacitance value of the capacitor 208 and the output current value of the current source 206. It depends on. In the normal reception operation, the descending speed is set to be 1/10 to 1/20 (for example, several seconds to several tens of seconds) of the ascending speed. Thereby, the output voltage of the peak hold circuit 112-1 maintains the peak voltage of the rectified output signal almost constantly.

図５は、通常の受信動作時における整流回路１１０から出力される信号（整流出力信号）の電圧、時定数が大きい場合のピークホールド回路１１２−１の出力電圧、及び、時定数が小さい場合のピークホールド回路１１２−１の出力電圧を示す。整流出力信号の電圧４０１がピークとなった後に低下した場合、時定数が大きい場合のピークホールド回路１１２−１の出力電圧４０２は、整流出力信号のピーク電圧よりも若干下がる程度である。一方、時定数が小さい場合のピークホールド回路１１２−１の出力電圧４０３は、整流出力信号の電圧４０１に迅速に追従して低下する。 FIG. 5 shows the voltage of the signal (rectified output signal) output from the rectifier circuit 110 during normal reception operation, the output voltage of the peak hold circuit 112-1 when the time constant is large, and the case where the time constant is small. The output voltage of the peak hold circuit 112-1 is shown. When the voltage 401 of the rectified output signal decreases after reaching a peak, the output voltage 402 of the peak hold circuit 112-1 when the time constant is large is only slightly lower than the peak voltage of the rectified output signal. On the other hand, when the time constant is small, the output voltage 403 of the peak hold circuit 112-1 quickly follows the voltage 401 of the rectified output signal and decreases.

通常の受信動作時においては、１秒パルスを正確に復調させるべく、ゲインコントロールアンプ１０６の増幅率の追従速度のうち、増幅率を上げる際の速度を遅くさせる必要がある。このため、ピークホールド回路１１２−１の電流源２０６の出力電流値が下げられて、ピークホールド回路１１２−１の時定数が大きな値に設定される。 During normal reception operation, in order to accurately demodulate the 1-second pulse, it is necessary to slow down the speed at which the gain is increased among the follow-up speed of the gain of the gain control amplifier 106. For this reason, the output current value of the current source 206 of the peak hold circuit 112-1 is lowered, and the time constant of the peak hold circuit 112-1 is set to a large value.

再び、図２に戻って説明する。通常の受信動作時においては、ゲインコントロールアンプ１０６は、ピークホールド回路１１２−１の出力電圧、すなわち、整流出力信号のピーク電圧が予め定められた電圧よりも高い場合には、増幅率を低減させた上で、アンテナ１０１から出力される信号を増幅する。一方、ゲインコントロールアンプ１０６は、ピークホールド回路１１２−１の出力電圧、すなわち、整流出力信号のピーク電圧が予め定められた電圧よりも低い場合には、増幅率を増加させた上で、アンテナ１０１から出力される信号を増幅する。このようなゲインコントロールアンプ１０６の動作により、ゲインコントロールアンプ１０６の出力信号は、後段の検波回路１１４が正常に検波可能な電圧範囲になるように調整される。 Again, referring back to FIG. During normal reception operation, the gain control amplifier 106 reduces the amplification factor when the output voltage of the peak hold circuit 112-1, that is, the peak voltage of the rectified output signal is higher than a predetermined voltage. After that, the signal output from the antenna 101 is amplified. On the other hand, when the output voltage of the peak hold circuit 112-1, that is, the peak voltage of the rectified output signal is lower than a predetermined voltage, the gain control amplifier 106 increases the amplification factor and then increases the antenna 101. The signal output from is amplified. By such an operation of the gain control amplifier 106, the output signal of the gain control amplifier 106 is adjusted so as to be in a voltage range in which the subsequent detection circuit 114 can be normally detected.

次に、同調工程時の動作を説明する。同調工程時においては、図３に示すピークホールド回路１１２−１内のアンプ２０２及び電流源２０６には時定数制御信号が入力される。 Next, the operation during the tuning process will be described. In the tuning process, a time constant control signal is input to the amplifier 202 and the current source 206 in the peak hold circuit 112-1 shown in FIG.

図６は、同調工程時における整流回路１１０から出力される信号（整流出力信号）の電圧、時定数が大きい場合のピークホールド回路１１２−１の出力電圧、及び、時定数が小さい場合のピークホールド回路１１２−１の出力電圧を示す。整流出力信号の電圧４１１がピーク電圧となった後に低下した場合、時定数が大きい場合のピークホールド回路１１２−１の出力電圧４１２は、整流出力信号のピーク電圧よりも若干下がる程度である。一方、時定数が小さい場合のピークホールド回路１１２−１の出力電圧４１３は、整流出力信号の電圧４１１に迅速に追従して低下する。 FIG. 6 shows the voltage of the signal (rectified output signal) output from the rectifier circuit 110 during the tuning process, the output voltage of the peak hold circuit 112-1 when the time constant is large, and the peak hold when the time constant is small. The output voltage of the circuit 112-1 is shown. When the voltage 411 of the rectified output signal decreases after reaching the peak voltage, the output voltage 412 of the peak hold circuit 112-1 when the time constant is large is only slightly lower than the peak voltage of the rectified output signal. On the other hand, when the time constant is small, the output voltage 413 of the peak hold circuit 112-1 quickly follows the voltage 411 of the rectified output signal and decreases.

同調工程時においては、ゲインコントロールアンプ１０６の増幅率の追従速度を速くさせる必要がある。このため、アンプ２０２及び電流源２０６は、時定数制御信号が入力された場合に、それぞれ出力電流値を増加させることにより、コンデンサ２０８の容量を変更することなく、ピークホールド回路１１２−１の時定数を小さくする。 In the tuning process, it is necessary to increase the follow-up speed of the gain of the gain control amplifier 106. For this reason, when the time constant control signal is input, the amplifier 202 and the current source 206 increase the output current value, respectively, so that the capacitance of the capacitor 208 is not changed and the peak hold circuit 112-1 operates. Decrease the constant.

再び、図２に戻って説明する。同調工程時においては、ゲインコントロールアンプ１０６は、通常の受信動作時と同様、ピークホールド回路１１２−１の出力電圧が予め定められた電圧よりも高い場合には、増幅率を低減させた上で、アンテナ１０１から出力される信号を増幅する。一方、ゲインコントロールアンプ１０６は、ピークホールド回路１１２−１の出力電圧が予め定められた電圧よりも低い場合には、増幅率を増加させた上で、アンテナ１０１から出力される信号を増幅する。 Again, referring back to FIG. In the tuning process, the gain control amplifier 106 reduces the amplification factor when the output voltage of the peak hold circuit 112-1 is higher than a predetermined voltage, as in the normal reception operation. The signal output from the antenna 101 is amplified. On the other hand, when the output voltage of the peak hold circuit 112-1 is lower than a predetermined voltage, the gain control amplifier 106 increases the amplification factor and amplifies the signal output from the antenna 101.

同調工程においては、受信したい電波（標準電波）と同一の周波数の無変調の電波が送出されている環境下において行われる。そして、テスタ等によりピークホールド回路１１２の出力電圧を観測しつつ、アンテナ１０１におけるバーアンテナ１０２のコア材に巻かれたコイル線の位置の変更や、コンデンサ１０４の容量の調整により、当該出力電圧が最大になるようにすることで、共振周波数を標準電波の周波数と一致させて、アンテナ１０１の出力信号を最大にすること、すなわち、同調を合わせることが可能となる。 The tuning process is performed in an environment where an unmodulated radio wave having the same frequency as the radio wave (standard radio wave) desired to be received is transmitted. Then, while observing the output voltage of the peak hold circuit 112 with a tester or the like, the output voltage is adjusted by changing the position of the coil wire wound around the core material of the bar antenna 102 in the antenna 101 or adjusting the capacitance of the capacitor 104. By making it the maximum, it becomes possible to match the resonance frequency with the frequency of the standard radio wave, to maximize the output signal of the antenna 101, that is, to tune.

この同調工程においては、上述したように、ピークホールド回路１１２の時定数は小さい値となり、その出力電圧は、整流回路１１０の出力信号の電圧、更には、アンテナ１０１の出力信号の電圧に迅速に追従する。従って、同調が合ったことを迅速に確認することが可能となる。 In this tuning step, as described above, the time constant of the peak hold circuit 112 becomes a small value, and the output voltage is quickly changed to the voltage of the output signal of the rectifier circuit 110 and further to the voltage of the output signal of the antenna 101. Follow. Therefore, it is possible to quickly confirm that the synchronization is achieved.

図７は、本実施形態のピークホールド回路の第２の構成例である。図７に示すピークホールド回路１１２−２は、図３に示すピークホールド回路１１２−１と比較すると、常時動作している電流源２０６に並列に電流源２０７が設けられ、この電流源２０７に時定数制御信号が入力される。電流源２０７は、時定数制御信号が入力された場合に、オン状態となり電流を供給する。これにより、ピークホールド回路１１２−２の出力電圧が低下する場合における時定数（低下時定数）のみを小さくすることができ、その出力電圧をアンテナ１０１の出力信号の電圧に迅速に追従させることが可能となる。 FIG. 7 shows a second configuration example of the peak hold circuit of the present embodiment. Compared with the peak hold circuit 112-1 shown in FIG. 3, the peak hold circuit 112-2 shown in FIG. 7 is provided with a current source 207 in parallel with the current source 206 that is always operating. A constant control signal is input. The current source 207 is turned on to supply current when a time constant control signal is input. As a result, only the time constant (decrease time constant) when the output voltage of the peak hold circuit 112-2 decreases can be reduced, and the output voltage can quickly follow the voltage of the output signal of the antenna 101. It becomes possible.

上述した実施形態では、ピークホールド回路１１２の時定数のみが制御されたが、更に、整流回路１１０についても時定数が制御されるようにしても良い。 In the above-described embodiment, only the time constant of the peak hold circuit 112 is controlled, but the time constant of the rectifier circuit 110 may be controlled.

図８は、整流回路１１０の構成例を示す図である。図８に示す整流回路１１０は、ベースにフィルタ回路１０８の出力信号（整流入力信号）が入力されるＰＮＰトランジスタ４０２と、当該ＰＮＰトランジスタ４０２のエミッタと接地間に接続され、当接地方向へ電流が流れるとともに、時定数制御信号が入力される電流源４０６と、同様にＰＮＰトランジスタ４０２のエミッタと接地間に接続されるコンデンサ４０８とによって構成される。ＰＮＰトランジスタ４０２のエミッタ出力は、整流回路１１０の出力信号（整流出力信号）となる。 FIG. 8 is a diagram illustrating a configuration example of the rectifier circuit 110. The rectifier circuit 110 shown in FIG. 8 is connected between the PNP transistor 402 to which the output signal (rectified input signal) of the filter circuit 108 is input to the base, and between the emitter of the PNP transistor 402 and the ground, and a current flows toward the contact ground. A current source 406 that flows and receives a time constant control signal and a capacitor 408 that is similarly connected between the emitter of the PNP transistor 402 and the ground. The emitter output of the PNP transistor 402 becomes an output signal (rectified output signal) of the rectifier circuit 110.

図８に示す整流回路１１０の動作を説明する。図８に示す整流回路１１０では、電流源４０６とコンデンサ４０８によってエミッタホロア回路が構成されている。整流出力信号は、整流入力信号よりもＰＮＰトランジスタ４０２のベース−エミッタ間電圧（Ｖｂｅ）だけ低い電圧となる。但し、整流入力信号の電圧が低い場合には、ＰＮＰトランジスタ４０６のエミッタ電圧がコンデンサ４０８によって保持され、徐々に電流源４０６によってコンデンサ２０８に蓄積された電荷が抜かれる。このため、整流出力信号は、整流入力信号に対して、Ｖｂｅだけ低い包絡線をなす電圧信号となる。通常の受信動作時では、整流出力信号の電圧が低下する際の整流回路１１０の時定数（低下時定数）は、数ｍｓｅｃ程度である。一方、同調工程時では、電流源４０６は、時定数制御信号が入力された場合に、出力電流値を増加させることにより、整流回路１１０の低下時定数を、例えば通常の受信動作時の数分の１まで小さくする。 The operation of the rectifier circuit 110 shown in FIG. 8 will be described. In the rectifier circuit 110 shown in FIG. 8, an emitter follower circuit is configured by the current source 406 and the capacitor 408. The rectified output signal is lower than the rectified input signal by the base-emitter voltage (Vbe) of the PNP transistor 402. However, when the voltage of the rectified input signal is low, the emitter voltage of the PNP transistor 406 is held by the capacitor 408, and the charge accumulated in the capacitor 208 is gradually removed by the current source 406. For this reason, the rectified output signal is a voltage signal having an envelope lower than the rectified input signal by Vbe. During a normal reception operation, the time constant (decrease time constant) of the rectifier circuit 110 when the voltage of the rectified output signal decreases is about several milliseconds. On the other hand, during the tuning process, when the time constant control signal is input, the current source 406 increases the output current value, thereby reducing the decrease time constant of the rectifier circuit 110 by, for example, several minutes during normal reception operation. Reduce to 1.

このように、本実施形態の電波受信回路１００では、通常の受信動作時と同調工程時とにおいて時定数を異ならせている。具体的には、同調工程時において、ピークホールド回路１１２の時定数、場合によっては更に整流回路１１０の時定数が、通常の受信動作時よりも下げられることにより、アンテナ１０１の出力信号に対する、ピークホールド回路１１２に保持される電圧の追従速度、更には、ゲインコントロールアンプ１０６における増幅率の追従速度を上げて短期追従状態とすることができる。従って、通常の受信動作時の機能及び性能を維持しつつ、同調検出の迅速化による生産性の向上と同調の誤判断の防止による製品不良率の低減が可能となる。 As described above, in the radio wave receiving circuit 100 according to the present embodiment, the time constant is different between the normal reception operation and the tuning process. Specifically, during the tuning process, the time constant of the peak hold circuit 112, and in some cases, further the time constant of the rectifier circuit 110 is lowered as compared with the normal reception operation, so that the peak with respect to the output signal of the antenna 101 is reduced. The follow-up speed of the voltage held in the hold circuit 112 and further the follow-up speed of the gain in the gain control amplifier 106 can be increased to make a short-term follow-up state. Accordingly, while maintaining the function and performance during normal reception operation, it is possible to improve productivity by speeding up tuning detection and reduce the product defect rate by preventing erroneous judgment of tuning.

また、時定数を低下させる場合には、ピークホールド回路１１２内のアンプ２０２や電流源２０６の出力電流値を増加させたり、整流回路１１０内の電流源４０６の出力電流値を増加させるだけで良い。従って、時定数の変更時に通常用いられる手段であるコンデンサの容量変更、すなわち、コンデンサをハンダ付けで接続する作業が不要であり、このハンダ付け作業による作業効率の悪化や製品不良率の増加を招くこともない。 In order to reduce the time constant, it is only necessary to increase the output current value of the amplifier 202 or the current source 206 in the peak hold circuit 112 or increase the output current value of the current source 406 in the rectifier circuit 110. . Therefore, it is not necessary to change the capacitance of the capacitor, which is a means usually used when changing the time constant, that is, to connect the capacitor by soldering. This soldering operation deteriorates the work efficiency and increases the product defect rate. There is nothing.

なお、上述した実施形態では、ピークホールド回路１１２は、整流回路１１０の出力信号の電圧を保持しているが、フィルタ回路１０８の出力信号、換言すれば、整流前の信号の電圧を保持するようにしても良い。この場合、整流回路１１０と検波回路１１４は一体化された構成でも良い。 In the above-described embodiment, the peak hold circuit 112 holds the voltage of the output signal of the rectifier circuit 110. However, the peak hold circuit 112 holds the voltage of the output signal of the filter circuit 108, in other words, the signal before rectification. Anyway. In this case, the rectifier circuit 110 and the detection circuit 114 may be integrated.

また、図９に示す電波受信回路１５０のように、フィルタ回路１０８と整流回路１１０との間に、必要に応じて増幅回路１０９を挿入しても良い。更には、この挿入される増幅回路１０９の増幅率は、固定であっても可変であっても良い。 Further, an amplifier circuit 109 may be inserted between the filter circuit 108 and the rectifier circuit 110 as necessary, like a radio wave receiver circuit 150 shown in FIG. Furthermore, the amplification factor of the inserted amplification circuit 109 may be fixed or variable.

また、上述した実施形態では、電流源２０６、２０７、４０６において、低電圧側を接地電位、高電圧側を電源電位としたが、回路全体をマイナス電源として、高電圧側を接地電位、低電圧側を電源電位とした場合においても、単なる設計上の軽微な変更であり、ピーク電圧等の上下の電圧の呼び方が変わるだけに過ぎず、本質的な相違はないため、本発明を適用することができる。 In the above-described embodiment, in the current sources 206, 207, and 406, the low voltage side is the ground potential and the high voltage side is the power supply potential. However, the entire circuit is the negative power supply, and the high voltage side is the ground potential and the low voltage. Even when the side is set to the power supply potential, it is a mere design change, and only the names of the upper and lower voltages such as the peak voltage are changed, and there is no essential difference, so the present invention is applied. be able to.

以上のように、本発明に係る電波受信回路は、生産性の向上と同調の誤判断の防止を可能とし、電波受信回路として有用である。 As described above, the radio wave receiving circuit according to the present invention can improve productivity and prevent misjudgment of tuning, and is useful as a radio wave receiving circuit.

電波修正時計のブロック図である。It is a block diagram of a radio wave correction watch. 受信電波回路のブロック図である。It is a block diagram of a reception radio wave circuit. ピークホールド回路の第１の構成例を示す図である。It is a figure which shows the 1st structural example of a peak hold circuit. 従来のピークホールド回路の構成例を示す図である。It is a figure which shows the structural example of the conventional peak hold circuit. 通常の受信動作時における電圧変動の一例を示す図である。It is a figure which shows an example of the voltage fluctuation | variation at the time of normal receiving operation. 同調動作時における電圧変動の一例を示す図である。It is a figure which shows an example of the voltage fluctuation | variation at the time of tuning operation | movement. ピークホールド回路の第２の構成例を示す図である。It is a figure which shows the 2nd structural example of a peak hold circuit. 整流回路の構成例を示す図である。It is a figure which shows the structural example of a rectifier circuit. 受信電波回路の他のブロック図である。It is another block diagram of a reception radio wave circuit.

Explanation of symbols

１００、１５０受信電波回路
２００制御回路
３００表示部
１０１アンテナ
１０２バーアンテナ
１０４、２０８、４０８コンデンサ
１０６ゲインコントロールアンプ
１０８フィルタ回路
１０９増幅回路
１１０整流回路
１１２ピークホールド回路
１１４検波回路
２０２アンプ
２０４ダイオード
２０６、２０７、４０６電流源
４０２ＰＮＰトランジスタ 100, 150 Reception radio wave circuit 200 Control circuit 300 Display unit 101 Antenna 102 Bar antenna 104, 208, 408 Capacitor 106 Gain control amplifier 108 Filter circuit 109 Amplifier circuit 110 Rectifier circuit 112 Peak hold circuit 114 Detection circuit 202 Amplifier 204 Diode 206, 207 406 Current source 402 PNP transistor

Claims

An antenna that receives a standard radio wave; a gain control amplifier that amplifies an output signal of the antenna; and a voltage holding circuit that holds a voltage corresponding to the output signal of the gain control amplifier, and is held by the voltage holding circuit. A radio wave receiving circuit configured such that an amplification factor of the gain control amplifier is controlled by a voltage of
The radio wave receiving circuit, wherein the time constant of the voltage holding circuit is variable according to a predetermined control signal.

2. The radio wave receiving circuit according to claim 1, wherein a time constant of the voltage holding circuit is smaller in a tuning process of the antenna than in a receiving operation of a standard radio wave.

The voltage holding circuit has a first current source;
3. The radio wave receiving circuit according to claim 1, wherein a time constant of the voltage holding circuit depends on an output current value of the first current source.

A rectifier circuit that rectifies the output signal of the gain control amplifier and outputs the rectified signal to the voltage holding circuit;
4. The radio wave receiving circuit according to claim 1, wherein a time constant of the rectifier circuit changes according to a predetermined control signal.

5. The radio wave receiving circuit according to claim 4, wherein a time constant of the rectifier circuit is smaller in a tuning process of the antenna than in a standard radio wave receiving operation.

The rectifier circuit has a second current source;
The radio wave receiving circuit according to claim 4 or 5, wherein a time constant of the rectifier circuit depends on an output current value of the second current source.